KR101653005B1 - Liquid crystal display - Google Patents

Liquid crystal display Download PDF

Info

Publication number
KR101653005B1
KR101653005B1 KR1020100027089A KR20100027089A KR101653005B1 KR 101653005 B1 KR101653005 B1 KR 101653005B1 KR 1020100027089 A KR1020100027089 A KR 1020100027089A KR 20100027089 A KR20100027089 A KR 20100027089A KR 101653005 B1 KR101653005 B1 KR 101653005B1
Authority
KR
South Korea
Prior art keywords
backlights
liquid crystal
crystal display
display panel
data
Prior art date
Application number
KR1020100027089A
Other languages
Korean (ko)
Other versions
KR20110107915A (en
Inventor
이주영
김판열
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020100027089A priority Critical patent/KR101653005B1/en
Publication of KR20110107915A publication Critical patent/KR20110107915A/en
Application granted granted Critical
Publication of KR101653005B1 publication Critical patent/KR101653005B1/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/1336Illuminating devices
    • G02F1/133615Edge-illuminating devices, i.e. illuminating from the side
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0237Switching ON and OFF the backlight within one frame
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0252Improving the response speed
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/06Adjustment of display parameters
    • G09G2320/0626Adjustment of display parameters for control of overall brightness
    • G09G2320/0633Adjustment of display parameters for control of overall brightness by amplitude modulation of the brightness of the illumination source

Abstract

본 발명은 동영상 응답시간을 향상시킬 수 있는 액정표시장치에 관한 것이다.
이 액정표시장치는 액정표시패널, 액정표시패널의 데이터라인들을 구동하는 데이터 구동부, 액정표시패널의 게이트라인들을 구동하는 게이트 구동부, 단위 프레임 기간을 제1 및 제2 서브 프레임 기간으로 분할하고 동일한 단위 프레임 데이터를 제1 및 제2 서브 프레임 기간 동안 데이터 구동부에 반복 공급하고, 단위 프레임 주파수보다 높은 서브 프레임 주파수로 데이터 구동부와 게이트 구동부의 동작 타이밍을 제어하는 제어회로, 액정표시패널의 상부 표시면에 가깝게 배치된 제1 백라이트들과, 액정표시패널의 하부 표시면에 가깝게 배치된 제2 백라이트들을 포함한 백라이트 유닛 및 단위 프레임 기간 내에서 단위 프레임 데이터에 따라 제1 액정들이 세츄레이션되는 제1 시점에 제1 백라이트들을 모두 점등시키고, 단위 프레임 데이터에 따라 제2 액정들이 세츄레이션되는 제1 시점보다 소정 기간 지연된 제2 시점에 상기 제2 백라이트들을 모두 점등시키는 백라이트 구동부를 구비한다.
The present invention relates to a liquid crystal display device capable of improving a moving picture response time.
The liquid crystal display device includes a liquid crystal display panel, a data driver for driving data lines of the liquid crystal display panel, a gate driver for driving gate lines of the liquid crystal display panel, a unit frame period divided into first and second sub frame periods, A control circuit for repeatedly supplying the frame data to the data driver during the first and second sub frame periods and controlling the operation timings of the data driver and the gate driver at a subframe frequency higher than the unit frame frequency, A backlight unit including first backlights disposed close to each other, second backlights disposed close to a lower display surface of the liquid crystal display panel, and a second backlight unit arranged at a first point in time at which the first liquid crystals are aligned according to unit frame data within a unit frame period. 1 backlights are turned on, and according to the unit frame data, And a backlight driver for lighting all of the second backlights at a second time point, which is delayed by a predetermined period of time from a first time point at which the liquid crystals are aligned.

Description

액정표시장치{LIQUID CRYSTAL DISPLAY}[0001] LIQUID CRYSTAL DISPLAY [0002]

본 발명은 동영상 응답시간(Moving Picture Response Time : 이하, "MPRT") 을 향상시킬 수 있는 액정표시장치에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device capable of improving moving picture response time (hereinafter referred to as "MPRT").

액티브 매트릭스(Active Matrix) 구동방식의 액정표시장치는 스위칭 소자로서 박막트랜지스터(Thin Film Transistor, 이하 "TFT")를 이용하여 동영상을 표시하고 있다. 이 액정표시장치는 음극선관(Cathode Ray Tube, 이하 "CRT)에 비하여 박형화 및 고정세화가 가능하여 휴대용 정보기기, 사무기기, 컴퓨터 등에서 표시기에 응용됨은 물론, 텔레비젼에도 응용되어 빠르게 CRT를 대체하고 있다. A liquid crystal display device of an active matrix driving type displays a moving picture by using a thin film transistor (hereinafter referred to as "TFT") as a switching element. This liquid crystal display device can be thinner and finer than a cathode ray tube (hereinafter, referred to as "CRT ") and is applied to a display device in a portable information device, office equipment, .

액정표시장치를 통해 동영상을 표시할 때, 액정의 유지특성으로 인하여 화면이 선명하지 못하고 흐릿하게 보이는 모션 블러링(Motion Blurring)이 나타날 수 있다. MPRT를 향상시켜 모션 블러링을 없애는 기술로서, 블랙 데이터를 삽입하는 방법과 스캐닝 백라이트 구동 방법이 알려져 있다. 그러나, 이러한 방법들에 의하면 화면이 어두워지는 단점이 있다. 이러한 단점을 줄이기 위하여 화면의 밝기에 따라 백라이트의 소등시간을 조절하는 방법을 고려할 수 있지만, 이 경우 밝은 화면에서 소등시간이 짧아지거나 소등시간이 없어지게 되므로 MPRT 개선 효과가 작아지게 된다.When a moving picture is displayed through a liquid crystal display device, a motion blurring may appear due to a maintenance characteristic of the liquid crystal, which causes the screen to be blurred. As a technique for improving MPRT and eliminating motion blurring, a method of inserting black data and a scanning backlight driving method are known. However, according to these methods, there is a disadvantage that the screen is darkened. In order to reduce such drawbacks, it is possible to consider a method of adjusting the turn-off time of the backlight according to the brightness of the screen. However, in this case, since the turn-off time is shortened or the turn-off time is lost in the bright screen, the effect of improving the MPRT is reduced.

특히, 스캐닝 백라이트 구동 기술은 액정표시패널로 출사되는 광을 스캐닝 블럭 단위로 제어할 수 있어야 하기 때문에, 백라이트 유닛에서 광원들의 배치 위치에 제한을 받는다. 스캐닝 백라이트 구동 기술은 통상 직하형(Direct type) 백라이트 유닛을 통해 구현되고, 에지형(Edge type) 백라이트 유닛을 통해서는 구현되기 어렵다. 또한, 스캐닝 백라이트 구동 기술은 광원 블럭들 간 광 간섭이 심각하여 MPRT의 유니포머티가 떨어진다.
In particular, since the scanning backlight driving technique must be able to control the light emitted to the liquid crystal display panel in units of scanning blocks, the position of the light sources in the backlight unit is limited. The scanning backlight driving technique is usually implemented through a direct type backlight unit and is difficult to implement through an edge type backlight unit. In addition, the scanning backlight driving technique has a serious problem of optical interference between the light source blocks, which degrades the unity of the MPRT.

따라서, 본 발명의 목적은 휘도 저하 없이 MPRT를 개선시킬 수 있도록 한 액정표시장치를 제공하는 데 있다.Accordingly, it is an object of the present invention to provide a liquid crystal display device capable of improving MPRT without lowering brightness.

본 발명의 다른 목적은 에지형 백라이트 유닛을 이용하여 MPRT를 향상시키되, MPRT의 유니포머티를 높일 수 있도록 한 액정표시장치를 제공하는 데 있다.
It is another object of the present invention to provide a liquid crystal display device capable of improving the MPRT by using an edge type backlight unit and increasing the unity of the MPRT.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 액정표시장치는 액정표시패널; 상기 액정표시패널의 데이터라인들을 구동하는 데이터 구동부; 상기 액정표시패널의 게이트라인들을 구동하는 게이트 구동부; 단위 프레임 기간을 제1 및 제2 서브 프레임 기간으로 분할하고 동일한 단위 프레임 데이터를 상기 제1 및 제2 서브 프레임 기간 동안 상기 데이터 구동회로에 반복 공급하고, 단위 프레임 주파수보다 높은 서브 프레임 주파수로 상기 구동회로들의 동작 타이밍을 제어하는 제어회로; 상기 액정표시패널의 상부 표시면에 가깝게 배치된 제1 백라이트들과, 상기 액정표시패널의 하부 표시면에 가깝게 배치된 제2 백라이트들을 포함한 백라이트 유닛; 및 상기 단위 프레임 기간 내에서 액정 응답을 고려한 제1 시점에 상기 제1 백라이트들을 모두 점등시키고, 상기 제1 시점보다 소정 기간 지연된 제2 시점에 상기 제2 백라이트들을 모두 점등시키는 백라이트 구동부를 구비한다.
According to an aspect of the present invention, there is provided a liquid crystal display device including: a liquid crystal display panel; A data driver for driving data lines of the liquid crystal display panel; A gate driver for driving gate lines of the liquid crystal display panel; The unit frame period is divided into first and second sub frame periods and the same unit frame data is repeatedly supplied to the data driving circuit during the first and second sub frame periods, A control circuit for controlling the operation timing of the paths; A backlight unit including first backlights disposed close to an upper display surface of the liquid crystal display panel and second backlights disposed closer to a lower display surface of the liquid crystal display panel; And a backlight driver for lighting all of the first backlights at a first point of view considering a liquid crystal response within the unit frame period and for lighting all of the second backlights at a second point of time later than the first point of time by a predetermined period.

본 발명에 따른 액정표시장치는 단위 프레임을 제1 및 제2 서브 프레임으로 분할하여 동일한 데이터를 두 번 표시함과 아울러, 상부 백라이트들과 하부 백라이트들을 액정 응답에 맞추어 서로 다른 타이밍에 점등시킨다. 그리고, 단위 프레임 내에서 광원들의 점등시간이 줄어든 만큼 광원 구동전류를 높인다. 이에 따라, 본 발명은 휘도 저하 없이 MPRT를 개선시키되, 특히 MPRT의 유니포머티를 크게 높일 수 있다.A liquid crystal display according to the present invention divides a unit frame into first and second sub-frames, displays the same data twice, and turns on the upper backlights and the lower backlights at different timings in accordance with the liquid crystal response. Then, the light source driving current is increased as the lighting time of the light sources in the unit frame is reduced. Accordingly, the present invention improves the MPRT without lowering the luminance, and can significantly increase the unity of the MPRT in particular.

나아가, 본 발명에 따른 액정표시장치에서 백라이트 유닛은 서로 다른 타이밍에 블링킹 구동되는 상부 백라이트들과 하부 백라이트들을 포함한 에지형으로 구현되므로, 광 확산을 위해 광원들과 확산판 간 충분한 이격 거리를 요구하는 직하형에 비해 액정표시장치의 전체적인 두께를 쉽게 박형화할 수 있다.
In addition, in the liquid crystal display according to the present invention, since the backlight unit is implemented in an edge type including upper backlights and lower backlights which are driven by blinking at different timings, a sufficient distance between the light sources and the diffusion plate is required The overall thickness of the liquid crystal display device can be easily reduced.

도 1은 본 발명의 실시예에 따른 액정표시장치를 보여주는 도면.
도 2는 도 1의 제어회로의 구성을 상세히 보여주는 도면.
도 3은 에지형 백라이트 유닛을 보여주는 도면.
도 4는 MPRT를 향상시키기 위한 데이터 기입 및 백라이트의 점소등 타이밍을 보여주는 도면.
도 5a 및 도 5b는 액정의 응답속도에 따라 백라이트의 점등 듀티비를 다르게 설정하는 예를 보여주는 도면들.
도 6은 액정응답과 함께 백라이트의 밝기 변화를 보여주는 도면.
도 7은 PWM 신호의 최대 듀티비와 백라이트 구동전류의 관계를 보여주는 도면.
1 is a view showing a liquid crystal display device according to an embodiment of the present invention.
FIG. 2 is a detailed circuit diagram of the control circuit of FIG. 1; FIG.
3 is a view showing an edge type backlight unit;
Fig. 4 is a view showing data write-in and light-off timing of backlight for improving MPRT; Fig.
5A and 5B are diagrams showing examples in which the lighting duty ratio of the backlight is set differently according to the response speed of the liquid crystal.
6 is a diagram showing the brightness change of the backlight together with the liquid crystal response;
7 is a diagram showing the relationship between the maximum duty ratio of the PWM signal and the backlight driving current.

이하, 도 1 내지 도 7을 참조하여 본 발명의 바람직한 실시예에 대해 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described with reference to FIGS. 1 to 7. FIG.

도 1은 본 발명의 실시예에 따른 액정표시장치를 보여준다. 그리고, 도 2는 도 1의 제어회로의 구성을 상세히 보여주며, 도 3은 에지형 백라이트 유닛을 보여준다.1 shows a liquid crystal display according to an embodiment of the present invention. Fig. 2 shows the configuration of the control circuit of Fig. 1 in detail, and Fig. 3 shows an edge type backlight unit.

도 1을 참조하면, 본 발명의 실시예에 따른 액정표시장치는 액정표시패널(10), 제어회로(11), 데이터 구동부(12), 게이트 구동부(13), 백라이트 제어부(14), 백라이트 구동부(15) 및 백라이트 유닛(18)을 구비한다.1, a liquid crystal display according to an exemplary embodiment of the present invention includes a liquid crystal display panel 10, a control circuit 11, a data driver 12, a gate driver 13, a backlight controller 14, (15) and a backlight unit (18).

액정표시패널(10)은 두 장의 유리기판과 이들 사이에 형성된 액정층을 포함한다. 액정표시패널(10)의 하부 유리기판에는 다수의 데이터라인들(DL)과 다수의 게이트라인들(GL)이 교차된다. 데이터라인들(DL)과 게이트라인들(GL)의 교차 구조에 의해 액정표시패널(10)에는 액정셀(Clc)들이 매트릭스 형태로 배치된다. 또한, 액정표시패널(10)의 하부 유리기판에는 TFT, TFT에 접속된 액정셀(Clc)의 화소전극(1), 및 스토리지 커패시터(Cst) 등이 형성된다.The liquid crystal display panel 10 includes two glass substrates and a liquid crystal layer formed therebetween. A plurality of data lines DL and a plurality of gate lines GL are intersected with each other on a lower glass substrate of the liquid crystal display panel 10. [ The liquid crystal cells Clc are arranged in a matrix form in the liquid crystal display panel 10 by the intersection structure of the data lines DL and the gate lines GL. A TFT, a pixel electrode 1 of a liquid crystal cell Clc connected to the TFT, and a storage capacitor Cst are formed on the lower glass substrate of the liquid crystal display panel 10.

액정표시패널(10)의 상부 유리기판에는 블랙매트릭스, 컬러필터 및 공통전극(2)이 형성된다. 공통전극(2)은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식에서 상부 유리기판에 형성되며, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식에서 화소전극(1)과 함께 하부 유리기판에 형성된다. 액정표시패널(10)의 상부 유리기판과 하부 유리기판 각각에는 편광판이 부착되고 액정과 접하는 내면에 액정의 프리틸트각을 설정하기 위한 배향막이 형성된다.On the upper glass substrate of the liquid crystal display panel 10, a black matrix, a color filter, and a common electrode 2 are formed. The common electrode 2 is formed on the upper glass substrate in a vertical electric field driving method such as TN (Twisted Nematic) mode and VA (Vertical Alignment) mode. And is formed on the lower glass substrate together with the pixel electrode 1 in the horizontal electric field driving system. On the upper glass substrate and the lower glass substrate of the liquid crystal display panel 10, a polarizing plate is attached and an alignment film for forming a pre-tilt angle of the liquid crystal is formed on the inner surface in contact with the liquid crystal.

데이터 구동부(12)는 다수의 데이터 드라이브 집적회로들을 포함한다. 데이터 드라이브 집적회로는 클럭신호를 샘플링하기 위한 쉬프트레지스터, 디지털 비디오 데이터를 일시저장하기 위한 레지스터, 쉬프트레지스터로부터의 클럭신호에 응답하여 데이터를 1 라인분씩 저장하고 저장된 1 라인분의 데이터를 동시에 출력하기 위한 래치, 래치로부터의 디지털 데이터값에 대응하여 감마기준전압의 참조하에 정극성/부극성의 감마전압을 선택하기 위한 디지털/아날로그 변환기, 정극성/부극성 감마전압에 의해 변환된 아날로그 데이터가 공급되는 데이터라인(DL)을 선택하기 위한 멀티플렉서 및 멀티플렉서와 데이터라인(DL) 사이에 접속된 출력버퍼 등을 구비한다. 데이터 구동부(12)는 제어회로(11)의 제어하에 f(입력 프레임 주파수)×N(N은 4 이상의 양의 정수) Hz의 서브 프레임 주파수에 동기되는 단위 프레임 데이터(RGB)를 래치하고, 이 래치된 데이터(RGB)를 정극성/부극성 감마보상전압을 이용하여 정극성/부극성 아날로그 데이터전압으로 변환한 후 데이터라인들(DL)에 공급한다. The data driver 12 includes a plurality of data driver ICs. The data drive IC includes a shift register for sampling the clock signal, a register for temporarily storing the digital video data, a data register for storing the data for one line in response to the clock signal from the shift register, A digital / analog converter for selecting a positive / negative gamma voltage under reference to a gamma reference voltage corresponding to a digital data value from a latch and a latch for supplying a positive / negative gamma voltage, And an output buffer connected between the multiplexer and the data line DL and the like. The data driver 12 latches the unit frame data RGB synchronized with the subframe frequency f (input frame frequency) × N (N is a positive integer of 4 or more) Hz under the control of the control circuit 11, The latched data (RGB) is converted into a positive / negative polarity analog data voltage by using a positive / negative gamma compensation voltage, and then supplied to the data lines DL.

게이트 구동부(13)는 다수의 게이트 드라이브 집적회로들을 포함한다. 게이트 드라이브 집적회로는 쉬프트 레지스터, 쉬프트 레지스터의 출력신호를 액정셀의 TFT 구동에 적합한 스윙폭으로 변환하기 위한 레벨 쉬프터, 및 출력 버퍼 등을 구비한다. 게이트 구동부(13)는 제어회로(11)의 제어하에 f×N Hz의 서브 프레임 주파수를 기반으로 스캔펄스(또는 게이트펄스)를 순차적으로 출력하여 게이트라인들(GL)에 공급한다. The gate driver 13 includes a plurality of gate drive integrated circuits. The gate drive integrated circuit includes a shift register, a level shifter for converting an output signal of the shift register into a swing width suitable for TFT driving of the liquid crystal cell, and an output buffer. The gate driver 13 sequentially outputs scan pulses (or gate pulses) based on the sub-frame frequency of fxN Hz under the control of the control circuit 11 and supplies the scan pulses (or gate pulses) to the gate lines GL.

백라이트 유닛(18)은 에지형(Edge type)으로 구현된다. 에지형 백라이트 유닛(18)은 도광판(17), 도광판(17)의 측면에 빛을 조사하는 다수의 백라이트들(16), 및 도광판(17)과 액정표시패널(10) 사이에 적층된 다수의 광학시트들을 포함한다. 백라이트들(16)은 도 2와 같이 도광판(17)의 상 측면에 배치된 제1 백라이트들(16A)과 도광판(17)의 하 측면에 배치된 제2 백라이트들(16B)를 포함한다. 제1 백라이트들(16A)에서 발생된 빛은 액정표시패널(10)의 상부 표시면(10A)의 휘도에 지배적으로 영향을 미치고, 제2 백라이트들(16B)에서 발생된 빛은 액정표시패널(10)의 하부 표시면(10B)의 휘도에 지배적으로 영향을 미친다.The backlight unit 18 is implemented as an edge type. The edge type backlight unit 18 includes a light guide plate 17, a plurality of backlights 16 for irradiating light to the side surfaces of the light guide plate 17, and a plurality of backlight units 16 stacked between the light guide plate 17 and the liquid crystal display panel 10. [ Optical sheets. The backlights 16 include first backlights 16A disposed on the upper side of the light guide plate 17 and second backlights 16B disposed on the lower side of the light guide plate 17 as shown in FIG. The light generated in the first backlights 16A predominantly affects the brightness of the upper display surface 10A of the liquid crystal display panel 10 and the light generated in the second backlights 16B is reflected on the liquid crystal display panel 10 on the lower display surface 10B.

백라이트들(16)은 냉음극 형광램프(Cold Cathode Fluorescent Lamp : CCFL) 또는 외부전극 형광램프(External Electrode Fluorescent Lamp : EEFL)로 구현될 수 있으나, 구동전류 조정에 대응하여 휘도 변화가 즉각적인 발광다이오드(Light Emitting Diode : LED)로 구현됨이 보다 바람직하다. 도광판(17)은 그 상부 및/또는 하부 면에 형성된 다수의 음각/양각 패턴들, 프리즘 패턴들, 및 렌티큘라 패턴들 중 적어도 어느 하나를 더 구비할 수 있다. 광학 시트들은 1 매 이상의 프리즘 시트와 1 매 이상의 확산시트를 포함하여 도광판(17)으로부터 입사되는 빛을 확산하고 액정표시패널(10)의 광입사면에 대하여 실질적으로 수직인 각도로 빛의 진행경로를 굴절시킨다. 광학 시트들은 DBEF(dual brightness enhancement film)를 포함할 수도 있다. The backlights 16 may be implemented with a cold cathode fluorescent lamp (CCFL) or an external electrode fluorescent lamp (EEFL) Light Emitting Diode (LED). The light guide plate 17 may further include at least one of a plurality of intaglio / relief patterns, prism patterns, and lenticular patterns formed on the upper and / or lower surface thereof. The optical sheets include at least one prism sheet and at least one diffusion sheet to diffuse the light incident from the light guide plate 17 and to guide light traveling along the light path at an angle substantially perpendicular to the light incident surface of the liquid crystal display panel 10. [ . The optical sheets may include a dual brightness enhancement film (DBEF).

백라이트 제어부(14)는 백라이트들(16)의 점소등 기간을 제어하기 위한 점소등 제어신호와, 백라이트들(16)의 밝기를 제어하기 위한 전류 제어신호를 각각 포함하는 제1 및 제2 백라이트 제어신호(LCS1,LCS2)를 발생한다. 제1 백라이트 제어신호(LCS1)는 제1 백라이트들(16A)의 점등기간과 밝기를 제어하고, 제2 백라이트 제어신호(LCS2)는 제2 백라이트들(16B)의 점등기간과 밝기를 제어한다. 점소등 제어신호는 PWM(Pulse Width Modulation)신호, PAM(Pulse Amplitude Modulation), PFM(Pulse Frequency Modulation) 중 어느 하나로 구현될 수 있으며, 바람직하게는 PWM 신호로 구현될 수 있다. PWM 신호의 최대 듀티비(Maximum Duty ratio)는 MPRT가 향상될 수 있도록 소정 범위 내에서 미리 설정될 수 있다. 백라이트들(16)의 구동전류는 MPRT 향상시 휘도 저하를 보상하기 위해 PWM 신호의 최대 듀티비에 반비례하도록 미리 설정될 수 있다. 특히, MPRT의 유니포머티 향상을 위해, 제2 백라이트 제어신호(LCS2)에 포함된 PWM 신호의 위상은 제1 백라이트 제어신호(LCS1)에 포함된 PWM 신호의 위상에 비해 미리 지연된다. 백라이트 제어부(14)는 제어회로(11)에 내장될 수 있다. The backlight control unit 14 includes first and second backlight control units 14 and 15 which respectively include a light-off control signal for controlling the light-on period of the backlights 16 and a current control signal for controlling the brightness of the backlights 16. [ And generates signals LCS1 and LCS2. The first backlight control signal LCS1 controls the lighting period and brightness of the first backlights 16A and the second backlight control signal LCS2 controls the lighting period and brightness of the second backlights 16B. The turn-on / off control signal may be implemented by a PWM (Pulse Width Modulation) signal, a PAM (Pulse Amplitude Modulation), or a PFM (Pulse Frequency Modulation), preferably a PWM signal. The maximum duty ratio of the PWM signal can be preset within a predetermined range so that the MPRT can be improved. The driving current of the backlights 16 may be preset to be in inverse proportion to the maximum duty ratio of the PWM signal to compensate for the luminance drop during the MPRT improvement. Particularly, in order to improve the unity of the MPRT, the phase of the PWM signal included in the second backlight control signal LCS2 is delayed in advance compared with the phase of the PWM signal included in the first backlight control signal LCS1. The backlight control unit 14 may be incorporated in the control circuit 11. [

백라이트 구동부(15)는 제1 백라이트 제어신호(LCS1)에 응답하여 제1 백라이트들(16A)을 블링킹(Blinking) 구동시키고, 제2 백라이트 제어신호(LCS2)에 응답하여 제2 백라이트들(16B)을 블링킹 구동시킨다. 백라이트 구동부(15)는 제1 및 제2 백라이트들(16A,16B)의 점등기간 및 밝기를 동일하게 한다. 다만, 백라이트 구동부(15)는 제2 백라이트들(16B)의 점등시점을 제1 백라이트들(16A)의 점등시점에 비해 미리 정해진 소정 기간만큼 지연시킨다. The backlight driver 15 drives the first backlights 16A in response to the first backlight control signal LCS1 and drives the second backlights 16B in response to the second backlight control signal LCS2, ). The backlight driving unit 15 makes the lighting period and brightness of the first and second backlights 16A and 16B the same. However, the backlight driving unit 15 delays the lighting time of the second backlights 16B by a predetermined period compared to the lighting time of the first backlights 16A.

제어회로(11)는 외부의 시스템회로(미도시)로부터 입력 프레임 주파수에 동기되는 동기 신호들(Vsync,Hsync,DE,DCLK)과 영상 프레임 데이터를 입력받는다. 제어회로(11)는 데이터 변조를 통해 입력 프레임 주파수를 N 배, 바람직하게는 4배로 체배하고, 이 체배된 프레임 주파수를 기준으로 데이터 구동부(12)와 게이트 구동부(13)의 동작 타이밍을 제어한다. 이를 위해, 제어회로(11)는 도 3과 같이, 제1 데이터 변조부(11A), 제2 데이터 변조부(11B) 및 타이밍 콘트롤러(11C)를 포함한다.The control circuit 11 receives synchronizing signals (Vsync, Hsync, DE, DCLK) and image frame data synchronized with an input frame frequency from an external system circuit (not shown). The control circuit 11 multiplies the input frame frequency by N times, preferably four times, through data modulation, and controls the operation timings of the data driver 12 and the gate driver 13 on the basis of the multiplied frame frequency . To this end, the control circuit 11 includes a first data modulator 11A, a second data modulator 11B and a timing controller 11C, as shown in Fig.

제1 데이터 변조부(11A)는 영상 프레임 데이터(RGB(f))에 제1 메모리(M1)에 저장된 보간 프레임 데이터를 삽입하여 단위 프레임 데이터(RGB(2f))를 생성함으로써, 단위 프레임 주파수(2f)를 입력 프레임 주파수(f) 대비 2배로 체배할 수 있다. The first data modulating section 11A inserts interpolation frame data stored in the first memory M1 into the image frame data RGB (f) to generate unit frame data RGB (2f) 2f) can be multiplied by 2 times the input frame frequency (f).

제2 데이터 변조부(11B)는 제1 데이터 변조부(11A)로부터 입력되는 단위 프레임 데이터(RGB(2f))를 복사하여 제2 메모리(M2)에 저장한 후, 단위 프레임 데이터(RGB(2f))의 원본에 복사본을 삽입하여 서브 프레임 데이터(RGB(4f))를 생성함으로써, 서브 프레임 주파수(4f)를 단위 프레임 주파수(2f) 대비 2배로 체배할 수 있다. The second data modulating section 11B copies the unit frame data RGB (2f) input from the first data modulating section 11A and stores it in the second memory M2 and then outputs the unit frame data RGB (2f ) To generate the subframe data RGB (4f), thereby doubling the subframe frequency 4f to the unit frame frequency 2f.

타이밍 콘트롤러(11C)는 단위 프레임 기간을 제1 및 제2 서브 프레임 기간으로 시분할한다. 그리고, 타이밍 콘트롤러(11C)는 제2 데이터 변조부(11B)로부터 입력되는 동일한 서브 프레임 데이터(RGB(4f))를 서브 프레임 주파수(4f)에 동기시켜 제1 및 제2 서브 프레임 기간 동안 데이터 구동부(12)에 반복해서 공급한다. 타이밍 콘트롤러(11C)는 동기 신호들(Vsync, Hsync, DE, DCLK)에 기초하여 데이터 구동부(12)와 게이트 구동부(13)의 동작 타이밍을 제어하기 위한 타이밍 제어신호들(DDC, GDC)을 발생한다. 그리고, 이 타이밍 제어신호들(DDC, GDC)을 서브 프레임 주파수(4f)에 동기시킨다.The timing controller 11C time-divides the unit frame period into the first and second sub frame periods. The timing controller 11C synchronizes the same subframe data RGB (4f) input from the second data modulator 11B with the subframe frequency 4f and outputs the same subframe data (12). The timing controller 11C generates timing control signals DDC and GDC for controlling the operation timings of the data driver 12 and the gate driver 13 based on the synchronization signals Vsync, Hsync, DE and DCLK do. Then, the timing control signals DDC and GDC are synchronized with the subframe frequency 4f.

도 4는 MPRT를 향상시키기 위한 데이터 기입 및 백라이트의 점소등 타이밍을 보여준다. 그리고, 도 5a 및 도 5b는 액정의 응답속도에 따라 백라이트의 점등 듀티비를 다르게 설정하는 예들을 보여준다.Fig. 4 shows the timing of data writing and backlighting for enhancing MPRT. 5A and 5B show examples in which the lighting duty ratio of the backlight is set differently according to the response speed of the liquid crystal.

도 4를 참조하면, 타이밍 콘트롤러는 단위 프레임 주파수 대비 2배로 체배된 서브 프레임 주파수를 이용하여 데이터 구동부 및 게이트 구동부를 제어함으로써, 각 단위 프레임(UF1,UF2)을 제1 서브 프레임(SF1)과 제2 서브 프레임(SF2)으로 시분할 구동한다. 그리고, 타이밍 콘트롤러는 동일한 서브 프레임 데이터를 제1 및 제2 서브 프레임 기간(SF1,SF2) 동안 데이터 구동부에 반복 공급한다. 그 결과, 각 단위 프레임에서, 제1 서브 프레임(SF1) 기간 동안 원본 서브 프레임 데이터가 표시되고, 제2 서브 프레임(SF2) 기간 동안 복사본 서브 프레임 데이터가 액정표시패널에 표시된다. Referring to FIG. 4, the timing controller controls the data driver and the gate driver using a subframe frequency twice as large as a unit frame frequency so that each unit frame UF1 and UF2 is divided into a first subframe SF1 and a second subframe SF2. Divisionally driven in two subframes SF2. Then, the timing controller repeatedly supplies the same sub-frame data to the data driver during the first and second sub-frame periods SF1 and SF2. As a result, in each unit frame, the original sub-frame data is displayed during the first sub-frame SF1, and the copied sub-frame data is displayed on the liquid-crystal display panel during the second sub-frame (SF2).

이때, 백라이트 제어부는 제1 백라이트 제어신호를 통해 제1 백라이트들(16A)의 점등기간을 제1 점등시점(t1_ON)에서 제1 소등시점(t1_OFF)까지 유지시킨다. 그리고, 백라이트 제어부는 제2 백라이트 제어신호를 통해 제2 백라이트들(16B)의 점등기간을 제1 점등시점(t1_ON)으로부터 소정 기간(Td) 지연된 제2 점등시점(t2_ON)에서, 제1 소등시점(t1_OFF)으로부터 소정 기간(Td) 지연된 제2 소등시점(t2_OFF)까지 유지시킨다. At this time, the backlight control unit maintains the lighting period of the first backlights 16A from the first lighting time t1_ON to the first lighting-out time t1_OFF through the first backlight control signal. The backlight control unit switches the lighting period of the second backlights 16B through the second backlight control signal from the first lighting time t1_ON to the second lighting time t2_ON delayed by the predetermined time Td, (t2_OFF) delayed by a predetermined period (Td) from the first off-time (t1_OFF).

이렇게 프레임 주파수를 체배하고 그에 맞춰 동일한 단위 프레임 데이터를 반복해서 표시함과 아울러 단위 프레임 기간의 일부만을 점등시키면, MPRT가 크게 개선되고, 또한 단위 프레임 기간 내에서 액정표시패널의 위치별 액정 응답에 할애되는 시간차가 크게 줄어들어 MPRT의 유니포머티가 향상된다. 특히, 액정의 세츄레이션 타이밍은 액정표시패널의 스캔 순서에 맞추어 액정표시패널의 하부로 갈수록 늦어지는데, 이에 맞춰 제2 백라이트들(16B)의 점등시점(t2_ON)을 제1 백라이트들(16A)의 점등시점(t1_ON)보다 지연시키면 MPRT의 유니포머티는 더욱 향상된다.By multiplying the frame frequency and repeatedly displaying the same unit frame data and lighting only a part of the unit frame period, the MPRT is greatly improved. In addition, in the unit frame period, Time difference is greatly reduced, and the unity of MPRT is improved. Particularly, the liquid crystal saturation timing is delayed toward the lower part of the liquid crystal display panel in accordance with the scanning order of the liquid crystal display panel. Accordingly, the lighting time t2_ON of the second backlights 16B is set to be shorter than that of the first backlights 16A If the delay time is longer than the lighting time (t1_ON), the unity of the MPRT is further improved.

백라이트들(16A,16B)의 점등 듀티는 PWM 신호의 최대 듀티비에 따라 결정된다. PWM 신호의 최대 듀티비는 액정의 응답속도에 따라 30% ~ 70% 로 설정될 수 있으며, 바람직하게는 50%로 설정될 수 있다. 액정의 응답속도는 패널의 기생 커패시턴스, 패널 온도 등 다양한 환경적 요인에 영향을 받는다. 예컨대, 도 5a와 같이 액정(LC)이 제1 속도로 세츄레이션(Saturation) 되는 경우에는 PWM 신호의 최대 듀티비는 50%로 설정될 수 있다. 또한, 도 5b의 (A)와 같이 액정(LC)이 상기 제1 속도보다 빠른 제2 속도로 세츄레이션 되는 경우에는 PWM 신호의 최대 듀티비는 70%로 설정될 수 있으며, 도 5b의 (B)와 같이 액정(LC)이 상기 제1 속도보다 느린 제3 속도로 세츄레이션 되는 경우에는 PWM 신호의 최대 듀티비는 30%로 설정될 수 있다. PWM 신호의 레벨은 단위 프레임 기간 내에서 액정(LC)의 세츄레이션 시점(St)을 기준으로 제1 레벨(L1)에서 제2 레벨(L2)로 반전된다.The lighting duty of the backlights 16A, 16B is determined by the maximum duty ratio of the PWM signal. The maximum duty ratio of the PWM signal may be set to 30% to 70%, preferably 50%, depending on the response speed of the liquid crystal. The response speed of the liquid crystal is affected by various environmental factors such as the parasitic capacitance of the panel and the panel temperature. For example, when the liquid crystal LC is saturated at the first speed as shown in FIG. 5A, the maximum duty ratio of the PWM signal may be set to 50%. 5B, the maximum duty ratio of the PWM signal may be set to 70% when the liquid crystal LC is set at the second speed faster than the first speed, The maximum duty ratio of the PWM signal may be set to 30% when the liquid crystal LC is sucked at a third speed slower than the first speed. The level of the PWM signal is inverted from the first level L1 to the second level L2 based on the saturation point St of the liquid crystal LC within the unit frame period.

도 6은 50%의 점등 듀티에서, 액정응답과 함께 백라이트의 밝기 변화를 보여준다.6 shows the brightness change of the backlight with the liquid crystal response at a lighting duty of 50%.

도 6을 참조하면, 제1 백라이트들(16A)은 액정표시패널에서 최상단부 수평라인(Gate 1)의 액정(LC)들이 세츄레이션 상태로 유지되는 기간 동안 점등되고, 제2 백라이트들(16B)은 액정표시패널에서 중간부 수평라인(Gate 540)의 액정(LC)들이 세츄레이션 상태로 유지되는 기간 동안 점등된다. 다시 말해, 제1 백라이트들(16A)은 단위 프레임 기간(UF)을 주기로 제1 서브 프레임 기간(SF1) 동안 소등되고 제2 서브 프레임 기간(SF2) 동안 점등되며, 제2 백라이트들(16B)의 점소등 시점은 제1 백라이트들(16A)의 점소등 시점으로부터 소정 기간(Td) 즉, 1/2 서브 프레임 기간만큼 지연된다. 그 결과, 제1 서브 프레임 기간(SF1)의 전반부(H1)에서는 제1 백라이트들(16A)은 소등되고 제2 백라이트들(16B)은 점등되며, 제1 서브 프레임 기간(SF1)의 후반부(H2)에서는 제1 및 제2 백라이트들(16A,16B)이 모두 소등된다. 또한, 제2 서브 프레임 기간(SF2)의 전반부(H1)에서는 제1 백라이트들(16A)은 점등되고 제2 백라이트들(16B)은 소등되며, 제2 서브 프레임 기간(SF2)의 후반부(H2)에서는 제1 및 제2 백라이트들(16A,16B)이 모두 점등된다.6, the first backlights 16A are illuminated during the period in which the liquid crystal (LC) of the uppermost horizontal line (Gate 1) in the liquid crystal display panel is maintained in the saturation state, and the second backlights 16B Is turned on during the period in which the liquid crystals (LC) of the intermediate horizontal line (Gate 540) in the liquid crystal display panel are maintained in the saturation state. In other words, the first backlights 16A are extinguished during the first sub frame period SF1 and during the second sub frame period SF2 with a period of the unit frame period UF, The light-off point is delayed by a predetermined period (Td), that is, a 1/2 sub-frame period from the light-off point of the first backlights 16A. As a result, in the first half H1 of the first sub frame period SF1, the first backlights 16A are extinguished, the second backlights 16B are lighted, and the latter half of the first sub frame period SF1 (H2 The first and second backlights 16A and 16B are turned off. In the first half H1 of the second sub frame period SF2, the first backlights 16A are turned on, the second backlights 16B are turned off, and the second half H2 of the second sub frame period SF2, The first and second backlights 16A and 16B are all turned on.

도 7은 PWM 신호의 최대 듀티비와 백라이트 구동전류의 관계를 보여준다.7 shows the relationship between the maximum duty ratio of the PWM signal and the backlight driving current.

PWM 신호의 최대 듀티비를 줄일수록 MPRT는 개선되나, 백라이트의 소등기간이 길어져 화면의 휘도가 떨어지게 된다. 표시 휘도를 저하시키지 않으면서 MPRT를 향상시키기 위해, 본 발명은 액정의 응답속도에 맞추어 PWM 신호의 최대 듀티비를 설정한 후, 도 7과 같이 백라이트 구동전류를 PWM 신호의 최대 듀티비와 반비례 관계를 갖도록 설정할 수 있다. 일 예로, 구동전류의 레벨은 70%의 최대 듀티비로 설정되는 PWM 신호에 대응하여 기준값의 대략 1.4배로, 50%의 최대 듀티비로 설정되는 PWM 신호에 대응하여 기준값의 2배로, 30%의 최대 듀티비로 설정되는 PWM 신호에 대응하여 기준값의 대략 3.3배로 미리 설정될 수 있다. 여기서, 기준값은 100%의 최대 듀티비에 대응되는 전류레벨을 지시한다.
As the maximum duty ratio of the PWM signal is reduced, the MPRT is improved, but the brightness of the screen is lowered due to the longer turn-off period of the backlight. In order to improve the MPRT without lowering the display luminance, the present invention sets the maximum duty ratio of the PWM signal in accordance with the response speed of the liquid crystal, and then sets the backlight driving current to the inverse relationship with the maximum duty ratio of the PWM signal As shown in FIG. For example, the level of the driving current may be approximately twice the reference value corresponding to the PWM signal set at the maximum duty ratio of 50%, approximately 1.4 times the reference value corresponding to the PWM signal set at the maximum duty ratio of 70% Can be preset to approximately 3.3 times the reference value corresponding to the PWM signal set to the ratio. Here, the reference value indicates the current level corresponding to the maximum duty ratio of 100%.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification, but should be defined by the claims.

10 : 액정표시패널 11 : 제어회로
11A,11B : 데이터 변조부 11C : 타이밍 콘트롤러
12 : 데이터 구동부 13 : 게이트 구동부
14 : 백라이트 제어부 15 : 백라이트 구동부
16 : 백라이트 17 : 도광판
18 : 백라이트 유닛
10: liquid crystal display panel 11: control circuit
11A and 11B: Data modulation unit 11C: Timing controller
12: Data driver 13: Gate driver
14: backlight control unit 15: backlight driving unit
16: Backlight 17: Light guide plate
18: Backlight unit

Claims (11)

액정표시패널;
상기 액정표시패널의 데이터라인들을 구동하는 데이터 구동부;
상기 액정표시패널의 게이트라인들을 구동하는 게이트 구동부;
단위 프레임 기간을 제1 및 제2 서브 프레임 기간으로 분할하고 동일한 단위 프레임 데이터를 상기 제1 및 제2 서브 프레임 기간 동안 상기 데이터 구동부에 반복 공급하고, 단위 프레임 주파수보다 높은 서브 프레임 주파수로 상기 데이터 구동부와 상기 게이트 구동부의 동작 타이밍을 제어하는 제어회로;
상기 액정표시패널의 상부 표시면에 가깝게 배치된 제1 백라이트들과, 상기 액정표시패널의 하부 표시면에 가깝게 배치된 제2 백라이트들을 포함한 백라이트 유닛; 및
상기 단위 프레임 기간 내에서, 상기 단위 프레임 데이터에 따라 제1 액정들이 세츄레이션되는 제1 시점에 상기 제1 백라이트들을 모두 점등시키고, 상기 상기 단위 프레임 데이터에 따라 제2 액정들이 세츄레이션되는 상기 제1 시점보다 소정 기간 지연된 제2 시점에 상기 제2 백라이트들을 모두 점등시키는 백라이트 구동부를 구비하는 액정표시장치.
A liquid crystal display panel;
A data driver for driving data lines of the liquid crystal display panel;
A gate driver for driving gate lines of the liquid crystal display panel;
The unit frame period is divided into first and second sub frame periods and the same unit frame data is repeatedly supplied to the data driver during the first and second sub frame periods, And a control circuit for controlling an operation timing of the gate driver;
A backlight unit including first backlights disposed close to an upper display surface of the liquid crystal display panel and second backlights disposed closer to a lower display surface of the liquid crystal display panel; And
The first backlights are turned on at a first time point at which the first liquid crystals are aligned in the unit frame period according to the unit frame data, and the first backlights are illuminated according to the unit frame data, And a backlight driver for lighting all of the second backlights at a second point of time that is delayed by a predetermined period of time from the point of time.
제 1 항에 있어서,
상기 제1 백라이트들은 상기 액정표시패널에서 최상단부 수평라인의 제1 액정들이 세츄레이션 상태로 유지되는 기간 동안 모두 점등되고;
상기 제2 백라이트들은 상기 액정표시패널에서 중간부 수평라인의 상기 제2 액정들이 세츄레이션 상태로 유지되는 기간 동안 모두 점등되는 액정표시장치.
The method according to claim 1,
Wherein the first backlights are all turned on during a period in which the first liquid crystals of the uppermost horizontal line in the liquid crystal display panel are maintained in the saturation state;
And the second backlights are all turned on during a period in which the second liquid crystals of the intermediate part horizontal line in the liquid crystal display panel are maintained in the saturation state.
제 1 항에 있어서,
상기 제1 백라이트들의 점등기간과 밝기를 제어하기 위한 제1 백라이트 제어신호와, 상기 제2 백라이트들의 점등기간과 밝기를 제어하기 위한 제2 백라이트 제어신호를 발생하는 백라이트 제어부를 더 구비하고;
상기 제1 및 제2 백라이트 제어신호는 각각 상기 점등기간 제어를 위한 PWM 신호와 상기 밝기 제어를 위한 전류 제어신호를 포함하는 액정표시장치.
The method according to claim 1,
Further comprising: a backlight control unit for generating a first backlight control signal for controlling a lighting period and brightness of the first backlights and a second backlight control signal for controlling a lighting period and brightness of the second backlights;
Wherein the first and second backlight control signals each include a PWM signal for controlling the lighting period and a current control signal for the brightness control.
제 3 항에 있어서,
상기 PWM 신호의 최대 듀티비는 30% ~ 70%에서 미리 설정되는 액정표시장치.
The method of claim 3,
Wherein a maximum duty ratio of the PWM signal is preset to 30% to 70%.
제 4 항에 있어서,
상기 PWM 신호의 최대 듀티비는 50%로 미리 설정되는 액정표시장치.
5. The method of claim 4,
Wherein the maximum duty ratio of the PWM signal is preset to 50%.
제 4 항에 있어서,
상기 제1 및 제2 백라이트들로 인가되는 구동전류의 레벨은 상기 전류 제어신호에 의해, 상기 PWM 신호의 최대 듀티비에 반비례하도록 설정되는 액정표시장치.
5. The method of claim 4,
Wherein a level of a driving current applied to the first and second backlights is set to be inversely proportional to a maximum duty ratio of the PWM signal by the current control signal.
제 1 항에 있어서,
상기 제어회로는,
외부로부터 입력되는 영상 프레임 데이터에 보간 프레임 데이터를 삽입하여 상기 단위 프레임 주파수에 동기되는 상기 단위 프레임 데이터를 생성하는 제1 데이터 변조부; 및
상기 단위 프레임 데이터를 복사하여 상기 서브 프레임 주파수를 상기 단위 프레임 주파수의 2배로 체배하는 제2 데이터 변조부를 더 구비하는 액정표시장치.
The method according to claim 1,
The control circuit comprising:
A first data modulator for inserting interpolated frame data into externally input video frame data and generating the unit frame data synchronized with the unit frame frequency; And
And a second data modulator for copying the unit frame data and multiplying the subframe frequency by two times the unit frame frequency.
제 1 항에 있어서,
상기 제1 백라이트들은 상기 액정표시패널 아래에 위치하는 도광판의 상 측면에 배치되고;
상기 제2 백라이트들은 상기 액정표시패널 아래에 위치하는 도광판의 하 측면에 배치되는 액정표시장치.
The method according to claim 1,
The first backlights are disposed on the upper side of the light guide plate positioned below the liquid crystal display panel;
And the second backlights are disposed on the lower side of the light guide plate positioned below the liquid crystal display panel.
제 1 항에 있어서,
상기 제1 및 제2 백라이트들은 발광 다이오드들로 구현되는 액정표시장치.
The method according to claim 1,
Wherein the first and second backlights are implemented as light emitting diodes.
액정표시패널;
상기 액정표시패널의 데이터라인들을 구동하는 데이터 구동부;
상기 액정표시패널의 게이트라인들을 구동하는 게이트 구동부;
단위 프레임 기간을 제1 및 제2 서브 프레임 기간으로 분할하고 동일한 단위 프레임 데이터를 상기 제1 및 제2 서브 프레임 기간 동안 상기 데이터 구동부에 반복 공급하고, 단위 프레임 주파수보다 높은 서브 프레임 주파수로 상기 데이터 구동부와 상기 게이트 구동부의 동작 타이밍을 제어하는 제어회로; 및
상기 액정표시패널의 상부 표시면에 가깝게 배치된 제1 백라이트들과, 상기 액정표시패널의 하부 표시면에 가깝게 배치된 제2 백라이트들을 포함한 백라이트 유닛을 구비하고,
상기 제1 백라이트들은 상기 단위 프레임 기간을 주기로 상기 제1 서브 프레임 기간 동안 소등되고 상기 제2 서브 프레임 기간 동안 점등되며, 상기 제2 백라이트들의 점소등 시점은 상기 제1 백라이트들의 점소등 시점으로부터 1/2 서브 프레임 기간만큼 지연되는 액정표시장치.
A liquid crystal display panel;
A data driver for driving data lines of the liquid crystal display panel;
A gate driver for driving gate lines of the liquid crystal display panel;
The unit frame period is divided into first and second sub frame periods and the same unit frame data is repeatedly supplied to the data driver during the first and second sub frame periods, And a control circuit for controlling an operation timing of the gate driver; And
And a backlight unit including first backlights disposed close to an upper display surface of the liquid crystal display panel and second backlights disposed close to a lower display surface of the liquid crystal display panel,
Wherein the first backlights are extinguished during the first sub frame period and the second sub frame period in a period of the unit frame period and the light extinguishing point of the second backlights is switched from the light exiting point of the first backlights by 1 / And is delayed by two sub-frame periods.
제 10 항에 있어서,
상기 제1 서브 프레임 기간은 전반부와 후반부를 구비하며,
상기 제1 서브 프레임 기간의 전반부에서는 상기 제1 백라이트들은 소등되고 상기 제2 백라이트들은 점등되며, 상기 제1 서브 프레임 기간의 후반부에서는 상기 제1 및 제2 백라이트들이 모두 소등되는 액정표시장치.
11. The method of claim 10,
The first sub frame period includes a first half and a second half,
The first backlights are turned off and the second backlights are turned on in the first half of the first sub frame period and the first and second backlights are turned off in the second half of the first sub frame period.
KR1020100027089A 2010-03-26 2010-03-26 Liquid crystal display KR101653005B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100027089A KR101653005B1 (en) 2010-03-26 2010-03-26 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100027089A KR101653005B1 (en) 2010-03-26 2010-03-26 Liquid crystal display

Publications (2)

Publication Number Publication Date
KR20110107915A KR20110107915A (en) 2011-10-05
KR101653005B1 true KR101653005B1 (en) 2016-09-01

Family

ID=45025844

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100027089A KR101653005B1 (en) 2010-03-26 2010-03-26 Liquid crystal display

Country Status (1)

Country Link
KR (1) KR101653005B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102453288B1 (en) * 2015-10-30 2022-10-11 엘지디스플레이 주식회사 Liquid crystal display and dimming control method therof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005062382A (en) * 2003-08-11 2005-03-10 Fujitsu Ltd Display driving circuit and display device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100868159B1 (en) * 2002-10-29 2008-11-12 샤프 가부시키가이샤 Illumination device and liquid crystal display device using the same
KR100631018B1 (en) * 2004-06-30 2006-10-04 엘지.필립스 엘시디 주식회사 Method for driving of liquid crystal display device
KR100855554B1 (en) * 2007-06-25 2008-09-02 삼성전자주식회사 Backlight unit and display device having the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005062382A (en) * 2003-08-11 2005-03-10 Fujitsu Ltd Display driving circuit and display device

Also Published As

Publication number Publication date
KR20110107915A (en) 2011-10-05

Similar Documents

Publication Publication Date Title
KR101325314B1 (en) Liquid crystal display
US9019317B2 (en) Liquid crystal display and method for driving the same
KR101623595B1 (en) 3d image display device
US8531388B2 (en) Liquid crystal display and method for driving the same
CN102568411B (en) Liquid crystal display and scanning backlight driving method thereof
TWI459092B (en) Liquid crystal display and scanning back light driving method thereof
US20110157260A1 (en) 3d image display device
KR101323523B1 (en) Liquid crystal display and driving method thereof
KR101653005B1 (en) Liquid crystal display
KR101816894B1 (en) Liquid crystal display
KR101265326B1 (en) Liquid Crystal Display And Driving Method Thereof
KR20110066513A (en) Liquid crystal display
KR101635215B1 (en) Liquid crystal display
KR20100125656A (en) Liquid crystal display and driving method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190723

Year of fee payment: 4