KR101570204B1 - 적층 세라믹 전자부품 - Google Patents

적층 세라믹 전자부품 Download PDF

Info

Publication number
KR101570204B1
KR101570204B1 KR1020130157259A KR20130157259A KR101570204B1 KR 101570204 B1 KR101570204 B1 KR 101570204B1 KR 1020130157259 A KR1020130157259 A KR 1020130157259A KR 20130157259 A KR20130157259 A KR 20130157259A KR 101570204 B1 KR101570204 B1 KR 101570204B1
Authority
KR
South Korea
Prior art keywords
layer
ceramic dielectric
dielectric layer
ceramic
thickness
Prior art date
Application number
KR1020130157259A
Other languages
English (en)
Other versions
KR20140082929A (ko
Inventor
히로키 아와타
스이 우노
타카토시 스에토
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2012281227A priority Critical patent/JP5772808B2/ja
Priority to JPJP-P-2012-281227 priority
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20140082929A publication Critical patent/KR20140082929A/ko
Application granted granted Critical
Publication of KR101570204B1 publication Critical patent/KR101570204B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—BASIC ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1236—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
    • H—ELECTRICITY
    • H01—BASIC ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—BASIC ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—BASIC ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—BASIC ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Abstract

적층 세라믹 콘덴서(10)는 세라믹 유전체층(18) 및 내부전극(20)을 가지는 내층부(14)와, 세라믹 유전체층(22)으로 이루어지는 외층부(16)를 구비한 적층체(12)를 포함한다. 적층체(12)의 양 단부에 내부전극(20)에 접속된 외부전극(30)이 형성된다. 외층부(16) 내에 유리층(24)이 형성되고, 유리층(24)의 외측의 외측 세라믹 유전체층(26)의 색이, 유리층(24)의 내측의 내측 세라믹 유전체층(28)의 색과 다르도록 형성된다.

Description

적층 세라믹 전자부품{LAMINATED CERAMIC ELECTRONIC COMPONENT}

이 발명은 적층 세라믹 전자부품에 관한 것으로, 특히 예를 들면 적층 세라믹 콘덴서 등의 복수의 세라믹 유전체층이 적층된 적층체를 가지는 적층 세라믹 전자부품에 관한 것이다.

적층 세라믹 전자부품은 복수의 세라믹 유전체층과 복수의 내부전극이 번갈아 적층된 적층체와, 적층체의 양 단부(端部)에 형성된 외부전극으로 구성된다. 이 적층 세라믹 전자부품을 회로기판 위에 실장할 때에, 적층 세라믹 전자부품이 실장되는 방향에 따라서 회로기판의 실장면과 내부전극의 면방향이 평행으로 배치되거나, 회로기판의 실장면과 내부전극의 면방향이 직교하도록 배치되는 경우가 있다. 적층 세라믹 전자부품 중 하나인 적층 세라믹 콘덴서의 경우, 이러한 회로기판의 실장면과 내부전극의 위치 관계에 따라서 세라믹 전자부품에 발생하는 부유용량의 값이 변동하여 적층 세라믹 전자부품의 특성에 영향을 주는 경우가 있다.

따라서, 적층 세라믹 전자부품을 회로기판의 실장면 위에 실장할 때에 회로기판의 실장면과 내부전극의 면방향의 위치 관계가 같아지도록 하면 적층 세라믹 전자부품의 특성 편차를 작게 할 수 있다. 그런데, 적층 세라믹 전자부품의 단면이 정방형일 경우, 외관에서 내부전극의 면방향을 분별하는 것은 어렵다. 그러므로 적층 세라믹 전자부품의 제조시에 적층체의 적층방향을 알 수 있는 마크를 적층 세라믹 전자부품의 외면에 형성해두면 적층 세라믹 전자부품의 내부전극의 면방향을 파악할 수 있어서 회로기판의 실장면과 내부전극의 면방향의 위치 관계를 일정하게 유지한 상태로 적층 세라믹 전자부품을 회로기판에 실장할 수 있다.

적층 세라믹 전자부품의 제조시에 마크를 형성할 경우, 예를 들면 소성 전의 유전체의 표면상에 자기 페이스트로 표시 마크를 형성하고, 유전체와 표시 마크를 동시에 일체 소결함으로써 표시 마크를 가지는 유전체를 얻을 수 있다. 여기에서 표시 마크를 일체 소결시켜고 있기 때문에 종래의 표시 마크와 달리 지워지거나 불선명해지는 경우가 없다(일본국 공개특허공보 소57-72313호 참조).

그러나, 예를 들면 길이 1.0㎜×폭 0.6㎜×두께 0.6㎜와 같은 소형 적층 세라믹 전자부품에 대하여 각각에 표시 마크를 형성하기 위해서는 인쇄, 건조 등의 여분의 공정이 필요하게 될 뿐만 아니라 인쇄에서의 위치 어긋남 등이 발생하여 지극히 제조하는 것이 번잡하게 된다.

그러므로 이 발명의 주된 목적은 제조가 간단하고 확실하게 적층 세라믹 전자부품의 내부전극의 면방향을 식별할 수 있는 적층 세라믹 전자부품을 제공하는 것이다.

이 발명의 어느 국면을 따른 적층 세라믹 전자부품은, 내부전극이 형성된 세라믹 유전체층을 복수 적층한 내층부와, 내부전극이 형성되어 있지 않은 복수의 세라믹 유전체층을 내층부의 외측에 적층한 외층부를 포함한 적층체, 및 적층체의 양 단부에 형성되는 외부전극을 포함하는 것으로서, 외층부가 노출되어 있는 세라믹 유전체층을 포함하는 외측 세라믹 유전체층의 색과, 외측 세라믹 유전체층보다도 내측에 위치하는 내측 세라믹 유전체층 및 내층부의 색이 다르고, 외측 세라믹 유전체층은 Ca 및 Zr을 포함하는 페로브스카이트형 화합물로 이루어져 있으며, 내측 세라믹 유전체층 및 내층부는 Ba 및 Ti를 포함하는 페로브스카이트형 화합물로 이루어져 있다.

또 이 발명의 다른 국면을 따른 적층 세라믹 전자부품은, 내부전극이 형성된 세라믹 유전체층을 복수 적층한 내층부와, 내부전극이 형성되어 있지 않은 복수의 세라믹 유전체층을 내층부의 외측에 적층한 외층부를 포함한 적층체, 및 적층체의 양 단부에 형성되는 외부전극을 포함하는 것으로서, 외층부가 노출되어 있는 상기 세라믹 유전체층을 포함하는 외측 세라믹 유전체층의 색과, 외측 세라믹 유전체층보다도 내측에 위치하는 내측 세라믹 유전체층 및 내층부의 색이 다르고, 외측 세라믹 유전체층을 용해처리하여 용액으로 한 경우, 그 용액이 Ca 및 Zr을 포함하는 페로브스카이트형 화합물로 이루어지고, 내측 세라믹 유전체층 및 내층부를 용해처리하여 용액으로 한 경우, 그 용액이 Ba 및 Ti를 포함하는 페로브스카이트형 화합물로 이루어진다. 또한 본 발명에 있어서 「외측 세라믹 유전체층을 용해처리하여 용액으로 한 경우」 및 「내측 세라믹 유전체층 및 내층부를 용해처리하여 용액으로 한 경우」는 적층체를 산에 의해 용해하여 용액으로 한 경우나, 적층체를 알칼리 융해한 후, 산 등에 녹여서 용액으로 한 경우 등을 의미하는 개념이며, 용해처리하여 용액으로 하는 방법에 특별한 제약은 없다.

또 이 발명의 또 다른 국면을 따른 적층 세라믹 전자부품은, 내부전극이 형성된 세라믹 유전체층을 복수 적층한 내층부와, 내부전극이 형성되어 있지 않은 복수의 세라믹 유전체층을 내층부의 양 외측에 적층한 한 쌍의 외층부를 포함한 적층체, 및 적층체의 양 단부에 형성되는 외부전극을 포함하는 것으로서, 한 쌍의 외층부 중 한쪽의 외층부가 노출되어 있는 세라믹 유전체층을 포함하는 외측 세라믹 유전체층의 색이, 외측 세라믹 유전체층보다도 내측에 위치하는 내측 세라믹 유전체층의 색과 다르고, 한쪽의 외층부의 두께와 한 쌍의 외층부 중 다른쪽의 외층부의 두께가 다르다.

색이 다름으로써 확실하게 내부전극의 면방향을 알 수 있는 것에 더하여, 또한 색이 다른 외측 세라믹 유전체층의 조성이 내층부에 주는 영향을 조정할 수 있다.

또 그 경우, 색이 다른 세라믹 유전체층을 포함하는 한쪽의 외층부의 두께가 다른쪽의 외층부의 두께보다도 두꺼운 것이 바람직하다. 이로 인해 색이 다른 조성이 내층부에 주는 영향을 억제할 수 있다.

이러한 적층 세라믹 전자부품에 있어서, 외측 세라믹 유전체층은 또한 Si를 포함하고, Ca의 함유량을 1몰부로 했을 때 Si의 함유량 a(몰부)가 0.5≤a≤5.0의 관계를 충족시키는 것이 바람직하다. Si를 많이 포함함으로써 외측 세라믹 유전체층과 내측 세라믹 유전체층의 사이에 유리층이 형성되기 쉬워진다.

이러한 적층 세라믹 전자부품에 있어서 외측 세라믹 유전체층과 내측 세라믹 유전체층의 사이에 유리층이 형성되어 있는 것이 바람직하다. 대기중의 수분이 적층체 내에 침입함으로써 신뢰성이 저하될 우려가 있다. 그것에 대하여 외측 세라믹 유전체층과 내측 세라믹 유전체층의 사이에 유리층이 형성되어 있기 때문에, 내측 세라믹 유전체층에 수분이 침입하는 것을 방지할 수 있어서 신뢰성 높은 적층 세라믹 전자부품을 얻을 수 있다.

또 유리층은 적층체의 단면(端面)에 있어서 외부전극에 접속되어 있는 것이 바람직하다. 유리층이 외부전극에 접속된 구성으로 함으로써 내측 세라믹 유전체층의 전면(全面)이 유리층으로 피복되게 되어서 내측 세라믹 유전체층에 대한 대기중의 수분에 의한 침입 방지 등에 큰 효과를 얻을 수 있다.

또한 유리층의 두께는 0.3㎛ 이상인 것이 바람직하다. 유리층의 두께를 0.3㎛ 이상으로 함으로써 수분의 침입을 방지할 수 있어서 적층 세라믹 전자부품의 신뢰성 향상의 효과가 현저하게 나타난다.

또 유리층보다도 외측에 위치하는 외측 세라믹 유전체층은, 유리층보다도 내측에 위치하는 내측 세라믹 유전체층보다도 포어가 많은 것이 바람직하다.

외측 세라믹 유전체층 중의 유리 성분을 많게 함으로써 소성 후의 외측 세라믹 유전체층에 다수의 포어를 발생시킬 수 있다. 따라서 소성하여 얻어진 적층체에 외부전극용의 전극 페이스트를 도포함으로써 외측 세라믹 유전체층의 포어에 전극 페이스트가 들어간다. 그렇기 때문에 전극 페이스트를 베이킹하여 외부전극을 형성했을 때, 앵커 효과에 의해 외부전극이 강고하게 적층체에 고착된다.

또 유리층보다도 외측에 위치하는 외측 세라믹 유전체층의 합계 두께는 1.0~80㎛인 것이 바람직하다. 외측 세라믹 유전체층은 내측 세라믹 유전체층과 다른 색을 가지지만, 세라믹 유전체층은 얇기 때문에 외측 세라믹 유전체층의 수가 적으면 내측 세라믹 유전체층의 색이 비쳐서 보이는 경우가 있다. 그러므로 외측 세라믹 유전체층의 수를 많게 함으로써 내측 세라믹 유전체층과 외측 세라믹 유전체층 사이의 색의 차이를 선명하게 할 수 있다. 외측 세라믹 유전체층의 합계 두께를 1.0~80㎛으로 함으로써 적층 세라믹 전자부품의 내부전극의 면방향을 나타내는 외측 세라믹 유전체층의 색의 차이가 선명해진다.

유리층보다도 외측에 위치하는 외측 세라믹 유전체층은 백색 또는 흑색으로 할 수 있다. 또 유리층보다도 외측에 위치하는 외측 세라믹 유전체층의 색은 판별할 수 있으면 어떤 색이어도 된다.

이 발명에 따르면 적층 세라믹 전자부품의 적층체에 대해서 적층체 측면의 색의 차이에 의해서 내부전극의 면방향을 확실하게 파악할 수 있다. 따라서 적층 세라믹 전자부품을 회로기판 등에 실장할 때에 회로기판의 실장면과 적층체 중의 내부전극의 면방향의 위치 관계를 고려하여 적층 세라믹 전자부품을 회로기판에 실장할 수 있다.

이 발명의 상기 및 다른 목적, 특징, 국면 및 이점은 첨부한 도면과 관련하여 이해되는 이 발명에 관한 다음의 상세한 설명으로부터 명백해 질 것이다.

도 1은 이 발명의 적층 세라믹 전자부품의 일례로서의 적층 세라믹 콘덴서를 나타내는 사시도이다.
도 2는 도 1에 도시하는 적층 세라믹 콘덴서의 내부구조를 나타내는 단면도이다.
도 3은 도 1에 도시하는 적층 세라믹 콘덴서의 내부구조의 다른 예를 나타내는 단면도이다.
도 4는 도 1 및 도 2에 도시하는 적층 세라믹 콘덴서를 제조하기 위한 일공정을 나타내는 도면이다.
도 5는 도 4에 도시하는 공정을 거쳐서 얻어지는 적층체에 외부전극을 형성하는 공정을 나타내는 도면이다.
도 6은 도 1에 도시하는 적층 세라믹 콘덴서를 회로기판에 실장한 상태를 나타내는 도면이다.

도 1은 이 발명의 적층 세라믹 전자부품의 일례로서의 적층 세라믹 콘덴서를 나타내는 사시도이다. 도 1에 도시하는 적층 세라믹 콘덴서(10)의 길이방향, 폭방향, 높이방향의 사이즈로는 표 1에 나타내는 바와 같이 다양한 사이즈의 것이 있지만, 이 발명은 어떤 사이즈의 적층 세라믹 전자부품에도 적용가능하다.

Figure 112013115493360-pat00001

적층 세라믹 콘덴서(10)는 예를 들면 직방체형상의 적층체(12)를 포함한다. 적층체(12)는 세라믹 유전체층과 내부전극을 번갈아 적층한 것으로서, 그 폭방향과 높이방향을 포함하는 단면형상은 정방형상이어도 되고 장방형상이어도 된다. 적층체(12)를 구성하는 세라믹 유전체층의 두께는 0.5~5㎛정도이며 그 총 적층매수는 300~600장이다.

적층체(12)는 도 2에 도시하는 바와 같이 내층부(14)와 외층부(16)를 포함한다. 내층부(14)는 복수의 세라믹 유전체층(18)과 내부전극(20)이 번갈아 적층된 구성을 가진다. 인접하는 내부전극(20)은 세라믹 유전체층(18)을 끼고 서로 대향하도록 형성된다. 그리고 복수의 내부전극(20)은 적층체(12)가 대향하는 2개의 단면에 번갈아 인출된다. 즉, 인접하는 내부전극(20)은 각각 적층체(12)의 다른 단면에 인출된다. 내부전극(20)은, 예를 들면 Ni 혹은 Cu 등으로 형성되고 200장~500장 적층되어 있다.

외층부(16)는 내부전극이 형성되어 있지 않은 복수의 세라믹 유전체층(22)으로 구성되어 있으며 내층부(14)의 양측을 끼도록 배치된다. 외층부(16)의 중간부에는 유리층(24)이 형성된다. 즉, 유리층(24)의 외측에 세라믹 유전체층(22a)이 배치되고, 유리층(24)의 내측에 세라믹 유전체층(22b)이 배치되어 있다. 세라믹 유전체층(22a, 22b)은 각각 1장의 세라믹 유전체층이어도 되고, 복수매의 세라믹 유전체층이어도 된다.

외측 세라믹 유전체층(26)은 내측 세라믹 유전체층(28)과 다른 색으로 형성되고, 바람직하게는 백색 또는 흑색으로 형성된다. 여기에서 외측 세라믹 유전체층(26)은 외층부(16) 중 유리층(24)의 외측에 배치된 세라믹 유전체층(22a)에 일치한다. 또 내측 세라믹 유전체층(28)은 내층부(14)의 세라믹 유전체층(18) 및 외층부(16) 중 유리층(24)의 내측에 배치된 세라믹 유전체층(22b)을 포함한다. 또한 유리층(24)은 내층부(14)와 외층부(16)의 사이에 형성되어도 된다. 이 경우, 외층부(16)를 구성하는 모든 세라믹 유전체층(22)이 외측 세라믹 유전체층(26)이 되고, 내층부(14)을 구성하는 모든 세라믹 유전체층(18)이 내측 세라믹 유전체층(28)이 된다. 예를 들면, 외층부의 두께를 40㎛, 내층부의 두께를 420㎛, 외측 세라믹 유전체층의 두께를 10㎛, 내측 세라믹 유전체층의 두께를 480㎛으로 할 수 있다.

또 도 3에 도시하는 바와 같이 내층부(14)의 양측을 끼는 각각의 외층부(16)의 두께는 달라도 된다. 소성시에 세라믹 유전체층(22a)의 조성이 내층부(14)에 천이(遷移)하는 경우가 있지만, 외층부(16)의 두께를 다르게 함으로써 천이하는 조성의 영향을 조정할 수 있다. 외층부(16) 중 외측 세라믹 유전체층(26)의 색과 내측 세라믹 유전체층(28)의 색을 다르게 하기 위해서 세라믹 유전체층의 조성을 각각 다르게 하고 있지만, 외측 세라믹 유전체층(26)의 조성이 내층부(14)에 천이하지 않도록 외측 세라믹 유전체층(26)과 내층부(14) 사이의 세라믹 유전체층의 두께를 두껍게 해도 된다. 이 경우, 유리층(24)을 마련하지 않아도 된다. 여기에서, 외층부(16) 각각의 두께가 다르도록 한쪽측의 두께를 20㎛~50㎛으로 하고, 다른쪽측의 두께를 180㎛~250㎛으로 해도 된다. 색이 다른 외측 세라믹 유전체층(26)은 한쪽측의 외층부에 있어도 되고, 다른쪽측의 외층부에 있어도 되며, 물론 양쪽측의 외층부에 있어도 된다. 또한 색이 다른 외측 세라믹 유전체층(26)이 두께 180㎛~250㎛인 다른쪽의 외층부에 있는 경우, 외측 세라믹 유전체층(26)과 내층부(14) 사이의 세라믹 유전체층의 두께는 100㎛~150㎛의 범위에서 임의로 선택된다. 외측 세라믹 유전체층(26)과 내층부(14) 사이의 세라믹 유전체층의 두께가 100㎛ 이상이기 때문에 외측 세라믹 유전체층(26)의 조성이 내층부(14)에 천이하여 신뢰성이 저하되는 것을 방지할 수 있고, 또는 대기중의 수분이 내층부(14)에 침입하는 것을 방지할 수 있다. 외측 세라믹 유전체층(26)과 내층부(14) 사이의 세라믹 유전체층의 두께가 150㎛ 이상인 경우는 외층부(16)의 두께가 너무 두꺼워져서, 결과적으로 적층체 전체의 두께가 커져서 적층 세라믹 전자부품의 소형화가 저해된다. 예를 들면, 한쪽측의 외측 세라믹 유전체층의 두께를 30㎛, 한쪽측의 외측 세라믹 유전체층과 내측 세라믹 유전체층(28) 사이의 두께를 0㎛, 다른쪽측의 외측 세라믹 유전체층의 두께를 70㎛, 다른쪽측의 외측 세라믹 유전체층과 내측 세라믹 유전체층 사이의 두께를 120㎛, 내층부의 두께를 600㎛으로 하고, 다른쪽측의 외측 세라믹 유전체층(26)의 색이 내측 세라믹 유전체층(28) 및 한쪽측의 외측 세라믹 유전체층(26)의 색과 다르도록 할 수 있다.

외측 세라믹 유전체층(26)은 내측 세라믹 유전체층(28)과 다른 색으로 형성되고, 예를 들면 백색 또는 흑색으로 형성된다. 그로 인해 적층방향의 단부에 있는 적층체(12)의 측면(도 1의 폭방향과 길이방향을 포함하는 측면)과, 내측 세라믹 유전체층(28)의 단부가 노출되는 측면(도 1의 높이방향과 길이방향을 포함하는 측면)을 구별할 수 있다. 즉, 외측 세라믹 유전체층(26)의 색에 의해서 적층방향의 양단에 있는 적층체(12)의 측면인 것을 식별할 수 있다. 여기에서, 1장의 세라믹 유전체층(22a)으로 외측 세라믹 유전체층(26)이 형성되어도 되지만, 세라믹 유전체층(22a)은 얇기 때문에 하지(下地)의 색이 비쳐서 보인다는 것이 생각된다. 그러므로 복수매의 세라믹 유전체층(22a)으로 외측 세라믹 유전체층(26)을 구성하고, 그 합계 두께를 1.0~80㎛으로 함으로써 외측 세라믹 유전체층(26)의 색의 시인성을 향상시킬 수 있다.

외측 세라믹 유전체층(26)을 구성하는 세라믹 유전체층(22a)의 조성으로는 Ca 및 Zr을 포함하는 페로브스카이트형 화합물과, 첨가물 소재로서의 Si 및 Mn을 포함하고 있어도 된다. 여기에서 Ca의 함유량을 1몰부로 했을 때 Si의 함유량 a(몰부)가 0.5≤a≤3.0의 관계를 충족시킴과 동시에, Mn의 함유량 b(몰부)가 0.1≤b≤4.0의 관계를 충족시키도록 조정된다. 또 외측 세라믹 유전체층(26)을 구성하는 세라믹 유전체층(22a)의 조성으로는 Ba 및 Ti를 포함하는 페로브스카이트형 화합물과, 첨가물 소재로서의 Si를 포함하고 있어도 된다. 여기에서 Ba의 함유량을 1몰부로 했을 때, Si의 함유량 a(몰부)가 0.5≤a≤3.0이며, 색을 조정하기 위해서 첨가물 소재로서 Mn, Mg 등을 포함하지 않거나 혹은 이를 미량으로 첨가한다. 예를 들면, 첨가물 소재의 양을 늘림으로써 흑색으로 할 수 있고, 예를 들면, 첨가물 소재의 양을 줄임으로써 백색으로 할 수 있다. 이러한 조성을 가지는 외측 세라믹 유전체층(26)을 분말상으로 하고, 산에 의해 용해하여 ICP발광 분광 분석을 실시한 경우, 외측 세라믹 유전체층(26)을 구성하는 세라믹 유전체층(22a)이 상술한 바와 같은 조성을 가지고 있는 것을 확인할 수 있다.

또 내측 세라믹 유전체층(28)을 구성하는 세라믹 유전체층(18, 22b)의 조성으로는 Ti 및 Ba를 포함하는 페로브스카이트형 화합물과, Mn, Si 및 Mg을 첨가물 소재로서 포함한다. 여기에서 Ba의 함유량을 1몰부로 했을 때, Mn 함유량 c(몰부)가 0.1≤c≤0.5의 관계를 충족시킴과 동시에, Si의 함유량 d(몰부)가 0.5≤d≤3.0의 관계를 충족시키고, 또한 Mg의 함유량 e(몰부)가 0.2≤e≤1.5의 관계를 충족시키도록 조정된다. 이러한 조성을 가지는 내측 세라믹 유전체층(28)을 분말상으로 하고, 산에 의해 용해하여 ICP발광 분광 분석을 실시한 경우, 내측 세라믹 유전체층(28)을 구성하는 세라믹 유전체층(18, 22b)이 상술한 바와 같은 조성을 가지고 있는 것을 확인할 수 있다.

이와 같이 외측 세라믹 유전체층(26)과 내측 세라믹 유전체층(28)의 조성이 다른 경우, 유리층의 외측에 위치하는 외측 세라믹 유전체층(26)과 유리층의 내측에 위치하는 내측 세라믹 유전체층(28)의 사이에서 소성시의 수축률에 차이가 생긴다. 그렇기 때문에 유리층(24)의 외측에 위치하는 외측 세라믹 유전체층(26)과 유리층(24)의 내측에 위치하는 내측 세라믹 유전체층(28)의 사이에서 크랙 등이 생길 가능성이 있고, 이 크랙으로부터 대기중의 수분이 침입하면 절연 저항값의 저하가 발생하여 적층 세라믹 콘덴서(10)의 신뢰성이 저하된다. 그러나 유리층(24)이 있음으로써 크랙의 발생을 억제되고, 크랙이 발생했다고 하더라도 대기중의 수분의 침입을 방지할 수 있다. 그렇기 때문에 적층 세라믹 콘덴서(10)의 절연 저항값의 저하를 방지할 수 있어서 신뢰성 높은 적층 세라믹 콘덴서(10)를 얻을 수 있다.

이러한 효과를 얻기 위해서는 유리층(24)의 내측에 위치하는 내측 세라믹 유전체층(28)의 전면이 피복되도록 유리층(24)이 형성되어 있는 것이 바람직하다. 따라서 유리층(24)은 적층체(12)의 양 단부에 형성되는 후술의 외부전극에 접속되도록 형성된다.

유리층(24)의 두께는 0.3㎛ 이상이고 3.0㎛ 미만인 것이 바람직하다. 유리층(24)의 두께는 적층체(12)를 폭방향 및 높이방향을 포함하는 면으로부터 연마함으로써 측정할 수 있다. 유리층(24)의 두께가 0.3㎛ 미만이면 대기중의 수분침입에 대한 신뢰성 향상의 효과를 얻을 수 없다. 또 유리층(24)의 두께가 3.0㎛ 이상이면 Si 등의 첨가물이 유리층(24)을 형성하기 위해서 과잉으로 사용되고 있는 것이 되어서 세라믹 유전체층(22b)의 기계적 강도가 저하된다. 이 적층 세라믹 콘덴서(10)에서는 소성시에 외측 세라믹 유전체층(26)에 포함되는 성분과 내측 세라믹 유전체층(28)에 포함되는 성분이 반응하여 외측 세라믹 유전체층(26)과 내측 세라믹 유전체층(28)의 사이에 유리층(24)을 석출시킬 수 있다.

적층체(12)의 긴 길이방향의 양 단부에는 외부전극(30)이 형성된다. 외부전극(30)은 적층체(12)의 단면으로부터 4개의 측면을 감싸도록 형성된다. 외부전극(30)은 적층체(12)의 단부를 전극 페이스트에 침지하고, 소결함으로써 하지금속층이 형성된다. 이 하지금속층 위에 Ni도금 및 Sn도금을 실시함으로써 외부전극(30)이 형성된다. 또한 적층체(12)의 측면을 감싼 하지금속층의 두께는 20㎛이며, 10~20㎛의 범위에서 적절히 선택된다. 또 적층체(12)의 단면에서의 하지금속층의 두께는 20㎛이며, 10~20㎛의 범위에서 적절히 선택된다. Ni도금층의 두께는 1.5~6.0㎛, Sn도금층의 두께는 1.0~8.0㎛의 범위이다.

또한 적층체(12)의 외측 세라믹 유전체층(26)의 유리 성분의 양에 따라서 외측 세라믹 유전체층(26)에 다수의 포어를 형성할 수 있다. 그러므로 내측 세라믹 유전체층(28)보다도 외측 세라믹 유전체층(26)에 포어를 많이 형성해 둠으로써 적층체(12)를 전극 페이스트에 침지했을 때에, 전극 페이스트가 외측 세라믹 유전체층(26)의 포어에 들어간다. 그로 인해 외부전극(30)과 적층체(12)의 사이에서 앵커 효과를 얻을 수 있어서, 적층체(12)의 단부에 강고하게 고착된 외부전극(30)을 얻을 수 있다.

또한 유리층(24)의 외측에 위치하는 외측 세라믹 유전체층(26)의 외면에, 예를 들면 잉크젯 프린트, 인자(印字), 잉크의 전사 등에 의해 마크를 형성해도 된다. 이런 식으로 마크를 형성함으로써 적층체(12)의 적층방향의 단면의 시인성을 더욱 향상시킬 수 있다. 이 경우, 마크를 형성하기 위한 잉크로서 내부전극(20)을 형성하기 위한 도전 페이스트를 이용해도 된다.

상술한 적층 세라믹 콘덴서(10)는 이하에 기술하는 적층 세라믹 콘덴서의 제조 방법에 의해 제작된다. 이 적층 세라믹 콘덴서(10)를 제작하기 위해서, 먼저 세라믹 유전체층을 구성하는 소재로서 순도 99중량% 이상의 CaCO3 및 ZrO2의 각 분말을 준비하고, 다른 색의 세라믹 유전체층을 구성하는 소재로서 순도 99중량% 이상의 BaCO3 및 TiO2의 각 분말을 준비했다. 이들의 분말을 대기중에서 1100~1300℃에서 2시간 가소하고, Ca 및 Zr을 포함하는 페로브스카이트형 화합물과, Ba 및 Ti를 포함하는 페로브스카이트형 화합물을 합성했다. 합성후, 해쇄(解碎)함으로써 세라믹 유전체층을 구성하는 주요한 성분인 주성분 분말을 얻었다. 또한 이 주성분 분말의 제조 방법에 특별한 제약은 없고, 고상법, 수열법, 그 밖의 공지의 다양한 방법을 이용할 수 있다. 또 소재에도 특별히 제약은 없고, 탄산염, 산화물, 수산화물, 염화물 등 다양한 형태의 것을 이용할 수 있다. 또 HfO2 등의 불가피 불순물을 함유하고 있어도 된다. 그리고 이 주성분 분말에 대해서 XRD에 의해 (202)회절 피크의 적분 폭을 측정했다. 또한 적분 폭은 피크 형상을 나타내는 곡선을 둘러싸는 면적을 피크 정점의 높이로 나눈 값이다. 다음으로 첨가물 소재로서 SiO2, MnCO3, Mg2O3의 각 분말을 준비했다. 이들의 분말을 세라믹 유전체층의 주성분 분말 중의 Ca함유량 1몰부에 대한 Si의 함유량이 a몰부(a는 0.5~3.0의 범위), Mn의 함유량이 b몰부(b는 0.1~4.0의 범위)가 되도록 칭량한 후, 주성분 분말과 조합함으로써 조합물을 얻었다. 그리고나서 이 조합물을 볼 밀에 의해 습식혼합한 후, 건조, 해쇄하여 유전체 원료 분말을 얻었다. 또 마찬가지로 Ba함유량 1몰부에 대한 Si의 함유량이 c몰부(c는 0.5~5.0의 범위), Mn의 함유량이 d몰부(d는 0.1~0.5의 범위), Mg의 함유량이 e몰부(e는 0.2~1.5의 범위)가 되도록 유전체 원료 분말을 얻었다. 다음으로 이들의 유전체 재료로 형성된 세라믹 그린 시트(40)가 준비된다. 그리고 도 4에 도시하는 바와 같이 세라믹 그린 시트(40) 위에 도전 페이스트로 복수의 직사각형의 내부전극 패턴(42)이 형성된다. 내부전극 패턴(42)은, 예를 들면 스크린 인쇄나 그라비아 인쇄 등에 의해 형성된다.

다음으로 내부전극 패턴이 형성되어 있지 않은 세라믹 그린 시트(40)를 복수매 적층하여 외층부(16)에 대응하는 부분이 형성된다. 그 위에 내부전극 패턴(42)이 형성된 세라믹 그린 시트(40)를 복수매 적층하여 내층부(14)에 대응하는 부분이 형성된다. 또한 그 위에 내부전극 패턴이 형성되어 있지 않은 세라믹 그린 시트(40)를 복수매 적층하여 외층부(16)에 대응하는 부분이 형성된다. 이들의 세라믹 그린 시트(40)를 적층함으로써 머더 적층체(44)가 형성된다.

또한 소성 후에 외측 세라믹 유전체층(26)이 되는 세라믹 그린 시트(40)와 내측 세라믹 유전체층(28)이 되는 세라믹 그린 시트(40)는 각각 상술한 바와 같은 색이 다른 유전체 재료가 선택되어서 형성된 것이다. 예를 들면, 외측 세라믹 유전체층(26)에는 Ca 및 Zr을 주성분으로 하는 페로브스카이트형 화합물의 유전체 재료로 이루어지는 세라믹 그린 시트를 이용하고, 내측 세라믹 유전체층(28)에는 Ba 및 Ti를 주성분으로 하는 페로브스카이트형 화합물의 유전체 재료로 이루어지는 세라믹 그린 시트를 이용해도 된다.

머더 적층체(44)를 형성 후, 평판형상의 금형을 이용하여 압착하고, 압착된 머더 적층체(44)가 각각의 적층체(12)를 얻기 위한 그린 칩으로 잘라진다. 머더 적층체(44)의 컷 방법은, 다이서에 의한 컷이어도 되고, 포스 절삭(force-cutting) 블레이드에 의한 컷이어도 된다.

다음으로 그린 칩을 소성함으로써 내부전극(20)을 가지는 적층체(12)가 얻어진다. 또한 소성의 전후에 있어서 그린 칩 또는 적층체(12)의 각부(角部)를 둥글게 하기 위해서 배럴 연마를 실시해도 된다. 그린 칩의 소성온도는 1200~1300℃정도이다. 그린 칩을 소성함으로써 적층체(12)의 외측 세라믹 유전체층(26)과 내측 세라믹 유전체층(28)의 사이에 유리가 석출되어 유리층(24)이 형성된다.

또한 도 5에 도시하는 바와 같이 적층체(12)의 한쪽 단부가 유지구(50)로 유지되고, 적층체(12)의 다른쪽 단부가 베이스(52) 위의 전극 페이스트층(54)에 침지된다. 적층체(12)의 단부에 부착된 전극 페이스트를 소결시킴으로써 하지전극이 형성된다. 이 하지전극 위에 Ni도금 및 Sn도금을 실시함으로써 외부전극(30)이 형성된다.

이렇게 하여 얻어진 적층 세라믹 콘덴서(10)는 도 6에 도시하는 바와 같이 회로기판(60)에 형성된 랜드(62)에 솔더(64)로 접속된다. 이 경우, 예를 들면 솔더 페이스트를 이용하여 적층 세라믹 콘덴서(10)의 외부전극(30)이 랜드(62)에 유지되고 리플로우에 의해 외부전극(30)이 랜드(62)에 솔더링된다.

이 적층 세라믹 콘덴서(10)에 있어서는 적층방향의 단부에 있는 적층체(12)의 측면이 특별한 색에 의해 식별 가능하게 형성되어 있다. 따라서, 회로기판의 실장면과 내부전극(20)의 면방향이 평행하도록 적층 세라믹 콘덴서(10)를 실장할 경우에는, 색에 의해 식별 가능한 적층방향의 단부에 있는 적층체(12)의 측면이 상부면이 되도록 하여 적층 세라믹 콘덴서(10)를 회로기판에 실장하면 된다. 또 회로기판의 실장면과 내부전극(20)의 면방향이 직교하도록 적층 세라믹 콘덴서(10)를 실장할 경우에는, 색에 의해 식별 가능한 적층방향의 단부에 있는 적층체(12)의 측면이 회로기판과 직교하도록 하여 적층 세라믹 콘덴서(10)를 실장하면 된다.

회로기판의 실장면과 내부전극(20)의 면방향이 평행하도록 적층 세라믹 콘덴서(10)를 실장할 경우, 색에 의해 식별되는 면이 위 혹은 아래가 되도록 하여 포장재(테이프)에 적층 세라믹 콘덴서(10)가 테이핑된다. 이때, 색에 의해 식별되는 면에 잉크젯 프린트, 인자, 잉크의 전사 등에 의해 마크를 실시해 두면 더욱 시인성을 향상시킬 수 있다.

이 발명은 적층 세라믹 콘덴서뿐만 아니라 회로기판과 내부전극의 위치 관계에 의해 특성에 영향을 받는 적층 세라믹 전자부품에 적용할 수 있다.

본 발명의 실시의 형태에 대해서 설명했지만, 이번에 개시된 실시의 형태는 모든 점에서 예시로서, 제한적인 것이 아니라고 생각되어야 한다. 본 발명의 범위는 청구범위에 의해 나타내지고, 청구범위와 균등한 의미 및 범위 내에서의 모든 변경이 포함되는 것이 의도된다.

Claims (13)

  1. 내부전극이 형성된 세라믹 유전체층을 복수 적층한 내층부와, 내부전극이 형성되어 있지 않은 복수의 세라믹 유전체층을 상기 내층부의 양 외측에 적층한 한 쌍의 외층부를 포함한 적층체, 및 상기 적층체의 양 단부(端部)에 형성되는 외부전극을 포함하는 적층 세라믹 전자부품으로서,
    상기 한 쌍의 외층부 중 한쪽의 외층부에만 있어서, 노출되어 있는 상기 세라믹 유전체층을 포함하는 외측 세라믹 유전체층의 색과, 상기 외측 세라믹 유전체층보다도 내측인 상기 외측 세라믹 유전체층과 상기 내층부 사이에 위치하는 내측 세라믹 유전체층의 색이 다르고,
    상기 색이 다른 외측 세라믹 유전체층을 포함하는 상기 한쪽의 외층부의 상기 내측 세라믹 유전체층의 두께가, 상기 한 쌍의 외층부 중 다른쪽의 외층부의 두께보다도 두껍고,
    상기 외측 세라믹 유전체층은 Ca 및 Zr을 포함하는 페로브스카이트형 화합물로 이루어지고,
    상기 내측 세라믹 유전체층 및 상기 내층부는 Ba 및 Ti를 포함하는 페로브스카이트형 화합물로 이루어지는 것을 특징으로 하는 적층 세라믹 전자부품.
  2. 내부전극이 형성된 세라믹 유전체층을 복수 적층한 내층부와, 내부전극이 형성되어 있지 않은 복수의 세라믹 유전체층을 상기 내층부의 양 외측에 적층한 한 쌍의 외층부를 포함한 적층체, 및 상기 적층체의 양 단부에 형성되는 외부전극을 포함하는 적층 세라믹 전자부품으로서,
    상기 한 쌍의 외층부 중 한쪽의 외층부에만 있어서, 노출되어 있는 상기 세라믹 유전체층을 포함하는 외측 세라믹 유전체층의 색과, 상기 외측 세라믹 유전체층보다도 내측인 상기 외측 세라믹 유전체층과 상기 내층부 사이에 위치하는 내측 세라믹 유전체층의 색이 다르고,
    상기 색이 다른 외측 세라믹 유전체층을 포함하는 상기 한쪽의 외층부의 상기 내측 세라믹 유전체층의 두께가, 상기 한 쌍의 외층부 중 다른쪽의 외층부의 두께보다도 두껍고,
    상기 외측 세라믹 유전체층을 용해처리하여 용액으로 한 경우, 상기 용액이 Ca 및 Zr을 포함하는 페로브스카이트형 화합물로 이루어지고,
    상기 내측 세라믹 유전체층 및 상기 내층부를 용해처리하여 용액으로 한 경우, 상기 용액이 Ba 및 Ti를 포함하는 페로브스카이트형 화합물로 이루어지는 것을 특징으로 하는 적층 세라믹 전자부품.
  3. 내부전극이 형성된 세라믹 유전체층을 복수 적층한 내층부와, 내부전극이 형성되어 있지 않은 복수의 세라믹 유전체층을 상기 내층부의 양 외측에 적층한 한 쌍의 외층부를 포함한 적층체, 및 상기 적층체의 양 단부에 형성되는 외부전극을 포함하는 적층 세라믹 전자부품으로서,
    상기 한 쌍의 외층부 중 한쪽의 외층부에만 있어서 노출되어 있는 상기 세라믹 유전체층을 포함하는 외측 세라믹 유전체층의 색과, 상기 외측 세라믹 유전체층보다도 내측인 상기 외측 세라믹 유전체층과 상기 내층부의 사이에 위치하는 내측 세라믹 유전체층의 색이 다르고,
    상기 색이 다른 외측 세라믹 유전체층을 포함하는 상기 한쪽의 외층부의 상기 내측 세라믹 유전체층의 두께가, 상기 한 쌍의 외층부 중 다른쪽의 외층부의 두께보다도 두껍고,
    상기 외측 세라믹 유전체층과 상기 내측 세라믹 유전체층의 사이에 유리층이 형성되어 있는 것을 특징으로 하는 적층 세라믹 전자부품.
  4. 제3항에 있어서,
    상기 유리층이, 상기 적층체의 단면(端面)에 있어서 상기 외부전극에 접속되어 있는 것을 특징으로 하는 적층 세라믹 전자부품.
  5. 제3항에 있어서,
    상기 유리층의 두께는 0.3㎛ 이상인 것을 특징으로 하는 적층 세라믹 전자부품.
  6. 제3항에 있어서,
    상기 유리층보다도 외측에 위치하는 상기 외측 세라믹 유전체층은, 상기 유리층보다도 내측에 위치하는 상기 내측 세라믹 유전체층보다도 포어가 많은 것을 특징으로 하는 적층 세라믹 전자부품.
  7. 제3항에 있어서,
    상기 유리층보다도 외측에 위치하는 상기 외측 세라믹 유전체층의 합계 두께는 1.0~80㎛인 것을 특징으로 하는 적층 세라믹 전자부품.
  8. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 외측 세라믹 유전체층은 백색인 것을 특징으로 하는 적층 세라믹 전자부품.
  9. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 외측 세라믹 유전체층은 흑색인 것을 특징으로 하는 적층 세라믹 전자부품.
  10. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 외층부의 최외층의 상기 세라믹 유전체층 위에 마크가 형성되어 있는 것을 특징으로 하는 적층 세라믹 전자부품.
  11. 삭제
  12. 삭제
  13. 삭제
KR1020130157259A 2012-12-25 2013-12-17 적층 세라믹 전자부품 KR101570204B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012281227A JP5772808B2 (ja) 2012-12-25 2012-12-25 Multilayer ceramic electronic components
JPJP-P-2012-281227 2012-12-25

Publications (2)

Publication Number Publication Date
KR20140082929A KR20140082929A (ko) 2014-07-03
KR101570204B1 true KR101570204B1 (ko) 2015-11-18

Family

ID=50974373

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130157259A KR101570204B1 (ko) 2012-12-25 2013-12-17 적층 세라믹 전자부품

Country Status (4)

Country Link
US (1) US9336948B2 (ko)
JP (1) JP5772808B2 (ko)
KR (1) KR101570204B1 (ko)
CN (1) CN103903856B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105144323B (zh) * 2013-04-25 2018-07-17 株式会社村田制作所 层叠陶瓷电容器以及其制造方法
JP2016040816A (ja) 2014-08-13 2016-03-24 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP2016040819A (ja) * 2014-08-13 2016-03-24 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP2014212350A (ja) * 2014-08-13 2014-11-13 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP2016040817A (ja) * 2014-08-13 2016-03-24 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP2014212351A (ja) * 2014-08-13 2014-11-13 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP2014220529A (ja) * 2014-08-13 2014-11-20 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
KR20160084614A (ko) * 2015-01-06 2016-07-14 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
JP6376992B2 (ja) * 2015-02-27 2018-08-22 太陽誘電株式会社 積層セラミックコンデンサ
JP6416744B2 (ja) * 2015-12-15 2018-10-31 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP2017175000A (ja) 2016-03-24 2017-09-28 ローム株式会社 電子部品およびその製造方法、ならびに、インターポーザ
US10580584B2 (en) 2017-06-28 2020-03-03 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor
KR101952876B1 (ko) * 2017-06-28 2019-02-28 삼성전기주식회사 적층 세라믹 커패시터

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2678206B2 (ja) * 1989-10-23 1997-11-17 京セラ株式会社 Monolithic ceramic capacitors
JP2007242995A (ja) * 2006-03-10 2007-09-20 Matsushita Electric Ind Co Ltd 積層セラミック電子部品とその製造方法
JP2009283880A (ja) * 2008-04-24 2009-12-03 Kyocera Corp 積層セラミックコンデンサ

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0127565B2 (ko) 1980-10-24 1989-05-30 Tdk Electronics Co Ltd
JPS5965523U (ko) * 1982-10-22 1984-05-01
JPS5994806A (en) * 1982-11-24 1984-05-31 Nippon Denki Home Electronics Method of producing laminated ceramic part
JP2982916B2 (ja) * 1991-03-18 1999-11-29 太陽誘電株式会社 積層セラミック電子部品およびその製造法
JPH06132182A (ja) * 1992-10-19 1994-05-13 Tdk Corp 微小電子部品の製造方法
JPH06204075A (ja) * 1992-12-25 1994-07-22 Taiyo Yuden Co Ltd 高周波用積層セラミック電子部品およびその製造方法
JPH06215978A (ja) * 1993-01-21 1994-08-05 Murata Mfg Co Ltd 積層型コンデンサ
DE19630883A1 (de) * 1996-07-31 1998-02-05 Philips Patentverwaltung Bauteil mit einem Kondensator
JP2000003806A (ja) * 1998-06-16 2000-01-07 Marcon Electronics Co Ltd 積層型セラミック電子部品
JP4240315B2 (ja) * 2005-01-31 2009-03-18 Ｔｄｋ株式会社 積層電子部品
TWI399765B (zh) * 2005-01-31 2013-06-21 Tdk Corp 積層電子零件
JP2007243040A (ja) * 2006-03-10 2007-09-20 Tdk Corp 積層セラミック電子部品
JP2009200168A (ja) 2008-02-20 2009-09-03 Tdk Corp セラミック電子部品、セラミック電子部品の製造方法、及びセラミック電子部品の梱包方法
JP5429067B2 (ja) * 2010-06-17 2014-02-26 株式会社村田製作所 セラミック電子部品およびその製造方法
JP4941585B2 (ja) * 2010-10-19 2012-05-30 Ｔｄｋ株式会社 セラミック電子部品、セラミック電子部品の製造方法、及びセラミック電子部品の梱包方法
KR101843182B1 (ko) * 2011-05-31 2018-03-28 삼성전기주식회사 적층 세라믹 전자부품
JP2013021300A (ja) * 2011-06-16 2013-01-31 Murata Mfg Co Ltd 積層セラミック電子部品
JP5838927B2 (ja) * 2011-10-14 2016-01-06 Tdk株式会社 積層セラミック電子部品

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2678206B2 (ja) * 1989-10-23 1997-11-17 京セラ株式会社 Monolithic ceramic capacitors
JP2007242995A (ja) * 2006-03-10 2007-09-20 Matsushita Electric Ind Co Ltd 積層セラミック電子部品とその製造方法
JP2009283880A (ja) * 2008-04-24 2009-12-03 Kyocera Corp 積層セラミックコンデンサ

Also Published As

Publication number Publication date
CN103903856A (zh) 2014-07-02
US20140177134A1 (en) 2014-06-26
US9336948B2 (en) 2016-05-10
CN103903856B (zh) 2017-04-12
JP2014127504A (ja) 2014-07-07
KR20140082929A (ko) 2014-07-03
JP5772808B2 (ja) 2015-09-02

Similar Documents

Publication Publication Date Title
JP6669198B2 (ja) 積層セラミックコンデンサ
CN108878142B (en) Multilayer ceramic capacitor
US8199455B2 (en) Glass ceramic composition, glass ceramic sintered body, and multilayer ceramic electronic device
KR101611163B1 (ko) 세라믹 전자 부품, 세라믹 전자 부품의 제조 방법, 및 세라믹 전자 부품의 곤포 방법
US9613756B2 (en) Laminated ceramic capacitor
CN103915253B (zh) 陶瓷电子部件的制造方法及陶瓷电子部件
US8947851B2 (en) Laminated ceramic capacitor
CN102810396B (zh) 多层陶瓷电容器
CN106356189B (zh) 层叠陶瓷电容器
US10515764B2 (en) Multilayer ceramic capacitor having a tuned effective volume
JP5632046B2 (ja) Multilayer ceramic capacitor and manufacturing method thereof
KR100894967B1 (ko) 표면 실장형 부특성 서미스터
JP5696821B2 (ja) 積層セラミックコンデンサ
KR101290089B1 (ko) 저온 소결 세라믹 재료 및 세라믹 기판
JP6398349B2 (ja) 積層型セラミック電子部品
US20070254799A1 (en) Dielectric ceramics and multi-layer ceramic capacitor
JP5315856B2 (ja) 積層セラミック電子部品
KR101730813B1 (ko) 적층 세라믹 콘덴서
KR101079478B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
KR101241256B1 (ko) 저온 소결 세라믹 소결체 및 다층 세라믹 기판
US20130222969A1 (en) Dielectric ceramic composition and electronic device
KR101514512B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
CN103903856A (zh) 层叠陶瓷电子部件
US10553360B2 (en) Multilayer ceramic capacitor, multilayer ceramic capacitor series including the same, and multilayer ceramic capacitor mount body including the same
JP5025570B2 (ja) 積層セラミックコンデンサ

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration
GRNT Written decision to grant