KR101553542B1 - 2차 전지 내부 셀 스택 방법 및 이를 이용하여 제조되는 셀 스택 - Google Patents

2차 전지 내부 셀 스택 방법 및 이를 이용하여 제조되는 셀 스택 Download PDF

Info

Publication number
KR101553542B1
KR101553542B1 KR1020120102149A KR20120102149A KR101553542B1 KR 101553542 B1 KR101553542 B1 KR 101553542B1 KR 1020120102149 A KR1020120102149 A KR 1020120102149A KR 20120102149 A KR20120102149 A KR 20120102149A KR 101553542 B1 KR101553542 B1 KR 101553542B1
Authority
KR
South Korea
Prior art keywords
electrode plate
separator
separation membrane
cell stack
stacked
Prior art date
Application number
KR1020120102149A
Other languages
English (en)
Other versions
KR20140035646A (ko
Inventor
박희찬
김상범
이승노
김칠중
Original Assignee
에스케이이노베이션 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이이노베이션 주식회사 filed Critical 에스케이이노베이션 주식회사
Priority to KR1020120102149A priority Critical patent/KR101553542B1/ko
Publication of KR20140035646A publication Critical patent/KR20140035646A/ko
Application granted granted Critical
Publication of KR101553542B1 publication Critical patent/KR101553542B1/ko

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00Ancillary operations in connection with laminating processes
    • B32B38/18Handling of layers or the laminate
    • B32B38/1808Handling of layers or the laminate characterised by the laying up of the layers
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01MPROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00Secondary cells; Manufacture thereof
    • H01M10/04Construction or manufacture in general
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/02Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by a sequence of laminating steps, e.g. by adding new layers at consecutive laminating stations
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01MPROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00Secondary cells; Manufacture thereof
    • H01M10/04Construction or manufacture in general
    • H01M10/0459Cells or batteries with folded separator between plate-like electrodes
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01MPROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00Secondary cells; Manufacture thereof
    • H01M10/05Accumulators with non-aqueous electrolyte
    • H01M10/058Construction or manufacture
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01MPROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00Secondary cells; Manufacture thereof
    • H01M10/05Accumulators with non-aqueous electrolyte
    • H01M10/058Construction or manufacture
    • H01M10/0583Construction or manufacture of accumulators with folded construction elements except wound ones, i.e. folded positive or negative electrodes or separators, e.g. with "Z"-shaped electrodes or separators
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00Electrical equipment
    • B32B2457/10Batteries
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10Energy storage using batteries
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Abstract

본 발명은 지그재그로 접힌 형태로 형성된 분리막 및 상기 분리막이 접혀진 부분에 제1전극판 및 제2전극판이 교번 삽입되어 적층된 구조의 셀 스택을 제조하기 위한 2차 전지 내부 셀 스택 방법에 있어서, 분리막의 연속적으로 공급되는 분리막 공급단계; 상기 분리막의 일측면에 상기 제1전극판이 적층되고, 상기 분리막의 타측면에 상기 제2전극판이 적층되는 제1적층단계; 상기 제1전극판, 분리막, 제2전극판 순으로 적층된 전극적층체가 상기 분리막이 공급되는 방향과 수직인 회전축을 중심으로 일정 방향으로 180도 회전되는 제1회전단계; 일측 방향으로 180도 회전되어 상기 전극적층체의 일측면과 타측면에 분리막이 다시 적층된 상태에서, 일측면에 상기 제1전극판이 적층되고, 타측면에 상기 제2전극판이 적층되는 제2적층단계; 및 상기 제2적층단계에서 적층된 전극적층체가 상기 제1회전단계에서 회전되는 방향과 반대되는 방향으로 180도 회전되는 제2회전단계; 를 포함한다.

Description

2차 전지 내부 셀 스택 방법 및 이를 이용하여 제조되는 셀 스택 {Cell stacking method for Secondary Battery and cell stack for using the same}
본 발명은 2차 전지 내부 셀 스택 방법 및 이를 이용하여 제조되는 셀 스택에 관한 것으로서, 더욱 상세하게 지그재그로 접힌 형태로 형성된 분리막 및 상기 분리막이 접혀진 부분에 제1전극판 및 제2전극판이 교번 삽입되어 적층되는 구조의 셀 스택을 제조하기 위한 2차 전지 내부 셀 스택 방법 및 이를 이용하여 제조되는 셀 스택에 관한 것이다.
1차 전지와는 달리 충전 및 방전이 가능한 2차 전지는 디지털 카메라, 셀룰러 폰, 노트북 컴퓨터, 하이브리드 자동차 등 첨단 분야의 개발로 활발한 연구가 진행 중이다. 2차 전지로는 니켈-카드뮴 전지, 니켈-메탈 하이드라이드 전지, 니켈-수소 전지, 리튬 2차 전지 등이 있다.
이와 같은 2차 전지 내부 셀 스택을 제작하는 방식은 크게 두 가지로 나뉜다. 소형 2차 전지의 경우 음극판 및 양극판을 분리막 상에 배치하고 이를 말아서(winding) 젤리-롤(jelly-roll) 형태로 제작하는 방식이 많이 사용되며, 보다 많은 전기 용량을 가지는 중대형 2차 전지의 경우에는 음극판, 양극판 및 분리막을 적절한 순서로 적층하여(stacking) 제작하는 방식이 많이 사용된다.
적층식으로 2차 전지 내부 셀 스택을 제작하는 방식은 여러 가지가 있는데, 그 중 Z-폴딩(Z-folding, zigzag folding 또는 accordion folding이라고도 함) 방식에서는 분리막이 지그재그로 접힌 형태를 이루며 그 사이에 음극판 및 양극판이 교번되어 삽입된 형태로 적층되도록 한다.
이와 같은 Z-폴딩 적층 형태로 이루어지는 2차 전지 내부 셀 스택은 미국공개특허 제2005-0048361(공개일2005.03.03, 명칭 : Stacked type lithium ion secondary batteries)호와 같이 이미 여러 선행기술들에 개시되어 있다.
Z-폴딩 적층 형태를 실제로 구현하기 위한 방법에서는 좌우로 이격된 개별 테이블에 음극판및 양극판을 각각 쌓아 두고, 분리막 공급기 및 Z-폴딩 적층 방법이 좌우로 소정 거리만큼 함께 이동하면서 분리막을 지그재그 형태로 접되 다음과 같은 과정을 반복한다.
먼저 (도 3을 기준으로) 전체 장치가 좌측으로 이동했을 때 좌측의 Z-폴딩 적층 방법(10')가 음극판(1)을 흡착하여 두었다가, 우측으로 이동하여 좌측의 Z-폴딩 적층 방법(10')가 중심에 왔을 때 좌측의 Z-폴딩 적층 방법(10')는 상기 분리막(3) 상에 상기 음극판(1)을 놓아 배치한다.
이와 동시에 우측의 Z-폴딩 적층 방법(10')는 양극판(2)을 흡착한다. 이후 다시 좌측으로 이동하여 우측의 Z-폴딩 적층 방법(10')가 중심에 왔을 때 우측의 Z-폴딩 적층 방법(10')는 상기 분리막(3) 상에 상기 양극판(2)을 놓아 배치한다.
물론 이와 동시에 좌측의 Z-폴딩 적층 방법(10')가 음극판(1)을 흡착하여 두게 되며, 이러한 과정이 반복됨에 따라 상기 분리막(3)은 지그재그로 접힌 형태를 이루며, 또한 그 사이사이에 상기 음극판(1) 및 상기 양극판(2)들이 교번 삽입된 형태로 적층되게 된다.
그런데, 이와 같은 종래의 방식은 정렬 상태와 관련해서는 적절히 우수한 결과를 얻을 수 있으나, 단일의 양극판 및 음극판이 한 층씩 적층이 이루어지기 때문에 하나의 셀 스택을 완성하는데 걸리는 시간이 매우 길어지고, 이에 따라 생산성이 현저히 저하되는 문제점이 있다. 따라서 적층되는 양극판과 음극판의 우수한 정렬 상태는 물론이고, 생산 속도를 증가시켜 생산성이 우수한 셀 스택 기술의 개발이 요구된다.
미국공개특허 제2005-0048361(공개일2005.03.03, 명칭 : Stacked type lithium ion secondary batteries)
본 발명은 상술한 바와 같은 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 셀 스택을 완성하는데 걸리는 시간을 절약하여 생산성을 향상시키고, 적층되는 양극판과 음극판의 정렬 상태가 일정하게 유지될 수 있도록 하는 2차 전지 내부 셀 스택 방법 및 이를 이용하여 제조되는 셀 스택을 제공하는 것이다.
본 발명의 실시예에 따른 지그재그로 접힌 형태로 형성된 분리막 및 상기 분리막이 접혀진 부분에 제1전극판 및 제2전극판이 교번 삽입되어 적층된 구조의 셀 스택을 제조하기 위한 2차 전지 내부 셀 스택 방법에 있어서, 분리막의 연속적으로 공급되는 분리막 공급 단계; 상기 분리막의 일측면에 상기 제1전극판이 적층되고, 상기 분리막의 타측면에 상기 제2전극판이 적층되는 제1적층단계; 상기 제1전극판, 분리막, 제2전극판 순으로 적층된 전극적층체가 상기 분리막이 공급되는 방향과 수직인 회전축을 중심으로 일정 방향으로 180도 회전되는 제1회전단계; 일정 방향으로 180도 회전되어 상기 전극적층체의 일측면과 타측면에 분리막이 다시 적층된 상태에서, 일측면에 상기 제1전극판이 적층되고, 타측면에 상기 제2전극판이 적층되는 제2적층단계; 및 상기 제2적층 단계에서 적층된 전극적층체가 상기 제1회전단계에서의 회전방향과 반대 방향으로 180도 회전되는 제2회전단계; 를 포함한다.
또한, 본 발명의 실시예에 따른 상기 분리막 공급단계는 상기 셀스택 제조에 필요한 분리막의 길이만큼 상기 분리막이 편평하게 권출될 수 있다.
또한, 본 발명의 실시예에 따른 상기 제1적층단계는 상기 분리막 공급단계에서 권출된 분리막의 길이방향으로 중간지점에 상기 제1전극판 및 제2전극판이 적층될 수 있다.
또한, 본 발명의 실시예에 따른 상기 2차 전지 내부 셀 스택 방법은 상기 제1적층단계, 제1회전단계, 제2적층단계 및 제2회전단계가 순차적으로 반복 진행되어 정해진 전극수에 맞게 적층되는 반복적층단계를 포함할 수 있다.
또한, 본 발명의 실시예에 따른 상기 2차 전지 내부 셀 스택 방법은 상기 분리막의 양끝단이 적층 완료된 전극적층체 측면을 적어도 한 번 이상 감싼 다음 양측면에서 각각 마감처리되는 분리막 마감처리단계를 포함할 수 있다.
또한, 본 발명의 실시예에 따른 상기 제1전극판 및 제2전극판은 음극판 또는 양극판이 일정 크기로 컷팅되어 형성된 모노 셀(mono-cell)이되, 상기 제1전극판이 음극판 및 양극판 중 어느 하나이며, 상기 제2전극판이 상기 제1전극판과 반대되는 극성인 다른 하나일 수 있다.
또한, 본 발명의 실시예에 따른 상기 셀 스택은 상기 제1전극판이 양극판/분리막/음극판/분리막/양극판 구조의 바이 셀(bi-cell)이고, 상기 제2전극판이 음극판/분리막/양극판/분리막/음극판 구조의 바이 셀(bi-cell)일 수 있다.
또한, 본 발명의 실시예에 따른 상기 셀 스택은 외면을 형성하는 최상층 및 최하층에 음극판이 위치할 수 있다.
또한, 본 발명의 실시예에 따른 상기 셀 스택은 상기 제1전극판에 연결되는 제1전극탭과, 상기 제2전극판에 연결되는 제2전극탭이 서로 반대되는 측면에 배치되도록, 상기 분리막이 공급되는 방향과 수직인 방향으로 양측면에 각각 배치될 수 있다.
또한, 본 발명의 실시예에 따른 상기 셀 스택은 상기 제1전극판에 연결되는 제1전극탭과, 상기 제2전극판에 연결되는 제2전극탭이 동일한 측면에 배치되도록, 상기 분리막이 공급되는 방향과 수직인 방향으로 일측 또는 타측면에 배치될 수 있다.
또한, 본 발명의 실시예에 따른 셀 스택은 본 발명의 2차 전지 내부 셀 스택 적층 방법을 이용하여 제조된다.
본 발명의 실시예에 따른 2차 전지 내부 셀 스택 적층 방법 및 이를 이용하여 제조되는 셀 스택은 분리막의 일측면과 타측면에 각각 제1전극판 및 제2전극판을 적층시킨 상태에서 시계방향으로 180도 회전시킨 다음, 다시 제1전극판 및 제2전극판을 적층시켜 반시계방향으로 180도 회전하는 와인딩 방식으로 셀을 적층시킴으로써, 셀 스택을 완성하는데 걸리는 시간을 절약하여 생산성을 향상시킬 수 있다는 장점이 있다.
다시 말해, 본 발명의 실시예에 따른 2차 전지 내부 셀 스택 적층 방법 및 이를 이용하여 제조되는 셀 스택은 생산시간을 획기적으로 단축함으로써, 생산성을 극대화하고, 생산비용을 크게 저감시켜 상품성을 최대화할 수 있다는 장점이 있다.
또한, 본 발명의 실시예에 따른 2차 전지 내부 셀 스택 적층 방법 및 이를 이용하여 제조되는 셀 스택은 와인딩 방식으로 셀을 적층시키는 과정에서 분리막에 일정한 인장력이 가해짐으로써, 적층되는 양극판과 음극판의 정렬 상태가 일정하게 유지될 수 있으며, 이를 통해 이차전지의 성능 및 안전성을 향상시킬 수 있다는 장점이 있다.
아울러, 본 발명의 실시예에 따른 2차 전지 내부 셀 스택 적층 방법 및 이를 이용하여 제조되는 셀 스택은 분리막의 양측면에 각각 바이 셀 형태의 제1전극판 및 제2전극판이 개재될 수 있어, 스태킹 횟수를 줄이는 것이 가능해져 생산속도를 크게 향상시킬 수 있다.
도 1은 본 발명의 실시예에 따른 2차 전지 내부 셀 스택 방법을 순차적으로 도시한 단면도.
도 2 및 도 3은 본 발명의 실시예에 따른 2차 전지 내부 셀 스택 방법을 도시한 사시도.
도 4는 본 발명의 또 다른 실시예에 따른 2차 전지 내부 셀 스택 방법을 도시한 단면도.
도 5는 도 1의 방법으로 제조된 셀 스택을 나타낸 사시도.
도 6은 도 1의 방법으로 제조된 또 다른 셀 스택을 나타낸 사시도.
이하, 상술한 바와 같은 특징을 가지는 본 발명에 따른 2차 전지 내부 셀 스택 방법 및 이를 이용하여 제조되는 셀 스택을 첨부된 도면을 참조로 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 2차 전지 내부 셀 스택 방법을 순차적으로 도시한 단면도이며, 도 2 및 도 3은 본 발명의 실시예에 따른 2차 전지 내부 셀 스택 방법을 도시한 사시도이고, 도 4는 본 발명의 또 다른 실시예에 따른 2차 전지 내부 셀 스택 방법을 도시한 단면도이며, 도 5는 도 1의 방법으로 제조된 셀 스택을 나타낸 사시도이고, 도 6은 도 1의 방법으로 제조된 또 다른 셀 스택을 나타낸 사시도이다.
본 발명의 실시예에 따른 2차 전지 내부 셀 스택 방법은 지그재그로 접힌 형태로 형성된 분리막(100) 및 분리막(100)이 접혀진 부분에 제1전극판(200) 및 제2전극판(300)이 교번 삽입되어 적층된 구조의 셀 스택(1)을 제조하기 위한 것이다.
본 발명의 실시예에 따른 2차 전지 내부 셀 스택 방법은 크게, 분리막 공급단계(510), 제1적층단계(520), 제1회전단계(530), 제2적층단계(540) 및 제2회전단계(550)를 포함한다.
분리막 공급단계(510)는 분리막(100)이 연속적으로 공급되는 단계로, 이 때, 분리막(100)은 릴 타입의 분리막(100)이 일정 속도로 권출되며 공급되며, 분리막(100)의 길이방향으로 양측에서 일정한 힘의 인장력이 가해져 편평하게 펴진 상태에서 일정한 응력을 갖도록 하는 것이 바람직하다.
도 1(b)에 도시된 바와 같이, 제1적층단계(520)는 분리막(100)의 일측면에 1전극판이 적층되고, 분리막(100)의 타측면에 제2전극판(300)이 적층되는 단계이다.
이 때, 제1전극판(200), 분리막(100), 제2전극판(300)은 압착롤과 같은 구성을 이용하여 열과 압력으로 서로 라미네이션 될 수 있다.
이를 통해, 본 발명의 실시예에 따른 2차 전지 내부 셀 스택 방법은 후술되는 제1회전단계(530) 및 제2회전단계(550)에서 제1전극판(200) 및 제2전극판(300)이 이탈되지 않아 정렬이 용이하도록 할 수 있다.
특히, 본 발명의 실시예에 따른 2차 전지 내부 셀 스택 방법은 상기 셀스택 제조에 필요한 분리막의 길이만큼 분리막이 편평하게 권출된 상태에서, 분리막의 길이방향으로 중간지점에 제1전극판 및 제2전극판이 적층되는 것이 바람직하다.
즉, 제1적층단계(520)에서 적층되는 제1전극판 및 제2전극판의 중심선과, 분리막의 길이방향으로의 중심선이 일치되도록 적층된다.
도 1(c)에 도시된 바와 같이, 제1회전단계(530)는 제1전극판(200), 분리막(100), 제2전극판(300) 순으로 적층된 전극적층체가 분리막(100)이 공급되는 방향과 수직이며, 전극적층체의 중심에 위치한 회전축을 중심으로 일정 방향으로 180도 회전되는 단계이다.
일 예로, 도 1(c)에서는 좌측으로부터 제1전극판(200)-분리막(100)-제2전극판(300) 순으로 적층된 전극적층체가 시계방향으로 180도 회전되어, 좌측으로부터 분리막(100)-제2전극판(300)-분리막(100)-제1전극판(200)-분리막(100) 순으로 적층된다.
도 1(d)에 도시된 바와 같이, 제2적층단계(540)는 일정 방향으로 180도 회전되어 전극적층체의 일측면과 타측면에 분리막(100)이 다시 적층된 상태에서, 일측면에 제1전극판(200)이 적층되고, 타측면에 제2전극판(300)이 적층된다.
제1적층단계(520) 및 제2적층단계(540)에서 알 수 있듯이, 본 발명의 실시예에 따른 2차 전지 내부 셀 스택(1) 적층 방법은 적층 과정에 있어서, 분리막(100)의 일측에는 제1전극판(200)이 공급되고, 타측에는 제2전극판(300)이 공급된다.
이에 따라, 본 발명의 실시예에 따른 2차 전지 내부 셀 스택 방법은 서로 다른 극성의 제1전극판(200) 및 제2전극판(300)이 교번되어 적층된 구조를 가질 수 있다.
도 1(e)에 도시된 바와 같이, 제2회전단계(550)는 제2적층단계(540)에서 적층된 전극적층체가 제1회전단계(530)에서 회전된 방향과 반대방향으로 180도 회전되는 단계이다.
일 예로, 도 1(e)에서는 좌측으로부터 제1전극판(200)-분리막(100)-제2전극판(300)-분리막(100)-제1전극판(200)-분리막(100)-제2전극판(300) 순으로 적층된 전극적층체가 반시계 방향으로 180도 회전되어, 좌측으로부터 분리막(100)-제2전극판(300)-분리막(100)-제1전극판(200)-분리막(100)-제2전극판(300)-분리막(100)-제1전극판(200)-분리막(100) 순으로 적층된다.
본 발명의 실시예에 따른 2차 전지 내부 셀 스택 방법은 상술한 바와 같은 과정, 즉, 제1적층단계(520), 제1회전단계(530), 제2적층단계(540), 제2회전단계(550)가 순차적으로 반복 진행되어 정해진 전극수에 맞게 적층되는 반복적층단계(560)를 포함할 수 있다.
이에 따라, 본 발명의 실시예에 따른 2차 전지 내부 셀 스택 방법은 필요한 용량의 이차전지를 위한 셀 스택(1)을 와인딩 방법을 통해 제조할 수 있다.
도 1(g)에 도시된 바와 같이, 본 발명의 실시예에 따른 2차 전지 내부 셀 스택 방법은 분리막(100)의 양끝단이 적층 완료된 전극적층체 측면을 적어도 한 번 이상 감싼 다음 양측면에서 각각 마감처리되는 분리막 마감처리단계(570)를 포함할 수 있다.
도 1(g)에 도시된 실시예에서는 분리막(100)의 양끝단이 적층 완료된 전극적층체의 측면을 한번 감싼 다음 반대측면에서 마감처리되는 실시예가 도시되어 있으나, 마감처리되는 영역은 측면이 될 수도 있으며, 전극적층체의 측면을 두번 이상 감싼 다음 마감처리될 수도 있다.
이 때, 분리막(100)의 단부는 열융착 도는 접착테이프와 같은 접착수단을 붙여서 마무리 할 수 있으며, 분리막(100)이 마감되는 방법은 상술한 바와 같은 실시예 외에도, 얼마든지 다양하게 변경 실시 가능하다.
한편, 도 1 내지 3에 도시된 바와 같이, 제1전극판(200) 및 제2전극판(300)은 음극판(410) 또는 양극판(420)이 일정 크기로 컷팅되어 형성된 모노 셀(mono-cell)이되, 제1전극판(200)이 음극판(410) 및 양극판(420) 중 어느 하나이며, 제2전극판(300)이 제1전극판(200)과 반대되는 극성인 다른 하나일 수 있다.
이 경우, 도 1(g)에 도시된 것처럼, 적층 완료된 셀 스택(1)은 분리막(100)을 중심으로 제1전극판(200) 및 제2전극판(300)이 교번되어 적층되는 형태를 갖게 된다.
이에 따라, 도 1에 도시된 방법을 통해 제조된 셀 스택(1)은 필요한 전극수에 맞추어 적층되는 횟수를 유동적으로 조절할 수 있다.
또 다른 실시예로, 도 4에 도시된 바와 같이, 본 발명의 실시예에 따른 2차 전지 내부 셀 스택 방법에서는 상기 제1전극판(200)이 양극판(420)-분리막(100)-음극판(410)-분리막(100)-양극판(420) 구조의 바이 셀(bi-cell)이고, 상기 제2전극판(300)이 음극판(410)-분리막(100)-양극판(420)-분리막(100)-음극판(410) 구조의 바이 셀(bi-cell)일 수도 있다.
이 경우, 적층 완료된 셀 스택(1)은 분리막(100)을 중심으로 양극판(420)이 최외측면에 적층된 형태의 바이 셀인 제1전극판(200)과, 음극판(410)이 최외측면에 적층된 형태의 바이 셀인 제2전극판(300)이 교번되어 적층되는 형태를 갖게 된다.
이에 따라, 도 4에 도시된 방법을 통해 제조된 셀 스택(1)은 정해진 전극 수를 채우기 위해 적층되는 횟수가 도 1에 도시된 방법보다 현저하게 줄어들어 생산속도가 크게 향상될 수 있다.
한편, 본 발명의 실시예에 따른 2차 전지 내부 셀 스택 방법에서는 셀 스택(1)의 외면을 형성하는 최상층 및 최하층에 음극판(410)이 위치되도록 하는 것이 바람직하다.
이는 셀 스택(1)이 양극판(420)과 음극판(410)의 대면 구조로 적층되었을 때, 가능하면 음극이 많은 면적을 차지하도록 구성함으로써, 리튬 이차전지에 사용되는 경우, 충방전시 리튬 금속 등이 음극에서 수지상 성장(dendrite)하는 현상을 최대한 억제하기 위함이다.
도 5에 도시된 바와 같이, 본 발명의 실시예에 따른 2차 전지 내부 셀 스택 방법을 이용하여 제조되는 셀 스택(1)은 제1적층단계(520)에서부터 분리막(100) 양측면에 적층되는 제1전극판(200) 및 제2전극판(300)이 제1전극탭(210) 및 제2전극탭(310)이 연결된 상태로 적층되되, 상기 제1전극판(200)에 연결되는 제1전극탭(210)과, 상기 제2전극판(300)에 연결되는 제2전극탭(310)이 동일한 측면에 배치되도록 할 수 있다.
다시 말해, 셀 스택(1)은 제1전극판(200) 및 제2전극판(300)이 분리막(100) 공급 방향과 수직인 방향으로 일측 또는 타측면에 한꺼번에 배치될 수 있다.
또 다른 실시예로, 도 6에 도시된 바와 같이, 본 발명의 실시예에 따른 2차 전지 내부 셀 스택 방법을 이용하여 제조되는 셀 스택(1)은 제1적층단계(520)에서부터 분리막(100) 양측면에 적층되는 제1전극판(200) 및 제2전극판(300)이 제1전극탭(210) 및 제2전극탭(310)이 연결된 상태로 적층되되, 상기 제1전극판(200)에 연결되는 제1전극탭(210)과, 상기 제2전극판(300)에 연결되는 제2전극탭(310)이 서로 반대되는 측면에 배치되도록 할 수 있다.
다시 말해, 셀 스택(1)은 제1전극판(200) 및 제2전극판(300)이 분리막(100) 공급 방향과 수직인 방향으로 양측면에 각각 배치될 수 있다.
이에 따라, 본 발명의 실시예에 따른 2차 전지 내부 셀 스택(1) 적층 방법 및 이를 이용하여 제조되는 셀 스택(1)은 생산시간을 획기적으로 단축함으로써, 생산성을 극대화하고, 생산비용을 크게 저감시켜 상품성을 최대화할 수 있다는 장점이 있다.
또한, 본 발명의 실시예에 따른 2차 전지 내부 셀 스택(1) 적층 방법 및 이를 이용하여 제조되는 셀 스택(1)은 와인딩 방식으로 셀을 적층시키는 과정에서 분리막(100)에 일정한 인장력이 가해짐으로써, 적층되는 양극판(420)과 음극판(410)의 정렬 상태가 일정하게 유지될 수 있으며, 이를 통해 이차전지의 성능 및 안전성을 향상시킬 수 있다는 장점이 있다.
아울러, 본 발명의 실시예에 따른 2차 전지 내부 셀 스택(1) 적층 방법 및 이를 이용하여 제조되는 셀 스택(1)은 분리막(100)의 양측면에 각각 바이 셀 형태의 제1전극판(200) 및 제2전극판(300)이 개재될 수 있어, 스태킹 횟수를 줄이는 것이 가능해져 생산속도를 크게 향상시킬 수 있다.
본 발명은 상기한 실시 예에 한정되지 아니하며, 적용범위가 다양함은 물론이고, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이다.
1 : 셀 스택
100 : 분리막
200 : 제1전극판 210 : 제1전극탭
300 : 제2전극판 310 : 제2전극탭
410 : 음극판 420 : 양극판
510 : 분리막 공급단계 520 : 제1적층단계
530 : 제1회전단계 540 : 제2적층단계
550 : 제2회전단계 560 : 반복적층단계
570 : 분리막 마감처리단계

Claims (11)

  1. 지그재그로 접힌 형태로 형성된 분리막 및 상기 분리막이 접혀진 부분에 제1전극판 및 제2전극판이 교번 삽입되어 적층된 구조의 셀 스택을 제조하기 위한 2차 전지 내부 셀 스택 방법에 있어서,
    분리막이 연속적으로 공급되는 분리막 공급단계;
    상기 분리막의 일측면에 상기 제1전극판이 적층되고, 상기 분리막의 타측면에 상기 제2전극판이 적층되는 제1적층단계;
    상기 제1전극판, 분리막, 제2전극판 순으로 적층된 전극적층체가 상기 분리막이 공급되는 방향과 수직인 회전축을 중심으로 시계 방향으로 180도 회전되는 제1회전단계;
    시계 방향으로 180도 회전되어 상기 전극적층체의 일측면과 타측면에 분리막이 다시 적층된 상태에서, 일측면에 상기 제1전극판이 적층되고, 타측면에 상기 제2전극판이 적층되는 제2적층단계; 및
    상기 제2적층단계에서 적층된 전극적층체가 상기 제1회전단계에서의 회전방향과 반대방향인 반시계 방향으로 180도 회전되는 제2회전단계; 를 포함하는 2차 전지 내부 셀 스택 방법.
  2. 제 1항에 있어서,
    상기 분리막 공급단계는
    상기 셀스택 제조에 필요한 분리막의 길이만큼 상기 분리막이 편평하게 권출되는 것을 특징으로 하는 2차 전지 내부 셀 스택 방법.
  3. 제 2항에 있어서,
    상기 제1적층단계는
    상기 분리막 공급단계에서 권출된 분리막의 길이방향으로 중간지점에 상기 제1전극판 및 제2전극판이 적층되는 것을 특징으로 하는 2차 전지 내부 셀 스택 방법.
  4. 제 3항에 있어서,
    상기 2차 전지 내부 셀 스택 방법은
    상기 제1적층단계, 제1회전단계, 제2적층단계 및 제2회전단계가 순차적으로 반복 진행되어 정해진 전극수에 맞게 적층되는 반복적층단계를 포함하는 2차 전지 내부 셀 스택 방법.
  5. 제 4항에 있어서,
    상기 2차 전지 내부 셀 스택 방법은
    상기 분리막의 양끝단이 적층 완료된 전극적층체 측면을 적어도 한 번 이상 감싼 다음 양측면에서 각각 마감처리되는 분리막 마감처리단계를 포함하는 2차 전지 내부 셀 스택 방법.
  6. 제 1항에 있어서,
    상기 제1전극판 및 제2전극판은
    음극판 또는 양극판이 일정 크기로 컷팅되어 형성된 모노 셀(mono-cell)이되,
    상기 제1전극판이 음극판 및 양극판 중 어느 하나이며,
    상기 제2전극판이 상기 제1전극판과 반대되는 극성인 다른 하나인 2차 전지 내부 셀 스택 방법.
  7. 제 1항에 있어서,
    상기 셀 스택은
    상기 제1전극판이 양극판/분리막/음극판/분리막/양극판 구조의 바이 셀(bi-cell)이고,
    상기 제2전극판이 음극판/분리막/양극판/분리막/음극판 구조의 바이 셀(bi-cell)인 2차 전지 내부 셀 스택 방법.
  8. 제 1항에 있어서,
    상기 셀 스택은
    외면을 형성하는 최상층 및 최하층에 음극판이 위치하는 2차 전지 내부 셀 스택 방법.
  9. 제 8항에 있어서,
    상기 셀 스택은
    상기 제1전극판에 연결되는 제1전극탭과, 상기 제2전극판에 연결되는 제2전극탭이 서로 반대되는 측면에 배치되도록,
    상기 분리막이 공급되는 방향과 수직인 방향으로 양측면에 각각 배치되는 2차 전지 내부 셀 스택 방법.
  10. 제 8항에 있어서,
    상기 셀 스택은
    상기 제1전극판에 연결되는 제1전극탭과, 상기 제2전극판에 연결되는 제2전극탭이 동일한 측면에 배치되도록,
    상기 분리막이 공급되는 방향과 수직인 방향으로 일측 또는 타측면에 배치되는 2차 전지 내부 셀 스택 방법.
  11. 삭제
KR1020120102149A 2012-09-14 2012-09-14 2차 전지 내부 셀 스택 방법 및 이를 이용하여 제조되는 셀 스택 KR101553542B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120102149A KR101553542B1 (ko) 2012-09-14 2012-09-14 2차 전지 내부 셀 스택 방법 및 이를 이용하여 제조되는 셀 스택

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120102149A KR101553542B1 (ko) 2012-09-14 2012-09-14 2차 전지 내부 셀 스택 방법 및 이를 이용하여 제조되는 셀 스택
PCT/KR2013/008211 WO2014042424A1 (ko) 2012-09-14 2013-09-11 2차 전지 내부 셀 스택 방법 및 이를 이용하여 제조되는 셀 스택

Publications (2)

Publication Number Publication Date
KR20140035646A KR20140035646A (ko) 2014-03-24
KR101553542B1 true KR101553542B1 (ko) 2015-09-16

Family

ID=50278458

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120102149A KR101553542B1 (ko) 2012-09-14 2012-09-14 2차 전지 내부 셀 스택 방법 및 이를 이용하여 제조되는 셀 스택

Country Status (2)

Country Link
KR (1) KR101553542B1 (ko)
WO (1) WO2014042424A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102049468B1 (ko) * 2019-05-10 2019-11-27 주식회사 이노메트리 현수식 스택 베이스 어셈블리를 구비한 각형 이차전지의 셀 스택 제조 장치

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9614248B2 (en) 2014-08-13 2017-04-04 Lg Chem, Ltd. Stack-folding type electrode assembly and method of manufacturing the same
KR101799570B1 (ko) 2014-10-07 2017-11-20 주식회사 엘지화학 양 방향으로 권취되어 있는 전극조립체 및 이를 포함하는 리튬 이차전지
KR101791674B1 (ko) 2014-10-31 2017-10-30 주식회사 엘지화학 바이셀과 풀셀을 포함하는 전극조립체 및 이를 포함하는 이차전지
US9882185B2 (en) * 2015-10-22 2018-01-30 Lg Chem, Ltd. Battery cell assembly
KR102016645B1 (ko) 2016-07-08 2019-08-30 주식회사 엘지화학 전극 조립체 및 그의 제조 방법
KR102162723B1 (ko) * 2016-12-14 2020-10-07 주식회사 엘지화학 절곡된 한 개의 분리막으로 이루어진 단위셀을 포함하고 있는 전극조립체
CN208028181U (zh) * 2018-02-05 2018-10-30 比亚迪股份有限公司 电池芯、电池、电池模组、车辆和电子设备
KR102311950B1 (ko) 2018-11-19 2021-10-14 주식회사 엘지에너지솔루션 전극조립체
KR20210061112A (ko) * 2019-11-19 2021-05-27 주식회사 엘지화학 전극조립체 제조장치 및 방법
KR20210137784A (ko) * 2020-05-11 2021-11-18 주식회사 엘지에너지솔루션 이차전지 및 이차전지의 제조방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100473401B1 (ko) * 2002-11-26 2005-03-10 새한에너테크 주식회사 리튬 고분자 이차 전지 제조 방법
US20050019652A1 (en) * 2003-07-21 2005-01-27 Fauteux Denis G. Electrode assembly and method of manufacturing same
KR101255351B1 (ko) * 2009-04-28 2013-04-16 에스케이이노베이션 주식회사 2차 전지 내부 셀 스택 적층 장치 및 방법
KR20100137290A (ko) * 2009-06-22 2010-12-30 에너원코리아 주식회사 와인딩 방식의 전극적층체 제조방법 및 그에 의한 리튬이온 이차전지용 전극적층체
KR101103499B1 (ko) * 2009-10-07 2012-01-06 에스케이이노베이션 주식회사 전지용 전극조립체 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102049468B1 (ko) * 2019-05-10 2019-11-27 주식회사 이노메트리 현수식 스택 베이스 어셈블리를 구비한 각형 이차전지의 셀 스택 제조 장치

Also Published As

Publication number Publication date
KR20140035646A (ko) 2014-03-24
WO2014042424A1 (ko) 2014-03-20

Similar Documents

Publication Publication Date Title
KR101553542B1 (ko) 2차 전지 내부 셀 스택 방법 및 이를 이용하여 제조되는 셀 스택
US10923758B2 (en) Electrode assembly having step, secondary battery, battery pack and device including electrode assembly, and method of manufacturing electrode assembly
JP6453515B1 (ja) 積層式二次電池の製造方法
EP2750239B1 (en) Stepped electrode assembly and battery cell comprising same
KR20130135017A (ko) 단차를 갖는 전극 조립체 및 이를 포함하는 전지셀, 전지팩 및 디바이스
US20210320336A1 (en) Secondary Battery And Method For Manufacturing The Same
KR101291063B1 (ko) 2차 전지 내부 셀 스택 적층 장치 및 방법
KR101812272B1 (ko) 이차 전지용 전극 조립체 제조 방법
KR101440972B1 (ko) 두께 방향의 형상 자유도가 우수한 전극 조립체, 상기 전극 조립체를 포함하는 이차 전지, 전지팩 및 디바이스
JP5992105B2 (ja) 電極組立体、これを含む電池及びデバイス
EP3168918B1 (en) Electrode assembly wound in both directions, and lithium secondary battery comprising same
KR101370801B1 (ko) 2차 전지 내부 셀 스택 제조 방법
KR101791674B1 (ko) 바이셀과 풀셀을 포함하는 전극조립체 및 이를 포함하는 이차전지
KR101710060B1 (ko) 스택-폴딩형 전극조립체 및 그 제조방법
EP3486989A1 (en) Manufacturing method for laminated secondary battery
US20190189976A1 (en) Electrode assembly
KR102162723B1 (ko) 절곡된 한 개의 분리막으로 이루어진 단위셀을 포함하고 있는 전극조립체
KR102340101B1 (ko) 이차 전지 및 이의 제조방법
KR20160014498A (ko) 스택-폴딩형 전극조립체 및 그 제조방법
KR20210140997A (ko) 전극 조립체

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180625

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190620

Year of fee payment: 5