KR101474678B1 - 테이블 탭 및 전력 측정 방법 - Google Patents

Abstract

플러그 삽입부(1a)와, 플러그 삽입부(1a)로부터 외부의 전기 기기(71 내지 74)에 공급되는 전류를 측정하고, 그 전류의 크기에 대응한 측정 신호 V_s를 출력하는 전류 측정부(30)와, 측정 신호 V_s에 기초하여 복수의 시각 t에서의 전류의 순시값 I(t)를 구하고, 그 순시값 I(t)를 이용하여, 전력값을 산출하는 연산부(33)를 구비하고, 연산부(33)가, 제1 제로점 V₀₁과 제2 제로점 V₀₂ 중 어느 한쪽을 기준으로 해서 전류의 순시값 I(t)를 구하는 것을 특징으로 하는 테이블 탭에 의한다.

Description

테이블 탭 및 전력 측정 방법{POWER STRIP AND POWER MEASUREMENT METHOD}

본 발명은 테이블 탭 및 전력 측정 방법에 관한 것이다.

최근, 전력 수요의 증가나 지구 환경의 배려로, 가정이나 사무실에 있어서의 소비 전력을 절약하고자 하는 기운이 높아지고 있다. 이러한 에너지 절약 지향의 고조에 의해, 전기 기기의 전원을 부지런히 끄거나, 공조의 설정 온도를 고치는 등의 노력이 이루어지고 있다.

이들 노력에 의해 실제로 어느 정도의 에너지 절약화가 도모되었는지를 파악하기 위해서, 세대별로 설치되는 전력량계를 이용하는 방법이 있다.

그러나, 세대별 전력량계는, 가정 내에 전력을 분배하기 전의 배전반에 설치되기 때문에, 가정이나 사무실의 개개의 전기 기기의 소비 전력을 측정할 수 없다.

또한, 가정이나 사무실에 있어서는, 벽면 콘센트에 테이블 탭을 접속하여 복수의 전기 기기에 전력을 분배하는 경우가 있지만, 시판되고 있는 테이블 탭에는 각 전기 기기의 개별 소비 전력을 측정하는 기능이 없다.

일본 특허 공개 제2010-45945호 공보

테이블 탭 및 전력 측정 방법에 있어서, 플러그 삽입부에서 소비되는 전력을 고정밀도로 산출하는 것을 목적으로 한다.

이하의 개시된 일 관점에 따르면, 플러그 삽입부와, 상기 플러그 삽입부로부터 외부의 전기 기기에 공급되는 전류를 측정하고, 그 전류의 크기에 대응한 측정 신호를 출력하는 전류 측정부와, 상기 측정 신호에 기초하여 복수의 시각에서의 상기 전류의 순시값을 구하고, 그 순시값을 이용해서, 전력값을 산출하는 연산부를 구비하고, 상기 연산부가, 제1 제로점과 제2 제로점 중 어느 한쪽을 기준으로 해서 상기 전류의 상기 순시값을 구하는 테이블 탭이 제공된다.

또한, 그 개시된 다른 관점에 따르면, 복수의 플러그 삽입부 각각으로부터 외부의 전기 기기에 공급되는 전류의 복수의 시각에서의 측정값을 얻고, 그 측정값에 대응한 측정 신호를 취득하는 스텝과, 제1 제로점과 제2 제로점 중 어느 한쪽을 기준으로 하면서, 상기 측정 신호로부터 상기 전류의 상기 복수의 시각에서의 순시값을 구하는 스텝과, 상기 순시값을 이용해서, 상기 복수의 플러그 삽입부마다 전력값을 개별로 산출하는 스텝을 갖는 전력 측정 방법이 제공된다.

도 1은 제1 실시 형태에 따른 테이블 탭의 외관도.
도 2는 하우징을 떼어냈을 때의 제1 실시 형태에 따른 테이블 탭의 외관도.
도 3은 제1 실시 형태에 따른 테이블 탭이 구비하는 전류 측정부와 그 근방의 확대 사시도.
도 4는 제1 실시 형태에 따른 테이블 탭이 구비하는 홀 소자의 회로도.
도 5는 제1 실시 형태에 따른 테이블 탭이 구비하는 홀 소자의 평면도.
도 6은 제1 실시 형태에 있어서, 홀 소자의 감자기면(感磁面)과 분지 바의 위치 관계에 대해서 설명하기 위한 사시도.
도 7은 상부 하우징을 벗긴 상태에서의 제1 실시 형태에 따른 테이블 탭의 외관도.
도 8은 제1 실시 형태에 따른 테이블 탭이 구비하는 송신 회로부의 기능 블록도.
도 9는 제1 실시 형태에 있어서, 제1 출력 신호, 제2 출력 신호 및 전원 전압의 순시값의 타이밍차트.
도 10은 제1 실시 형태에 따른 테이블 탭에 있어서의 전류의 샘플링 방법에 대해서 나타내는 타이밍차트.
도 11은 제1 실시 형태에 있어서, 전류의 순시값의 산출에 사용되는 테이블의 모식도.
도 12는 디폴트 값을 전류 측정의 제로점에 이용했을 때에 생기는 문제에 대해서 설명하기 위한 타이밍차트.
도 13은 전류 측정 신호의 시프트의 원인의 일례를 나타내는 사시도.
도 14는 디폴트 값을 이용하지 않고 전류의 순시값을 측정하는 방법에 대해서 설명하기 위한 타이밍차트.
도 15는 전류 측정 신호의 중점을 전류 측정의 제로점에 이용했을 때에 발생하는 문제에 대해서 설명하기 위한 타이밍차트.
도 16은 전류 측정 신호의 중점을 전류 측정의 제로점에 이용했을 때에 발생하는 다른 문제에 대해서 설명하기 위한 모식도.
도 17은 제1 실시 형태에 따른 전력 측정 방법에 대해서 나타내는 플로우차트.
도 18은 제2 실시 형태에 따른 전력 측정 시스템에 대해서 설명하기 위한 모식도.
도 19는 제3 실시 형태에 따른 테이블 탭의 실사용 하에서의 전원 전압의 순시값 V와 합성 신호의 타이밍차트.
도 20은 제5 실시 형태에 따른 테이블 탭의 외관도.
도 21은 하부 하우징과 상부 하우징을 벗긴 상태에서의 제5 실시 형태에 따른 테이블 탭의 사시도.
도 22는 도 21의 구조로부터 제1 회로 기판, 스위치 및 커버를 없앤 상태에서의 사시도.
도 23은 제5 실시 형태에 따른 제1 버스 바와 보조 바의 사시도.
도 24는 제5 실시 형태에 따른 제2 버스 바의 사시도.
도 25는 제5 실시 형태에 따른 제3 버스 바의 사시도.
도 26은 제5 실시 형태에 따른 분지 바의 사시도.
도 27은 제5 실시 형태에 따른 테이블 탭의 분해 사시도.
도 28은 제5 실시 형태에 따른 테이블 탭의 회로도.

(제1 실시 형태)

이하에, 제1 실시 형태에 따른 테이블 탭과 그것을 사용한 전력 측정 방법에 대해서, 첨부 도면을 참조하면서 설명한다.

도 1은 본 실시 형태에 따른 테이블 탭(1)의 외관도이다.

이 테이블 탭(1)은 콘센트 플러그(2), 전원 코드(3), 하부 하우징(5) 및 상부 하우징(6)을 구비한다.

이 중, 상부 하우징(6)에는, 콘센트 플러그(7)에 대응하여 복수의 플러그 삽입부(1a)가 설치된다. 콘센트 플러그(7)는 외부의 전기 기기가 구비하는 것으로서, 제1 플러그 날(8), 제2 플러그 날(9) 및 접지 단자(10)를 갖는다.

그리고, 상기 각 플러그 삽입부(1a)에는, 제1 플러그 날(8)이 삽입되는 제1 삽입구(6a)와, 제2 플러그 날(9)이 삽입되는 제2 삽입구(6b)와, 접지 단자(10)가 삽입되는 제3 삽입구(6c)가 설치된다.

이러한 테이블 탭(1)에 있어서는, 벽면 등에 있는 기설 콘센트에 콘센트 플러그(2)를 삽입함으로써, 기설 콘센트의 전원 전압이 각 플러그 삽입부(1a)에 공급되게 된다.

도 2는 각 하우징(5, 6)을 떼어냈을 때의 테이블 탭(1)의 외관도이다.

도 2에 도시된 바와 같이, 테이블 탭(1)에는 제1 내지 제3 버스 바(11 내지 13)가 설치된다. 이들 버스 바(11 내지 13)는, 예를 들어 놋쇠판 등의 금속판을 틀에서 빼내서 그것을 굽힘 가공하여 제작될 수 있다.

각 버스 바(11 내지 13) 중, 제1 버스 바(11)와 제2 버스 바(12)는, 각각 제1 전원선과 제2 전원선으로서 제공되는 것이며, 전원 코드(3)(도 1 참조)를 통해서 각각 교류 전원 AC의 양극 A₊, A_-에 전기적으로 접속된다. 그리고, 제3 버스 바(13)는 전원 코드(3)를 통해서 접지 전위에 유지된다.

또한, 제1 버스 바(11)는, 콘센트 플러그(7)의 제2 플러그 날(9)을 수용하는 복수의 제1 콘택트(11a)를 갖는다.

한편, 제2 버스 바(12)는, 그 연장 방향을 따라서 일정 간격으로 협지편(12a)을 갖는다.

협지편(12a)의 각각은 분지 바(17)를 협지하고 있고, 그 분지 바(17)의 단부에는 한 쌍의 제2 콘택트(17a)가 설치된다.

제2 콘택트(17a)는, 이미 설명한 제1 콘택트(11a)와 쌍을 이루고 있고, 콘센트 플러그(7)의 제1 플러그 날(8)을 수용한다.

그리고, 제3 버스 바(13)는, 콘센트 플러그(7)의 접지 단자(10)를 수용하는 복수의 제3 콘택트(13a)를 갖는다.

각 분지 바(17)의 하방에는 제1 회로 기판(20)이 설치된다.

제1 회로 기판(20)에는, 분지 바(17)로부터 콘센트 플러그(7)에 공급되는 전류를 측정하는 복수의 전류 측정부(30)가 설치된다.

도 3은 전류 측정부(30)와 그 근방의 확대 사시도이다.

전류 측정부(30)는 분지 바(17) 각각에 대응하여 제1 회로 기판(20)에 고착된 자성체 코어(21)를 갖는다. 자성체 코어(21)는 분지 바(17)를 흐르는 전류의 주위에 발생하는 자계를 수렴하기 위해 형성되고, 그 자계의 경로를 따라 개략 링 형상으로 형성된다. 자성체 코어(21)의 재료는 특별히 한정되지 않지만, 본 실시 형태에서는 입수가 용이한 페라이트를 사용한다.

또한, 전류 측정부(30)는 자성체 코어(21)의 갭(21a) 내에 설치된 홀 소자(22)를 갖는다. 그 홀 소자(22)는, 갭(21a) 내의 자계의 강도로부터 분지 바(17)를 흐르는 전류의 순시값 I(t)를 측정하는 데 사용되며, 납땜 등에 의해 제1 회로 기판(20) 위에 실장된다.

전류 측정부(30)는, 이와 같이 제1 회로 기판(20)에 자성체 코어(21)나 홀 소자(22)를 장착하는 것만으로 제작할 수 있으므로, 테이블 탭(1)의 부품 개수나 조립 비용 증대를 억제할 수 있다.

도 4는 홀 소자(22)의 회로도이다.

도 4에 도시된 바와 같이, 홀 소자(22)는, 갈륨 비소계의 감자기부(23)와 작동 증폭기(24)를 갖는다.

감자기부(23)는 전원 단자(22a)와 접지 단자(22b) 사이에 전압 Vcc가 부여된 상태에서 자계에 노출되면, 그 자계의 강도에 따른 전위차 ΔV를 발생한다. 그 전위차 ΔV는 차동 증폭기(24)에 있어서 증폭된 후, 출력 단자(22c)로부터 전류 측정 신호 V_s로서 외부에 출력된다.

도 5는 홀 소자(22)의 평면도이다.

도 5에 도시한 바와 같이, 감자기부(23)는 감자기면 P_M의 면 내에 위치하도록 수지(26)에 의해 밀봉된다. 그리고, 홀 소자(22)는 감자기부(23)를 관통하는 자계 중, 감자기면 P_M에 수직한 성분을 검출하고, 그 성분의 크기에 상당하는 전류 측정 신호 V_s를 상기 출력 단자(22c)로부터 출력한다.

또한, 각 단자(22a 내지 22c)는 납땜 등에 의해, 제1 회로 기판(20)(도 3 참조) 내의 배선과 전기적으로 접속된다.

상기와 같은 홀 소자(22)는 커런트·트랜스와 같은 다른 자계 측정 소자와 비교하여 소자의 크기가 작으므로, 테이블 탭의 대형화를 초래할 우려가 없다.

또한, 커런트·트랜스는 자계의 시간적 변동에 수반하여 발생하는 유도 전류를 이용하여 자계의 크기를 측정하기 위해 측정 대상이 교류 자계에 한정되어 버리지만, 홀 소자(22)는 정자계의 강도도 측정할 수 있다는 이점이 있다.

또한, 홀 소자(22)는, 커런트·트랜스와 비교하여 저렴하기 때문에, 테이블 탭의 고비용화를 방지할 수 있다.

도 6은 홀 소자(22)의 감자기면 P_M과 분지 바(17)의 위치 관계에 대해서 설명하기 위한 사시도이다.

감자기면 P_M은 분지 바(17)의 연장 방향 D₁에 평행해지도록 설정된다. 이와 같이 하면, 분지 바(17)를 흐르는 전류로부터 발생하는 자계 H₁이 감자기면 P_M을 대략 수직으로 관통하게 되어, 홀 소자(22)의 전류 검출 감도가 향상된다.

또한, 본 실시 형태에서는, 분지 바(17)의 연장 방향 D₁을 제2 버스 바(12)의 연장 방향 D₂와 비평행으로 했으므로, 제2 버스 바(12)에서 발생한 자계 H₂가 감자기면 P_M을 수직으로 관통하는 일이 없다. 따라서, 분지 바(17)에서 발생한 자계 H₁을 측정하기 위해 설치된 홀 소자(22)가, 제2 버스 바(12)에서 발생한 자계 H₂를 잘못 검출할 위험성을 저감할 수 있다. 이에 의해, 홀 소자(22)의 자계 검출 결과에 H₁ 이외의 자계의 영향이 포함되는 크로스 토크를 방지할 수 있어, 홀 소자(22)에 의한 자계 H₁의 측정 정밀도가 향상된다.

특히, 분지 바(17)의 연장 방향 D₁을 제2 버스 바(12)의 연장 방향 D₂에 수직으로 하면, 감자기면 P_M도 연장 방향 D₂에 수직이 된다. 그 때문에, 제2 버스 바(12)에서 발생한 자계 H₂가 감자기면 P_M에 수직한 성분을 갖지 않게 되어, 홀 소자(22)가 그 자계 H₂를 잘못 검출할 위험성을 더 저감할 수 있다.

도 7은 상부 하우징(6)을 벗긴 상태에서의 테이블 탭(1)의 외관도이다.

도 7에 도시한 바와 같이, 하부 하우징(5)에는 제2 회로 기판(25)을 수용하는 송신 회로부(27)가 구획된다.

제1 회로 기판(20)과 제2 회로 기판(25)의 각각에는 커넥터(35, 36)가 설치되고, 이들 커넥터(35, 36)에는 통신 케이블(37)이 접속된다.

통신 케이블(37)은 전원 코드(3)로부터 취득된 각 홀 소자(22)(도 3 참조)의 구동에 필요한 전력을 제1 회로 기판(20)에 공급하거나, 각 홀 소자(22)의 출력 신호를 제2 회로 기판(25)에 송신하거나 하는 기능을 갖는다.

도 8은 송신 회로부(27)의 기능 블록도이다.

도 8에 도시한 바와 같이, 송신 회로부(27)는 기억부(31), AD 컨버터(32), 연산부(33), 출력 포트(34) 및 전압 측정부(50)를 갖는다.

이 중, AD 컨버터(32)는 각 홀 소자(22)로부터 출력된 아날로그값의 전류 측정 신호 V_s를 디지털화하여 디지털 전류 신호 V_ID를 생성하고, 그것을 연산부(33)에 출력한다.

연산부(33)는, 예를 들어 MPU(Micro Processing Unit)이며, 후술하는 바와 같이 플러그 삽입부(1a)(도 1 참조)의 각각에 있어서의 소비 전력값을 산출한다. 그 산출 결과는, 출력 데이터 S_out으로서 연산부(33)로부터 출력된 후, 연산부(33)와 전기적으로 접속된 출력 포트(34)를 통해서 외부에 출력된다.

또한, 전압 측정부(50)는 제1 포토커플러(41), 제2 포토커플러(42), 제1 인버터 INV₁ 및 제2 인버터 INV₂를 구비한다.

이 중, 제1 포토커플러(41)는 제1 발광 다이오드(41a)와 그 광을 수광하는 제1 포토 트랜지스터(41b)를 구비하고, 제1 발광 다이오드(41a)의 캐소드가 제2 버스 바(12)에 전기적으로 접속된다. 또한, 제1 발광 다이오드(41a)의 애노드는 제1 저항 R₁을 통해서 제1 버스 바(11)와 전기적으로 접속된다.

그 제1 저항 R₁은 각 버스 바(11, 12)로부터 제1 발광 다이오드(41a)에 과대 전류가 흐르는 것을 방지하도록 기능한다.

제1 포토 트랜지스터(41b)의 에미터에는 제3 저항 R₃을 통해서 전압 Vcc가 인가되고, 제1 포토 트랜지스터(41b)의 콜렉터는 접지 전압으로 유지된다.

이들 에미터-콜렉터간에는 에미터 전류 I_e가 흐르지만, 그 에미터 전류 I_e의 대소에 의해 제3 저항 R₃에서의 전압 강하량이 바뀌고, 에미터 전압 V_e도 바뀐다.

예를 들어, 제1 포토커플러(41)가 오프 상태인 경우에는 제1 포토 트랜지스터(41b)가 오프 상태로 되기 때문에, 제3 저항 R₃에는 에미터 전류 I_e가 흐르지 않고, 에미터 전압 V_e는 전압 Vcc와 동일한 하이 레벨로 된다.

한편, 제1 포토커플러(41)가 온 상태인 경우에는 제1 포토 트랜지스터(41b)가 온 상태가 된다. 그 때문에, 제3 저항 R₃에 에미터 전류 I_e가 흐르게 되며, 에미터 전압 V_e는 제3 저항 R₃에서의 전압 강하량분만큼 전압 Vcc보다도 낮아져서, 로우 레벨로 된다.

그러한 에미터 전압 V_e는 후단의 제1 인버터 INV₁에 있어서 전압 레벨이 반전되어 제1 출력 신호 S₁로 된다.

여기서, 제1 포토커플러(41)는 제1 발광 다이오드(41a)에 인가되는 순전압이 플러스의 제1 임계값 V₁을 초과한 경우에 온 상태로 되도록 설정된다. 그 때문에, 제1 출력 신호 S₁의 전압 레벨을 감시함으로써, 각 버스 바(11, 12) 사이의 전원 전압의 순시값 V(t)가 제1 임계값 V₁을 초과했는지 여부를 판단할 수 있다.

또한, 제1 인버터 INV₁은 전압 Vcc와 접지 전위 사이에서 구동한다. 전압 Vcc의 입력 노드에는 제1 캐패시터 C₁의 한쪽의 전극이 접속되고, 이에 의해 제1 인버터 INV₁에 입력되는 전압 Vcc가 안정화된다.

한편, 제2 포토커플러(42)는 제2 발광 다이오드(42a)와 그 광을 수광하는 제2 포토 트랜지스터(42b)를 구비하고, 제2 발광 다이오드(42a)의 캐소드가 제1 버스 바(11)에 전기적으로 접속된다. 또한, 제2 발광 다이오드(42a)의 애노드는, 제2 저항 R₂를 통해서 제2 버스 바(12)와 전기적으로 접속된다.

제2 포토커플러(42)와 그 후단의 제2 인버터 INV₂의 각 기능은 상기한 제1 포토커플러(41)와 제1 인버터 INV₁의 각 기능에 유사하다.

예를 들어, 제2 포토커플러(42)가 오프 상태일 때는 에미터 전압 V_e가 전압 Vcc와 마찬가지로 하이 레벨이 되고, 그것을 반전한 로우 레벨의 전압이 제2 인버터 INV₂로부터 제2 출력 신호 S₂로서 출력된다.

그리고, 제2 포토커플러(42)가 온 상태일 때는 제4 저항 R₄에 있어서의 전압 강하가 원인이며 에미터 전압 V_e가 전압 Vcc보다도 낮아져서, 제2 출력 신호 S₂가 하이 레벨로 된다.

또한, 제2 인버터 INV₂에 있어서도, 전압 Vcc의 입력 노드에 설치된 제2 캐패시터에 의해 전압 Vcc의 안정화가 도모된다. 또한, 제2 포토커플러(42)의 전단에 제2 저항 R₂를 설치함으로써, 각 버스 바(11, 12)로부터 제2 발광 다이오드(42a)에 과대 전류가 흐르는 것을 방지할 수 있다.

상기 제2 포토커플러(42)는 제2 발광 다이오드(42a)에 인가되는 순전압이 플러스의 제2 임계값 V₂를 초과한 경우에 온 상태가 되도록 설정된다. 그 때문에, 제2 출력 신호 S₂의 전압 레벨을 감시함으로써, 각 버스 바(11, 12) 사이의 전원 전압의 순시값 V(t)가 제2 임계값 V₂를 초과했는지 여부를 판단할 수 있다.

도 9는 상기한 제1 출력 신호 S₁, 제2 출력 신호 S₂ 및 전원 전압의 순시값 V(t)의 타이밍차트이다. 또한, 도 9에서는 제1 출력 신호 S₁과 제2 출력 신호 S₂를 합성한 합성 신호 S₃도 병기하고 있다.

또한, 전원 전압 V(t)는, 제1 버스 바(11)와 제2 버스 바(12)의 전위가 동일할 때를 0으로 하고, 제1 버스 바(11)의 전위가 제2 버스 바(12)보다도 높을 때를 플러스로 하고 있다.

도 9에 도시된 바와 같이, 제1 출력 신호 S₁은 전원 전압의 순시값 V(t)가 제1 임계값 V₁을 초과했을 때에 하이 레벨로 된다.

한편, 제2 출력 신호 S₂는 순시값 V(t)가 제2 임계값 V₂보다도 낮아졌을 때에 하이 레벨로 된다.

한편, 이들 각 신호 S₁, S₂를 합성하여 이루어지는 합성 신호 S₃은 각 신호 S₁, S₂ 모두가 로우 레벨일 때에 로우 레벨로 된다.

연산부(33)는 제1 출력 신호 S₁의 주기 T₁과 제2 출력 신호 S₂의 주기 T₂ 중 어느 한쪽을 전원 전압의 주기 T라고 인식한다. 또는, 연산부(33)에 대해서, 합성 신호 S₃의 주기 T₃의 두배를 주기 T라고 인식시켜도 된다.

도 10은 테이블 탭(1)에 있어서의 전류의 샘플링 방법에 대해서 나타내는 타이밍차트이다.

전류의 샘플링은 연산부(33)가, 복수의 분지 바(17)(도 2 참조)의 각각을 흐르는 전류에 대해서 개별로 행한다.

도 10에 있어서의 복수의 점선은 샘플링점의 시각을 나타낸다. 그리고, 각 샘플링점에 있어서의 전류 측정 신호 V_s의 값이, 연산부(33)에 의해 샘플링된다.

샘플링 주파수 F는 특별히 한정되지 않는다. 본 실시 형태에서는, 상기 주기 T를 균등하게 64분할함으로써, 샘플링 주파수 F로서 64/T를 채용한다.

전류 측정 신호 V_s는, 분지 바(17)(도 3 참조)에 전류 I가 흐르고 있지 않은 경우라도 2.5V 정도의 디폴트 값 V₀을 나타낸다. 그리고, 분지 바(17)에 전류 I가 흐르고 있는 경우에는, 전류 측정 신호 V_s의 값은 디폴트 값 V₀으로부터 증감한다. 전류 측정 신호 V_s가 디폴트 값 V₀과 비교해서 늘어날지 줄어들지는, 분지 바(17)에 흐르는 전류 I의 방향에 의한다.

이와 같이, 디폴트 값 V₀은, 분지 바(17)에 전류 I가 흐르고 있지 않을 때의 전류 측정 신호 V_s의 값이며, 전류 측정 신호 V_s의 제로점으로서의 의의를 갖는다.

연산부(33)는 시각 t에 있어서의 전류 측정 신호 V_s(t)와 디폴트 값 V₀의 차 δV에 기초하여, 시각 t에 분지 바(17)를 흐르는 전류의 순시값 I(t)를 산출한다.

도 11은 순시값 I(t)의 산출에 사용되는 테이블(90)의 모식도이다.

이 테이블(90)은 차 δV와 순시값 I(t)를 대응지어 이루어지고, 기억부(31)에 미리 저장되어 있다. 연산부(33)는 이 테이블(90)을 참조하여, 시각 t에 있어서의 차 δV에 대응하는 순시값 I(t)를 산출한다.

단, 이와 같이 디폴트 값 V₀을 전류 측정 신호 V_s의 제로점으로 이용하면, 다음과 같은 문제가 있다.

도 12는 그 문제에 대해서 설명하기 위한 타이밍차트이다.

도 12의 예에서는, 도 10의 경우와 비교해서, 각 시각에 있어서의 전류 측정 신호 V_s(t)의 값이 본래의 값(점선)보다도 Y만큼 시프트한 경우를 나타내고 있다. 이러한 시프트는 홀 소자(22)가, 인접한 버스 바(17)를 흐르는 전류로부터 발생한 자계에 노출될 때 등에 발생한다.

한편, 디폴트 값 V₀은, 전류 I가 흐르고 있지 않을 때의 전류 측정 신호 V_s의 값이기 때문에, 각 홀 소자(22)에 고유한 고정값이다. 따라서, 상기와 같이 전류 측정 신호 V_s(t)가 시프트해도 디폴트 값 V₀은 변동하지 않는다.

따라서, 이와 같이 전류 측정 신호 V_s(t)가 시프트하면, 전류 측정 신호 V_s(t)와 디폴트 값 V₀의 차 δV가 본래의 값으로부터 변동하고, 차 δV에 기초하여 산출되는 전류의 순시값 I(t)의 산출 결과가 부정확해진다.

전류 측정 신호 V_s의 시프트는 여러가지 원인에 의해 발생한다. 도 13은 그 원인의 일례를 나타내는 사시도이다.

도 13은 우측으로부터 두번째의 분지 바(17)에 전류 I가 흐르고, 그 이외의 분지 바(17)에는 전류 I가 흐르고 있지 않은 경우를 예시하고 있다.

이 경우, 전류 I에 의해 발생한 자계가, 복수의 전류 측정부(30)에 의해 측정되어 버린다. 그 때문에, 전류 I가 흐르고 있지 않은 분지 바(17)의 전류 측정부(30)가 상기 자계를 취해 버려, 그 전류 측정부(30)의 전류 측정 신호 V_s가 변동되어 버린다.

이러한 현상은, 복수의 플러그 삽입부(1a)(도 1 참조) 중 하나에 다른 플러그 삽입부(1a)와 비교하여 큰 부하를 접속했을 때에 현저해진다.

이러한 문제를 해소하기 위해서, 이하와 같은 방법으로 순시값 I(t)를 측정하는 방법도 있다.

도 14는 상기 디폴트 값 V₀을 이용하지 않고 순시값 I(t)를 측정하는 방법에 대해서 설명하기 위한 타이밍차트이다.

도 14에 있어서의 복수의 점선은, 도 10과 마찬가지로, 샘플링점의 시각을 나타낸다. 그리고, 각 샘플링점에 있어서의 전류 측정 신호 V_s의 값이 연산부(33)에 의해 샘플링된다.

샘플링 주파수 F는 도 10의 경우와 마찬가지로 64/T이다.

샘플링이 종료된 후, 연산부(33)는 주기 T에 있어서의 전류 측정 신호 V_s의 최대값 V_max와 최소값 V_min을 구한다.

그리고, 연산부(33)는 최대값 V_max와 최소값 V_min의 중점 V_avg를 산출한다. 또한, 중점 V_avg는 V_avg=(V_max+V_min)/2에 의해 산출된다.

전류 측정 신호 V_s의 파형이 정현파이면, 중점 V_avg는 정현파의 변곡점에 위치하고, 전류 측정 신호 V_s의 제로점으로서의 의의를 갖는다.

따라서, 연산부(33)는 시각 t에 있어서의 전류 측정 신호 V_s(t)와 중점 V_avg의 차 δV(=V_s(t)-V_avg)에 기초하여, 시각 t에 분지 바(17)를 흐르는 전류의 순시값 I(t)를 산출한다. 그 산출은, 도 11에서 설명한 테이블(90)을 연산부(33)가 참조함으로써 행해진다.

이러한 순시값 I(t)의 산출 방법에 따르면, 디폴트 값 V₀을 이용하지 않기 때문에, 자계가 원인이며 전류 측정 신호 V_s의 파형이 시프트해도 차 δV가 변동하지 않아, 순시값 I(t)의 산출 결과가 부정확해지는 일은 없다.

단, 이 방법에도 다음과 같은 문제가 있다.

도 15는 그 문제에 대해서 설명하기 위한 타이밍차트이다.

도 15의 예에서는, 전류 측정 신호 V_s의 상반부의 파형만이 나타나 있다. 이러한 파형은, 플러그 삽입부(1a)(도 1 참조)에 접속되는 전기 기기에 있어서, 전류가 반파 정류되는 경우에 나타난다.

이러한 파형 경우, 전류 측정 신호 V_s의 본래의 제로점은, 전류 측정 신호 V_s의 최소값 V_min이지만, 중점 V_avg(=(V_max+V_min)/2)는 최소값 V_min으로부터 어긋난 값이 된다.

그 때문에, 중점 V_avg를 기준으로 해서 차 δV(=V_s(t)-V_avg)을 산출하고, 테이블(90)(도 11 참조)을 이용해서 차 δV에 대응하는 순시값 I(t)를 산출해도, 그 산출 결과가 부정확해져 버린다.

또한, 반파 정류뿐만 아니고, 전류가 전파 정류되는 경우에도, 상기와 동일한 이유로 순시값 I(t)의 산출 결과는 부정확해진다.

도 16은 이에 의해 발생하는 다른 문제에 대해서 설명하기 위한 모식도이다.

도 16의 예에서는, 1개의 분지 바(17)에 흐르는 전류 I₁이 정현파이며, 다른 분지 바(17)에 흐르는 전류 I₂가 반파 정류된 경우를 예시하고 있다.

이 경우, 반파 정류된 전류 I₂의 전류 측정 신호 V_s의 중점 V_avg를 모든 플러그 삽입부(1a)에 공통의 제로점으로 하면, 전류 I₂의 순시값의 산출이 부정확해질뿐만 아니라, 전파 정류된 전류 I₁의 산출도 부정확해져버린다.

이들을 감안하여, 본 실시 형태에서는, 이하와 같은 방법에서 전류의 순시값을 측정한다.

도 17은 본 실시 형태에 따른 전력 측정 방법에 대해서 나타내는 플로우차트이다.

최초의 스텝 P1에서는, 모든 플러그 삽입부(1a)에 부하가 접속되어 있지 않은 상태에서, 연산부(33)가 홀 소자(22)로부터 출력되는 전류 측정 신호 V_s를 취득한다. 전류 측정 신호 V_s의 취득은, 복수의 홀 소자(22)의 각각에 대해서 개별로 행해진다.

이어서, 스텝 P2로 이동하여, 스텝 P1에서 측정한 전류 측정 신호 V_s의 측정값을, 연산부(33)가 제1 제로점 V₀₁로서 기억부(31)에 저장한다. 그 제로점 V₀₁은, 각 홀 소자(22)에 대응지어져서 기억부(31)에 저장된다.

이와 같이 부하가 없는 상태에서 측정된 제1 제로점 V₀₁은, 플러그 삽입부(1a) 각각에 고유의 고정값이다.

또한, 스텝 P1과 스텝 P2를 행하는 타이밍은 특별히 한정되지 않지만, 테이블 탭(1)을 출하하기 전에 공장 내에서 이들 스텝을 행하는 것이 바람직하다.

계속해서, 스텝 P3으로 이동하여, 유저가 테이블 탭(1)의 사용을 개시한다. 사용 시에 있어서는, 도시하지 않은 벽면 콘센트에 콘센트 플러그(2)(도 1 참조)를 삽입하고, 각 플러그 삽입부(1a)에 외부의 전기 기기를 접속한다.

이어서, 스텝 P4로 이동한다. 본 스텝에서는, 연산부(33)가, 도 10에서 설명한 바와 같이, 복수의 플러그 삽입부(1a) 각각에 대해서 전류 측정 신호 V_s를 샘플링한다. 전류 측정 신호 V_s는, 분지 바(17)를 흐르는 전류 I의 측정값으로서의 의의를 갖는다. 그 때문에, 본 스텝은 복수의 플러그 삽입부(1a)의 각각으로부터 외부의 전기 기기에 공급되는 전류의 복수의 시각에서의 측정값을 구하는 것과 등가이다.

이어서, 스텝 P5로 이동하여, 연산부(33)가, 스텝 P4에서 샘플링한 전류 측정 신호 V_s의 값 중, 주기 T에 있어서의 최대값 V_max와 최소값 V_min을 구한다. 또한, 연산부(33)는 최대값 V_max와 최소값 V_min의 중점 V_avg를 산출하고, 그 중점 V_avg의 값을 제2 제로점 V₀₂로서 기억부(31)에 저장한다.

본 스텝은 연산부(33)가 각 플러그 삽입부(1a) 각각에 대해서 행한다. 그리고, 제2 제로점 V₀₂의 산출 결과는, 플러그 삽입부(1a)마다 기억부(31)에 저장된다.

또한, 고정값인 제1 제로점 V₀₁과는 다르고, 상기와 같이 실사용 하에서의 전류 측정 신호 V_s를 사용해서 산출된 제2 제로점 V₀₂는 각 플러그 삽입부(1a)에 접속된 전기 기기에 의존한 값으로 된다.

특히, 도 15를 참조하여 설명한 바와 같이, 전기 기기 내에서 전류가 반파 정류되는 경우에는, 제2 제로점 V₀₂는 제1 제로점 V₀₁로부터 크게 다른 값으로 되고, 제2 제로점 V₀₂를 이용해서 순시값 I(t)를 산출해도 그 산출 결과가 부정확해져 버린다.

이와 같이, 각 제로점 V₀₁, V₀₂의 차의 크기는, 제2 제로점 V₀₂를 이용해서 순시값 I(t)를 산출할 수 있는지 여부의 기준이 된다.

따라서, 다음 스텝 P6에서는, 연산부(33)가, 제1 제로점 V₀₁과 제2 제로점 V₀₂의 차(V₀₂-V₀₁)가 기준값 V_x 이상인지 여부를 판단한다.

기준값 V_x의 값은 특별히 한정되지 않지만, 전류의 파형이 정현파인 경우(도 14)와 반파인 경우(도 15)를 구별할 수 있는 값으로 기준값 V_x를 설정하는 것이 바람직하다.

예를 들어, 최소값이 -10㎃이고 최대값이 10㎃인 정현파의 전류에 대해서, 전류 측정 신호 V_s의 최대값 V_max와 최소값 V_min의 차가 1㎷였다고 하자.

이 경우, 최소값이 0㎃이고 최대값이 10㎃인 반파의 전류에 대해서는, 전류 측정 신호 V_s의 최대값 V_max와 최소값 V_min의 차는 상기 1㎷의 절반인 0.5㎷가 된다. 따라서, 최대값 V_max와 최소값 V_min의 중점 V_avg는, 디폴트 값 V₀인 2.5V보다도 0.25㎷(=0.5㎷/2)만큼 큰 값이 된다. 따라서, 기준값 V_x를 2.5V+0.25㎷로 설정하면, 차(V₀₂-V₀₁)가 기준값 V_x 이상이면 반파이며, 차(V₀₂-V₀₁)이 기준값 V_x 미만이면 정현파라는 대강의 기준이 생긴다.

또한, 기준값 V_x의 설정 방법은 이에 한정되지 않고, 홀 소자(22)의 특성에 따라서 기준값 V_x를 적절히 설정할 수 있다.

그리고, 본 스텝 P6에서 차(V₀₂-V₀₁)가 기준값 V_x 이상이 아니라고(아니오) 판단된 경우에는 스텝 P7로 이동한다.

이 경우는, 제1 제로점 V₀₁과 제2 제로점 V₀₂가 크게 벌어지지 않는다. 그 때문에, 외부의 전기 기기에 있어서 전류가 반파 정류되어 있지 않고, 전류의 파형은 정현파에 가깝다고 생각되므로, 제2 제로점 V₀₂를 이용해서 전류 I의 순시값 I(t)를 산출해도 그 산출 결과가 부정확해지지 않는다.

따라서, 스텝 P7에서는, 연산부(33)가 제2 제로점 V₀₂를 이용해서 전류 I의 순시값 I(t)를 플러그 삽입부(1a)마다 산출한다.

예를 들어, 연산부(33)는 시각 t에 있어서의 전류 측정 신호 V_s(t)와 제2 제로점 V₀₂의 차 δV(=V_s(t)-V₀₂)에 기초하여, 시각 t에 분지 바(17)를 흐르는 전류의 순시값 I(t)를 산출한다. 그 산출은 도 11을 참조하여 설명한 바와 같이, 연산부(33)가 차 δV에 대응하는 순시값 I(t)를 판독함으로써 행해진다.

제2 제로점 V₀₂는, 실사용 하에서의 전류 측정 신호 V_s로부터 얻어지기 때문에, 그 값에는 전류 측정 신호 V_s와 마찬가지로 주위 자계의 영향이 반영되어 있다. 따라서, 상기 차 δV(=V_s(t)-V₀₂)에 있어서는 주위 자계의 영향이 상쇄되기 때문에, 그 자계에 의해 순시값 I(t)의 산출 정밀도가 저하하는 것을 방지할 수 있다.

한편, 스텝 P6에 있어서 차(V₀₂-V₀₁)이 기준값 V_x 이상이라고(예) 판단된 경우에는 스텝 P8로 이동한다.

이와 같이 차(V₀₂-V₀₁)이 크면, 도 15와 같이 외부의 전기 기기에 있어서 전류가 반파 정류되어 있을 가능성이 있다. 따라서, 이 경우에 최대값 V_max와 최소값 V_min의 중점인 제2 제로점 V₀₂를 이용하여 전류의 순시값 I(t)를 산출하면, 그 산출 정밀도가 저하해 버린다.

그 때문에, 스텝 P8에서는, 연산부(33)가 제1 제로점 V₀₁을 이용해서 전류 I의 순시값 I(t)를 산출한다.

예를 들어, 연산부(33)는 시각 t에 있어서의 전류 측정 신호 V_s(t)와 제1 제로점 V₀₁의 차 δV(=V_s(t)-V₀₁)에 기초하여, 시각 t에 분지 바(17)를 흐르는 전류의 순시값 I(t)를 산출한다.

그 산출은 도 11을 참조하여 설명한 바와 같이, 연산부(33)가 차 δV에 대응하는 순시값 I(t)를 판독함으로써 행해진다.

이와 같이 제1 제로점 V₀₁을 기준으로 하면, 반파 정류된 전류와 같이 상하가 비대칭인 전류에서도 그 순시값 I(t)를 정확하게 구할 수 있다.

상기한 스텝 P7, P8을 종료하면, 스텝 P9로 이동한다.

스텝 P9에서는, 스텝 P7과 스텝 P8 중 어느 하나에서 산출된 순시값 I(t)를 이용하여, 이하와 같이 하여 복수의 플러그 삽입부(1a)마다 전력값을 개별로 산출한다.

우선, 연산부(33)는, 다음 수학식 1에 기초하여, 전류 I의 실효값 I_rms를 산출한다.

또한, 실효값 I_rms의 산출 방법으로서는, 주기 T에 있어서의 전류 I의 피크값 I_max를 이용하는 방법도 있다. 그 경우는, I_rms=I_max/√2에 의해 실효값 I_rms를 산출한다. 이 산출 방법은, 전류의 파형이 정현파인 경우에는 유효하지만, 정현파로부터 벗어난 형태의 파형인 경우에는 실효값 I_rms의 산출이 부정확해질 우려가 있다.

따라서, 전류의 파형에 의하지 않고 실효값 I_rms를 정확하게 산출하기 위해서는, 상기 수학식 1과 같이, 주기 T에 걸치는 순시값 I(t)의 제곱 평균의 평방근을 실효값 I_rms로 하는 것이 바람직하다.

또한, 실효값 I_rms의 산출은, 복수의 플러그 삽입부(1a)마다 행해진다.

또한, 그 실효값 I_rms를 이용해서, 연산부(33)가 각 플러그 삽입부(1a)의 각각에 대해서 피상 전력값 S를 다음 수학식 2로부터 산출한다.

수학식 2에 있어서, V_rms는 전원 전압의 기지의 실효값이며, 일본 내에서는 V_rms는 100V이다.

또한, 전원 전압의 실효값 V_rms는 부하의 상태에 의해 100V로부터 변동하는 경우가 있다. 그 경우는, 후술하는 제3 실시 형태와 같이, 각 출력 신호 S₁ 내지 S₃에 기초하여, 부하의 상태를 반영한 V_rms의 값을 추정하도록 해도 된다.

여기까지의 스텝에 의해, 각 플러그 삽입부(1a)에 접속된 복수의 전기 기기에서 소비되고 있는 피상 전력값 S가 산출되게 된다.

그 피상 전력값 S는, 출력 데이터 S_out(도 8 참조)에 포함되며, 연산부(33)로부터 출력 포트(34)에 출력된다.

이상 설명한 본 실시 형태에 따르면, 도 17의 스텝 P7, P8과 같이, 전류 파형에 따라서 제1 제로점 V₀₁과 제2 제로점 V₀₂를 구분지어 사용해서 전류의 순시값 I(t)를 산출하므로, 전류 파형에 의하지 않고 순시값 I(t)의 산출 정밀도를 높일 수 있다.

이에 의해, 순시값 I(t)로부터 얻어지는 피상 전압 S도 정확하게 산출할 수 있고, 각 플러그 삽입부(1a)에 있어서의 소비 전력을 고정밀도로 구할 수 있다.

특히, 제2 제로점 V₀₂는, 실사용 하에서의 전류 측정 신호 V_s로부터 얻어지므로 그 값에는 주위 자계의 영향이 반영되어 있다. 그 때문에, 제2 제로점 V₀₂를 이용하여 순시값 I(t)를 산출함으로써, 주위 자계가 원인이며 순시값 I(t)의 산출 정밀도가 저하하는 것을 방지할 수 있다.

또한, 반파 정류된 전류와 같이, 제2 제로점 V₀₂를 이용한 것으로는 순시값 I(t)의 산출이 부정확해지는 경우에는, 전류에 의존하지 않는 고정값인 제1 제로점 V₀₁을 이용함으로써, 순시값 I(t)의 산출 정밀도를 유지할 수 있다.

(제2 실시 형태)

본 실시 형태에서는 제1 실시 형태에서 설명한 테이블 탭을 이용한 전력 측정 시스템에 대해서 설명한다.

도 18은 본 실시 형태에 따른 전력 측정 시스템(80)에 대해서 설명하기 위한 모식도이다.

테이블 탭(1)의 사용 시에 있어서는, 도 18에 도시한 바와 같이, 벽면 콘센트(78)에 플러그(2)를 삽입한다.

그리고, 테이블 탭(1)의 각 플러그 삽입부(1a)에, 제1 내지 제4 전기 기기(71 내지 74)의 콘센트 플러그(71a 내지 74a)를 삽입한다. 또한, 모든 플러그 삽입부(1a)를 전기 기기에 접속할 필요는 없고, 복수의 플러그 삽입부(1a) 중에 미사용의 것이 있어도 된다.

또한, 퍼스널 컴퓨터 등의 전자 계산기(76)와 테이블 탭(1)의 출력 포트(34)를 USB 케이블 등의 신호 케이블(75)로 접속한다.

이와 같이 하면, 이미 설명한 출력 데이터 S_out을 통해서, 전기 기기(71 내지 74)의 각각에 있어서의 피상 전력값 S가 전자 계산기(76)에 취득된다. 그 피상 전력값 S는, 전기 기기(71 내지 74)마다 모니터(77)에 표시된다.

유저는 모니터(77)를 감시함으로써, 각 전기 기기(71 내지 74)에 있어서 어느 정도의 전력이 소비되고 있는지를 실시간으로 파악할 수 있으며, 에너지 절약화를 위해 각 전기 기기(71 내지 74)의 전력을 저감해야 하는지 여부의 판단 재료를 얻을 수 있다.

또한, 유저의 편의에 도움이 되기 위해서, 출력 데이터 S_out을 이용해서 모니터(77)에 각 플러그 삽입부(1a)로부터 공급되고 있는 전류의 순시값 I(t)나 실효 전류값 I_rms를 표시해도 된다.

또한, 전자 계산기(76) 내에 데이터베이스(76a)를 설치하고, 그 데이터베이스(76a)에 각 전기 기기(71 내지 74)의 소정 기간 내에 있어서의 총 전력을 저장해도 된다. 이에 의해, 전력을 저감해야 할지 여부의 판단 재료를 더 늘릴 수 있다.

상기한 본 실시 형태에 따르면, 상기와 같이 테이블 탭(1)에 접속된 각 전기 기기(71 내지 74)의 전력값을 개별로 모니터할 수 있으며, 에너지 절약 지향의 요구에 응할 수 있다.

이상, 각 실시 형태에 대해서 상세히 설명했지만, 각 실시 형태는 상기에 한정되지 않는다. 예를 들어, 제1 실시 형태에서는 도 17의 플로우차트의 각 스텝을 테이블 탭(1)의 연산부(33)(도 8 참조)에 실행시켰지만, 이들 스텝을 전자 계산기(76)에 실행시키도록 해도 된다.

(제3 실시 형태)

제1 실시 형태에서는, 수학식 2에 의해 피상 전력값 S를 산출할 때에 있어서, 전원 전압의 실효값 V_rms로서 기지의 값(100V)을 사용하였다.

단, 현실의 실효값 V_rms는, 플러그 삽입부(1a)(도 1 참조)에 접속되는 전기 기기의 상태에 의해 기지의 값으로부터 변동하는 경우가 있다.

따라서, 본 실시 형태에서는, 이하와 같이 하여 현실의 실효값 V_rms를 추정한다.

도 19는 테이블 탭(1)의 실사용 하에서의 전원 전압의 순시값 V(t)와 합성 신호 S₃의 타이밍차트이다.

또한, 도 19에 있어서, 제1 실시 형태에서 설명한 것과 동일한 요소에는 동일한 부호를 붙이고, 이하에서는 그 설명을 생략한다.

도 19에 도시한 바와 같이, 실사용 하에서는 각 플러그 삽입부(1a)에 접속하는 외부 기기의 부하가 원인이며 순시값 V(t)의 피크값은 V_m(A), V_m(B), V_m(C)와 같이 변동한다.

그리고, 피크값이 변동되면, 순시값 V(t)가 각 임계값 V₁, V₂를 초과하는 타이밍도 바뀌기 때문에, 합성 신호 S₃이 로우 레벨이 되는 기간의 길이 X도 X(A), X(B), X(C)와 같이 변동한다.

그 때문에, 상기 기간의 길이 X는 전원 전압의 실효값 V_rms를 추정하는 기준으로 이용할 수 있다.

본 실시 형태에서는, 그 기간의 길이 X와 전원 전압의 실효값 V_rms가 선형 관계에 있다고 하고, 다음의 수학식 3에 의해 실효값 V_rms를 추정한다.

또한, 수학식 1에 있어서의 a, b는, 실험적으로 미리 구해 두는 상수이다.

상기 수학식 3에서는, 합성 신호 S₃이 로우 레벨이 되는 기간의 길이 X를 이용하여 실효값 V_rms를 계산했지만, 본 실시 형태는 이에 한정되지 않는다.

예를 들어, 도 19에 도시된 바와 같이, 피크값 V_m이 변동하면, 제1 출력 신호 S₁이 로우 레벨인 기간의 길이 X₀도 X₀(A), X₀(B), X₀(C)와 같이 바뀌므로, 그 길이 X₀을 이용해서 실효값 V_rms를 추정해도 된다.

그 경우, 기간의 길이 X₀과 실효값 V_rms가 선형 관계에 있다고 가정하고, 다음 수학식 4에 의해 실효 전압값 V_rms를 추정할 수 있다.

수학식 4에 있어서, α, β는, 실험적으로 미리 구해 두는 상수이다.

본 실시 형태에서는, 제1 실시 형태에서 설명한 도 17의 플로우차트를 실행할 때에, 미리 연산부(32)가 수학식 3 또는 수학식 4에 기초하여 실효값 V_rms를 산출해 둔다. 그리고, 그와 같이 산출한 실효값 V_rms를 스텝 P9(도 17 참조)에 있어서 이용하여, 제1 실시 형태의 수학식 2에 기초하여 피상 전력값 S를 산출한다.

이상 설명한 본 실시 형태에 따르면, 수학식 3 또는 수학식 4를 이용하여 전원 전압의 실효값 V_rms를 추정함으로써, 피상 전력값 S의 산출 결과에 전원 전압의 실효값 V_rms의 변동이 반영되고, 제1 실시 형태보다도 정확하게 피상 전력값 S를 계산할 수 있다.

(제4 실시 형태)

본 실시 형태에서는, 연산부(33)가 전원 전압의 순시값 V(t)를 이하와 같이 산출하고, 그것을 플러그 삽입부(1a)마다의 전력의 계산에 사용한다.

우선, 제3 실시 형태의 수학식 3을 따라서 전원 전압의 실효값 V_rms를 산출한 후, 연산부(33)는 다음 수학식 5에 기초하여 전원 전압의 순시값 V(t)를 산출한다.

또한, 수학식 5에 있어서, ω는 전원 전압의 각 진동수이며, 테이블 탭(1)의 사용지역에 있어서 정해진 값을 사용할 수 있다.

또한, 제3 실시 형태의 수학식 4에 따라서 전원 전압의 실효값 V_rms를 산출하는 경우에는, 연산부(33)는 다음 수학식 6에 기초하여 전원 전압의 순시값 V(t)를 산출하면 된다.

그리고, 이들 수학식 5 또는 수학식 6으로부터 산출한 순시값 V(t)와, 제1 실시 형태의 스텝 P7 또는 스텝 P8(도 17 참조)에 있어서 산출한 전류의 순시값 I(t)를 이용하여, 연산부(33)가 다음 수학식 7에 기초하여 플러그 삽입부(1a)마다의 유효 전력값 P를 산출한다.

이와 같이 피상 전력 S뿐만 아니라 유효 전력값 P도 산출함으로써, 유저의 편의에 도움이 될 수 있게 된다.

(제5 실시 형태)

도 20은 본 실시 형태에 따른 테이블 탭(101)의 외관도이다. 또한, 도 20에 있어서, 제1 실시 형태에서 설명한 것과 동일한 기능을 갖는 요소에는 제1 실시 형태에 있어서의 것과 동일한 부호를 붙이고, 이하에서는 그 설명을 생략한다.

도 20에 도시한 바와 같이, 이 테이블 탭(101)에서는, 복수의 플러그 삽입부(1a)의 각각에 대응하여 스위치(102)를 설치한다.

도 21은 하부 하우징(5)과 상부 하우징(6)을 벗긴 상태에서의 테이블 탭(101)의 사시도이다.

각 스위치(102)는 로커 스위치이며, 유저가 버튼(102x)를 온측이나 오프측으로 누름으로써, 제2 버스 바(12)에 각 분지 바(17)를 전기적으로 접속시키거나, 제2 버스 바(12)로부터 각 분지 바(17)를 전기적으로 차단하거나 할 수 있다.

또한, 제1 회로 기판(20)에는, 자성체 코어(21)(도 3 참조)을 수용하는 커버(108)가 나사(110)에 의해 고정된다.

도 22는 도 21의 구조로부터 제1 회로 기판(20), 스위치(102) 및 커버(108)를 없앤 상태에서의 사시도이다.

또한, 도 22에 있어서, 제1 실시 형태에서 설명한 것과 동일한 기능을 갖는 요소에는 제1 실시 형태에 있어서의 것과 동일한 부호를 붙이고, 이하에서는 그 설명을 생략한다.

도 22에 도시한 바와 같이, 본 실시 형태에서는, 제2 버스 바(12)에 제4 콘택트(12e)를 설치함과 함께, 분지 바(17)의 선단에 제5 콘택트(17e)를 설치한다.

또한, 제1 내지 제3 버스 바(11 내지 13) 외에, 각 스위치(102)가 내장하는 LED 등의 광원에 전력을 공급하기 위한 보조 바(104)를 설치한다.

그 보조 바(104)는 놋쇠판 등의 금속판을 틀에서 빼내서 그것을 굽힘 가공함으로써 제작되며, 각 스위치(102)에 대응한 복수의 가지(104a)를 갖는다. 그리고, 그 가지(104a)의 선단에는, 가지(104a)의 연장 방향으로부터 수직 방향으로 굴곡진 제6 콘택트(104e)가 형성된다.

도 23은 제1 버스 바(11)와 보조 바(104)의 사시도이다.

도 23에 도시한 바와 같이, 제1 버스 바(11)와 보조 바(104)는, 접속 케이블(110)에 의해 서로 전기적으로 접속되고, 서로 동전위로 된다.

한편, 도 24는 제2 버스 바(12)의 사시도이며, 도 25는 제3 버스 바(13)의 사시도이다.

이들 버스 바(12, 13)도 놋쇠판 등의 금속판을 틀에서 빼내서 그것을 굽힘 가공함으로써 제작될 수 있다.

또한, 도 26은 본 실시 형태에 따른 분지 바(17)의 사시도이다.

도 26에 도시한 바와 같이, 분지 바(17)의 단부에는 제2 콘택트(17a)의 연장부(17y)가 설치된다

도 27은 테이블 탭(101)의 분해 사시도이다.

도 27에 도시한 바와 같이, 커버(108)는 그 내측에 자성체 코어(21)를 수용하는 크기를 갖고, 분지 바(17)가 삽입 관통하는 슬릿(108a)을 구비한다.

또한, 그 커버(108)의 저부에는 2개의 끼워맞춤 돌기(108b)가 설치된다. 그 끼워맞춤 돌기(108b)은 제1 회로 기판(20)에 설치된 끼워맞춤 구멍(20e)에 끼워 맞추고, 그에 의해 커버(108)와 제1 회로 기판(20)이 위치 결정된다.

이와 같이 자성체 코어(21)마다 커버(108)를 설치하고, 나사에 의해 제1 회로 기판(20)에 커버(108)를 고정함으로써, 제1 회로 기판(20) 위에서의 자성체 코어(21)의 안정성이 향상된다.

한편, 스위치(102)에는 제1 내지 제3 단자(102a 내지 102c)가 설치된다. 이들 단자(102a 내지 102c)는, 각각 상기 제4 콘택트(12e), 제5 콘택트(17e) 및 제6 콘택트(104e)에 끼워맞춘다.

도 28은 이 스위치(102)를 포함하는 테이블 탭(101)의 회로도이다. 또한, 도 30에서는 접지선이 되는 제3 버스 바(13)에 대해서는 생략하고 있다.

도 28에 도시한 바와 같이, 각 스위치(102)는, 광원(120)과 2매의 도전날(118)을 갖는다. 이들 도전날(118)은 버튼(102x)(도 21 참조)과 기계적으로 접속되어 있고, 버튼(102x)의 조작에 의해 스위치(102)가 온 상태가 되면, 분지 바(17)와 가지(104a)가 동시에 제2 버스 바(12)에 전기적으로 접속된다.

이와 같이 온 상태가 되면 광원(120)이 발광하고, 그 광에 의해 투광성의 버튼(102x)(도 21 참조) 전체가 비추어져서, 스위치(102)가 온 상태인 것을 유저가 알 수 있다.

또한, 본 실시 형태에 따른 테이블 탭(101)도, 도 8과 동일한 회로 구성의 송신 회로부(27)를 갖고, 제1 실시 형태와 같은 전력 측정 방법을 행할 수 있다.

이상 설명한 본 실시 형태에 따르면, 도 20에 도시한 바와 같이, 각 플러그 삽입부(1a) 각각에 스위치(102)를 설치한다. 이에 의해, 플러그 삽입부(1a)에 접속되어 있는 전기 기기가 미사용인 경우, 그 플러그 삽입부(1a)에 대응한 스위치(102)를 오프로 함으로써, 플러그 삽입부(1a)로부터 전기 기기에 공급되는 전력을 차단하여, 그 전기 기기의 대기 전력을 커트할 수 있다.

또한, 도 27에 도시한 바와 같이, 커버(108)의 내측에 자성체 코어(21)를 수용하여, 제1 회로 기판(20)에 커버(108)를 고정함으로써, 회로 기판(20) 위에서 자성체 코어(21)가 위치 어긋나기 어려워져, 회로 기판(20)에의 자성체 코어(21)의 설치의 안정성이 향상된다.

이상, 각 실시 형태에 대해서 상세하게 설명했지만, 각 실시 형태는 상기에 한정되지 않는다.

예를 들어, 상기에서는, 도 1이나 도 20과 같이 테이블 탭(1, 101)에 복수의 플러그 삽입부(1a)가 설치된 경우에 대해서 설명했지만, 하나의 플러그 삽입부(1a)만을 테이블 탭(1, 101)에 설치해도 된다.

Claims (20)

1. 플러그 삽입부와,
   상기 플러그 삽입부로부터 외부의 전기 기기에 공급되는 전류를 측정하고, 그 전류의 크기에 대응한 측정 신호를 출력하는 전류 측정부와,
   상기 측정 신호에 기초하여 복수의 시각에서의 상기 전류의 순시값을 구하고, 그 순시값을 이용해서, 전력값을 산출하는 연산부를 구비하고,
   상기 연산부가, 제1 제로점과 제2 제로점 중 어느 한쪽을 기준으로 해서 상기 전류의 상기 순시값을 구하며,
   상기 제1 제로점은 고정값이고,
   상기 제2 제로점은, 소정 기간 내에 있어서의 상기 측정 신호의 최대값과 최소값의 중점이며,
   상기 플러그 삽입부가 복수 설치됨과 함께, 그 플러그 삽입부 각각에 대응하여 상기 전류 측정부가 복수 설치되고,
   상기 최대값과 상기 최소값은, 상기 플러그 삽입부마다 상기 연산부가 구하는 것을 특징으로 하는 테이블 탭.
2. 제1항에 있어서,
   상기 제1 제로점과 상기 제2 제로점 중 적어도 한쪽을 기억하는 기억부를 더 구비한 것을 특징으로 하는 테이블 탭.
3. 삭제
4. 삭제
5. 제1항에 있어서,
   상기 고정값은, 상기 플러그 삽입부마다 미리 정해져 있는 것을 특징으로 하는 테이블 탭.
6. 제1항에 있어서,
   상기 고정값은, 상기 플러그 삽입부에 부하가 접속되어 있지 않은 상태에서의 상기 측정 신호의 값인 것을 특징으로 하는 테이블 탭.
7. 제1항 또는 제2항에 있어서,
   상기 전류 측정부는, 상기 전류에서 발생한 자계에 노출되는 홀 소자를 갖고,
   상기 측정 신호는, 상기 홀 소자의 출력 전압인 것을 특징으로 하는 테이블 탭.
8. 복수의 플러그 삽입부 각각으로부터 외부의 전기 기기에 공급되는 전류의 복수의 시각에서의 측정값을 얻고, 그 측정값에 대응한 측정 신호를 취득하는 스텝과,
   제1 제로점과 제2 제로점 중 어느 한쪽을 기준으로 하면서, 상기 측정 신호로부터 상기 전류의 상기 복수의 시각에서의 순시값을 구하는 스텝과,
   상기 순시값을 이용해서, 상기 복수의 플러그 삽입부마다 전력값을 개별로 산출하는 스텝
   을 갖는 것을 특징으로 하는 전력 측정 방법.
9. 제8항에 있어서,
   상기 제2 제로점으로서, 소정 기간 내에 있어서의 상기 측정 신호의 최대값과 최소값의 중점을 구하는 스텝과,
   상기 제1 제로점과 상기 제2 제로점의 차가 기준값 이상인지 여부를 판단하는 스텝을 더 갖고,
   상기 순시값을 구하는 스텝에서는, 상기 차가 상기 기준값 미만인 경우에 상기 제2 제로점을 기준으로 해서 상기 순시값을 구하고, 상기 차가 상기 기준값 이상인 경우에 상기 제1 제로점을 기준으로 해서 상기 순시값을 구하는 것을 특징으로 하는 전력 측정 방법.
10. 제9항에 있어서,
    상기 제1 제로점으로서, 상기 플러그 삽입부마다 미리 정해진 고정값을 사용하는 것을 특징으로 하는 전력 측정 방법.
    
11. 삭제
12. 삭제
13. 삭제
14. 삭제
15. 삭제
16. 삭제
17. 삭제
18. 삭제
19. 삭제
20. 삭제

Images