KR101470168B1 - 제어기 내 ｃｐｕ의 리프로그래밍 방법 - Google Patents

Abstract

본 발명은 제어기 내 CPU의 리프로그래밍 방법에 관한 것으로서, 더욱 상세하게는 복수 개의 CPU를 가지는 차량 내 제어기에서 복수 개의 CPU를 보다 효율적으로 리프로그래밍할 수 있고 리프로그래밍의 시간을 단축할 수 있는 방법을 제공하는데 주된 목적이 이는 것이다. 상기한 목적을 달성하기 위해, 본 발명은, 외부 장치로부터 통신 가능하게 연결된 제어기의 메인 CPU에 제어기 내 각 CPU의 리프로그래밍을 위한 프로그램이 포함된 통합 HEX 파일을 전송하는 단계; 상기 제어기의 메인 CPU가 다운로드한 통합 HEX 파일의 프로그램을 실행시키는 단계; 및 상기 메인 CPU에서 통합 HEX 파일 내 포함된 서브 CPU별 HEX 코드를 상기 프로그램에 의해 제어기 내 각 서브 CPU에 전송하여 서브 CPU의 리프로그래밍이 수행되도록 하는 단계를 포함하는 제어기 내 CPU의 리프로그래밍 방법을 제공한다.

Description

제어기 내 ＣＰＵ의 리프로그래밍 방법{Reprogramming method for cpu of controller}

본 발명은 제어기 내 CPU의 리프로그래밍 방법에 관한 것으로서, 더욱 상세하게는 복수 개의 CPU를 가지는 차량 내 제어기에서 복수 개의 CPU를 보다 효율적으로 리프로그래밍할 수 있고 리프로그래밍의 시간을 단축할 수 있는 방법에 관한 것이다.

오늘날 자동차에는 각종 전자장치에 대한 전자제어를 수행하는 다양한 제어기들이 탑재되어 있으며, 최근 들어 차량이 고성능화되고 더욱 다양한 기능이 요구됨에 따라 제어기를 통한 전자제어 요구 사항의 복잡도가 점차 증가하는 추세에 있다.

이에 따라 차량의 고사양 제어 성능을 만족시키기 위하여 여러 개의 CPU를 포함하는 제어기를 차량에 사용할 필요가 있으며, 전자제어 사항의 변경 등으로 인해 각 CPU에 대한 리프로그래밍(reprogramming) 요구 역시 증가하고 있다.

하나의 제어기 내에 복수 개의 CPU가 존재할 경우, 복수 개의 CPU에 대해 개별 리프로그래밍이 이루어지도록 하는 절차 및 과정이 복잡하고, 개별 CPU에 대한 리프로그래밍을 위해 통신회로 및 배선의 복잡도 증가 등이 야기될 수 있다.

도 1은 복수 개의 CPU를 가지는 제어기의 구성을 도시한 블록도로서, 리프로그래밍을 위한 개별 CPU용 HEX 파일을 생성하고 제어기(10)로 전송하기 위한 외부 장치(PC)(1), 및 종래의 제어기(10) 내 하드웨어 구성을 나타내고 있다.

도시된 바와 같이, 제어기(10) 내에 메인 CPU(11)와 서브 CPU(12)들이 존재할 때, 종래의 경우 각 CPU(11,12)가 제어기 외부에서 다운로드 데이터를 전송받기 위한 각각의 통신 드라이버(driver)(13)를 필요로 한다.

리프로그래밍을 위해서는 각 CPU(11,12)에 다운로드될 프로그램을 제공하는 외부 장치(1)가 제어기(10) 내의 각 CPU(11,12)와 통신 드라이버(13)를 통해 시리얼 통신(CAN, SCI 등)으로 연결되어 있어야 한다.

또한 리프로그래밍 수행시에는 사용자가 각각의 CPU(11,12)에 개별적으로 다운로드될 N개의 HEX(Hexademical) 파일(HEX1,HEX2,HEX3,..., HEXN)을 생성하여 각 CPU의 프로그래밍 절차 및 프로토콜에 따라 리프로그래밍을 수행해야 한다(각 CPU의 리프로그래밍 절차 및 프로토콜이 CPU의 종류에 따라 상이함).

여기서, 각 CPU(11,12)에 대한 HEX 파일은 해당 CPU의 리프로그래밍을 위한 절차 등 정보와 다운로드될 프로그램 내용을 포함하는 16진수 코드 정보를 포함하는 파일로서, 리프로그래밍이 수행되어야 하는 CPU 수만큼의 HEX 파일이 제어기(10) 내 각 통신 드라이버(13)를 통해 해당 CPU(11,12)로 전송되어야 한다.

종래의 경우 도시된 바와 같이 각 CPU마다 통신 드라이버 회로를 필요로 하고, 각 CPU의 리프로그래밍을 위해 HEX 파일의 다운로드가 여러 번 수행되어야 하는바, 이로 인해 시스템상의 회로 복잡도 증가, 통신라인의 증가, 배선의 복잡도 증가, 리프로그래밍 속도상의 문제 등이 야기되고 있으며, 사용자 리프로그래밍 수행이 번거로워지는 등의 문제를 가지고 있다.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 창출한 것으로서, 복수 개의 CPU를 가지는 차량 내 제어기에서 복수 개의 CPU를 보다 효율적으로 리프로그래밍할 수 있고 리프로그래밍의 시간을 단축할 수 있는 방법을 제공하는데 그 목적이 있다.

상기한 목적을 달성하기 위해, 본 발명은, 외부 장치로부터 통신 가능하게 연결된 제어기의 메인 CPU에 제어기 내 각 CPU의 리프로그래밍을 위한 프로그램이 포함된 통합 HEX 파일을 전송하는 단계; 상기 제어기의 메인 CPU가 다운로드한 통합 HEX 파일의 프로그램을 실행시키는 단계; 및 상기 메인 CPU에서 통합 HEX 파일 내 포함된 서브 CPU별 HEX 코드를 상기 프로그램에 의해 제어기 내 각 서브 CPU에 전송하여 서브 CPU의 리프로그래밍이 수행되도록 하는 단계를 포함하는 제어기 내 CPU의 리프로그래밍 방법을 제공한다.

바람직한 실시예에서, 상기 통합 HEX 파일은 메인 CPU에 다운로드될 프로그램을 포함하는 메인 CPU의 HEX 코드와, 리프로그래밍을 위해 각 서브 CPU에 다운로드될 HEX 코드들을 포함하는 것을 특징으로 한다.

여기서, 상기 메인 CPU의 HEX 코드에 포함된 프로그램은 각 서브 CPU에 HEX 코드를 전달하기 위해 각 서브 CPU에 대한 통신 로직 및 서브 CPU 다운로드 로직을 포함하는 것을 특징으로 한다.

또한 상기 각 서브 CPU의 HEX 코드는 해당 서브 CPU의 리프로그래밍을 위한 정보 및 다운로드될 프로그램 내용을 포함하는 것을 특징으로 한다.

또한 상기 메인 CPU의 HEX 코드에 포함된 프로그램은 실행 후 서브 CPU 다운로드 로직으로 진입하여 서브 CPU를 부트 모드로 진입시킨 뒤 해당 서브 CPU의 HEX 코드를 전송하는 과정을 제어기 내 전체 서브 CPU에 대해 순차적으로 반복 수행하여 리프로그래밍을 완료하는 것을 특징으로 한다.

또한 상기 메인 CPU와 서브 CPU는 SPI 통신을 통해 1:N(여기서, N은 서브 CPU의 개수임)으로 연결되는 것을 특징으로 한다.

이에 따라, 본 발명에 따른 제어기 내 복수 개의 CPU에 대한 리프로그래밍 방법에 의하면, 복수 개의 CPU를 보다 효율적으로 리프로그래밍할 수 있고, 리프로그래밍의 시간 단축이 가능해진다.

또한 통신 드라이버 회로 등의 축소를 통해 제어기의 하드웨어 복잡도를 줄일 수 있고, 제어기의 원가 절감을 도모할 수 있게 된다.

또한 리프로그래밍을 위한 외부 장치와 제어기 간의 통신라인 개수를 줄일 수 있어 전장 라인의 복잡도를 감소시킬 수 있으며, 한 번의 리프로그래밍 수행(한 번의 통합 HEX 파일 전송)을 통하여 제어기 내 전체 CPU에 대한 리프로그래밍을 수행할 수 있어 차량 내 개별 제어기의 리프로그래밍시 편의성 향상을 달성할 수 있게 된다.

또한 통합된 HEX 코드에 대해서만 프로그램 버전을 관리하면 되므로 프로그램 버전 관리 측면에 있어서도 보다 용이해지는 이점이 있다.

도 1은 종래 기술에 따른 제어기의 구성을 나타내는 블록도이다.
도 2는 본 발명에 따른 리프로그래밍 과정을 수행하는 제어기의 구성을 나타내는 블록도이다.
도 3은 본 발명에서 통합 HEX 파일의 구성을 나타내는 블록도이다.
도 4는 본 발명에 따른 리프로그래밍 과정을 나타내는 순서도이다.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명하기로 한다.

본 발명은 복수 개의 CPU를 가지는 차량 내 제어기에서 복수 개의 CPU를 보다 효율적으로 리프로그래밍할 수 있고 리프로그래밍의 시간을 단축할 수 있는 최적화된 리프로그래밍 방법을 제공하고자 하는 것이다.

이를 위해, 본 발명에서는 메인 CPU에 하나의 통합 HEX 파일을 전송하고 메인 CPU에 다운로드된 통합 HEX 파일의 프로그램에 의해 메인 CPU에서 복수 개의 서브 CPU에 대해 자동으로 리프로그래밍을 수행할 수 있도록 한 점에 주안점이 있다.

도 2는 본 발명에 따른 리프로그래밍 과정을 수행하는 제어기의 구성을 나타내는 블록도이다.

도시된 바와 같이, 리프로그래밍을 위한 통합 HEX 파일을 생성하고 제어기(10)로 전송하기 위한 외부 장치(PC)(1)가 구비되며, 상기 외부 장치(1)는 다운로드 프로그램을 통해 통합 HEX 파일을 제어기(10)로 전송하게 된다.

또한 제어기(10)는 복수 개의 CPU(11,12)를 가지며, 리프로그래밍을 위한 통합 HEX 파일을 전송받을 수 있도록 상기 외부 장치(1)와 통신 드라이버(13)를 통해 시리얼 통신(CAN(Controller Area Network), SCI(Serial Communication Interface) 등)으로 연결된다.

본 발명에서는 제어기(10) 내 메인 CPU(11)와 서브 CPU(12)는 SPI(Serial Peripheral Interface) 통신을 통해 1:N으로 연결되며, 외부 장치(1)와 제어기(10) 간의 리프로그래밍을 위한 통신은 메인 CPU(11)만이 통신 드라이버(13)를 통해 수행하게 된다.

또한 리프로그래밍 수행시에 외부 장치(1)에서는 제어기(10) 내 전체 CPU(11,12)에 대한 리프로그래밍을 수행하기 위한 통합 HEX 파일을 메인 CPU(11)로 전송하게 되고, 메인 CPU(11)에서 각 서브 CPU(12)의 리프로그래밍을 자동으로 수행하게 된다.

이와 같이 본 발명에서는 외부 장치와 제어기 간의 통신을 메인 CPU만 수행하므로 통신 드라이버 회로는 메인 CPU에만 구비되며, 리프로그래밍을 목적으로 하는 외부 장치와의 통신 라인 역시 한 개의 라인만이 필요하다.

도 3은 본 발명에서 통합 HEX 파일의 구성을 나타내는 블록도로, 리프로그래밍을 위해 사용자가 외부 장치에서 도시된 구성의 통합 HEX 파일을 생성하게 된다.

상기 통합 HEX 파일은 16진수 코드 정보를 포함하는 파일로서, 메인 CPU에 다운로드될 프로그램을 포함하는 메인 CPU의 HEX 코드(code)와, 전체 서브 CPU의 HEX 코드들을 포함한다.

또한 메인 CPU의 HEX 코드에 포함된 프로그램은 각 서브 CPU에 대한 SPI 통신 로직 및 리프로그래밍을 위한 서브 CPU 다운로드 로직을 포함하며, 각 서브 CPU에 전송되는 HEX 코드는 해당 서브 CPU의 리프로그래밍을 위한 정보 및 다운로드될 프로그램 내용을 포함한다.

도 4는 본 발명에 따른 리프로그래밍 과정을 나타내는 순서도로서, 이를 참조로 리프로그래밍 과정에 대해 좀더 상세히 설명하기로 한다.

사용자가 외부 장치(1)에서 제어기(10) 내 각 CPU(11,12)의 리프로그래밍을 위한 통합 HEX 파일을 생성하고, 리프로그래밍 수행시 먼저 제어기(10)의 메인 CPU(11)를 부트 모드(boot mode)로 진입시켜 리프로그래밍이 가능하도록 한다(S11).

이어 외부 장치(1)에서 제어기(10)의 메인 CPU(11)에 통합 HEX 파일을 전송하고(S12), 이로써 메인 CPU(11)가 통신 드라이버(13)를 통해 리프로그래밍을 위한 통합 HEX 파일을 다운받게 된다.

이어 다운로드가 올바르게 이루어지고 있는지 등을 확인하는 검증 과정을 수행한 뒤(S13), 이상이 없을 경우 다운로드된 메인 CPU(11)의 프로그램을 실행시키는바(S15), 이 메인 CPU(11)의 프로그램은 프로그램 내의 미리 규정된 SPI 통신 로직과 서브 CPU 다운로드 로직에 진입되도록 설정되어 있다.

따라서, 메인 CPU(11)에서는 통신 로직 및 다운로드 로직으로 진입하여(S16) 각 서브 CPU(12)의 리프로그래밍 절차에 따라 리프로그래밍을 실시하고, 모든 서브 CPU(12)의 리프로그래밍이 완료되면 프로그램을 종료시킨다.

이 과정에서 메인 CPU(11)의 프로그램 실행에 따라 서브 CPU의 다운로드 로직으로 진입하게 되면, 먼저 서브 CPU(12)를 부트 모드로 진입시키고(S17), 이어 메인 CPU(11)에서 통합 HEX 파일에 포함되어 있던 해당 서브 CPU의 HEX 코드를 SPI 통신을 통해 서브 CPU(12)로 전송한다(S18).

이어 서브 CPU(12)에 해당 HEX 코드가 올바르게 다운로드되고 있는지 등을 확인하는 검증 과정을 거친 뒤(S19), 이상이 없을 경우 메인 CPU(11)에서 다음 순번의 서브 CPU(12)에 대해 동일한 리프로그래밍 절차를 반복하게 되며(S21), 전체 서브 CPU(12)에 대한 리프로그래밍 과정이 완료되면 메인 CPU(11)의 프로그램을 종료하게 된다(S22).

이와 같이 하여, 본 발명에 따른 리프로그래밍 방법은 외부 장치에서 메인 CPU에 리프로그래밍을 위한 하나의 통합 HEX 파일을 전송하고, 이에 메인 CPU에서 개별 서브 CPU에 대한 통합 HEX 파일 내 HEX 코드를 전송하여 개별 서브 CPU에 대한 리프로그래밍이 수행되도록 한 점에 새롭고 진보된 특징을 가진다.

이러한 본 발명에서는 제어기의 개발시에 통신 드라이버 회로의 축소를 통해 하드웨어의 복잡도를 줄일 수 있고, 제어기의 원가 절감을 도모할 수 있게 된다.

또한 통신라인의 개수를 줄일 수 있어 전장 라인의 복잡도를 감소시킬 수 있고, 한 번의 리프로그래밍 수행(한 번의 통합 HEX 파일 전송)으로 제어기 내 전체 CPU에 대한 리프로그래밍을 수행할 수 있어 리프로그래밍 공정상의 시간 단축은 물론, 개별 제어기의 리프로그래밍시 편의성 향상을 달성할 수 있게 된다.

이는 리프로그래밍 과정의 작업자 실수를 줄일 수 있도록 하면서 차량 양산 후 디버깅에 의한 필드 리프로그래밍시에 큰 장점이 될 수 있다.

또한 통합된 HEX 코드에 대해서만 프로그램 버전을 관리하면 되므로 프로그램 버전 관리 측면에 있어서도 보다 용이해지는 이점이 있다.

이상으로 본 발명의 실시예에 대해 상세히 설명하였는바, 본 발명의 권리범위는 상술한 실시예에 한정되지 않으며, 다음의 특허청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 포함된다.

1 : 외부 장치 10 : 제어기
11 : 메인 CPU 12 : 서브 CPU
13 : 통신 드라이버

Claims (6)

1. 외부 장치로부터 통신 가능하게 연결된 제어기의 메인 CPU에 제어기 내 각 CPU의 리프로그래밍을 위한 프로그램이 포함된 통합 HEX 파일을 전송하는 단계;
   상기 제어기의 메인 CPU가 다운로드한 통합 HEX 파일의 프로그램을 실행시키는 단계; 및
   상기 메인 CPU에서 통합 HEX 파일 내 포함된 서브 CPU별 HEX 코드를 상기 프로그램에 의해 제어기 내 각 서브 CPU에 전송하여 서브 CPU의 리프로그래밍이 수행되도록 하는 단계;
   를 포함하고,
   상기 통합 HEX 파일은 메인 CPU에 다운로드될 프로그램을 포함하는 메인 CPU의 HEX 코드와, 리프로그래밍을 위해 각 서브 CPU에 다운로드될 HEX 코드들을 포함하는 것을 특징으로 하는 제어기 내 CPU의 리프로그래밍 방법.
   
2. 삭제
3. 청구항 1에 있어서,
   상기 메인 CPU의 HEX 코드에 포함된 프로그램은 각 서브 CPU에 HEX 코드를 전달하기 위해 각 서브 CPU에 대한 통신 로직 및 서브 CPU 다운로드 로직을 포함하는 것을 특징으로 하는 제어기 내 CPU의 리프로그래밍 방법.
   
4. 청구항 1에 있어서,
   상기 각 서브 CPU의 HEX 코드는 해당 서브 CPU의 리프로그래밍을 위한 정보 및 다운로드될 프로그램 내용을 포함하는 것을 특징으로 하는 제어기 내 CPU의 리프로그래밍 방법.
   
5. 청구항 1에 있어서,
   상기 메인 CPU의 HEX 코드에 포함된 프로그램은 실행 후 서브 CPU 다운로드 로직으로 진입하여 서브 CPU를 부트 모드로 진입시킨 뒤 해당 서브 CPU의 HEX 코드를 전송하는 과정을 제어기 내 전체 서브 CPU에 대해 순차적으로 반복 수행하여 리프로그래밍을 완료하는 것을 특징으로 하는 제어기 내 CPU의 리프로그래밍 방법.
   
6. 청구항 1, 청구항 3, 청구항 4, 청구항 5 중 어느 한 항에 있어서,
   상기 메인 CPU와 서브 CPU는 SPI 통신을 통해 1:N(여기서, N은 서브 CPU의 개수임)으로 연결되는 것을 특징으로 하는 제어기 내 CPU의 리프로그래밍 방법.

Images