KR101412869B1 - Power amplifier, and operating method thereof - Google Patents

Power amplifier, and operating method thereof Download PDF

Info

Publication number
KR101412869B1
KR101412869B1 KR1020120122615A KR20120122615A KR101412869B1 KR 101412869 B1 KR101412869 B1 KR 101412869B1 KR 1020120122615 A KR1020120122615 A KR 1020120122615A KR 20120122615 A KR20120122615 A KR 20120122615A KR 101412869 B1 KR101412869 B1 KR 101412869B1
Authority
KR
South Korea
Prior art keywords
circuit
power amplifier
bias
magnitude
bias signal
Prior art date
Application number
KR1020120122615A
Other languages
Korean (ko)
Other versions
KR20140055565A (en
Inventor
김남흥
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020120122615A priority Critical patent/KR101412869B1/en
Publication of KR20140055565A publication Critical patent/KR20140055565A/en
Application granted granted Critical
Publication of KR101412869B1 publication Critical patent/KR101412869B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
    • H03F1/0266—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A by using a signal derived from the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 디지타이저 펜, 입력 장치 및 그 동작 방법에 관한 것이다. 본 발명에 따르면, 소정의 입력 신호를 증폭하여 출력 신호를 생성하는 증폭 회로부, 상기 증폭 회로에 바이어스 신호를 공급하는 바이어스 회로부, 및 상기 바이어스 신호의 크기에 따라 출력 임피던스 정합을 수행하는 가변 임피던스 정합부를 포함하고, 상기 바이어스 회로부는 상기 증폭 회로부의 동작 조건에 따라 상기 증폭 회로에 공급하는 바이어스 신호의 크기를 조절하는 전력 증폭기를 제안한다. The present invention relates to a digitizer pen, an input device and a method of operation thereof. According to the present invention, there is provided a variable impedance matching unit for amplifying a predetermined input signal to generate an output signal, a bias circuit for supplying a bias signal to the amplifying circuit, and a variable impedance matching unit for performing output impedance matching according to the magnitude of the bias signal And the bias circuit part adjusts a magnitude of a bias signal supplied to the amplifying circuit according to an operating condition of the amplifying circuit part.

Figure R1020120122615
Figure R1020120122615

Description

전력 증폭기, 및 그 동작 방법{POWER AMPLIFIER, AND OPERATING METHOD THEREOF}POWER AMPLIFIER, AND OPERATING METHOD THEREOF

본 발명은 전력 증폭기의 동작 조건에 따라 전력 증폭기에 공급하는 바이어스 신호의 크기를 다르게 조절함으로써, 동작 효율을 개선함과 동시에 전력 증폭기가 구비되는 전자 기기의 전력 소모를 줄일 수 있는 전력 증폭기, 전력 증폭기의 바이어스 회로, 및 그 동작 방법에 관한 것이다.
The present invention relates to a power amplifier that improves operation efficiency and reduces power consumption of an electronic device equipped with a power amplifier by adjusting the size of a bias signal supplied to the power amplifier according to operating conditions of the power amplifier, And a method of operating the bias circuit.

이동통신 기술 및 모바일 단말기의 지속적인 발전에 따라 모바일 단말기에서 신호를 증폭하는 전력 증폭기에 대한 수요도 함께 늘어나는 추세이다. 제한된 폼팩터를 갖는 모바일 단말기의 특성상, 최근에는 집적화에 적합한 CMOS 기술을 이용한 전력 증폭기에 관한 연구가 활발하게 진행되고 있다. As mobile communication technologies and mobile terminals continue to evolve, demand for power amplifiers for amplifying signals in mobile terminals is also increasing. Recently, a power amplifier using CMOS technology suitable for integration has been actively studied due to the characteristics of a mobile terminal having a limited form factor.

특히 모바일 단말기에 적용되는 WiFi 모듈의 경우, 무선(Radio Frequency) 신호를 증폭할 수 있는 전력 증폭기를 포함한다. 현재 모바일 단말기에서 이용하는 WiFi 규격은 802.11 a/b/n 이며, 최근에는 그 규격이 802.11 ac까지 확장되는 추세이다. 802.11 ac 규격을 만족시키기 위해 오류 벡터 크기(Error Vector Magnitude, EVM) 스펙이 강화되는 추세이며, 강화된 오류 벡터 크기 스펙을 만족시키기 위해서는 증폭기에 공급하는 바이어스 신호의 크기를 높여야 한다.In particular, a WiFi module applied to a mobile terminal includes a power amplifier capable of amplifying a radio frequency signal. Currently, the WiFi standard used in mobile terminals is 802.11 a / b / n, and the standard is expanding to 802.11 ac in recent years. In order to satisfy the 802.11 ac specification, the error vector magnitude (EVM) specification is intensified. In order to satisfy the enhanced error vector size specification, the size of the bias signal supplied to the amplifier must be increased.

그러나 통상 휴대용 배터리로 동작하는 모바일 단말기에서 전력 증폭기에 공급되는 바이어스 신호의 크기를 원하는 만큼 무한정 높이는 경우, 이는 배터리 소모량 증가에 따른 모바일 단말기의 사용 시간 감소 및 전력 증폭기의 효율 저하 등으로 이어진다. 특히 최근 모바일 단말기는 대용량 메모리와 쿼드코어 급 프로세서를 장착하고 있어 전력 증폭기 이외의 모듈에서 소모하는 배터리 전력량도 매우 높기 때문에, 전력 증폭기에서 소모하는 배터리 전력량이 증가하는 것은 사용자에게 직접적인 불편을 초래할 수 있다.However, if the magnitude of the bias signal supplied to the power amplifier is increased indefinitely as desired in a mobile terminal operating as a portable battery, the use time of the mobile terminal is decreased and the efficiency of the power amplifier is decreased due to an increase in battery consumption. In particular, since the mobile terminal is equipped with a large-capacity memory and a quad-core processor, the amount of battery power consumed by the module other than the power amplifier is very high, so that the increase in the battery power consumed by the power amplifier may directly cause inconvenience to the user .

인용발명1은 스마트 전력 증폭기에 관한 것으로, 바이어스 전압, 전류를 조절하고, 전력 증폭 회로의 출력단에 임피던스 정합 회로를 연결하여 전력 증폭기의 효율을 개선하는 내용을 개시하고 있다. 또한, 인용발명2는 전력 증폭기 및 그 제어 방법에 관한 것으로, 고출력 및 저출력 증폭기를 별도로 구비하여 동작 효율을 개선하고자 하는 내용을 개시하고 있다. 인용발명 1, 2 모두 전력 증폭기의 효율을 개선하고자 하는 내용을 개시하고 있으나, 출력 임피던스를 가변하여 임피던스 정합을 달성하고 바이어스 신호의 크기를 조절함과 동시에, 하나의 전력 증폭 회로만을 이용하여 전력 소모량을 줄이고 동시에 효율까지 개선할 수 있는 내용은 포함하고 있지 않다.
Reference 1 discloses a smart power amplifier in which the bias voltage and current are adjusted and an impedance matching circuit is connected to the output terminal of the power amplifier circuit to improve the efficiency of the power amplifier. Reference 2 also relates to a power amplifier and a control method thereof, and discloses a technique for improving operation efficiency by separately providing a high output and a low output amplifier. Although the first and second cited references 1 and 2 disclose a method for improving the efficiency of a power amplifier, the output impedance is varied to achieve impedance matching, the bias signal size is adjusted, and only one power amplifier circuit But it does not include contents that can improve efficiency at the same time.

한국공개특허공보 KR 10-2004-0076958Korean Patent Publication No. 10-2004-0076958 한국공개특허공보 KR 10-2005-0033280Korean Patent Publication No. 10-2005-0033280

본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로, 동작 조건에 따라 전력 증폭 회로에 공급되는 바이어스 신호의 크기를 조절하여 전력 소모량을 최적화한다. 또한, 임피던스 값을 가변할 수 있는 출력 임피던스 정합 회로를 전력 증폭 회로의 출력단에 연결함으로써 효율 개선 및 출력 임피던스의 미스 매치를 보정할 수 있는 전력 증폭기를 제안한다.
SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and it is an object of the present invention to optimize power consumption by adjusting a bias signal supplied to a power amplification circuit according to operating conditions. Further, there is proposed a power amplifier capable of correcting a mismatch of efficiency improvement and output impedance by connecting an output impedance matching circuit capable of varying the impedance value to the output terminal of the power amplifier circuit.

본 발명의 제1 기술적인 측면에 따르면, 소정의 입력 신호를 증폭하여 출력 신호를 생성하는 증폭 회로부, 상기 증폭 회로부에 바이어스 신호를 공급하는 바이어스 회로부 및 상기 바이어스 신호의 크기에 따라 출력 임피던스 정합을 수행하는 가변 임피던스 정합부를 포함하고, 상기 바이어스 회로부는, 상기 바이어스 신호를 출력하는 신호 생성부 및 상기 증폭 회로부의 동작 조건에 따라 서로 다른 제어값을 생성하여 상기 신호 생성부가 출력하는 상기 바이어스 신호의 크기를 조절하는 제어 회로부를 포함하는 전력 증폭기를 제안한다.According to a first technical aspect of the present invention, there is provided an amplifier circuit comprising: an amplification circuit section for amplifying a predetermined input signal to generate an output signal; a bias circuit section for supplying a bias signal to the amplification circuit section; Wherein the bias circuit unit includes a signal generator for outputting the bias signal and a control signal generator for generating different control values according to an operation condition of the amplifier circuit unit and controlling a size of the bias signal output from the signal generator, And a control circuit for controlling the power amplifier.

또한, 상기 가변 임피던스 정합부는, 상기 바이어스 신호의 크기에 따라 온/오프가 제어되는 복수의 스위치, 및 상기 복수의 스위치에 연결되는 복수의 커패시터를 포함하는 전력 증폭기를 제안한다.The variable impedance matching unit further includes a plurality of switches whose ON / OFF is controlled according to the magnitude of the bias signal, and a plurality of capacitors connected to the plurality of switches.

또한, 상기 바이어스 회로부는, 상기 바이어스 신호를 출력하는 신호 생성부, 및 상기 증폭 회로부의 동작 조건에 따라 서로 다른 제어값을 생성하여 상기 신호 생성부가 출력하는 상기 바이어스 신호의 크기를 조절하는 제어 회로부를 포함하는 전력 증폭기를 제안한다.The bias circuit includes a signal generator for outputting the bias signal and a control circuit for generating different control values according to the operation conditions of the amplifier circuit and adjusting the size of the bias signal output from the signal generator, And a power amplifier.

또한, 상기 제어 회로부는 상기 증폭 회로부의 동작 조건에 따라 하이(HIGH) 및 로우(LOW) 값 중 어느 하나를 수신하여 동작하는 스위칭 소자를 포함하고, 상기 신호 생성부는 상기 스위칭 소자의 출력 값에 따라 서로 다른 크기의 전류를 출력하는 복수의 트랜지스터를 포함하는 전력 증폭기를 제안한다.The control circuit section may include a switching element which is operated by receiving either a high or a low value according to an operating condition of the amplifying circuit section, A power amplifier including a plurality of transistors for outputting currents of different sizes is proposed.

또한, 상기 스위칭 소자는, 상기 증폭 회로부의 동작 조건에 따라 하이(HIGH) 값을 수신하면, 상기 복수의 트랜지스터가 출력하는 전류의 크기가 증가하도록 턴-온 동작하는 전력 증폭기를 제안한다.Further, the switching device turns on the power amplifier in such a manner that the magnitude of the current output from the plurality of transistors is increased when receiving a HIGH value according to an operating condition of the amplifying circuit.

또한, 상기 스위칭 소자는, 상기 증폭 회로부의 동작 조건에 따라 로우(LOW) 값을 수신하면, 상기 복수의 트랜지스터가 출력하는 전류의 크기가 감소하도록 턴-오프 동작하는 전력 증폭기를 제안한다.In addition, the switching device turns on the power amplifier in such a manner that the magnitude of the current output from the plurality of transistors is reduced when a low value is received according to an operating condition of the amplifying circuit.

또한, 상기 증폭 회로부의 동작 조건은 오류 벡터 크기(ERROR VECTOR MAGNITUDE) 조건을 포함하는 전력 증폭기를 제안한다.
In addition, the operating condition of the amplifying circuit part includes a power amplifier including an ERROR VECTOR MAGNITUDE condition.

한편, 본 발명의 제2 기술적인 측면에 따르면, 전력 증폭 회로의 동작 조건을 결정하는 단계, 상기 동작 조건에 따라서 스위칭 소자가 턴-온 또는 턴-오프 동작하는 단계, 상기 스위칭 소자의 동작에 따라서 상기 전력 증폭 회로에 공급하는 바이어스 신호를 결정하는 단계, 및 상기 바이어스 신호의 크기에 기초하여 상기 전력 증폭 회로의 출력단에 연결된 임피던스 정합 회로의 임피던스 값을 제어하는 단계를 포함하는 전력 증폭기의 동작 방법을 제안한다.According to a second technical aspect of the present invention, there is provided a method for controlling a power amplification circuit, comprising the steps of: determining an operation condition of a power amplification circuit; turning on or off a switching element according to the operation condition; The method comprising: determining a bias signal to be supplied to the power amplifier circuit; and controlling an impedance value of an impedance matching circuit connected to an output terminal of the power amplifier circuit based on the magnitude of the bias signal. I suggest.

또한, 상기 동작 조건 결정 단계는, 상기 전력 증폭 회로의 오류 벡터 크기(ERROR VECTOR MAGNITUDE) 조건에 기초하여 상기 동작 조건을 결정하는 전력 증폭기의 동작 방법을 제안한다.In addition, the operating condition determining step determines a working condition of the power amplifier based on an error vector magnitude condition of the power amplifying circuit.

또한, 상기 동작 단계는, 상기 동작 조건이 하이(HIGH) 모드로 결정되면 상기 스위칭 소자가 턴-온 동작하고, 상기 동작 조건이 로우(LOW) 모두로 결정되면 상기 스위칭 소자가 턴-오프 동작하는 전력 증폭기의 동작 방법을 제안한다.In addition, in the operation step, when the operating condition is determined as a HIGH mode, the switching element is turned on, and when the operating condition is determined as LOW, the switching element is turned off We propose the operation method of the power amplifier.

또한, 상기 바이어스 신호 결정 단계는, 상기 스위칭 소자가 턴-온 동작하면 상기 전력 증폭 회로에 공급하는 바이어스 신호의 크기를 증가시키고, 상기 스위칭 소자가 턴-오프 동작하면 상기 전력 증폭 회로에 공급하는 바이어스 신호의 크기를 감소시키는 전력 증폭기의 동작 방법을 제안한다.The bias signal determination step may increase the magnitude of the bias signal supplied to the power amplification circuit when the switching element is turned on and when the switching element is turned off, We propose a method of operating a power amplifier that reduces the size of a signal.

또한, 상기 바이어스 신호 결정 단계는, 상기 스위칭 소자의 턴-온 또는 턴-오프 동작에 따라서 제어되는 복수의 트랜지스터의 전류에 의해 상기 바이어스 신호의 크기를 결정하는 전력 증폭기의 동작 방법을 제안한다.
In addition, the bias signal determination step determines the magnitude of the bias signal by the currents of the plurality of transistors controlled in accordance with the turn-on or turn-off operation of the switching element.

본 발명에 따르면 동작 조건에 따라 전력 증폭 회로에 공급하는 바이어스 신호의 크기를 제어하고, 출력 임피던스 정합 회로의 임피던스 값을 변화시켜 출력 임피던스의 미스 매치를 보정한다. 따라서, 전력 증폭 회로의 효율을 개선하고 전력 소모량을 절감할 수 있다. 특히, 제한된 전력량을 갖는 배터리로 동작하는 모바일 기기에 적용되는 전력 증폭 회로에서 배터리 사용량을 늘려 사용자에게 높은 편의성을 제공할 수 있다.
According to the present invention, the magnitude of the bias signal supplied to the power amplifier circuit is controlled according to the operating condition, and the impedance value of the output impedance matching circuit is changed to correct the mismatch of the output impedance. Therefore, the efficiency of the power amplifier circuit can be improved and the power consumption can be reduced. In particular, it is possible to provide a high convenience to a user by increasing the battery usage in a power amplifier circuit applied to a battery-operated mobile device having a limited power amount.

도 1은 본 발명의 실시예에 따른 전력 증폭기를 간단하게 나타낸 블록도이다.
도 2는 본 발명의 실시예에 따른 전력 증폭기의 회로 구성의 일례를 나타낸 회로도이다.
도 3 및 도 4는 본 발명의 실시예에 따른 전력 증폭기의 동작을 설명하는 데에 제공되는 그래프이다.
도 5는 본 발명의 실시예에 따른 전력 증폭기의 동작 방법을 설명하는 데에 제공되는 흐름도이다.1 is a block diagram briefly showing a power amplifier according to an embodiment of the present invention.
2 is a circuit diagram showing an example of a circuit configuration of a power amplifier according to an embodiment of the present invention.
3 and 4 are graphs provided to explain the operation of the power amplifier according to the embodiment of the present invention.
5 is a flowchart illustrating a method of operating a power amplifier according to an embodiment of the present invention.

후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭한다.The following detailed description of the invention refers to the accompanying drawings, which illustrate, by way of illustration, specific embodiments in which the invention may be practiced. These embodiments are described in sufficient detail to enable those skilled in the art to practice the invention. It should be understood that the various embodiments of the present invention are different, but need not be mutually exclusive. For example, certain features, structures, and characteristics described herein may be implemented in other embodiments without departing from the spirit and scope of the invention in connection with an embodiment. It is also to be understood that the position or arrangement of the individual components within each disclosed embodiment may be varied without departing from the spirit and scope of the invention. The following detailed description is, therefore, not to be taken in a limiting sense, and the scope of the present invention is to be limited only by the appended claims, along with the full scope of equivalents to which such claims are entitled, if properly explained. In the drawings, like reference numerals refer to the same or similar functions throughout the several views.

이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 본 발명의 실시예들에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention.

도 1은 본 발명의 실시예에 따른 전력 증폭기를 간단하게 나타낸 블록도이다.1 is a block diagram briefly showing a power amplifier according to an embodiment of the present invention.

도 1을 참조하면, 본 실시예에 따른 전력 증폭기는 입력 신호(RF_in)를 수신하여 증폭함으로써 출력 신호(RF_out)를 생성하는 증폭 회로부(110), 증폭 회로부(110)에 바이어스 신호 Ibias를 공급하는 바이어스 회로부(120), 및 증폭 회로부(110)의 출력단에 연결되어 출력 임피던스 정합을 수행하는 가변 임피던스 정합부(130)를 포함한다. 1, the power amplifier according to this embodiment supplies the bias signal I bias to the amplifier circuit 110, amplifier circuit 110 for generating an output signal (RF_out) by amplifying and receiving an input signal (RF_in) And a variable impedance matching unit 130 connected to an output terminal of the amplification circuit unit 110 and performing output impedance matching.

증폭 회로부(110)는 CMOS 공정에 의해 제조될 수 있으며, 하나 이상의 트랜지스터를 포함할 수 있다. 가장 간단하게는, 바이어스 신호 Ibias를 소스로 입력받는 트랜지스터를 포함하는 구조를 가질 수 있다. 이때, 입력 신호(RF_in)는 트랜지스터의 게이트로 입력되고 증폭된 출력 신호(RF_out)는 트랜지스터의 드레인 단자를 통해 출력될 수 있다. 다른 실시예로는 2개의 트랜지스터를 포함하는 캐스코드(Cascode) 구조로 전력 증폭 회로가 구성될 수도 있으며, 그 외에 다양한 변형 실시예가 적용될 수 있음은 물론이다.
The amplification circuitry 110 may be fabricated by a CMOS process and may include one or more transistors. In the simplest case, it may have a structure including a transistor receiving a bias signal I bias as a source. At this time, the input signal RF_in may be input to the gate of the transistor and the amplified output signal RF_out may be output through the drain terminal of the transistor. In another embodiment, the power amplifying circuit may be constituted by a cascode structure including two transistors, and various other modified embodiments may be applied.

바이어스 회로부(120)는 증폭 회로부(110)가 동작하는 데에 필요한 바이어스 신호 Ibias를 생성, 공급한다. 바이어스 회로부(120) 역시 증폭 회로부(110)와 마찬가지로 하나 이상의 트랜지스터를 포함할 수 있다. 특히 본 발명에서는 바이어스 회로부(120)가 고정된 크기의 바이어스 신호 Ibias를 공급하는 것이 아니라, 전력 증폭기(100)의 동작 조건에 따라 서로 다른 크기를 갖는 바이어스 신호 Ibias를 생성한다. 따라서, 전력 증폭기(100)의 동작 조건, 환경에 따라 증폭 회로부(110)가 소모하는 전력량이 달라지므로, 한정된 배터리로 동작하는 모바일 기기에 최적화된 전력 증폭기(100)를 제공할 수 있다.The bias circuit unit 120 generates and supplies a bias signal I bias necessary for the amplification circuit unit 110 to operate. The bias circuit unit 120 may include one or more transistors as in the case of the amplification circuit unit 110. Particularly, in the present invention, the bias circuit 120 does not supply a fixed bias signal I bias , but generates a bias signal I bias having different magnitudes according to the operating conditions of the power amplifier 100. Therefore, since the amount of power consumed by the amplifier circuit unit 110 varies depending on the operating conditions and the environment of the power amplifier 100, it is possible to provide the power amplifier 100 optimized for a mobile device operating with a limited battery.

바이어스 회로부(120)가 생성하는 바이어스 신호 Ibias를 결정하는 동작 조건은 오류 벡터 크기(Error Vector Magnitude, EVM) 스펙에 따라 결정될 수 있다. 일례로, 본 발명에 따른 전력 증폭기(100)가 802.11ac 규격에 따른 WiFi 모듈에 적용되는 경우를 가정하면, 256QAM(구조 진폭 변조)에 따른 변조 방식을 사용해야 하고 1.8% 미만의 오류 벡터 크기 스펙을 만족시켜야 한다. 따라서, 기존의 802.11a와 같은 규격보다 더 높은 크기의 바이어스 신호를 필요로 한다. The operating condition for determining the bias signal Ibias generated by the bias circuit unit 120 may be determined according to an Error Vector Magnitude (EVM) specification. For example, assuming that the power amplifier 100 according to the present invention is applied to a WiFi module according to the 802.11ac standard, it is necessary to use a modulation scheme according to 256QAM (Structural Amplitude Modulation) and to set an error vector size specification of less than 1.8% Should satisfy. Therefore, a bias signal of a size larger than that of the conventional 802.11a standard is required.

반면, WiFi 모듈에서 802.11a 규격의 64QAM에 따른 변조 방식을 사용하는 경우에는 3% 미만의 오류 벡터 크기 스펙을 만족시키면 된다. 결국, WiFi 모듈에서 필요로 하는 오류 벡터 크기 스펙에 관계없이 일률적으로 1.8% 미만의 오류 벡터 크기 스펙을 만족시키기 위한 바이어스 신호 Ibias를 공급하는 것은 동작 조건 및 환경에 따라 불필요한 전력 소모를 유발할 수 있다. 따라서 본 발명에서는, 전력 증폭기(100)의 동작 조건 및 환경 등에 따라서 바이어스 회로부(120)가 생성하는 바이어스 신호 Ibias의 크기를 가변함으로써, 동작 조건에 최적화된 효율을 달성하고 그로부터 전력 소모량을 줄일 수 있는 회로 구성을 제안한다.On the other hand, in the case of using the modulation scheme according to the 64QAM of the 802.11a standard in the WiFi module, the error vector size specification of less than 3% can be satisfied. As a result, supplying the bias signal I bias to satisfy the error vector size specification of less than 1.8% uniformly irrespective of the error vector size specification required by the WiFi module may cause unnecessary power consumption depending on operating conditions and environments . Therefore, in the present invention, by varying the magnitude of the bias signal Ibias generated by the bias circuit unit 120 in accordance with the operating conditions and environment of the power amplifier 100, it is possible to achieve the efficiency optimized for the operating conditions and reduce the power consumption therefrom The proposed circuit configuration is shown in Fig.

이를 위해, 바이어스 회로부(120)는 동작 조건에 대한 정보를 외부로부터 받아들이고, 그로부터 바이어스 신호 Ibias의 크기를 결정할 수 있다. 일례로, 전력 증폭기(100)가 적용된 WiFi 모듈에서 1.8% 미만의 오류 벡터 크기 스펙을 요구하는 경우 - WiFi 모듈이 802.11ac 규격으로 동작하는 경우 - 에는 하이(High) 모드로 동작 조건을 설정할 수 있다. 반대로, WiFi 모듈에서 3% 미만의 오류 벡터 크기 스펙을 요구하는 경우 - WiFi 모듈이 802.11a 규격으로 동작하는 경우 - 에는 로우(Low) 모드로 동작 조건을 설정할 수 있다.To this end, the bias circuit unit 120 can receive information on the operating condition from the outside and determine the size of the bias signal Ibias therefrom. For example, if the WiFi module requires less than 1.8% error vector size specification in the WiFi module to which the power amplifier 100 is applied, then the operating condition can be set to a high mode when the WiFi module is operating in the 802.11ac standard . Conversely, if the WiFi module requires an error vector size specification of less than 3% - if the WiFi module is operating in the 802.11a standard - the operating conditions can be set to a low mode.

바이어스 회로부(120)는 하이(High) 또는 로우(Low) 모드에 따라 바이어스 신호 Ibias를 생성하는 하나 이상의 트랜지스터의 동작을 제어하는 스위칭 소자를 적어도 하나 포함할 수 있다. 스위칭 소자는 하이(High) 또는 로우(Low) 모드에서 턴-온 또는 턴-오프 동작하여 바이어스 회로부(120)에 포함된 트랜지스터에 흐르는 전류량을 증가 또는 감소시킬 수 있으며, 이와 같은 동작을 통해 증폭 회로부(110)에 공급되는 바이어스 신호 Ibias의 크기를 조절할 수 있다.
Bias circuitry 120 may include at least one switching element that controls the operation of one or more transistors that produce a bias signal Ibias in accordance with the High or Low mode. The switching element may be turned on or off in the high or low mode to increase or decrease the amount of current flowing through the transistor included in the bias circuit part 120. Through this operation, The magnitude of the bias signal Ibias supplied to the first transistor 110 can be adjusted.

가변 임피던스 정합부(130)는 증폭 회로부(110)의 출력단에 연결되어 출력 임피던스 정합을 수행한다. 하나의 동작 조건에 따라 고정된 크기의 바이어스 신호 Ibias로 증폭 회로부(110)가 동작하는 경우에는 출력 임피던스의 변동이 크지 않지만, 본 발명과 같이 동작 조건에 따라 다른 크기의 바이어스 신호 Ibias가 증폭 회로부(110)에 공급되는 경우에는 출력 임피던스 변화에 따른 미스 매치가 발생할 수 있다. 따라서, 가변 임피던스 정합부(130)는 이러한 미스 매치를 보정하는 역할을 수행한다.The variable impedance matching unit 130 is connected to the output terminal of the amplification circuit unit 110 to perform output impedance matching. When amplified with the bias signal I bias of a fixed size in accordance with an operating condition circuit 110 operation, but the change of the output impedance high, the bias signal I bias of different sized amplification in accordance with the operating conditions as in the present invention When supplied to the circuit unit 110, a mismatch due to a change in output impedance may occur. Accordingly, the variable impedance matching unit 130 plays a role of correcting the mismatch.

이를 위해, 가변 임피던스 정합부(130)는 복수의 커패시터와, 복수의 커패시터에 연결된 스위칭 소자로 구성된 가변 커패시터(Tunable Capacitor)를 포함할 수 있다. 복수의 커패시터에 연결된 스위칭 소자는 전력 증폭기(100)의 동작 조건에 따라 각각 온/오프가 제어되며, 그에 따라 가변 임피던스 정합부(130)가 제공하는 출력 임피던스 값이 결정될 수 있다.
To this end, the variable impedance matching unit 130 may include a plurality of capacitors and a variable capacitor formed of a switching element connected to the plurality of capacitors. The switching elements connected to the plurality of capacitors are controlled on / off in accordance with the operating conditions of the power amplifier 100, and the output impedance value provided by the variable impedance matching unit 130 can be determined accordingly.

도 2는 본 발명의 실시예에 따른 전력 증폭기의 회로 구성의 일례를 나타낸 회로도이다.2 is a circuit diagram showing an example of a circuit configuration of a power amplifier according to an embodiment of the present invention.

도 2를 참조하면, 본 실시예에 따른 전력 증폭기(200)는 증폭 회로부(210), 바이어스 회로부(220), 가변 임피던스 정합부(230)를 포함할 수 있다. 증폭 회로부(210)는 입력 신호(RF_in)를 증폭하여 출력 신호(RF_out)를 생성하고, 동작에 필요한 전원 신호(Vcc)와 바이어스 신호를 수신한다. 앞서 설명한 바와 같이 증폭 회로부(210)는 하나 이상의 트랜지스터를 포함할 수 있으며 CMOS 공정에 의해 제조될 수 있다.
Referring to FIG. 2, the power amplifier 200 according to the present embodiment may include an amplifier circuit portion 210, a bias circuit portion 220, and a variable impedance matching portion 230. The amplification circuit unit 210 amplifies the input signal RF_in to generate an output signal RF_out and receives a power supply signal Vcc and a bias signal necessary for the operation. As described above, the amplification circuit portion 210 may include one or more transistors and may be manufactured by a CMOS process.

바이어스 회로부(220)는 전류 형태로 바이어스 신호를 생성하는 복수의 트랜지스터(TR_LOW, TR-high)를 포함하는 신호 생성부와, 바이어스 신호의 크기를 조절하기 위한 제어 회로부(225)를 포함할 수 있다. 제어 회로부(225)는 도 2에 도시된 바와 같이 스위칭 소자 TR_h/l 와 저항 R_ref_low2을 포함할 수 있으며, 스위칭 소자 TR_h/l 의 턴-온 및 턴-오프는 전력 증폭기(200)의 동작 조건을 나타내는 제어 신호(high/low)에 의해 결정될 수 있다. 이하, 도 2의 회로도를 참조하여 전력 증폭기(200)의 전반적인 동작을 설명한다.The bias circuit unit 220 may include a signal generating unit including a plurality of transistors TR_LOW and TR-high for generating a bias signal in the form of a current and a control circuit unit 225 for adjusting the amplitude of the bias signal . The control circuit unit 225 may include a switching device TR_h / l and a resistor R_ref_low2 as shown in FIG. 2, and the turn-on and turn-off of the switching device TR_h / (High / low). Hereinafter, the overall operation of the power amplifier 200 will be described with reference to the circuit diagram of FIG.

제어 신호가 하이(High) 모드로 설정되면, 스위칭 소자 TR_h/l이 턴-온된다. 스위칭 소자 TR_h/l이 턴-온됨에 따라 스위칭 소자 TR_h/l 의 출력단에 연결된 저항 R_ref_low2이 저항 R_ref_low1과 병렬로 연결된다. 따라서 트랜지스터 TR_high에 흐르는 전류가 증가하게 되며, 바이어스 전압 Vbias가 증가하여 증폭 회로부(210)에 공급되는 바이어스 신호의 크기 역시 증가하게 된다. 따라서, 하이(High) 모드에서 요구하는 오류 벡터 크기 조건(EVM < 1.8%)을 만족시킬 수 있는 바이어스 신호를 생성, 공급할 수 있다.When the control signal is set to the high mode, the switching element TR_h / l is turned on. As the switching element TR_h / l is turned on, the resistor R_ref_low2 connected to the output terminal of the switching element TR_h / 1 is connected in parallel with the resistor R_ref_low1. Therefore, it is the current flowing through the transistor TR_high increases, the increased size of the bias signal supplied by increasing the bias voltage V bias to the amplifying circuit unit 210, too. Therefore, it is possible to generate and supply a bias signal that can satisfy the error vector magnitude condition (EVM <1.8%) required in the high mode.

반면 제어 신호가 로우(Low) 모드로 설정되면, 스위칭 소자 TR_h/l이 턴-오프된다. 스위칭 소자 TR_h/l이 턴-오프됨에 따라 하이(High) 모드에서 저항 R_ref_low1과 병렬로 연결되는 저항 R_ref_low2의 영향이 사라진다. 결국, 트랜지스터 TR_high에는 저항 R_ref_low1만 연결되므로 트랜지스터 TR_high에 흐르는 전류가 감소하게 되고, 그에 따라 바이어스 전압 Vbias 및 증폭 회로부(210)에 공급되는 바이어스 신호의 크기가 감소하게 된다. 따라서, 로우(Low) 모드에서 요구하는 오류 벡터 크기 조건(EVM < 3%)을 만족함은 물론, 전체적인 전력 소모량을 줄여 효율을 높일 수 있다.On the other hand, when the control signal is set to the low mode, the switching element TR_h / l is turned off. As the switching element TR_h / l is turned off, the influence of the resistor R_ref_low2 connected in parallel with the resistor R_ref_low1 in the high mode disappears. As a result, transistor TR_high a loose connection only resistance R_ref_low1 becomes the current flowing through the transistor TR_high reduced, thereby reducing the magnitude of the bias signal supplied to the bias voltage V bias and amplifying circuit unit 210 accordingly. Therefore, not only satisfying the error vector size condition (EVM <3%) required in the low mode, but also reducing the overall power consumption, the efficiency can be increased.

한편, 동작 조건에 의해 바이어스 회로부(220)가 증폭 회로부(210)에 공급하는 바이어스 신호의 크기가 달라지므로, 증폭 회로부(210)에 포함되는 증폭 소자(PA)의 출력 임피던스 역시 동작 조건에 의해 달라진다. 따라서, 하이(High) 모드와 로우(Low) 모드 각각에 맞는 출력 임피던스를 맞추기 위한 가변 임피던스 정합부(230)가 증폭 소자(PA)의 출력단에 연결될 수 있다. Since the bias signal supplied to the amplifying circuit unit 210 by the bias circuit unit 220 varies depending on the operating conditions, the output impedance of the amplifying device PA included in the amplifying circuit unit 210 also varies depending on the operating conditions . Therefore, the variable impedance matching unit 230 for matching the output impedance to the high mode and the low mode can be connected to the output terminal of the amplifier PA.

한편, 상기 바이어스 회로부(220)는, 도 2에 도시되어 있는 바와 같이, 트랜지스터(TR_LOW, TR_supply), 커패시터(C_ref), 저항(R_supply)과 같은 소자를 더 포함할 수 있다.
The bias circuit unit 220 may further include elements such as transistors TR_LOW and TR_supply, a capacitor C_ref and a resistor R_supply as shown in FIG.

가변 임피던스 정합부(230)는 복수의 커패시터(C1~3, Cf)와 하나 이상의 인덕터(L_out, Lf)를 포함할 수 있다. 복수의 커패시터(C1~3, Cf) 중 적어도 일부는 스위칭 블록(233)과 연결되며, 스위칭 블록(233)에 포함되는 스위칭 소자는 커패시터(C1~3) 각각에 직렬로 연결될 수 있다. 즉, 복수의 커패시터(C1~3, 235)와 스위칭 블록(233)은 가변 커패시터(Tunable Capacitor)로 동작할 수 있다. The variable impedance matching unit 230 may include a plurality of capacitors C1 to Cf and one or more inductors L_out and Lf. At least some of the plurality of capacitors C1 to C3 and Cf may be connected to the switching block 233 and the switching devices included in the switching block 233 may be connected to each of the capacitors C1 to C3 in series. That is, the plurality of capacitors C1 to C3 and 235 and the switching block 233 can operate as a variable capacitor.

하이(High) 또는 로우(Low) 모드에 따라 스위칭 블록(233)에 포함되는 스위칭 소자 각각의 온/오프를 제어함으로써, 출력 임피던스에 복수의 커패시터(C1~3)를 선택적으로 포함시킬 수 있고, 그로부터 출력 임피던스를 변화시킬 수 있다. 일례로, 하이(High) 모드에서는 스위칭 블록(233)에 포함되는 스위칭 소자를 오프시키고, 로우(Low) 모드에서는 스위칭 소자를 온시킴으로써 출력 임피던스의 미스 매치를 보정할 수 있다.
The plurality of capacitors C1 to C3 can be selectively included in the output impedance by controlling ON / OFF of each of the switching elements included in the switching block 233 in accordance with the high or low mode, And the output impedance can be changed therefrom. For example, in the high mode, the switching element included in the switching block 233 is turned off, and in the low mode, the switching element is turned on to correct the mismatch of the output impedance.

도 3 및 도 4는 본 발명의 실시예에 따른 전력 증폭기의 동작을 설명하는 데에 제공되는 그래프이다.3 and 4 are graphs provided to explain the operation of the power amplifier according to the embodiment of the present invention.

도 3은 평균 출력 전력과 그에 따른 오류 벡터 크기를 나타낸 그래프이다. 앞서 설명한 바와 같이, 하이(High) 모드에서는 1.8% 이하의 오류 벡터 크기 조건을 만족해야 하고, 로우(Low) 모드에서는 3% 이하의 오류 벡터 크기만 만족하면 된다. 물론, 동작 조건의 구분 없이 항상 하이(High) 모드로 동작하도록 전력 증폭기(200)를 설계하여 오류 벡터 크기 조건을 만족시킬 수 있지만, 이 경우 불필요하게 소모되는 전력에 따라 효율이 저하될 수 있다.3 is a graph showing average output power and corresponding error vector magnitude. As described above, in the high mode, an error vector size condition of 1.8% or less must be satisfied. In the low mode, only an error vector size of 3% or less is satisfied. Of course, the power amplifier 200 may be designed to operate in a high mode at all times without discrimination of operating conditions to satisfy the error vector magnitude condition, but in this case efficiency may be degraded depending on unnecessarily consumed power.

도 3을 참조하면, 하이(High) 모드에서는 전반적으로 낮은 수치의 오류 벡터 크기 값이 나타나는 반면, 로우(Low) 모드에서는 상대적으로 높은 수치의 오류 벡터 크기 값이 나타난다. 즉, 각 동작 조건에 최적화된 오류 벡터 크기 스펙을 본 실시예에 따른 전력 증폭기(200) 회로가 달성하고 있음을 알 수 있다. 하이(High) 모드에서는 3.3V의 전압이 스위칭 소자 TR_h/l의 입력단에 공급되고, 로우(Low) 모드에서는 0V의 전압이 스위칭 소자 TR_h/l의 입력단에 공급된다.
Referring to FIG. 3, in the High mode, an error vector magnitude value of a generally low value appears, whereas in a Low mode, a relatively high error vector magnitude value appears. That is, it can be seen that the power amplifier 200 circuit according to the present embodiment achieves the error vector size specification optimized for each operating condition. In the high mode, a voltage of 3.3V is supplied to the input terminal of the switching element TR_h / l, and in the low mode, a voltage of 0V is supplied to the input terminal of the switching element TR_h / l.

도 4는 평균 출력 전력과 전류 사이의 관계를 나타낸 그래프이다. 도 4에 도시된 바와 같이, 로우(Low) 모드에 비해 하이(High) 모드에서 상대적으로 높은 전류량이 나타난다. 따라서, 로우(Low) 모드로 동작해도 되는 경우에는 필요한 출력 전력을 생성하면서 전류량은 감소시켜 전체적인 효율을 높일 수 있고, 특히 모바일 기기에서는 배터리 사용량을 절감하여 전체적인 기기 사용 시간을 늘릴 수 있다.
4 is a graph showing the relationship between the average output power and the current. As shown in FIG. 4, a relatively high current amount appears in the high mode as compared with the low mode. Therefore, when it is possible to operate in the low mode, it is possible to increase the overall efficiency by reducing the amount of current while generating the required output power. In particular, in the mobile device, the battery usage can be reduced and the whole device usage time can be increased.

도 5는 본 발명의 실시예에 따른 전력 증폭기의 동작 방법을 설명하는 데에 제공되는 흐름도이다.5 is a flowchart illustrating a method of operating a power amplifier according to an embodiment of the present invention.

도 5를 참조하면, 본 실시예에 따른 전력 증폭기(200)의 동작 방법은 증폭 회로의 동작 조건을 결정하는 것으로 시작된다(S50). WiFi 모듈과 같은 무선 통신 모듈 내에 본 실시예에 따른 전력 증폭기(200)가 구비되는 경우, 상기 동작 조건은 WiFi 모듈이 동작하고자 하는 통신 규격 및 그에 따른 오류 벡터 크기 스펙 등에 따라 결정될 수 있다. 802.11ac 규격으로 동작하는 경우에는 1.8% 미만의 오류 벡터 크기 스펙을 만족해야 하며, 802.11a 규격으로 동작하는 경우에는 3% 미만의 오류 벡터 크기 스펙만을 만족시키면 된다.Referring to FIG. 5, the operation method of the power amplifier 200 according to the present embodiment starts with determining the operating condition of the amplifier circuit (S50). When the power amplifier 200 according to the present embodiment is provided in a wireless communication module such as a WiFi module, the operating condition may be determined according to a communication standard to be operated by the WiFi module, an error vector size specification and the like. When operating in the 802.11ac standard, the error vector size specification of less than 1.8% should be satisfied. In the case of the 802.11a standard, only the error vector size specification of less than 3% may be satisfied.

동작 조건이 결정되면, S50 단계에서 결정된 동작 조건에 따라 전력 증폭기(200)가 하이(High) 모드로 동작해야 하는지 여부를 판단한다(S51). 802.11ac 규격으로 동작해서 1.8% 미만의 오류 벡터 크기 스펙을 만족해야 하는 경우, 동작 조건은 하이(High) 모드인 것으로 결정되고, 그에 따라 바이어스 회로부(220)에 포함된 스위칭 소자 TR_h/l가 턴-온된다(S52). 도 2에 도시된 바와 같이 스위칭 소자 TR_h/l의 입력단은 S50 단계에서 결정된 동작 조건에 의해 3.3V 또는 0V를 공급하는 전원 입력단 high/low에 연결될 수 있다.When the operating condition is determined, it is determined whether the power amplifier 200 should operate in a high mode according to the operating condition determined in step S50 (S51). When operating in the 802.11ac standard and satisfying the error vector size specification of less than 1.8%, it is determined that the operating condition is a high mode, so that the switching element TR_h / l included in the bias circuit unit 220 is turned - ON (S52). As shown in FIG. 2, the input terminal of the switching element TR_h / 1 may be connected to a power input terminal high / low which supplies 3.3 V or 0 V according to the operating conditions determined in step S50.

하이(High) 모드로 동작 조건이 결정되고 스위칭 소자 TR_h/l가 3.3V의 전압을 인가받아 턴-온되면, 스위칭 소자 TR_h/l의 출력단에 연결된 저항 R_ref_low2가 트랜지스터 TR_high에 연결되고, 그로부터 트랜지스터 TR_high에 흐르는 전류가 증가한다. 따라서, 바이어스 전압 Vbias과 증폭 소자(PA)에 공급되는 바이어스 전류의 크기가 증가하게 되고(S53), 현재의 동작 조건에 맞는 1.8% 미만의 오류 벡터 크기 스펙을 만족시킬 수 있게 된다.
When the operating condition is determined in a high mode and the switching element TR_h / l is turned on by applying a voltage of 3.3V, a resistor R_ref_low2 connected to the output terminal of the switching element TR_h / l is connected to the transistor TR_high, The current flowing through the resistor increases. Accordingly, the bias voltage Vbias and the magnitude of the bias current supplied to the amplifying element PA are increased (S53), and it is possible to satisfy the error vector size specification of less than 1.8% in accordance with the current operating condition.

반면, S51 단계에서 전력 증폭기(200)가 로우(Low) 모드로 동작하는 것으로 판단되면, 전원 입력단 high/low는 0V의 전압을 스위칭 소자 TR_h/l에 공급하게 된다. 따라서, 스위칭 소자 TR_h/l이 턴-오프되며(S54), 트랜지스터 TR_high에 연결된 저항 R_ref_low2의 영향이 배제되어 트랜지스터 TR_high에 흐르는 전류가 감소하게 된다. 결국 바이어스 전압 Vbias과 증폭 소자(PA)에 공급되는 바이어스 전류의 크기가 감소하게 되고(S55), 로우(Low) 모드의 동작 조건에 맞는 3% 미만의 오류 벡터 크기 스펙을 만족시킴과 동시에, 하이(High) 모드에 대비하여 적은 전력을 소모하며 전력 증폭기(200)를 동작시킬 수 있게 된다.
On the other hand, if it is determined in step S51 that the power amplifier 200 operates in the low mode, the power input terminal high / low supplies a voltage of 0V to the switching element TR_h / l. Therefore, the switching element TR_h / l is turned off (S54), and the influence of the resistor R_ref_low2 connected to the transistor TR_high is excluded, and the current flowing in the transistor TR_high is reduced. As a result, the bias voltage Vbias and the bias current supplied to the amplifying element PA are reduced in size (S55) to satisfy the error vector size specification of less than 3% in accordance with the operating condition of the low mode, The power amplifier 200 can be operated while consuming less power in preparation for the high mode.

마지막으로 S56 단계에서는 출력 임피던스 정합을 수행한다. 동작 조건에 따라 증폭 소자(PA)에 공급되는 바이어스 신호의 크기가 달라지므로, 증폭 소자(PA)의 출력 임피던스 역시 달라진다. 따라서, 가변 임피던스 정합부(230)는 가변 커패시터(Tunable Capacitor)를 이용하여 출력 임피던스에서 발생할 수 있는 미스 매치를 보정하고, 그로부터 전반적인 효율을 높일 수 있다.
Finally, in step S56, the output impedance matching is performed. Since the magnitude of the bias signal supplied to the amplifying device PA varies depending on the operating condition, the output impedance of the amplifying device PA is also changed. Accordingly, the variable impedance matching unit 230 can correct a mismatch that may occur at the output impedance by using a variable capacitor, thereby increasing the overall efficiency.

이상에서 본 발명이 구체적인 구성요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나, 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명이 상기 실시예들에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형을 꾀할 수 있다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, Those skilled in the art will appreciate that various modifications, additions and substitutions are possible, without departing from the scope and spirit of the invention as disclosed in the accompanying claims.

따라서, 본 발명의 사상은 상기 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등하게 또는 등가적으로 변형된 모든 것들은 본 발명의 사상의 범주에 속한다고 할 것이다.
Therefore, the spirit of the present invention should not be construed as being limited to the above-described embodiments, and all of the equivalents or equivalents of the claims, as well as the following claims, I will say.

100, 200 : 전력 증폭기
110, 210 : 증폭 회로부
120, 220 : 바이어스 회로부
130, 230 : 가변 임피던스 정합부
225 : 제어 회로부
233 : 스위칭 블록100, 200: power amplifier
110 and 210: amplification circuit part
120, 220: bias circuit
130, 230: variable impedance matching part
225: control circuit
233: Switching block

Claims (12)

소정의 입력 신호를 증폭하여 출력 신호를 생성하는 증폭 회로부;
상기 증폭 회로부에 바이어스 신호를 공급하는 바이어스 회로부; 및
상기 바이어스 신호의 크기에 따라 출력 임피던스 정합을 수행하는 가변 임피던스 정합부; 를 포함하고,
상기 바이어스 회로부는, 상기 바이어스 신호를 출력하는 신호 생성부; 및 상기 증폭 회로부의 동작 조건에 따라 서로 다른 제어값을 생성하여 상기 신호 생성부가 출력하는 상기 바이어스 신호의 크기를 조절하는 제어 회로부; 를 포함하는 전력 증폭기.
An amplifier circuit for amplifying a predetermined input signal to generate an output signal;
A bias circuit for supplying a bias signal to the amplifying circuit; And
A variable impedance matching unit for performing output impedance matching according to the magnitude of the bias signal; Lt; / RTI &gt;
The bias circuit includes: a signal generator for outputting the bias signal; And a control circuit for generating different control values according to operating conditions of the amplifying circuit and adjusting a magnitude of the bias signal output from the signal generator; &Lt; / RTI &gt;
제1항에 있어서, 상기 가변 임피던스 정합부는,
상기 바이어스 신호의 크기에 따라 온/오프가 제어되는 복수의 스위치; 및
상기 복수의 스위치에 연결되는 복수의 커패시터; 를 포함하는 전력 증폭기.
The variable impedance matching circuit according to claim 1,
A plurality of switches whose ON / OFF are controlled according to the magnitude of the bias signal; And
A plurality of capacitors coupled to the plurality of switches; &Lt; / RTI &gt;
삭제delete 제1항에 있어서,
상기 제어 회로부는 상기 증폭 회로부의 동작 조건에 따라 하이(HIGH) 및 로우(LOW) 값 중 어느 하나를 수신하여 동작하는 스위칭 소자를 포함하고,
상기 신호 생성부는 상기 스위칭 소자의 출력 값에 따라 서로 다른 크기의 전류를 출력하는 복수의 트랜지스터를 포함하는 전력 증폭기.
The method according to claim 1,
Wherein the control circuit part includes a switching element which is operated by receiving either a high or a low value according to an operating condition of the amplifying circuit part,
Wherein the signal generator includes a plurality of transistors that output currents of different magnitudes according to output values of the switching elements.
제4항에 있어서, 상기 스위칭 소자는,
상기 증폭 회로부의 동작 조건에 따라 하이(HIGH) 값을 수신하면, 상기 복수의 트랜지스터가 출력하는 전류의 크기가 증가하도록 턴-온 동작하는 전력 증폭기.
5. The switching power supply according to claim 4,
Wherein the power amplifier is turned on to increase the magnitude of the current output from the plurality of transistors when a HIGH value is received according to an operating condition of the amplifying circuit.
제4항에 있어서, 상기 스위칭 소자는,
상기 증폭 회로부의 동작 조건에 따라 로우(LOW) 값을 수신하면, 상기 복수의 트랜지스터가 출력하는 전류의 크기가 감소하도록 턴-오프 동작하는 전력 증폭기.
5. The switching power supply according to claim 4,
And a turn-off operation is performed to decrease a magnitude of a current output from the plurality of transistors when a low value is received according to an operating condition of the amplifying circuit.
제1항에 있어서,
상기 증폭 회로부의 동작 조건은 오류 벡터 크기(ERROR VECTOR MAGNITUDE) 조건을 포함하는 전력 증폭기.
The method according to claim 1,
Wherein the operating condition of the amplifying circuit portion includes an ERROR VECTOR MAGNITUDE condition.
전력 증폭 회로의 동작 조건을 결정하는 단계;
상기 동작 조건에 따라서 스위칭 소자가 턴-온 또는 턴-오프 동작하는 단계;
상기 스위칭 소자의 턴-온 또는 턴-오프 동작에 따라서 제어되는 복수의 트랜지스터의 전류에 의해 상기 전력 증폭 회로에 공급하는 바이어스 신호를 결정하는 단계; 및
상기 바이어스 신호의 크기에 기초하여 상기 전력 증폭 회로의 출력단에 연결된 임피던스 정합 회로의 임피던스 값을 제어하는 단계; 를 포함하는 전력 증폭기의 동작 방법.
Determining an operating condition of the power amplifier circuit;
Turning the switching element on or off according to the operating condition;
Determining a bias signal to be supplied to the power amplifier circuit by a current of a plurality of transistors controlled in accordance with a turn-on or turn-off operation of the switching element; And
Controlling an impedance value of an impedance matching circuit connected to an output terminal of the power amplifier circuit based on the magnitude of the bias signal; / RTI &gt;
제8항에 있어서, 상기 동작 조건 결정 단계는,
상기 전력 증폭 회로의 오류 벡터 크기(ERROR VECTOR MAGNITUDE) 조건에 기초하여 상기 동작 조건을 결정하는 전력 증폭기의 동작 방법.
9. The method according to claim 8,
And determining the operating condition based on an ERROR VECTOR MAGNITUDE condition of the power amplifier circuit.
제8항에 있어서, 상기 동작 단계는,
상기 동작 조건이 하이(HIGH) 모드로 결정되면 상기 스위칭 소자가 턴-온 동작하고,
상기 동작 조건이 로우(LOW) 모두로 결정되면 상기 스위칭 소자가 턴-오프 동작하는 전력 증폭기의 동작 방법.
9. The method according to claim 8,
When the operating condition is determined as a HIGH mode, the switching element is turned on,
And when the operating condition is determined to be LOW, the switching device is turned off.
제10항에 있어서, 상기 바이어스 신호 결정 단계는,
상기 스위칭 소자가 턴-온 동작하면 상기 전력 증폭 회로에 공급하는 바이어스 신호의 크기를 증가시키고,
상기 스위칭 소자가 턴-오프 동작하면 상기 전력 증폭 회로에 공급하는 바이어스 신호의 크기를 감소시키는 전력 증폭기의 동작 방법.
11. The method of claim 10, wherein the determining of the bias signal comprises:
When the switching element is turned on, increases the size of the bias signal supplied to the power amplifier circuit,
And when the switching element is turned off, decreases the magnitude of the bias signal supplied to the power amplifier circuit.
삭제delete
KR1020120122615A 2012-10-31 2012-10-31 Power amplifier, and operating method thereof KR101412869B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120122615A KR101412869B1 (en) 2012-10-31 2012-10-31 Power amplifier, and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120122615A KR101412869B1 (en) 2012-10-31 2012-10-31 Power amplifier, and operating method thereof

Publications (2)

Publication Number Publication Date
KR20140055565A KR20140055565A (en) 2014-05-09
KR101412869B1 true KR101412869B1 (en) 2014-06-26

Family

ID=50887188

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120122615A KR101412869B1 (en) 2012-10-31 2012-10-31 Power amplifier, and operating method thereof

Country Status (1)

Country Link
KR (1) KR101412869B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110077186A (en) * 2009-12-30 2011-07-07 광주과학기술원 Multi-band power amplifier

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110077186A (en) * 2009-12-30 2011-07-07 광주과학기술원 Multi-band power amplifier

Also Published As

Publication number Publication date
KR20140055565A (en) 2014-05-09

Similar Documents

Publication Publication Date Title
US6903608B2 (en) Power level controlling of first amplification stage for an integrated RF power amplifier
JP4330549B2 (en) High frequency power amplifier
US10547307B2 (en) Bias circuit and power amplifier having the same
US9602059B2 (en) Amplifier topology for envelope tracking
US20130238913A1 (en) Apparatus and method for power management
US7486133B2 (en) Transmitting output stage with adjustable output power and process for amplifying a signal in a transmitting output stage
JP2007116694A (en) Power amplifier in high-efficiency mixed mode
US20090315621A1 (en) Amplifier with gain expansion stage
US10396717B2 (en) Power control method, device and communication terminal for radio frequency power amplifier
JP5332468B2 (en) Receiver circuit
US9041473B2 (en) Power amplifier
KR20160113349A (en) Power amplifier
JPWO2014103495A1 (en) High frequency amplifier circuit
CN114070215A (en) Power amplifier, power amplifier system and operation method thereof
US9705536B2 (en) Tunable balun
CN104617885B (en) A kind of Poewr control method and its device for mobile terminal power amplifier
JP5708190B2 (en) High frequency amplifier circuit, wireless device
KR101412869B1 (en) Power amplifier, and operating method thereof
JP5757362B2 (en) High frequency amplifier circuit, wireless device
WO2018139399A1 (en) Power amplifier module, method for controlling power amplifier module, and high-frequency front end circuit
KR200404544Y1 (en) Bias circuit for improving stability of a radio frequency power amplifier
TWI683533B (en) Amplification circuit
JP5105083B2 (en) Broadband power amplifier and bias control circuit
US8107899B2 (en) Power supply circuit
WO2014170955A1 (en) Highly efficient power amplifier

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 6