KR101392155B1 - Display substrate and method of manufacturing mother substrate for display substrate - Google Patents

Display substrate and method of manufacturing mother substrate for display substrate Download PDF

Info

Publication number
KR101392155B1
KR101392155B1 KR20070038660A KR20070038660A KR101392155B1 KR 101392155 B1 KR101392155 B1 KR 101392155B1 KR 20070038660 A KR20070038660 A KR 20070038660A KR 20070038660 A KR20070038660 A KR 20070038660A KR 101392155 B1 KR101392155 B1 KR 101392155B1
Authority
KR
Grant status
Grant
Patent type
Prior art keywords
electrode
wiring
formed
substrate
display
Prior art date
Application number
KR20070038660A
Other languages
Korean (ko)
Other versions
KR20080027118A (en )
Inventor
김현영
유춘기
이재복
정관욱
나형돈
태승규
김정윤
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Abstract

제품 및 제조 공정의 신뢰성을 향상시킬 수 있는 표시기판 및 표시기판용 모기판의 제조 방법에 있어서, 표시기판은 베이스 기판의 표시 영역에 형성된 금속 배선들, 표시 영역의 주변 영역에 형성되며 검사 신호를 금속 배선들에 전달하는 검사용 스위칭부, 검사용 스위칭부와 전기적으로 연결되어 검사 신호가 인가되는 검사 패드부 및 검사 패드부로부터 베이스 기판의 일단까지 연장된 제1 정전기 분산 배선을 포함한다. Product and in the manufacturing method of manufacturing the display substrate with the reliability of the process can be improved and show a mother substrate for the substrate, a display substrate of the metal formed in the display area of ​​the base substrate wiring, is formed in the peripheral region of the display area, the scan signal comprises a first electrostatic distributed wiring extending to the end of the base substrate from the scan switching unit, the switching unit checks the electrical connection portion and the test pad test pad portion to which the test signal for passing to the metal wiring. 이에 따라, 정전기에 의한 표시기판용 모기판의 손상을 방지하여 제조 공정의 신뢰성을 향상시킬 수 있고, 제품의 신뢰성을 향상시킬 수 있다. Accordingly, to avoid damage to the mother substrate for a display substrate by static electricity it is possible to improve the reliability of the manufacturing process, it is possible to improve the reliability of the product.
비주얼 인스펙션, 쇼팅 바, 트리밍, 정전기, 유기층 Visual inspection, shorting bar, trimming, electrostatic organic layer

Description

표시기판 및 표시기판용 모기판의 제조 방법{DISPLAY SUBSTRATE AND METHOD OF MANUFACTURING MOTHER SUBSTRATE FOR DISPLAY SUBSTRATE} Show production process of the substrate and the mother substrate for the display substrate {DISPLAY SUBSTRATE AND METHOD OF MANUFACTURING MOTHER SUBSTRATE FOR DISPLAY SUBSTRATE}

도 1은 본 발명의 일 실시예에 따른 표시기판의 평면도이다. 1 is a plan view of a display substrate according to an embodiment of the present invention.

도 2는 도 1의 I-I'라인을 따라 절단한 단면도이다. Figure 2 is a cross-sectional view taken along a I-I 'line of FIG.

도 3은 본 발명의 따른 실시예에 다른 표시기판의 평면도이다. 3 is a plan view of another display substrate according to an embodiment of the present invention.

도 4는 도 3의 A 부분의 확대 평면도이다. Figure 4 is an enlarged plan view of a portion A of FIG.

도 5는 도 4의 Ⅱ-Ⅱ′라인을 따라 절단한 단면 및 검사 스위칭 소자의 단면을 도시한 단면도이다. Figure 5 is a sectional view showing a cross section of the test section and the switching device taken along the Ⅱ-Ⅱ 'line of Fig.

도 6a 내지 도 9는 본 발명에 따른 표시기판용 모기판의 제조 방법을 설명하기 위한 공정도들이다. Figure 6a through Figure 9 are process drawings illustrating a manufacturing method of a mother substrate for a display substrate according to the present invention.

<도면의 주요 부분에 대한 부호의 설명> <Description of the Related Art>

100 : 표시기판 110 : 베이스 기판 100: display substrate 110: the base substrate

본 발명은 표시기판 및 표시기판용 모기판의 제조 방법에 관한 것으로, 더욱 상세하게는 제품 및 제조 공정의 신뢰성을 향상시킨 표시기판 및 표시기판용 모기 판의 제조 방법에 관한 것이다. The present invention relates to that, more specifically, the products and method of manufacturing the display substrate that improves the reliability of the manufacturing process and the display circuit board mother substrate according to a manufacturing method of the mother substrate for the display substrate and the display substrate.

일반적으로, 액정표시장치를 제조하는 공정 중, 구동 집적회로를 액정표시패널에 장착하기 전에 어레이 기판의 화소 전극에 화소 전압이 인가되는 상태를 검사하는 비주얼 인스펙션(Visual Inspection : 이하 VI로 지칭함) 또는 그로스 테스트(Gross Test : 이하, GT로 지칭함)를 진행한다. In general, in the process for manufacturing a liquid crystal display device, a visual inspection to check the state applied with a pixel voltage to the pixel electrode on the array substrate before mounting the driver IC on the liquid crystal display panel (Visual Inspection: hereinafter referred to as VI) or proceeds to: (hereinafter referred to as, Gross test GT) gloss test. VI 또는 GT는 미리 액정표시패널의 불량상태를 점검할 수 있어 원가를 절감시키고 수율을 향상시킬 수 있다. VI or GT is it is possible to pre-check the defective state of the liquid crystal display panel, it is possible to reduce cost and improve the yield.

VI의 경우, VI 결과에서 화소 전압이 인가되는 상태가 양호하면 검사신호 배선을 게이트 배선 및 소스 배선과 차단한다. In the case of VI, when a state in which a pixel voltage is applied in VI resulting in good blocks the test signal wiring and the gate wiring and the source wiring. 검사신호 배선을 소스 배선 및 게이트 배선과 차단하기 위한 방법으로 다이아몬드 커팅으로 기판과 함께 검사신호 배선을 절단하거나, 레이저 트리밍(Laser Trimming : 이하, L/T로 지칭함) 공정을 통해 레이저로 절단하여 검사신호 배선을 소스 배선 및 게이트 배선과 분리시켰다. Test was cut with a laser through: (hereinafter referred to, L / T Laser Trimming) step cutting the scan signal wiring in a manner with a diamond cutting with a substrate for the scan signal wiring block and the source wiring and the gate wiring, or a laser trimming a signal wire were separated and the source wiring and the gate wiring. 그러나, 레이저를 이용하는 경우에는 공정이 추가되어야 하며, 커팅 과정에서 오염 입자가 발생하거나 절단된 면을 통해 배선이 부식될 수 있는 문제점이 있어 이를 해결하기 위해 최근에는 L/T 공정을 생략(L/T skip 공정)하고, 검사용 스위칭부 및 상기 검사용 스위칭부로 검사 신호를 인가하는 검사용 패드부를 이용하여 VI를 진행하고 있다. However, in the case of using the laser it has to be added to the process, in a cutting process, there is a problem that the wiring can be corroded through the surface of the contamination particles occur or cutting omitted Recently, L / T process to solve this problem (L / T skip step), and by using parts of test pads for applying a test signal to check the switching unit and the switching for the inspection and proceed to VI.

한편, 액정표시장치를 제조하는 공정 중 외부로부터 유입되거나, 공정 상에서 발생하는 정전기로 인하여 배선의 단락 또는 스위칭 소자의 불량이 발생하여 제품 및 제조 공정의 신뢰성을 저하시키는 문제점이 있다. On the other hand, in the process for manufacturing a liquid crystal display device or imported from outside, there is a problem that the defects of a short circuit or the switching elements of the wiring caused by static electricity generated in the process reduced the reliability of products and manufacturing processes. 특히, 정전기는 쇼트 포인트 또는 검사용 패드부에서 쉽게 발생한다. In particular, the static electricity is likely to occur in the short point or pad portion for inspection. 표시기판의 정전기성 불량을 방지하기 위해 다양한 구조가 제시되고 있으나, 정전기의 발생을 방지하기 위한 별도의 구조를 형성하는 것은 제조 원가를 상승시키고, 제조 공정을 복잡화하는 요인이 되는 문제점이 있다. To avoid static property defect of the display substrate, but a variety of structures are suggested, and it is to form a separate structure for preventing generation of static electricity is a problem that a factor to raise the production cost and, complicated manufacturing processes.

이에, 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로 본 발명의 목적은 검사용 스위칭부를 포함하는 제품의 정전기성 불량을 방지하는 표시기판을 제공하는 것이다. Therefore, object of the present invention are object of the invention to the target in this respect is to provide a display board that prevents the electrostatic property of the defective product including a switch for inspection.

본 발명의 따른 목적은 정전기의 발생을 방지하는 표시기판용 모기판의 제조 방법을 제공하는 것이다. The purpose according to the present invention is to provide a method of manufacturing the mother substrate for a display substrate for preventing the generation of static electricity.

상기한 본 발명의 목적을 실현하기 위한 실시예에 따른 표시기판은 베이스 기판의 표시 영역에 형성된 금속 배선들, 상기 표시 영역의 주변 영역에 형성되며 검사 신호를 상기 금속 배선들에 전달하는 검사용 스위칭부, 상기 검사용 스위칭부와 전기적으로 연결되어 상기 검사 신호가 인가되는 검사 패드부 및 상기 검사 패드부로부터 상기 베이스 기판의 일단까지 연장된 제1 정전기 분산 배선을 포함한다. Display substrate according to an embodiment for realizing the object of the present invention, the metal formed in the display area of ​​the base substrate wiring, is formed in the peripheral region of the display region switching the inspecting passing the metal wire above the test signal unit, connected with the inspection unit for switching and electrically comprises a first static electricity distribution line extending from the pad portion and the sub-scan the test pads to which the said test signal to one end of the base plate.

상기한 본 발명의 따른 목적을 실현하기 위한 실시예에 따른 표시기판용 모기판의 제조 방법은 복수의 어레이 영역들을 포함하는 베이스 모기판의 각 어레이 영역의 표시 영역에 형성된 금속 배선과, 상기 표시 영역의 주변 영역에 형성되어 상기 금속 배선들과 전기적으로 연결된 검사신호 배선과, 상기 검사신호 배선과 연 결된 검사용 스위칭부를 포함하는 어레이층을 형성하는 단계, 상기 어레이층이 형성된 상기 베이스 모기판 상에 투명 전극층을 형성하는 단계 및 상기 투명 전극층을 패터닝하여 서로 인접한 어레이 영역들 사이에 형성된 쇼팅 바와, 상기 검사신호 배선의 일단부에 형성된 검사 패드 전극과, 상기 검사 패드 전극과 상기 쇼팅 바를 연결하는 제1 정전기 분산 배선을 포함하는 투명 전극 패턴을 형성하는 단계를 포함한다. The manufacturing method of the mother substrate for a display substrate according to an embodiment for realizing the object according to the present invention is formed in the display area of ​​each array region of the base mother substrate comprising a plurality of array regions metal wiring and the display region It is formed in the peripheral region of the said base mother substrate wherein the metal wiring and the electrical inspection signal line connected, to form the array, a layer containing the scan signal wiring and the connected scan switching unit for the array layer formed forming a transparent electrode layer, and shorting formed between adjacent array regions by patterning the transparent electrode as the first connecting scan pad electrodes formed at one end of the scan signal wiring and the scan pad electrode and the shorting bar and forming a transparent electrode pattern comprising a static dispersion wiring.

이러한 표시기판 및 표시기판용 모기판의 제조 방법에 따르면, 상기 제1 정전기 분산 배선을 형성함으로써 상기 검사 패드부를 통해 유입된 외부 전하들을 쇼팅 바로 분산시킬 수 있다. According to the manufacturing method of the display substrate and the display substrate a mother substrate for the first can be dispersed directly shorting of the external electric charges flowing through the said test pad by forming the electrostatic distribution wiring. 이에 따라, 정전기의 발생을 방지하고, 정전기에 의한 표시기판용 모기판의 손상을 방지하여 제품 및 제조 공정의 신뢰성을 향상시킬 수 있다. Accordingly, it is possible to prevent the generation of static electricity and to prevent damage to the mother substrate for a display substrate by static electricity to improve the reliability of products and manufacturing processes.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예들을 보다 상세하게 설명하고자 한다. With reference to the accompanying drawings, it will be described in detail preferred embodiments of the present invention.

도 1은 본 발명의 일 실시예에 따른 표시기판의 평면도이다. 1 is a plan view of a display substrate according to an embodiment of the present invention.

도 2는 도 1의 I-I'라인을 따라 절단한 단면도이다. Figure 2 is a cross-sectional view taken along a I-I 'line of FIG.

도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 표시기판(100)의 베이스 기판(110)은 화소 영역(P)을 포함하는 표시 영역(DA)과, 상기 표시 영역(DA)을 둘러싸는 제1 주변 영역(PA1) 및 제2 주변 영역(PA2)을 포함한다. 1 and 2, the base substrate 110 of the display circuit board 100 according to one embodiment of the present invention is shown that includes a pixel region (P) region (DA), and the display area (DA) and the surround includes a first peripheral area (PA1) and a second peripheral area (PA2).

상기 표시 영역(DA)에는 게이트 배선(GL), 데이터 배선(DL), 화소 스위칭 소자(PTFT) 및 화소 전극(PE)이 형성된다. The display area (DA), the gate wires (GL), a data line (DL), the pixel switching element (PTFT) and a pixel electrode (PE) is formed. 상기 게이트 배선(GL)은 상기 베이스 기 판(110)의 제1 방향으로 연장되고 상기 제1 방향과 수직한 제2 방향으로 복수개가 병렬로 배치된다. The gate wires (GL) extend in the first direction of the base plate group 110 has a plurality in a second direction perpendicular to the first direction are arranged in parallel. 상기 데이터 배선(DL)은 상기 제2 방향으로 연장되고 상기 제1 방향으로 복수개가 병렬로 배치된다. The data line (DL) is extended in the second direction is a plurality in the first direction are arranged in parallel. 상기 게이트 배선(GL)과 상기 데이터 배선(DL)이 교차하여 상기 표시 영역(DA)의 각 화소 영역(P)을 정의한다. To the gate wiring (GL) and the data line (DL) intersect to define the pixel regions (P) of the display area (DA).

상기 화소 스위칭 소자(PTFT)는 상기 게이트 배선(GL)과 연결된 게이트 전극(GE)과, 상기 데이터 배선(DL)과 연결된 소스 전극(SE)과, 상기 소스 전극(SE)과 이격된 드레인 전극(DE)을 포함한다. The pixel switching elements (PTFT) is the drain of the gate electrode (GE) is connected with the gate wiring line (GL), the data line (DL) associated with the source electrode (SE) and the source electrode (SE) and the spaced electrode ( It includes DE). 상기 게이트 전극(GE) 상에는 게이트 절연층(130)이 형성되고, 상기 게이트 전극(GE)과 상기 소스 전극(SE) 및 상기 드레인 전극(DE) 사이에는 반도체층(142) 및 오믹 콘택층(144)이 순차적으로 적층된다. The gate electrode (GE) formed on the gate insulating layer 130 is formed, and the gate electrode (GE) and the source electrode (SE) and the drain electrode (DE) between the semiconductor layer 142 and the ohmic contact layer (144 ) it is sequentially stacked. 또한, 상기 소스 전극(SE) 및 상기 드레인 전극(DE) 상에는 상기 드레인 전극(DE)의 일단부를 노출시키는 콘택홀을 포함하는 패시베이션층(160)이 형성된다. In addition, the passivation layer 160 formed on the source electrode (SE) and the drain electrode (DE) comprises a contact hole to expose one end portion of the drain electrode (DE) is formed. 상기 화소 전극(PE)은 상기 화소 스위칭 소자(PTFT)와 전기적으로 연결된다. The pixel electrode (PE) is electrically connected to the pixel switching element (PTFT). 상기 화소 전극(PE)은 상기 패시베이션층(160) 상에 형성되고 상기 콘택홀을 통해 상기 드레인 전극(DE)의 일단부와 콘택된다. The pixel electrode (PE) is formed on the passivation layer 160 is contact with an end of the drain electrode (DE) via the contact hole. 상기 화소 전극(PE)은 투명하고 도전성있는 물질로 형성될 수 있다. The pixel electrodes (PE) can be transparent and formed of a conductive material which. 상기 화소 전극(PE)은 예를 들어, 인듐 틴 옥사이드(Indium Tin Oxide : ITO), 인듐 징크 옥사이드(Indium Zinc Oxide : IZO)로 형성될 수 있다. The pixel electrodes (PE), for example, indium tin oxide can be formed by:: (IZO Indium Zinc Oxide) (Indium Tin Oxide ITO), indium zinc oxide.

상기 제1 주변 영역(PA1)에는 상기 게이트 배선(GL)의 일단부에 형성된 게이트 패드부(GP)와, 제1 검사용 스위칭부(VIT1), 제1 검사신호 배선(154a), 제1 구동신호 배선(124a), 제1 검사 패드부(VIP1) 및 제1 구동 패드부(DIP1)가 형성된다. The first peripheral area (PA1) is the gate pad portion (GP) formed at one end of the gate wires (GL), a first switching unit (VIT1) for examination, a first scan signal line (154a), a first drive a signal line (124a), the first inspection pad portion (VIP1) and the first drive pad portion (DIP1) formed.

또한, 상기 제2 주변 영역(PA2)에는 상기 데이터 배선(DL)의 일단에 형성된 데이터 패드부(DP)와, 제2 검사용 스위칭부(VIT2), 제2 검사신호 배선(154b), 제2 구동신호 배선(124b), 제2 검사 패드부(VIP2) 및 제2 구동 패드부(DIP2)가 형성된다. In addition, the second peripheral area (PA2) is with one end data pad portions (DP) formed in the data line (DL), the second scan switching unit (VIT2), a second test signal line (154b) for the second a drive signal line (124b), the second inspection pad portion (VIP2) and the second driver pad section (DIP2) is formed.

구체적으로, 상기 제1 검사용 스위칭부(VIT1)는 복수의 제1 검사용 스위칭 소자(VI-TFT1)들을 포함한다. More specifically, the first scan switching unit (VIT1) comprises a switching element for (VI-TFT1) for a plurality of the first inspection. 각 제1 검사용 스위칭 소자(VI-TFT1)는 상기 제1 검사신호 배선(154a) 및 상기 제1 구동신호 배선(124a)과 연결된다. A switching element (VI-TFT1) for each of the first test are connected to the first scan signal line (154a) and the first drive signal line (124a). 상기 제1 검사 패드부(VIP1)는 상기 제1 검사신호 배선(154a)의 일단부에 형성되고, 상기 제1 구동 패드부(DIP1)는 상기 제1 구동신호 배선(124a)의 일단부에 형성된다. The first inspection pad portion (VIP1) is formed at one end of the first scan signal line (154a), the first drive pad portion (DIP1) is formed at one end of the first drive signal line (124a) do.

상기 제1 검사용 스위칭 소자(VI-TFT1)는 상기 제1 검사신호 배선(154a)으로부터 게이트 검사 신호를 전달받고, 상기 제1 구동신호 배선(124a)으로부터 구동 신호를 전달받는다. The first test switching element (TFT1-VI) for the first pass gate receiving test signals from the test signal line (154a), and receives a driving signal from the first drive signal line (124a). 상기 제1 검사용 스위칭 소자(VI-TFT1)는 상기 게이트 검사 신호를 상기 표시 영역(DA)의 상기 게이트 배선(GL)으로 전달할 수 있다. The first test switching element (TFT1-VI) for the gate can transmit test signals to the gate wires (GL) of the display area (DA). 상기 제1 검사신호 배선(154a)은 예를 들어, 상기 데이터 배선(DL)과 동일한 소스 금속층으로 형성되고, 상기 제1 구동신호 배선(124a)은 예를 들어, 상기 게이트 배선(GL)과 동일한 게이트 금속층으로 형성될 수 있다. The first test signal line (154a), for example, is formed to the same source metal layer and the data line (DL), the first drive signal line (124a), for example, equal to the gate wires (GL) It may be formed in the gate metal layer.

상기 제1 검사 패드부(VIP1)는 상기 제1 검사신호 배선(154a)과 연결된 제1 검사 전극(152a)과, 상기 제1 검사 전극(152a)과 전기적으로 연결된 제1 검사 패드 전극(172a)을 포함한다. The first inspection pad portion (VIP1) is the first scan signal line (154a) and the first test electrode (152a) and the first test electrode (152a) and electrically the first inspection pad electrode (172a) connected to the associated It includes. 상기 제1 검사 전극(152a)은 상기 제1 검사신호 배선(154a)과 동일한 상기 소스 금속층으로 형성되고, 상기 제1 검사 패드 전극(172a)은 상기 화소 전극(PE)과 동일한 투명 전극층으로 형성될 수 있다. The first test electrode (152a) is formed in the same said source metal layer and said first test signal line (154a), the first inspection pad electrode (172a) can be formed of the same transparent electrode layer and the pixel electrodes (PE) can.

상기 제1 구동 패드부(DIP1)는 상기 제1 구동신호 배선(124a)과 연결된 제1 구동 전극(122a)과, 상기 제1 구동 전극(122a)과 전기적으로 연결된 제1 구동 패드 전극(174a)을 포함한다. The first drive pad portion (DIP1) includes a first driving electrode (122a) and said first driving electrodes (122a) are electrically first drive pad electrode (174a) connected to the associated with the first drive signal line (124a) It includes. 상기 제1 구동 전극(122a)은 상기 제1 구동신호 배선(124a)과 동일한 상기 게이트 금속층으로 형성되고, 상기 제1 구동 패드 전극(174a)은 상기 제1 검사 패드 전극(172a)과 동일한 투명 전극층으로 형성될 수 있다. The first driving electrode (122a) is formed in the same wherein the gate metal layer and the first drive signal line (124a), the first drive pad electrode (174a) is equal to the transparent electrode layer and the first inspection pad electrode (172a) as it may be formed.

상기 제2 검사용 스위칭부(VIT2)는 복수의 제2 검사용 스위칭 소자(VI-TFT2)들을 포함하고, 각 제2 검사용 스위칭 소자(VI-TFT2)는 상기 제2 검사신호 배선(154b) 및 상기 제2 구동신호 배선(124b)과 연결된다. It said second inspection switching unit (VIT2) comprises a plurality of second switching elements (VI-TFT2) for inspection, each of the second scan switching element (VI-TFT2) for the second scan signal wiring (154b) and it is connected to the second drive signal line (124b). 상기 제2 검사용 스위칭 소자(VI-TFT2)는 데이터 검사 신호를 상기 표시 영역(DA)의 상기 데이터 배선(DL)으로 전달할 수 있다. The second switching element (TFT2-VI) for the second test may pass the data check signal into the data line (DL) of the display area (DA).

상기 제2 검사 패드부(VIP2)는 상기 제2 검사신호 배선(154b)의 일단부에 형성된다. The second inspection pad portion (VIP2) is formed at one end of the second scan signal wiring (154b). 상기 제2 검사 패드부(VIP2)는 상기 제2 검사신호 배선(154b)과 연결된 제2 검사 전극(152b)과, 상기 제2 검사 전극(152b)과 전기적으로 연결된 제2 검사 패드 전극(172b)을 포함한다. The second inspection pad portion (VIP2) is the second test signal line (154b) and the second test electrode (152b) and the second test electrode (152b) electrically second inspection pad electrode (172b) connected to the associated It includes. 상기 제2 검사 신호 배선(154b)은 예를 들어, 상기 소스 금속층으로 형성될 수 있다. The second test signal line (154b), for example, may be formed in the source metal layer.

상기 제2 구동 패드부(DIP2)는 상기 제2 구동신호 배선(124b)의 일단부에 형성된다. The second drive pad portion (DIP2) is formed at one end of the second drive signal line (124b). 상기 제2 구동 패드부(DIP2)는 상기 제2 구동신호 배선(124b)과 연결된 제2 구동 전극(122b)과, 상기 제2 구동 전극(122b)과 전기적으로 연결된 제2 구동 패드 전극(174b)을 포함한다. The second drive pad portion (DIP2) is a second drive electrode (122b) and the second drive electrode (122b) and the electric second drive pad electrodes (174b) connected to the associated with the second drive signal line (124b) It includes. 상기 제2 구동신호 배선(124b)은 예를 들어, 상기 게이 트 금속층으로 형성될 수 있다. The second driving signal line (124b), for example, may be formed in the metal layer gated.

상기 표시 영역(DA)의 상기 화소 전극(PE)에 전압이 인가되는 상태를 검사하기 위한 비주얼 인스펙션(Visual Inspection : 이하, VI로 지칭함) 공정에서, 상기 제1 및 제2 검사 패드부(VIP1, VIP2)는 상기 게이트 검사 신호 및 상기 데이터 검사 신호를 인가한다. Visual inspection to check the state in which the voltage to the pixel electrodes (PE) of the display area (DA) is: In (Visual Inspection hereinafter referred to as VI) process, the first and second inspection pad portion (VIP1, VIP2) is applied to the gate scan signal and the data test signal. 인가된 상기 게이트 검사 신호 및 상기 데이터 검사 신호는 상기 제1 검사용 스위칭 소자(VI-TFT1)와, 상기 제2 검사용 스위칭 소자(VI-TFT2)를 통해 상기 표시 영역(DA)으로 전달된다. It authorized the gate scan signal and the data test signal is transmitted to the display area (DA) via the first scan switching element (VI-TFT1) and, wherein the switching for the second test element (VI-TFT2) for. 이에 따라, 상기 표시 영역(DA)으로 전달된 상기 게이트 검사 신호 및 상기 데이터 검사 신호를 통해 상기 표시 영역(DA)의 배선들 및 스위칭 소자들의 불량 여부를 검사할 수 있다. This makes it possible to scan through a said gate signal and the data test signal transmitted to the display area (DA) checking whether a defective of the wirings and switching elements of the display area (DA). 상기 VI 공정을 종료한 후, 상기 제1 및 제2 구동 패드부(DIP1, DIP2)를 통해 상기 제1 및 제2 구동신호 배선(124a, 124b)에 오프 전압을 전달하면 상기 제1 및 제2 검사용 스위칭부(VIT1, VIT2)는 전기적으로 차단된 상태를 유지한다. If you pass after exiting the VI process, the first and the off-voltage to the first and second drive signal line (124a, 124b) through a second drive pad portion (DIP1, DIP2) the first and second a switching unit (VIT1, VIT2) for checking maintains electrically cut-off state. 상기 표시기판(100)을 포함하는 표시장치의 구동 시에도 상기 제1 및 제2 검사용 스위칭부(VIT1, VIT2)의 검사용 스위칭 소자들은 항상 오프 상태를 유지함으로써 물리적으로 단선된 것과 동일한 전기적으로 차단된 상태가 된다. A switching element for the inspection of the first and second scan switching unit (VIT1, VIT2) for even during the driving of a display device including the display substrate 100 are the same electrically as always a physical disconnection as by maintaining the OFF state It is the cut-off state.

상기 제1 및 제2 주변 영역(PA1, PA2)에는 상기 제1 및 제2 검사 패드부(VIP1, VIP2)와 연결된 제1 정전기 분산 배선들(176a, 178a)과, 상기 제1 및 제2 구동 패드부(DIP1, DIP2)와 연결된 제2 정전기 분산 배선들(176b, 178b)이 형성된다. The first and second peripheral area (PA1, PA2) has the first and second inspection pad portion (VIP1, VIP2) and a first static electricity distribution line is connected (176a, 178a) and said first and second drive is the pad part (DIP1, DIP2) and a second static electricity distribution lines coupled (176b, 178b) is formed.

상기 제1 정전기 분산 배선들(176a, 178a)은 각각 상기 제1 검사 패드 부(VIP1)로부터 상기 베이스 기판(110)의 일단까지 연장되고, 상기 제2 검사 패드부(VIP2)로부터 상기 베이스 기판(110)의 일단까지 연장된다. Wherein the first static-distribution wiring (176a, 178a) are each of the first inspection extending from the pad portion (VIP1) to one end of the base substrate 110, and the second test pad portion of the base substrate from (VIP2) ( 110) extends to one end. 일 제1 정전기 분산 배선(176a)은 상기 제1 검사 패드 전극(172a)과 연결되고, 상기 일 제1 정전기 분산 배선(186a)과 다른 제1 정전기 분산 배선(178a)은 상기 제2 검사 패드 전극(172b)과 연결된다. One first electrostatic dispersion wire (176a) is first coupled with scan pad electrodes (172a), the one first electrostatic dispersion wire (186a) and the other first electrostatic dispersion wire (178a) is the second test pad electrode is connected to the (172b). 상기 제1 정전기 분산 배선들(176a, 178a)은 상기 제1 및 제2 검사 패드 전극(172a, 172b)과 동일한 상기 투명 전극층으로 형성된다. Wherein the first static-distribution wiring (176a, 178a) is formed in the first and the second transparent electrode layer and the same scan pad electrodes (172a, 172b). 상기 제1 정전기 분산 배선들(176a, 178a)은 서로 이격되어 배치된다. Wherein the first static-distribution wiring (176a, 178a) are disposed spaced apart from each other.

상기 제2 정전기 분산 배선들(176b, 178b)은 각각 상기 제1 구동 패드부(DIP1) 및 상기 제2 구동 패드부(DIP2)로부터 상기 베이스 기판(110)의 일단까지 연장된다. Wherein the second static-distribution wiring (176b, 178b) is extended to the end of the first drive pad portion (DIP1) and the second drive pad portion of the base substrate 110 from (DIP2), respectively. 일 제2 정전기 분산 배선(176b)은 상기 제1 구동 패드 전극(174a)과 연결되고, 상기 일 제2 정전기 분산 배선(176b)과 다른 제2 정전기 분산 배선(178b)은 상기 제2 구동 패드 전극(174b)과 연결된다. One second electrostatic dispersion wire (176b) is first coupled to the drive pad electrodes (174a), said one second electrostatic dispersion wiring (176b) and different from the first static-distribution wiring (178b) has the second drive pad electrode is connected to the (174b). 상기 제2 정전기 분산 배선들(176b, 178b)은 상기 제1 및 제2 구동 패드 전극(174a, 174b)과 동일한 상기 투명 전극층으로 형성된다. Said second electrostatic dispersion wire (176b, 178b) is formed in the first and the same transparent electrode layer and a second driving electrode pad (174a, 174b). 상기 제2 정전기 분산 배선들(176b, 178b)은 서로 이격되어 배치되고, 상기 제2 정전기 분산 배선들(176b, 178b)은 상기 제1 정전기 분산 배선들(176a, 178a)과도 서로 이격되어 배치된다. Wherein arranged are two distribution wires (176b, 178b) are spaced from each other electrostatic, said second electrostatic dispersion wire (176b, 178b) is the first of the first static-distribution wiring (176a, 178a) is arranged is excessively spaced apart from each other .

상기 제1 정전기 분산 배선들(176a, 178a) 및 제2 정전기 분산 배선들(176b, 178b)은 상기 표시기판(100)을 제조하는 공정 중, 표시기판용 모기판에 형성된 쇼팅 바(미도시)와 연결되어 형성된다. The first electrostatic dispersion wires (176a, 178a) and a second electrostatic dispersion wire (176b, 178b) is a shorting bar (not shown) formed on the mother substrate for the process of a display substrate for manufacturing the display substrate 100, It is associated with is formed. 상기 제1 정전기 분산 배선들(176a, 178a) 및 제2 정전기 분산 배선들(176b, 178b)은 상기 표시기판용 모기판의 내부로 유입되는 전하들을 상기 쇼팅 바를 통해 상기 표시기판용 모기판의 전체에 분산시킬 수 있다. The first electrostatic dispersion wires (176a, 178a) and a second electrostatic dispersion wire (176b, 178b) is full of the display mother substrate for the substrate through the shorting bar to the charge flowing into the interior of the mother substrate for the display substrate on may be dispersed. 상기 제1 정전기 분산 배선들(176a, 178a) 및 제2 정전기 분산 배선들(176b, 178b)은 상기 표시기판용 모기판을 상기 표시기판(100) 단위로 커팅하는 공정에서 상기 쇼팅 바와 분리되어 상기 표시기판(100)에 잔류한다. The first electrostatic dispersion wires (176a, 178a) and a second electrostatic dispersion wire (176b, 178b) is a separate bar and the shorting in the step of cutting the mother substrate for the display substrate to the display substrate 100 units It remains in the display board 100. 상기 표시기판용 모기판의 커팅 라인과 상기 표시기판(100)의 상기 베이스 기판(110)의 일단이 일치한다. It coincides with one end of the base plate 110 of the display lines of the mother substrate cutting the board and the display board 100. 이에 따라, 상기 제1 정전기 분산 배선들(176a, 178a) 및 제2 정전기 분산 배선들(176b, 178b)이 상기 베이스 기판(110)의 일단까지 연장된 형태로 상기 베이스 기판(110)에 잔류할 수 있다. Accordingly, the first static-distribution wiring (176a, 178a) and a second static electricity distribution wires (176b, 178b) is to remain on the base substrate 110 in an extended form to one end of the base substrate 110 can.

본 발명의 일 실시예에서는 상기 제1 및 제2 검사 패드부(VIP1, VIP2)와, 상기 제1 및 제2 구동 패드부(DIP1, DIP2)를 포함하는 상기 표시기판(100)을 일례로 하여 설명하였으나, 상기 VI 공정의 VI의 목적에 따라 대면적으로 형성된 4 이상의 복수의 패드부를 포함할 수 있고 각 패드부와 연결된 정전기 분산 배선들을 형성할 수 있다. In an embodiment of the present invention to the display substrate 100 including the first and second inspection pad portion (VIP1, VIP2) and said first and second drive pad portion (DIP1, DIP2), for example Although described, it may comprise four or more parts of the plurality of pads formed over a large area in accordance with the purpose of VI VI of the process and can form electrostatic dispersion wiring connected to each pad unit.

도 3은 본 발명의 따른 실시예에 다른 표시기판의 평면도이다. 3 is a plan view of another display substrate according to an embodiment of the present invention.

도 3을 참조하면, 본 발명의 따른 실시예에 따른 표시기판(102)의 베이스 기판(110)은 화상을 표시하는 표시 영역(DA)과, 상기 표시 영역(DA)의 주변에 배치되고 구동칩 실장 영역(DIA) 및 FPC 연결 영역(FPCA)을 포함하는 제1 주변 영역(PA1)과, 제2 주변 영역(PA2)을 포함한다. 3, the base substrate 110 of the display circuit board 102 according to an embodiment according to the present invention is the display area (DA) for displaying an image, and arranged on the periphery of the display area (DA) driver ICs It includes a mounting area (DIA) and the FPC connection region (FPCA) first peripheral area (PA1), and a second peripheral area (PA2) which comprises a.

상기 표시 영역(DA)에는 게이트 배선(GL), 데이터 배선(DL), 화소 스위칭 소자(PTFT) 및 화소 전극(PE)이 형성된다. The display area (DA), the gate wires (GL), a data line (DL), the pixel switching element (PTFT) and a pixel electrode (PE) is formed. 상기 게이트 배선(GL) 및 상기 데이터 배 선(DL)이 서로 교차하여 화소 영역(P)을 정의한다. It defines the pixel regions (P) to the gate wires (GL) and the data wiring (DL) cross each other.

상기 구동칩 실장 영역(DIA)에는 구동칩(미도시)과 전기적으로 연결된 IC 패드들(미도시)과, VI 공정을 위한 검사용 스위칭부(미도시)와, 상기 검사용 스위칭부와 연결된 검사신호 배선(미도시) 및 구동신호 배선(미도시)이 형성된다. Test connected to the driver IC packaging area (DIA) is a driving chip (not shown) and a (not shown) of the IC pad electrically connected to the switching unit (not shown) for testing for the VI process, a switching unit for the test the signal wires (not shown) and a drive signal line (not shown) is formed. 상기 FPC 연결 영역(FPCA)에는 연성인쇄회로기판(미도시)의 금속 단자들과 전기적으로 연결시키기 위한 FPC 패드들(미도시)이 형성된다. The FPC connecting region (FPCA), the FPC of the pad for electrically connected to the metal terminals of the flexible printed circuit board (not shown) (not shown) is formed. 상기 제1 주변 영역(PA1)에는 상기 구동칩 실장 영역(DIA)으로부터 상기 베이스 기판(110)의 일단까지 연장된 제1 정전기 분산 배선들(176a, 178a)과, 상기 제1 정전기 분산 배선들(176a, 178a)과 평행하게 배치되고 상기 베이스 기판(110)의 일단까지 연장된 제2 정전기 분산 배선들(176b, 178b)이 형성된다. Wherein the first peripheral area (PA1), the driving chip to from a mounting area (DIA) one of the first electrostatic distributed wiring extending to the surface of the base substrate (110) (176a, 178a) and the first static-distribution wiring ( 176a, 178a) and is disposed parallel to the second static distributed wiring extending to the end of the base plate (110) (176b, 178b) are formed.

상기 제2 주변 영역(PA2)에는 전압 인가부(SPA)와, 제3 정전기 분산 배선(179)이 형성된다. The second peripheral area (PA2), the voltage applying unit (SPA) and the third electrostatic dispersion wiring 179 is formed. 상기 전압 인가부(SPA)는 전압 전극(SPE)과, 상기 전압 전극(SPE) 상에 형성되어 상기 전압 전극(SPE)과 전기적으로 연결된 전압 패드 전극(SPTE)을 포함한다. It said voltage applying unit (SPA) comprises a voltage electrode (SPE), and is formed on the voltage electrode (SPE) the voltage electrode (SPE) and the electric voltage pad electrode (SPTE) connected. 상기 제3 정전기 분산 배선(179)은 상기 전압 인가부(SPA)로부터 상기 베이스 기판(110)의 일단까지 연장된다. The third electrostatic dispersion wiring 179 is extended from the voltage applying unit (SPA) to one end of the base substrate 110. 상기 베이스 기판(110)의 일단은 예를 들어, 상기 제1 및 제2 정전기 분산 배선들(176a, 178a, 176b, 178b)의 단부와 일치하는 상기 베이스 기판(110)의 일 변과 수직한 다른 변에 해당할 수 있다. One end of the base substrate 110, for example, the first and second static balancing wires (176a, 178a, 176b, 178b) end and a match of the base substrate 110, one side normal to the other of which the It may correspond to the side.

상기 제1 주변 영역(PA1) 및 상기 제2 주변 영역(PA2)의 사이에는 상기 표시 영역(DA)의 외측을 따라 상기 전압 인가부(SPA)로부터 상기 제1 주변 영역(PA1)까 지 연장된 공통전압 배선(VCL)이 형성된다. Wherein the first peripheral area (PA1) and an extended support the second peripheral area (PA2) of the first peripheral area (PA1) is from the voltage applying unit (SPA) along the outside of the display area (DA) between the how the common voltage lines (VCL) is formed. 상기 공통전압 배선(VCL)은 상기 FPC 패드들과 전기적으로 연결될 수 있다. The common voltage lines (VCL) may be connected electrically with the FPC pad. 상기 공통전압 배선(VCL)은 상기 표시 영역(DA)에 공통전압 신호를 전달하기 위해 상기 주변 영역(DA)의 외측을 따라 연장되도록 디자인된다. The common voltage lines (VCL) is designed so as to extend along the outer side of the peripheral area (DA) to deliver a common voltage signal to the display area (DA). 이와 같은 상기 공통전압 배선(VCL)의 디자인에 의해 상기 공통전압 배선(VCL)은 상기 제1 및 제2 정전기 분산 배선들(176a, 178a, 176b, 178b)과 중첩된다. Such a design of the common voltage by said common voltage line (VCL) line (VCL) is overlapping with the first and second electrostatic dispersion wires (176a, 178a, 176b, 178b).

상기 제1 정전기 분산 배선들(176a, 178a) 및 제2 정전기 분산 배선들(176b, 178b)은 상기 표시기판(102)을 제조하는 공정 중, 표시기판용 모기판에 형성된 쇼팅 바(미도시)와 연결되어 형성된다. The first electrostatic dispersion wires (176a, 178a) and a second electrostatic dispersion wire (176b, 178b) is a shorting bar (not shown) formed on the mother substrate for the process of a display substrate for manufacturing the display substrate (102) It is associated with is formed. 이후, 상기 제1 정전기 분산 배선들(176a, 178a) 및 제2 정전기 분산 배선들(176b, 178b)은 상기 표시기판용 모기판의 커팅 공정에 의해 상기 표시기판(102)에 잔류한다. Thereafter, the first dispersion to one static wire (176a, 178a) and a second electrostatic dispersion wire (176b, 178b) will be retained in the display substrate 102 by a cutting step of a mother substrate for the display substrate. 도면으로 도시하지는 않았으나, 상기 FPC 연결 영역(FPCA)에는 상기 FPC 패드들과 연결된 제4 정전기 분산 배선들(미도시)이 형성될 수 있다. Although not shown in the figure, the FPC connection region (FPCA), the first to fourth electrostatic dispersion wiring (not shown) connected with the FPC pad may be formed. 상기 제4 정전기 분산 배선들도 상기 제1 내지 제3 정전기 분산 배선들(176a, 178a, 176b, 178b, 179)과 함께 상기 표시기판용 모기판의 상기 쇼팅 바와 연결되어 형성된 후, 상기 커팅 공정에서 상기 쇼팅 바와 분리되어 상기 표시기판(102)에 잔류할 수 있다. Said fourth electrostatic dispersion wiring diagram of the first to third static balancing wires (176a, 178a, 176b, 178b, 179) and after together formed is connected as the shorting of the display substrate a mother substrate for the cutting process, separated from the shorting bar can be retained in the display circuit board (102).

도 4는 도 3의 A 부분의 확대 평면도이다. Figure 4 is an enlarged plan view of a portion A of FIG.

도 5는 도 4의 Ⅱ-Ⅱ′라인을 따라 절단한 단면 및 검사 스위칭 소자의 단면을 도시한 단면도이다. Figure 5 is a sectional view showing a cross section of the test section and the switching device taken along the Ⅱ-Ⅱ 'line of Fig.

도 3 내지 도 5를 참조하면, 상기 구동칩 실장 영역(DIA)에는 제1 검사용 스 위칭부(VIT1), 제2 검사용 스위칭부(VIT2), 제1 및 제2 검사신호 배선(154a, 154b), 제1 및 제2 구동신호 배선(124a, 124b), 제1 검사 패드부(VIP1), 제2 검사 패드부(VIP2), 제1 구동 패드부(DIP1) 및 제2 구동 패드부(DIP2)가 형성된다. When 3 to 5, wherein the drive chip mounting area (DIA) is a first check for the switching unit (VIT1), the second switching unit (VIT2) for testing, the first and second scan signal line (154a, 154b), the first and second drive signal line (124a, 124b), the first inspection pad portion (VIP1), the second inspection pad portion (VIP2), a first drive pad portion (DIP1) and the second driver pad section ( the DIP2) is formed. 상기 제1 정전기 분산 배선들(176a, 178a)은 각각 상기 제1 검사 패드부(VIP1) 및 상기 제2 검사 패드부(VIP2)와 연결되고, 상기 제2 정전기 분산 배선들(176b, 178b)은 각각 상기 제1 구동 패드부(DIP1) 및 상기 제2 구동 패드부(DIP2)와 연결된다. The first electrostatic dispersion wires (176a, 178a) is the first test pad portion (VIP1) and wherein the second is connected to the test pad portion (VIP2), the second electrostatic dispersion wire (176b, 178b) each of which each is connected to the first pad driving unit (DIP1) and the second drive pad portion (DIP2).

상기 제1 및 제2 검사용 스위칭부(VIT1, VIT2)는 상기 VI 공정 이후 전기적으로 오프된 상태를 유지하고, 오프된 상태의 상기 제1 및 제2 검사용 스위칭부(VIT1, VIT2)를 포함하는 상기 구동칩 실장 영역(DIA)에는 상기 구동칩이 실장된다. The first and the second switching unit (VIT1, VIT2) for checking the subsequent VI process maintains the electrically off-state and the of the off-state the first and second test switch for the unit including (VIT1, VIT2) the driving chip is mounted on the drive chip mounting area (DIA), which is.

구체적으로, 상기 제1 검사용 스위칭부(VIT1)는 상기 제1 검사신호 배선(154a) 및 상기 제1 구동신호 배선(124a)과 연결된 제1 검사용 스위칭 소자(VI-TFT1)들을 포함하고, 상기 제2 검사용 스위칭부(VIT2)는 상기 제2 검사신호 배선(154b) 및 상기 제2 구동신호 배선(124b)과 연결된 제2 검사용 스위칭 소자(VI-TFT2)들을 포함한다. Specifically, the first switch for the first test section (VIT1) includes the first scan signal line (154a) and the first scan switching element (VI-TFT1) for connected to the first drive signal line (124a), It said second inspection switching unit (VIT2) for comprises a second scan signal line (154b) and the second switch for the second detection 2 are connected to the drive signal line (124b) the device (VI-TFT2). 상기 제1 검사용 스위칭 소자(VI-TFT1)는 게이트 전극(VG), 상기 게이트 전극(VG) 상에 형성된 소스 전극(VS) 및 드레인 전극(VG)을 포함한다. The first test switching element (VI-TFT1) for comprises a gate electrode (VG), the source electrode (VS) and a drain electrode (VG) formed on the gate electrode (VG).

상기 제1 검사 패드부(VIP1)는 상기 제1 검사신호 배선(154a)의 일단부에 형성된다. The first inspection pad portion (VIP1) is formed at one end of the first scan signal line (154a). 상기 제1 검사 패드부(VIP1)는 상기 제1 검사신호 배선(154a)과 연결된 제1 검사 전극(152a)과, 상기 제1 검사 전극(152a)과 전기적으로 연결된 제1 검사 패드 전극(172a)을 포함한다. The first inspection pad portion (VIP1) is the first scan signal line (154a) and the first test electrode (152a) and the first test electrode (152a) and electrically the first inspection pad electrode (172a) connected to the associated It includes. 상기 제1 검사 패드 전극(172a)은 일 제1 정전기 분산 배선(176a)과 연결된다. The first inspection pad electrode (172a) is connected to the one first electrostatic dispersion wire (176a). 상기 제2 검사 패드부(VIP2)는 상기 제2 검사신호 배선(154b)의 일단부에 형성된다. The second inspection pad portion (VIP2) is formed at one end of the second scan signal wiring (154b). 상기 제2 검사 패드부(VIP2)는 상기 제2 검사신호 배선(154b)과 연결된 제2 검사 전극(152b)과, 상기 제2 검사 전극(152b)과 전기적으로 연결된 제2 검사 패드 전극(172b)을 포함한다. The second inspection pad portion (VIP2) is the second test signal line (154b) and the second test electrode (152b) and the second test electrode (152b) electrically second inspection pad electrode (172b) connected to the associated It includes. 상기 제2 검사 패드 전극(172b)은 상기 일 제1 정전기 분산 배선(176a)과 다른 제1 정전기 분산 배선(178a)과 연결된다. The second inspection pad electrode (172b) is connected to the one first electrostatic dispersion wire (176a) and the other first electrostatic dispersion wire (178a). 상기 제1 정전기 분산 배선들(176a, 178a)은 상기 공통전압 배선(VCL) 상에 상기 공통전압 배선(VCL)과 일부 중첩되어 형성된다. Wherein the first static-distribution wiring (176a, 178a) is formed by said common voltage line (VCL), and partially overlapped on the common voltage line (VCL).

상기 제1 구동 패드부(DIP1)는 상기 제1 구동신호 배선(124a)의 일단부에 형성된다. The first drive pad portion (DIP1) is formed at one end of the first drive signal line (124a). 상기 제1 구동 패드부(DIP1)는 상기 제1 구동신호 배선(124a)과 연결된 제1 구동 전극(122a)과, 상기 제1 구동 전극(122a) 상에 형성된 제1 소스 금속 패턴(156a)과, 상기 소스 금속 패턴(156a)과 접촉하여 상기 제1 구동 전극(122a)과 전기적으로 연결된 제1 구동 패드 전극(174a)을 포함한다. The first drive pad portion (DIP1) is the first drive signal line (124a) and connected to the first driving electrode (122a) and the first driving electrode the first source metal pattern (156a) formed on a (122a) and , includes a first driving electrode (122a) and the first electrically driven pad electrode (174a) connected to said source in contact with the metal pattern (156a). 상기 제1 구동 패드 전극(174a)은 일 제2 정전기 분산 배선(176b)과 연결된다. The first driving electrode pad (174a) is connected to the one second electrostatic dispersion wiring (176b). 상기 제2 구동 패드부(DIP2)는 상기 제2 구동신호 배선(124b)의 일단부에 형성된다. The second drive pad portion (DIP2) is formed at one end of the second drive signal line (124b). 상기 제2 구동 패드부(DIP2)는 상기 제2 구동신호 배선(124b)과 연결된 제2 구동 전극(미도시)과, 상기 제2 구동 전극 상에 형성된 제2 소스 금속 패턴(156b)과, 상기 제2 소스 금속 패턴(156b)과 접촉하여 상기 제2 구동 전극과 전기적으로 연결된 제2 구동 패드 전극(174b)을 포함한다. The second drive pad portion (DIP2) is the second drive signal line (124b) associated with the second drive electrode (not shown) and the second drive electrodes on the second source metal pattern (156b) formed in the said the second in contact with the source metal pattern (156b) and a second driving electrode pad (174b) coupled to the second driving electrode. 상기 제2 구동 패드 전극(174b)은 상기 일 제2 정전기 분산 배선(176b)과 다른 제2 정전기 분산 배선(178b)과 연결된다. The second driving electrode pad (174b) is connected to the one second electrostatic dispersion wiring (176b) and different from the first static-distribution wiring (178b). 상기 제2 정전기 분산 배선들(176b, 178b)은 상기 공통전압 배선(VCL) 상에 상기 공통전압 배선(VCL)과 일부 중첩되어 형성된다. Said second electrostatic dispersion wire (176b, 178b) is formed by said common voltage line (VCL), and partially overlapped on the common voltage line (VCL).

상기 표시 기판(102)은 상기 게이트 전극(VG) 상에 형성된 게이트 절연층(130), 상기 게이트 전극(VG)과 대응하는 상기 게이트 절연층(130) 상에 순차적으로 형성된 반도체층(142) 및 오믹 콘택층(144), 상기 소스 전극(VS) 및 상기 드레인 전극(VG) 상에 형성된 패시베이션층(160) 및 상기 패시베이션층(160) 상에 형성된 유기층(OL)을 포함한다. The display substrate 102 includes a gate insulating layer 130, the gate electrode (VG) and the corresponding semiconductor layer 142 formed in sequence on the gate insulating layer 130 that is formed on the gate electrode (VG) and It includes an ohmic contact layer 144, the source electrode (VS) and the passivation layer 160 and the organic layer (OL), formed on the passivation layer 160 formed on the drain electrode (VG).

상기 유기층(OL)은 상기 표시 영역(DA), 상기 제1 및 제2 주변 영역(PA1, PA2)에 형성되고, 상기 제1 및 제2 검사용 스위칭부(VIT1, VIT2)를 커버한다. The organic layer (OL) covers the display area (DA), is formed on the first and second peripheral area (PA1, PA2), said first and second switching unit (VIT1, VIT2) for inspection. 상기 유기층(OL)은 상기 제1 소스 금속 패턴(156a) 및 상기 제1 검사 전극(152a)을 노출시키는 홀 패턴들을 포함한다. And the organic layer (OL) comprises the first source metal pattern (156a) and the hole pattern to expose the first test electrode (152a). 상기 유기층(OL)의 상기 홀 패턴들을 통해 상기 제 소스 금속 패턴(156a)과 제1 구동 패드 전극(174a)이 전기적으로 연결되고, 상기 제1 검사 전극(152a)이 상기 제1 검사 패드 전극(172a)과 전기적으로 연결된다. Wherein the source metal pattern (156a) and the first driven pad electrode (174a) is electrically connected to the first scan electrode of the first inspection pad electrode (152a) through the hole pattern of the organic layer (OL) ( 172a) and are electrically connected.

상기 제1 및 제2 정전기 분산 배선들(176a, 178a, 176b, 178b)은 상기 제1 주변 영역(PA1) 상에 형성된 상기 유기층(OL) 상에 형성된다. The first and second electrostatic dispersion wires (176a, 178a, 176b, 178b) is formed on the organic layer (OL) formed on the first peripheral area (PA1). 상기 제1 주변 영역(PA1) 상에 형성된 상기 유기층(OL)의 제1 두께는 상기 표시 영역(DA)에 형성된 상기 유기층(OL)의 제2 두께와 동일할 수 있다. The thickness of the first organic layer (OL) formed on the first peripheral area (PA1) may be the same as the second thickness of the organic layer (OL) formed in the display area (DA). 이와 달리, 상기 유기층(OL)의 상기 제1 두께는 상기 제2 두께보다 얇게 형성될 수 있다. Alternatively, the first thickness of the organic layer (OL) may be formed to be thinner than the second thickness.

상기 제1 및 제2 정전기 분산 배선들(176a, 178a, 176b, 178b)은 표시기판용 모기판의 쇼팅 바(미도시)와 연결되어 형성된 후, 상기 표시기판용 모기판의 커팅 공정에서 상기 쇼팅 바와 분리되어 상기 표시기판(102)에 잔류한다. Said first and second electrostatic dispersion wires (176a, 178a, 176b, 178b) is shown after the substrate is formed is connected to the mother board of the shorting bar (not shown) for the shorting in the cutting step of a mother substrate for the display substrate separated as remains in the display circuit board (102). 상기 제1 및 제2 정전기 분산 배선들(176a, 178a, 176b, 178b)은 상기 쇼팅 바와 연결되고 상기 검사 패드부들(VIP1, VIP2) 및 상기 구동 패드부들(DIP1, DIP2)로부터 상기 표시기판용 모기판으로 유입된 전하들을 상기 표시기판용 모기판의 전체에 분산시켜 정전기에 의한 상기 표시기판용 모기판의 손상을 방지할 수 있다. The first and mosquito for the display substrate from the second static-distribution lines (176a, 178a, 176b, 178b) is connected as the shorting and the test pad portions (VIP1, VIP2) and portions (DIP1, DIP2) the drive pad by dispersing the electric charges flowing into the plate the whole of the display mother substrate for the substrate can be prevented damage to the display of the mother substrate for the substrate due to static electricity. 또한, 상기 제3 정전기 분산 배선(179)이 상기 쇼팅 바와 연결되어 정전기에 의한 상기 표시기판용 모기판의 손상을 방지할 수 있다. In addition, the third static electricity is distributed wiring 179 is connected to the shorting bar can be prevented damage to the display of the mother substrate for the substrate due to static electricity.

상기 표시 기판(102)의 상기 제1 주변 영역(PA1)에 상기 유기층(OL)을 형성함으로써 상기 공통전압 배선(VCL)과, 상기 제1 및 제2 정전기 분산 배선들(176a, 178a, 176b, 178b) 간의 간격이 상대적으로 넓어진다. Said common voltage line (VCL) and the first and second electrostatic dispersion wiring by forming the first peripheral area (PA1) the organic layer (OL) on the display substrate (102) (176a, 178a, 176b, the relatively wider the interval between 178b). 이에 따라, 상기 공통전압 배선(VCL)이 상기 제1 및 제2 정전기 분산 배선들(176a, 178a, 176b, 178b)과 중첩되도록 디자인되는 경우, 상기 유기층(OL)을 형성함으로써 상기 VI 공정에서 상기 공통전압 배선(VCL)으로 전달되는 상기 공통전압 신호와, 상기 검사 패드부들(VIP1, VIP2) 및 상기 구동 패드부들(DIP1, DIP2)이 인가하는 게이트 검사 신호 및 데이터 검사 신호들 간에 커플링의 발생을 최소화할 수 있다. Accordingly, if the common voltage lines (VCL) is designed to overlap with the first and second electrostatic dispersion wires (176a, 178a, 176b, 178b), wherein in the VI process by forming the organic layer (OL) occurrence of the coupling between the common voltage signal and the test pad portions (VIP1, VIP2) and said drive pad portions (DIP1, DIP2) is applied to a gate scan signal and a data inspection signal is transmitted to the common voltage line (VCL) the can be minimized.

또한, 상기 패시베이션층(OL) 상에 상기 유기층(OL)을 형성함으로써 상기 검사용 스위칭 소자들의 각 소스 전극 및 드레인 전극을 상기 패시베이션층(160) 및 상기 유기층(OL)으로 커버할 수 있다. Further, it is possible to form the organic layer (OL) on the passivation layer (OL) to cover each of the source and drain electrodes of the switching elements for the checking by the passivation layer 160 and the organic layer (OL). 이에 따라, 외부로부터 유입된 전하들에 의해 정전기가 발생하는 것을 방지하고, 상기 정전기에 의한 상기 검사용 스위칭 소자들의 손상을 방지할 수 있다. Accordingly, it is possible to prevent the static electricity is generated by the electric charge flowing in from the outside, and prevents damage of the switching elements for the checking by the static electricity.

도 6a 내지 도 9b는 본 발명에 따른 표시기판용 모기판의 제조 방법을 설명 하기 위한 공정도들이다. Figure 6a to Figure 9b are process drawings for explaining a manufacturing method of a mother substrate for a display substrate according to the present invention.

도 6a 및 도 6b를 참조하면, 표시기판용 모기판(200)의 베이스 모기판(210)은 어레이층이 형성된 복수의 어레이 영역(AA)들과, 서로 인접한 어레이 영역(AA)들 사이의 영역은 외곽 영역(SA)을 포함한다. Figures 6a and a region between the base mother substrate 210 includes a plurality of array areas (AA) and, adjacent array areas (AA), the array layer formed of Referring to Figure 6b, the mother substrate 200 for a display substrate includes an outer region (SA).

각 어레이 영역(AA)은 화상을 표시하는 표시 영역(DA)과, 상기 표시 영역(DA)을 둘러싸는 주변 영역(PA)을 포함한다. Each array region (AA) comprises a display area (DA) and, surrounding the display area (DA) is a peripheral region (PA) for displaying an image. 상기 어레이층은 상기 표시 영역(DA)에 형성된 게이트 배선(미도시) 및 상기 게이트 배선과 교차하여 화소 영역을 정의하는 데이터 배선과, 상기 주변 영역(PA)에 형성된 검사신호 배선들과, 구동신호 배선들과, 전압 전극(SPE)을 포함한다. The array layer is the gate wire (not shown) and the gate line and data lines intersecting defining a pixel region and the wiring, and, with the test signal wiring formed on the peripheral region (PA), a drive signal formed in the display area (DA) It includes wires and a voltage electrode (SPE).

상기 베이스 모기판(210)을 각 어레이 영역(AA) 단위로 커팅하는 커팅 공정을 통해 상기 베이스 모기판(210)의 상기 각 어레이 영역(AA)은 하나의 표시기판(100)으로 형성된다. Each of the array regions (AA) of the base, the mother substrate 210 through a cutting step of cutting the mother substrate base 210, each array region (AA) units is formed as a display substrate 100. FIG. 상기 베이스 모기판(210)의 일 방향으로 연장된 커팅 라인을 제1 커팅 라인(CL1)으로 정의하고, 상기 일 방향과 수직한 방향으로 연장된 커팅 라인을 제2 커팅 라인(CL2)으로 정의한다 상기 제1 및 제2 커팅 라인(CL1, CL2)은 상기 커팅 공정에서 상기 표시기판용 모기판(200)을 커팅할 수 있는 가상의 라인에 해당한다. It defines a cutting line extends a cutting line extending in the one direction of the base, the mother substrate 210 in the direction of a first defined by a cutting line (CL1) and, perpendicular to the one direction to a second cutting line (CL2) the first and second cutting lines (CL1, CL2) is available for the virtual line to cut the mother substrate 200 for the display substrate in the cutting process.

이하, 도 6a 내지 도 9에서는 상기 화소 스위칭 소자(PTFT)와, 상기 검사신호 배선들 중 제1 검사신호 배선과 연결된 제1 검사 전극과, 상기 구동신호 배선들 중 제1 구동신호 배선과 연결된 제1 구동 전극을 예로 들어 도면으로 도시하여 설명하도록 한다. Hereinafter, Fig. 6a-9 In the connected to the pixel switching element (PTFT), and the scan signal wiring of the first scan signal line and the first scan electrode, and wiring the drive signal wiring of the first driving signal in the associated of for example, the first drive electrode will be described as shown by the drawing.

도 6b를 참조하면, 상기 베이스 모기판(210) 상에 게이트 금속층(미도시)을 형성하고, 상기 게이트 금속층을 패터닝하여 게이트 패턴을 형성한다. Referring to Figure 6b, forming a gate metal layer (not shown) on the base mother substrate 210, and patterning the gate metal layer to form a gate pattern. 상기 게이트 패턴은 패터닝된 상기 게이트 금속층은 상기 화소 스위칭 소자(PTFT)의 게이트 전극(GE)과, 상기 제1 검사신호 배선과 연결된 상기 제1 검사 전극(122a)을 포함한다. The gate pattern is patterned and the gate metal layer includes a gate electrode (GE) and said first test wherein the first test signal associated with the wiring electrode (122a) of the pixel switching elements (PTFT).

상기 게이트 패턴을 포함하는 상기 베이스 모기판(210) 상에 게이트 절연층(130)을 형성한다. To form the base mother substrate gate insulating layer 130 on the (210) including the gate pattern. 상기 게이트 절연층(130)은 예를 들어, 질화 실리콘(SiNx)으로 형성될 수 있다. The gate insulating layer 130 can be formed, for example, a silicon nitride (SiNx).

상기 게이트 절연층(130)이 형성된 상기 베이스 모기판(210) 상에 반도체층(142) 및 오믹 콘택층(144)을 순차적으로 적층시키고, 상기 반도체층(142) 및 상기 오믹 콘택층(144)을 패터닝한다. The gate insulating layer above the base mother substrate 210, the semiconductor layer 142 and the ohmic and sequentially stacked on the contact layer 144, the semiconductor layer 142 and the ohmic contact layer 144 on the (130) are formed the patterned. 패터닝된 상기 반도체층(142) 및 상기 오믹 콘택층(144)은 상기 게이트 전극(GE)과 중첩되도록 상기 게이트 전극(GE) 상의 상기 게이트 절연층(130) 상에 형성된다. A patterned semiconductor layer 142 and the ohmic contact layer 144 is formed on the gate insulating layer 130 on the gate electrode (GE) so as to overlap with the gate electrode (GE).

이어서, 상기 베이스 모기판(210) 상에 소스 금속층(미도시)을 형성하고, 상기 소스 금속층을 패터닝하여 소스 패턴을 형성한다. Then, to form the base mother substrate 210 (not shown) on the source metal layer, forming a source pattern by patterning the metal source. 상기 소스 패턴은 상기 화소 스위칭 소자(PTFT)의 소스 전극(SE)과, 상기 소스 전극(SE)과 이격된 드레인 전극(DE)과, 상기 제1 구동 신호 배선과 연결된 상기 제1 구동 전극(152a)을 포함한다. Wherein the source pattern is the first driving electrode (152a connected to the source electrode (SE) and the source electrode (SE) and spaced from the drain electrode (DE) and the wiring of the first drive signal in the pixel switching elements (PTFT) ) a. 상기 소스 전극(SE) 및 상기 드레인 전극(DE)은 상기 패터닝된 반도체층(142) 및 오믹 콘택층(144) 상에 형성되고 상기 게이트 전극(GE)과 중첩되도록 형성된다. The source electrode (SE) and the drain electrode (DE) is formed on the patterned semiconductor layer 142 and the ohmic contact layer 144 is formed to overlap with the gate electrode (GE).

상기 소스 패턴이 형성된 상기 베이스 모기판(210) 상에 패시베이션층(160) 을 형성한다. To form a passivation layer 160 on the mother substrate base 210, wherein the source pattern is formed. 상기 패시베이션층(160)은 예를 들어, 질화 실리콘(SiNx)으로 형성될 수 있다. The passivation layer 160 can be formed, for example, a silicon nitride (SiNx). 상기 패시베이션층(160)이 형성된 상기 베이스 모기판(210) 상에 유기층(OL)을 형성한다. To form an organic layer (OL) on the base mother substrate 210. The passivation layer 160 is formed.

도 7a 및 도 7b를 참조하면, 상기 드레인 전극(DE) 및 상기 제1 신호 전극(152a) 상의 상기 유기층(OL) 및 상기 패시베이션층(160)을 제거하고, 상기 제1 구동 전극(122a) 상의 상기 유기층(OL), 상기 패시베이션층(160) 및 상기 게이트 절연층(130)을 제거한다. When FIG. 7a and FIG. 7b, on said drain electrode (DE) and wherein the first signal electrode and removing the organic layer (OL) and the passivation layer 160, and on the (152a), the first driving electrode (122a) remove the organic layer (OL), the passivation layer 160 and the gate insulating layer 130. 이에 따라, 상기 드레인 전극(DE)의 일단부가 노출되고, 상기 제1 신호 전극(152a) 및 상기 제1 구동 전극(122a)이 노출되는 홀 패턴들이 형성된다. Accordingly, the one end portion of the drain electrode (DE) exposure, if the first signal electrode (152a) and the first driving electrode hole pattern (122a) is exposed is formed.

이와 달리, 도 7c를 참조하면, 상기 유기층(OL)은 상기 표시 영역(DA)에 제1 두께(a)로 형성된 제1 두께부와, 상기 주변 영역(PA)에 제2 두께(b)로 형성된 제1 두께부를 포함할 수 있다. Alternatively, referring to Figure 7c, with the organic layer (OL) has a first thickness (a) the first thickness portion and the second thickness (b) in the peripheral region (PA) formed in the display area (DA) formed may comprise a first thickness portion. 상기 제1 두께부의 상기 제1 두께(a)는 상기 제2 두께부의 상기 제2 두께(b)보다 두껍게 형성될 수 있다. Said first thickness of said first thickness (a) may be formed to be thicker than the second thickness (b) of the second thickness. 일례로, 초기에 도포된 초기 유기층에 조사되는 광을 차단하여 상기 제1 두께부를 형성하고, 상기 초기 유기층에 조사되는 광을 부분적으로 차단하여 상기 제2 두께부를 형성할 수 있다. In one example, it may be formed to block the light which is irradiated to the organic layer initially applied to the initial parts of the first thickness, blocking the light irradiated to the initial organic layer partially forming the second thickness portion. 상기 제1 두께(a)는 초기에 도포된 유기층의 두께와 동일하고, 상기 제2 두께(b)는 상기 초기에 도포된 유기층의 두께보다 얇게 형성될 수 있다. The first thickness (a) is the same as the thickness of the organic layer initially applied, and the second thickness (b) may be formed to be thinner than the thickness of the coated organic layer to the initial.

상기 홀 패턴들이 형성된 상기 유기층(OL)을 포함하는 상기 베이스 모기판(210) 상에 투명 전극층(미도시)을 형성한다. To form a transparent electrode layer (not shown) on the base mother substrate 210 including the organic layer (OL) said hole patterns are formed. 상기 투명 전극층은 투명하고 도전성이 있는 물질로 형성될 수 있다. The transparent electrode layer may be transparent and formed of a material that is electrically conductive. 상기 투명 전극층은 예를 들어, 인듐 징크 옥사 이드(Indium Zinc Oxide : IZO), 인듐 틴 옥사이드(Indium Tin Oxide : ITO)로 형성될 수 있다. The transparent electrode layer, for example, indium zinc oxazole Id may be formed by:: (ITO Indium Tin Oxide) (Indium Zinc Oxide IZO), indium tin oxide.

도 7a 내지 도 8b를 참조하면, 상기 투명 전극층을 패터닝하여 상기 화소 스위칭 소자(PTFT)와 전기적으로 연결된 화소 전극(PE)과, 상기 외곽 영역(SA)에 형성되어 상기 각 어레이 영역(AA)을 둘러싸는 쇼팅 바(STB)와, 상기 제1 신호 전극(152a)과 접촉하는 제1 신호 패드 전극(172a)과, 상기 제1 구동 전극(122a)과 접촉하는 제1 구동 패드 전극(174a)과, 제1 정전기 분산 배선(176a) 및 제2 정전기 분산 배선(176b)을 형성한다. When Fig. 7a-reference to Figure 8b, the patterning the transparent electrode layer formed on the pixel electrode (PE) and the outer region (SA) being electrically coupled with the pixel switching elements (PTFT) of the respective array regions (AA) surrounding the shorting bar (STB) and the first signal electrode of claim and the first signal pad electrode (172a) in contact with (152a), the first drive electrode first drive pad electrodes (174a) in contact with (122a) and , first to form an electrostatic dispersion wire (176a) and a second static electricity distribution line (176b). 상기 제1 정전기 분산 배선(176a) 및 상기 제2 정전기 분산 배선(176b)은 별도의 공정 추가 없이도 상기 쇼팅 바(STB)를 형성하는 공정에서 상기 쇼팅 바(STB)와 연결되어 형성될 수 있어 비용 및 공정의 복잡화에 대한 부담을 최소화할 수 있다. The first electrostatic dispersion wire (176a) and the second electrostatic dispersion wiring (176b) the cost can be formed is connected to the shorting bar (STB) in the step of forming the shorting bar (STB) without the need for additional separate process and it is possible to minimize the burden on the complexity of the process.

상기 제1 정전기 분산 배선(176a)은 상기 제1 신호 패드 전극(172a)과 연결되고, 상기 제1 정전기 분산 배선(176a)은 상기 제1 신호 패드 전극(172a)을 상기 쇼팅 바(STB)와 연결한다. The first electrostatic dispersion wire (176a) is the first signal is connected with the pad electrode (172a), the first static-distribution wiring (176a) is the said first signal pad electrode (172a) shorting bar (STB), and connect. 상기 제2 정전기 분산 배선(176b)은 상기 제1 구동 패드 전극(174a)과 연결되고, 상기 제2 정전기 분산 배선(176b)은 상기 제1 구동 패드 전극(176a)과 상기 쇼팅 바(STB)를 연결한다. Wherein the second static electricity distribution line (176b) is connected with the first drive pad electrodes (174a), the second electrostatic dispersion wire (176b) is said first drive pad electrode (176a) and the shorting bar (STB) connect. 상기 제1 및 제2 정전기 분산 배선(176a, 176b)은 예를 들어, 상기 제2 커팅 라인(CL2)과 평행하게 배치된 상기 쇼팅 바(STB)와 연결된다. It said first and second electrostatic dispersion wires (176a, 176b), for example, is connected to the second cut line (CL2) of the shorting bar (STB) arranged in parallel with.

또한, 상기 투명 전극층을 패터닝하여 상기 전압 전극(SPE)과 전기적으로 연결된 전압 패드 전극(SPTE)과, 제3 정전기 분산 배선(179)을 형성한다. Further, by patterning the transparent electrode layer forming the voltage electrode (SPE) and electrically connected to the pad electrode voltage (SPTE) and a third electrostatic dispersion wiring 179. 상기 제3 정전기 분산 배선(179)은 상기 전압 패드 전극(SPTE)과 연결되고, 상기 전압 패드 전극(SPTE)을 상기 쇼팅 바(STB)와 연결한다. The third electrostatic dispersion wiring 179 is connected to the pad electrode voltage (SPTE), and connecting the electrode pad voltage (SPTE) and the shorting bar (STB). 상기 제3 정전기 분산 배선(179)은 예를 들어, 상기 제1 커팅 라인(CL1)과 평행하게 배치되거나 상기 제1 커팅 라인(CL1)과 중첩되는 상기 쇼팅 바(STB)와 연결된다. The third electrostatic dispersion wiring 179, for example, is connected to the first cutting line (CL1) arranged in parallel with the or the first cutting line (CL1), said shorting bar (STB) that overlap with.

한편, 도 8a를 참조하면, 상기 전압 전극(SPE)과 전기적으로 연결된 공통전압 배선(VCL)이 상기 주변 영역(PA)에 배치된다. Meanwhile, Referring to Figure 8a, the voltage electrode (SPE) and electrically common voltage lines (VCL) is connected is arranged in the peripheral region (PA). 상기 공통전압 배선(VCL)은 예를 들어, 상기 게이트 금속층을 패터닝하여 형성할 수 있다. The common voltage lines (VCL), for example, can be formed by patterning the gate metal layer. 상기 공통전압 배선(VCL) 상에 상기 유기층(OL)이 형성되고, 상기 유기층(OL) 상에 상기 제1 정전기 분산 배선(176a) 및 상기 제2 정전기 분산 배선(176b)이 형성된다. Wherein the organic layer (OL) on the common voltage line (VCL) is formed, and the first electrostatic dispersion wire (176a) and the second electrostatic dispersion wiring (176b) on the organic layer (OL) is formed.

이와 달리, 도 6a 및 도 5를 참조하여 도 5에 도시된 상기 제1 구동 패드부(DIP1)를 형성하기 위해서는 상기 제1 구동 전극(122a) 상에 상기 게이트 절연층(130)을 형성하고, 상기 게이트 절연층(130)을 식각하여 상기 제1 구동 전극(122a)을 노출시키는 홀을 형성한다. To contrast, forming a first drive pad portion (DIP1) shown in Figure 5, Figure 6a and 5 is formed on the gate insulating layer 130 on the first drive electrode (122a), by etching the gate insulating layer 130 to form a hole exposing the first driving electrode (122a). 상기 홀이 형성된 상기 게이트 절연층(130)을 포함하는 상기 베이스 모기판(210) 상에 상기 소스 금속층을 형성하고, 상기 소스 금속층을 패터닝하여 제1 소스 금속 패턴(156a)을 형성한다. To form the base mother substrate 210, the first source metal pattern (156a) to form the source metal layer, patterning the metal layer to the source containing the gate insulating layer 130 is the hole. 상기 제1 구동 전극(122a)과 상기 제1 소스 금속 패턴(156a)이 상기 게이트 절연층(130)의 홀을 통해 접촉하고, 도 6a와 같이 상기 제1 소스 금속 패턴(156a)이 형성된 상기 베이스 모기판(210) 상에 상기 패시베이션층(160) 및 상기 유기층(OL)을 순차적으로 적층시킨다. Wherein the first driving electrode (122a) and the first source metal pattern (156a) is in contact through a hole in the gate insulating layer 130, also formed in the first source metal pattern (156a) as shown in 6a base on the mother substrate 210 is laminated to the passivation layer 160 and the organic layer (OL) in sequence. 상기 제1 소스 금속 패턴(156a) 상의 상기 유기층(OL) 및 상기 패시베이션층(160)을 식각하여 상기 제1 소스 금속 패턴(156a)을 노출시킨다. By etching the organic layer (OL) and the passivation layer 160 on the first source metal pattern (156a) to expose the first source metal pattern (156a). 이어서, 상기 유기층(OL) 상에 형성된 상기 투명 전극층을 패터닝하여 상기 제1 소스 금속 패턴(156a)과 접촉하는 상기 제1 구동 패드 전극(174a)과, 상기 제1 구동 패드 전극(174a)과 연결된 상기 제2 정전기 분산 배선(176b)과, 상기 쇼팅 바(STB)를 형성한다. Then, by patterning the transparent electrode layer formed on the organic layer (OL) coupled to the first drive pad electrode (174a) and said first drive pad electrodes (174a) in contact with the first source metal pattern (156a) to form the second static-distribution wiring (176b) and the shorting bar (STB).

도면으로 도시하지는 않았으나 상기 표시기판용 모기판(200)의 제조 공정은 패터닝된 상기 투명 전극층이 형성된 상기 베이스 모기판(210) 상에 배향막을 형성하는 공정을 더 포함한다. Although not shown in the drawings and the manufacturing process of the mother substrate 200 for the display substrate further includes a step of forming an alignment film formed on the patterning the transparent electrode layer of the base mother substrate 210. The 상기 배향막을 형성하기 위해서는 예를 들어, 폴리이미드(Polyimide: PI) 등으로 이루어진 폴리머층을 형성한 후, 러빙 포(Rubbing Cloth)를 이용하여 상기 폴리머층을 러빙(Rubbing)하는 러빙 공정을 통해 형성할 수 있다. In order to form the alignment film, for example, polyimide (Polyimide: PI) formed using, rubbing cloth (Rubbing Cloth) after forming the polymer layer made of, such as through a rubbing process to said polymer layer the rubbing (Rubbing) can do. 이와 달리, 상기 배향막은 배향 패턴이 형성된 인쇄기를 이용하여 별도의 러빙 공정없이 상기 베이스 모기판(200) 상에 인쇄하여 형성할 수 있다. Alternatively, the alignment film can be formed by using a printing machine printing the alignment pattern formed on the base mother substrate 200 without any rubbing process.

상기 러빙 공정에서는 상기 표시기판용 모기판(200)과 상기 러빙 포 사이의 마찰로 인해 상기 표시기판용 모기판(200)과 상기 러빙 포가 대전된다. In the rubbing process due to the friction between the mother substrate 200 for the display substrate and the rubbing cloth is charged the display substrate a mother substrate 200 for rubbing and the carriage. 또한, 상기 인쇄 공정에서는 상기 표시기판용 모기판(200)과 상기 인쇄기의 마찰로 인해 상기 표시기판용 모기판(200)과 상기 인쇄기가 대전된다. In addition, the printing process, due to the friction of the display substrate a mother substrate 200 for the printing press and wherein the display substrate a mother substrate 200 for the printing press and is charged. 이에 따라, 상기 러빙 포 또는 상기 인쇄기에 차지(Charge)된 전하들이 상기 표시기판용 모기판(200)으로 방전되고, 상기 전하들은 상기 제1 검사 패드 전극(172a) 및 상기 제1 구동 패드 전극(174a)을 통해 상기 표시기판용 모기판(200)의 내부로 유입된다. Accordingly, the rubbing cloth or a charge-charge (Charge) in the printing press are being discharged in a mother substrate 200 for the display substrate, and the charge are the first inspection pad electrode (172a) and an electrode of the first driving pads ( via 174a) and flows into the interior of the mother substrate 200 for the display substrate. 또한, 상기 전하들은 상기 전압 패드 전극(SPTE)을 통해 상기 표시기판용 모기판(200)의 내부로 유입된다. Also, the charges are introduced into the display circuit board mother substrate (200) through the voltage electrode pad (SPTE). 상기 제1 정전기 분산 배선(176a), 상기 제2 정전기 분산 배선(176b) 및 상기 제3 정전기 분산 배선(179)은 상기 표시기판용 모기판(200)의 내부로 유입되는 전하들을 상기 쇼팅 바(STB)를 통해 상기 표시기판용 모기판(200)의 전체에 분산시킬 수 있다. The first electrostatic dispersion wire (176a), the second electrostatic dispersion wiring (176b) and the third electrostatic dispersion wiring 179 is the shorting of electric charges flowing into the interior of the mother substrate 200 for the display substrate bars ( via the STB) it can be dispersed to the whole of the mother substrate 200 for the display substrate. 이에 따라, 상기 외부로부터 유입되는 전하들이 상기 표시기판용 모기판(200)의 특정 부분에서 집중되어 정전기가 발생하는 것을 방지할 수 있다. Accordingly, electric charge that flows in from the outside are concentrated in a particular part of the mother substrate 200 for the display circuit board can be prevented from the generation of static electricity.

이어서, 상기 배향막이 형성된 상기 표시기판용 모기판(200)을 컬러필터들을 포함하는 컬러필터 기판용 모기판(미도시)과 결합시킨다. It is then coupled to the display substrate a mother substrate 200 for which the alignment film is formed and a color filter substrate for a mother substrate (not shown) including a color filter. 결합된 상기 표시기판용 모기판(200) 및 상기 컬러필터 기판용 모기판을 표시 셀 단위로 커팅한다. And cutting the bonded mother substrate of the display 200 and the mother substrate for the color filter substrate for a display substrate with a cell unit.

도 9를 참조하면, 상기 표시 셀은 상기 표시기판용 모기판(200)으로부터 분리된 표시기판(100)을 포함한다. Referring to Figure 9, the display cell includes a display substrate 100 is separated from the mother substrate 200 for the display substrate. 상기 표시기판(100)에는 상기 주변 영역(PA)에 형성된 상기 제1 정전기 분산 배선(176a), 상기 제2 정전기 분산 배선(176b) 및 상기 제3 정전기 분산 배선(179)이 잔류된다. The display substrate 100 includes the first electrostatic dispersion wire (176a), the second electrostatic dispersion wiring (176b) and the third electrostatic dispersion wiring 179 formed on the peripheral region (PA) is retained.

이와 같은 표시기판 및 표시기판용 모기판의 제조 방법에 따르면, 표시 영역의 주변 영역에 제1 정전기 분산 배선을 형성함으로써 검사 패드부의 검사 패드 전극과 쇼팅 바를 연결할 수 있다. According to this method of manufacturing a display substrate and a mother substrate for the display substrate, by forming the first electrostatic dispersion wiring in the peripheral region of the display region it can be connected to test pad portion scan electrode pad and the shorting bar. 상기 검사 패드부를 통해 유입된 전하들을 상기 쇼팅 바를 통해 대면적으로 분산시킴으로써 정전기의 발생을 방지할 수 있다. By dispersing a large area of ​​the electric charge flowing through the said test pad through the shorting bar can be prevented generation of static electricity. 또한, 상기 주변 영역에 유기층을 형성함으로써 정전기로부터 검사용 스위칭부를 보호하고, 상기 검사 패드부로 인가되는 검사 신호들과 공통전압 배선을 통해 전달되는 공통전압 신호간의 간섭을 최소화할 수 있다. In addition, it is possible to protect the switching part for inspection from static electricity by forming the organic layer in the peripheral region, and to minimize the interference between a common voltage signal is passed through the test signals applied to parts of the test pads and the common voltage line. 이에 따라, 정전기에 의한 표시기판용 모기판의 손상을 방지하여 제품 및 제조 공정의 신뢰성을 향상시킬 수 있다. Accordingly, it is possible to prevent damage to the mother substrate for a display substrate by static electricity to improve the reliability of products and manufacturing processes.

이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. Above embodiment has been with reference to describe, understand that without departing from the spirit and scope of the invention defined in the claims below are those skilled in the art can make various modifications and variations to the present invention It will be.

Claims (29)

  1. 베이스 기판의 표시 영역에 형성된 금속 배선들; The metal formed in the display area of ​​the base substrate wiring;
    상기 표시 영역의 주변 영역에 형성되며 검사 신호를 상기 금속 배선들에 전달하는 검사용 스위칭부; A switching unit for inspection are formed in the peripheral region of the display region to transfer to the metal wiring to the test signal;
    상기 검사용 스위칭부와 전기적으로 연결되어 상기 검사 신호가 인가되며, 검사 전극과, 상기 검사 전극과 전기적으로 연결된 검사 패드 전극을 포함하는 검사 패드부; Is electrically connected to the switching unit for the test unit includes a test pad is applied to said scan signal, the scan electrode, the scan electrode and the scan pad electrode electrically connected;
    상기 검사 패드부로부터 상기 베이스 기판의 일단까지 연장된 제1 정전기 분산 배선; A first static electricity distribution line extending from the testing pad section to one end of the base board; And
    상기 검사용 스위칭부와 연결되어 상기 검사용 스위칭부로 상기 검사 신호를 전달하고 상기 검사 전극과 연결되며 상기 검사 패드부로부터 연장된 검사신호 배선을 포함하는 표시기판. Connected to the switching unit for the test is connected to the test signal passes the test, and the electrode portion switching the inspection display substrate including a wiring extending from the test signal wherein the test pad portion.
  2. 삭제 delete
  3. 삭제 delete
  4. 제1항에 있어서, 상기 제1 정전기 분산 배선은 The method of claim 1 wherein the first static-distribution wiring
    상기 검사 패드 전극과 동일한 금속층으로 형성되어 상기 검사 패드 전극과 연결된 것을 특징으로 하는 표시기판. It is formed in the same metal layer and the scan pad electrode display substrate, characterized in that associated with the test pad electrode.
  5. 제1항에 있어서, 상기 검사용 스위칭부와 전기적으로 연결되어 상기 검사용 스위칭부로 구동 신호를 전달하는 구동신호 배선; The method of claim 1, wherein the switching unit is connected to the inspection and the electrical wiring for the driving signal carrying a drive signal to switch the inspection;
    상기 구동신호 배선의 일단부에 형성되고 상기 구동 신호를 인가하는 구동 패드부; It is formed at one end of the drive signals driving the pad wiring portion for applying said drive signal; And
    상기 구동 패드부로부터 상기 베이스 기판의 일단까지 연장된 제2 정전기 분산 배선을 더 포함하는 것을 특징으로 하는 표시기판. Display substrate according to claim 1, further comprising a second electrostatic distributed wiring extending from the drive pad portion to one end of the base plate.
  6. 제5항에 있어서, 상기 구동 패드부는 The method of claim 5, wherein the drive pad portion
    상기 구동신호 배선과 연결된 구동 전극과, 상기 구동 전극과 전기적으로 연결된 구동 패드 전극을 포함하는 것을 특징으로 하는 표시기판. Display substrate comprising the said driving signal line and connected to the driving electrode, the driving electrode and electrically connected to the drive pad electrodes.
  7. 제6항에 있어서, 상기 제2 정전기 분산 배선은 The method of claim 6, wherein the second static-distribution wiring
    상기 구동 패드 전극과 동일한 금속층으로 형성되어 상기 구동 패드 전극과 연결된 것을 특징으로 하는 표시기판. Is formed in the same metal layer and said drive pad electrode display substrate, characterized in that associated with the drive pad electrodes.
  8. 제7항에 있어서, 상기 제2 정전기 분산 배선은 The method of claim 7, wherein the second static-distribution wiring
    상기 제1 정전기 분산 배선과 동일한 금속층으로 형성되어 상기 제1 정전기 분산 배선과 이격된 것을 특징으로 하는 표시기판. Is formed in the first metal layer and the same electrostatic dispersion wiring display substrate, characterized in that the said first static and spaced distributed wiring.
  9. 제1항에 있어서, 상기 표시 영역 및 상기 주변 영역에 형성되어 상기 금속 배선들 및 상기 검사용 스위칭부를 커버하는 유기층을 더 포함하는 것을 특징으로 하는 표시기판. The method of claim 1, is formed in the display region and the peripheral region display substrate according to claim 1, further comprising an organic layer which covers parts of the metal wires and switching the inspection.
  10. 제9항에 있어서, 상기 제1 정전기 분산 배선은 상기 주변 영역의 상기 유기층 상에 형성된 것을 특징으로 하는 표시기판. The method of claim 9, wherein the first static-distribution wiring display substrate, characterized in that formed on the organic layer in the peripheral region.
  11. 제10항에 있어서, 상기 주변 영역의 상기 유기층 하부에 형성되며 상기 표시 영역으로 공통전압 신호를 전달하는 공통전압 배선을 더 포함하는 것을 특징으로 하는 표시기판. 11. The method of claim 10, wherein the organic layer is formed on a lower portion of the area around the display substrate further comprises a common voltage line to pass a common voltage signal to the display area.
  12. 제11항에 있어서, 상기 공통전압 배선의 일단부에 형성된 전압 패드부; The method of claim 11, wherein the voltage pad portion formed at one end of the common voltage line; And
    상기 전압 패드부와 연결되고 상기 유기층 상에 형성되며 상기 베이스 기판의 단부까지 연장된 제3 정전기 분산 배선을 더 포함하는 것을 특징으로 하는 표시기판. Voltage connected to the pad portion is formed on the organic layer display substrate according to claim 1, further comprising a third electrostatic distributed wiring extending to the ends of the base substrate.
  13. 제12항에 있어서, 상기 전압 패드부는 The method of claim 12, wherein the voltage pad portion
    상기 공통전압 배선과 전기적으로 연결된 전압 전극과, 상기 전압 전극 상에 투명 전극층으로 형성되고 상기 제3 정전기 분산 배선과 연결된 전압 패드 전극을 포함하는 것을 특징으로 하는 표시기판. The common voltage is formed as a wire electrode and the electrical voltage, a transparent electrode layer on the electrode voltage is connected to the display substrate comprising the said first voltage pad electrode connected to the third wiring electrostatic dispersion.
  14. 복수의 어레이 영역들을 포함하는 베이스 모기판의 각 어레이 영역의 표시 영역에 형성된 금속 배선과, 상기 표시 영역의 주변 영역에 형성되어 상기 금속 배선들과 전기적으로 연결된 검사신호 배선과, 상기 검사신호 배선과 연결된 검사용 스위칭부를 포함하는 어레이층을 형성하는 단계; And a metal wiring formed in the display area of ​​each array region of the base mother substrate comprising a plurality of array regions, wherein formed in the peripheral region of the display area wiring test signal connected to the metal wires and electrically, the test signal line and forming an array of layers including a test switch for the connected;
    상기 어레이층이 형성된 상기 베이스 모기판 상에 투명 전극층을 형성하는 단계; Forming a transparent electrode layer on the base layer is formed the array mother substrate; And
    상기 투명 전극층을 패터닝하여 서로 인접한 어레이 영역들 사이에 형성된 쇼팅 바와, 상기 검사신호 배선의 일단부에 형성된 검사 패드 전극과, 상기 검사 패드 전극과 상기 쇼팅 바를 연결하는 제1 정전기 분산 배선을 포함하는 투명 전극 패턴을 형성하는 단계를 포함하며, Transparent including a first static electricity distribution wiring to connect test pad electrode shorting formed between the transparent electrode layer is patterned to the adjacent array areas shown, formed at one end of the scan signal wiring and the scan pad electrode and the shorting bar and forming an electrode pattern,
    상기 어레이층을 형성하는 단계는 Forming the array layer is
    상기 주변 영역에 배치되어 상기 검사용 스위칭부로 구동 신호를 전달하는 구동신호 배선과, 상기 주변 영역에 배치되고 상기 표시 영역으로 공통전압 신호를 전달하는 공통전압 배선을 형성하는 단계를 포함하는 표시기판용 모기판의 제조 방법. Is arranged in the surrounding region for a display substrate and forming a common voltage line to line driving signal carrying a drive signal to switch the inspection and, disposed in the peripheral region passes a common voltage signal to the display area, method for producing a mother substrate.
  15. 삭제 delete
  16. 제14항에 있어서, 상기 투명 전극 패턴을 형성하는 단계는 15. The method according to claim 14, wherein forming the transparent electrode pattern is
    상기 구동신호 배선의 일단부에 형성된 구동 패드 전극과, 상기 구동 패드 전극 및 상기 쇼팅 바와 연결된 제2 정전기 분산 배선과, 상기 공통전압 배선의 일단부에 형성된 전압 패드 전극과, 상기 전압 패드 전극과 연결된 제3 정전기 분산 배선을 형성하는 단계를 포함하는 것을 특징으로 하는 표시기판용 모기판의 제조 방법. The drive pad electrodes formed at one end of the driving signal line and said drive pad electrode and its associated first and second electrostatic dispersion wiring connected as the shorting, and the voltage pad electrodes formed at one end of the common voltage line, and the voltage pad electrode the method of claim 3 for display substrate mother substrate comprising the step of forming the electrostatic distribution wiring.
  17. 제16항에 있어서, 상기 어레이층과 상기 투명 전극층 사이의 상기 표시 영역에 형성되어 상기 금속 배선들을 커버하고, 상기 주변 영역에 형성되어 상기 검사용 스위칭부를 커버하는 유기층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시기판용 모기판의 제조 방법. 17. The method of claim 16, is formed in the display region between the array layer and the transparent electrode layer to cover the metal wiring is formed in the peripheral region further includes forming an organic layer covering the switching part for the examination method for producing a mother substrate for the display substrate, characterized in that.
  18. 제17항에 있어서, 상기 표시 영역에 형성된 상기 유기층의 제1 두께는 18. The method of claim 17, wherein the first thickness of the organic layer formed in the display area,
    상기 주변 영역에 형성된 상기 유기층의 제2 두께보다 두꺼운 것을 특징으로 하는 표시기판용 모기판의 제조 방법. Method for producing a mother substrate for the display substrate, characterized in that thicker than the second thickness of the organic layer formed on the peripheral region.
  19. 제14항에 있어서, 상기 어레이층을 형성하는 단계는 15. The method according to claim 14, wherein forming the array layer is
    상기 베이스 모기판 상에 게이트 금속층을 형성하는 단계; Forming a gate metal layer on the mother substrate base;
    상기 게이트 금속층을 패터닝하여 상기 구동신호 배선, 상기 구동신호 배선과 연결된 구동 전극, 상기 공통전압 배선 및 상기 공통전압 배선과 연결된 전압 전극을 포함하는 게이트 패턴을 형성하는 단계; The step of patterning the gate metal layer to form a gate pattern including an electrode connected to voltage and the driving signal line, connected to the drive electrode and the drive signal line, the common voltage lines and the common voltage line;
    상기 게이트 패턴을 포함하는 상기 베이스 모기판 상에 소스 금속층을 형성하는 단계; Forming a source metal layer on the base mother substrate including the gate pattern; And
    상기 소스 금속층을 패터닝하여 상기 검사신호 배선 및 상기 검사신호 배선과 연결된 검사 전극을 포함하는 소스 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 표시기판용 모기판의 제조 방법. The test signal wiring and a method for manufacturing a display substrate for a mother substrate comprising the steps of forming a source electrode connected to the scan pattern including the wiring inspection signal to pattern the source metal layer.
  20. 제19항에 있어서, 상기 어레이층의 상기 금속 배선들은 20. The method of claim 19 wherein the metal wiring layers of the array
    상기 게이트 금속층으로 형성된 게이트 배선과, 상기 소스 금속층으로 형성되고 상기 게이트 배선과 교차하는 데이터 배선을 포함하는 것을 특징으로 하는 표시기판용 모기판의 제조 방법. And a gate wiring formed of the gate metal layer is formed in the source metal layer manufacturing method for a display substrate mother substrate comprising a data line crossing the gate wire.
  21. 표시 영역 및 상기 표시 영역을 둘러싸는 주변영역을 포함하는 베이스 기판의 상기 주변 영역에 형성된 검사 전극; Display area and scan electrodes formed on the peripheral region of the base substrate including a peripheral area surrounding the display area;
    상기 검사 전극과 전기적으로 연결되며, 상기 검사 전극과 중첩하는 검사 패드 전극; It is electrically connected to the scan electrode, and a scan pad electrode that overlaps the scan electrodes;
    상기 검사 전극과 연결된 검사신호 배선; Scan signal line coupled to the scan electrode;
    상기 베이스 기판의 상기 주변 영역에서 상기 검사 전극과 전기적으로 연결된 정전기 분산 배선을 포함하며, In the peripheral region of the base substrate comprising a scan electrode and the wiring electrically connected to the electrostatic dispersion,
    상기 정전기 분산 배선은 상기 검사 전극으로부터 상기 베이스 기판의 일단까지 연장되며, 상기 검사 전극과 다른 층을 포함하는 것을 특징으로 하는 표시기판. The electrostatic dispersion wiring is extended to the one end of the base substrate from the inspection electrode, the display substrate comprising a scan electrode and the other layers.
  22. 제21항에 있어서, 상기 검사신호 배선 및 상기 정전기 분산 배선은 다른 방향으로 연장된 것을 특징으로 하는 표시기판. The method of claim 21, wherein the scan signal wiring and the display substrate, characterized in that said electrostatic distributed wiring extending in a different direction.
  23. 삭제 delete
  24. 제21항에 있어서, 상기 검사 패드 전극은 투명 물질을 포함하는 것을 특징으로 하는 표시기판. The method of claim 21, wherein the display substrate, characterized in that the scan pad electrode comprises a transparent material.
  25. 제21항에 있어서, 상기 정전기 분산 배선은 상기 검사 패드 전극과 연결된 것을 특징으로 하는 표시기판. The method of claim 21, wherein the static electricity distribution line is the display substrate, characterized in that associated with the test pad electrode.
  26. 제24항에 있어서, 상기 검사 패드 전극은 상기 정전기 분산 배선과 같은 층을 포함하는 것을 특징으로 하는 표시기판. The method of claim 24, wherein the test pad electrode display substrate comprising a layer, such as the static electricity distribution lines.
  27. 제21항에 있어서, 상기 표시 영역 및 상기 주변 영역에 형성되어 상기 검사신호 배선을 커버하는 유기층을 더 포함하는 것을 특징으로 하는 표시기판. The method of claim 21, wherein the display region and the peripheral region is formed in the display substrate further comprises an organic layer covering the wiring of the checking signal.
  28. 제21항에 있어서, 상기 검사신호 배선은 검사용 스위칭부와 연결되어 상기 검사용 스위칭부로 상기 검사 신호를 전달하고 상기 검사 전극으로부터 연장된 것을 특징으로 하는 표시기판. The method of claim 21, wherein the scan signal wiring is shown a substrate, characterized in that the switching unit is connected to the inspection pass the test signal to switch the inspection and extending from the inspection electrode.
  29. 제21항에 있어서, 상기 정전기 분산 배선은 투명 물질을 포함하는 것을 특징으로 하는 표시기판. The method of claim 21, wherein the display substrate, characterized in that the static-distribution wiring comprises a transparent material.
KR20070038660A 2006-09-22 2007-04-20 Display substrate and method of manufacturing mother substrate for display substrate KR101392155B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20060092034 2006-09-22
KR1020060092034 2006-09-22

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11858301 US9076362B2 (en) 2006-09-22 2007-09-20 Display substrate and method of manufacturing a motherboard for the same

Publications (2)

Publication Number Publication Date
KR20080027118A true KR20080027118A (en) 2008-03-26
KR101392155B1 true KR101392155B1 (en) 2014-05-12

Family

ID=39414283

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20070038660A KR101392155B1 (en) 2006-09-22 2007-04-20 Display substrate and method of manufacturing mother substrate for display substrate

Country Status (1)

Country Link
KR (1) KR101392155B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101726624B1 (en) * 2010-07-30 2017-04-13 엘지디스플레이 주식회사 Substrate for liquid crystal display device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11142888A (en) * 1997-11-14 1999-05-28 Sharp Corp Liquid crystal display device and its inspection method
JP2002099224A (en) * 2000-09-21 2002-04-05 Toshiba Corp Electrode substrate for display device and its inspection method
JP2003121871A (en) * 2001-10-19 2003-04-23 Sony Corp Liquid crystal display device and portable terminal device using the same
KR20030082649A (en) * 2002-04-17 2003-10-23 엘지.필립스 엘시디 주식회사 Thin film transistor array substrate for protecting static electricity and manufacturing method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11142888A (en) * 1997-11-14 1999-05-28 Sharp Corp Liquid crystal display device and its inspection method
JP2002099224A (en) * 2000-09-21 2002-04-05 Toshiba Corp Electrode substrate for display device and its inspection method
JP2003121871A (en) * 2001-10-19 2003-04-23 Sony Corp Liquid crystal display device and portable terminal device using the same
KR20030082649A (en) * 2002-04-17 2003-10-23 엘지.필립스 엘시디 주식회사 Thin film transistor array substrate for protecting static electricity and manufacturing method thereof

Also Published As

Publication number Publication date Type
KR20080027118A (en) 2008-03-26 application

Similar Documents

Publication Publication Date Title
US5233448A (en) Method of manufacturing a liquid crystal display panel including photoconductive electrostatic protection
US6587162B1 (en) Liquid crystal display
US5835177A (en) Array substrate with bus lines takeout/terminal sections having multiple conductive layers
US20080204618A1 (en) Display substrate, method for manufacturing the same, and display apparatus having the same
US20100109993A1 (en) Liquid crystal display and method of manufacturing the same
JPH10232412A (en) Active matrix liquid crystal display device and pixel fault correction method
JP2002277889A (en) Active matrix liquid crystal display
CN1327167A (en) Liquid crystal display device and its fault correcting method
CN101221330A (en) The liquid crystal display device
US20100045886A1 (en) Mother panel and method of manufacturing display panel using the same
JP2006030627A (en) Substrate for display device, and liquid crystal display device using the same
US20080074137A1 (en) Display substrate and method of manufacturing a motherboard for the same
JP2006171386A (en) Electro-optical device and electronic apparatus
US20050007533A1 (en) Liquid crystal display unit
US20050072597A1 (en) Bonding pad structure for a display device and fabrication method thereof
JPH117046A (en) The liquid crystal display device
CN101713882A (en) Liquid crystal display device
JPH10123574A (en) Active matrix substrate
US20080002130A1 (en) Substrate for gate-in-panel (GIP) type liquid crystal display device and method for manufacturing the same
US7339564B2 (en) Liquid crystal display device
US20100134740A1 (en) Liquid crystal display device and manufacturing method thereof
US6862066B2 (en) Display device with capacitor formed in a region of the substrate where the drive circuit is mounted
JP2001100229A (en) Liquid crystal display device and method for repairing disconnection thereof
JP2009053390A (en) Electro-optical panel, panel inspection method, and electronic apparatus
JP2007140378A (en) Display apparatus

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 5