KR101356173B1 - Liquide crystal display device - Google Patents

Liquide crystal display device Download PDF

Info

Publication number
KR101356173B1
KR101356173B1 KR1020060123345A KR20060123345A KR101356173B1 KR 101356173 B1 KR101356173 B1 KR 101356173B1 KR 1020060123345 A KR1020060123345 A KR 1020060123345A KR 20060123345 A KR20060123345 A KR 20060123345A KR 101356173 B1 KR101356173 B1 KR 101356173B1
Authority
KR
South Korea
Prior art keywords
substrate
seal member
line
common voltage
liquid crystal
Prior art date
Application number
KR1020060123345A
Other languages
Korean (ko)
Other versions
KR20080051742A (en
Inventor
한순구
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060123345A priority Critical patent/KR101356173B1/en
Publication of KR20080051742A publication Critical patent/KR20080051742A/en
Application granted granted Critical
Publication of KR101356173B1 publication Critical patent/KR101356173B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1339Gaskets; Spacers; Sealing of cells
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B05SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05DPROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D3/00Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials
    • B05D3/06Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials by exposure to radiation
    • B05D3/061Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials by exposure to radiation using U.V.
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1341Filling or closing of cells
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00Materials and properties
    • G02F2202/22Antistatic materials or arrangements

Abstract

본 발명은 액정표시장치에 관한 것으로서, 특히 박막 트랜지스터 어레이 기판과 컬러 필터 기판을 합착하기 위한 씰재를 용이하게 경화하는 기술에 관한 것이다. 이러한 본 발명은, 다수의 데이터 라인과 게이트 라인의 교차에 의해 정의된 화소들을 포함하는 액티브 영역과, 상기 액티브 영역의 외곽에 비액티브 영역이 형성된 제 1 기판; 컬러필터 층과 차광층이 형성된 제 2 기판; 상기 제 1 기판의 비액티브 영역과 상기 제 2 기판의 차광층 사이에 형성된 씰재; 상기 제 1 기판에 형성되며 상기 씰재의 하부에 형성되고, 씰재와 오버랩되는 영역이 오픈된 공통 전압 라인에 의해 달성된다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a technique for easily curing a seal member for bonding a thin film transistor array substrate and a color filter substrate. The present invention includes an active region including pixels defined by intersections of a plurality of data lines and a gate line, and a first substrate on which an inactive region is formed outside the active region; A second substrate on which a color filter layer and a light shielding layer are formed; A seal member formed between the inactive region of the first substrate and the light shielding layer of the second substrate; A region formed on the first substrate and formed under the seal member and overlapping the seal member is achieved by an open common voltage line.

Description

액정표시장치{LIQUIDE CRYSTAL DISPLAY DEVICE}[0001] LIQUIDE CRYSTAL DISPLAY DEVICE [0002]

도 1은 일반적인 액정표시장치의 일부 단면을 나타낸 단면도.1 is a cross-sectional view showing a partial cross section of a general liquid crystal display device.

도 2는 본 발명의 제 1 실시예에 따른 액정표시장치의 평면도.2 is a plan view of a liquid crystal display according to a first embodiment of the present invention.

도 3은 도 2의 I-I를 따라 절단한 면을 나타낸 단면도.3 is a cross-sectional view showing a plane taken along the line II of FIG. 2.

도 4는 본 발명의 제 2 실시예에 따른 액정표시장치의 평면도.4 is a plan view of a liquid crystal display according to a second exemplary embodiment of the present invention.

도 5는 도 4의 II-II를 따라 절단한 면을 나타낸 단면도.FIG. 5 is a cross-sectional view illustrating a plane taken along the line II-II of FIG. 4. FIG.

도 6은 본 발명의 제 3 실시예에 따른 액정표시장치의 평면도.6 is a plan view of a liquid crystal display according to a third exemplary embodiment of the present invention.

***도면의 주요 부분에 대한 부호의 설명***DESCRIPTION OF THE REFERENCE SYMBOLS

100, 200 : 박막 트랜지스터 어레이 기판100, 200: thin film transistor array substrate

105, 205 : 차광층105, 205: light shielding layer

106, 206 : 씰재106, 206: sealant

107 : 공통 전압 라인107: common voltage line

210 : 접지 라인210: ground line

108, 208 : 절연층108,208: insulating layer

AA : 액티브 영역AA: active area

NA : 비액티브 영역NA: inactive area

본 발명은 액정표시장치에 관한 것으로서, 특히 박막 트랜지스터 어레이 기판과 컬러 필터 기판을 합착하기 위한 씰재가 UV에 노출되는 면적을 충분히 확보하여, 액정표시장치의 제조 과정에서 씰재의 경화가 효과적으로 이루어지는 액정표시장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device. In particular, a liquid crystal display in which a seal material for bonding a thin film transistor array substrate and a color filter substrate is sufficiently secured to expose an UV area, and thus curing of the seal material is effectively performed in the manufacturing process of the liquid crystal display device. Relates to a device.

일반적으로 액정표시장치는 상부기판인 컬러필터 기판과 하부기판인 박막트랜지스터 어레이 기판이 대향하고 그 사이에 액정층이 충진된 액정패널과, 상기 액정패널에 스캔신호를 공급하고 화상정보를 공급하여 액정패널의 동작을 수행하는 구동부를 포함하여 구성된다.In general, a liquid crystal display device includes a liquid crystal panel in which a color filter substrate as an upper substrate and a thin film transistor array substrate as a lower substrate are opposed to each other, and a liquid crystal layer is filled therebetween, a scan signal is supplied to the liquid crystal panel, and image information is supplied by supplying image information. It is configured to include a driver for performing the operation of the panel.

상기 박막 트랜지스터 어레이 기판은 일정하게 이격되어 횡으로 배열되는 게이트라인과, 일정하게 이격되어 종으로 배열되는 데이터라인이 서로 교차하고, 게이트 라인과 데이터 라인이 교차하여 구획되는 영역에 화소가 형성되어 액티브 영역을 이룬다. The thin film transistor array substrate may have a gate line that is regularly spaced apart from one another and a data line that is vertically spaced apart from each other intersect with each other, and a pixel is formed in an area where the gate line and the data line cross each other to form an active region. Form an area.

이하, 첨부한 도면을 참조하여 일반적인 액정표시장치에 대하여 설명하겠다.Hereinafter, a general liquid crystal display device will be described with reference to the accompanying drawings.

도 1은 일반적인 액정표시장치의 일부 단면을 나타낸 단면도이다.1 is a cross-sectional view showing a partial cross section of a general liquid crystal display device.

종래의 일반적인 액정표시장치는 복수의 데이터 라인과 게이트 라인의 교차에 의해 정의된 화소들을 포함하는 액티브 영역(미도시)과, 상기 액티브 영역의 외곽에 비액티브 영역(미도시)이 형성된 제 1 기판(10); 컬러필터 층(14)과 차광 층(15)이 형성된 제 2 기판(11); 상기 제 1 기판(10)의 비액티브 영역과 상기 제 2 기판(11)의 차광층(15) 사이에 형성된 씰재(16); 상기 제 1 기판(10)에 형성되며, 상기 씰재(16)의 하부에 씰재(16)의 길이방향으로 오버랩되어 형성된 공통전압 라인(17)을 포함하여 구성된다.A conventional liquid crystal display device includes an active region (not shown) including pixels defined by intersections of a plurality of data lines and a gate line, and a first substrate on which an inactive region (not shown) is formed outside the active region. 10; A second substrate 11 having a color filter layer 14 and a light shielding layer 15 formed thereon; A seal member (16) formed between the inactive region of the first substrate (10) and the light shielding layer (15) of the second substrate (11); It is formed on the first substrate 10, and comprises a common voltage line 17 formed in the lower portion of the seal member 16 overlapping in the longitudinal direction of the seal member 16.

상기 제 1 기판(10)은 박막 트랜지스터 어레이 기판으로서, 제 1 기판(10) 상에는 데이터 라인과 게이트 라인의 교차에 의해 화소가 정의되고, 각 화소에는 박막 트랜지스터와 화소전극이 형성된다.The first substrate 10 is a thin film transistor array substrate. Pixels are defined by crossing data lines and gate lines on the first substrate 10, and thin film transistors and pixel electrodes are formed in each pixel.

그리고 상기 제 2 기판(11)은 컬러 필터 어레이 기판으로서, 제 2 기판(11) 상에는 색 표현을 하기 위한 RGB(RED, GREEN, BLUE)의 컬러필터 층(14)이 형성되며, 제 1 기판(10)의 비액티브 영역과 대응되는 영역에는 빛샘을 방지하는 차광층(15)이 형성된다. 또한, 제 2 기판(11)에는 제 1 기판(10) 상에 형성된 화소 전극과 함께 액정에 전압을 인가하기 위한 공통전극(19)이 형성된다.The second substrate 11 is a color filter array substrate, and a color filter layer 14 of RGB (RED, GREEN, BLUE) for color expression is formed on the second substrate 11, and the first substrate ( A light blocking layer 15 that prevents light leakage is formed in a region corresponding to the inactive region of 10). In addition, a common electrode 19 for applying a voltage to the liquid crystal is formed on the second substrate 11 together with the pixel electrode formed on the first substrate 10.

액티브 영역과 비액티브 영역이 정의된 제 1 기판(10)은 제 2 기판(11)과 대향되게 배치되며, 비액티브 영역에는 액티브 영역의 외곽을 따라 씰재(16)가 형성되는데, 이러한 씰재(16)는 두 기판(10,11)을 합착하는 역할을 함과 동시에, 두 기판(10,11) 사이에 충진된 액정이 누설되는 것을 막는다.The first substrate 10 in which the active region and the inactive region are defined is disposed to face the second substrate 11, and the seal member 16 is formed along the periphery of the active region in the inactive region. ) Serves to bond the two substrates 10 and 11 and prevent leakage of the liquid crystal filled between the two substrates 10 and 11.

상기 씰재(16)는 광경화성 씰재로서, 제 1 기판(10) 또는 제 2 기판(11)에 씰재(16)를 도포하고 두 기판(10,11)을 합착한 후 UV에 노출시킴으로써 경화된다.The seal member 16 is a photocurable seal member. The seal member 16 is cured by applying the seal member 16 to the first substrate 10 or the second substrate 11, bonding the two substrates 10 and 11, and then exposing them to UV light.

하지만, 도 1 에 도시한 바와 같이 씰재(16)의 상부에는 차광층(15)이 형성되어 있고 씰재(16)의 하부에는 공통 전압 라인(17)이 형성되어 있어, 씰재(16)를 경화시키기 위한 UV가 도달하는 양이 많지 않아 씰재(16)가 미경화되는 문제점이 발생한다. 이와 같이 씰재(16)가 미경화되는 경우에는 상기 제 1 기판(10)과 제 2 기판(11) 사이의 씰재(16)의 높이가 고르지 않아 씰재(16)와 기판(10,11) 사이에 갭(Gap)이 형성되거나, 씰재(16)의 접착력 약화로 인해 씰재(16)가 터져서 액정이 씰재(16) 외부로 누설되어 제품의 신뢰성을 저하시키는 요인으로 작용한다.However, as shown in FIG. 1, the light blocking layer 15 is formed on the upper portion of the seal member 16, and a common voltage line 17 is formed on the lower portion of the seal member 16, thereby curing the seal member 16. There is a problem that the seal material 16 is not cured because the amount of UV is not large to reach. When the seal member 16 is uncured as described above, the height of the seal member 16 between the first substrate 10 and the second substrate 11 is uneven, so that the seal member 16 and the substrates 10 and 11 are uneven. The gap Gap is formed or the seal member 16 is broken due to the weakening of the adhesive force of the seal member 16, and thus the liquid crystal is leaked to the outside of the seal member 16, thereby reducing the reliability of the product.

또한, 도면으로 도시하지는 않았지만 액정표시장치의 모델에 따라 상기 씰재가 정전기 방지회로를 접지하기 위한 접지라인과 접지라인의 길이 방향으로 오버랩되어 형성되기도 하는데, 이런 경우에도 씰재의 상부에는 차광층이 형성되어 있고 씰재의 하부에는 접지라인이 형성되어 있어, 씰재를 경화시키기 위한 UV가 씰재에 도달하는 양이 많지 않아 씰재가 미경화되는 문제점이 발생한다. 이와 같이 씰재가 미경화되는 경우에는 제 1 기판 및 제 2 기판 사이의 씰재의 높이가 고르지 않아 씰재와 기판 사이에 갭이 형성되거나, 씰재의 접착력 약화로 인해 씰재가 터져서 액정이 씰재 외부로 누설되어 제품의 신뢰성을 저하시키는 요인으로 작용한다.In addition, although not shown in the drawings, the seal member may be formed to overlap the ground line for grounding the antistatic circuit and the length of the ground line, depending on the model of the liquid crystal display device. In this case, a light shielding layer is formed on the seal member. Since the ground line is formed at the bottom of the seal member, the amount of UV hardening the seal member does not reach the seal member so that the seal member is uncured. In this case, when the seal member is uncured, a gap between the seal member and the substrate is formed because the height of the seal member between the first substrate and the second substrate is uneven, or the seal member bursts due to weak adhesion of the seal member, causing liquid crystal to leak out of the seal member. It acts as a factor to reduce the reliability of the product.

따라서, 본 발명은 상기와 같은 종래 액정표시장치의 문제점을 해결하기 위하여 안출한 것으로서, 본 발명의 목적은 박막 트랜지스터 어레이 기판과 컬러 필터 기판을 합착하기 위한 씰재가 UV에 노출되는 면적을 넓혀, 액정표시장치의 제조 과정에서 씰재의 경화가 효과적으로 이루어지도록 한 액정표시장치를 제공함에 있다.Accordingly, the present invention has been made to solve the above problems of the conventional liquid crystal display device, and an object of the present invention is to widen the area where the sealing material for bonding the thin film transistor array substrate and the color filter substrate is exposed to UV, thereby It is an object of the present invention to provide a liquid crystal display device in which the curing of the seal material is effectively performed in the manufacturing process of the display device.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치는, 다수의 데이터 라인과 게이트 라인의 교차에 의해 정의된 화소들을 포함하는 액티브 영역과, 상기 액티브 영역의 외곽에 비액티브 영역이 형성된 제 1 기판; 상기 제 1 기판의 비액티브 영역에 형성되어 상기 데이터 라인과 게이트 라인에 신호를 공급하는 데이터 패드와 게이트 패드; 컬러필터 층과 차광층이 형성된 제 2 기판; 상기 제 2 기판의 컬러필터 층 상에 형성된 공통 전극; 상기 제 1 기판의 비액티브 영역과 상기 제 2 기판의 차광층 사이에 형성되되, 상기 제 1 기판의 액티브 영역의 외곽을 따라 형성된 씰재; 상기 제 1 기판의 비액티브 영역 중 상기 데이터 패드와 게이트 패드가 형성된 영역의 맞은 편 끝단에 형성되되, 상기 액티브 영역의 외곽을 따라 상기 씰재의 하부에 형성되고, 상기 씰재와 오버랩되는 영역이 오픈(open)된 공통 전압 라인; 상기 공통 전압 라인의 오픈된 부분을 포함하여 그 상부에 형성된 절연층; 및 상기 제 1 기판의 비액티브 영역에 형성되며, 외부로부터 공통전압을 공급받아 상기 공통 전압 라인을 통해 상기 공통 전극에 공급하는 공통 전압 패드와 공통 전압 연결 라인을 포함하며, 상기 씰재는 상기 공통 전압 라인과 오버랩되는 곳에서, 상기 공통 전압 라인의 오픈된 영역의 상부와 상기 제 2 기판의 차광층 사이에 위치하도록 형성되되, 상기 공통 전압 라인의 오픈된 영역으로 인해서 상기 공통 전압 라인 상부에 형성된 절연층의 면이 고르지 않아 상기 절연층과 접촉하는 면적이 증가하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided an LCD including an active region including pixels defined by intersections of a plurality of data lines and a gate line, and an inactive region formed outside the active region. 1 substrate; A data pad and a gate pad formed in an inactive region of the first substrate to supply a signal to the data line and the gate line; A second substrate on which a color filter layer and a light shielding layer are formed; A common electrode formed on the color filter layer of the second substrate; A seal member formed between the inactive region of the first substrate and the light shielding layer of the second substrate, the seal member being formed along the periphery of the active region of the first substrate; The non-active region of the first substrate is formed at the opposite end of the region where the data pad and the gate pad are formed, and is formed under the seal member along the periphery of the active region, and the region overlapping the seal member is open ( open common voltage line; An insulating layer formed on and including an open portion of the common voltage line; And a common voltage pad and a common voltage connection line formed in an inactive region of the first substrate and receiving a common voltage from the outside and supplying the common electrode to the common electrode through the common voltage line, wherein the seal member includes the common voltage. Where it overlaps the line, is formed to be located between the upper portion of the open area of the common voltage line and the light shielding layer of the second substrate, the insulation formed on the common voltage line due to the open area of the common voltage line It is characterized in that the surface of the layer is uneven to increase the area of contact with the insulating layer.

상기 씰재는 광경화성인 것을 특징으로 한다.The seal member is characterized in that it is photocurable.

상기 씰재는 공통전압 라인보다 폭이 좁은 것을 특징으로 하며, 상기 공통전압 라인과 씰재 사이에는 절연층이 형성된 것을 특징으로 한다.
본 발명에 따른 다른 액정표시장치는, 다수의 데이터 라인과 게이트 라인의 교차에 의해 정의된 화소들을 포함하는 액티브 영역과, 상기 액티브 영역의 외곽의 비액티브 영역이 형성된 제 1 기판; 상기 제 1 기판의 비액티브 영역에 형성되어 상기 데이터 라인과 게이트 라인에 신호를 공급하는 데이터 패드와 게이트 패드; 컬러필터와 차광층이 형성된 제 2 기판; 상기 제 2 기판의 컬러필터 층 상에 형성된 공통 전극; 상기 제 1 기판의 비액티브 영역과 상기 제 2 기판의 차광층 사이에 형성되되, 상기 제 1 기판의 액티브 영역의 외곽을 따라 형성된 씰재; 상기 데이터 라인 및 게이트 라인의 끝단에 형성되어 정전기에 의한 단선을 방지하는 정전기 방지회로; 상기 제 1 기판의 비액티브 영역 중 상기 데이터 패드와 게이트 패드가 형성된 영역의 맞은 편 끝단에 형성되되, 상기 액티브 영역의 외곽을 따라 상기 씰재의 하부에 형성되고, 상기 씰재와 오버랩되는 영역이 오픈(open)된 접지 라인; 및 상기 접지 라인의 오픈된 부분을 포함하여 그 상부에 형성된 절연층을 포함하며, 상기 씰재는 상기 접지 라인과 오버랩되는 곳에서, 상기 접지 라인의 오픈된 영역의 상부와 상기 제 2 기판의 차광층 사이에 위치하도록 형성되되, 상기 접지 라인의 오픈된 영역으로 인해서 상기 접지 라인 상부에 형성된 절연층의 면이 고르지 않아 상기 절연층과 접촉하는 면적이 증가하는 것을 특징으로 한다.
The seal member may be narrower than the common voltage line, and an insulating layer may be formed between the common voltage line and the seal member.
Another liquid crystal display according to the present invention comprises: a first substrate including an active region including pixels defined by intersections of a plurality of data lines and a gate line, and an inactive region outside the active region; A data pad and a gate pad formed in an inactive region of the first substrate to supply a signal to the data line and the gate line; A second substrate on which a color filter and a light shielding layer are formed; A common electrode formed on the color filter layer of the second substrate; A seal member formed between the inactive region of the first substrate and the light shielding layer of the second substrate, the seal member being formed along the periphery of the active region of the first substrate; An antistatic circuit formed at ends of the data line and the gate line to prevent disconnection by static electricity; The non-active region of the first substrate is formed at the opposite end of the region where the data pad and the gate pad are formed, and is formed under the seal member along the periphery of the active region, and the region overlapping the seal member is open ( open) ground line; And an insulating layer formed thereon, including an open portion of the ground line, wherein the seal member is overlapped with the ground line, the upper portion of the open area of the ground line and the light shielding layer of the second substrate. It is formed so as to be located between, due to the open area of the ground line is characterized in that the surface of the insulating layer formed on the ground line is uneven to increase the area in contact with the insulating layer.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 따른 액정표시장치에 대하여 상세히 설명한다.Hereinafter, a liquid crystal display according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings.

<제 1 실시예>&Lt; Embodiment 1 >

먼저, 도 2 및 도 3을 참조하여 본 발명의 제 1 실시예에 따른 액정표시장치에 대하여 설명하겠다.First, a liquid crystal display according to a first embodiment of the present invention will be described with reference to FIGS. 2 and 3.

도 2는 본 발명의 제 1 실시예에 따른 액정표시장치의 평면도로서, 제 1 기판인 박막 트랜지스터 어레이 기판과 씰재의 모습을 도시하였으며, 설명의 편의를 위하여 컬러 필터 기판은 도시하지 않았다.FIG. 2 is a plan view of a liquid crystal display according to a first exemplary embodiment of the present invention. The thin film transistor array substrate and the seal member as the first substrate are illustrated, and the color filter substrate is not illustrated for convenience of description.

도 3은 도 2의 I-I를 따라 절단한 면을 나타낸 단면도로서, 제 1 기판과 제 2 기판이 씰재에 의해 합착되어 있는 모습을 도시하였다.FIG. 3 is a cross-sectional view illustrating a plane cut along the line I-I of FIG. 2, illustrating a state in which the first substrate and the second substrate are bonded by a seal member.

도 2 및 도 3에 도시한 바와 같이 본 발명의 제 1 실시예에 따른 액정표시장치는, 다수의 데이터 라인(102)과 게이트 라인(103)의 교차에 의해 정의된 화소들을 포함하는 액티브 영역(AA)과, 상기 액티브 영역(AA)의 외곽에 비액티브 영역(NA)이 형성된 제 1 기판(100); 컬러필터 층(104)과 차광층(105)이 형성된 제 2 기판(101); 상기 제 1 기판(100)의 비액티브 영역(NA)과 상기 제 2 기(101)판의 차광층(105) 사이에 형성된 씰재(106); 상기 제 1 기판(100)에 형성되며 상기 씰재(106)의 하부에 형성되고, 씰재(106)과 오버랩되는 영역이 오픈된 공통 전압 라인(107)을 포함하여 구성된다.As shown in FIG. 2 and FIG. 3, the liquid crystal display according to the first exemplary embodiment of the present invention includes an active region including pixels defined by the intersection of the plurality of data lines 102 and the gate lines 103. A first substrate 100 having AA and an inactive region NA formed outside the active region AA; A second substrate 101 on which the color filter layer 104 and the light shielding layer 105 are formed; A seal member 106 formed between the inactive region NA of the first substrate 100 and the light shielding layer 105 of the second substrate 101; A common voltage line 107 is formed on the first substrate 100 and is formed under the seal member 106, and a region overlapping the seal member 106 is opened.

상기 제 1 기판(100)은 박막 트랜지스터 어레이 기판으로서, 제 1 기판(100) 상에는 데이터 라인(102)과 게이트 라인(103)의 교차에 의해 정의된 화소마다 박막 트랜지스터와 화소전극이 형성된다.The first substrate 100 is a thin film transistor array substrate. A thin film transistor and a pixel electrode are formed on each of the pixels defined by the intersection of the data line 102 and the gate line 103 on the first substrate 100.

상기 제 1 기판(100)은 액티브 영역(AA)과 비액티브 영역(NA)으로 구분되는데, 액티브 영역(AA)은 데이터 라인(102)과 게이트 라인(103)의 교차에 의해 정의된 화소가 형성된 영역이며, 비액티브 영역(NA)은 제 1 기판(100)에서 상기 액티브 영역(AA)을 제외한 영역이다.The first substrate 100 is divided into an active region AA and an inactive region NA. In the active region AA, a pixel defined by an intersection of the data line 102 and the gate line 103 is formed. The inactive area NA is an area of the first substrate 100 excluding the active area AA.

상기 비액티브 영역(NA)에는 데이터 라인(102) 및 게이트 라인(103)에 신호를 공급하는 데이터 패드(102a) 및 게이트 패드(103a)가 형성된다. 상기 데이터 패드(102a)는 통상적으로 비액티브 영역(NA) 중에 액티브 영역(AA) 상측에 해당하는 곳에, 상기 게이트 패드(103a)는 비액티브 영역(NA) 중에 액티브 영역(AA) 좌측에 해당하는 곳에 형성된다.The data pad 102a and the gate pad 103a are provided in the inactive region NA to supply a signal to the data line 102 and the gate line 103. The data pad 102a generally corresponds to the upper side of the active region AA in the inactive region NA, and the gate pad 103a corresponds to the left side of the active region AA in the inactive region NA. Where it is formed.

상기 비액티브 영역(NA)에는 액티브 영역(AA) 외곽의 일부를 따라 공통 전압 라인(107)이 형성된다. 상기 공통 전압 라인(107)은 비액티브 영역(NA)에 형성된 공통 전압 패드(107a)와 공통 전압 연결 라인(107b)을 통해서 외부로부터의 공통 전압을 공급받아 제 2 기판(101)에 형성된 공통 전극(109)에 공급한다. 여기서 상기 공통 전압 라인(107)과 공통 전극(109)은 은(Ag)도트를 통해 전기적으로 연결된다.The common voltage line 107 is formed in the inactive region NA along a portion of the outer portion of the active region AA. The common voltage line 107 receives a common voltage from the outside through the common voltage pad 107a and the common voltage connection line 107b formed in the inactive area NA, and is formed on the second substrate 101. To 109. The common voltage line 107 and the common electrode 109 are electrically connected to each other through a silver dot.

상기 공통 전압 라인(107)은 도 2 및 도 3에 도시한 바와 같이, 상기 씰재(106)와 오버랩되는 부분이 오픈되는데, 이에 관한 상세한 설명은 아래에서 하기로 한다.As shown in FIGS. 2 and 3, the common voltage line 107 is opened to overlap with the seal member 106, which will be described in detail below.

상기 제 2 기판(101)은 컬러 필터 어레이 기판으로서, 제 2 기판(101) 상에는 색 표현을 하기 위한 RGB(RED, GREEN, BLUE)의 컬러필터 층(104)이 형성되며, 제 1 기판(100)의 비액티브 영역(NA)과 대응되는 영역에는 빛샘을 방지하는 차광층(105)이 형성된다. 여기서, 상기 컬러필터 층(104)에도 RGB를 비롯하여 차광층이 형성되는데, 이는 각 컬러 간의 빛 샘에 의한 컬러의 섞임을 방지하기 위한 것이다.The second substrate 101 is a color filter array substrate, and a color filter layer 104 of RGB (RED, GREEN, BLUE) for color expression is formed on the second substrate 101, and the first substrate 100 is formed. Light blocking layer 105 is formed in a region corresponding to the inactive region NA of the light emitting layer. In this case, the color filter layer 104 includes a light blocking layer including RGB, which is to prevent color mixing due to light leakage between the colors.

또한, 상기 제 2 기판(101)에는 제 2 기판(101) 상에 형성된 화소 전극과 함께 액정패널에 전압을 인가하기 위한 공통 전극(109)이 형성된다.In addition, the second substrate 101 is formed with a common electrode 109 for applying a voltage to the liquid crystal panel together with the pixel electrode formed on the second substrate 101.

상기 공통 전극(109)은 도 3에 도시한 바와 같이, 제 2 기판(101)에 형성된 컬러필터 층(104) 상에 형성된다.As illustrated in FIG. 3, the common electrode 109 is formed on the color filter layer 104 formed on the second substrate 101.

상기 공통 전극(109)은 상기에서 설명한 바와 같이, 외부로부터의 공통 전압 을 은 도트를 통해 공통 전압 라인(107)으로부터 공급받아 화소 전극과 함께 액정을 구동한다.As described above, the common electrode 109 receives a common voltage from the outside from the common voltage line 107 through silver dots to drive the liquid crystal together with the pixel electrode.

상기 씰재(106)는 도 2에 도시한 바와 같이, 제 1 기판(100)의 비액티브 영역(NA)에 형성되며, 액티브 영역(AA)의 외곽을 따라 도포된다. 여기서, 제 1 기판(100)에 형성된 공통 전압 라인(107)과 오버랩되는 곳에서는, 상기 씰재(106)가 공통 전압 라인(107)이 오픈된 영역의 상부와 제 2 기판(101)에 형성된 차광층(104) 사이에 위치하도록 형성된다. 여기서, 설명의 편의를 위해 도 2에는 상기 씰재(106)와 공통 전압 라인(107) 사이에 형성된 절연층(도 3의 108 참조)을 도시하지 않았다. 상기 절연층과 관련한 설명은 아래에서 도 3을 참조하여 하겠다.As shown in FIG. 2, the seal member 106 is formed in the inactive region NA of the first substrate 100 and is applied along the outer portion of the active region AA. Here, in a place where the common voltage line 107 overlaps the common voltage line 107 formed on the first substrate 100, the light shielding portion is formed on the second substrate 101 and the upper portion of the region where the common voltage line 107 is opened. It is formed to be located between the layers (104). For convenience of description, an insulating layer (see 108 of FIG. 3) formed between the seal member 106 and the common voltage line 107 is not illustrated in FIG. 2. A description regarding the insulating layer will be given below with reference to FIG. 3.

상기 씰재(106)는 제 1 기판(100)과 제 2 기판(101) 사이의 높이를 유지하고 액정이 외부로 누설되는 것을 방지하며, 액정층 내부로 공기가 유입되는 것을 방지하는 역할을 한다. 상기 액정은 공기 중에 방치될 경우 수분을 흡수하는 성질이 있는데, 액정이 공기 중에 방치되어 수분을 흡수하게 되면 비저항이 낮아지게 되고, 불순물이 생성되는 등 특성이 저하되어 액정표시장치의 화면 품질을 저하하게 되는 문제점이 있다.The seal member 106 maintains a height between the first substrate 100 and the second substrate 101, prevents the liquid crystal from leaking to the outside, and prevents air from flowing into the liquid crystal layer. The liquid crystal has a property of absorbing moisture when it is left in the air. When the liquid crystal is left in the air and absorbs moisture, the liquid crystal has a low specific resistance, and impurities are generated to deteriorate screen quality of the liquid crystal display. There is a problem.

따라서, 상기 씰재(106)는 그 두께와 높이의 균일도 및 접착 강도가 액정표시장치의 제조에 있어서 매우 중요한 관리 항목이 된다.Therefore, the thickness and height uniformity and adhesive strength of the seal member 106 are very important management items in the manufacture of the liquid crystal display device.

액정표시장치의 제조에 있어서, 상기 씰재(106)가 형성되는 시점은 다음과 같다.In the manufacture of the liquid crystal display device, a time point at which the seal member 106 is formed is as follows.

액정표시장치의 제조 방법에 있어서 제 1 기판(100)과 제 2 기판(101) 사이 에 액정층을 형성하는 방법에 따라 크게 액정 주입 방식과 액정 적하 방식 두 가지로 나누어지는데, 액정 주입 방식에서는 제 1 기판(100) 또는 제 2 기판(101)에 씰재(106)를 도포하여 두 기판(100,101)을 합착한 후 씰재(106)를 경화시키고 액정을 주입한다. 또한, 액정 적하 방식에서는 제 1 기판(100)에 씰재(106)를 도포하고 액정을 적하한 후 제 2 기판(101)과 합착하여 씰재(106)를 경화시킨다.According to the method of forming a liquid crystal layer between the first substrate 100 and the second substrate 101 in the method of manufacturing a liquid crystal display device, there are two types of liquid crystal injection methods and liquid crystal dropping methods. The sealing material 106 is applied to the first substrate 100 or the second substrate 101 to bond the two substrates 100 and 101, and then the sealing material 106 is cured and the liquid crystal is injected. In addition, in the liquid crystal dropping method, the sealing material 106 is applied to the first substrate 100, the liquid crystal is dropped, and then bonded to the second substrate 101 to cure the sealing material 106.

상기 씰재(106)는 경화시키는 방법에 따라 열에 의해 경화되어지는 열경화성과, UV에 의해 경화되는 광경화성이 있다.The seal member 106 has thermosetting which is cured by heat according to a method of curing, and photocuring which is cured by UV.

상기 열경화성 씰재는 비교적 고온에서도 기계적 강도, 접착 강도가 크고, 가교도가 높은 장점이 있으며 주로 에폭시수지, 페놀 수지 등이 이용된다. 또한, 상기 광경화성 씰재(106)는 대형 사이즈의 액정표시장치에 주로 사용되며, 저온에서의 경화가 가능하고 경화 시간이 짧다는 장점과 더불어 대형의 액정표시장치에 적용하였을 때 열팽창으로 인한 문제점이 발생하지 않고, 제 1 기판(100)과 제 2 기판(101)을 합착하였을 때 합착 정도가 우수한 특징 또한 가지고 있어서 그 사용 범위가 증가하는 추세에 있다.The thermosetting seal material has the advantages of high mechanical strength, high adhesive strength, high crosslinking degree even at a relatively high temperature, and mainly epoxy resin, phenol resin, and the like. In addition, the photocurable seal member 106 is mainly used in a large size liquid crystal display device, and can be cured at a low temperature and has a short curing time, and a problem due to thermal expansion when applied to a large liquid crystal display device It does not occur, and when the first substrate 100 and the second substrate 101 are bonded to each other, the bonding degree is also excellent, and the use range thereof is increasing.

상기 공통 전압 라인(107)은 도 2에 도시한 바와 같이, 제 1 기판(100)의 비액티브 영역(NA)에 형성되며, 액티브 영역(AA) 외곽의 일부를 따라 형성된다. 더욱 상세히는, 제 1 기판(100)의 비액티브 영역(NA) 중에 데이터 패드(102a)와 게이트 패드(103a)가 형성된 영역의 맞은 편 끝단에, 즉 도 2의 비액티브 영역(NA)에서 액티브 영역(AA)의 우측과 하측에 형성된다.As illustrated in FIG. 2, the common voltage line 107 is formed in the inactive region NA of the first substrate 100 and is formed along a portion of the active region AA. In more detail, the inactive region NA of the first substrate 100 is active at the opposite end of the region where the data pad 102a and the gate pad 103a are formed, that is, in the inactive region NA of FIG. 2. It is formed on the right side and the lower side of the region AA.

상기 공통 전압 라인(107)은 제 1 기판(100)의 비액티브 영역(NA)에 형성된 공통전압 패드(107a)와 공통전압 연결 라인(107b)을 통해서 외부로부터의 공통 전압을 공급받아 제 2 기판(101)에 형성된 공통 전극(109)에 공급한다. 여기서, 상기 공통전압 라인(107)과 공통 전극(109)은 은 도트를 통해 전기적으로 연결된다.The common voltage line 107 is supplied with a common voltage from the outside through the common voltage pad 107a and the common voltage connection line 107b formed in the inactive area NA of the first substrate 100. It supplies to the common electrode 109 formed in 101. Here, the common voltage line 107 and the common electrode 109 are electrically connected through silver dots.

상기 공통 전압 라인(107)은 도 2 및 도 3에 도시한 바와 같이, 씰재(106)와 오버랩되는 부분이 오픈된 형상을 띄고 있으며, 오픈된 부분을 포함한 공통 전압 라인(107)에는 그 상부에 절연층(108)이 형성된다.As shown in FIGS. 2 and 3, the common voltage line 107 has an open shape overlapping with the seal member 106, and the common voltage line 107 including the open portion is disposed above the common voltage line 107. An insulating layer 108 is formed.

즉, 도 3을 참조하면, 제 1 기판(100)의 유리 기판(112)에 상기 씰재(106)와 오버랩될 영역만큼 오픈된 공통 전압 라인(107)이 형성되고, 그 상부에 절연층(108)이 형성된다. 상기 절연층(108) 위에는 공통 전압 라인(107)이 오픈 된 폭과 동일한 폭을 가지는 씰재(106)가 도포되며, 그 위에 제 2 기판(101)을 올려서 합착하고 제 1 기판(100)의 하부에서 제 1 기판(100) 쪽으로 UV를 쬐어서 씰재(106)를 경화시킨다. 여기서, 씰재(106)의 상부는 제 2 기판(101)의 유리 기판(113)에 형성된 차광층(105)이 위치하여 UV가 씰재(106)에 도달할 수 없으므로, 씰재(106)의 경화시에는 UV를 제 1 기판(100)의 하부에서 제 1 기판(100) 방향으로 쬐어서 씰재(106)의 하부, 즉 배면을 UV에 노출시킨다.That is, referring to FIG. 3, a common voltage line 107 opened as much as an area to overlap with the seal member 106 is formed on the glass substrate 112 of the first substrate 100, and the insulating layer 108 is formed thereon. ) Is formed. On the insulating layer 108, a seal member 106 having the same width as that of the common voltage line 107 is opened is applied, and the second substrate 101 is placed on the insulating layer 108 to be bonded to the lower portion of the first substrate 100. UV is applied toward the first substrate 100 to cure the seal member 106. Here, since the light blocking layer 105 formed on the glass substrate 113 of the second substrate 101 is located on the upper portion of the seal member 106, UV cannot reach the seal member 106, and thus, when the seal member 106 is hardened. UV is exposed from the lower side of the first substrate 100 in the direction of the first substrate 100 to expose the lower portion, ie, the back side, of the seal member 106 to UV.

상기와 같이, 씰재(106)의 하부 전면적이 공통 전압 라인(107)이 오픈된 영역을 통해 UV에 노출되므로, 씰재(106)의 경화가 효율적으로 이루어지게 된다. 따라서, 상기 씰재(106)가 균일하게 경화가 된다.As described above, since the lower front area of the seal member 106 is exposed to UV through the area in which the common voltage line 107 is opened, the seal member 106 is efficiently cured. Thus, the seal member 106 is cured uniformly.

또한, 도 3에 도시한 바와 같이, 상기 씰재(106)의 하부는 공통 전압 라인(107)의 오픈된 영역으로 인해서, 공통 전압 라인(107) 상부에 형성된 절연 층(108)의 면이 고르지 않는 것을 알 수 있다. 따라서 씰재(107)가 절연층(108)과 접촉하는 면적이 넓어, 씰재(106)가 경화되었을 때 그 접착 정도가 우수해지게 된다.In addition, as shown in FIG. 3, the lower portion of the seal member 106 has an uneven surface of the insulating layer 108 formed on the common voltage line 107 due to the open area of the common voltage line 107. It can be seen that. Therefore, the area where the seal member 107 is in contact with the insulating layer 108 is large, and the adhesion degree becomes excellent when the seal member 106 is cured.

<제 2 실시예>&Lt; Embodiment 2 >

이하, 도 4 및 도 5를 참조하여 본 발명의 제 2 실시예에 따른 액정표시장치에 대하여 설명하겠다.Hereinafter, a liquid crystal display according to a second exemplary embodiment of the present invention will be described with reference to FIGS. 4 and 5.

도 4는 본 발명의 제 2 실시예에 따른 액정표시장치의 평면도로서, 제 1 기판인 박막 트랜지스터 어레이 기판과 씰재의 모습을 도시하였으며, 설명의 편의를 위하여 컬러 필터 기판은 도시하지 않았다.FIG. 4 is a plan view of a liquid crystal display according to a second exemplary embodiment of the present invention. The thin film transistor array substrate and the seal member as the first substrate are illustrated, and the color filter substrate is not illustrated for convenience of description.

도 5는 도 4의 II-II를 따라 절단한 면을 나타낸 단면도로서, 제 1 기판과 제 2 기판이 씰재에 의해 합착되어 있는 모습을 도시하였다.FIG. 5 is a cross-sectional view illustrating a plane taken along II-II of FIG. 4, illustrating a state in which the first substrate and the second substrate are bonded by a seal member.

본 발명에 따른 제 2 실시예를 설명함에 있어서, 상기에 설명한 제 1 실시예에 따른 설명과 중복되는 것은 생략하도록 한다.In the description of the second embodiment according to the present invention, duplicated description of the first embodiment described above will be omitted.

도 4 및 도 5에 도시한 바와 같이 본 발명의 제 1 실시예에 따른 액정표시장치는, 다수의 데이터 라인(202)과 게이트 라인(203)의 교차에 의해 정의된 화소들을 포함하는 액티브 영역(AA)과, 상기 액티브 영역(AA)의 외곽에 비액티브 영역(NA)이 형성된 제 1 기판(200); 컬러필터 층(204)과 차광층(205)이 형성된 제 2 기판(201); 상기 제 1 기판(200)의 비액티브 영역(NA)과 상기 제 2 기판(201)의 차광층(205) 사이에 형성된 씰재(206); 상기 데이터 라인(202) 및 게이트 라인(203)의 끝단에 형성된 정전기 방지회로(211); 상기 제 1 기판(200)에 형성되며, 상기 정전기 방지 회로(211)를 접지시키는 접지라인(210);을 포함하여 구성되며, 상기 접지 라인(210)은 씰재(206)의 하부에 형성되며, 씰재(206)와 오버랩되는 영역이 오픈된 것을 특징으로 한다.As shown in FIGS. 4 and 5, the liquid crystal display according to the first exemplary embodiment of the present invention includes an active region including pixels defined by the intersection of a plurality of data lines 202 and gate lines 203. A first substrate 200 having AA and an inactive region NA formed outside the active region AA; A second substrate 201 having a color filter layer 204 and a light shielding layer 205 formed thereon; A seal member 206 formed between the inactive region NA of the first substrate 200 and the light shielding layer 205 of the second substrate 201; An antistatic circuit 211 formed at ends of the data line 202 and the gate line 203; A ground line 210 formed on the first substrate 200 to ground the antistatic circuit 211. The ground line 210 is formed under the seal member 206. An area overlapping with the seal member 206 is opened.

상기 제 1 기판(200)은 박막 트랜지스터 어레이 기판으로서, 제 1 기판(200) 상에는 데이터 라인(202)과 게이트 라인(203)의 교차에 의해 정의된 화소마다 박막 트랜지스터와 화소전극이 형성된다.The first substrate 200 is a thin film transistor array substrate. A thin film transistor and a pixel electrode are formed for each pixel defined by the intersection of the data line 202 and the gate line 203 on the first substrate 200.

상기 제 1 기판(200)은 액티브 영역(AA)과 비액티브 영역(NA)으로 구분되는데, 액티브 영역(AA)은 데이터 라인(202)과 게이트 라인(203)의 교차에 의해 정의된 화소가 형성된 영역이며, 비액티브 영역(NA)은 제 1 기판(201)에서 상기 액티브 영역(AA)을 제외한 영역이다.The first substrate 200 is divided into an active region AA and an inactive region NA. In the active region AA, pixels defined by the intersection of the data line 202 and the gate line 203 are formed. The inactive area NA is an area except the active area AA in the first substrate 201.

상기 비액티브 영역(NA)에는 데이터 라인(202) 및 게이트 라인(203)에 신호를 공급하는 데이터 패드(202a) 및 게이트 패드(203a)가 구성된다. 이러한 데이터 패드(202a)는 통상적으로 비액티브 영역(NA) 중에 액티브 영역(AA) 상측에 해당하는 곳에, 게이트 패드(203a)는 비액티브 영역(NA) 중에 액티브 영역(AA) 좌측에 해당하는 곳에 형성된다.The inactive area NA includes a data pad 202a and a gate pad 203a for supplying signals to the data line 202 and the gate line 203. The data pad 202a is typically located above the active area AA in the inactive area NA, and the gate pad 203a is located at the left side of the active area AA in the inactive area NA. Is formed.

상기 비액티브 영역(NA)에는 액티브 영역(AA) 외곽의 일부를 따라 접지 라인(210)이 형성된다.A ground line 210 is formed in a portion of the inactive area NA along a portion of an outer portion of the active area AA.

상기 접지라인(210)은 상기 데이터 라인(202) 및 게이트 라인(203)의 끝단에 형성되며, 정전기 방지 회로(211)를 접지시키는 역할을 한다. 상기 정전기 방지 회로(211)는 정전기에 의한 단선을 방지하는 역할을 한다.The ground line 210 is formed at ends of the data line 202 and the gate line 203 and serves to ground the antistatic circuit 211. The antistatic circuit 211 serves to prevent disconnection due to static electricity.

상기 접지 라인은 도 4 및 도 5에 도시한 바와 같이, 상기 씰재(206)와 오버랩되는 부분이 오픈되는데, 이에 관한 상세한 설명은 아래에서 하기로 한다.As shown in FIGS. 4 and 5, the ground line is opened to overlap with the seal member 206, which will be described in detail below.

상기 제 2 기판(201)은 컬러 필터 어레이 기판으로서, 제 2 기판(201) 상에는 색표현을 하기 위한 RGB(RED, GREEN, BLUE)의 컬러필터 층(204)이 형성되며, 제 1 기판(200)의 비액티브 영역(NA)과 대응되는 영역에는 빛샘을 방지하는 차광층(205)이 형성된다. 여기서, 상기 컬러필터 층(204)에도 RGB를 비롯하여 차광층이 형성되는데, 이는 각 컬러 간의 빛 샘에 의한 컬러의 섞임을 방지하기 위한 것이다. The second substrate 201 is a color filter array substrate, and a color filter layer 204 of RGB (RED, GREEN, BLUE) for color expression is formed on the second substrate 201, and the first substrate 200 is formed. The light blocking layer 205 is formed in a region corresponding to the inactive region NA of FIG. Here, the color filter layer 204 is formed with a light blocking layer including RGB, which is to prevent mixing of colors due to light leakage between the respective colors.

상기 씰재(206)는 도 4에 도시한 바와 같이, 제 1 기판(200)의 비액티브 영역(NA)에 형성되며, 액티브 영역(AA) 외곽을 따라 도포된다. 여기서, 제 1 기판(200)에 형성된 접지 라인(210)과 오버랩되는 곳에서는, 상기 씰재(206)가 접지 라인(210)이 오픈된 영역의 상부와 제 2 기판(201)에 형성된 차광층(205) 사이에 위치하도록 형성된다.As shown in FIG. 4, the seal member 206 is formed in the inactive region NA of the first substrate 200 and is applied along the outer portion of the active region AA. Here, in a place where the ground line 210 overlaps the ground line 210 formed on the first substrate 200, the seal member 206 is formed on the light blocking layer formed on the upper portion of the region where the ground line 210 is opened and on the second substrate 201. 205 is positioned between.

상기 접지 라인(210)은 도 4에 도시한 바와 같이, 제 1 기판(200)의 비액티브 영역(NA)에 형성되며, 액티브 영역(AA) 외곽의 일부를 따라 형성된다. 더욱 상세히는, 제 1 기판(200)의 비액티브 영역(NA) 중에 데이터 패드(202a)과 게이트 패드(203a)가 형성된 영역의 맞은 편 끝단에, 즉 도 2의 비액티브 영역(NA)에서 액티브 영역(AA)의 우측과 하측에 형성된다.As shown in FIG. 4, the ground line 210 is formed in the inactive region NA of the first substrate 200 and is formed along a part of the outer portion of the active region AA. More specifically, the inactive region NA of the first substrate 200 is active at the opposite end of the region where the data pad 202a and the gate pad 203a are formed, that is, in the inactive region NA of FIG. 2. It is formed on the right side and the lower side of the region AA.

상기 접지 라인(210)은 도 4 및 도 5에 도시한 바와 같이, 씰재(206)와 오버랩되는 부분이 오픈된 형상을 띄고 있으며, 오픈된 부분을 포함한 공통 전압 라 인(210)에는 그 상부에 절연층(208)이 형성된다.As shown in FIGS. 4 and 5, the ground line 210 has an open shape overlapping with the seal member 206, and is disposed on the common voltage line 210 including the open portion. An insulating layer 208 is formed.

즉, 도 5를 참조하면, 제 1 기판(200)의 유리 기판(212)에 상기 씰재(206)와 오버랩될 영역만큼 오픈된 접지 라인(210)이 형성되고, 그 상부에 절연층(208)이 형성된다. 상기 절연층(208) 위에는 접지 라인(210)이 오픈 된 폭과 동일한 폭을 가지는 씰재(206)가 도포되며, 그 위에 제 2 기판(201)을 올려서 합착하고 제 1 기판(200)의 하부에서 제 1 기판(200) 쪽으로 UV를 쬐어서 씰재(206)를 경화시킨다. 여기서, 씰재(206)의 상부는 제 2 기판(201)의 유리 기판(201)에 형성된 차광층(205)이 위치하여 UV가 씰재(206)에 도달할 수 없으므로, 씰재(206)의 경화시에는 UV를 제 1 기판(200)의 하부에서 제 1 기판(200) 방향으로 쬐어서 씰재(206)의 하부, 즉 배면을 UV에 노출시킨다.That is, referring to FIG. 5, a ground line 210 opened as much as an area to overlap with the seal member 206 is formed on the glass substrate 212 of the first substrate 200, and the insulating layer 208 is formed thereon. Is formed. The sealing material 206 having the same width as that of the ground line 210 is opened is applied on the insulating layer 208, and the second substrate 201 is placed on the insulating layer 208 to be bonded to each other. UV is applied toward the first substrate 200 to cure the seal member 206. Here, since the light blocking layer 205 formed on the glass substrate 201 of the second substrate 201 is positioned on the upper portion of the seal member 206, UV cannot reach the seal member 206, and thus, when the seal member 206 is hardened. UV is exposed from the lower side of the first substrate 200 toward the first substrate 200 to expose the lower portion of the seal member 206, that is, the back surface, to the UV.

상기와 같이, 씰재(206)의 하부 전면적이 접지 라인(210)이 오픈된 영역을 통해 UV에 노출되므로, 씰재(206)의 경화가 효율적으로 이루어지게 된다. 따라서, 상기 씰재(206)가 균일하게 경화가 된다.As described above, since the lower entire area of the seal member 206 is exposed to UV through the area in which the ground line 210 is opened, curing of the seal member 206 is performed efficiently. Thus, the seal member 206 is uniformly cured.

또한, 도 5에 도시한 바와 같이, 상기 씰재(206)의 하부는 접지 라인(210)의 오픈된 영역으로 인해서, 접지 라인(210) 상부에 형성된 절연층(208)의 면이 고르지 않는 것을 알 수 있다. 따라서 씰재(206)가 절연층(208)과 접촉하는 면적이 넓어, 씰재(206)가 경화되었을 때 그 접착 정도가 우수해지게 된다.In addition, as shown in FIG. 5, the lower portion of the seal member 206 has an uneven surface of the ground line 210, so that the surface of the insulating layer 208 formed on the ground line 210 is uneven. Can be. Therefore, the area where the seal member 206 is in contact with the insulating layer 208 is large, and the degree of adhesion thereof becomes excellent when the seal member 206 is cured.

<제 3 실시예>&Lt; Third Embodiment >

이하, 도 6을 참조하여 본 발명의 제 3 실시예에 따른 액정표시장치에 대하여 설명하겠다.Hereinafter, a liquid crystal display according to a third exemplary embodiment of the present invention will be described with reference to FIG. 6.

도 6은 본 발명의 제 3 실시예에 따른 액정표시장치의 평면도로서, 제 1 기판인 박막 트랜지스터 어레이 기판의 일부 모습을 도시하였으며, 설명의 편의를 위하여 씰재는 도시하지 않았다. 도 6에 도시되지 않은 구성 요소는 도 2 또는 도 3을 참조하겠다.FIG. 6 is a plan view of a liquid crystal display according to a third exemplary embodiment of the present invention, and shows a part of a thin film transistor array substrate as a first substrate, and a sealant is not shown for convenience of description. Components not shown in FIG. 6 will be referred to FIG. 2 or 3.

본 발명에 따른 제 3 실시예는 상기에서 설명한 제 1 실시예 및 제 2 실시예에서 설명한 공통 전압 라인 또는 접지 라인의 오픈된 영역의 형상을 변형한 예이므로, 본 발명에 따른 제 3 실시예를 설명함에 있어서 제 1 실시예 및 제 2 실시예에 따른 설명과 중복되는 것은 생략하도록 하며, 상기 공통 전압 라인과 접지 라인은 부호를 310으로 하여 설명하겠다.Since the third embodiment according to the present invention is an example in which the shape of the open area of the common voltage line or the ground line described in the first and second embodiments described above is modified, the third embodiment according to the present invention is modified. In the description, overlapping descriptions according to the first and second embodiments will be omitted, and the common voltage line and the ground line will be described with reference numeral 310.

상기 공통 전압 라인 또는 접지 라인(310)은, 도 6에 도시한 바와 같이 씰재(도 2 또는 도 3의 106참조)의 하부에 오버랩되는 영역이 일부 오픈된 것을 특징으로 한다.As illustrated in FIG. 6, the common voltage line or the ground line 310 is partially open at an area overlapping a lower portion of the seal member (see 106 of FIG. 2 or 3).

즉, 상기 공통 전압 라인 또는 접지 라인(310)이 오픈된 영역은, 도 6에 도시된 바와 같이 다수의 홀이 형성되어 패턴을 이루는 형태를 갖는다. 상기 다수의 홀은 폭이 씰재의 폭과 같으며, 씰재의 길이를 따라 다수 개 형성되며 이러한 홀은 패턴을 형성한다.That is, in the region in which the common voltage line or the ground line 310 is opened, as shown in FIG. 6, a plurality of holes are formed to form a pattern. The plurality of holes have the same width as that of the seal material, and a plurality of holes are formed along the length of the seal material, and these holes form a pattern.

여기서, 도 6에는 공통 전압 라인 또는 접지 라인(310) 상부에 도포될 씰재의 폭과 같은 폭을 가지는 홀을 공통 전압 라인 또는 접지 라인 중에 씰재와 오버랩 될 부분에 다수 개 형성하였지만, 본 발명에 따른 공통 전압 라인 또는 접지 라인(310)에 형성된 다수 개의 홀은 그 형상과 개수가 이에 한정되는 것이 아니며, 충분히 응용 및 변경할 수 있다.Here, although a plurality of holes having the same width as the width of the seal member to be applied on the common voltage line or the ground line 310 is formed in the portion to overlap with the seal member in the common voltage line or the ground line 310, according to the present invention. The plurality of holes formed in the common voltage line or the ground line 310 are not limited thereto in shape and number, and may be sufficiently applied and changed.

또한, 상기 공통 전압 라인 또는 접지 라인(310)이 오픈된 영역의 범위는, 제 1 기판에 씰재를 도포하여 제 2 기판(도 3의 101 참조)과 합착한 후 UV를 제 1 기판의 배면을 향해 노출할 때에 상기 오픈된 영역을 통과한 UV가 씰재를 효과적으로 경화시킬 수 있는 범위 내에서 적절히 설계하여 적용하는 것이 바람직하다.In addition, the area in which the common voltage line or the ground line 310 is opened may be formed by applying a sealant to the first substrate and bonding it with the second substrate (see 101 in FIG. 3) to UV the back surface of the first substrate. It is preferable to apply and design appropriately within the range which UV which passed through the said open area | region can harden | cure a sealing material at the time of exposing to the said surface.

도 6에서 미설명부호 312는 제 1 기판(도 3의 100 참조)의 구성요소인 유리기판(312)이다.In FIG. 6, reference numeral 312 denotes a glass substrate 312 that is a component of the first substrate (see 100 of FIG. 3).

이상에서 상세히 설명한 바와 같이 본 발명은, 공통 전압 라인 또는 접지 라인이 씰재와 오버랩되어 겹치는 부분을 오픈함으로써, 박막 트랜지스터 어레이 기판과 컬러 필터 기판을 합착하기 위한 씰재가 UV에 노출되는 면적을 충분히 확보하여, 액정표시장치의 제조 과정에서 씰재의 경화가 효과적으로 이루어지는 장점이 있다.As described in detail above, the present invention opens a portion where the common voltage line or the ground line overlaps with the sealing material, thereby opening up a portion where the sealing material for bonding the thin film transistor array substrate and the color filter substrate is sufficiently exposed to UV. In the manufacturing process of the liquid crystal display device, there is an advantage that the curing of the seal material is effectively performed.

Claims (14)

다수의 데이터 라인과 게이트 라인의 교차에 의해 정의된 화소들을 포함하는 액티브 영역과, 상기 액티브 영역의 외곽에 비액티브 영역이 형성된 제 1 기판;An active region including pixels defined by intersections of a plurality of data lines and a gate line, and a first substrate having an inactive region formed outside the active region; 상기 제 1 기판의 비액티브 영역에 형성되어 상기 데이터 라인과 게이트 라인에 신호를 공급하는 데이터 패드와 게이트 패드;A data pad and a gate pad formed in an inactive region of the first substrate to supply a signal to the data line and the gate line; 컬러필터 층과 차광층이 형성된 제 2 기판;A second substrate on which a color filter layer and a light shielding layer are formed; 상기 제 2 기판의 컬러필터 층 상에 형성된 공통 전극;A common electrode formed on the color filter layer of the second substrate; 상기 제 1 기판의 비액티브 영역과 상기 제 2 기판의 차광층 사이에 형성되되, 상기 제 1 기판의 액티브 영역의 외곽을 따라 형성된 씰재;A seal member formed between the inactive region of the first substrate and the light shielding layer of the second substrate, the seal member being formed along the periphery of the active region of the first substrate; 상기 제 1 기판의 비액티브 영역 중 상기 데이터 패드와 게이트 패드가 형성된 영역의 맞은 편 끝단에 형성되되, 상기 액티브 영역의 외곽을 따라 상기 씰재의 하부에 형성되고, 상기 씰재와 오버랩되는 영역이 오픈(open)된 공통 전압 라인;The non-active region of the first substrate is formed at the opposite end of the region where the data pad and the gate pad are formed, and is formed under the seal member along the periphery of the active region, and the region overlapping the seal member is open ( open common voltage line; 상기 공통 전압 라인의 오픈된 부분을 포함하여 그 상부에 형성된 절연층; 및An insulating layer formed on and including an open portion of the common voltage line; And 상기 제 1 기판의 비액티브 영역에 형성되며, 외부로부터 공통전압을 공급받아 상기 공통 전압 라인을 통해 상기 공통 전극에 공급하는 공통 전압 패드와 공통 전압 연결 라인을 포함하며,A common voltage pad and a common voltage connection line formed in an inactive region of the first substrate and receiving a common voltage from an external source and supplying the common electrode to the common electrode through the common voltage line; 상기 씰재는 상기 공통 전압 라인과 오버랩되는 곳에서, 상기 공통 전압 라인의 오픈된 영역의 상부와 상기 제 2 기판의 차광층 사이에 위치하도록 형성되되, 상기 공통 전압 라인의 오픈된 영역으로 인해서 상기 공통 전압 라인 상부에 형성된 절연층의 면이 고르지 않아 상기 절연층과 접촉하는 면적이 증가하는 것을 특징으로 하는 액정표시장치.Wherein the seal member overlaps with the common voltage line, the seal member is formed to be positioned between the upper portion of the open area of the common voltage line and the light shielding layer of the second substrate, due to the open area of the common voltage line The surface of the insulating layer formed on the voltage line is uneven, so that the area in contact with the insulating layer increases. 제 1 항에 있어서, 상기 씰재는 광경화성인 것을 특징으로 하는 액정표시장치.The liquid crystal display device according to claim 1, wherein the seal member is photocurable. 제 1 항에 있어서, 상기 씰재는 상기 공통 전압 라인보다 폭이 좁은 것을 특징으로 하는 액정표시장치.The liquid crystal display of claim 1, wherein the seal member is narrower in width than the common voltage line. 삭제delete 제 1 항에 있어서, 상기 공통 전압 라인은 씰재와 오버랩되는 영역 전체가 오픈된 것을 특징으로 하는 액정표시장치.The liquid crystal display of claim 1, wherein the common voltage line is entirely open in an area overlapping the seal member. 제 1 항에 있어서, 상기 공통 전압 라인은 씰재와 오버랩되는 영역 일부가 오픈된 것을 특징으로 하는 액정표시장치.The liquid crystal display of claim 1, wherein a part of the region in which the common voltage line overlaps the seal member is opened. 제 6항에 있어서, 상기 공통 전압 라인은 씰재와 오버랩되는 영역에 다수개의 홀이 형성됨으로써 일부가 오픈된 것을 특징으로 하는 액정표시장치.The liquid crystal display of claim 6, wherein a part of the common voltage line is opened by forming a plurality of holes in an area overlapping the seal member. 다수의 데이터 라인과 게이트 라인의 교차에 의해 정의된 화소들을 포함하는 액티브 영역과, 상기 액티브 영역의 외곽의 비액티브 영역이 형성된 제 1 기판;A first substrate including an active region including pixels defined by intersections of a plurality of data lines and a gate line, and an inactive region outside the active region; 상기 제 1 기판의 비액티브 영역에 형성되어 상기 데이터 라인과 게이트 라인에 신호를 공급하는 데이터 패드와 게이트 패드;A data pad and a gate pad formed in an inactive region of the first substrate to supply a signal to the data line and the gate line; 컬러필터와 차광층이 형성된 제 2 기판;A second substrate on which a color filter and a light shielding layer are formed; 상기 제 2 기판의 컬러필터 층 상에 형성된 공통 전극;A common electrode formed on the color filter layer of the second substrate; 상기 제 1 기판의 비액티브 영역과 상기 제 2 기판의 차광층 사이에 형성되되, 상기 제 1 기판의 액티브 영역의 외곽을 따라 형성된 씰재;A seal member formed between the inactive region of the first substrate and the light shielding layer of the second substrate, the seal member being formed along the periphery of the active region of the first substrate; 상기 데이터 라인 및 게이트 라인의 끝단에 형성되어 정전기에 의한 단선을 방지하는 정전기 방지회로;An antistatic circuit formed at ends of the data line and the gate line to prevent disconnection by static electricity; 상기 제 1 기판의 비액티브 영역 중 상기 데이터 패드와 게이트 패드가 형성된 영역의 맞은 편 끝단에 형성되되, 상기 액티브 영역의 외곽을 따라 상기 씰재의 하부에 형성되고, 상기 씰재와 오버랩되는 영역이 오픈(open)된 접지 라인; 및The non-active region of the first substrate is formed at the opposite end of the region where the data pad and the gate pad are formed, and is formed under the seal member along the periphery of the active region, and the region overlapping the seal member is opened ( open) ground line; And 상기 접지 라인의 오픈된 부분을 포함하여 그 상부에 형성된 절연층을 포함하며,An insulating layer formed thereon, including an open portion of the ground line, 상기 씰재는 상기 접지 라인과 오버랩되는 곳에서, 상기 접지 라인의 오픈된 영역의 상부와 상기 제 2 기판의 차광층 사이에 위치하도록 형성되되, 상기 접지 라인의 오픈된 영역으로 인해서 상기 접지 라인 상부에 형성된 절연층의 면이 고르지 않아 상기 절연층과 접촉하는 면적이 증가하는 것을 특징으로 하는 액정표시장치.Where the seal member overlaps with the ground line, the seal member is formed to be positioned between the upper portion of the open area of the ground line and the light shielding layer of the second substrate, the upper portion of the ground line due to the open area of the ground line The surface of the formed insulating layer is uneven, so that the area in contact with the insulating layer increases. 제 8 항에 있어서, 상기 씰재는 광경화성인 것을 특징으로 하는 액정표시장치.The liquid crystal display device according to claim 8, wherein the seal member is photocurable. 제 8 항에 있어서, 상기 씰재는 접지 라인보다 폭이 좁은 것을 특징으로 하는 액정표시장치.The liquid crystal display device according to claim 8, wherein the seal member is narrower in width than the ground line. 삭제delete 제 8 항에 있어서, 상기 접지 라인은 씰재와 오버랩되는 영역 전체가 오픈된 것을 특징으로 하는 액정표시장치.The liquid crystal display of claim 8, wherein the entire area of the ground line overlapping the seal member is opened. 제 8 항에 있어서, 상기 접지 라인은 씰재와 오버랩되는 영역 일부가 오픈된 것을 특징으로 하는 액정표시장치.The liquid crystal display of claim 8, wherein the ground line has a portion of an area overlapping the seal member. 제 13 항에 있어서, 상기 접지 라인은 씰재와 오버랩되는 영역에 다수개의 홀이 형성됨으로써 일부가 오픈된 것을 특징으로 하는 액정표시장치.The liquid crystal display of claim 13, wherein the ground line is partially opened by forming a plurality of holes in an area overlapping the seal member.
KR1020060123345A 2006-12-06 2006-12-06 Liquide crystal display device KR101356173B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060123345A KR101356173B1 (en) 2006-12-06 2006-12-06 Liquide crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060123345A KR101356173B1 (en) 2006-12-06 2006-12-06 Liquide crystal display device

Publications (2)

Publication Number Publication Date
KR20080051742A KR20080051742A (en) 2008-06-11
KR101356173B1 true KR101356173B1 (en) 2014-02-05

Family

ID=39806689

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060123345A KR101356173B1 (en) 2006-12-06 2006-12-06 Liquide crystal display device

Country Status (1)

Country Link
KR (1) KR101356173B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102043849B1 (en) * 2013-09-26 2019-11-13 엘지디스플레이 주식회사 Liquid crystal display device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100261643B1 (en) 1996-12-19 2000-07-15 마찌다 가쯔히꼬 Lcd device and its manufacturing method
KR20020055783A (en) * 2000-12-29 2002-07-10 구본준, 론 위라하디락사 IPS mode Liquid crystal display device
KR20040049510A (en) * 2002-12-06 2004-06-12 삼성전자주식회사 Liquid crystal display and manufacturing method thereof
KR20060099099A (en) * 2005-03-10 2006-09-19 삼성전자주식회사 Display panel and method for manufacturing the display panel

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100261643B1 (en) 1996-12-19 2000-07-15 마찌다 가쯔히꼬 Lcd device and its manufacturing method
KR20020055783A (en) * 2000-12-29 2002-07-10 구본준, 론 위라하디락사 IPS mode Liquid crystal display device
KR20040049510A (en) * 2002-12-06 2004-06-12 삼성전자주식회사 Liquid crystal display and manufacturing method thereof
KR20060099099A (en) * 2005-03-10 2006-09-19 삼성전자주식회사 Display panel and method for manufacturing the display panel

Also Published As

Publication number Publication date
KR20080051742A (en) 2008-06-11

Similar Documents

Publication Publication Date Title
JP5408642B2 (en) Display device
KR100943729B1 (en) Liquid Crystal Display Device and Method for Fabricating the same
KR101266801B1 (en) Array substrate of gate in panel type liquid crystal display device
JP2007183632A (en) Display panel and method of manufacturing the same
KR20120014507A (en) Liquid crystal display device
JP2008107488A (en) Display device and its manufacturing method
WO2011145258A1 (en) Display device and manufacturing method for same
JPH09222612A (en) Liquid crystal display device
KR100692908B1 (en) Liquid crystal display apparatus
US20120147309A1 (en) Liquid crystal display device
KR101356173B1 (en) Liquide crystal display device
JP2004310112A (en) Liquid crystal display panel
JP2002311439A (en) Liquid crystal display and its manufacture
US20100171919A1 (en) Liquid crystal display
JP2011221315A (en) Liquid crystal display device
JPH10268310A (en) Liquid crystal display device and its manufacture
KR20040011671A (en) Liquid Crystal Display Device
JP4926564B2 (en) Display device
KR20010048352A (en) method for fabricating large scale liquid crystal display device
JP2007010706A (en) Liquid crystal device and method for manufacturing the same
KR20090053606A (en) Method of fabricating liquid crystal display device
KR20100052624A (en) Method for manufacturing liquid crystal panel and liquid crystal panel thereof
KR100847809B1 (en) Method For Fabricating Liquid Crystal Display Device
JP4686172B2 (en) Liquid crystal display device and manufacturing method thereof
KR101096715B1 (en) Liquid Crystal Display Device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191212

Year of fee payment: 7