KR101353837B1 - Bonding method between metal substrate and semiconductor substrate and semiconductor device manufactured by the method - Google Patents

Bonding method between metal substrate and semiconductor substrate and semiconductor device manufactured by the method Download PDF

Info

Publication number
KR101353837B1
KR101353837B1 KR1020110123467A KR20110123467A KR101353837B1 KR 101353837 B1 KR101353837 B1 KR 101353837B1 KR 1020110123467 A KR1020110123467 A KR 1020110123467A KR 20110123467 A KR20110123467 A KR 20110123467A KR 101353837 B1 KR101353837 B1 KR 101353837B1
Authority
KR
South Korea
Prior art keywords
metal substrate
semiconductor substrate
layer
bonding layer
substrate
Prior art date
Application number
KR1020110123467A
Other languages
Korean (ko)
Other versions
KR20130057630A (en
Inventor
이종람
송양희
김기수
Original Assignee
주식회사 포스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 포스코 filed Critical 주식회사 포스코
Priority to KR1020110123467A priority Critical patent/KR101353837B1/en
Publication of KR20130057630A publication Critical patent/KR20130057630A/en
Application granted granted Critical
Publication of KR101353837B1 publication Critical patent/KR101353837B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition

Abstract

본 발명은 금속기판과 반도체기판의 접합방법 및 이를 이용해 제조된 반도체 소자에 관한 것이다.
본 발명에 따른 금속기판과 반도체기판의 접합방법은 평탄 몰드에 상기 금속기판을 형성하는 금속기판 형성단계, 상기 평탄 몰드로부터 상기 금속기판을 분리하는 금속기판 분리단계, 상기 평탄 몰드와 접촉되어 있던 상기 금속기판의 분리면에 제1 금속기판 결합층과 금속기판 접합층을 형성하는 금속기판 접합구조물 형성단계, 상기 반도체기판에 제1 반도체기판 결합층과 반도체기판 접합층을 형성하는 반도체기판 접합구조물 형성단계 및 상기 금속기판 접합층과 상기 반도체기판 접합층이 서로 대향하도록 상기 금속기판과 상기 반도체기판을 배치한 후, 상기 금속기판 접합층과 상기 반도체기판 접합층의 융점보다 높은 접합 온도 하에서 가압하여 상기 금속기판 접합층과 상기 반도체기판 접합층을 공융시켜 접합하는 공융 접합단계를 포함하여 구성된다.
본 발명에 따르면, 금속기판과 반도체기판 사이의 결합력을 강화할 수 있고, 금속기판의 표면거칠기를 상쇄하기 위한 추가적인 평탄화 공정을 생략할 수 있기 때문에, 금속기판에 전자소자를 형성하기 위한 제조비용이 저감되고 제조시간이 단축되는 효과가 있다.The present invention relates to a method for bonding a metal substrate and a semiconductor substrate and a semiconductor device manufactured using the same.
In the method of bonding a metal substrate to a semiconductor substrate according to the present invention, a metal substrate forming step of forming the metal substrate on a flat mold, a metal substrate separation step of separating the metal substrate from the flat mold, and the contact with the flat mold Forming a metal substrate bonding structure to form a first metal substrate bonding layer and a metal substrate bonding layer on the separation surface of the metal substrate, forming a semiconductor substrate bonding structure to form a first semiconductor substrate bonding layer and a semiconductor substrate bonding layer on the semiconductor substrate. And disposing the metal substrate and the semiconductor substrate such that the metal substrate bonding layer and the semiconductor substrate bonding layer face each other, and pressurizes the substrate under a bonding temperature higher than the melting point of the metal substrate bonding layer and the semiconductor substrate bonding layer. And a eutectic bonding step of eutecting a metal substrate bonding layer and the semiconductor substrate bonding layer by eutecting. It is configured.
According to the present invention, since the bonding force between the metal substrate and the semiconductor substrate can be strengthened, and an additional planarization process for canceling the surface roughness of the metal substrate can be omitted, the manufacturing cost for forming an electronic device on the metal substrate is reduced. And the manufacturing time is shortened.

Description

금속기판과 반도체기판의 접합방법 및 이를 이용해 제조된 반도체 소자{BONDING METHOD BETWEEN METAL SUBSTRATE AND SEMICONDUCTOR SUBSTRATE AND SEMICONDUCTOR DEVICE MANUFACTURED BY THE METHOD}Bonding Method of Metal Substrate and Semiconductor Substrate and Semiconductor Device Fabricated Using the Substrate {BONDING METHOD BETWEEN METAL SUBSTRATE AND SEMICONDUCTOR SUBSTRATE AND SEMICONDUCTOR DEVICE MANUFACTURED BY THE METHOD}

본 발명은 금속기판과 반도체기판의 접합방법 및 이를 이용해 제조된 반도체 소자에 관한 것이다. 보다 구체적으로, 본 발명은 금속기판과 반도체기판 사이의 결합력을 강화할 수 있고, 금속기판의 표면거칠기를 상쇄하기 위한 추가적인 평탄화 공정을 생략함으로써, 금속기판에 전자소자를 형성하기 위한 제조비용을 저감하고 제조시간을 단축시킬 수 있는 금속기판과 반도체기판의 접합방법 및 이를 이용해 제조된 반도체 소자에 관한 것이다.The present invention relates to a method for bonding a metal substrate and a semiconductor substrate and a semiconductor device manufactured using the same. More specifically, the present invention can enhance the bonding force between the metal substrate and the semiconductor substrate, and by eliminating the additional planarization process to offset the surface roughness of the metal substrate, thereby reducing the manufacturing cost for forming an electronic device on the metal substrate The present invention relates to a method for bonding a metal substrate and a semiconductor substrate to shorten the manufacturing time, and a semiconductor device manufactured using the same.

질화갈륨계 반도체는 넓은 영역의 밴드갭을 갖는 반도체이기 때문에 고출력, 고주기 소자로서 많이 사용되고 있다. 이처럼 고출력, 고주기 소자로서 많이 사용하기 때문에 소자 자체에서 발생하게 되는 열을 외부로 제거해 주어 소자의 수명을 연장시켜야 하며, 낮은 소비전력으로 소자를 구동시켜야 한다. 그러므로, 열 전도도와 전기 전도도가 높은 강철기판을 사용할 필요성이 있다. 일반적으로 강철기판은 금속을 기반으로 하기 때문에 열전도도와 전기전도도가 크고, 대량생산으로 제공되기 때문에 단가가 낮은 장점을 가지고 있다. 하지만 압연공정을 통해 생산되는 1mm 이하의 두께를 갖는 강철기판은 평균 3.41㎛의 최고 단차를 가지게 되어 그 표면이 매우 거칠다.Since gallium nitride-based semiconductors are semiconductors having a wide band gap, they are widely used as high output and high cycle devices. Since it is widely used as a high output and high cycle device, it is necessary to extend the life of the device by removing heat generated from the device itself and to drive the device with low power consumption. Therefore, there is a need to use a steel substrate having high thermal conductivity and electrical conductivity. In general, steel substrates have a high thermal and electrical conductivity because they are based on metal, and have a low cost because they are provided in mass production. However, the steel substrate produced by the rolling process having a thickness of less than 1mm has the highest step of 3.41㎛ on average, the surface is very rough.

이러한 강철기판을 이용하여 기판 접합을 진행하게 될 경우에는 질화갈륨계 반도체와 마주치는 면의 넓이가 줄어들게 되고, 결국 두 기판이 붙지 않게 되는 문제점이 있다.When the substrate is bonded by using the steel substrate, the area of the surface facing the gallium nitride-based semiconductor is reduced, and thus there is a problem in that the two substrates do not stick together.

이러한 문제점을 도 1과 도 2를 참조하여 구체적으로 설명한다.This problem will be described in detail with reference to FIGS. 1 and 2.

도 1은 종래의 강철기판과 질화갈륨계 반도체기판의 접합방식을 설명하기 위한 도면이고, 도 2는 종래의 방식에 따른 접합과정에서 강철기판과 반도체기판이 접합이 되지 않고, 떨어져 서로 분리된 두 기판의 접합층 표면을 광학현미경으로 관찰한 사진이다.1 is a view for explaining a bonding method of a conventional steel substrate and a gallium nitride-based semiconductor substrate, Figure 2 is a steel substrate and a semiconductor substrate is not bonded, two separated from each other in the bonding process according to the conventional method It is the photograph which observed the surface of the bonding layer of a board | substrate with an optical microscope.

도 1과 도 2를 참조하면, 표면거칠기가 높은 강철기판에 금속재질의 접합층을 형성하면, 강철기판이 갖는 표면거칠기가 이 접합층에 거의 그대로 전사되기 때문에, 반도체기판과의 접촉면이 크게 줄어들게 되어 강철기판과 반도체기판 사이의 결합력이 약해지게 되어, 두 기판이 쉽게 분리되는 현상이 발생한다. 도 2의 좌측 사진은 반도체기판의 분리면을 나타내고, 우측 사진은 강철기판의 분리면을 나타낸다.Referring to FIGS. 1 and 2, when a metal bonding layer is formed on a steel substrate having a high surface roughness, the surface roughness of the steel substrate is transferred almost directly to the bonding layer, thereby greatly reducing the contact surface with the semiconductor substrate. As a result, the bonding force between the steel substrate and the semiconductor substrate is weakened, so that the two substrates are easily separated. 2 shows the separation surface of the semiconductor substrate, and the right photograph shows the separation surface of the steel substrate.

이러한 문제점으로 인하여 표면의 거칠기가 큰 강철기판을 이용하여 평탄도가 높은 반도체기판과 접합하기 위해서는 접합층을 강철기판의 최고 단차 높이 이상의 두께로 증착을 하거나, 강철기판의 표면 거칠기를 강제적으로 낮춰줘야 한다. 하지만 강철기판의 최고 단차 높이 이상의 두께로 접합층을 증착하게 될 경우에는 필요로 하는 재료의 양이 많아질 뿐만 아니라 많은 시간을 필요로 한다는 문제점이 있다.Due to this problem, in order to bond with a semiconductor substrate having a high level of flatness using a steel substrate having a large surface roughness, the bonding layer must be deposited to a thickness higher than the maximum step height of the steel substrate, or the surface roughness of the steel substrate is forcibly reduced. do. However, when the bonding layer is deposited to a thickness of more than the highest step height of the steel substrate, there is a problem that not only increases the amount of material required but also requires a lot of time.

또한 강철기판의 표면 거칠기를 강제적으로 낮춰주기 위하여 물리적인 평탄화 과정은 전체 공정상에서 상당한 시간을 추가적으로 필요로 하기 때문에 제조시간이 지나치게 길어진다는 문제점이 있다.In addition, the physical planarization process forcibly lowering the surface roughness of the steel substrate requires a considerable time in the overall process, there is a problem that the manufacturing time is too long.

본 발명은 금속기판과 반도체기판을 안정적이고 효율적으로 접합할 수 있는 금속기판과 반도체기판의 접합방법을 제공하는 것을 기술적 과제로 한다.The present invention provides a method for joining a metal substrate and a semiconductor substrate that can stably and efficiently bond the metal substrate and the semiconductor substrate.

또한, 본 발명은 금속기판과 반도체기판 사이의 결합력을 강화할 수 있는 금속기판과 반도체기판의 접합방법을 제공하는 것을 기술적 과제로 한다.Another object of the present invention is to provide a method of joining a metal substrate and a semiconductor substrate, which can strengthen the bonding force between the metal substrate and the semiconductor substrate.

또한, 본 발명은 금속기판의 표면거칠기를 상쇄하기 위한 추가적인 평탄화 공정을 생략함으로써, 금속기판에 전자소자를 형성하기 위한 제조비용을 저감하고 제조시간을 단축시킬 수 있는 금속기판과 반도체기판의 접합방법을 제공하는 것을 기술적 과제로 한다.In addition, the present invention eliminates the additional planarization process for offsetting the surface roughness of the metal substrate, thereby reducing the manufacturing cost for forming the electronic device on the metal substrate and shorten the manufacturing time, the bonding method of the metal substrate and the semiconductor substrate To provide a technical problem.

이러한 과제를 해결하기 위한 본 발명에 따른 금속기판과 반도체기판의 접합방법은 평탄 몰드에 상기 금속기판을 형성하는 금속기판 형성단계, 상기 평탄 몰드로부터 상기 금속기판을 분리하는 금속기판 분리단계, 상기 평탄 몰드와 접촉되어 있던 상기 금속기판의 분리면에 제1 금속기판 결합층과 금속기판 접합층을 형성하는 금속기판 접합구조물 형성단계, 상기 반도체기판에 제1 반도체기판 결합층과 반도체기판 접합층을 형성하는 반도체기판 접합구조물 형성단계 및 상기 금속기판 접합층과 상기 반도체기판 접합층이 서로 대향하도록 상기 금속기판과 상기 반도체기판을 배치한 후, 상기 금속기판 접합층과 상기 반도체기판 접합층의 융점보다 높은 접합 온도 하에서 가압하여 상기 금속기판 접합층과 상기 반도체기판 접합층을 공융시켜 접합하는 공융 접합단계를 포함하여 구성된다.According to an aspect of the present invention, there is provided a method of joining a metal substrate to a semiconductor substrate, the metal substrate forming step of forming the metal substrate on a flat mold, a metal substrate separation step of separating the metal substrate from the flat mold, and the flat surface. Forming a metal substrate bonding structure for forming a first metal substrate bonding layer and a metal substrate bonding layer on the separation surface of the metal substrate that was in contact with the mold, forming a first semiconductor substrate bonding layer and a semiconductor substrate bonding layer on the semiconductor substrate Forming the semiconductor substrate bonding structure and arranging the metal substrate and the semiconductor substrate so that the metal substrate bonding layer and the semiconductor substrate bonding layer face each other, and then the melting point of the metal substrate bonding layer and the semiconductor substrate bonding layer Pressing at a junction temperature to fuse the metal substrate bonding layer and the semiconductor substrate bonding layer It is configured to include the eutectic bonding step.

상기 반도체기판은 질화갈륨계 반도체 계열의 발광 구조체를 포함하는 것을 특징으로 한다.The semiconductor substrate may include a gallium nitride based semiconductor light emitting structure.

상기 금속기판 접합구조물 형성단계에서, 상기 제1 금속기판 결합층과 상기 금속기판 접합층 사이에 금속기판 확산방지층을 추가적으로 형성하고, 상기 반도체기판 접합구조물 형성단계에서, 상기 제1 반도체기판 결합층과 상기 반도체기판 접합층 사이에 반도체기판 확산방지층을 추가적으로 형성하는 것을 특징으로 한다.In the forming of the metal substrate bonding structure, the metal substrate diffusion barrier layer is further formed between the first metal substrate bonding layer and the metal substrate bonding layer, and in the forming of the semiconductor substrate bonding structure, the first semiconductor substrate bonding layer and A semiconductor substrate diffusion preventing layer is additionally formed between the semiconductor substrate bonding layers.

상기 금속기판 접합구조물 형성단계에서, 상기 금속기판 확산방지층과 상기 금속기판 접합층 사이에 제2 금속기판 결합층을 추가적으로 형성하고, 상기 반도체기판 접합구조물 형성단계에서, 상기 반도체기판 확산방지층과 상기 반도체기판 접합층 사이에 제2 반도체기판 결합층을 추가적으로 형성하는 것을 특징으로 한다.In the forming of the metal substrate junction structure, a second metal substrate bonding layer is further formed between the metal substrate diffusion barrier layer and the metal substrate bonding layer, and in the forming of the semiconductor substrate junction structure, the semiconductor substrate diffusion barrier layer and the semiconductor A second semiconductor substrate bonding layer is additionally formed between the substrate bonding layers.

상기 평탄 몰드의 표면의 수직방향 최고단차(Rt1)는 0.17㎛ 이하인 것을 특징으로 한다.The vertical maximum step Rt1 of the surface of the flat mold is 0.17 μm or less.

상기 평탄 몰드는 실리콘(Si) 기판, 사파이어(Al2O3) 기판, 석영(quartz) 기판 및 유리 기판 중 하나인 것을 특징으로 한다.The flat mold may be one of a silicon (Si) substrate, a sapphire (Al 2 O 3 ) substrate, a quartz substrate, and a glass substrate.

상기 금속기판 형성단계에서, 상기 금속기판을 상기 평탄 몰드의 표면에 전해도금 방식을 통해 형성하는 것을 특징으로 한다.In the forming of the metal substrate, the metal substrate is formed on the surface of the flat mold by electroplating.

상기 금속기판은 구리, 니켈, 인바(Invar) 합금 및 스테인리스 강으로 이루어진 군에서 선택된 하나 이상을 포함하는 것을 특징으로 한다.The metal substrate is characterized in that it comprises at least one selected from the group consisting of copper, nickel, Invar alloy and stainless steel.

상기 금속기판의 표면의 수직방향 최고단차(Rt2)는 0.17㎛ 이하인 것을 특징으로 한다.The vertical maximum step Rt2 of the surface of the metal substrate is 0.17 μm or less.

상기 제1 금속기판 결합층과 상기 제1 반도체기판 결합층은 Ti, Cr, Ni, TiOx, CrOx 및 NiOx로 이루어진 군에서 선택된 하나 이상을 포함하는 것을 특징으로 한다.The first metal substrate bonding layer and the first semiconductor substrate bonding layer may include at least one selected from the group consisting of Ti, Cr, Ni, TiO x , CrO x, and NiO x .

상기 제1 금속기판 결합층과 상기 제1 반도체기판 결합층의 두께는 1nm 이상인 것을 특징으로 한다.The first metal substrate bonding layer and the first semiconductor substrate bonding layer have a thickness of 1 nm or more.

상기 제1 금속기판 결합층과 상기 제1 반도체기판 결합층을 전자빔 증착방법을 이용하여 형성하는 것을 특징으로 한다.The first metal substrate bonding layer and the first semiconductor substrate bonding layer are formed using an electron beam deposition method.

상기 금속기판 확산방지층과 상기 반도체기판 확산방지층은 Ru, Pt, Pd, Ir, Rh, Nb, W, Ta, RuOx, IrOx, RhOx, NbOx 및 TaOx로 이루어진 군에서 선택된 하나 이상을 포함하는 것을 특징으로 한다.The metal substrate diffusion barrier layer and the semiconductor substrate diffusion barrier layer include at least one selected from the group consisting of Ru, Pt, Pd, Ir, Rh, Nb, W, Ta, RuO x , IrO x , RhO x , NbO x and TaO x . It is characterized by including.

상기 금속기판 확산방지층과 상기 반도체기판 확산방지층은 Ru, Pt, Pd, Ir, Rh, Nb, W 및 Ta로 이루어진 금속군중에서 두 개 이상의 금속을 포함하는 합금층으로 구성되거나, 상기 금속군중에서 선택된 하나의 금속과 RuOx, IrOx, RhOx, NbOx 및 TaOx로 이루어진 산화물군중에서 선택된 하나의 산화물이 교대로 적층되어 구성되는 것을 특징으로 한다.The metal substrate diffusion barrier layer and the semiconductor substrate diffusion barrier layer is composed of an alloy layer including two or more metals from a metal group consisting of Ru, Pt, Pd, Ir, Rh, Nb, W, and Ta, or selected from the metal group. One metal and one oxide selected from an oxide group consisting of RuO x , IrO x , RhO x , NbO x and TaO x are alternately stacked.

상기 금속기판 접합층과 상기 반도체기판 접합층은 Ag-In 합금, Ag-Sn 합금, Ag-Ti 합금, Al-Sn 합금, As-Ti 합금, Au-Bi 합금, Au-Li 합금, Au-Pb 합금, Au-Ti 합금, Bi-Sn 합금, Ag/In 각층, Ag/Sn 각층, Ag/Ti 각층, Al/Sn 각층, As/Ti 각층, Au/Bi 각층, Au/Li 각층, Au/Pb 각층, Au/Ti 각층 및 Bi/Sn 각층 중에서 하나인 것을 특징으로 한다.The metal substrate bonding layer and the semiconductor substrate bonding layer are formed of an Ag-In alloy, an Ag-Sn alloy, an Ag-Ti alloy, an Al-Sn alloy, an As-Ti alloy, an Au-Bi alloy, an Au-Li alloy, or an Au-Pb. Alloy, Au-Ti alloy, Bi-Sn alloy, Ag / In layer, Ag / Sn layer, Ag / Ti layer, Al / Sn layer, As / Ti layer, Au / Bi layer, Au / Li layer, Au / Pb Each layer, each Au / Ti layer and Bi / Sn is characterized in that one of the layers.

상기 제2 금속기판 결합층과 상기 제2 반도체기판 결합층은 Ti, Cr, Ni, TiOx, CrOx 및 NiOx로 이루어진 군에서 선택된 하나 이상을 포함하는 것을 특징으로 한다.The second metal substrate bonding layer and the second semiconductor substrate bonding layer may include one or more selected from the group consisting of Ti, Cr, Ni, TiO x , CrO x, and NiO x .

상기 제2 금속기판 결합층과 상기 제2 반도체기판 결합층의 두께는 1nm 이상인 것을 특징으로 한다.The thickness of the second metal substrate bonding layer and the second semiconductor substrate bonding layer is 1 nm or more.

상기 제2 금속기판 결합층과 상기 제2 반도체기판 결합층을 전자빔 증착방법을 이용하여 형성하는 것을 특징으로 한다.The second metal substrate bonding layer and the second semiconductor substrate bonding layer are formed using an electron beam deposition method.

본 발명에 따른 반도체 소자는 본 발명에 따른 금속기판과 반도체기판의 접합방법에 의해 제조된 것을 특징으로 한다.The semiconductor device according to the present invention is characterized in that it is manufactured by the bonding method of the metal substrate and the semiconductor substrate according to the present invention.

본 발명에 따르면, 금속기판과 반도체기판을 안정적이고 효율적으로 접합할 수 있는 효과가 있다.According to the present invention, it is possible to stably and efficiently join a metal substrate and a semiconductor substrate.

또한, 금속기판과 반도체기판 사이의 결합력을 강화할 수 있는 효과가 있다.In addition, there is an effect that can strengthen the bonding force between the metal substrate and the semiconductor substrate.

또한, 금속기판의 표면거칠기를 상쇄하기 위한 추가적인 평탄화 공정을 생략할 수 있기 때문에, 금속기판에 전자소자를 형성하기 위한 제조비용이 저감되고 제조시간이 단축되는 효과가 있다.In addition, since the additional planarization process for canceling the surface roughness of the metal substrate can be omitted, the manufacturing cost for forming the electronic device on the metal substrate is reduced and the manufacturing time is shortened.

도 1은 종래의 강철기판과 반도체기판의 접합방식을 설명하기 위한 도면이다.
도 2는 종래의 방식에 따른 접합과정에서 강철기판과 반도체기판이 접합이 되지 않고, 떨어져 서로 분리된 두 기판의 접합층 표면을 광학현미경으로 관찰한 사진이다.
도 3은 본 발명의 일 실시 예에 따른 금속기판과 반도체기판의 접합방법을 나타낸 공정 순서도이다.
도 4 내지 도 9는 본 발명의 일 실시 예에 따른 금속기판과 반도체기판의 접합방법을 나타낸 공정 단면도들이다.
도 10은 본 발명의 일 실시 예에 있어서, 제1 금속기판 결합층을 사용하지 않고 금속기판과 반도체기판을 접합시켰을 때, 금속기판 확산방지층과 금속기판 사이의 약한 결합력으로 인해 금속기판 확산방지층이 부분적으로 분리되어 떨어져 나가는 현상을 설명하기 위한 도면이다.
도 11은 도 10의 금속기판 확산방지층이 부분적으로 분리되어 떨어져 나간 표면을 광학 현미경으로 관찰한 사진이다.1 is a view for explaining a bonding method of a conventional steel substrate and a semiconductor substrate.
FIG. 2 is a photograph of a bonding layer surface of two substrates separated from each other by a steel substrate and a semiconductor substrate not bonded to each other in a bonding process according to a conventional method, using an optical microscope.
3 is a process flowchart showing a bonding method of a metal substrate and a semiconductor substrate according to an embodiment of the present invention.
4 to 9 are cross-sectional views illustrating a method of bonding a metal substrate and a semiconductor substrate according to an embodiment of the present invention.
FIG. 10 is a cross-sectional view of a metal substrate diffusion barrier layer due to a weak bonding force between the metal substrate diffusion barrier layer and the metal substrate when the metal substrate and the semiconductor substrate are bonded together without using the first metal substrate bond layer. It is a figure for demonstrating the phenomenon which falls apart partially.
FIG. 11 is a photograph of the surface of the metal substrate diffusion barrier layer of FIG. 10 partially separated and observing with an optical microscope.

이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명의 일 실시 예에 따른 금속기판과 반도체기판의 접합방법을 나타낸 공정 순서도이고, 도 4 내지 도 9는 그 공정 단면도들이다.3 is a process flowchart illustrating a method of bonding a metal substrate and a semiconductor substrate according to an embodiment of the present invention, and FIGS. 4 to 9 are process cross-sectional views thereof.

도 3 내지 도 9를 참조하면, 본 발명의 일 실시 예에 따른 금속기판과 반도체기판의 접합방법은 금속기판 형성단계(S10), 금속기판 분리단계(S20), 금속기판 접합구조물 형성단계(S30), 반도체기판 접합구조물 형성단계(S40) 및 공융 접합단계(S50)를 포함하여 구성된다.3 to 9, the metal substrate and the semiconductor substrate bonding method according to an embodiment of the present invention is a metal substrate forming step (S10), a metal substrate separation step (S20), a metal substrate bonding structure forming step (S30). ), The semiconductor substrate junction structure forming step (S40) and eutectic bonding step (S50).

<금속기판 형성단계(S10)><Metal substrate formation step (S10)>

도 3과 도 4를 참조하면, 금속기판 형성단계(S10)에서는, 평탄 몰드(10)에 금속기판(20)을 형성하는 과정이 수행된다.3 and 4, in the metal substrate forming step S10, a process of forming the metal substrate 20 on the flat mold 10 is performed.

일반적으로 표면의 거칠기가 큰 강철기판 등의 금속기판(20)을 이용하여 평탄도가 높은 반도체기판(30)과 접합하기 위해서는 금속접합층을 강철기판의 최고 단차 높이 이상의 두께로 증착을 하거나, 강철기판의 표면 거칠기를 강제적으로 낮춰줘야 한다. 하지만 강철기판의 최고 단차 높이 이상의 두께로 금속접합층을 증착하게 될 경우에는 필요로 하는 재료의 양이 많아질 뿐만 아니라 많은 시간을 필요로 한다. 또한 강철기판의 표면 거칠기를 낮춰주기 위하여 물리적인 방법을 이용하게 될 경우에는 이 역시 많은 시간을 필요로 하기 때문에 산업체에서 사용하기에 부적합하다는 문제점이 있다.In general, in order to bond with the semiconductor substrate 30 having a high flatness using a metal substrate 20 such as a steel substrate having a large surface roughness, a metal bonding layer is deposited to a thickness higher than the highest step height of the steel substrate or steel. It is necessary to forcibly lower the surface roughness of the substrate. However, when the metal bonding layer is deposited to a thickness higher than the highest step height of the steel substrate, the amount of material required is not only increased but also requires a lot of time. In addition, when using a physical method to lower the surface roughness of the steel substrate also requires a lot of time, there is a problem that is not suitable for use in industry.

본 실시예는 이러한 문제점을 해소하기 위해, 1차적으로 금속기판(20)을 평탄도가 높은 평탄 몰드(10)에 형성한 후, 금속기판(20)을 평탄 몰드(10)로부터 분리하고, 평탄 몰드(10)와 접촉되어 있던 금속기판(20)의 분리면을 반도체기판(30)과의 접합면으로 이용한다. 이때, 평탄 몰드(10)의 표면에 형성한 금속기판(20)의 접촉면은 평탄 몰드(10)의 표면거칠기가 거의 그대로 전사된 형태를 갖는다.In order to solve this problem, the present embodiment primarily forms the metal substrate 20 in the flat mold 10 having a high flatness, and then separates the metal substrate 20 from the flat mold 10 and flattens the flat substrate 10. The separating surface of the metal substrate 20 that has been in contact with the mold 10 is used as the bonding surface with the semiconductor substrate 30. At this time, the contact surface of the metal substrate 20 formed on the surface of the flat mold 10 has a form in which the surface roughness of the flat mold 10 is almost transferred as it is.

예를 들어, 금속기판(20)에 낮은 표면거치기를 전사하기 위해, 평탄 몰드(10)의 표면의 수직방향 최고단차(Rt1)는 0.17㎛ 이하를 갖도록 하는 것이 바람직하며, 이러한 평탄 몰드(10)는 표면 평탄도가 높은 실리콘(Si) 기판, 사파이어(Al2O3) 기판, 석영(quartz) 기판 및 유리 기판 중 하나로 구성될 수 있다.For example, in order to transfer a low surface roughness to the metal substrate 20, it is preferable that the vertical highest step Rt1 of the surface of the flat mold 10 has a thickness of 0.17 μm or less, and the flat mold 10 May be one of a silicon (Si) substrate, a sapphire (Al 2 O 3 ) substrate, a quartz substrate, and a glass substrate having high surface flatness.

또한, 금속기판 형성단계(S10)에서, 금속기판(20)을 평탄 몰드(10)의 표면에 전해도금 방식을 통해 형성할 수 있으며, 금속기판(20)은 구리, 니켈, 인바(Invar) 합금 및 스테인리스 강으로 이루어진 군에서 선택된 하나 이상을 포함하는 물질로 구성될 수 있다.In addition, in the metal substrate forming step (S10), the metal substrate 20 can be formed on the surface of the flat mold 10 by electroplating, the metal substrate 20 is copper, nickel, Invar alloy And one or more selected from the group consisting of stainless steel.

<금속기판 분리단계(S20)><Metal substrate separation step (S20)>

도 3과 도 5를 참조하면, 금속기판 분리단계(S20)에서는, 평탄 몰드(10)로부터 금속기판(20)을 물리적으로 분리하는 과정이 수행된다.3 and 5, in the metal substrate separation step S20, a process of physically separating the metal substrate 20 from the flat mold 10 is performed.

분리 이후 평탄 몰드(10)의 표면에 접촉되어 있던 금속기판(20)의 접촉면은 평탄 몰드(10)의 표면거칠기가 거의 그대로 전사된 형태를 갖게 되며, 금속기판(20)의 표면의 수직방향 최고단차(Rt2)도 역시 0.17㎛ 이하가 된다.The contact surface of the metal substrate 20 which has been in contact with the surface of the flat mold 10 after separation has a form in which the surface roughness of the flat mold 10 is almost transferred as it is, and the highest vertical direction of the surface of the metal substrate 20 is obtained. The step Rt2 is also 0.17 mu m or less.

<금속기판 접합구조물 형성단계(S30)><Step of forming a metal substrate bonded structure (S30)>

도 3과 도 6을 참조하면, 금속기판 접합구조물 형성단계(S30)에서는, 평탄 몰드(10)와 접촉되어 있던 금속기판(20)의 분리면에 제1 금속기판 결합층(21), 금속기판 확산방지층(22), 제2 금속기판 결합층(23) 및 금속기판 접합층(24)을 순차적으로 형성하는 과정이 수행된다.3 and 6, in the step of forming the metal substrate bonding structure (S30), the first metal substrate bonding layer 21 and the metal substrate are separated on the separation surface of the metal substrate 20 that is in contact with the flat mold 10. A process of sequentially forming the diffusion barrier layer 22, the second metal substrate bonding layer 23, and the metal substrate bonding layer 24 is performed.

제1 금속기판 결합층(21)은 금속기판(20)과 금속기판 확산방지층(22) 사이의 결합력을 높이는 기능을 수행한다.The first metal substrate bonding layer 21 serves to increase the bonding force between the metal substrate 20 and the metal substrate diffusion barrier layer 22.

이러한 제1 금속기판 결합층(21)은 Ti, Cr, Ni, TiOx, CrOx 및 NiOx로 이루어진 군에서 선택된 하나 이상을 포함하는 물질로 구성될 수 있으며, 전자빔 증착방법을 이용하여 결합층으로서의 기능을 수행하기 위한 최소 두께인 1nm 이상으로 형성될 수 있다.The first metal substrate bonding layer 21 may be made of a material including at least one selected from the group consisting of Ti, Cr, Ni, TiO x , CrO x and NiO x , and the bonding layer using an electron beam deposition method. It can be formed with a minimum thickness of 1nm or more to perform the function as.

금속기판 확산방지층(22)은 후술하는 고온의 공융 접합과정에서 금속기판(20)으로부터 반도체기판(30)으로의 불순물의 확산을 방지하는 기능을 수행한다.The metal substrate diffusion barrier layer 22 functions to prevent diffusion of impurities from the metal substrate 20 to the semiconductor substrate 30 in the process of high temperature eutectic bonding described below.

하나의 예로, 금속기판 확산방지층(22)은 Ru, Pt, Pd, Ir, Rh, Nb, W, Ta, RuOx, IrOx, RhOx, NbOx 및 TaOx로 이루어진 군에서 선택된 하나 이상을 포함하는 물질로 구성될 수 있다.For example, the metal substrate diffusion barrier layer 22 may include at least one selected from the group consisting of Ru, Pt, Pd, Ir, Rh, Nb, W, Ta, RuO x , IrO x , RhO x , NbO x, and TaO x . It may be composed of a material containing.

다른 예로, 금속기판 확산방지층(22)은 Ru, Pt, Pd, Ir, Rh, Nb, W 및 Ta로 이루어진 금속군중에서 두 개 이상의 금속을 포함하는 합금층으로 구성되거나, 상기 금속군중에서 선택된 하나의 금속과 RuOx, IrOx, RhOx, NbOx 및 TaOx로 이루어진 산화물군중에서 선택된 하나의 산화물이 교대로 적층되어 구성될 수 있다.As another example, the metal substrate diffusion barrier layer 22 may be formed of an alloy layer including two or more metals from a metal group consisting of Ru, Pt, Pd, Ir, Rh, Nb, W, and Ta, or one selected from the metal groups. The metal of and one oxide selected from the group consisting of RuO x , IrO x , RhO x , NbO x and TaO x may be alternately stacked.

제2 금속기판 결합층(23)은 금속기판 확산방지층(22)과 금속기판 접합층(24) 사이의 결합력을 높이는 기능을 수행한다.The second metal substrate bonding layer 23 serves to increase the bonding force between the metal substrate diffusion barrier layer 22 and the metal substrate bonding layer 24.

이러한 제2 금속기판 결합층(23)도 Ti, Cr, Ni, TiOx, CrOx 및 NiOx로 이루어진 군에서 선택된 하나 이상을 포함하는 물질로 구성될 수 있으며, 전자빔 증착방법을 이용하여 결합층으로서의 기능을 수행하기 위한 최소 두께인 1nm 이상으로 형성될 수 있다.The second metal substrate bonding layer 23 may also be made of a material including at least one selected from the group consisting of Ti, Cr, Ni, TiO x , CrO x, and NiO x , and the bonding layer using an electron beam deposition method. It can be formed with a minimum thickness of 1nm or more to perform the function as.

금속기판 접합층(24)은 후술하는 반도체기판 접합층(34)과의 공융 접합을 통해 금속기판(20)과 반도체기판(30)을 접합하는 기능을 수행한다.The metal substrate bonding layer 24 serves to bond the metal substrate 20 and the semiconductor substrate 30 through eutectic bonding with the semiconductor substrate bonding layer 34 described later.

예를 들어, 이러한 금속기판 접합층(24)은 Ag-In 합금, Ag-Sn 합금, Ag-Ti 합금, Al-Sn 합금, As-Ti 합금, Au-Bi 합금, Au-Li 합금, Au-Pb 합금, Au-Ti 합금, Bi-Sn 합금, Ag/In 각층, Ag/Sn 각층, Ag/Ti 각층, Al/Sn 각층, As/Ti 각층, Au/Bi 각층, Au/Li 각층, Au/Pb 각층, Au/Ti 각층 및 Bi/Sn 각층 중에서 하나일 수 있다.For example, the metal substrate bonding layer 24 may include Ag-In alloy, Ag-Sn alloy, Ag-Ti alloy, Al-Sn alloy, As-Ti alloy, Au-Bi alloy, Au-Li alloy, Au- Pb alloy, Au-Ti alloy, Bi-Sn alloy, Ag / In layer, Ag / Sn layer, Ag / Ti layer, Al / Sn layer, As / Ti layer, Au / Bi layer, Au / Li layer, Au / It may be one of Pb each layer, Au / Ti each layer and Bi / Sn each layer.

<반도체기판 접합구조물 형성단계(S40)><Semiconductor substrate junction structure forming step (S40)>

도 3과 도 7을 참조하면, 반도체기판 접합구조물 형성단계(S40)에서는, 반도체기판(30)에 제1 반도체기판 결합층(31), 반도체기판 확산방지층(32), 제2 반도체기판 결합층(33) 및 반도체기판 접합층(34)을 순차적으로 형성하는 과정이 수행된다.3 and 7, in the forming of the semiconductor substrate junction structure (S40), the first semiconductor substrate bonding layer 31, the semiconductor substrate diffusion barrier layer 32, and the second semiconductor substrate bonding layer are formed on the semiconductor substrate 30. (33) and the semiconductor substrate bonding layer 34 are sequentially formed.

반도체기판(30)은 질화갈륨계 반도체 계열의 발광 구조체를 포함할 수 있으며, 보다 구체적으로는, 사파이어 기판(310), n형 질화물 반도체층(320), 활성층(330), p형 질화물 반도체층(340), p형 전극(350) 및 전극보호층(360)을 포함하여 구성될 수 있다. 이 경우, 금속기판(20)은 반도체기판(30)을 이루는 발광 구조체에서 발생하는 열을 외부로 방출하는 방열층으로서의 기능도 아울러 수행할 수 있다.The semiconductor substrate 30 may include a gallium nitride based light emitting structure, and more specifically, a sapphire substrate 310, an n-type nitride semiconductor layer 320, an active layer 330, and a p-type nitride semiconductor layer. 340, the p-type electrode 350, and the electrode protective layer 360 may be configured. In this case, the metal substrate 20 may also function as a heat dissipation layer for dissipating heat generated in the light emitting structure of the semiconductor substrate 30 to the outside.

제1 반도체기판 결합층(31)은 반도체기판(30)과 반도체기판 확산방지층(32) 사이의 결합력을 높이는 기능을 수행한다.The first semiconductor substrate bonding layer 31 serves to increase the bonding force between the semiconductor substrate 30 and the semiconductor substrate diffusion barrier layer 32.

이러한 제1 반도체기판 결합층(31)은 Ti, Cr, Ni, TiOx, CrOx 및 NiOx로 이루어진 군에서 선택된 하나 이상을 포함하는 물질로 구성될 수 있으며, 전자빔 증착방법을 이용하여 결합층으로서의 기능을 수행하기 위한 최소 두께인 1nm 이상으로 형성될 수 있다.The first semiconductor substrate bonding layer 31 may be made of a material including at least one selected from the group consisting of Ti, Cr, Ni, TiO x , CrO x and NiO x , and the bonding layer using an electron beam deposition method. It can be formed with a minimum thickness of 1nm or more to perform the function as.

반도체기판 확산방지층(32)은 후술하는 고온의 공융 접합과정에서 반도체기판 접합층(34) 및 금속기판 접합층(24)으로부터 반도체기판(30)으로의 불순물의 확산을 방지하는 기능을 수행한다.The semiconductor substrate diffusion barrier layer 32 functions to prevent diffusion of impurities from the semiconductor substrate bonding layer 34 and the metal substrate bonding layer 24 to the semiconductor substrate 30 in a high temperature eutectic bonding process described later.

하나의 예로, 반도체기판 확산방지층(32)은 Ru, Pt, Pd, Ir, Rh, Nb, W, Ta, RuOx, IrOx, RhOx, NbOx 및 TaOx로 이루어진 군에서 선택된 하나 이상을 포함하는 물질로 구성될 수 있다.For example, the semiconductor substrate diffusion barrier layer 32 may include at least one selected from the group consisting of Ru, Pt, Pd, Ir, Rh, Nb, W, Ta, RuO x , IrO x , RhO x , NbO x, and TaO x . It may be composed of a material containing.

다른 예로, 반도체기판 확산방지층(32)은 Ru, Pt, Pd, Ir, Rh, Nb, W 및 Ta로 이루어진 금속군중에서 두 개 이상의 금속을 포함하는 합금층으로 구성되거나, 상기 금속군중에서 선택된 하나의 금속과 RuOx, IrOx, RhOx, NbOx 및 TaOx로 이루어진 산화물군중에서 선택된 하나의 산화물이 교대로 적층되어 구성될 수 있다.As another example, the semiconductor substrate diffusion barrier layer 32 is composed of an alloy layer including two or more metals from a metal group consisting of Ru, Pt, Pd, Ir, Rh, Nb, W, and Ta, or one selected from the metal groups. The metal of and one oxide selected from the group consisting of RuO x , IrO x , RhO x , NbO x and TaO x may be alternately stacked.

제2 반도체기판 결합층(33)은 반도체기판 확산방지층(32)과 반도체기판 접합층(34) 사이의 결합력을 높이는 기능을 수행한다.The second semiconductor substrate bonding layer 33 serves to increase the bonding force between the semiconductor substrate diffusion barrier layer 32 and the semiconductor substrate bonding layer 34.

이러한 제2 반도체기판 결합층(33)도 Ti, Cr, Ni, TiOx, CrOx 및 NiOx로 이루어진 군에서 선택된 하나 이상을 포함하는 물질로 구성될 수 있으며, 전자빔 증착방법을 이용하여 결합층으로서의 기능을 수행하기 위한 최소 두께인 1nm 이상으로 형성될 수 있다.The second semiconductor substrate bonding layer 33 may also be made of a material including at least one selected from the group consisting of Ti, Cr, Ni, TiO x , CrO x and NiO x , and the bonding layer using an electron beam deposition method. It can be formed with a minimum thickness of 1nm or more to perform the function as.

반도체기판 접합층(34)은 금속기판 접합층(24)과의 공융 접합을 통해 금속기판(20)과 반도체기판(30)을 접합하는 기능을 수행한다.The semiconductor substrate bonding layer 34 serves to bond the metal substrate 20 and the semiconductor substrate 30 through eutectic bonding with the metal substrate bonding layer 24.

예를 들어, 이러한 반도체기판 접합층(34)은 Ag-In 합금, Ag-Sn 합금, Ag-Ti 합금, Al-Sn 합금, As-Ti 합금, Au-Bi 합금, Au-Li 합금, Au-Pb 합금, Au-Ti 합금, Bi-Sn 합금, Ag/In 각층, Ag/Sn 각층, Ag/Ti 각층, Al/Sn 각층, As/Ti 각층, Au/Bi 각층, Au/Li 각층, Au/Pb 각층, Au/Ti 각층 및 Bi/Sn 각층 중에서 하나일 수 있다.For example, the semiconductor substrate bonding layer 34 may be made of Ag-In alloy, Ag-Sn alloy, Ag-Ti alloy, Al-Sn alloy, As-Ti alloy, Au-Bi alloy, Au-Li alloy, Au- Pb alloy, Au-Ti alloy, Bi-Sn alloy, Ag / In layer, Ag / Sn layer, Ag / Ti layer, Al / Sn layer, As / Ti layer, Au / Bi layer, Au / Li layer, Au / It may be one of each Pb layer, each Au / Ti layer, and each Bi / Sn layer.

<공융 접합단계(S50)><Eutectic bonding step (S50)>

도 3과 도 8을 참조하면, 공융 접합단계(S50)에서는, 금속기판 접합층(24)과 반도체기판 접합층(34)이 서로 대향하도록 금속기판(20)과 반도체기판(30)을 배치한 후, 금속기판 접합층(24)과 반도체기판 접합층(34)의 융점보다 높은 접합 온도 하에서 가압하여 금속기판 접합층(24)과 반도체기판 접합층(34)을 공융시켜 접합하는 과정이 수행된다.3 and 8, in the eutectic bonding step S50, the metal substrate 20 and the semiconductor substrate 30 are disposed such that the metal substrate bonding layer 24 and the semiconductor substrate bonding layer 34 face each other. Subsequently, a process is performed in which the metal substrate bonding layer 24 and the semiconductor substrate bonding layer 34 are bonded by pressing under a bonding temperature higher than the melting point of the metal substrate bonding layer 24 and the semiconductor substrate bonding layer 34. .

도 9는 본 실시예에 의해 제조된 접합 구조물인 반도체 소자를 나타낸 단면도이다.9 is a cross-sectional view showing a semiconductor device which is a bonded structure manufactured by the present embodiment.

이하에서는 금속기판(20)과 반도체기판(30)을 접합하기 위한 실제 수행한 실험과정을 설명한다.Hereinafter, an experimental process performed for bonding the metal substrate 20 and the semiconductor substrate 30 will be described.

유리기판 및 Si 기판과 같이 표면 거칠기가 낮은 기판을 평탄 몰드(10)로 사용한 후, 금속기판(20)을 형성하기 위한 도금 하지층으로 50nm 두께의 Ti층을 형성하고, 시드층으로 100nm 두께의 금(Gold), 인바(Invar)층을 각각 형성한 후, 전해도금 방식을 이용하여 약 50㎛ 두께의 구리층 또는 인바층으로 이루어진 금속기판(20)을 형성하였다.After using a substrate having a low surface roughness such as a glass substrate and a Si substrate as the flat mold 10, a 50 nm-thick Ti layer was formed as a plating base layer for forming the metal substrate 20, and a seed layer 100 nm thick. After the gold and invar layers were formed, a metal substrate 20 made of a copper layer or an invar layer having a thickness of about 50 μm was formed using an electroplating method.

그 후, 금속기판(20)을 평탄 몰드(10)로부터 물리적으로 분리하였다.Thereafter, the metal substrate 20 was physically separated from the flat mold 10.

이렇게 형성된 금속기판(20)을 아세톤, 이소프로판알코올(IPA; Iso-propane alcohol) 그리고 탈이온수를 이용하여 세척 후 질소로 건조하는 과정을 실시하였다. 그 후, 제1 금속기판 결합층(21)으로 Ti를, 금속기판 확산방지층(22)을 Ru를 전자선 증착장비를 이용하여 각각 50 Å, 500 Å 두께로 증착하고, 금속기판 접합층(24)으로 Au-Sn 합금을 열증착 장비를 이용하여 1.2㎛ 두께로 증착하였다.The metal substrate 20 thus formed was washed with acetone, isopropane alcohol (IPA; Iso-propane alcohol) and deionized water and then dried with nitrogen. Thereafter, Ti is deposited as the first metal substrate bonding layer 21, and the metal substrate diffusion barrier layer 22 is deposited to have a thickness of 50 mW and 500 mW using an electron beam deposition apparatus, respectively, and the metal substrate bonding layer 24 is formed. Au-Sn alloy was deposited to a thickness of 1.2㎛ using a thermal evaporation equipment.

한편, 질화갈륨계 반도체기판(30)을 제작하기 위해 MOCVD(metalorganic chemical vapor deposition)를 이용하여 사파이어 위에 증착된 질화갈륨 반도체를 염산 수용액(염산 : 탈이온수 = 1 : 1)에 10 분 동안 담근 후 탈이온수로 세척하고, 질소로 건조하는 표면처리 과정을 수행하였다. 다음으로, 전자선 증착장비를 이용하여 p형 전극으로 Ag를 300 Å 두께로 증착하고, 전극보호층으로 W-Ti 합금과 Pt를 각각 1000 Å, 500 Å 두께로 적층하여 형성하였다. 그 후, 제1 반도체기판 결합층(31)으로 Ti를, 반도체기판 확산방지층(32)으로 Ru를 전자선 증착장비를 이용하여 각각 50 Å, 500 Å 두께로 증착하고, 제2 반도체기판 결합층(33)으로 Ti를, 반도체기판 접합층(34)으로 Au-Sn 합금을 열증착 장비를 이용하여 1.2㎛ 두께로 증착하였다. Meanwhile, in order to fabricate the gallium nitride based semiconductor substrate 30, the gallium nitride semiconductor deposited on sapphire using MOCVD (metalorganic chemical vapor deposition) is immersed in an aqueous hydrochloric acid solution (hydrochloric acid: deionized water = 1: 1) for 10 minutes. Washing with deionized water and drying with nitrogen were performed. Next, Ag was deposited to a thickness of 300 kW with a p-type electrode using an electron beam evaporation apparatus, and W-Ti alloy and Pt were stacked to a thickness of 1000 kW and 500 kW, respectively, as an electrode protective layer. After that, Ti is deposited as the first semiconductor substrate bonding layer 31 and Ru is deposited as the semiconductor substrate diffusion barrier layer 32 using an electron beam deposition apparatus, respectively. 33) and Au-Sn alloy as a semiconductor substrate bonding layer 34 was deposited to a thickness of 1.2㎛ using a thermal evaporation equipment.

이상의 과정을 수행한 후, 금속기판 접합층(24)과 반도체기판 접합층(34)이 서로 마주보도록 금속기판(20)과 반도체기판(30)을 배치한 후, 금속기판 접합층(24)과 반도체기판 접합층(34)의 융점보다 높은 접합 온도 하에서 가압하여 금속기판 접합층(24)과 반도체기판 접합층(34)을 공융시켜 접합하였다. 이때 두 기판의 크기 및 모양이 같지 않더라도 두 기판의 접합층이 접촉하는 부분에서는 안정적으로 접합이 이루어지는 것을 확인할 수 있었다.After the above process, the metal substrate 20 and the semiconductor substrate 30 are disposed such that the metal substrate bonding layer 24 and the semiconductor substrate bonding layer 34 face each other, and then the metal substrate bonding layer 24 and The metal substrate bonding layer 24 and the semiconductor substrate bonding layer 34 were joined together by pressing under a bonding temperature higher than the melting point of the semiconductor substrate bonding layer 34. At this time, even if the size and shape of the two substrates are not the same, it was confirmed that the bonding is stably performed at the contact portion of the bonding layer of the two substrates.

한편, 앞서 설명한 실험 과정에서 제1 금속기판 결합층(21)을 사용하지 않는 경우 발생하는 문제점을 확인할 수 있었으며, 이에 대해서는 도 10과 도 11을 참조하여 설명한다.On the other hand, the problem occurred when the first metal substrate bonding layer 21 is not used in the above-described experiment process, which will be described with reference to FIGS. 10 and 11.

도 10과 도 11을 참조하면, 제1 금속기판 결합층(21)을 사용하지 않고 금속기판(20)과 반도체기판(30)을 접합시켰을 때, 금속기판 확산방지층(22)과 금속기판(20) 사이의 약한 결합력으로 인해 금속기판 확산방지층(22)이 부분적으로 분리되어 떨어져 나가는 현상을 확인할 수 있었다. 도 11은 도 10의 도면부호 A를 광학 현미경으로 관찰한 사진으로서, 금속기판 확산방지층(22)이 부분적으로 분리되어 떨어져 나간 것을 확인할 수 있다.10 and 11, when the metal substrate 20 and the semiconductor substrate 30 are bonded together without using the first metal substrate bonding layer 21, the metal substrate diffusion barrier layer 22 and the metal substrate 20 are bonded to each other. Due to the weak bonding force between the) it was confirmed that the metal substrate diffusion barrier layer 22 is partially separated off. FIG. 11 is a photograph taken by the optical microscope of FIG. 10, and it can be seen that the metal substrate diffusion barrier layer 22 is partially separated and separated.

이상에서 상세히 설명한 바와 같이 본 발명에 따르면, 금속기판과 반도체기판을 안정적이고 효율적으로 접합할 수 있는 효과가 있다.As described in detail above, according to the present invention, there is an effect that the metal substrate and the semiconductor substrate can be stably and efficiently bonded.

또한, 금속기판과 반도체기판 사이의 결합력을 강화할 수 있는 효과가 있다.In addition, there is an effect that can strengthen the bonding force between the metal substrate and the semiconductor substrate.

또한, 금속기판의 표면거칠기를 상쇄하기 위한 추가적인 평탄화 공정을 생략할 수 있기 때문에, 금속기판에 전자소자를 형성하기 위한 제조비용이 저감되고 제조시간이 단축되는 효과가 있다.In addition, since the additional planarization process for canceling the surface roughness of the metal substrate can be omitted, the manufacturing cost for forming the electronic device on the metal substrate is reduced and the manufacturing time is shortened.

이상에서 본 발명에 대한 기술 사상을 첨부 도면과 함께 서술하였지만, 이는 본 발명의 바람직한 실시예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한, 이 기술 분야의 통상의 지식을 가진 자라면 누구나 본 발명의 기술 사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.Although the preferred embodiments of the present invention have been disclosed for illustrative purposes, those skilled in the art will appreciate that various modifications, additions and substitutions are possible, without departing from the scope and spirit of the invention as disclosed in the accompanying claims. In addition, it is a matter of course that various modifications and variations are possible without departing from the scope of the technical idea of the present invention by anyone having ordinary skill in the art.

10: 평탄 몰드
20: 금속기판
21: 제1 금속기판 결합층
22: 금속기판 확산방지층
23: 제2 금속기판 결합층
24: 금속기판 접합층
30: 반도체기판
31: 제1 반도체기판 결합층
32: 반도체기판 확산방지층
33: 제2 반도체기판 결합층
34: 반도체기판 접합층
S10: 금속기판 형성단계
S20: 금속기판 분리단계
S30: 금속기판 접합구조물 형성단계
S40: 반도체기판 접합구조물 형성단계
S50: 공융 접합단계10: flat mold
20: metal substrate
21: first metal substrate bonding layer
22: metal substrate diffusion barrier layer
23: second metal substrate bonding layer
24: metal substrate bonding layer
30: semiconductor substrate
31: first semiconductor substrate bonding layer
32: semiconductor substrate diffusion barrier layer
33: second semiconductor substrate bonding layer
34: semiconductor substrate bonding layer
S10: metal substrate forming step
S20: Metal substrate separation step
S30: metal substrate bonding structure forming step
S40: step of forming a semiconductor substrate junction structure
S50: eutectic bonding step

Claims (19)

금속기판과 반도체기판의 접합방법에 있어서,
평탄 몰드에 상기 금속기판을 형성하는 금속기판 형성단계;
상기 평탄 몰드로부터 상기 금속기판을 분리하는 금속기판 분리단계;
상기 평탄 몰드와 접촉되어 있던 상기 금속기판의 분리면에 제1 금속기판 결합층, 금속기판 확산방지층, 제2 금속기판 결합층 및 금속기판 접합층을 형성하는 금속기판 접합구조물 형성단계;
상기 반도체기판에 제1 반도체기판 결합층, 반도체기판 확산방지층, 제2 반도체 기판 결합층 및 반도체기판 접합층을 형성하는 반도체기판 접합구조물 형성단계; 및
상기 금속기판 접합층과 상기 반도체기판 접합층이 서로 대향하도록 상기 금속기판과 상기 반도체기판을 배치한 후, 상기 금속기판 접합층과 상기 반도체기판 접합층의 융점보다 높은 접합 온도 하에서 가압하여 상기 금속기판 접합층과 상기 반도체기판 접합층을 공융시켜 접합하는 공융 접합단계를 포함하고,
상기 제2 금속기판 결합층은 상기 금속기판 확산방지층과 상기 금속기판 접합층 사이에 형성되며,
상기 제2 반도체기판 결합층은 상기 반도체기판 확산방지층과 상기 반도체기판 접합층사이에 형성하는, 금속기판과 반도체기판의 접합방법.In the joining method of a metal substrate and a semiconductor substrate,
A metal substrate forming step of forming the metal substrate in a flat mold;
A metal substrate separation step of separating the metal substrate from the flat mold;
A metal substrate joining structure forming step of forming a first metal substrate bonding layer, a metal substrate diffusion preventing layer, a second metal substrate bonding layer, and a metal substrate bonding layer on a separation surface of the metal substrate which is in contact with the flat mold;
A semiconductor substrate bonding structure forming step of forming a first semiconductor substrate bonding layer, a semiconductor substrate diffusion barrier layer, a second semiconductor substrate bonding layer, and a semiconductor substrate bonding layer on the semiconductor substrate; And
The metal substrate and the semiconductor substrate are disposed so that the metal substrate bonding layer and the semiconductor substrate bonding layer face each other, and then the metal substrate is pressed under a bonding temperature higher than the melting point of the metal substrate bonding layer and the semiconductor substrate bonding layer. A eutectic bonding step of eutecting a bonding layer and the semiconductor substrate bonding layer by eutecting;
The second metal substrate bonding layer is formed between the metal substrate diffusion barrier layer and the metal substrate bonding layer,
And the second semiconductor substrate bonding layer is formed between the semiconductor substrate diffusion barrier layer and the semiconductor substrate bonding layer. 제1 항에 있어서,
상기 반도체기판은 질화갈륨계 반도체 계열의 발광 구조체를 포함하는 것을 특징으로 하는, 금속기판과 반도체기판의 접합방법.The method according to claim 1,
The semiconductor substrate comprises a gallium nitride based semiconductor light emitting structure, characterized in that the metal substrate and the semiconductor substrate bonding method. 삭제delete 삭제delete 제1 항에 있어서,
상기 평탄 몰드의 표면의 수직방향 최고단차(Rt1)는 0.17㎛ 이하인 것을 특징으로 하는, 금속기판과 반도체기판의 접합방법.The method according to claim 1,
The method of joining a metal substrate and a semiconductor substrate, characterized in that the vertical maximum step Rt1 of the surface of the flat mold is 0.17 µm or less. 제5 항에 있어서,
상기 평탄 몰드는 실리콘(Si) 기판, 사파이어(Al2O3) 기판, 석영(quartz) 기판 및 유리 기판 중 하나인 것을 특징으로 하는, 금속기판과 반도체기판의 접합방법.6. The method of claim 5,
The flat mold is one of a silicon (Si) substrate, a sapphire (Al 2 O 3 ) substrate, a quartz substrate and a glass substrate, characterized in that the metal substrate and the semiconductor substrate bonding method. 제1 항에 있어서,
상기 금속기판 형성단계에서, 상기 금속기판을 상기 평탄 몰드의 표면에 전해도금 방식을 통해 형성하는 것을 특징으로 하는, 금속기판과 반도체기판의 접합방법.The method according to claim 1,
In the forming of the metal substrate, the metal substrate is formed on the surface of the flat mold by the electroplating method, the metal substrate and the semiconductor substrate bonding method. 제7 항에 있어서,
상기 금속기판은 구리, 니켈, 인바(Invar) 합금 및 스테인리스 강으로 이루어진 군에서 선택된 하나 이상을 포함하는 것을 특징으로 하는, 금속기판과 반도체기판의 접합방법.The method of claim 7, wherein
The metal substrate comprises at least one selected from the group consisting of copper, nickel, Invar alloy and stainless steel, the metal substrate and the semiconductor substrate bonding method. 제7 항에 있어서,
상기 금속기판의 표면의 수직방향 최고단차(Rt2)는 0.17㎛ 이하인 것을 특징으로 하는, 금속기판과 반도체기판의 접합방법.The method of claim 7, wherein
And the vertical maximum step Rt2 of the surface of the metal substrate is 0.17 mu m or less. 제1 항에 있어서,
상기 제1 금속기판 결합층과 상기 제1 반도체기판 결합층은 Ti, Cr, Ni, TiOx, CrOx 및 NiOx로 이루어진 군에서 선택된 하나 이상을 포함하는 것을 특징으로 하는, 금속기판과 반도체기판의 접합방법.The method according to claim 1,
The first metal substrate bonding layer and the first semiconductor substrate bonding layer may include at least one selected from the group consisting of Ti, Cr, Ni, TiO x , CrO x, and NiO x . Joining method. 제9 항에 있어서,
상기 제1 금속기판 결합층과 상기 제1 반도체기판 결합층의 두께는 1nm 이상인 것을 특징으로 하는, 금속기판과 반도체기판의 접합방법.10. The method of claim 9,
The thickness of the first metal substrate bonding layer and the first semiconductor substrate bonding layer is 1nm or more, the bonding method of the metal substrate and the semiconductor substrate. 제10 항에 있어서,
상기 제1 금속기판 결합층과 상기 제1 반도체기판 결합층을 전자빔 증착방법을 이용하여 형성하는 것을 특징으로 하는, 금속기판과 반도체기판의 접합방법.The method of claim 10,
And the first metal substrate bonding layer and the first semiconductor substrate bonding layer are formed by an electron beam deposition method. 제1 항에 있어서,
상기 금속기판 확산방지층과 상기 반도체기판 확산방지층은 Ru, Pt, Pd, Ir, Rh, Nb, W, Ta, RuOx, IrOx, RhOx, NbOx 및 TaOx로 이루어진 군에서 선택된 하나 이상을 포함하는 것을 특징으로 하는, 금속기판과 반도체기판의 접합방법.The method according to claim 1,
The metal substrate diffusion barrier layer and the semiconductor substrate diffusion barrier layer include at least one selected from the group consisting of Ru, Pt, Pd, Ir, Rh, Nb, W, Ta, RuO x , IrO x , RhO x , NbO x and TaO x . A method of joining a metal substrate and a semiconductor substrate, comprising: 제1 항에 있어서,
상기 금속기판 확산방지층과 상기 반도체기판 확산방지층은 Ru, Pt, Pd, Ir, Rh, Nb, W 및 Ta로 이루어진 금속군중에서 두 개 이상의 금속을 포함하는 합금층으로 구성되거나, 상기 금속군중에서 선택된 하나의 금속과 RuOx, IrOx, RhOx, NbOx 및 TaOx로 이루어진 산화물군중에서 선택된 하나의 산화물이 교대로 적층되어 구성되는 것을 특징으로 하는, 금속기판과 반도체기판의 접합방법.The method according to claim 1,
The metal substrate diffusion barrier layer and the semiconductor substrate diffusion barrier layer is composed of an alloy layer including two or more metals from a metal group consisting of Ru, Pt, Pd, Ir, Rh, Nb, W, and Ta, or selected from the metal group. A method of joining a metal substrate and a semiconductor substrate, wherein one metal and one oxide selected from an oxide group consisting of RuO x , IrO x , RhO x , NbO x, and TaO x are alternately stacked. 제1 항에 있어서,
상기 금속기판 접합층과 상기 반도체기판 접합층은 Ag-In 합금, Ag-Sn 합금, Ag-Ti 합금, Al-Sn 합금, As-Ti 합금, Au-Bi 합금, Au-Li 합금, Au-Pb 합금, Au-Ti 합금, Bi-Sn 합금, Ag/In 각층, Ag/Sn 각층, Ag/Ti 각층, Al/Sn 각층, As/Ti 각층, Au/Bi 각층, Au/Li 각층, Au/Pb 각층, Au/Ti 각층 및 Bi/Sn 각층 중에서 하나인 것을 특징으로 하는, 금속기판과 반도체기판의 접합방법.The method according to claim 1,
The metal substrate bonding layer and the semiconductor substrate bonding layer are formed of an Ag-In alloy, an Ag-Sn alloy, an Ag-Ti alloy, an Al-Sn alloy, an As-Ti alloy, an Au-Bi alloy, an Au-Li alloy, or an Au-Pb. Alloy, Au-Ti alloy, Bi-Sn alloy, Ag / In layer, Ag / Sn layer, Ag / Ti layer, Al / Sn layer, As / Ti layer, Au / Bi layer, Au / Li layer, Au / Pb A bonding method of a metal substrate and a semiconductor substrate, characterized in that it is one of each layer, each Au / Ti layer, and each Bi / Sn layer. 제1 항에 있어서,
상기 제2 금속기판 결합층과 상기 제2 반도체기판 결합층은 Ti, Cr, Ni, TiOx, CrOx 및 NiOx로 이루어진 군에서 선택된 하나 이상을 포함하는 것을 특징으로 하는, 금속기판과 반도체기판의 접합방법.The method according to claim 1,
The second metal substrate bonding layer and the second semiconductor substrate bonding layer may include at least one selected from the group consisting of Ti, Cr, Ni, TiO x , CrO x, and NiO x . Joining method. 제16 항에 있어서,
상기 제2 금속기판 결합층과 상기 제2 반도체기판 결합층의 두께는 1nm 이상인 것을 특징으로 하는, 금속기판과 반도체기판의 접합방법.17. The method of claim 16,
The thickness of the second metal substrate bonding layer and the second semiconductor substrate bonding layer is 1nm or more, the bonding method of the metal substrate and the semiconductor substrate. 제16 항에 있어서,
상기 제2 금속기판 결합층과 상기 제2 반도체기판 결합층을 전자빔 증착방법을 이용하여 형성하는 것을 특징으로 하는, 금속기판과 반도체기판의 접합방법.17. The method of claim 16,
And the second metal substrate bonding layer and the second semiconductor substrate bonding layer are formed by an electron beam deposition method. 삭제delete
KR1020110123467A 2011-11-24 2011-11-24 Bonding method between metal substrate and semiconductor substrate and semiconductor device manufactured by the method KR101353837B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110123467A KR101353837B1 (en) 2011-11-24 2011-11-24 Bonding method between metal substrate and semiconductor substrate and semiconductor device manufactured by the method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110123467A KR101353837B1 (en) 2011-11-24 2011-11-24 Bonding method between metal substrate and semiconductor substrate and semiconductor device manufactured by the method

Publications (2)

Publication Number Publication Date
KR20130057630A KR20130057630A (en) 2013-06-03
KR101353837B1 true KR101353837B1 (en) 2014-01-21

Family

ID=48857165

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110123467A KR101353837B1 (en) 2011-11-24 2011-11-24 Bonding method between metal substrate and semiconductor substrate and semiconductor device manufactured by the method

Country Status (1)

Country Link
KR (1) KR101353837B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101439778B1 (en) * 2013-06-25 2014-09-11 주식회사 포스코 Method for menafacturing metal substrate having electronic device formed thereon

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100194656B1 (en) * 1992-11-06 1999-06-15 윤종용 Semiconductor device manufacturing method
KR20030033102A (en) * 2001-10-19 2003-04-30 엘지전자 주식회사 production method of high temperature poly-silicon Thin Film Transistor using metal substrate
JP2004296846A (en) * 2003-03-27 2004-10-21 Stanley Electric Co Ltd Semiconductor light emitting element and its fabricating process
JP4746026B2 (en) * 2006-12-08 2011-08-10 サムソン エルイーディー カンパニーリミテッド． Vertical structure LED element and manufacturing method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100194656B1 (en) * 1992-11-06 1999-06-15 윤종용 Semiconductor device manufacturing method
KR20030033102A (en) * 2001-10-19 2003-04-30 엘지전자 주식회사 production method of high temperature poly-silicon Thin Film Transistor using metal substrate
JP2004296846A (en) * 2003-03-27 2004-10-21 Stanley Electric Co Ltd Semiconductor light emitting element and its fabricating process
JP4746026B2 (en) * 2006-12-08 2011-08-10 サムソン エルイーディー カンパニーリミテッド． Vertical structure LED element and manufacturing method thereof

Also Published As

Publication number Publication date
KR20130057630A (en) 2013-06-03

Similar Documents

Publication Publication Date Title
CN101901858B (en) Vertical structure semiconductor devices
CN101188265B (en) Semiconductor light emitting element and method of manufacturing the same
KR101543328B1 (en) Light emitting device and method of fabricating light emitting device
US8829554B2 (en) Light emitting element and a production method therefor
US8791481B2 (en) Light emitting device and manufacturing method for same
US7928449B2 (en) Light emitting device and manufacturing method thereof
US7892891B2 (en) Die separation
US8916402B2 (en) Semiconductor light emitting device including substrate having protection layers providing protection against chemicals and method for manufacturing the same
US8381964B2 (en) Tin-silver bonding and method thereof
KR20110006652A (en) Semiconductor light-emitting device with double-sided passivation
CN102255013A (en) Method for making light-emitting diode with vertical structure through stripping GaN based epitaxial layer and sapphire substrate by using wet process
KR100872276B1 (en) Vertical nitride semiconductor light emitting device and manufacturing method of the same
JP2012142401A (en) Semiconductor chip manufacturing method and semiconductor wafer division method
JP5167831B2 (en) Group III nitride semiconductor device and manufacturing method thereof
KR20120067643A (en) Wafer substrate bonding structure, light emitting diode comprising the same and manufacturing method thereof
KR20120030430A (en) Light emitting semiconductor device and method for manufacturing
KR101353837B1 (en) Bonding method between metal substrate and semiconductor substrate and semiconductor device manufactured by the method
JP2007096090A (en) Semiconductor light emitting element and method of manufacturing the same
CN101740674A (en) Light-emitting element structure and manufacturing method thereof
JP5165633B2 (en) Compound semiconductor light emitting device and manufacturing method thereof
KR101499954B1 (en) fabrication of vertical structured light emitting diodes using group 3 nitride-based semiconductors and its related methods
KR101186556B1 (en) Bonding method between galium nitride semiconductor and metal substrates and semiconductor element
KR101534846B1 (en) fabrication of vertical structured light emitting diodes using group 3 nitride-based semiconductors and its related methods
KR101271798B1 (en) Wafer bonding method, and electronic device manufactured by the same
KR101439749B1 (en) Light emitting diode device having good anti-corrosion property and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170110

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180115

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200115

Year of fee payment: 7