KR101323151B1 - Cu-Mn ALLOY SPUTTERING TARGET MATERIAL, THIN FILM TRANSISTOR WIRE AND THIN FILM TRANSISTOR USING THE SAME - Google Patents

Cu-Mn ALLOY SPUTTERING TARGET MATERIAL, THIN FILM TRANSISTOR WIRE AND THIN FILM TRANSISTOR USING THE SAME Download PDF

Info

Publication number
KR101323151B1
KR101323151B1 KR1020120026338A KR20120026338A KR101323151B1 KR 101323151 B1 KR101323151 B1 KR 101323151B1 KR 1020120026338 A KR1020120026338 A KR 1020120026338A KR 20120026338 A KR20120026338 A KR 20120026338A KR 101323151 B1 KR101323151 B1 KR 101323151B1
Authority
KR
South Korea
Prior art keywords
film
alloy
target material
sputtering target
concentration
Prior art date
Application number
KR1020120026338A
Other languages
Korean (ko)
Other versions
KR20130028622A (en
Inventor
노리유키 다쓰미
고시로 우에다
Original Assignee
가부시키가이샤 에스에이치 카퍼프로덕츠
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 에스에이치 카퍼프로덕츠 filed Critical 가부시키가이샤 에스에이치 카퍼프로덕츠
Publication of KR20130028622A publication Critical patent/KR20130028622A/en
Application granted granted Critical
Publication of KR101323151B1 publication Critical patent/KR101323151B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

(과제)
높은 배리어성을 구비하는 Ｃｕ-Ｍｎ합금막을 형성한다.
(해결수단)
반도체 소자의 배선의 형성에 사용되는 Ｃｕ-Ｍｎ합금 스퍼터링 타겟재(10)로서, 농도가 8원자％이상 30원자％이하의 Ｍｎ과, 불가피적 불순물을 포함하는 Ｃｕ-Ｍｎ합금으로 이루어지고, Ｃｕ-Ｍｎ합금의 평균 결정입경이 10μｍ이상 50μｍ이하이다.(assignment)
A Cu-Mn alloy film having high barrier properties is formed.
(Solution)
Cu-Mn alloy sputtering target material 10 used for formation of a semiconductor element wiring, which is made of Cu-Mn alloy containing Mn having a concentration of 8 atomic% or more and 30 atomic% or less and inevitable impurities, The average grain size of the Mn alloy is 10 µm or more and 50 µm or less.

Description

구리-망간합금 스퍼터링 타겟재, 그것을 사용한 박막 트랜지스터 배선 및 박막 트랜지스터{Cu-Mn ALLOY SPUTTERING TARGET MATERIAL, THIN FILM TRANSISTOR WIRE AND THIN FILM TRANSISTOR USING THE SAME}Cu-Mn ALLOY SPUTTERING TARGET MATERIAL, THIN FILM TRANSISTOR WIRE AND THIN FILM TRANSISTOR USING THE SAME}

본 발명은, Ｃｕ-Ｍｎ합금 스퍼터링 타겟재, 그것을 사용하여 형성된 Ｃｕ-Ｍｎ합금막(Ｃｕ-Ｍｎ合金膜)을 구비하는 박막 트랜지스터 배선(薄膜 transistor 配線) 및 박막 트랜지스터에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor wiring and a thin film transistor including a Cu-Mn alloy sputtering target material, a Cu-Mn alloy film (Cu-Mn alloy) formed using the same.

최근에, 액정패널의 대화면화(大畵面化)나 고세밀화(高細密化)가 진척되고있다. 패널 메이커에서는, 더욱더 현장감을 추구하여 슈퍼하이비전(super highvision)(고화각화(高畵角化))이나 나안 3D패널(裸眼 3D panel)의 실현을 목표로 하고 있다. 이에 따라 액정패널에 사용되는 박막 트랜지스터(ＴＦＴ:Thin Film Transistor)에 관해서도, 현행의 아모르포스 실리콘(amorphous silicone; α-Ｓｉ)반도체를 사용했기 때문에, 고이동도(高移動度)에 의한 고속동작이 가능하고 임계치전압(臨界値電壓)의 편차가 적고, 구동전류 균일성이 우수한 산화물 반도체(酸化物 半導體)를 사용한 ＴＦＴ의 개발이 급속적으로 진행되고 있다. 산화물 반도체로서는, 산화인듐갈륨아연(ＩｎＧａＺｎＯ:이하, ＩＧＺＯ로도 기재한다)이나 산화아연(ＺｎＯ) 등의 재료의 연구가 진척되어 있으며, 이들의 재질에 적절한 배선전극재료의 검토가 필요하게 되고 있다.In recent years, large screens and high definition of liquid crystal panels have been advanced. Panel makers are pursuing more realism and aiming to realize super high vision and high-resolution 3D panels. As a result, a thin film transistor (TFT) used in a liquid crystal panel is also used in amorphous silicon (α-Si) semiconductors, so that high-speed operation at high mobility is possible. The development of TFTs using an oxide semiconductor capable of achieving this and having a small variation in the threshold voltage and excellent driving current uniformity is rapidly progressing. As oxide semiconductors, studies have been made on materials such as indium gallium zinc oxide (hereinafter also referred to as IO), zinc oxide, and the like, and studies of wiring electrode materials suitable for these materials are required.

배선전극재료에 대해서, α-Ｓｉ계ＴＦＴ의 예로 그 동향을 보면, 동작 속도를 고속화하기 위해서, 종래의 알루미늄(Ａｌ)배선보다도 저저항(低抵抗)의 구리(Ｃｕ)배선으로의 교체가 진행되고 있다. 한편 Ａｌ배선이나 Ｃｕ배선 등의 메탈 배선(metal 配線)과 α-Ｓｉ반도체와의 계면(界面)에는, 확산배리어막(擴散barrier膜)이 되는 몰리브덴(Ｍｏ)막이나 티탄(Ｔｉ)막이 사용되어 왔지만, Ｍｏ나 Ｔｉ은 재료 비용이 높다는 과제가 있었다. 그래서, 액정패널의 제조비용 저감을 위해서, 대체가 되는 합금이나 제조 프로세스가 검토되고 있다.In the case of the α-Si-based TFT for the wiring electrode material, in order to speed up the operation speed, the replacement of the copper electrode material with the Cu wire of lower resistance than the conventional aluminum wire is in progress. It is becoming. On the other hand, a molybdenum film or a titanium film, which becomes a diffusion barrier film, is used as an interface between metal wiring such as Al wiring and Cu wiring and α-Si semiconductor. Although Moe and Ti had the problem that material cost was high. Therefore, in order to reduce the manufacturing cost of a liquid crystal panel, the alloy and manufacturing process which are replaced are examined.

예를 들면 특허문헌1,2 및 비특허문헌1에는, 구리-망간(Ｃｕ-Ｍｎ)합금을 α-Ｓｉ계ＴＦＴ의 모든 전극(소스-드레인 및 게이트)에 적용하는 것이 개시되고 그 유효성이 실증되어 있다.For example, Patent Literatures 1 and 2 and Non-Patent Literature 1 disclose the application of a copper-manganese (Cu-MN) alloy to all electrodes (source-drain and gate) of α-Si-based TFT, and its effectiveness is demonstrated. It is.

또한 비특허문헌2에는, 테트라에톡시실란(Tetraethoxysilane)(TEOS)가스를 사용한 플라즈마ＣＶＤ(Plasma Chemical Vapor Deposition)에 의하여 성막한 산화 실리콘(ＳｉＯ2)막상에 스퍼터링에 의하여 성막한 Ｃｕ-Ｍｎ합금막에 대하여 개시되어 있다. 이러한 구성에 있어서는, 열처리에 의하여 Ｃｕ-Ｍｎ합금막중의 Ｍｎ이 ＳｉＯ2막의 계면으로 이동하고, ＳｉＯ2막으로부터 확산한 산소(O)와 반응하여 Ｍｎ의 산화막으로 이루어진 확산배리어막이 형성된다. 비특허문헌2에서는, 확산배리어막의 형성에 있어서, 열처리 온도, 열처리 시간 및 Ｍｎ의 농도와, 확산배리어막의 두께와의 관계에 대하여 검토하고 있으며, 이에 의하면, Ｍｎ의 농도가 높을수록 확산배리어막의 두께가 증가하고, 30원자％이상의 첨가량에서 확산배리어막의 성장이 포화된다. 이러한 결과에 대해서는, 합금의 융점(融点)이 내려가는 사이는 첨가 원소의 확산계수가 증가한다고 하는 일반적인 경향과 일치한다고 고찰되어 있다. Ｃｕ-Ｍｎ합금의 융점은, Ｍｎ농도가 30원자％ 부근에서 최소를 나타낸다. 따라서 Ｍｎ의 농도가 30원자％까지는 Ｃｕ-Ｍｎ합금막중의 Ｍｎ의 확산계수는 증가하여 확산배리어막의 성장이 촉진된다. 한편 Ｍｎ의 농도가 30원자％를 넘으면, 첨가 원소의 공급량이 충분하여도 Ｍｎ의 확산계수는 감소 경향이 되어 확산배리어막의 성장이 포화된다.In addition, Non-Patent Document 2 discloses a Cu-MN alloy film formed by sputtering on a silicon oxide (SiO 2 ) film formed by plasma chemical vapor deposition (COSD) using tetraethoxysilane (TEOS) gas. Is disclosed. In such a structure, Mn in the Cu-Mn alloy film moves to the interface of the SiO 2 film by heat treatment, and reacts with oxygen (O) diffused from the SiO 2 film to form a diffusion barrier film made of the oxide film of Mn. In Non-Patent Document 2, in the formation of the diffusion barrier film, the relationship between the heat treatment temperature, the heat treatment time and the concentration of Mn and the thickness of the diffusion barrier film is examined, and accordingly, the higher the concentration of Mn, the thicker the diffusion barrier film. Increases, and the growth of the diffusion barrier film is saturated at an addition amount of 30 atomic% or more. These results are considered to coincide with the general tendency that the diffusion coefficient of the additive element increases while the melting point of the alloy decreases. Melting | fusing point of Cu-Mn alloy shows the minimum with Mn concentration in the vicinity of 30 atomic%. Therefore, when the concentration of Mn is up to 30 atomic%, the diffusion coefficient of Mn in the Cu-Mn alloy film is increased to promote growth of the diffusion barrier film. On the other hand, if the concentration of Mn exceeds 30 atomic%, the diffusion coefficient of Mn tends to decrease even if the supply amount of the additional element is sufficient, so that the growth of the diffusion barrier film is saturated.

또한 비특허문헌3에는, Ｃｕ-4원자％Ｍｎ합금막을 ＩＧＺＯ계ＴＦＴ에 채용하고, 양호한 결과가 얻어진다는 취지가 개시되어 있다. 즉 ＩＧＺＯ막상에 스퍼터링에 의하여 Ｃｕ-4원자％Ｍｎ합금막을 성막하고, 일반적인 ＴＦＴ의 제조 프로세스 온도에 가까운 250도로 열처리를 한다. 이에 따라 합금막의 계면에 산화망간(ＭｎＯｘ)막을 형성하고, 합금막중의 Ｃｕ가 ＩＧＺＯ막중으로 확산하는 것을 억제한다. 비특허문헌3에 의하면, 이러한 적층막(積層膜)에 있어서는 양호한 오믹(ohmic)특성이 얻어지고, 접촉저항이 10-4Ωｃｍ로 충분히 낮은값이 얻어졌다고 한다. 또한 전극의 가공성에 관해서도, 웨트 에칭(Wet etching)에 의하여 양호한 결과가 얻어지고 있다. 구체적으로는, 질산계의 에천트(etchant)를 사용하고 있으며, Ｃｕ-4원자％Ｍｎ합금막과 ＩＧＺＯ막과의 에칭 레이트(etching rate)의 선택비는 10:1로 되어 있다.
In addition, Non-Patent Document 3 discloses that a Cu-4 atomic% Mn alloy film is employed as an IOP system TFT, and a good result is obtained. That is, a Cu-4 atomic% Mn alloy film is formed into a film by sputtering and heat-processed at 250 degree | times near the manufacturing process temperature of general TFT. As a result, a manganese oxide film is formed at the interface of the alloy film, thereby suppressing the diffusion of Cu in the alloy film into the SiO film. According to Non-Patent Document 3, in such a laminated film, good ohmic characteristics were obtained, and a sufficiently low value of a contact resistance of 10 −4 Ωcm was obtained. Moreover, also with respect to the workability of the electrode, good results have been obtained by wet etching. Specifically, an nitrate-based etchant is used, and the selectivity ratio of the etching rate between the Cu-4 atomic% Mn alloy film and the SiO film is 10: 1.

일본국 공개특허 특개 2010-050112호 공보Japanese Unexamined Patent Publication No. 2010-050112 일본국 공개특허 특개 2008-261895호 공보Japanese Patent Laid-Open No. 2008-261895

대서순웅(大西順雄) 외 1명, "대형ＴＦＴ액정패널의 게이트 전극과 소스·드레인 전극을 모두 Ｃｕ배선으로 하는 Ｃｕ-Ｍｎ합금 프로세스 기술을 동북대가 개발≪정정 있음≫", [online], 2008년9월9일, 닛께이ＢＰ사 「Tech-On!」, [2011년5월11일 검색], 인터넷<URL:http://techon.nikkeibp.co.jp/ article/NEWS/20080909/157714> Daeseo Soon-woong et al., "Northeast Univ. Developed a Cu-Mn alloy process technology using both Cu and Mg wires of gate electrodes and source and drain electrodes of large TFT liquid crystal panels." September 9, 2008, Nikkei Co., Ltd. "Tech-On!", [Search May 11, 2011], Internet <URL: http: //techon.nikkeibp.co.jp/ article / NEWS / 20080909 / 157714> M.Haneda, J.Iijima, and J.koike,"Growth behavior of self-fo rmed barrier at Cu-Mn/SiO2 interface at 250-450℃,"APPLIED PHYSICS LETTERS 90.252107(2007) M.Haneda, J.Iijima, and J.koike, "Growth behavior of self-fo rmed barrier at Cu-Mn / SiO2 interface at 250-450 ° C," APPLIED PHYSICS LETTERS 90.252107 (2007) Pilsang Yun, Junichi Koike,"Microstructure Analysis and Ele ctrical Properties of Cu-Mn Electrode for Back-Channel Etching a-IGZO TFT,"17th International Display Workshops(IDW'10),pp.1873-1876Pilsang Yun, Junichi Koike, "Microstructure Analysis and Ele ctrical Properties of Cu-Mn Electrode for Back-Channel Etching a-IGZO TFT," 17th International Display Workshops (IDW'10), pp. 1873-1876

본 발명자 등은 상기의 비특허문헌3의 결과를 검증하기 위해, 상기를 모방하여 ＩＧＺＯ계ＴＦＴ를 제작하였다. 전극구조(電極構造)는 저저항의 순Ｃｕ막(純Ｃｕ膜)을 Ｃｕ-Ｍｎ합금의 배리어막이 에워싸는 Ｃｕ-Ｍｎ/Ｃｕ/Ｃｕ-Ｍｎ구조의 스퍼터링 적층막으로 하였다. 또한 소스-드레인 전극상에는 ＳｉＯ2막으로 이루어지는 보호막을 형성하였다. 그 결과, 충분한 확산 배리어성이 얻어진 비특허문헌3과 달리, ＩＧＺＯ막(膜)중으로의 Ｃｕ의 확산이 원인이라고 생각되는 소자특성의 편차가 보였다. 또한 ＳｉＯ2보호막을 형성할 때의 순Ｃｕ막의 산화가 원인이라고 생각되는 배선의 저항값의 상승이 보였고 내산화성(耐酸化性)도 불충분하였다. 이러한 결과로부터, 더 높은 확산 배리어성 및 산화 배리어성(내산화성)을 구비하는 Ｃｕ-Ｍｎ합금막을 얻는 것이 급선무의 과제이다.In order to verify the result of said non-patent document 3, this inventor produced the IOP system TFT by imitating the above. As the electrode structure, a low-resistance pure Cu film was formed as a Cu-Mn / Cu / Cu-Mn structure sputtered laminated film surrounded by a barrier film of Cu-Mn alloy. Further, a protective film made of a SiO 2 film was formed on the source-drain electrode. As a result, unlike the non-patent document 3 in which sufficient diffusion barrier property was obtained, the variation of the device characteristics considered to be caused by the diffusion of Cu into the IOO film was seen. In addition, an increase in the resistance value of the wiring, which is considered to be caused by oxidation of the pure Cu film when forming the SiO 2 protective film, was observed, and oxidation resistance was also insufficient. From these results, it is an urgent task to obtain a Cu-Mn alloy film having higher diffusion barrier properties and oxidation barrier properties (oxidation resistance).

본 발명의 목적은, 높은 배리어성을 구비하는 Ｃｕ-Ｍｎ합금막을 형성할 수 있는 Ｃｕ-Ｍｎ합금 스퍼터링 타겟재(Ｃｕ-Ｍｎ合金 sputtering target材), 그것을 사용한 박막 트랜지스터 배선 및 박막 트랜지스터를 제공하는 것이다.
An object of the present invention is to provide a Cu-Mn alloy sputtering target material capable of forming a Cu-Mn alloy film having a high barrier property, a thin film transistor wiring using the same, and a thin film transistor. .

본 발명의 제1태양에 의하면, 반도체 소자(半導體 素子)의 배선의 형성에 사용되는 Ｃｕ-Ｍｎ합금 스퍼터링 타겟재로서, 농도가 8원자％이상 30원자％이하의 Ｍｎ과, 불가피적 불순물(不可避的 不純物)을 포함하는 Ｃｕ-Ｍｎ합금으로 이루어지고, 상기 Ｃｕ-Ｍｎ합금의 평균 결정입경(平均 結晶粒徑)이 10μｍ이상 50μｍ이하인 Ｃｕ-Ｍｎ합금 스퍼터링 타겟재가 제공된다.According to the first aspect of the present invention, a Cu-MN alloy sputtering target material used for the formation of wiring of a semiconductor element, which has a concentration of 8 nm to 30 atom%, and an unavoidable impurity. The Cu-Mn alloy sputtering target material which consists of a Cu-Mn alloy containing a specific material, and whose average grain size of the Cu-Mn alloy is 10 micrometers or more and 50 micrometers or less is provided.

본 발명의 제2태양에 의하면, Ｃｕ-Ｍｎ합금막과, 순Ｃｕ막과, Ｃｕ-Ｍｎ합금막이 이 순서로 형성된 적층구조(積層構造)를 기판상에 구비하고, 상기 Ｃｕ-Ｍｎ합금막의 적어도 일방은, 제1태양에 기재된 Ｃｕ-Ｍｎ합금 스퍼터링 타겟재를 사용하여 형성되고, 농도가 8원자％이상 30원자％이하의 Ｍｎ과, 불가피적 불순물을 포함하는 Ｃｕ-Ｍｎ합금으로 이루어지는 박막 트랜지스터 배선이 제공된다.According to the second aspect of the present invention, there is provided a laminated structure in which a Cu-Mn alloy film, a pure Cu film, and a Cu-Mn alloy film are formed in this order on a substrate, and at least the Cu-Mn alloy film One side is formed using the Cu-Mn alloy sputtering target material of 1st aspect, The thin-film transistor wiring which consists of Cu-Mn alloy containing Mn of 8 atomic% or more and 30 atomic% or less and an unavoidable impurity. This is provided.

본 발명의 제3태양에 의하면, 상기 Ｍｎ의 농도가 8원자％이상 30원자％이하인 상기 Ｃｕ-Ｍｎ합금막중의 상기 Ｍｎ의 농도의 표준편차가 0.05원자％미만인 제2태양에 기재된 박막 트랜지스터 배선이 제공된다.According to the third aspect of the present invention, the thin film transistor wiring according to the second aspect wherein the standard deviation of the concentration of Mn in the Cu-Mn alloy film having a concentration of Mn of 8 atomic% or more and 30 atomic% or less is less than 0.05 atomic%. Is provided.

본 발명의 제4태양에 의하면, 제2 또는 제3태양에 기재된 박막 트랜지스터 배선이, ＩｎＧａＺｎＯ막으로 구성되는 산화물 반도체를 사이에 두고 상기 기판상에 형성되어 있는 박막 트랜지스터가 제공된다.
According to the fourth aspect of the present invention, there is provided a thin film transistor in which the thin film transistor wiring according to the second or third aspect is formed on the substrate with an oxide semiconductor composed of an INN film.

본 발명에 의하면, 높은 배리어성을 구비하는 Ｃｕ-Ｍｎ합금막을 형성할 수 있다.
According to the present invention, a Cu-Mn alloy film having high barrier property can be formed.

도1은, 본 발명의 하나의 실시형태에 관한 Ｃｕ-Ｍｎ합금 스퍼터링 타겟재가 장착된 스퍼터링 장치의 종단면도이다.
도2는, 본 발명의 하나의 실시형태에 관한 박막 트랜지스터의 개략적인 단면도이다.
도3은, 본 발명의 실시예1∼12 및 비교예1∼7에 관한 평가 샘플의 설명도로서, (a)는Ｃｕ-Ｍｎ/Ｃｕ/Ｃｕ-Ｍｎ적층막이 블록 모양으로 복수개 형성된 평가 샘플의 평면도이며, (b)는Ｃｕ-Ｍｎ/Ｃｕ/Ｃｕ-Ｍｎ적층막의 1블록을 나타내는 사시도이다.
도4는, 본 발명의 실시예1∼12 및 비교예1∼7에 관한 평가 샘플의 시트저항을 나타내는 그래프이다.
도5는, 본 발명의 실시예1,4,7,10 및 12∼15 또한 비교예8∼17에 관한 평가 샘플의 평면도이다.1 is a longitudinal cross-sectional view of a sputtering apparatus equipped with a Cu-Mn alloy sputtering target material according to one embodiment of the present invention.
2 is a schematic cross-sectional view of a thin film transistor according to one embodiment of the present invention.
3 is an explanatory view of evaluation samples according to Examples 1 to 12 and Comparative Examples 1 to 7 of the present invention, wherein (a) shows an evaluation sample in which a plurality of Cu-Mn / Cu / Cu-Mn laminated films are formed in a block shape. It is a top view, (b) is a perspective view which shows one block of the Cu-Mn / Cu / Cu-Mn laminated film.
4 is a graph showing sheet resistance of evaluation samples according to Examples 1 to 12 and Comparative Examples 1 to 7 of the present invention.
5 is a plan view of evaluation samples according to Examples 1, 4, 7, 10 and 12 to 15 of the present invention and Comparative Examples 8 to 17. FIG.

상기한 바와 같이, 비특허문헌3에 따라서 스퍼터링에 의하여 형성되는 Ｃｕ-Ｍｎ합금막을 포함하는 배선을 ＩＧＺＯ계ＴＦＴ에 적용한바, ＩＧＺＯ막에 대하여 충분한 확산 배리어성이 얻어지지 않았다. 즉, ＴＦＴ기판내의 영역에 따라서는 Ｃｕ-Ｍｎ합금막중의 Ｃｕ가 ＩＧＺＯ막중으로 확산해버려서 소자특성에 편차가 발생해버렸다. 또한 배선상에 ＳｉＯ2막으로 이루어지는 보호막을 형성할 때에, Ｃｕ-Ｍｎ합금막의 하층의 순Ｃｕ막에 대하여 충분한 산화 배리어성(내산화성)이 얻어지지 않고 순Ｃｕ막이 산화되어져서 배선의 저항값이 올라버렸다.As described above, a wiring including a Cu-Mn alloy film formed by sputtering according to Non-Patent Document 3 was applied to the IPO-based TFT, whereby sufficient diffusion barrier property was not obtained for the IPO film. In other words, depending on the area in the TFT substrate, Cu in the Cu-Mn alloy film diffused into the IO film, causing variations in device characteristics. In addition, when forming a protective film made of a SiO 2 film on the wiring, sufficient oxidation barrier resistance (oxidation resistance) is not obtained with respect to the pure Cu film under the Cu-Mn alloy film, and the pure Cu film is oxidized, whereby the resistance value of the wiring is increased. Climbed up.

본 발명자 등은, ＴＦＴ기판내에서 소자특성에 편차가 있었기 때문에, 확산 배리어성의 부족은 Ｃｕ-Ｍｎ합금막중의 기판내에서의 Ｍｎ의 농도 불균일성(濃度 nonuniformity)에 의한 것으로 추측하였다. 즉, ＩＧＺＯ막상의 Ｃｕ-Ｍｎ합금막에 열처리를 실시하여 ＭｎＯｘ를 형성할 때에, ＴＦＴ기판내의 Ｍｎ의 농도가 낮은 부분에서는 ＭｎＯｘ가 형성될 때까지 Ｃｕ가 ＩＧＺＯ막중으로 확산해버릴 것이라고 생각하였다. 또한 산화 배리어성이 부족해져 있기 때문에 Ｃｕ-Ｍｎ합금막중의 Ｍｎ의 농도의 적정화가 필요하다고 생각하였다.The present inventors and the like estimated that the lack of diffusion barrier property was caused by the concentration nonuniformity of Mn in the substrate in the Cu-Mn alloy film because of variations in device characteristics in the TFT substrate. In other words, when the Cu-Mn alloy film on the IOO film was subjected to heat treatment to form MnO, it was thought that Cu would diffuse into the IOO film until the MnO was formed in the low Mn concentration in the TFT substrate. In addition, since the oxidation barrier property was insufficient, it was considered that the concentration of Mn in the Cu-Mn alloy film needs to be optimized.

이러한 고찰을 기초로, 본 발명자 등은, Ｃｕ-Ｍｎ합금막의 ＩＧＺＯ막에 대한 확산 배리어성 및 순Ｃｕ막에 대한 산화 배리어성을 향상시키기 위해, Ｃｕ-Ｍｎ합금막의 형성에 사용하는 스퍼터링 타겟재의 조성 및 결정구조 등의 여러가지 특성을 검토하는 것부터 시작하여 예의 연구를 거듭했다. 그 결과, Ｃｕ-Ｍｎ합금 스퍼터링 타겟재중의 결정입경과, 이것을 사용하여 성막된 Ｃｕ-Ｍｎ합금막중의 Ｍｎ의 농도 불균일성과의 사이에는 상관관계가 있는 것을 발견했다. 또한 충분한 산화 배리어성을 얻기 위하여 필요한 Ｍｎ의 농도의 적정값에 관해서도 지식을 얻었다.Based on these considerations, the present inventors have proposed the composition of the sputtering target material used for forming the Cu-Mn alloy film in order to improve the diffusion barrier property of the Cu-Mn alloy film with respect to the IOO film and the oxidation barrier property with respect to the pure Cu film. He began to study various characteristics such as crystal structure and intensive research. As a result, it was found that there was a correlation between the grain size in the Cu-Mn alloy sputtering target material and the concentration nonuniformity of Mn in the Cu-Mn alloy film formed using the same. Moreover, knowledge was also obtained regarding the appropriate value of the concentration of Mn necessary for obtaining sufficient oxidation barrier properties.

본 발명은, 발명자 등이 발견한 상기 지식에 의거하는 것이다.This invention is based on the said knowledge discovered by the inventors.

<본 발명의 하나의 실시형태> One Embodiment of the Invention

(1)Ｃｕ-Ｍｎ합금 스퍼터링 타겟재(1) Cu-Mn alloy sputtering target material

이하에, 본 발명의 하나의 실시형태에 관한 구리-망간(Ｃｕ-Ｍｎ)합금 스퍼터링 타겟재(10)(후술의 도1을 참조)에 대하여 설명한다. Ｃｕ-Ｍｎ합금 스퍼터링 타겟재(10)는, 예를 들면 소정의 외경과 두께를 구비하는 원판모양으로 형성되고, 각종 반도체 소자의 배선의 형성 등에 사용되도록 구성된다.Hereinafter, the copper-manganese (Cu-Mn) alloy sputtering target material 10 (refer FIG. 1 of the following description) concerning one Embodiment of this invention is demonstrated. The Cu-Mn alloy sputtering target material 10 is formed in a disk shape having a predetermined outer diameter and thickness, for example, and is configured to be used for forming wirings of various semiconductor elements.

Ｃｕ-Ｍｎ합금 스퍼터링 타겟재(10)를 구성하는 Ｃｕ-Ｍｎ합금은, 순도가 모두 같은 3N(99.9%)이상의 무산소 구리(ＯＦＣ:Oxygen-Free Copper)와 순 망간(Ｍｎ)이 소정의 비율로 배합된 합금이다. 즉 Ｃｕ-Ｍｎ합금 스퍼터링 타겟재(10)는, 예를 들면 농도가 8원자％이상 30원자％이하의 Ｍｎ과, 불가피적 불순물을 포함하는 Ｃｕ-Ｍｎ합금으로 이루어진다. The Cu-Mn alloy constituting the Cu-Mn alloy sputtering target material 10 has 3N (99.9%) or more of oxygen-free copper (OFC) and pure manganese (Mn) at a predetermined ratio. It is a compounded alloy. That is, the Cu-Mn alloy sputtering target material 10 consists of Cu-Mn alloy containing Mn of 8 atomic% or more and 30 atomic% or less, and an unavoidable impurity, for example.

상기 소정농도의 Ｍｎ을 포함하는 Ｃｕ-Ｍｎ합금 스퍼터링 타겟재(10)를 사용하면, 이러한 농도와 대략 동등한 농도의 Ｍｎ을 포함하는 Ｃｕ-Ｍｎ합금막이 성막된다. Ｃｕ-Ｍｎ합금막중의 Ｍｎ의 농도가 상기 소정값 이상 즉, 예를 들면 8%이상이 됨으로써 예를 들면 후술하는 ＴＦＴ배선의 적층구조에 있어서 Ｃｕ-Ｍｎ합금막의 하층이 되는 순Ｃｕ막 등에 대하여 충분한 산화 배리어성을 얻을 수 있다. 또한 Ｃｕ-Ｍｎ합금막중의 Ｍｎ의 농도가 상기 소정값 이하, 즉 예를 들면 30%이하가 됨으로써 예를 들면 상기 적층구조에 있어서 ＩＧＺＯ막이나 순Ｃｕ막 등의 Ｃｕ-Ｍｎ합금막과 접촉하는 막중으로 Ｍｎ이 확산하는 것을 억제할 수 있다.When the Cu-Mn alloy sputtering target material 10 containing Mn of the predetermined concentration is used, a Cu-Mn alloy film containing Mn having a concentration approximately equal to this concentration is formed. The concentration of Mn in the Cu-Mn alloy film is higher than or equal to the predetermined value, that is, for example, 8% or more, and is sufficient for the pure Cu film to be the lower layer of the Cu-Mn alloy film, for example, in the laminated structure of the TFT wiring described later. Oxidation barrier property can be obtained. Further, the concentration of Mn in the Cu-Mn alloy film is less than or equal to the predetermined value, that is, 30% or less, for example, in the film in contact with a Cu-Mn alloy film such as an IO film or a pure Cu film in the laminated structure. As a result, the diffusion of Mn can be suppressed.

또한 Ｃｕ-Ｍｎ합금 스퍼터링 타겟재(10)를 구성하는 Ｃｕ-Ｍｎ합금은, 그 평균 결정입경이 예를 들면 10μｍ이상 50μｍ이하로 조정되어 있다. Moreover, the Cu-Mn alloy which comprises the Cu-Mn alloy sputtering target material 10 is adjusted to the average grain size, for example from 10 micrometers or more and 50 micrometers or less.

본 발명자 등이 발견한 상기의 결정입경과 Ｍｎ의 농도 불균일성과의 상관관계에 의하면, Ｃｕ-Ｍｎ합금 스퍼터링 타겟재(10)중의 결정입경이 미세해질수록, Ｃｕ-Ｍｎ합금 스퍼터링 타겟재(10)를 사용하여 성막한 Ｃｕ-Ｍｎ합금막중의 Ｍｎ의 농도 불균일성이 저감하고, ＴＦＴ기판면내의 Ｍｎ의 농도의 균일성이 향상한다. 따라서 상기와 같이 평균 결정입경을 예를 들면 50%이하로 함으로써 보다 균일한 Ｃｕ-Ｍｎ합금막을 형성할 수 있어 소자특성의 편차를 저감할 수 있다.According to the correlation between the crystal grain size and the concentration nonuniformity of Mn discovered by the present inventors, the Cu-Mn alloy sputtering target material 10 becomes smaller as the grain size in the Cu-Mn alloy sputtering target material 10 becomes finer. The density nonuniformity of Mn in the Cu-Mn alloy film formed using the film | membrane is reduced, and the uniformity of the density | concentration of Mn in a TFT board surface improves. Therefore, by making the average grain size below 50% as mentioned above, a more uniform Cu-Mn alloy film can be formed and the dispersion | variation in an element characteristic can be reduced.

이상과 같이 Ｃｕ-Ｍｎ합금 스퍼터링 타겟재(10)를 구성함으로써 이러한 Ｃｕ-Ｍｎ합금 스퍼터링 타겟재(10)를 사용하여 높은 확산 배리어성 및 산화 배리어성을 구비하는 Ｃｕ-Ｍｎ합금막을 형성할 수 있다.By constructing the Cu-Mn alloy sputtering target material 10 as described above, the Cu-Mn alloy sputtering target material 10 can be used to form a Cu-Mn alloy film having high diffusion barrier properties and oxidation barrier properties. .

Ｃｕ-Ｍｎ합금 스퍼터링 타겟재(10)를 구성하는 Ｃｕ-Ｍｎ합금은, 상기의 ＴＦＴ에서 확산배리어막으로서 사용되는 Ｍｏ나 Ｔｉ등에 비하여 재료 비용이 싸다. 상기 구성에 의하여 Ｃｕ-Ｍｎ합금 스퍼터링 타겟재(10)를 ＴＦＴ의 제조에 적합하게 적용할 수 있고, 예를 들면 배리어막 등을 Ｃｕ-Ｍｎ합금막으로 구성할 수 있기 때문에, ＴＦＴ나 액정패널의 제조비용의 대폭적인 저감을 도모할 수 있다.The Cu-Mn alloy constituting the Cu-Mn alloy sputtering target material 10 has a lower material cost than MO or Ti used as the diffusion barrier film in the above-mentioned TFT. According to the above configuration, the Cu-Mn alloy sputtering target material 10 can be suitably applied to the manufacture of TFTs. For example, a barrier film or the like can be constituted by a Cu-Mn alloy film. A significant reduction in manufacturing cost can be achieved.

(2)Ｃｕ-Ｍｎ합금 스퍼터링 타겟재의 제조방법 (2) Method of manufacturing Cu-Mn alloy sputtering target material

다음에 본 발명의 하나의 실시형태에 관한 Ｃｕ-Ｍｎ합금 스퍼터링 타겟재(10)의 제조방법에 대하여 설명한다.Next, the manufacturing method of the Cu-Mn alloy sputtering target material 10 which concerns on one Embodiment of this invention is demonstrated.

우선, 순도가 모두 같은 3N(99.9%)이상의 무산소 구리와 순Ｍｎ을 소정의 비율로 배합하고, 예를 들면 1100도 이상 1200도 이하의 온도에서 용해하고 주조하여, 예를 들면 농도가 8원자％이상 30원자％이하의 Ｍｎ과 불가피적 불순물을 포함하는 Ｃｕ-Ｍｎ합금의 잉곳(ingot)을 형성한다.First, 3N (99.9%) or more oxygen-free copper and pure Mn having the same purity are mixed at a predetermined ratio, and dissolved and cast at a temperature of, for example, 1100 or more and 1200 degrees or less, for example, at a concentration of 8 atomic%. An ingot of Cu-Mn alloy containing at least 30 atomic% or less of Mn and inevitable impurities is formed.

다음에 이 잉곳을 예를 들면 800도 이상 900도 이하의 온도에서 열간 단조(熱間鍛造)한 후, 예를 들면 50%이상 70%이하의 가공도가 되도록 냉간 압연(冷間壓延)을 한다. 여기에서 가공도라는 것은, 압연에 의한 잉곳의 두께의 감소율((압연후의 잉곳의 두께/압연전의 잉곳의 두께)×100(%))이다. Next, the ingot is hot forged at a temperature of 800 ° C. to 900 ° C., for example, and then cold rolled to have a workability of 50% to 70%, for example. . Here, the degree of work is the reduction rate ((thickness of ingot after rolling / thickness of ingot before rolling)) x 100 (%) of the thickness of the ingot by rolling.

계속하여 냉간 압연후의 잉곳에 대하여, 700도 이상 900도 이하의 온도에서 열처리를 실시하고, 잉곳을 구성하는 Ｃｕ-Ｍｎ합금의 재결정화를 도모한다.Subsequently, the ingot after cold rolling is heat-treated at a temperature of 700 ° C. to 900 ° C. to recrystallize the Cu-Mn alloy constituting the ingot.

여기에서 냉간 압연의 가공도와, 그 후의 열처리의 온도를 소정의 조합으로 함으로써 Ｃｕ-Ｍｎ합금중의 결정입경을 조정할 수 있다. 이 때, 열처리의 온도가 높으면 결정입경이 조대화한다. 구체적으로는, 냉간 압연의 가공도와 열처리의 온도와의 조합을 상기의 각각의 범위 내로부터 선택하고, 예를 들면 10μｍ이상 50μｍ이하의 미세결정립(微細結晶粒)으로 이루어지는 Ｃｕ-Ｍｎ합금을 얻는다.Here, the crystal grain size in Cu-Mn alloy can be adjusted by making into a predetermined combination the workability of cold rolling, and the temperature of subsequent heat processing. At this time, when the temperature of the heat treatment is high, the grain size becomes coarse. Specifically, the combination of the workability of cold rolling and the temperature of heat treatment is selected from the above ranges, and a Cu-Mn alloy composed of fine grains of 10 µm or more and 50 µm or less is obtained, for example.

그 후에 상기 소정의 결정구조가 된 잉곳에 경면연마(鏡面硏磨) 등의 기계가공을 실시하고, 예를 들면 소정의 외경 및 두께를 구비하는 원판모양으로 성형한다.Thereafter, machining such as mirror polishing is performed on the ingot having the predetermined crystal structure, and formed into a disk shape having a predetermined outer diameter and thickness, for example.

이상에 의하여Ｃｕ-Ｍｎ합금 스퍼터링 타겟재(10)가 제조된다.The Cu-Mn alloy sputtering target material 10 is manufactured by the above.

(3)Ｃｕ-Ｍｎ합금 스퍼터링 타겟재를 사용한 성막 방법 (3) Film deposition method using Cu-Mn alloy sputtering target material

다음에 본 발명의 하나의 실시형태에 관한 Ｃｕ-Ｍｎ합금 스퍼터링 타겟재(10)를 사용한 스퍼터링에 의하여 Ｃｕ-Ｍｎ합금막을 성막하는 방법에 대해서 도1을 사용하여 설명한다.Next, a method of forming a Cu-Mn alloy film by sputtering using the Cu-Mn alloy sputtering target material 10 according to one embodiment of the present invention will be described with reference to FIG. 1.

도1은, 본 발명의 하나의 실시형태에 관한 Ｃｕ-Ｍｎ합금 스퍼터링 타겟재(10)가 장착된 스퍼터링 장치(20)의 종단면도이다. 또, 도1에 나타내는 스퍼터링 장치(20)는 어디까지나 일례이며, Ｃｕ-Ｍｎ합금 스퍼터링 타겟재(10)는 이밖에 다양한 타입의 스퍼터링 장치에 장착하여 사용할 수 있다.Fig. 1 is a longitudinal sectional view of a sputtering apparatus 20 on which a Cu-Mn alloy sputtering target material 10 according to one embodiment of the present invention is mounted. In addition, the sputtering apparatus 20 shown in FIG. 1 is an example to the last, and the Cu-Mn alloy sputtering target material 10 can be attached to and used in various other sputtering apparatuses.

도1에 나타나 있는 바와 같이 스퍼터링 장치(20)는, 진공챔버(眞空 chamber)(21)를 구비하고 있다. 진공챔버(21)내의 상부에는 기판 지지부(22s)가 설치되고, 성막 대상이 되는 기판(S)이 성막되는 면을 하방으로 향해서 지지된다. 진공챔버(21)내의 바닥부에는 타겟 지지부(22t)가 설치되고, 예를 들면 Ｃｕ-Ｍｎ합금 스퍼터링 타겟재(10)가 기판(S)의 피성막면(被成膜面)과 대향하도록 스퍼터면을 상방으로 향해서 지지된다. 또 스퍼터링 장치(20)내에 복수의 기판(S)를 지지하고 이들 기판(S)을 일괄처리, 또는 연속처리 라도 좋다.As shown in FIG. 1, the sputtering apparatus 20 is equipped with the vacuum chamber 21. As shown in FIG. 22s of board | substrate support parts are provided in the upper part in the vacuum chamber 21, and the board | substrate S used as film-forming object is supported toward the downward direction. 22 t of target support parts are provided in the bottom part of the vacuum chamber 21, for example, the sputter | spatter so that the Cu-MN alloy sputtering target material 10 may face the film-forming film surface of the board | substrate S. FIG. The face is supported upward. Moreover, you may support the some board | substrate S in the sputtering apparatus 20, and these board | substrates S may be collectively processed or a continuous process.

또한 진공챔버(21)의 일방의 벽면에는 가스 공급관(23f)이 접속되고, 가스 공급관(23f)과 대향하는 타방의 벽면에는 가스 배기관(23v)이 접속되어 있다. 가스 공급관(23f)에는, 아르곤(Ａｒ)가스 등의 불활성 가스를 진공챔버(21)내로 공급하고 도면에 나타나 있지 않은 가스 공급계가 접속되어 있다. 가스 배기관(23v)에는, Ａｒ가스 등의 진공챔버(21)내의 분위기를 배기하고 도면에 나타나 있지 않은 가스 배기계가 접속되어 있다.Moreover, the gas supply pipe 23f is connected to one wall surface of the vacuum chamber 21, and the gas exhaust pipe 23v is connected to the other wall surface which opposes the gas supply pipe 23f. 23 f of gas supply pipes supply inert gas, such as argon (Ar) gas, into the vacuum chamber 21, and the gas supply system which is not shown in figure is connected. A gas exhaust system not shown in the drawing is connected to the gas exhaust pipe 23v to exhaust the atmosphere in the vacuum chamber 21 such as Ar gas.

이러한 스퍼터링 장치(20)에서 기판(S)에 대한 성막을 할 때는, Ａｒ가스 등을 진공챔버(21)내로 공급하고, Ｃｕ-Ｍｎ합금 스퍼터링 타겟재(10)에 부(負)의 고전압이 인가(印加)되고, 기판(S)에 정(正)의 고전압이 인가되도록 진공챔버(21)에 대하여 ＤＣ방전 전력을 투입한다.When forming the film on the substrate S in such a sputtering apparatus 20, Ar gas or the like is supplied into the vacuum chamber 21, and a negative high voltage is applied to the Cu-Mn alloy sputtering target material 10. DC discharge electric power is input to the vacuum chamber 21 so that a positive high voltage may be applied to the board | substrate S. As shown in FIG.

이에 따라 주로 Ｃｕ-Ｍｎ합금 스퍼터링 타겟재(10)와 기판(S)과의 사이에 플라즈마가 생성되고, 플러스의 아르곤(Ａｒ+)이온(G)이 Ｃｕ-Ｍｎ합금 스퍼터링 타겟재(10)의 스퍼터면에 충돌한다. Ａｒ+이온(G)의 충돌에 의하여Ｃｕ-Ｍｎ합금 스퍼터링 타겟재(10)로부터 빠져나가는 Ｃｕ 및 Ｍｎ의 스퍼터 입자(P)가 기판(S)의 피성막면으로 퇴적되어가고, 기판(S)상에는 Ｃｕ-Ｍｎ합금 스퍼터링 타겟재(10)와 대략 동등한 Ｍｎ의 농도를 구비하는 Ｃｕ-Ｍｎ합금막(M)이 형성된다. 즉 Ｃｕ-Ｍｎ합금막(M)은, 예를 들면 농도가 8원자％이상 30원자％이하의 Ｍｎ과 불가피적 불순물을 포함한다.As a result, plasma is mainly generated between the Cu-Mn alloy sputtering target material 10 and the substrate S, and positive argon (Ar +) ions G are formed in the Cu-Mn alloy sputtering target material 10. Collide against the sputter face. Sputter particles P of Cu and Mn that escape from the Cu-Mn alloy sputtering target material 10 due to the collision of Ar + ions G are deposited on the film formation surface of the substrate S, and the substrate S On the Cu-Mn alloy sputtering target material 10, a Cu-Mn alloy film M having a concentration of approximately Mn is formed. That is, the Cu-Mn alloy film M contains, for example, Mn having a concentration of 8 atomic% or more and 30 atomic% or less and inevitable impurities.

또한 이 때, 상기한 바와 같이 Ｃｕ-Ｍｎ합금 스퍼터링 타겟재(10)중의 평균 결정입경은 10μｍ이상 50μｍ이하로 미세하므로, Ｃｕ-Ｍｎ합금막(Ｍ)중의 Ｍｎ의 농도의 표준편차가 예를 들면 0.05원자％미만이면, Ｍｎ의 농도 불균일성이 적고 양호한 균일성을 구비하는 Ｃｕ-Ｍｎ합금막(M)이 형성된다. 본 발명자 등에 의하면, 때때로 플라즈마에 이상 방전을 생기게 하는 조대(粗大)한 결정립과는 달리, 미세결정립에는 플라즈마의 안정성을 저해하는 요인이 적다. 따라서 보다 안정되고 균일한 플라즈마가 유지됨으로써, 형성된 Ｃｕ-Ｍｎ합금막(Ｍ)중의 Ｍｎ의 농도의 균일성이 향상하는 것이라고 추측된다.At this time, as described above, since the average grain size in the Cu-Mn alloy sputtering target material 10 is fine to 10 μm or more and 50 μm or less, the standard deviation of the concentration of Mn in the Cu-Mn alloy film M is, for example. If it is less than 0.05 atomic%, the Cu-Mn alloy film M which has few uniformity of concentration of Mn, and has favorable uniformity is formed. According to the inventors of the present invention, unlike coarse crystal grains that sometimes cause abnormal discharge in plasma, microcrystal grains have few factors that hinder plasma stability. Therefore, it is guessed that the uniformity of the concentration of Mn in the formed Cu-Mn alloy film M improves by maintaining a more stable and uniform plasma.

이상의 본 실시형태에 의하면, Ｃｕ-Ｍｎ합금 스퍼터링 타겟재(10)를 사용하여 높은 확산 배리어성 및 산화 배리어성을 구비하는 Ｃｕ-Ｍｎ합금막을 형성할 수 있다. 이렇게 Ｃｕ-Ｍｎ합금막(M)이 형성된 기판(S)은, 예를 들면 원하는 배선 패턴으로 Ｃｕ-Ｍｎ합금막(M)을 패터닝 하여 배선이 형성된 후에, ＴＦＴ를 비롯한 각종 반도체 소자로서 이용된다.According to the present embodiment described above, the Cu-Mn alloy film having high diffusion barrier property and oxidation barrier property can be formed using the Cu-Mn alloy sputtering target material 10. Thus, the board | substrate S in which the Cu-Mn alloy film M was formed is used as various semiconductor elements including TFT, after wiring is formed by patterning the Cu-Mn alloy film M with a desired wiring pattern, for example.

(4)박막 트랜지스터의 구조 (4) Structure of thin film transistor

Ｃｕ-Ｍｎ합금 스퍼터링 타겟재(10)를 사용하여 형성한 Ｃｕ-Ｍｎ합금막은, 상기와 같이 예를 들면 ＩｎＧａＺｎＯ으로 구성되는 ＩＧＺＯ막을 구비하는 박막 트랜지스터 배선으로서 적용할 수 있다. 이하에 그 일례로서, 박막 트랜지스터로서의 ＩＧＺＯ계ＴＦＴ(30)의 구조에 대해서 도2를 사용하여 설명한다. 도2는 본 실시형태에 관한 ＩＧＺＯ계ＴＦＴ(30)의 개략적인 단면도이다.The Cu-Mn alloy film formed using the Cu-Mn alloy sputtering target material 10 can be applied as a thin film transistor wiring provided with an I / O film composed of, for example, an I n AAo as described above. In the following, as an example, the structure of the IOP system TFT 30 as a thin film transistor will be described with reference to FIG. Fig. 2 is a schematic cross sectional view of the IOP system TFT 30 according to the present embodiment.

도2에 나타나 있는 바와 같이 ＩＧＺＯ계ＴＦＴ(30)는, 예를 들면 글라스 기판(31)과, 글라스 기판(31)상에 형성된 게이트 전극(32)과, 게이트 전극(32)상의 소스 전극(35S) 및 드레인 전극(35Ｄ)(이하, 소스-드레인 전극(35S,35D)이라고도 한다)을 구비한다. 이들의 전극(32, 35S, 35D)은 예를 들면 소자(素子)별로 형성되고, 글라스 기판(31)은 예를 들면 소자별로 사각형 형상 등으로 절단되어 있다. 또는 글라스 기판(31)은, 복수의 ＩＧＺＯ계ＴＦＴ(30)가 어레이 모양으로 배열되어서 절단되어 있어도 좋다.As shown in FIG. 2, the IOP system TFT 30 is, for example, a glass substrate 31, a gate electrode 32 formed on the glass substrate 31, and a source electrode 35S on the gate electrode 32. ) And a drain electrode 35D (hereinafter also referred to as source-drain electrodes 35S and 35D). These electrodes 32, 35S and 35D are formed, for example, by elements, and the glass substrate 31 is cut into square shapes and the like, for example, by elements. Alternatively, the glass substrate 31 may be cut by arranging a plurality of IoT-based TFTs 30 in an array.

게이트 전극(32)에는, 예를 들면 도면에 나타나 있지 않은 게이트 배선이 접속되고, 게이트 전극(32)상에는 게이트 절연막(33)을 사이에 두고 소정의 패턴으로 성형된, 산화물 반도체로서의 채널부(34)가 형성되어 있다. 게이트 절연막(33)은, 예를 들면 질화 실리콘(ＳｉＮ) 또는 산화 실리콘(ＳｉＯ2) 등으로 이루어진다. 또한 채널부(34)는 예를 들면 ＩｎＧａＺｎＯ4을 원료로하고, 스퍼터링 등에 의하여 형성된 산화인듐갈륨아연(ＩｎＧａＺｎＯ:ＩＧＺＯ)막으로 이루어진다.For example, a gate wiring not shown in the figure is connected to the gate electrode 32, and the channel portion 34 as an oxide semiconductor is formed in a predetermined pattern on the gate electrode 32 with the gate insulating film 33 interposed therebetween. ) Is formed. The gate insulating film 33 is made of, for example, silicon nitride (SiI), silicon oxide (SiO 2 ), or the like. The channel portion 34 is made of, for example, an indium gallium zinc oxide (INO) film formed from IN 4 as a raw material and formed by sputtering or the like.

채널부(34)상에는, 채널부(34)가 구비하는 백채널(back channel)(34b)을 사이에 두고 소정의 패턴으로 성형된 소스-드레인 전극(35S, 35D)이 형성되어 있다. 소스-드레인 전극(35S, 35D)에는 도면에 나타나 있지 않은 소스-드레인 배선이 접속되어 있다. 소스-드레인 배선에는, 외부와 전기신호를 주고 받고 도면에 나타나 있지 않은 전극패드가 형성되어 있다.On the channel portion 34, source-drain electrodes 35S and 35D formed in a predetermined pattern are formed with the back channel 34b included in the channel portion 34 interposed therebetween. Source-drain wiring not shown in the figure is connected to the source-drain electrodes 35S and 35D. In the source-drain wirings, electrode pads, which are not shown in the drawing, are provided with the external device to exchange electrical signals.

주로, 소스-드레인 전극(35S, 35D), 소스-드레인 배선 및 전극패드 등에 의하여 본 실시형태에 관한 박막 트랜지스터(ＴＦＴ)배선이 구성된다.Mainly, the thin film transistor (TFT) wiring according to the present embodiment is configured by the source-drain electrodes 35S and 35D, the source-drain wiring, the electrode pad, and the like.

소스-드레인 전극(35S, 35D)을 포함하는 ＴＦＴ배선은, 글라스 기판(31)측으로부터 순서대로, Ｃｕ-Ｍｎ합금막으로서의 하부 배리어막(35b)과, 순Ｃｕ막으로서의 중간막(35m)과, Ｃｕ-Ｍｎ합금막으로서의 상부 배리어막(35t)이 이 순서로 적층된 적층구조를 구비한다.The TFT wiring including the source-drain electrodes 35S and 35D includes, in order from the glass substrate 31 side, a lower barrier film 35b as a Cu-Mn alloy film, an intermediate film 35m as a pure Cu film, An upper barrier film 35t as a Cu-Mn alloy film has a laminated structure laminated in this order.

하부 배리어막(35b) 및 상부 배리어막(35t)은, 어느 일방 혹은 양방이 상기의 Ｃｕ-Ｍｎ합금 스퍼터 타겟재(10)를 사용하여 형성되고, 예를 들면 농도가 8원자％이상 30원자％이하, 이러한 농도의 표준편차가 예를 들면 0.05원자％미만의 Ｍｎ과, 불가피적 불순물을 포함하는 Ｃｕ-Ｍｎ합금으로 이루어진다. 또한 하부 배리어막(35b) 및 상부 배리어막(35t)은, 예를 들면 막두께가 50ｎｍ이상 100ｎｍ이하로 형성되어 있다.Either one or both of the lower barrier film 35b and the upper barrier film 35t are formed using the Cu-Mn alloy sputter target material 10, and the concentration is, for example, 8 atomic% or more and 30 atomic%. Hereinafter, the standard deviation of such a concentration is made of, for example, Mn less than 0.05 atomic% and a Cu-Mn alloy containing unavoidable impurities. The lower barrier film 35b and the upper barrier film 35t are formed, for example, with a film thickness of 50 nm or more and 100 nm or less.

중간막(35m)은, 예를 들면 순도가 3N(99.9%)이상의 무산소 구리를 원료로하고, 스퍼터링 등에 의하여 형성된 순Ｃｕ로 이루어진다. 또한 중간막(35m)은 예를 들면 막두께가 200ｎｍ이상 300ｎｍ이하로 형성되어 있다.The interlayer film 35m is made of pure Cu formed by oxygen-free copper having a purity of 3N (99.9% or more), for example, and formed by sputtering or the like. The intermediate film 35m is formed, for example, with a film thickness of 200 nm or more and 300 nm or less.

이와 같이 저저항의 순Ｃｕ로 이루어지는 중간막(35m)을, Ｃｕ-Ｍｎ합금으로 이루어지는 배리어막(35b, 35t)이 에워싸는 구조로 함으로써 소스-드레인 전극(35S, 35D)나 ＴＦＴ배선의 저항을 억제할 수 있다. 또한 형성한 Ｃｕ-Ｍｎ/Ｃｕ/Ｃｕ-Ｍｎ적층막에 열처리를 실시함으로써 채널부(34)와 하부 배리어막(35b)과의 계면(ＩＧＺＯ막/Ｃｕ-Ｍｎ합금막)에 산화망간(ＭｎＯｘ)막이 형성되고, 예를 들면 하부 배리어막(35b)의 확산 배리어성을 높일 수 있다.In this manner, the intermediate film 35m made of pure Cu having a low resistance is surrounded by barrier films 35b and 35t made of Cu-Mn alloy to suppress the resistance of the source-drain electrodes 35S and 35D and the TFT wiring. Can be. Further, the formed Cu-Mn / Cu / Cu-Mn laminated film is subjected to a heat treatment, so that manganese oxide (MnOV) is formed at the interface between the channel portion 34 and the lower barrier film 35b (IEO film / Cu-Mn alloy film). A film is formed, for example, and the diffusion barrier property of the lower barrier film 35b can be improved.

또한 글라스 기판(31)상의 대략 전체면에는, 소스-드레인 전극(35S, 35D) 및 노출된 백채널(34b)을 덮으며 보호막(36)이 형성되어 있다.In addition, a protective film 36 is formed on the entire surface of the glass substrate 31 to cover the source-drain electrodes 35S and 35D and the exposed back channel 34b.

보호막(36)은, 예를 들면 플라즈마ＣＶＤ 등에 의하여 형성된 ＳｉＯ2로 이루어진다. 이에 따라 α-Ｓｉ계ＴＦＴ에서 보호막으로서 사용되는 질화 실리콘(ＳｉＮ)막 등을 그대로 적용했을 경우와 달리, 수소환원 분위기가 아닌 산화 분위기중에서 보호막(36)을 형성할 수 있다. 따라서 채널부(34)를 구성하는 ＩＧＺＯ막중의 산소가 결손되어 ＩＧＺＯ막이 구비하는 반도체특성이 금속적인 특성으로 변질되어버리는 것을 억제할 수 있다.The protective film 36 is, for example, made of SiO 2 or the like formed by plasma CVD. As a result, the protective film 36 can be formed in an oxidizing atmosphere other than a hydrogen reduction atmosphere, unlike when the silicon nitride (SiI) film or the like used in the α-Si based TFT is applied as it is. Therefore, it is possible to suppress that oxygen in the SiO film constituting the channel portion 34 is depleted and the semiconductor characteristics of the SiO film are deteriorated to metallic properties.

또한 보호막(36)의 형성시, 예를 들면 1산화 2질소(N2O)가스 등의 산화성 가스의 플라즈마에 의한 전처리를 더욱더 실시하면, 채널부(34)의 ＩＧＺＯ막중의 산소를 보충하고, 백채널(34b)의 표면을 산화하여 불활성화시킬 수 있다. N2O가스 등에 의한 전처리를 ＣＶＤ장치 내에서 한 후에, 예를 들면 N2O가스와 모노실란(ＳｉＨ4)가스와의 혼합가스를 사용한 플라즈마ＣＶＤ를 계속해서 ＳｉＯ2로 이루어지는 보호막(36)을 형성한다.Further, when the protective film 36 is formed, further pretreatment by plasma of an oxidizing gas such as dinitrogen monoxide (N 2 O) gas is further performed to supplement oxygen in the IOO film of the channel portion 34, The surface of the back channel 34b can be oxidized and inactivated. After pretreatment with N 2 O gas or the like in the CD device, the plasma film using a mixed gas of N 2 O gas and monosilane (SiH 4 ) gas is subsequently used to form a protective film 36 made of Si 2 . Form.

그러나 상기 방법에 의한 보호막(36)의 형성 시에는, 소스-드레인 전극(35S, 35D) 등의 배선도 산화 분위기에 노출되게 된다. 이 때문에 상기한 바와 같이, 비특허문헌3의 기재에 의거하여 제작한 ＩＧＺＯ계ＴＦＴ에 있어서는, 순Ｃｕ로 이루어지는 중간막의 산화가 원인으로 보여지는 배선의 저항값의 상승이 발생해버렸다.However, when the protective film 36 is formed by the above method, the wirings of the source-drain electrodes 35S and 35D and the like are also exposed to the oxidizing atmosphere. For this reason, as mentioned above, in the IOP system TFT manufactured based on description of the nonpatent literature 3, the resistance value of the wiring which appears to be caused by the oxidation of the intermediate film which consists of pure Cu has arisen.

그래서 본 실시형태에서는, 상부 배리어막(35t)이나 하부 배리어막(35b)의 Ｍｎ의 농도를 예를 들면 8원자％ 이상으로 하고 있다. 이에 따라 예를 들면 상부 배리어막(35t)의 산화 배리어성(내산화성)이 향상되고, N2O가스의 플라즈마 등의 산화 분위기중에서 하층인 중간막(35m)을 구성하는 순Ｃｕ의 산화를 억제할 수 있다.Therefore, in this embodiment, the concentration of Mn of the upper barrier film 35t and the lower barrier film 35b is, for example, 8 atomic% or more. As a result, for example, the oxidation barrier property (oxidation resistance) of the upper barrier film 35t is improved, and the oxidation of the pure Cu that constitutes the lower intermediate film 35m in an oxidizing atmosphere such as plasma of N 2 O gas can be suppressed. Can be.

또한 본 실시형태에서는, 상부 배리어막(35t)이나 하부 배리어막(35b)의 Ｍｎ의 농도를 예를 들면 30원자％이하로 하고 있다. 이에 따라 채널부(34)를 구성하는 ＩＧＺＯ막이나, 순Ｃｕ막으로서의 중간막(35m) 등 배리어막(35t, 35b)과 접촉하는 막으로의 Ｍｎ의 확산을 억제할 수 있다.In this embodiment, the concentration of Mn in the upper barrier film 35t and the lower barrier film 35b is, for example, 30 atomic% or less. As a result, the diffusion of Mn into the film in contact with the barrier films 35t and 35b, such as the IOO film constituting the channel portion 34 and the intermediate film 35m as the pure Cu film, can be suppressed.

또한 본 실시형태에서는, 상부 배리어막(35t)이나 하부 배리어막(35b)의 형성에 사용하는 Ｃｕ-Ｍｎ합금 스퍼터링 타겟재(10)는, 예를 들면 평균 결정입경이 10μｍ이상 50μｍ이하의 Ｃｕ-Ｍｎ합금으로 이루어진다. 이에 따라 예를 들면 하부 배리어막(35ｂ)중의 Ｍｎ의 농도의 균일성이 향상되고, 글라스 기판(31)상의 대략 전체면에 있어서 하부 배리어막(35b)의 확산 배리어성이 향상한다. 즉 열처리에 의하여 ＭｎＯｘ막을 형성할 때에, 하부 배리어막(35b)의 하층의 채널부(34)로의 Ｃｕ의 확산을 글라스 기판(31)상의 대략 전체면에 있어서 억제할 수 있다. 따라서 ＩＧＺＯ계ＴＦＴ(30)의 소자특성의 편차를 저감할 수 있고, ＩＧＺＯ계ＴＦＴ(30)이나 액정패널의 제조수율(製造收率)을 향상시킬 수 있다.In addition, in this embodiment, the Cu-MN alloy sputtering target material 10 used for formation of the upper barrier film 35t and the lower barrier film 35b is, for example, Cu- having an average grain size of 10 µm or more and 50 µm or less. It is made of Mn alloy. Thereby, for example, the uniformity of the concentration of Mn in the lower barrier film 35 'is improved, and the diffusion barrier property of the lower barrier film 35b is improved on almost the entire surface on the glass substrate 31. In other words, when the MnO film is formed by heat treatment, diffusion of Cu into the channel portion 34 under the lower barrier film 35b can be suppressed on the entire surface of the glass substrate 31. Therefore, the variation of the device characteristics of the IPO-based TFT 30 can be reduced, and the manufacturing yield of the IPO-based TFT 30 and the liquid crystal panel can be improved.

또, Ｃｕ-Ｍｎ합금 스퍼터링 타겟재(10)를 사용하여 형성가능한 ＴＦＴ의 구성은 상기에 기재의 것으로 한정되지 않는다. 예를 들면 상기와는 다른 막구성을 구비하는 ＩＧＺＯ계ＴＦＴ나, ＺｎＯ계ＴＦＴ, 또는 α-Ｓｉ계ＴＦＴ 등에도 Ｃｕ-Ｍｎ합금 스퍼터링 타겟재(10)를 사용할 수 있다. 또한 ＴＦＴ뿐만 아니라 Ｓｉ태양전지 소자 등의 Ｓｉ반도체를 사용한 각종 반도체 소자에 Ｃｕ-Ｍｎ합금 스퍼터링 타겟재(10)를 적용 가능하다.In addition, the structure of the TFT which can be formed using the Cu-Mn alloy sputtering target material 10 is not limited to the thing of the above description. For example, the Cu-Mn alloy sputtering target material 10 can also be used for an IOP-based TFT, a CN-based TFT, or an α-Si-based TFT having a film structure different from the above. Further, the Cu-Mn alloy sputtering target material 10 can be applied to various semiconductor devices using Si semiconductors such as Si solar cell devices.

이상, 본 발명의 실시형태에 대하여 구체적으로 설명했지만, 본 발명은 상기 실시형태로 한정되는 것이 아니라, 그 요지를 일탈하지 않는 범위에서 여러가지로 변경가능하다.As mentioned above, although embodiment of this invention was described concretely, this invention is not limited to the said embodiment, It can variously change in the range which does not deviate from the summary.

(실시예) (Example)

본 발명의 실시예에 관한 Ｃｕ-Ｍｎ합금막에 있어서의 산화 배리어성 및 확산 배리어성의 평가결과에 대해서 이하에 설명한다.Evaluation results of the oxidation barrier properties and the diffusion barrier properties in the Cu-Mn alloy film according to the embodiment of the present invention will be described below.

(1)산화 배리어성의 평가(1) Evaluation of oxidation barrier property

이하의 표1을 참조하면서, 산화 배리어성의 평가에 관한 실시예1∼12에 대하여 비교예1∼7과 함께 설명한다.With reference to the following Table 1, Examples 1-12 regarding evaluation of an oxidation barrier property are demonstrated with Comparative Examples 1-7.

[표1] Table 1

Figure 112012020791703-pat00001
Figure 112012020791703-pat00001

(평가 샘플의 제작)(Production of evaluation sample)

우선, 도3에 나타내는 실시예1∼12 및 비교예1∼7에 관한 평가 샘플을 이하의 순서로 제작하였다. 도3은, 실시예1∼12 및 비교예1∼7에 관한 평가 샘플의 설명도로서, (a)는Ｃｕ-Ｍｎ/Ｃｕ/Ｃｕ-Ｍｎ적층막이 블록 모양으로 복수개 형성된 평가 샘플의 평면도이며, (b)는Ｃｕ-Ｍｎ/Ｃｕ/Ｃｕ-Ｍｎ적층막의 1블록을 나타내는 사시도이다.First, the evaluation samples concerning Examples 1-12 and Comparative Examples 1-7 shown in FIG. 3 were produced in the following procedures. 3 is an explanatory view of evaluation samples according to Examples 1 to 12 and Comparative Examples 1 to 7, (a) is a plan view of evaluation samples in which a plurality of Cu-Mn / Cu / Cu-Mn laminated films are formed in a block shape, (b) is a perspective view which shows one block of the Cu-Mn / Cu / Cu-Mn laminated film.

50mm 사각형의 글라스 기판(51)상에, ＩｎＧａＺｎＯ4스퍼터링 타겟재를 사용하고, 스퍼터링에 의하여 30ｎｍ의 두께로 ＩＧＺＯ막(54)을 형성하였다.On the glass substrate 51 of 50mm square, InGaZnO 4 using a sputtering target material, which was formed in the IGZO film 54 to a thickness of 30nm by sputtering.

다음에 3mm사각형의 개구부를 2mm간격으로 100칸(세로10칸×가로10칸) 구비하는 메탈마스크(도면에는 나타내지 않는다)를, ＩＧＺＯ막(54)이 형성된 글라스 기판(51)상에 지지한 상태에서, Ｃｕ-Ｍｎ합금막(55b), 순Ｃｕ막(55m), Ｃｕ-Ｍｎ합금막(55t)을 이 순서로 적층하고, Ｃｕ-Ｍｎ/Ｃｕ/Ｃｕ-Ｍｎ적층막을 3mm사각형의 블록 모양으로 100개, ＩＧＺＯ막(54)상에 형성하였다.Next, a metal mask (not shown in the figure) provided with 100 squares (10 squares × 10 squares) with a 3 mm square opening at 2 mm intervals was supported on the glass substrate 51 on which the IO film 54 was formed. In this step, the Cu-Mn alloy film 55b, the pure Cu film 55m, and the Cu-Mn alloy film 55t are laminated in this order, and the Cu-Mn / Cu / Cu-Mn laminated film is formed into a 3 mm square block shape. 100 pieces were formed on the IOO film 54.

상하의 Ｃｕ-Ｍｎ합금막(55t, 55b)은 모두 순도가 모두 같은 3N의 무산소 구리 및 순Ｍｎ을 원료로하고, 상기 실시형태와 대략 동일한 순서로 제작된 외경이 100mm, 두께가 5mm의 원판모양의 Ｃｕ-Ｍｎ합금 스퍼터링 타겟재를 사용하고, 상기 실시형태와 동일한 방법의 스퍼터링에 의하여 50ｎｍ의 두께로 형성하였다. 다만 표1에 나타나 있는 바와 같이 실시예1∼12 및 비교예1∼7에 관련되는 평가 샘플마다 Ｍｎ의 농도 및 Ｃｕ-Ｍｎ합금중의 평균 결정입경이 다른 Ｃｕ-Ｍｎ합금 스퍼터링 타겟재를 준비하고, 이것을 사용하여 각 평가 샘플의 성막을 했다.The upper and lower Cu-Mn alloy films 55t and 55b are all made of 3N anoxic copper and pure Mn having the same purity, and have a disk shape having an outer diameter of 100 mm and a thickness of 5 mm, which are manufactured in approximately the same order as the above embodiment. By using a Cu-Mn alloy sputtering target material, it was formed to a thickness of 50 nm by sputtering in the same manner as in the above embodiment. However, as shown in Table 1, Cu-Mn alloy sputtering target materials having different Mn concentrations and average grain sizes in Cu-Mn alloys were prepared for each of the evaluation samples related to Examples 1 to 12 and Comparative Examples 1 to 7, and Using this, each evaluation sample was formed into a film.

Ｃｕ-Ｍｎ합금중의 상기 평균 결정입경은, 상기한 바와 같이, 잉곳의 냉간 압연시의 가공도와, 그 후의 열처리시의 온도를 적절하게 소정의 조합으로 함으로써 조정하였다. 구체적인 예를 들면, Ｍｎ의 농도가 13.9원자％로 조정된 실시예4에 있어서는, 가공도를 55%로 하고 열처리의 온도를 750도로 하여 40μm의 평균 결정입경을 얻었다.As described above, the average grain size in the Cu-Mn alloy was adjusted by appropriately combining the workability during cold rolling of the ingot and the temperature during subsequent heat treatment with a predetermined combination. For example, in Example 4 in which the concentration of Mn was adjusted to 13.9 atomic%, the average crystal grain size of 40 µm was obtained by setting the workability to 55% and the heat treatment temperature to 750 degrees.

순Ｃｕ막(55m)은 순도가 3N의 무산소 구리 스퍼터링 타겟재를 사용하고, 스퍼터링에 의하여 300ｎｍ의 두께로 형성하였다. ＩＧＺＯ막(54)을 포함하는 각 막의 스퍼터링 시의 성막 조건을 표2에 나타낸다.The pure Cu film 55m was formed to a thickness of 300 nm by sputtering using an oxygen-free copper sputtering target material having a purity of 3N. Table 2 shows the film formation conditions at the time of sputtering of each film including the SiO film 54.

[표2]  [Table 2]

Figure 112012020791703-pat00002
Figure 112012020791703-pat00002

다음에 ＣＶＤ장치를 사용하고, 도3에 나타내는 평가 샘플 각각을 N2O가스의 플라즈마에 노출시켰다. 이 때에, 예를 들면 두께가 100ｎｍ의 보호막을 형성할 때의 성막 시간이 2분정도인 것으로부터 비추어 보아, N2O가스의 플라즈마에 의한 노출시간을 1분간으로 하였다. 그 이외의 플라즈마 조건을 표3에 나타낸다.Next, using the CD device, each of the evaluation samples shown in FIG. 3 was exposed to plasma of N 2 O gas. At this time, for example, from the fact that the film formation time when forming a protective film having a thickness of 100 nm is about 2 minutes, the exposure time by plasma of N 2 O gas was set to 1 minute. Table 3 shows other plasma conditions.

[표3] [Table 3]

Figure 112012020791703-pat00003
Figure 112012020791703-pat00003

(시트저항(sheet resistance)의 측정) (Measurement of sheet resistance)

계속하여 상기한 바와 같이 제작한 실시예1∼12 및 비교예1∼7에 관한 평가 샘플 각각에 대해서, 각 평가 샘플이 구비하는 Ｃｕ-Ｍｎ/Ｃｕ/Ｃｕ-Ｍｎ적층막의 시트저항을 측정하였다. 측정방법에는, 3mm사각형의 각 적층막의 4모퉁이부근에 전극의 바늘을 대어서하는 밴더파우(van der Pauw)법을 사용하였다. 측정결과를 상기한 표1에 나타낸다. 또한 표1에 나타내는 측정결과를 그래프화한 것을 도4에 나타낸다. 도4는, Ｃｕ-Ｍｎ합금 스퍼터링 타겟재중에 포함되는 Ｍｎ의 농도와, 이것에 따라 형성되는 Ｃｕ-Ｍｎ/Ｃｕ/Ｃｕ-Ｍｎ적층막의 시트저항과의 관계를 나타내는 그래프다. 도4의 가로축은 Ｃｕ-Ｍｎ합금 스퍼터링 타겟재중에 포함되는 Ｍｎ의 농도(원자％）이며, 세로축은 대응하는 Ｃｕ-Ｍｎ/Ｃｕ/Ｃｕ-Ｍｎ적층막의 시트저항(mΩ/□)이다.Subsequently, the sheet resistance of the Cu-Mn / Cu / Cu-Mn laminated film which each evaluation sample comprises was measured about each of the evaluation samples produced in Examples 1-12 and Comparative Examples 1-7 which were produced as mentioned above. As a measuring method, the van der Pauw method which applies the needle of an electrode to the four corners of each laminated film of a 3 mm square was used. The measurement results are shown in Table 1 above. 4 shows a graph of the measurement results shown in Table 1. FIG. Fig. 4 is a graph showing the relationship between the concentration of Mn contained in the Cu-Mn alloy sputtering target material and the sheet resistance of the Cu-Mn / Cu / Cu-Mn laminated film formed accordingly. 4, the horizontal axis shows the concentration of Mn (atomic%) contained in the Cu-Mn alloy sputtering target material, and the vertical axis shows the sheet resistance (mΩ / □) of the corresponding Cu-Mn / Cu / Cu-Mn laminated film.

표1 및 도4에 나타나 있는 바와 같이 Ｃｕ-Ｍｎ합금 스퍼터링 타겟재중의 Ｍｎ의 농도가 실시예1∼12와 같이 8원자％이상 30원자％이하의 범위내에서는, 형성되는 적층막의 시트저항은 대략 70mΩ/□의 일정값을 나타냈다. 그러나 비교예1 및 2와 같이 Ｍｎ의 농도가 8원자％미만에서는, 시트저항이 급격하게 상승하였다. 또한 비교예3∼7과 같이, Ｍｎ의 농도가 30원자％를 넘은 경우에도 시트저항의 상승이 보였다.As shown in Tables 1 and 4, when the concentration of Mn in the Cu-Mn alloy sputtering target material is within the range of 8 atomic% or more and 30 atomic% or less as in Examples 1 to 12, the sheet resistance of the laminated film formed is approximately. The fixed value of 70 m (ohm) / square was shown. However, as in Comparative Examples 1 and 2, when the concentration of Mn was less than 8 atomic%, the sheet resistance rapidly increased. As in Comparative Examples 3 to 7, the increase in sheet resistance was observed even when the concentration of Mn exceeded 30 atomic%.

Ｍｎ의 농도가 8원자％미만에 있어서의 이러한 시트저항의 상승은, 형성되는 Ｃｕ-Ｍｎ합금막(55t)의 산화 배리어성이 낮고, 순Ｃｕ막(55m)이 산화되어 고저항화 해버린 것에 의한 것이라고 생각된다. 또한 Ｍｎ의 농도가 30원자％를 넘었을 경우의 시트저항의 상승은, Ｃｕ-Ｍｎ합금막(55t, 55ｂ)중의 Ｍｎ이 순Ｃｕ막(55m)중으로 확산하여 순Ｃｕ막(55m)이 고저항화해버린 것에 의한 것이라고 생각된다. 이러한 Ｍｎ의 확산은, 하층의 ＩＧＺＯ막(54)에 대해서도 일어나고 있다고 생각된다.This increase in sheet resistance when the concentration of Mn is less than 8 atomic% is because the oxidation barrier property of the Cu-Mn alloy film 55t formed is low, and the pure Cu film 55m is oxidized to increase the resistance. I think it is due. In addition, when the concentration of Mn exceeds 30 atomic%, the increase in sheet resistance causes Mn in the Cu-Mn alloy films 55t and 55kV to diffuse into the pure Cu film 55m so that the pure Cu film 55m has high resistance. It seems to be due to reconciliation. It is thought that such diffusion of Mn occurs also in the lower IOP film 54.

이상의 결과로부터, Ｃｕ-Ｍｎ합금 스퍼터링 타겟재를 구성하는 Ｃｕ-Ｍｎ합금이, 8원자％이상 30원자％이하의 Ｍｎ의 농도를 구비하고 있으면, 양호한 산화 배리어성을 구비하는 Ｃｕ-Ｍｎ합금막을 형성할 수 있는 것을 알았다.From the above results, when the Cu-Mn alloy constituting the Cu-Mn alloy sputtering target material has a concentration of Mn of 8 atomic% or more and 30 atomic% or less, a Cu-Mn alloy film having a good oxidation barrier property is formed. I knew I could.

(2)확산 배리어성의 평가 (2) Evaluation of diffusion barrier property

다음에 이하의 표4를 참조하면서, 확산 배리어성의 평가에 관한 실시예1,4,7,10 및 12∼15에 대하여 비교예8∼17과 함께 설명한다.Next, referring to Table 4 below, Examples 1, 4, 7, 10, and 12 to 15 regarding diffusion barrier properties will be described together with Comparative Examples 8 to 17. FIG.

[표4] [Table 4]

Figure 112012020791703-pat00004
Figure 112012020791703-pat00004

(평가 샘플의 제작) (Production of evaluation sample)

우선, 도5에 나타내는 실시예1,4,7,10 및 12∼15 또한 비교예8∼17에 관한 평가 샘플을 이하의 순서로 제작하였다. 도5는 실시예1,4,7,10 및 12∼15 또한 비교예8∼17에 관한 평가 샘플의 평면도이다.First, Example 1, 4, 7, 10, and 12-15 shown in FIG. 5 and the evaluation sample regarding Comparative Examples 8-17 were produced in the following procedures. 5 is a plan view of evaluation samples according to Examples 1, 4, 7, 10, and 12 to 15 and Comparative Examples 8 to 17. FIG.

3mm사각형의 개구부를 2mm간격으로 100칸(세로10칸×가로10칸) 구비하는 메탈마스크(도면에는 나타내지 않는다)를, 50mm사각형의 글라스 기판(61)상에 지지한 상태에서, Ｃｕ-Ｍｎ합금막(65)을 글라스 기판(61)상에 직접 성막하고, Ｃｕ-Ｍｎ합금의 단막(單膜)을 3mm사각형의 블록 모양으로 100개 형성하였다. Cu-MN alloy in a state in which a metal mask (not shown) provided with 100 squares (10 squares x 10 squares) with a 3 mm square opening at 2 mm intervals is supported on a 50 mm square glass substrate 61. A film 65 was formed directly on the glass substrate 61, and 100 single films of Cu-Mn alloy were formed in a 3 mm square block shape.

Ｃｕ-Ｍｎ합금막(65)은, 상기 산화 배리어성의 평가시와 동일한 원료 및 순서로 제작된 외경이 100mm, 두께가 5mm의 원판모양의 Ｃｕ-Ｍｎ합금 스퍼터링 타겟재를 사용하고, 상기 표2의 Ｃｕ-Ｍｎ합금막과 동일조건의 스퍼터링에 의하여 막두께만이 상기와 다른 500ｎｍ의 두께로 형성하였다. 다만 표4에 나타나 있는 바와 같이 실시예1,4,7,10 및 12∼15 또한 비교예8∼17에 관한 평가 샘플별로, Ｍｎ의 농도 및 Ｃｕ-Ｍｎ합금중의 평균 결정입경이 다른 Ｃｕ-Ｍｎ합금 스퍼터링 타겟재를 준비하고, 이것을 사용하여 각 평가 샘플의 성막을 했다.The Cu-Mn alloy film 65 uses a disk-shaped Cu-Mn alloy sputtering target material having an outer diameter of 100 mm and a thickness of 5 mm, produced in the same raw material and procedure as in the evaluation of the oxidation barrier property. By sputtering under the same conditions as the Cu-Mn alloy film, only the film thickness was formed to a thickness of 500 nm different from the above. However, as shown in Table 4, Examples 1, 4, 7, 10, and 12 to 15, Cu-, which differ in the concentration of Mn and the average grain size of Cu-Mn alloy for each of the evaluation samples in Comparative Examples 8 to 17, were used. A Mn alloy sputtering target material was prepared, and each evaluation sample was formed into a film using this.

이 중에서 실시예1,4,7,10 및 12에 대해서는, 상기의 산화 배리어성의 평가에 있어서, 이들과 번호가 중복하는 실시예와 동일한 조건으로 제작된 Ｃｕ-Ｍｎ합금 스퍼터링 타겟재를 사용하여 성막하였다. 즉 상기와 같이 Ｍｎ의 농도가 13.9원자％의 실시예4에 있어서는, 가공도를 55%로 하고 열처리의 온도를 750도로 하여, 40μm의 평균 결정입경을 얻었다.Among these, Examples 1, 4, 7, 10, and 12 were formed by using Cu-Mn alloy sputtering target material produced under the same conditions as those in the above example where the numbers thereof overlap in the evaluation of the oxidation barrier properties. It was. That is, in Example 4 whose concentration of Mn was 13.9 atomic%, the average crystal grain size of 40 µm was obtained by setting the workability to 55% and the heat treatment temperature to 750 degrees.

또한 비교예8∼17에 대해서는, 각각이 실시예1,4,7,10 및 12∼15중 어느 하나와 동등한 Ｍｎ의 농도를 구비하고, 평균 결정입경에 관해서는 소정값로부터 벗어나는 값이 되는 Ｃｕ-Ｍｎ합금 스퍼터링 타겟재를 사용하여 성막하였다. 구체적인 예를 들면, 실시예4와 동등한 13.9원자％의 Ｍｎ의 농도를 구비하는 비교예11에 있어서는, 가공도를 55%로 하고 열처리의 온도를 870도로 하여 70μm의 평균 결정입경을 얻었다.In addition, for Comparative Examples 8 to 17, each has a concentration of Mn equivalent to any one of Examples 1, 4, 7, 10, and 12 to 15, and the average crystal grain size is a value that deviates from a predetermined value by Cu. It formed into a film using Mn alloy sputtering target material. For example, in Comparative Example 11 having a concentration of Mn of 13.9 atomic% equivalent to that of Example 4, the average crystal grain size of 70 µm was obtained at a workability of 55% and a temperature of heat treatment of 870 degrees.

(Ｍｎ의 농도의 측정)(Measurement of Mn Concentration)

계속하여 상기와 같이 제작한 실시예1,4,7,10 및 12∼15 또한 비교예8∼17에 관한 평가 샘플 각각에 대해서, 각 평가 샘플이 구비하는 Ｃｕ-Ｍｎ합금막(65)의 Ｍｎ의 농도를 100블록 모두에 대하여 측정하고, Ｍｎ의 농도의 평균치 및 표준편차를 구하였다. 측정방법에는 에너지 분산형 X선분광법(Energy-Dispersive X-ray spectroscopy)을 사용하였다. 측정결과를 상기의 표4에 나타낸다.  Subsequently, for each of the evaluation samples according to Examples 1, 4, 7, 10, and 12 to 15 and Comparative Examples 8 to 17, the Mn of the Cu-Mn alloy film 65 included in each of the evaluation samples was prepared. The concentration of was measured for all 100 blocks, and the average value and standard deviation of the concentration of Mn were determined. Energy-dispersive X-ray spectroscopy was used for the measurement. The measurement results are shown in Table 4 above.

표4에 나타나 있는 바와 같이 평균 결정입경이 50μｍ이하의 Ｃｕ-Ｍｎ합금 스퍼터링 타겟재를 사용하여 Ｃｕ-Ｍｎ합금막(65)을 형성한 평가 샘플에서는, Ｃｕ-Ｍｎ합금막(65)중의 Ｍｎ의 농도의 표준편차는 대강 0.05원자％보다 작다는 결과였다. 또한 평균 결정입경이 미세할수록 막중의 Ｍｎ의 농도의 표준편차는 작았다.As shown in Table 4, in the evaluation sample in which the Cu-Mn alloy film 65 was formed using a Cu-Mn alloy sputtering target material having an average grain size of 50 μm or less, the Mn in the Cu-Mn alloy film 65 was measured. The standard deviation of the concentration was approximately less than 0.05 atomic%. The finer the average grain size, the smaller the standard deviation of the concentration of Mn in the film.

표준편차(σ)에 대하여, 통계학상, 측정치의 99.7%가 포함된다고 하는 평균치±3σ의 범위에서 보면, 본 실시예에 있어서는, 평균 결정입경이 50μｍ이하이고 3σ는 ±0.15원자％미만이 되어 있어, 충분히 작은 편차라고 말할 수 있다.With respect to the standard deviation (σ), in the range of the average value ± 3σ, which statistically includes 99.7% of the measured value, in this example, the average grain size is 50 μm or less and 3σ is less than ± 0.15 atomic%. It can be said that the deviation is small enough.

이상의 결과로부터, Ｃｕ-Ｍｎ합금 스퍼터링 타겟재를 구성하는 Ｃｕ-Ｍｎ합금이 10μｍ이상 50μｍ이하의 평균 결정입경을 구비하고 있으면, Ｍｎ의 농도의 균일성이 양호한 Ｃｕ-Ｍｎ합금막을 형성할 수 있고, Ｃｕ-Ｍｎ합금막의 대략 전체영역에 있어서 양호한 확산 배리어성이 얻어진다는 것을 알 수 있었다.
From the above results, if the Cu-Mn alloy constituting the Cu-Mn alloy sputtering target material has an average grain size of 10 μm or more and 50 μm or less, a Cu-Mn alloy film having a uniform uniformity of Mn concentration can be formed. It was found that good diffusion barrier properties were obtained in almost the entire region of the Cu-Mn alloy film.

10 : Ｃｕ-Ｍｎ합금 스퍼터링 타겟재
20 : 스퍼터링 장치
30 :ＩＧＺＯ계ＴＦＴ(박막 트랜지스터)
31 : 글라스 기판
32 : 게이트 전극
33 : 게이트 절연막
34 : 채널부(산화물 반도체)
35b : 하부 배리어막(Ｃｕ-Ｍｎ합금막)
35D : 드레인 전극
35m : 중간막(순Ｃｕ막)
35S : 소스 전극
35t : 상부 배리어막(Ｃｕ-Ｍｎ합금막)
36 : 보호막10: Cu-Mn alloy sputtering target material
20: sputtering device
30: IOP system TFT (thin film transistor)
31: glass substrate
32: gate electrode
33: Gate insulating film
34: channel portion (oxide semiconductor)
35b: lower barrier film (Cu-Mn alloy film)
35D: drain electrode
35m: middle film
35S: source electrode
35t: upper barrier film (Cu-Mn alloy film)
36: protective film

Claims (4)

반도체 소자(半導體素子)의 배선(配線)의 형성에 사용되는 Ｃｕ-Ｍｎ합금 스퍼터링 타겟재(Ｃｕ-Ｍｎ合金 sputtering target材)로서,
농도가 8원자％이상 30원자％이하의 Ｍｎ과 불가피적 불순물(不可避的 不純物)을 포함하는 Ｃｕ-Ｍｎ합금으로 이루어지고,
상기 Ｃｕ-Ｍｎ합금의 평균 결정입경(平均 結晶粒徑)이 10μｍ이상 50μｍ이하인 것을 특징으로 하는 Ｃｕ-Ｍｎ합금 스퍼터링 타겟재.
As a Cu-Mn alloy sputtering target material used for formation of the wiring of a semiconductor element,
Consisting of Cu-Mn alloy containing Mn having a concentration of 8 atomic% or more and 30 atomic% or less and unavoidable impurities,
Cu-Mn alloy sputtering target material, characterized in that the average grain size of the Cu-Mn alloy is 10 µm or more and 50 µm or less.
Ｃｕ-Ｍｎ합금막(Ｃｕ-Ｍｎ合金膜)과 순Ｃｕ막(純Ｃｕ膜)과 Ｃｕ-Ｍｎ합금막이 이 순서로 형성된 적층구조(積層構造)를 기판상에 구비하고,
상기 Ｃｕ-Ｍｎ합금막의 적어도 일방은,
제1항의 Ｃｕ-Ｍｎ합금 스퍼터링 타겟재를 사용하여 형성되고,
농도가 8원자％이상 30원자％이하의 Ｍｎ과 불가피적 불순물을 포함하는 Ｃｕ-Ｍｎ합금으로 이루어지는
것을 특징으로 하는 박막 트랜지스터 배선(薄膜 transistor 配線).
A laminated structure in which the Cu-Mn alloy film (Cu-Mｎ alloy), the pure Cu film, and the Cu-Mn alloy film is formed in this order is provided on the substrate.
At least one of the Cu-Mn alloy film,
It is formed using the Cu-Mn alloy sputtering target material of claim 1,
Consisting of Cu-Mn alloy containing Mn having a concentration of 8 atomic% or more and 30 atomic% or less and unavoidable impurities
Thin-film transistor wiring characterized in that the (薄膜 transistor 配線).
제2항에 있어서,
상기 Ｍｎ의 농도가 8원자％이상 30원자％이하인 상기 Ｃｕ-Ｍｎ합금막중의 상기 Ｍｎ의 농도의 표준편차가 0.05원자％미만인 것을 특징으로 하는 박막 트랜지스터 배선.
3. The method of claim 2,
A thin film transistor wiring, wherein a standard deviation of the concentration of Mn in the Cu-Mn alloy film having a concentration of Mn of 8 atom% to 30 atom% is less than 0.05 atom%.
제2항 또는 제3항의 박막 트랜지스터 배선이, ＩｎＧａＺｎＯ막으로 구성되는 산화물 반도체(酸化物 半導體)를 사이에 두고 상기 기판상에 형성되는 것을 특징으로 하는 박막 트랜지스터.The thin film transistor wiring of Claim 2 or 3 is formed on the said board | substrate with the oxide semiconductor comprised from an INN film | membrane.
KR1020120026338A 2011-09-09 2012-03-15 Cu-Mn ALLOY SPUTTERING TARGET MATERIAL, THIN FILM TRANSISTOR WIRE AND THIN FILM TRANSISTOR USING THE SAME KR101323151B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011196992 2011-09-09
JPJP-P-2011-196992 2011-09-09

Publications (2)

Publication Number Publication Date
KR20130028622A KR20130028622A (en) 2013-03-19
KR101323151B1 true KR101323151B1 (en) 2013-10-30

Family

ID=47924051

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120026338A KR101323151B1 (en) 2011-09-09 2012-03-15 Cu-Mn ALLOY SPUTTERING TARGET MATERIAL, THIN FILM TRANSISTOR WIRE AND THIN FILM TRANSISTOR USING THE SAME

Country Status (3)

Country Link
JP (1) JP2013067857A (en)
KR (1) KR101323151B1 (en)
CN (1) CN102994952A (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015159132A (en) * 2012-06-14 2015-09-03 パナソニック株式会社 thin film transistor
JP6376438B2 (en) 2013-05-31 2018-08-22 日立金属株式会社 Cu-Mn alloy sputtering target material and method for producing the same
US9627515B2 (en) 2013-10-03 2017-04-18 Joled Inc. Method of manufacturing thin-film transistor substrate
US20150155313A1 (en) 2013-11-29 2015-06-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2015087466A1 (en) * 2013-12-10 2015-06-18 株式会社Ｊｏｌｅｄ Thin film transistor substrate and production method for thin film transistor substrate
US10760156B2 (en) * 2017-10-13 2020-09-01 Honeywell International Inc. Copper manganese sputtering target
US11035036B2 (en) * 2018-02-01 2021-06-15 Honeywell International Inc. Method of forming copper alloy sputtering targets with refined shape and microstructure

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008261895A (en) 2007-04-10 2008-10-30 Tohoku Univ Liquid crystal display device and method for manufacturing the same
KR20090049996A (en) * 2007-11-14 2009-05-19 후지쯔 마이크로일렉트로닉스 가부시키가이샤 Semiconductor device and method for manufacturing the same
JP2010050112A (en) 2008-08-19 2010-03-04 Tohoku Univ Liquid crystal display, and method of manufacturing the same
KR20110095825A (en) * 2010-02-19 2011-08-25 가부시키가이샤 고베 세이코쇼 Thin film transistor substrate and display device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3975414B2 (en) * 1997-11-28 2007-09-12 日立金属株式会社 Sputtering copper target and method for producing the same
JP2005232509A (en) * 2004-02-18 2005-09-02 Mitsui Mining & Smelting Co Ltd METHOD FOR MANUFACTURING Mn ALLOY SPUTTERING TARGET, AND Mn ALLOY SPUTTERING TARGET MANUFACTURED THEREBY
US7940361B2 (en) * 2004-08-31 2011-05-10 Advanced Interconnect Materials, Llc Copper alloy and liquid-crystal display device
TWI282031B (en) * 2004-08-31 2007-06-01 Univ Tohoku Nat Univ Corp Copper alloy and a liquid crystal display device
JP2006322039A (en) * 2005-05-18 2006-11-30 Sumitomo Metal Mining Co Ltd Sputtering target
JP4756458B2 (en) * 2005-08-19 2011-08-24 三菱マテリアル株式会社 Mn-containing copper alloy sputtering target with less generation of particles
EP1990432B1 (en) * 2006-02-28 2012-04-11 Advanced Interconnect Materials, LLC Semiconductor device, its manufacturing method, and sputtering target material for use in the method
JP4955008B2 (en) * 2006-10-03 2012-06-20 Ｊｘ日鉱日石金属株式会社 Cu-Mn alloy sputtering target and semiconductor wiring
TW200827463A (en) * 2006-10-12 2008-07-01 Ulvac Inc Conductive film forming method, thin film transistor, panel with thin film transistor and thin film transistor manufacturing method
JP5280715B2 (en) * 2008-03-18 2013-09-04 株式会社ジャパンディスプレイセントラル Wiring formation method
JP2011091364A (en) * 2009-07-27 2011-05-06 Kobe Steel Ltd Wiring structure and method of manufacturing the same, as well as display apparatus with wiring structure
JP2011077116A (en) * 2009-09-29 2011-04-14 Sharp Corp Wiring structure and display device having the same
KR102007134B1 (en) * 2009-11-27 2019-08-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method for manufacturing the same
JP5491845B2 (en) * 2009-12-16 2014-05-14 株式会社Ｓｈカッパープロダクツ Sputtering target material

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008261895A (en) 2007-04-10 2008-10-30 Tohoku Univ Liquid crystal display device and method for manufacturing the same
KR20090049996A (en) * 2007-11-14 2009-05-19 후지쯔 마이크로일렉트로닉스 가부시키가이샤 Semiconductor device and method for manufacturing the same
JP2010050112A (en) 2008-08-19 2010-03-04 Tohoku Univ Liquid crystal display, and method of manufacturing the same
KR20110095825A (en) * 2010-02-19 2011-08-25 가부시키가이샤 고베 세이코쇼 Thin film transistor substrate and display device

Also Published As

Publication number Publication date
KR20130028622A (en) 2013-03-19
JP2013067857A (en) 2013-04-18
CN102994952A (en) 2013-03-27

Similar Documents

Publication Publication Date Title
KR101323151B1 (en) Cu-Mn ALLOY SPUTTERING TARGET MATERIAL, THIN FILM TRANSISTOR WIRE AND THIN FILM TRANSISTOR USING THE SAME
JP5584436B2 (en) Method for manufacturing thin film transistor substrate
TWI580796B (en) Tantalum sputtering target and its manufacturing method
WO2010103587A1 (en) THIN FILM TRANSISTOR HAVING A BARRIER LAYER AS A CONSTITUTING LAYER AND Cu-ALLOY SPUTTERING TARGET USED FOR SPUTTER FILM FORMATION OF THE BARRIER LAYER
JP2013253309A (en) Cu-Mn ALLOY SPUTTERING TARGET, LAMINATED WIRING OF SEMICONDUCTOR ELEMENT USING THE SAME, AND METHOD FOR MANUFACTURING LAMINATED WIRING
KR101515341B1 (en) Method for producing copper material for use as sputtering target
TW201307586A (en) Cu ALLOY FILM, AND DISPLAY DEVICE AND ELECTRONIC DEVICE EACH EQUIPPED WITH SAME
KR101289611B1 (en) Silicon device structure and sputtering target material used in forming the same
US20160345425A1 (en) Wiring film for flat panel display
KR101927574B1 (en) Tantalum sputtering target and method for producing same
JP5491947B2 (en) Al alloy film for display devices
EP3795713A1 (en) Multilayer film and ag alloy sputtering target
JP5580619B2 (en) Thin film transistor substrate and display device
JP6091911B2 (en) Cu-Mn alloy sputtering target material, method for producing Cu-Mn alloy sputtering target material, and semiconductor element
JPWO2020003667A1 (en) Aluminum alloy film, manufacturing method thereof, and thin film transistor
JP2012189725A (en) WIRING FILM AND ELECTRODE USING Ti ALLOY BARRIER METAL AND Ti ALLOY SPUTTERING TARGET
JP2010238800A (en) Al ALLOY FILM FOR DISPLAY, THIN FILM TRANSISTOR SUBSTRATE AND DISPLAY
US8598580B2 (en) Wiring structure, display apparatus, and semiconductor device
JP5416470B2 (en) Display device and Cu alloy film used therefor
WO2010082638A1 (en) Cu alloy film and display device
TWI585214B (en) Aluminum alloy sputtering target
KR20210011455A (en) Aluminum alloy target and its manufacturing method
JP2012109465A (en) Metal wiring film for display unit
JP2021064655A (en) Wiring structure and target material

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170920

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181004

Year of fee payment: 6