KR101313176B1 - Continuous Mass Production Method of Semiconductor Nanowires with Controlled Lengths - Google Patents

Continuous Mass Production Method of Semiconductor Nanowires with Controlled Lengths Download PDF

Info

Publication number
KR101313176B1
KR101313176B1 KR1020110039300A KR20110039300A KR101313176B1 KR 101313176 B1 KR101313176 B1 KR 101313176B1 KR 1020110039300 A KR1020110039300 A KR 1020110039300A KR 20110039300 A KR20110039300 A KR 20110039300A KR 101313176 B1 KR101313176 B1 KR 101313176B1
Authority
KR
South Korea
Prior art keywords
semiconductor
semiconductor substrate
nanowires
metal film
nanowire
Prior art date
Application number
KR1020110039300A
Other languages
Korean (ko)
Other versions
KR20120121466A (en
Inventor
이우
김정길
Original Assignee
한국표준과학연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국표준과학연구원 filed Critical 한국표준과학연구원
Priority to KR1020110039300A priority Critical patent/KR101313176B1/en
Publication of KR20120121466A publication Critical patent/KR20120121466A/en
Application granted granted Critical
Publication of KR101313176B1 publication Critical patent/KR101313176B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • H01L21/0259Microstructure
    • H01L21/02603Nanowires
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching

Abstract

본 발명은 탑-다운 방식으로 반도체 나노와이어를 제조하는 방법에 관한 것으로, 상세하게, 본 발명에 따른 반도체 나노와이어의 제조방법은 a) 반도체 기판 상부에 다수개의 관통 공동이 형성된 망형의 금속막을 형성하는 촉매형성단계; b) 상기 금속막을 촉매로 상기 반도체 기판을 습식 에칭하여, 일 단이 반도체 기판에 부착된 다수개의 반도체 나노와이어를 제조하는 부분에칭단계; 및 c) 상기 반도체 나노와이어가 형성된 반도체 기판에 초음파를 인가하여 상기 반도체 나노와이어를 반도체 기판으로부터 절단하고, 반도체 기판으로부터 독립된 반도체 나노와이어 및 금속막이 잔류하는 반도체 기판을 얻는 절단단계;를 포함하는 특징이 있다.The present invention relates to a method for manufacturing a semiconductor nanowire in a top-down manner, in detail, a method for manufacturing a semiconductor nanowire according to the present invention is a) forming a mesh metal film having a plurality of through-cavity formed on the semiconductor substrate A catalyst forming step; b) wet etching the semiconductor substrate with the metal film as a catalyst to produce a plurality of semiconductor nanowires, one end of which is attached to the semiconductor substrate; And c) cutting the semiconductor nanowires from the semiconductor substrate by applying ultrasonic waves to the semiconductor substrate on which the semiconductor nanowires are formed, and obtaining a semiconductor substrate on which the semiconductor nanowires and the metal film independent from the semiconductor substrate remain. There is this.

Description

길이가 제어된 반도체 나노와이어의 연속적 대량생산방법{Continuous Mass Production Method of Semiconductor Nanowires with Controlled Lengths}Continuous Mass Production Method of Semiconductor Nanowires with Controlled Lengths

본 발명은 길이가 제어된 반도체 나노와이어의 연속적 대량 생산방법에 관한 것으로, 상세하게, 매우 간단한 방법으로 나노와이어의 길이를 제어할 수 있으며, 나노와이어의 제조시 반도체 물질의 소모를 최소화하여 생산 단가를 낮추고, 나노와이어의 제조에 소요되는 시간이 매우 짧으며, 길이가 제어된 나노와이어를 대량 생산 할 수 있으며, 촉매 물질을 함유하지 않는 고 순도의 나노와이어를 제조할 수 있으며, 단일한 반도체 기판으로부터 연속적인 방법으로 길이가 제어된 나노와이어를 대량 생산할 수 있는 방법에 관한 것이다.
The present invention relates to a method for continuous mass production of semiconductor nanowires with controlled length. In detail, the length of the nanowires can be controlled by a very simple method, and the production cost can be minimized when the nanowires are manufactured. Lower the time required for the manufacture of nanowires, can produce large quantities of nanowires with controlled length, can produce high purity nanowires containing no catalytic material, And a method for mass production of length controlled nanowires in a continuous manner.

최근, 반도체 나노와이어들을 기판으로부터의 분리를 통하여 채취하고, 얻어진 나노와이어들을 고성능 전광자 소자, 태양전지, 리튬이온 이차전지, 에너지소자, 바이오센서 등에 응용하려는 연구가 활발히 진행되고 있다. Recently, researches are being actively conducted to extract semiconductor nanowires from a substrate and to apply the obtained nanowires to high-performance photoelectric devices, solar cells, lithium ion secondary batteries, energy devices, biosensors, and the like.

VLS(vapour-liquid-solid) 성장법으로 대표되는 상향식(Bottom-up) 접근법을 통한 반도체 나노와이어 제조의 경우, 금속 입자를 촉매로 하여 나노와이어를 성장시키는데, 반도체 나노와이어의 성장 과정에서 단결정 구조의 나노와이어 제조에 한계를 가지고 있으며, 반도체 나노와이어의 성장 후에는 금속 촉매가 반도체 나노와이어 끝부분에 위치하게 되어, 한번 나노와이어의 성장이 이루어 진 후에는 다시 재사용이 불가능한 단점을 가지고 있다. In the fabrication of semiconductor nanowires through a bottom-up approach represented by a vapor-liquid-solid (VLS) growth method, nanowires are grown by using metal particles as catalysts. There is a limitation in the production of nanowires, and after the growth of the semiconductor nanowires, the metal catalyst is located at the end of the semiconductor nanowires, so that once the nanowires are grown, they cannot be reused again.

또한, 직경 및 결정학적 방향이 제어된 균일한 나노와이어를 얻어내는데 어려움이 있으며, 제조된 나노와이어들은 촉매로 사용된 금속 불순물을 포함하고 있는 심각한 문제점을 갖고 있다. In addition, it is difficult to obtain uniform nanowires with controlled diameters and crystallographic directions, and the prepared nanowires have a serious problem of including metal impurities used as catalysts.

반도체 나노와이어 제조의 경제적 하향식(Top-down) 접근법으로는 금속을 촉매로 이용한 반도체 기판의 화학적 습식에칭법이 있다. 이 방법은 다공성 알루미늄 산화물(Anodic aluminum oxide)을 이용하거나 고분자 나노구 리소그래피(polymer nanosphere lithography) 등 여러가지 패터닝 방법을 통하여 촉매로 사용될 균일한 금속 박막의 구멍지름과, 밀도의 제어가 가능하다. An economic top-down approach in the manufacture of semiconductor nanowires is chemical wet etching of semiconductor substrates using metal as a catalyst. This method can control the pore size and density of a uniform metal thin film to be used as a catalyst by using porous aluminum oxide or various patterning methods such as polymer nanosphere lithography.

상기 방법을 통하여 패터닝 된 다공성 금속박막을 촉매로 하여 반도체를 에칭용액 속에서 식각되게 한다. 보통 반도체 기판의 두께는 500 ㎛안팎의 두께를 갖게 되는데, 최근 수십 nm부터 수십㎛의 길이를 갖는 반도체 나노와이어의 제작에서는 아래 부분에 남은 많은 반도체 기판이 낭비되는 한계가 있다.
The semiconductor is etched in the etching solution using the patterned porous metal thin film as a catalyst. Usually, the thickness of the semiconductor substrate has a thickness of about 500 μm, and in recent years, in the fabrication of semiconductor nanowires having a length of several tens of nm to several tens of μm, there is a limit that many semiconductor substrates remaining in the lower portion are wasted.

본 발명의 목적은 엄밀하게 길이가 제어된 반도체 나노와이어의 제조방법을 제공하는 것이며, 촉매 물질을 함유하지 않는 고 순도의 나노와이어를 제조하는 방법을 제공하는 것이며, 고가의 장비를 사용하지 않고 나노와이어의 제조시 반도체 물질의 소모를 최소화하여 생산 단가가 낮은 제조방법을 제공하는 것이며, 나노와이어의 제조에 소요되는 시간이 매우 짧으며, 길이가 제어된 나노와이어를 대량 생산 할 수 있는 방법을 제공하는 것이며, 연속적인 방법으로 길이가 제어된 나노와이어를 제조하는 방법을 제공하는 것이다.
SUMMARY OF THE INVENTION An object of the present invention is to provide a method for producing a semiconductor nanowire in which the length is strictly controlled, to provide a method for producing a high purity nanowire containing no catalytic material, and without using expensive equipment. It provides a manufacturing method with a low production cost by minimizing the consumption of semiconductor materials in the manufacture of wires, provides a method for mass production of nanowires with controlled lengths with very short time for the production of nanowires. It is to provide a method for producing a nanowire controlled in length by a continuous method.

본 발명에 따른 나노와이어 제조방법은 a) 반도체 기판 상부에 다수개의 관통 공동이 형성된 망형의 금속막을 형성하는 촉매형성단계; b) 상기 금속막을 촉매로 상기 반도체 기판을 습식 에칭하여, 일 단이 반도체 기판에 부착된 다수개의 반도체 나노와이어를 제조하는 부분에칭단계; 및 c) 상기 반도체 나노와이어가 형성된 반도체 기판에 초음파를 인가하여 상기 반도체 나노와이어를 반도체 기판으로부터 절단하고, 반도체 기판으로부터 독립된 반도체 나노와이어 및 금속막이 잔류하는 반도체 기판을 얻는 절단단계;를 포함하여 수행되는 특징이 있다.Nanowire manufacturing method according to the present invention includes a) a catalyst forming step of forming a metal film of the mesh formed with a plurality of through cavities on the semiconductor substrate; b) wet etching the semiconductor substrate with the metal film as a catalyst to produce a plurality of semiconductor nanowires, one end of which is attached to the semiconductor substrate; And c) cutting the semiconductor nanowires from the semiconductor substrate by applying ultrasonic waves to the semiconductor substrate on which the semiconductor nanowires are formed, and obtaining a semiconductor substrate having semiconductor nanowires and a metal film independent from the semiconductor substrate. There is a characteristic to become.

보다 특징적으로, 본 발명에 따른 제조방법은 상기 c) 단계 후, 상기 c) 단계에서 얻어진 금속막이 잔류하는 반도체 기판을 이용하여 상기 부분에칭 단계 및 상기 절단단계가 반복적으로 수행되는 연속 공정인 특징이 있다.More particularly, the manufacturing method according to the present invention is a continuous process in which the partial etching step and the cutting step are repeatedly performed using the semiconductor substrate on which the metal film obtained in step c) remains after step c). have.

보다 특징적으로, 상기 절단 단계는 c1) 상기 반도체 나노와이어가 형성된 반도체 기판을 액상인 매질에 담지하는 단계; 및 c2) 상기 매질을 초음파 전달 매체로 하여 상기 반도체 기판에 초음파를 인가하는 단계;를 포함하여 수행되는 특징이 있다.More specifically, the cutting step may include c1) supporting the semiconductor substrate on which the semiconductor nanowires are formed in a liquid medium; And c2) applying ultrasonic waves to the semiconductor substrate using the medium as an ultrasonic transmission medium.

상기 c1) 단계의 매질은 에탄올을 포함하는 C1~C5의 저가알콜, 탈이온수 및 상기 반도체 기판의 습식 에칭액에서 하나 또는 둘 이상 선택된 특징이 있으며, 보다 특징적으로, 상기 반도체 기판의 습식 에칭액인 상기 매질은 상기 부분에칭단계에 사용된 습식 에칭액인 특징이 있다.The medium of step c1) is characterized in that one or more selected from C1 ~ C5 low-cost alcohol, ethanol-containing deionized water and the wet etching solution of the semiconductor substrate, more specifically, the medium is a wet etching solution of the semiconductor substrate Is a wet etching solution used in the partial etching step.

상기 c) 단계의 반도체 나노와이어의 길이는 상기 b) 단계의 상기 습식 에칭이 수행되는 시간에 의해 제어되며, 상기 c) 단계에서 인가되는 초음파의 파워는 50 내지 200W인 특징이 있으며, 인가되는 초음파의 주파수는 10kHz 내지 100kHz인 특징이 있다.The length of the semiconductor nanowire of step c) is controlled by the time when the wet etching of step b) is performed, and the power of the ultrasonic wave applied in the step c) is 50 to 200W, and the ultrasonic wave applied The frequency of is characterized by 10kHz to 100kHz.

b) 단계의 습식 에칭시 제조되는 나노와이어의 종횡비(aspect ratio)에 따라 절단된 나노와이어의 길이가 영향을 받으나, 적어도 b) 단계에서 제조되는 나노와이어의 종횡비가 5 내지 50 일 때, 상기 초음파의 인가에 의해 상기 절단단계에서 하기 관계식 1 및 하기 관계식 2를 만족하는 길이가 엄밀하게 제어된 다수개의 독립된 반도체 나노와이어가 제조되는 특징이 있다.Although the length of the cut nanowire is influenced by the aspect ratio of the nanowires produced during the wet etching of step b), at least when the aspect ratio of the nanowires prepared in step b) is 5 to 50. In the cutting step, a plurality of independent semiconductor nanowires whose length satisfies the following Equation 1 and Equation 2 in the cutting step are manufactured.

(관계식 1)(Relational expression 1)

0.99 Detch ≤ Lnw ≤ 0.998 Detch 0.99 D etch ≤ L nw ≤ 0.998 D etch

상기 Detch는 상기 부분식각단계에 의해 반도체 기판이 식각된 깊이를 의미하며, 상기 Lnw는 독립된 반도체 나노와이어의 길이를 의미한다.The etch refers to a depth in which the semiconductor substrate is etched by the partial etching step, and the L n w means the length of an independent semiconductor nanowire.

(관계식 2)(Relational expression 2)

0.2 % ≤ σnw x100/ Lnw mean ≤ 1 % 0.2% ≤ σ nw x100 / L nw mean ≤ 1%

상기 σnw는 상기 반도체 기판으로부터 절단된 반도체 나노와이어간의 길이 편차를 의미하며, Lnw mean은 상기 반도체 기판으로부터 절단된 반도체 나노와이어의 평균 길이를 의미한다. The sigma nw means length deviation between semiconductor nanowires cut from the semiconductor substrate, and L nw mean means average length of semiconductor nanowires cut from the semiconductor substrate.

본 발명에 따른 제조방법에 있어, 상기 b) 단계 후 및 상기 c) 단계 전, 상기 금속막을 양극으로, 상기 습식에칭의 에칭 용액에 담지된 백금전극을 음극으로 하여, 상기 금속막에 전압 또는 전류를 인가하여 상기 금속막과 접촉하는 반도체 나노와이어를 양극산화시키는 단계;가 더 수행되는 특징이 있다.In the manufacturing method according to the present invention, after the step b) and before the step c), the metal film is used as an anode and the platinum electrode supported in the etching solution of the wet etching is used as a cathode. Anodizing the semiconductor nanowires in contact with the metal film by applying a; is further performed.

본 발명에 따른 제조방법에 있어, 상기 b) 단계에서 상기 습식 에칭의 수행시, 상기 반도체 기판에 전압을 인가하여 다공성 구조의 반도체 나노와이어가 제조되는 특징이 있다.In the manufacturing method according to the present invention, when the wet etching is performed in the step b), a semiconductor nanowire having a porous structure is manufactured by applying a voltage to the semiconductor substrate.

본 발명에 따른 제조방법에 있어, 상기 b) 단계에서, 금속막의 재질이 금(Au)인 경우 상기 습식 에칭의 수행 시, 상기 반도체 기판의 습식 에칭을 50-70℃에서 수행하여, 반도체 나노와이어의 장축이 반도체 기판 표면에 대해 일정 각도로 배향된 반도체 나노와이어가 제조되는 특징이 있다.In the manufacturing method according to the present invention, in the step b), when the material of the metal film is gold (Au), when performing the wet etching, performing a wet etching of the semiconductor substrate at 50-70 ℃, semiconductor nanowire A semiconductor nanowire is produced in which the major axis of is oriented at an angle with respect to the semiconductor substrate surface.

본 발명에 따른 제조방법에 있어, 상기 b) 단계에서, 상기 습식 에칭의 수행시, 상기 반도체 기판의 습식 에칭액은 과산화수소를 함유하며, 상기 과산화수소의 농도가 서로 다른 제1습식 에칭액 및 제2습식 에칭액으로 상기 실리콘 기판을 교번하여 에칭하여 지그재그 구조를 갖는 반도체 나노와이어가 제조되는 특징이 있다.In the manufacturing method according to the present invention, in the step b), when the wet etching is performed, the wet etching solution of the semiconductor substrate contains hydrogen peroxide, the first wet etching solution and the second wet etching solution having different concentrations of hydrogen peroxide. As a result, semiconductor nanowires having a zigzag structure are manufactured by alternately etching the silicon substrate.

본 발명에 따른 제조방법에 있어, 상기 b) 단계에서, 상기 습식에칭의 수행시, 촉매인 상기 금속막에 주기적인 전압 (또는 전류) 펄스를 인가하여, 다공성 구조 마디가 형성된 반도체 나노와이어가 제조되는 특징이 있다. 이때, 상기 전압 (또는 전류) 펄스의 인가시간(duration time) 및 전압(또는 전류) 펄스의 인가 횟수를 제어하여, 반도체 나노와이어에 형성된 다공성 영역의 길이 및 다공성 영역의 개수를 제어할 수 있으며, 상기 습식에칭의 수행 시 상기 전압 (또는 전류) 펄스의 인가 시점을 제어하여, 반도체 나노와이어에 형성되는 다공성 영역의 위치를 제어할 수 있다. In the manufacturing method according to the present invention, in the step b), during the wet etching, by applying a periodic voltage (or current) pulse to the metal film as a catalyst, a semiconductor nanowire having a porous structure node is manufactured There is a characteristic to become. In this case, the length of the porous region formed on the semiconductor nanowire and the number of the porous regions may be controlled by controlling the duration time of the voltage (or current) pulse and the number of times of applying the voltage (or current) pulse. When the wet etching is performed, the time point of applying the voltage (or current) pulse may be controlled to control the position of the porous region formed on the semiconductor nanowire.

특징적으로, 본 발명에 따른 제조방법에 있어, 상기 b) 단계는 상기 금속막을 촉매로 상기 반도체 기판을 습식 에칭하는 에칭단계; 및 상기 금속막을 양극으로, 상기 습식에칭의 에칭 용액에 담지된 백금 전극을 음극으로 하여, 상기 금속막에 전압 또는 전류를 인가하여 상기 금속막과 접촉하는 반도체 나노와이어를 양극산화시키는 산화단계;를 포함하며, 상기 에칭단계 및 산화단계를 일 단위공정으로, 상기 단위공정이 적어도 2회 이상 반복 수행되며, 상기 산화단계에 의해 기판에 부착된 다수개의 반도체 나노와이어에 형성된 적어도 둘 이상의 다공성 마디가 각각 상기 c) 단계에 의해 절단되는 특징이 있다.In particular, in the manufacturing method according to the present invention, the step b) includes an etching step of wet etching the semiconductor substrate using the metal film as a catalyst; And an oxidation step of anodizing the semiconductor nanowire in contact with the metal film by applying a voltage or a current to the metal film by using a metal electrode as an anode and a platinum electrode supported in the etching solution of the wet etching as a cathode. Wherein the etching step and the oxidation step are performed in one unit process, the unit process is repeatedly performed at least two times, and each of the at least two porous nodes formed in the plurality of semiconductor nanowires attached to the substrate by the oxidation step, respectively. It is characterized by being cut by step c).

본 발명에 따른 반도체 나노와이어의 제조방법은 단일한 반도체 기판으로부터 동일한 직경을 갖는 반도체 나노와이어를 단시간 내에 대량생산할 수 있는 장점이 있으며, 반도체 나노와이어가 제조된 후 버려지는 반도체 기판의 양을 최소화 할 수 있는 장점이 있으며, 나노와이어의 제조에 사용된 반도체 기판의 재사용이 가능하여 고가의 반도체 기판의 낭비를 방지할 수 있으며, 엄밀하게 길이가 제어된 반도체 나노와이어를 극히 용이하게 제조할 수 있는 장점이 있으며, 촉매를 함유하지 않는 고순도의 반도체 나노와이어를 제조할 수 있으며, 단일한 반도체 기판으로부터 연속적인 방법으로 길이가 제어된 나노와이어를 제조할 수 있는 장점이 있으며, 나노와이어의 제조에 필요한 번거로운 전 공정을 생략할 수 있어 신속하고 간편하게 나노와이어를 제조할 수 있는 장점이 있다.
The method of manufacturing semiconductor nanowires according to the present invention has the advantage of mass production of semiconductor nanowires having the same diameter from a single semiconductor substrate in a short time, and minimizes the amount of semiconductor substrates discarded after the semiconductor nanowires are manufactured. It is possible to reuse the semiconductor substrate used in the manufacture of nanowires, thereby preventing the waste of expensive semiconductor substrates, and to easily manufacture strictly controlled semiconductor nanowires with length. There is an advantage in that it is possible to manufacture high purity semiconductor nanowires that do not contain a catalyst, and to manufacture nanowires whose length is controlled by a continuous method from a single semiconductor substrate, which is cumbersome for manufacturing nanowires. All wires can be skipped quickly and easily There is an advantage to manufacture.

도 1은 본 발명에 따른 제조방법을 도시한 일 공정도이며,
도 2는 본 발명에 따라 실리콘 기판의 에칭에 의해 형성된 실리콘 나노와이어 어레이를 관찰한 주사전자현미경 사진이며,
도 3은 본 발명에 따라 나노와이어가 절단된 실리콘 기판의 표면을 관찰한 주사전자현미경 사진이며,
도 4는 본 발명에 따라 실리콘 기판으로부터 절단된 실리콘 나노와이어를 관찰한 주사전자현미경 사진이며,
도 5는 본 발명에 따른 제조방법을 도시한 다른 공정도이며,
도 6은 본 발명에 따른 제조방법을 도시한 또 다른 공정도이며,
도 7은 본 발명에 따른 제조방법을 도시한 또 다른 공정도이며,
도 8은 본 발명의 부분에칭단계에서 인가되는 전압 펄스의 파형을 도시한 일 예이다.
*도면의 주요 부분에 대한 부호의 설명*
100 : 반도체 기판 200 : 금속막
300 : 반도체 기판에 일 단이 부착된 나노와이어
400 : 독립된 나노와이어 3 : 다공성 마디
1 is a process diagram showing a manufacturing method according to the present invention,
FIG. 2 is a scanning electron micrograph of an array of silicon nanowires formed by etching a silicon substrate according to the present invention;
3 is a scanning electron micrograph of the surface of the silicon substrate cut nanowires according to the present invention,
4 is a scanning electron microscope photograph of silicon nanowires cut from a silicon substrate according to the present invention;
5 is another process diagram illustrating a manufacturing method according to the present invention;
Figure 6 is another process diagram showing a manufacturing method according to the present invention,
7 is another process diagram illustrating a manufacturing method according to the present invention;
8 is an example showing the waveform of a voltage pulse applied in the partial etching step of the present invention.
Description of the Related Art [0002]
100 semiconductor substrate 200 metal film
300: nanowire having one end attached to a semiconductor substrate
400: independent nanowire 3: porous node

이하 첨부한 도면들을 참조하여 본 발명의 제조방법을 상세히 설명한다. 다음에 소개되는 도면들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 제시되는 도면들에 한정되지 않고 다른 형태로 구체화될 수도 있으며, 이하 제시되는 도면들은 본 발명의 사상을 명확히 하기 위해 과장되어 도시될 수 있다. 또한 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다. Hereinafter, a manufacturing method of the present invention will be described in detail with reference to the accompanying drawings. The drawings introduced below are provided by way of example so that the spirit of the invention to those skilled in the art can fully convey. Therefore, the present invention is not limited to the following drawings, but may be embodied in other forms, and the following drawings may be exaggerated in order to clarify the spirit of the present invention. Also, throughout the specification, like reference numerals designate like elements.

이때, 사용되는 기술 용어 및 과학 용어에 있어서 다른 정의가 없다면, 이 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 통상적으로 이해하고 있는 의미를 가지며, 하기의 설명 및 첨부 도면에서 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 설명은 생략한다. Hereinafter, the technical and scientific terms used herein will be understood by those skilled in the art without departing from the scope of the present invention. Descriptions of known functions and configurations that may be unnecessarily blurred are omitted.

본 발명에 따른 나노와이어 제조방법은 습식 에칭시 촉매 역할을 수행하는 다공성 금속막에 의해 반도체 기판을 습식에칭하는 탑-다운 방식으로 다수개의 반도체 나노와이어가 부착된 반도체 기판을 제조한 후, 상기 반도체 기판에 초음파를 인가하여 물리적으로 상기 반도체 나노와이어를 절단하여 다수개의 독립된 반도체 나노와이어를 제조하는 특징이 있다.In the method for manufacturing nanowires according to the present invention, after fabricating a semiconductor substrate having a plurality of semiconductor nanowires attached thereto by a top-down method of wet etching a semiconductor substrate by a porous metal film serving as a catalyst during wet etching, the semiconductor It is characterized in that a plurality of independent semiconductor nanowires are manufactured by physically cutting the semiconductor nanowires by applying ultrasonic waves to a substrate.

보다 특징적으로, 본 발명에 따른 나노와이어 제조방법은 상기 반도체 나노와이어가 초음파 인가 후 절단되어 반도체 나노와이어의 제조를 위해 이미 사용되어 상기 다공성 금속막이 표면에 잔류하는 반도체 기판을 다시 습식에칭하여 반도체 기판에 반도체 나노와이어를 다시 형성한 후, 초음파를 인가하여 독립된 반도체 나노와이어를 재 생산하는 특징이 있다.More specifically, the nanowire manufacturing method according to the present invention is a semiconductor substrate by wet etching the semiconductor substrate is already used for the manufacture of the semiconductor nanowire is cut after the application of the ultrasonic nanowire so that the porous metal film remaining on the surface After the semiconductor nanowires are formed again, the ultrasonic nanometers are applied to re-independently produce the semiconductor nanowires.

이하, 도면을 참고로 하여 본 발명에 따른 나노와이어의 제조방법을 상술한다.Hereinafter, a method of manufacturing a nanowire according to the present invention with reference to the drawings in detail.

도 1은 본 발명에 따른 나노와이어 제조방법을 도시한 일 공정도로, 도 1에 도시한 바와 같이, 본 발명에 따른 제조방법은 반도체 기판(100) 상부에 다수개의 관통 공동(1)이 형성된 망형의 금속막(200)을 형성하는 촉매형성단계, 상기 금속막(200)을 촉매로 상기 반도체 기판(100)을 습식 에칭하여, 일 단이 반도체 기판에 부착된 다수개의 반도체 나노와이어(300)를 제조하는 부분에칭단계 및 상기 반도체 나노와이어(300)가 형성된 반도체 기판(100)에 초음파를 인가하여 상기 반도체 나노와이어(300)를 반도체 기판으로부터 절단하고, 반도체 기판으로부터 독립된 반도체 나노와이어(400) 및 금속막(200)이 잔류하는 반도체 기판(100)을 얻는 절단단계;를 포함하여 수행되는 특징이 있다.1 is a process diagram illustrating a nanowire manufacturing method according to the present invention. As shown in FIG. 1, in the manufacturing method according to the present invention, a plurality of through cavities 1 are formed on a semiconductor substrate 100. A catalyst forming step of forming the metal film 200, wet etching the semiconductor substrate 100 with the metal film 200 as a catalyst, one end of the plurality of semiconductor nanowires 300 attached to the semiconductor substrate The semiconductor nanowire 300 is cut from the semiconductor substrate by applying ultrasonic waves to the semiconductor substrate 100 on which the semiconductor nanowire 300 is formed and the partial etching step of manufacturing the semiconductor nanowire 400 and the semiconductor substrate. And a cutting step of obtaining the semiconductor substrate 100 in which the metal film 200 remains.

상기 반도체 기판(100)은 금속 촉매를 이용한 화학적 에칭이 수행될 수 있는 반도체 기판(100)이면 사용 가능하며, 일 예로, 상기 반도체 기판(100)은 실리콘(Si), 게르마늄 또는 실리콘게르마늄(SiGe)을 포함하는 4족 반도체 기판; 갈륨비소(GaAs), 인듐인(InP) 또는 갈륨인(GaP)을 포함하는 3-5족 반도체 기판; 황화카드뮴(CdS) 또는 텔루르화아연(ZnTe)을 포함하는 2-6족 반도체 기판; 또는 황화납(PbS)을 포함하는 4-6족 반도체기판;을 포함한다. The semiconductor substrate 100 may be used as long as the semiconductor substrate 100 may be chemically etched using a metal catalyst. For example, the semiconductor substrate 100 may be formed of silicon (Si), germanium, or silicon germanium (SiGe). A Group 4 semiconductor substrate comprising a; A III-V group semiconductor substrate including gallium arsenide (GaAs), indium phosphide (InP), or gallium phosphide (GaP); A Group 2-6 semiconductor substrate comprising cadmium sulfide (CdS) or zinc telluride (ZnTe); Or a Group 4-6 semiconductor substrate including lead sulfide (PbS).

결정학적으로 상기 반도체 기판(100)은 단결정 기판, 다결정 기판 또는 비정질 기판을 포함한다.Crystallographically, the semiconductor substrate 100 includes a single crystal substrate, a polycrystalline substrate or an amorphous substrate.

또한, 상기 반도체 기판(100)은 p형 불순물, n형 불순물 또는 p형 및 n형 불순물을 함유한 반도체 기판을 포함하며, 깊이에 따라 불순물의 농도 또는 도전형이 달라지는 도핑 프로화일을 갖는 반도체 기판을 포함한다.In addition, the semiconductor substrate 100 may include a semiconductor substrate containing a p-type impurity, an n-type impurity, or a p-type and n-type impurity, and a semiconductor substrate having a doping profile in which the concentration or conductivity of the impurity varies depending on the depth. Include.

상기 촉매형성단계는 상기 반도체 기판(100)의 일 표면에 다수개의 관통 공동(1)을 갖는 망형의 금속막(200)을 형성하는 단계이다.The catalyst forming step is a step of forming a mesh-shaped metal film 200 having a plurality of through cavities 1 on one surface of the semiconductor substrate 100.

상기 촉매형성단계는 나노다공성 알루미나(AAO; anodic alumina oxide)를 주형(template)으로 하여 상기 반도체 기판(100) 상부에 촉매 금속 물질을 증착하여 상기 망형의 금속막(200)을 제조할 수 있으며, 독립적으로 제조된 망형의 금속막(200)을 상기 반도체 기판(100) 상부에 부착하여 수행될 수 있다. The catalyst forming step may be prepared by depositing a catalytic metal material on the semiconductor substrate 100 by using a nanoporous alumina (AAO; anodic alumina oxide) as a template (template), to form the mesh metal film 200, Independently manufactured mesh type metal film 200 may be attached to an upper portion of the semiconductor substrate 100.

망형의 금속막(200)을 상기 반도체 기판(100)에 부착하는 경우, 상기 망형의 금속막은 나노다공성 알루미나와 같은 다공성 템플렛에 금속을 증착한 후, 상기 다공성 템플렛을 습식 에칭으로 제거하여 독립된 망형의 금속막(200)을 제조한 후, 제조된 망형의 금속막(200)을 이송용액 표면에 띄우고, 상기 이송용액의 표면과 접하는 금속막(200)의 일 면이 상기 반도체 기판과 맞닿도록 접촉시킨 후 이송용액을 증발시켜 상기 망형의 금속막(200)을 상기 반도체 기판(100)에 부착할 수 있다.When the mesh metal film 200 is attached to the semiconductor substrate 100, the mesh metal film is deposited on a porous template such as nanoporous alumina, and then the porous template is removed by wet etching to form an independent mesh. After manufacturing the metal film 200, the prepared mesh metal film 200 is floated on the surface of the transport solution, and one surface of the metal film 200 in contact with the surface of the transport solution is brought into contact with the semiconductor substrate. After the transfer solution is evaporated, the mesh metal film 200 may be attached to the semiconductor substrate 100.

상기 금속막(200)은 Ag, Au, Pt 또는 전이금속인 촉매 금속인 것이 바람직하며, 상기 금속막(200)은 지름이 수 내지 수십 나노미터 오더인 원형의 공동이 규칙적으로 서로 이격 배열되어 있는 망형인 것이 바람직하다.The metal film 200 is preferably a catalytic metal of Ag, Au, Pt, or transition metal, and the metal film 200 has circular cavities of several to several tens of nanometers in diameter regularly spaced from each other. It is preferable that it is a mesh shape.

반도체 기판(100)의 상부에 촉매 금속을 증착하여 망형의 금속막(200)을 제조하는 보다 상세한 내용은 본 출원인의 대한민국공개특허 제2010-0019722호를 참고하며, 독립된 망형의 금속막(200)을 제조하고 이를 상기 반도체 기판(100) 상부에 부착하는 보다 상세한 내용은 본 출원인의 대한민국공개특허 제2011-0024892호를 참고한다.For more detailed information on manufacturing the mesh metal film 200 by depositing a catalytic metal on the semiconductor substrate 100, refer to Korean Patent Application Publication No. 2010-0019722 of the present applicant, the independent mesh metal film 200 For more details of manufacturing and attaching the upper portion of the semiconductor substrate 100, refer to the Republic of Korea Patent Publication No. 2011-0024892 of the applicant.

상기 부분에칭 단계에서, 금속막(200)의 금속 물질이 촉매 작용을 하여, 상기 금속막(200)과 맞닿은 반도체 기판(100)의 영역이 선택적으로 습식 에칭된다.In the partial etching step, the metal material of the metal film 200 catalyzes, thereby selectively wet etching the region of the semiconductor substrate 100 in contact with the metal film 200.

보다 상세하게, 상기 금속막(200)은 습식 에칭시, 반도체 기판으로부터 전자를 끌어들여 금속막(200) 하부의 반도체 기판을 산화시켜 금속막(200) 하부에 산화막층을 형성하고, 상기 산화막층이 상기 습식 에칭에 사용되는 에칭액에 의해 에칭된다. 이러한 산화막층의 형성 및 에칭의 순환반응이 연속적으로 수행되며, 상기 금속막(200)과 접촉하는 반도체 기판 영역만이 선택적으로 제거된다. 에칭 과정에서, 알짜 반응에는 관여하지 않고 촉매 작용을 하는 상기 금속막(200)은 상기 반도체 기판(100) 표면에 잔존하게 된다.More specifically, the metal layer 200 draws electrons from the semiconductor substrate during wet etching to oxidize the semiconductor substrate under the metal layer 200 to form an oxide layer under the metal layer 200, and the oxide layer It is etched by the etching liquid used for this wet etching. The cyclic reaction of the formation and etching of the oxide film layer is continuously performed, and only the semiconductor substrate region in contact with the metal film 200 is selectively removed. In the etching process, the metal film 200 which does not participate in the net reaction and catalyzes remains on the surface of the semiconductor substrate 100.

이에 따라, 상기 금속막(200)의 관통 동공(1)의 직경은 나노와이어(300)의 단축 직경으로 전사되며, 상기 금속막(200)에 형성된 관통 동공(1)의 수에 의해 상기 반도체 기판(100)상 형성되는 나노와이어(300)의 수가 제어되며, 상기 금속막(200)의 관통 동공(1)의 배열이 반도체 기판(100)상 형성되는 나노와이어(300)의 배열로 전사된다. 또한, 반도체 나노와이어(300)의 길이는 반도체 기판(100)이 에칭되는 깊이에 의해 조절되며, 상기 반도체 기판(100)의 에칭 깊이는 습식 에칭이 수행되는 시간을 조절하여 용이하게 조절될 수 있다.Accordingly, the diameter of the through-hole 1 of the metal film 200 is transferred to the short axis diameter of the nanowire 300, and the semiconductor substrate is formed by the number of through-holes 1 formed in the metal film 200. The number of nanowires 300 formed on the (100) is controlled, and the arrangement of the through holes 1 of the metal film 200 is transferred to the arrangement of the nanowires 300 formed on the semiconductor substrate 100. In addition, the length of the semiconductor nanowire 300 is controlled by the depth at which the semiconductor substrate 100 is etched, the etching depth of the semiconductor substrate 100 can be easily adjusted by adjusting the time the wet etching is performed. .

상기 습식 에칭에 사용되는 에칭액은 불산, 과산화수소 및 탈이온수가 혼합된 혼합액 또는 플루오르화 암모늄 , 과산화수소 및 탈이온수가 혼합된 혼합액인 것이 바람직하다.The etchant used for the wet etching is preferably a mixed solution of hydrofluoric acid, hydrogen peroxide and deionized water or a mixed solution of ammonium fluoride, hydrogen peroxide and deionized water.

이때, 상기 습식 에칭의 수행시, 상기 반도체 기판에 전압을 인가하여 다공성 구조의 반도체 나노와이어를 제조할 수 있으며, 금속막의 재질이 금(Au)인 경우 가열된 상기 에칭액을 이용하여, 반도체 나노와이어의 장축이 반도체 기판 표면에 대해 일정 각도로 배향된 반도체 나노와이어를 제조할 수 있으며, 상기 에칭액에 함유된 상기 과산화수소의 농도가 서로 다른 제1습식 에칭액 및 제2습식 에칭액으로 상기 실리콘 기판을 교번하여 에칭하여 지그재그 구조를 갖는 반도체 나노와이어를 제조할 수 있으며, 촉매인 상기 금속막에 주기적인 전압 (또는 전류) 펄스를 인가하여, 다공성 구조 마디가 형성된 반도체 나노와이어를 제조할 수 있다. 다공성 구조 마디가 형성된 반도체 나노와이어의 제조시, 상기 전압 (또는 전류) 펄스의 인가시간(duration time) 및 전압(또는 전류) 펄스의 인가 횟수를 제어하여, 반도체 나노와이어에 형성된 다공성 영역의 길이 및 다공성 영역의 개수를 제어할 수 있으며, 상기 습식에칭의 수행시 상기 전압 (또는 전류) 펄스의 인가 시점을 제어하여, 반도체 나노와이어에 형성되는 다공성 영역의 위치를 제어할 수 있다. In this case, when performing the wet etching, a semiconductor nanowire having a porous structure may be manufactured by applying a voltage to the semiconductor substrate. When the material of the metal film is gold (Au), the semiconductor nanowire is used using the heated etchant. Semiconductor nanowires whose long axes are oriented at a predetermined angle with respect to the surface of the semiconductor substrate, wherein the silicon substrate is alternated with a first wet etchant and a second wet etchant having different concentrations of the hydrogen peroxide contained in the etchant. A semiconductor nanowire having a zigzag structure may be manufactured by etching, and a semiconductor nanowire having a porous structure node may be manufactured by applying a periodic voltage (or current) pulse to the metal film as a catalyst. In manufacturing a semiconductor nanowire having a porous structure node, the length of the porous region formed on the semiconductor nanowire is controlled by controlling the duration time of applying the voltage (or current) pulse and the number of application of the voltage (or current) pulse. The number of porous regions may be controlled, and the position of the porous regions formed on the semiconductor nanowires may be controlled by controlling the application time of the voltage (or current) pulse during the wet etching.

상기 습식 에칭의 상세 조건, 다공성 반도체 나노와이어의 상세 제조 조건, 배향된 반도체 나노와이어의 상세 제조 조건, 지그재그 구조를 갖는 반도체 나노와이어의 상세 제조 조건 및 다공성 구조 마디가 형성된 반도체 나노와이어의 상세 제조 조건은 본 출원인의 대한민국공개특허 제2011-0024892호를 참고한다.Detailed conditions for the wet etching, detailed manufacturing conditions of the porous semiconductor nanowires, detailed manufacturing conditions of the oriented semiconductor nanowires, detailed manufacturing conditions of the semiconductor nanowires having a zigzag structure and detailed manufacturing conditions of the semiconductor nanowires with a porous structure node See the Republic of Korea Patent Publication No. 2011-0024892 of the applicant.

도 2는 지름 60nm의 동공이 육각 벌집 구조로 형성된 다공성 Au막을 촉매로 하고, 상기 Au막이 표면에 위치된 실리콘 기판을 HF, H2O2 및 H2O의 혼합액인 에칭액에 담지시켜 제조된 실리콘 나노와이어(직경: 60 nm, 길이 6000 nm) 어레이의 주사전자현미경 사진이다. FIG. 2 is a silicon prepared by supporting a porous Au film having a 60 nm diameter pupil formed in a hexagonal honeycomb structure, and supporting a silicon substrate having the Au film on a surface thereof in an etchant, which is a mixture of HF, H 2 O 2, and H 2 O. Scanning electron micrographs of nanowire (diameter: 60 nm, length 6000 nm) arrays.

상기 부분에칭단계에 의해 일 단이 상기 반도체 기판(100)에 고정된 다수개의 반도체 나노와이어(300) 어레이가 제조되며, 이때, 도 1에 도시한 바와 같이 상기 금속막(200)은 촉매 작용을 함에 따라 훼손되지 않은 상태로 상기 반도체 기판(100)에 잔존하게 된다.By the partial etching step, an array of a plurality of semiconductor nanowires 300 having one end fixed to the semiconductor substrate 100 is manufactured. In this case, as shown in FIG. 1, the metal film 200 has a catalytic action. As a result, the semiconductor substrate 100 remains in an undamaged state.

상기 반도체 기판(100)에 부착된 반도체 나노와이어(300)는 상기 절단단계에 의해 상기 반도체 기판(100)으로부터 절단되어 독립된 반도체 나노와이어(400)로 제조된다. The semiconductor nanowires 300 attached to the semiconductor substrate 100 are cut from the semiconductor substrate 100 by the cutting step and manufactured as independent semiconductor nanowires 400.

상기 절단단계는 반도체 나노와이어(300)가 형성된 반도체 기판(100)에 초음파를 인가하여 수행되는 특징이 있다. 상세하게, 초음파의 물리적 진동에 의해 상기 반도체 나노와이어(300)에 물리적 충격이 가해지고, 상기 반도체 기판(100)에 고정된 상기 반도체 나노와이어(300)의 일 단에 상기 충격이 집중되어 상기 반도체 나노와이어(300)가 절단되는 특징이 있다. The cutting step may be performed by applying ultrasonic waves to the semiconductor substrate 100 on which the semiconductor nanowires 300 are formed. In detail, a physical shock is applied to the semiconductor nanowire 300 by the physical vibration of ultrasonic waves, and the impact is concentrated on one end of the semiconductor nanowire 300 fixed to the semiconductor substrate 100 so that the semiconductor is concentrated. Nanowire 300 is characterized in that the cut.

보다 특징적으로, 상기 반도체 나노와이어(300)가 형성된 반도체 기판(100)을 액상인 매질에 담지하고, 상기 매질을 초음파 전달 매체로 하여 상기 반도체 기판(100)에 초음파를 인가하여, 상기 반도체 나노와이어(300)를 반도체 기판(100)으로부터 분리한다.More specifically, the semiconductor substrate 100 on which the semiconductor nanowires 300 are formed is supported on a liquid medium, and ultrasonic waves are applied to the semiconductor substrate 100 using the medium as an ultrasonic transmission medium, so that the semiconductor nanowires are provided. 300 is separated from the semiconductor substrate 100.

바람직하게, 절단단계는 상기 액상의 매질이 담긴 용기의 바닥면에 반도체 나노와이어(300)가 상부에 위치하도록 상기 반도체 나노와이어(300)가 형성된 반도체 기판(100)을 담지한 후, 상기 용기의 바닥면 또는 측면에 초음파 진동을 인가하여 수행된다. Preferably, the cutting step supports the semiconductor substrate 100 on which the semiconductor nanowires 300 are formed such that the semiconductor nanowires 300 are positioned on the bottom surface of the container containing the liquid medium, and then It is performed by applying ultrasonic vibration to the bottom or side.

상기 액상의 매질을 통해 상기 초음파 진동이 상기 반도체 나노와이어(300)에 전달되므로, 댐핑(damping)이 방지되며 빠르고 균일하게 상기 반도체 나노와이어에 물리적 진동이 전달되어, 균일한 크기를 갖는 독립적인 반도체 나노와이어가 제조된다. Since the ultrasonic vibration is transmitted to the semiconductor nanowires 300 through the liquid medium, damping is prevented and physical vibrations are transmitted to the semiconductor nanowires quickly and uniformly, so that independent semiconductors having a uniform size are provided. Nanowires are made.

또한, 상기 액상의 매질을 통해 상기 초음파 진동을 기판(100)에 고정된 나노와이어(300)에 전달함으로써, 상기 부분에칭단계에서의 에칭 깊이와 유사한 길이를 갖는 독립된 반도체 나노와이어(400)의 제조가 가능하다.In addition, by transmitting the ultrasonic vibration to the nanowire 300 fixed to the substrate 100 through the liquid medium, the production of the independent semiconductor nanowire 400 having a length similar to the etching depth in the partial etching step Is possible.

이때, 절단된 나노와이어의 균일성(크기의 균일성), 절단 시간의 단축 측면에서 상기 초음파 진동은 상기 기판에 형성된 반도체 나노와이어의 장축과 수직인 방향으로 인가 되는 것이 바람직하다. In this case, the ultrasonic vibration is preferably applied in a direction perpendicular to the long axis of the semiconductor nanowire formed on the substrate in terms of uniformity (size uniformity) of the cut nanowires and shortening of the cutting time.

상기 매질은 에탄올을 포함하는 C1~C5의 저가알콜, 탈이온수 및 상기 반도체 기판의 습식 에칭액에서 하나 또는 둘 이상 선택된 것이 바람직하다. The medium is preferably selected from one or more of C1 ~ C5 low alcohol, ethanol-containing deionized water and the wet etching solution of the semiconductor substrate.

상기 매질이 상기 반도체 기판(100)의 습식 에칭액인 경우, 상기 부분에칭단계에서 사용된 에칭액과 동일한 에칭액인 것이 바람직하며, 이에 의해, 상기 부분에칭단계에서 일정 시간동안 에칭을 수행하여 소정 길이의 반도체 나노와이어(300)를 제조한 후, 반도체 나노와이어가 형성된 반도체 기판(100)의 분리 및 회수 없이, 진동소자를 이용하여 바로 초음파를 인가하여 반도체 나노와이어(300)의 절단이 수행될 수 있는 특징이 있다.When the medium is a wet etching solution of the semiconductor substrate 100, the etching solution is preferably the same etching solution used in the partial etching step, whereby etching is performed for a predetermined time in the partial etching step to perform a semiconductor having a predetermined length. After the nanowire 300 is manufactured, cutting of the semiconductor nanowire 300 may be performed by directly applying ultrasonic waves using a vibrating element without separation and recovery of the semiconductor substrate 100 on which the semiconductor nanowires are formed. There is this.

상술한 바와 같이, 액상 매질을 통해 전달되는 초음파 진동의 에너지에 의해 상기 반도체 나노와이어(300)의 일단(반도체 기판에 부착된 단)이 절단되어 독립된 나노와이어(400)가 제조된다.As described above, one end (end attached to the semiconductor substrate) of the semiconductor nanowire 300 is cut by the energy of the ultrasonic vibration transmitted through the liquid medium to form an independent nanowire 400.

반도체 나노와이어(300) 어레이가 형성된 기판으로부터, 다수개의 반도체 나노와이어(300)의 밑둥(반도체 기판에 부착된 영역, 2)을 동일하게 절단하고, 상기 초음파의 파워를 제어하는 것이 바람직하다.From the substrate on which the array of semiconductor nanowires 300 is formed, it is preferable to cut the bottoms of the plurality of semiconductor nanowires 300 (regions attached to the semiconductor substrate 2) in the same manner and to control the power of the ultrasonic waves.

인가되는 상기 초음파의 파워는 상기 반도체 기판(100)에 형성된 나노와이어(300)의 종횡비에 의해 제어되는 특징이 있으며, 상기 반도체 기판(100)에 형성된 나노와이어의 종횡비가 5 내지 50인 경우, 초음파의 파워는 50 내지 200W인 특징이 있으며, 이때, 인가되는 초음파의 주파수는 10kHz 내지 100kHz인 것이 바람직하다.The power of the ultrasonic waves applied is controlled by the aspect ratio of the nanowires 300 formed on the semiconductor substrate 100. When the aspect ratio of the nanowires formed on the semiconductor substrate 100 is 5 to 50, ultrasonic waves The power of is characterized in that 50 to 200W, in this case, the frequency of the applied ultrasound is preferably 10kHz to 100kHz.

상기 초음파 파워를 50 내지 200W로 제어함으로써, 하기 관계식 1 및 하기 관계식 2를 만족하는 독립적인 반도체 나노와이어(300)가 제조된다.By controlling the ultrasonic power to 50 to 200W, an independent semiconductor nanowire 300 satisfying the following Equation 1 and Equation 2 is manufactured.

(관계식 1)(Relational expression 1)

0.99 Detch ≤ Lnw ≤ 0.998 Detch 0.99 D etch ≤ L nw ≤ 0.998 D etch

(상기 Detch는 상기 부분식각단계에 의해 반도체 기판이 식각된 깊이를 의미하며, 상기 Lnw는 독립된 반도체 나노와이어의 길이를 의미한다.)(The etch refers to the depth where the semiconductor substrate is etched by the partial etching step, and the Lnw means the length of the independent semiconductor nanowire.)

(관계식 2)(Relational expression 2)

0.2 % ≤ σnw x100/ Lnw mean ≤ 1 % 0.2% ≤ σ nw x100 / L nw mean ≤ 1%

(상기 σnw는 상기 반도체 기판으로부터 절단된 반도체 나노와이어간의 길이 편차를 의미하며, Lnw mean은 상기 반도체 기판으로부터 절단된 반도체 나노와이어의 평균 길이를 의미한다.) (Nw wherein σ stands for the length deviation between the semiconductor nanowires from the semiconductor substrate, and cutting, L nw mean refers to the average length of the semiconductor nanowire cut from the semiconductor substrate.)

도 3은 도 2의 실리콘 나노와이어가 형성된 기판을 무수에탄올에 담지한 후, 100 W, 42 kHz (+-6%)의 초음파를 5분 동안 인가한 후 실리콘 기판을 회수하여 관찰한 주사전자 현미경 사진이며, 도 4는 상기 무수에탄올에 남아있는 절단된 실리콘 나노와이어를 관찰한 주사전자현미경 사진이다.FIG. 3 is a scanning electron microscope obtained by recovering a silicon substrate after supporting the substrate on which the silicon nanowires of FIG. 2 are formed in anhydrous ethanol and applying ultrasonic waves of 100 W and 42 kHz (+ -6%) for 5 minutes. 4 is a scanning electron microscope photograph of the cut silicon nanowires remaining in the anhydrous ethanol.

도 3 및 도 4에서 알 수 있듯이 상기 초음파 절단에 의해 실리콘 나노와이어의 밑둥(2)이 균일하게 잘려지며 금속막이 잔류하는 실리콘 기판이 얻어지며, 물리적으로 손상되지 않으며 동일한 길이를 갖는 실리콘 나노와이어가 제조됨을 알 수 있다.As can be seen in Figures 3 and 4 by the ultrasonic cutting to obtain a silicon substrate in which the bottom (2) of the silicon nanowires are uniformly cut and the metal film remains, the silicon nanowires that are not physically damaged and have the same length It can be seen that manufactured.

상술한 바와 같이, 본 발명에 따른 반도체 나노와이어의 제조방법은 다수개의 관통 기동이 형성된 다공성 금속막을 촉매로 탑-다운 방식으로 반도체 기판을 습식 에칭하여 반도체 기판에 부착된 다수개의 반도체 나노와이어를 제조한 후, 초음파를 인가하여 상기 반도체 나노와이어를 반도체 기판으로부터 절단하는 특징이 있다. As described above, the method of manufacturing a semiconductor nanowire according to the present invention manufactures a plurality of semiconductor nanowires attached to a semiconductor substrate by wet etching the semiconductor substrate in a top-down manner with a porous metal film having a plurality of through maneuvers formed thereon as a catalyst. Thereafter, the semiconductor nanowires are cut from the semiconductor substrate by applying ultrasonic waves.

나아가, 본 발명에 따른 반도체 나노와이어의 제조방법은 상기 반도체 나노와이어의 제조에 이미 사용된 반도체 기판을 이용하여 반도체 나노와이어를 연속적으로 제조하는 특징이 있다.Furthermore, the method for manufacturing a semiconductor nanowire according to the present invention is characterized by continuously manufacturing semiconductor nanowires using a semiconductor substrate already used for the production of the semiconductor nanowires.

도 5는 본 발명에 따른 나노와이어 제조방법을 도시한 다른 공정도로, 도 5에 도시한 바와 같이, 본 발명에 따른 나노와이어의 제조방법은 상기 도 1을 기반으로 상술한 촉매형성단계, 부분에칭단계 및 절단단계를 거쳐 반도체 나노와이어의 제조에 이미 사용된 반도체 기판(100)을 이용하여 반도체 나노와이어(300)를 제조하는 특징이 있다.FIG. 5 is another process diagram illustrating a nanowire manufacturing method according to the present invention. As shown in FIG. 5, the method for preparing nanowires according to the present invention is the catalyst forming step and partial etching described above based on FIG. 1. The semiconductor nanowire 300 is manufactured by using the semiconductor substrate 100 that has already been used in the manufacture of the semiconductor nanowire through steps and cutting.

상세하게, 상기 절단단계에서 독립된 나노와이어들과 함께 얻어지는 반도체 기판(100)에는 촉매 작용을 하는 상기 금속막(200)이 상기 반도체 기판(100) 표면에 잔존하게 된다.In detail, in the semiconductor substrate 100 obtained with the independent nanowires in the cutting step, the metal film 200 serving as a catalyst remains on the surface of the semiconductor substrate 100.

상기 반도체 기판(100)에 잔류하는 금속막(200)은 알짜반응에 관여하지 않는 촉매임에 따라, 상기 부분에칭단계에서 손상되지 않고 동공 구조를 유지한다. 이에 따라, 상기 절단단계에서 얻어진 금속막이 잔존하는 반도체 기판(100)을 다시 습식 에칭하여 반도체 기판(100)에 반도체 나노와이어(300)를 제조할 수 있으며, 초음파 절단을 이용하여 반도체 기판(100)으로부터 독립된 반도체 나노와이어(400)를 제조하는 특징이 있다.Since the metal film 200 remaining in the semiconductor substrate 100 is a catalyst that does not participate in the net reaction, the metal layer 200 is not damaged in the partial etching step and maintains the pupil structure. Accordingly, the semiconductor substrate 100 in which the metal film obtained in the cutting step remains is wet-etched again to manufacture the semiconductor nanowires 300 on the semiconductor substrate 100, and the semiconductor substrate 100 using ultrasonic cutting. It is characterized by manufacturing a semiconductor nanowire 400 independent from.

상기 절단 단계에서 액상의 매질을 통해 초음파를 인가함으로써, 독립된 반도체 나노와이어를 제조하며 기판에 반도체 나노와이어의 밑둥(2)이 남도록 절단 가능하다. 상기 밑둥(2)은 독립된 반도체 나노와이어(400)를 초음파처리를 통하여 반도체 기판(100)으로부터 채취 후에 남은 부분으로, 다공성 금속막(200)을 반도체 기판(100)으로부터 떨어지지 않고 견고하게 부착되도록 하고 그 초기 형태를 유지하도록 하여 연속적인 반도체 기판의 에칭을 안정적으로 수행할 수 있는 역할을 한다. By applying ultrasonic waves through the liquid medium in the cutting step, an independent semiconductor nanowire may be manufactured and the substrate may be cut so that the bottom 2 of the semiconductor nanowire remains on the substrate. The bottom 2 is a portion remaining after the independent semiconductor nanowire 400 is collected from the semiconductor substrate 100 through ultrasonication, and the porous metal film 200 is firmly attached without falling off from the semiconductor substrate 100. Maintaining its initial shape serves to stably perform the etching of the continuous semiconductor substrate.

도 6은 본 발명에 따른 제조방법을 도시한 또 다른 공정도로, 도 6에 도시한 바와 같이, 본 발명의 제조방법은 보다 특징적으로, 나노와이어의 종횡비와 무관하게 상기 관계식 1 및 2를 만족하는 반도체 나노와이어를 연속적으로 제조하기 위해, 상기 반도체 기판의 부분에칭 단계 후 및 상기 초음파 절단 단계 전, 상기 금속막(200)을 양극으로, 상기 습식에칭의 에칭 용액에 담지된 백금 전극을 음극으로 하여, 상기 금속막(200)에 전압 또는 전류를 인가하여 상기 금속막(200)과 접촉하는 반도체 나노와이어를 양극산화시키는 단계;가 더 수행되는 특징이 있다.6 is another process diagram illustrating a manufacturing method according to the present invention. As shown in FIG. 6, the manufacturing method of the present invention more specifically satisfies the relations 1 and 2 regardless of the aspect ratio of the nanowire. In order to continuously manufacture the semiconductor nanowire, after the partial etching step of the semiconductor substrate and before the ultrasonic cutting step, the metal film 200 as the anode, the platinum electrode supported in the etching solution of the wet etching as a cathode And anodizing the semiconductor nanowires in contact with the metal film 200 by applying a voltage or a current to the metal film 200.

상세하게, 상기 양극산화 단계는 상기 금속막에 전압 또는 전류를 인가하여, 부분에칭단계에서 제조되는 나노와이어의 밑둥(2)에 다공성 마디(3)를 형성하기 위한 것으로, 상기 금속막(200)에 전압 또는 전류가 인가되면 상기 금속막(200)과 접촉하고 있는 반도체 나노와이어에 다량의 홀 주입이 인위적으로 수행되게 되고, 금속막과 접한 반도체 나노와이어의 표면이 선택적으로 산화되게 되고 에칭액에 의해 산화된 표면이 녹아서, 반도체 나노와이어의 밑둥부분(금속막과 접촉하는 나노와이어의 하단부, 2)이 다공성 구조를 갖게 된다.In detail, the anodizing step is to apply a voltage or current to the metal film to form a porous node 3 on the bottom 2 of the nanowire manufactured in the partial etching step, wherein the metal film 200 When a voltage or a current is applied to the semiconductor nanowires in contact with the metal film 200, a large amount of hole injection is artificially performed, and the surface of the semiconductor nanowires in contact with the metal film is selectively oxidized by an etching solution. The oxidized surface is melted so that the bottom portion of the semiconductor nanowire (the lower end of the nanowire in contact with the metal film, 2) has a porous structure.

상기 부분에칭 단계를 수행한 후, 상기 양극산화단계에 의해 상기 나노와이어의 밑둥(2) 부분을 다공성 구조로 만듦으로써, 상기 초음파 인가에 의한 절단시, 다공성 마디(3)가 형성된 나노와이어의 밑둥(2)이 균일하게 잘려 나노와이어의 종횡비와 무관하게 균일한 크기를 갖는 독립된 나노와이어를 매우 용이하게 제조할 수 있게 된다. 상기 양극산화단계에서 인가되는 전압은 1 내지 5V인 것이 바람직하며, 전압 또는 전류의 인가시간은 0.2초 내지 1초인 것이 바람직하다.After performing the partial etching step, by making the bottom structure (2) of the nanowires into a porous structure by the anodization step, when cutting by the ultrasonic application, the bottom of the nanowires formed with a porous node (3) (2) is uniformly cut so that independent nanowires having a uniform size can be produced very easily regardless of the aspect ratio of the nanowires. The voltage applied in the anodization step is preferably 1 to 5V, the application time of the voltage or current is preferably 0.2 seconds to 1 second.

도 7은 본 발명에 따른 제조방법을 도시한 또 다른 공정도이며, 도 8은 본 발명의 부분에칭단계에서 인가되는 전압 펄스의 파형을 도시한 일 예이다.7 is another process diagram illustrating a manufacturing method according to the present invention, Figure 8 is an example showing the waveform of the voltage pulse applied in the partial etching step of the present invention.

도 7 내지 도 8에 도시한 바와 같이, 본 발명의 제조방법은 보다 특징적으로, 상기 금속막(200)을 촉매로 상기 반도체 기판을 습식 에칭하는 에칭단계; 및 상기 금속막(200)을 양극으로, 상기 습식에칭의 에칭 용액에 담지된 백금 전극을 음극으로 하여, 상기 금속막(200)에 전압 또는 전류를 인가하여 상기 금속막(200)과 접촉하는 반도체 나노와이어를 양극산화시키며, 상기 에칭단계 및 산화단계를 일 단위공정으로, 상기 단위공정이 적어도 2회 이상 반복 수행되는 특징이 있다.As illustrated in FIGS. 7 to 8, the manufacturing method of the present invention may further include an etching step of wet etching the semiconductor substrate using the metal film 200 as a catalyst; And a semiconductor in contact with the metal film 200 by applying a voltage or a current to the metal film 200 by using the metal film 200 as an anode and the platinum electrode supported on the wet etching solution as a cathode. Anodizing the nanowires, characterized in that the etching step and the oxidation step in one unit process, the unit process is repeatedly performed at least two times.

상기 단위공정이 적어도 2회 이상 반복 수행됨에 따라, 상기 반도체 기판에 일 단이 부착된 반도체 나노와이어에는 나노와이어의 길이 방향으로 서로 이격된 둘 이상의 다공성 마디(3)가 형성되는데, 상기 초음파 인가에 의한 절단시, 상기 나노와이어에 국부적으로 형성된 다공성 마디(3) 각각이 절단되는 특징이 있다.As the unit process is repeatedly performed at least two times, two or more porous nodes 3 spaced apart from each other in the longitudinal direction of the nanowire are formed in the semiconductor nanowire having one end attached to the semiconductor substrate. When cutting by, it is characterized in that each of the porous nodes (3) formed locally on the nanowire is cut.

상기 다공성 마디(3) 각각이 절단되어 독립된 반도체 나노와이어가 제조됨에 따라, 상기 독립된 반도체 나노와이어의 길이는 상기 단위공정에서의 상기 에칭단계에 의해 그 길이가 제어되게 되며, 상기 단위공정의 반복되는 횟수에 의해 상기 초음파 절단에 의해 단일한 반도체 나노와이어(반도체 기판에 일 단이 부착된 반도체 나노와이어)로부터 제조되는 독립된 반도체 나노와이어의 개수가 제어되게 된다. 상세하게, 상기 단위공정이 n(n>1인 자연수)회 반복 수행됨에 따라, 단일한 반도체 나노와이어(반도체 기판에 일 단이 부착된 반도체 나노와이어)로부터 n개의 독립된 반도체 나노와이어가 제조되는 특징이 있다.As each of the porous nodes 3 is cut to produce independent semiconductor nanowires, the length of the independent semiconductor nanowires is controlled by the etching step in the unit process, and the repeating of the unit process is performed. By the number of times, the number of independent semiconductor nanowires manufactured from a single semiconductor nanowire (a semiconductor nanowire having one end attached to a semiconductor substrate) is controlled by the ultrasonic cutting. In detail, as the unit process is repeatedly performed n (n> 1 natural numbers), n independent semiconductor nanowires are manufactured from a single semiconductor nanowire (a semiconductor nanowire having one end attached to a semiconductor substrate). There is this.

도 8은 다공성 마디(3) 형성을 위해 금속막(200)에 인가되는 전압의 파형을 도시한 일 예로, 도 8의 시간축은 부분에칭단계가 시작되는 시점을 기준으로 한 시간을 의미한다. 도 8에 도시한 바와 같이, 물리적으로 취약한 다공성 마디(3)를 형성하고 상기 다공성 마디(3)의 절단에 의해 독립된 나노와이어를 제조하기 위해, 상기 부분에칭단계시 펄스 형태의 전압 또는 전류가 상기 금속막(200)에 인가되는 것이 바람직하다. 부분에칭단계시 상기 금속막(200)에 인가되는 상기 펄스(전압 또는 전류의 펄스)의 개수에 의해 상기 다공성 마디(3)의 개수가 제어되며, 상기 부분에칭단계시 상기 펄스가 인가되는 시점에 의해 반도체 나노와이어 내 상기 다공성 마디(3)의 위치가 제어되게 되며, 상기 펄스의 인가시간에 의해 상기 다공성 마디(3)의 길이가 제어되게 된다.8 illustrates an example of a waveform of a voltage applied to the metal film 200 to form the porous node 3. The time axis of FIG. 8 refers to a time based on a start point of the partial etching step. As shown in FIG. 8, in order to form a physically fragile porous node 3 and to produce an independent nanowire by cutting the porous node 3, a voltage or current in the form of a pulse during the partial etching step is It is preferable to apply to the metal film 200. The number of the porous nodes 3 is controlled by the number of pulses (pulse of voltage or current) applied to the metal film 200 in the partial etching step, and at the time when the pulse is applied in the partial etching step The position of the porous node 3 in the semiconductor nanowire is controlled, and the length of the porous node 3 is controlled by the application time of the pulse.

바람직하게, 다공성 마디(3)의 형성을 위해 인가되는 전압은 1 내지 5V인 것이 바람직하며, 전압 또는 전류의 인가시간은 0.2초 내지 1초인 것이 바람직하다.Preferably, the voltage applied to form the porous node 3 is preferably 1 to 5V, and the application time of the voltage or current is preferably 0.2 to 1 second.

상술한 바와 같이, 본 발명에 따른 반도체 나노와이어의 제조방법은 상기 절단 단계에서 얻어진 반도체 기판(100)을 이용하여 상술한 습식 에칭단계 및 절단단계가 연속해서 반복됨으로써, 상기 반도체 기판(100)이 모두 소진될 때 까지 연속적으로 독립된 반도체 나노와이어를 대량 생산할 수 있는 특징이 있다. As described above, in the method of manufacturing a semiconductor nanowire according to the present invention, the wet etching step and the cutting step described above are successively repeated using the semiconductor substrate 100 obtained in the cutting step, whereby the semiconductor substrate 100 is formed. It features the ability to mass produce independent semiconductor nanowires until they are exhausted.

이상과 같이 본 발명에서는 특정된 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, Those skilled in the art will recognize that many modifications and variations are possible in light of the above teachings.

따라서, 본 발명의 사상은 설명된 실시 예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.
Therefore, the spirit of the present invention should not be limited to the described embodiments, and all of the equivalents and equivalents of the claims as well as the claims to be described later belong to the scope of the present invention. .

Claims (10)

a) 반도체 기판 상부에 다수개의 관통 공동이 형성된 망형의 금속막을 형성하는 촉매형성단계;
b) 상기 금속막을 촉매로 상기 반도체 기판을 습식 에칭하여, 일 단이 반도체 기판에 부착된 다수개의 반도체 나노와이어를 제조하는 부분에칭단계; 및
c) 상기 반도체 나노와이어가 형성된 반도체 기판을 액상인 매질에 담지하고, 상기 매질을 초음파 전달 매체로 하여, 50 내지 200W의 파워 및 10kHz 내지 100kHz의 주파수로 상기 반도체 기판에 초음파를 인가하여 상기 반도체 나노와이어를 반도체 기판으로부터 절단하고, 하기 관계식 1 및 하기 관계식 2를 만족하는 반도체 기판으로부터 독립된 다수개의 반도체 나노와이어 및 금속막이 잔류하는 반도체 기판을 얻는 절단단계;를 포함하는 반도체 나노와이어의 제조방법.
(관계식 1)
0.99 Detch ≤ Lnw ≤ 0.998 Detch
(상기 Detch는 상기 부분식각단계에 의해 반도체 기판이 식각된 깊이를 의미하며, 상기 Lnw는 독립된 반도체 나노와이어의 길이를 의미한다.)
(관계식 2)
0.2 % ≤ σnw x100/ Lnw mean ≤ 1 %
(상기 σnw는 상기 반도체 기판으로부터 절단된 반도체 나노와이어간의 길이 편차를 의미하며, Lnw mean은 상기 반도체 기판으로부터 절단된 반도체 나노와이어의 평균 길이를 의미한다.)
a) a catalyst forming step of forming a mesh metal film having a plurality of through cavities formed on the semiconductor substrate;
b) wet etching the semiconductor substrate with the metal film as a catalyst to produce a plurality of semiconductor nanowires, one end of which is attached to the semiconductor substrate; And
c) supporting the semiconductor substrate on which the semiconductor nanowires are formed in a liquid medium, and applying the ultrasonic wave to the semiconductor substrate at a power of 50 to 200 W and a frequency of 10 kHz to 100 kHz using the medium as an ultrasonic transmission medium. And a cutting step of cutting the wire from the semiconductor substrate and obtaining a semiconductor substrate in which a plurality of semiconductor nanowires and a metal film remain independent from the semiconductor substrate satisfying the following Equation 1 and Equation 2 below.
(Relational expression 1)
0.99 D etch ≤ L nw ≤ 0.998 D etch
(The etch refers to the depth where the semiconductor substrate is etched by the partial etching step, and the Lnw means the length of the independent semiconductor nanowire.)
(Relational expression 2)
0.2% ≤ σ nw x100 / L nw mean ≤ 1%
(Nw wherein σ stands for the length deviation between the semiconductor nanowires from the semiconductor substrate, and cutting, L nw mean refers to the average length of the semiconductor nanowire cut from the semiconductor substrate.)
제 1항에 있어서,
상기 c) 단계 후, 상기 c) 단계에서 얻어진 금속막이 잔류하는 반도체 기판을 이용하여 상기 부분에칭 단계 및 상기 절단단계가 반복적으로 수행되는 것을 특징으로 하는 반도체 나노와이어의 제조방법.
The method of claim 1,
After the step c), the partial etching step and the cutting step are repeatedly performed using the semiconductor substrate on which the metal film obtained in step c) remains.
삭제delete 제 1항에 있어서,
상기 c) 단계의 반도체 나노와이어의 길이는 상기 b) 단계의 상기 습식 에칭이 수행되는 시간에 의해 제어되는 것을 특징으로 하는 반도체 나노와이어의 제조방법.
The method of claim 1,
The length of the semiconductor nanowire of step c) is controlled by the time that the wet etching of the step b) is performed.
삭제delete 제 1항에 있어서,
상기 매질은 에탄올을 포함하는 C1~C5의 저가알콜, 탈이온수 및 상기 반도체 기판의 습식 에칭액에서 하나 또는 둘 이상 선택된 것을 특징으로 하는 반도체 나노와이어의 제조방법.
The method of claim 1,
The medium is a method for producing a semiconductor nanowire, characterized in that one or more selected from C1 ~ C5 low alcohol, ethanol-containing deionized water and the wet etching solution of the semiconductor substrate.
제 6항에 있어서,
상기 반도체 기판의 습식 에칭액인 상기 매질은 상기 부분에칭단계에 사용된 습식 에칭액인 것을 특징으로 하는 반도체 나노와이어의 제조방법.
The method according to claim 6,
The medium which is a wet etching solution of the semiconductor substrate is a method of manufacturing a semiconductor nanowire, characterized in that the wet etching solution used in the partial etching step.
삭제delete 제 1항에 있어서,
상기 b) 단계 후 및 상기 c) 단계 전,
상기 금속막을 양극으로, 상기 습식에칭의 에칭 용액에 담지된 백금 전극을 음극으로 하여, 상기 금속막에 전압 또는 전류를 인가하여 상기 금속막과 접촉하는 반도체 나노와이어를 양극산화시키는 단계;
가 더 수행되는 것을 특징으로 하는 반도체 나노와이어의 제조방법.
The method of claim 1,
After step b) and before step c),
Anodizing the semiconductor nanowire in contact with the metal film by applying a voltage or current to the metal film by using the metal film as an anode and a platinum electrode supported on the etching solution of the wet etching as a cathode;
Method for producing a semiconductor nanowire, characterized in that is further performed.
제 1항에 있어서,
상기 b) 단계는
상기 금속막을 촉매로 상기 반도체 기판을 습식 에칭하는 에칭단계; 및
상기 금속막을 양극으로, 상기 습식에칭의 에칭 용액에 담지된 백금 전극을 음극으로 하여, 상기 금속막에 전압 또는 전류를 인가하여 상기 금속막과 접촉하는 반도체 나노와이어를 양극산화시키는 산화단계;를 포함하며,
상기 에칭단계 및 산화단계를 일 단위공정으로, 상기 단위공정이 적어도 2회 이상 반복 수행되며,
상기 산화단계에 의해 기판에 부착된 다수개의 반도체 나노와이어에 형성된 적어도 둘 이상의 다공성 마디가 각각 상기 c) 단계에 의해 절단되는 것을 특징으로 하는 반도체 나노와이어의 제조방법.
The method of claim 1,
Step b)
An etching step of wet etching the semiconductor substrate with the metal film as a catalyst; And
An oxidation step of anodizing the semiconductor nanowires in contact with the metal film by applying a voltage or a current to the metal film by using a metal electrode as an anode and a platinum electrode supported on the etching solution of the wet etching as a cathode. ,
The etching step and the oxidation step in one unit process, the unit process is repeatedly performed at least two times,
At least two porous nodes formed on the plurality of semiconductor nanowires attached to the substrate by the oxidation step are each cut by the step c).
KR1020110039300A 2011-04-27 2011-04-27 Continuous Mass Production Method of Semiconductor Nanowires with Controlled Lengths KR101313176B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110039300A KR101313176B1 (en) 2011-04-27 2011-04-27 Continuous Mass Production Method of Semiconductor Nanowires with Controlled Lengths

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110039300A KR101313176B1 (en) 2011-04-27 2011-04-27 Continuous Mass Production Method of Semiconductor Nanowires with Controlled Lengths

Publications (2)

Publication Number Publication Date
KR20120121466A KR20120121466A (en) 2012-11-06
KR101313176B1 true KR101313176B1 (en) 2013-09-30

Family

ID=47507904

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110039300A KR101313176B1 (en) 2011-04-27 2011-04-27 Continuous Mass Production Method of Semiconductor Nanowires with Controlled Lengths

Country Status (1)

Country Link
KR (1) KR101313176B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10333013B2 (en) 2017-10-27 2019-06-25 Korea University Research And Business Foundation Semiconductor nanowire photoelectric device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101353373B1 (en) * 2012-11-26 2014-01-21 한국과학기술원 A fabrication method of the vertically aligned silicon nano-structure used by metal-assisted chemical etching method, a vertically alligned silicon nano-structure fabricated by this method, and a device comprising the vertically alligned silicon nano-structure.

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050086693A (en) * 2002-11-18 2005-08-30 코닌클리즈케 필립스 일렉트로닉스 엔.브이. Dispersion of nanowires of semiconductor material
KR20110024892A (en) * 2009-09-03 2011-03-09 한국표준과학연구원 Semiconductor nanowires array and manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050086693A (en) * 2002-11-18 2005-08-30 코닌클리즈케 필립스 일렉트로닉스 엔.브이. Dispersion of nanowires of semiconductor material
KR20110024892A (en) * 2009-09-03 2011-03-09 한국표준과학연구원 Semiconductor nanowires array and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10333013B2 (en) 2017-10-27 2019-06-25 Korea University Research And Business Foundation Semiconductor nanowire photoelectric device

Also Published As

Publication number Publication date
KR20120121466A (en) 2012-11-06

Similar Documents

Publication Publication Date Title
TWI472477B (en) Silicon nanostructures and method for producing the same and application thereof
US6709929B2 (en) Methods of forming nano-scale electronic and optoelectronic devices using non-photolithographically defined nano-channel templates
Ozdemir et al. Effect of electroless etching parameters on the growth and reflection properties of silicon nanowires
EP0996967B1 (en) Method for producing layered structures on a semiconductor substrate, semiconductor substrate and semiconductor components produced according to said method
US8293558B2 (en) Method for releasing a thin-film substrate
US8778781B2 (en) Method of growing a thin film, a method of forming a structure and a device
US20110146774A1 (en) Solar Cell Having Quantum Dot Nanowire Array and the Fabrication Method Thereof
US9502240B2 (en) Preparation method of crystalline silicon film based on layer transfer
JP2010028092A (en) Nanowire solar cell and producing method of the same
US20120168713A1 (en) Method for manufacturing a silicon nanowire array using a porous metal film
Hong et al. Nanostructuring methods for enhancing light absorption rate of Si-based photovoltaic devices: A review
TWI460121B (en) Method for fabricating patterned silicon nanowire arrays and silicon microstructures
KR101353373B1 (en) A fabrication method of the vertically aligned silicon nano-structure used by metal-assisted chemical etching method, a vertically alligned silicon nano-structure fabricated by this method, and a device comprising the vertically alligned silicon nano-structure.
KR101313176B1 (en) Continuous Mass Production Method of Semiconductor Nanowires with Controlled Lengths
CN102157371B (en) Method for producing monocrystalline silicon nanometer structure
WO2010102306A1 (en) Method for releasing a thin-film substrate
KR101588577B1 (en) A fabrication method of vertically aligned GaAs semiconductor nanowire arrays with large area
KR100855882B1 (en) Single crystal nanowire array having heterojunction and method for manufacturing the same
CN112992737B (en) Transferable structure of wafer-level chip and transferring method thereof
KR101220522B1 (en) Manufacturing method of silicon nanowires array using porous multilayer metal film
US20130280887A1 (en) Method For Releasing a Thin-Film Substrate
Jang et al. Optimization of wire array formation in p-type silicon for solar cell application
KR101336100B1 (en) Single crystalline silicon tubular nanostructures and method for manufacturing the same
JP2009016562A (en) Semiconductor quantum dot element, method of forming semiconductor quantum dot element, and semiconductor laser using semiconductor quantum dot element
JP5637473B2 (en) Layered structure manufacturing method, semiconductor substrate, element circuit manufacturing method, and series connection circuit of solar cell elements

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160822

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170823

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee