KR101293587B1 - 발광장치 및 그 제조 방법 - Google Patents

발광장치 및 그 제조 방법 Download PDF

Info

Publication number
KR101293587B1
KR101293587B1 KR1020060099152A KR20060099152A KR101293587B1 KR 101293587 B1 KR101293587 B1 KR 101293587B1 KR 1020060099152 A KR1020060099152 A KR 1020060099152A KR 20060099152 A KR20060099152 A KR 20060099152A KR 101293587 B1 KR101293587 B1 KR 101293587B1
Authority
KR
South Korea
Prior art keywords
electrode
region
layer
insulating film
substrate
Prior art date
Application number
KR1020060099152A
Other languages
English (en)
Other versions
KR20070042076A (ko
Inventor
히데아키 쿠와바라
히데토 오누마
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20070042076A publication Critical patent/KR20070042076A/ko
Application granted granted Critical
Publication of KR101293587B1 publication Critical patent/KR101293587B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6735—Closed carriers
    • H01L21/67359—Closed carriers specially adapted for containing masks, reticles or pellicles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED

Abstract

고섬세화에 따르는 화소 영역의 미세화, 대면적화에 따르는 기판의 대형화에 의해, 증착시에 사용하는 마스크의 정밀성과 휨 등에 의한 불량이 문제가 되고 있다. 회절격자 패턴 또는 반투막으로 이루어진 광강도 저감 기능을 가지는 보조 패턴을 설치한 포토마스크 또는 레티클을 사용함으로써, 공정을 늘리지 않고, 표시 영역에 있어서의 화소 전극(제1 전극이라고도 부른다) 위, 및 화소 전극층 주변에 막 두께가 다른 부분을 가지는 분리벽을 형성한다.
기판, 회절격자, 포토마스크, 화소, 전극

Description

발광장치 및 그 제조 방법{LIGHT EMITTING DEVICE AND MANUFACTURING METHOD THEREOF}
도 1a 내지 1c는 본 발명의 공정 단면도를 나타낸 도면이다.
도 2a 및 2b는 증착 장치의 일례를 나타낸 도면이다.
도 3은 본 발명의 단면구조의 일례를 나타낸 도면이다.
도 4a 및 4b는 본 발명의 단면구조의 일례를 나타낸 도면이다.
도 5a 내지 5c는 발광 장치의 제조 공정을 나타낸 도면이다.
도 6a 내지 6c는 발광 장치의 제조 공정을 나타낸 도면이다.
도 7a 및 7b는 발광 장치의 제조 공정을 나타낸 도면이다.
도 8a 내지 8c는 발광 장치의 제조 공정을 나타낸 도면이다.
도 9a 및 9b는 발광 장치의 제조 공정을 나타낸 도면이다.
도 10은 액티브 매트릭스형 발광 장치의 구성을 나타낸 도면이다.
도 11은 화소 영역의 평면도의 일례다.
도 12a 및 12b는 본 발명이 적용되는 전자기기를 나타낸 도면이다.
도 13a 및 13b는 본 발명이 적용되는 전자기기를 나타낸 도면이다.
도 14는 본 발명이 적용되는 전자기기를 나타낸 도면이다.
도 15a 내지 15d는 본 발명이 적용되는 전자기기를 나타낸 도면이다.
도 16은 본 발명의 단면구조의 일례를 나타낸 도면이다.
[기술분야]
본 발명은 한 쌍의 전극 사이에 유기 화합물을 포함한 막(이하, 「유기 화합물층」으로 한다)을 설치한 소자에 전계를 인가함으로써 형광 또는 인광이 얻어지는 발광소자를 사용한 발광 장치 및 그 제조 방법에 관한 것이다. 이때, 발광 장치는 화상표시 디바이스, 발광 디바이스, 혹은 광원(조명 장치를 포함한다)을 가리킨다.
[배경기술]
초경량, 고속 응답성, 직류 저전압 구동 등의 특징을 지니는 유기 화합물을 발광체로서 사용한 발광소자는 차세대 평면 패널 표시에 응용될 것으로 기대되고 있다. 특히, 발광소자를 매트릭스 형상으로 배치한 표시장치는, 종래의 액정표시장치와 비교하여, 시야각이 넓고 가시성이 좋다는 점에서 우수하다고 여겨지고 있다.
발광소자의 발광 매커니즘으로는, 한 쌍의 전극 사이에 유기 화합물층을 개재해서 전압을 인가함으로써, 음극으로부터 주입된 전자 및 양극으로부터 주입된 정공이 유기 화합물층의 발광중심에서 재결합하여 분자 여기자를 형성하고, 그 분 자 여기자가 기저상태로 되돌아올 때에 에너지를 방출하여 발광한다고 알려져 있다. 여기 상태에는 단일항 여기와 삼중항 여기가 알려져 있고, 발광은 어느 쪽의 여기 상태를 거쳐도 가능하다고 알려져 있다.
이러한 발광소자를 매트릭스 형상으로 배치한 발광 장치에는, 패시브 매트릭스 구동(단순 매트릭스형)과 액티브 매트릭스 구동(액티브 매트릭스형) 등의 구동방법을 이용할 수 있다. 그러나, 화소 밀도가 증가한 경우에는, 화소(또는 각 도트)마다 스위치가 설치되는 액티브 매트릭스형이 저전압으로 구동할 수 있으므로 유리하다고 여겨지고 있다.
액티브 매트릭스형 발광 장치를 제조할 경우, 절연 표면을 가지는 기판 위에 스위칭소자로서 TFT를 형성하고, 상기 TFT와 전기적으로 접속하는 화소 전극을 양극 또는 음극으로 한 EL소자를 매트릭스 형상으로 배치한다.
액티브 매트릭스형 발광 장치나 패시브 매트릭스형 발광 장치를 제조할 경우, 인접한 화소를 서로 절연하기 위한 분리벽을 화소 전극의 단부에 설치한다.
본 출원은 특허문헌 1이나 특허문헌 2에 기재한 분리벽을 제안한다(특허문헌 1: 일본국 공개특허공보 특개 2002-164181, 특허문헌 2: 일본국 공개특허공보 특개 2004-127933).
일렉트로루미네선스(이하, EL이라고도 한다) 소자를 구비하는 표시장치에 있어서, 풀 컬러 표시를 행하기 위해서, 컬러 발광하는 컬러 발광소자를 사용한다. 컬러 발광소자를 형성하기 위해서는, 각 색의 발광 재료를 미세한 패턴으로 전극 위에 형성하는 것이 하나의 중요한 요소가 된다.
상기 목적을 위해, 증착법 등을 이용해서 재료를 형성할 때, 마스크를 사용해서 미세한 패턴으로 형성하는 방법이 일반적으로 이용되고 있다.
그러나, 화질 개선에 따른 화소 영역의 미세화, 대면적화에 따른 기판의 대형화로 인해, 증착시에 사용하는 마스크의 정밀성과 휨 등에 따른 불량이 문제가 되고 있다.
본 발명은 공정을 늘리지 않고, 증착시에 사용하는 마스크의 정밀성과 휨 등에 따른 불량을 방지할 수 있는 구조를 제공한다.
적색, 녹색, 청색의 발광 색을 이용하는 풀 컬러의 평면 패널 표시에 있어서, 더욱 고화질, 고개구율, 고신뢰성에 대한 요구가 높아지고 있다. 이러한 요구는, 발광 장치의 고화질화(화소 수의 증대) 및 소형화에 따라 각 표시 화소 피치의 미세화를 증진시키는 데 있어서 중대한 과제다. 액티브 매트릭스형 발광 장치 또는 패시브 매트릭스형 발광 장치를 고화질화하기 위해서는 분리벽의 윗면 형상도 작게 할 필요가 있다. 본 발명은 윗면 형상을 축소하여, 더욱 높은 화질의 표시를 가능하게 하는 분리벽 및 그 분리벽을 구비한 발광 장치를 제공한다.
[과제를 해결하기 위한 수단]
본 발명은 회절격자 패턴 또는 반투막으로 이루어진 광강도 저감 기능을 가 지는 보조 패턴을 설치한 포토마스크 또는 레티클을 사용함으로써, 공정을 늘리지 않고, 표시 영역에 있어서의 화소 전극(제1 전극이라고도 부른다) 위, 및 화소 전극층 주변에 막 두께가 다른 부분을 가지는 분리벽을 형성한다.
본 발명의 분리벽은 막 두께가 두꺼운 부분으로 증착 마스크를 지지하고, 증착 마스크의 비틀림이나, 휨 등에 의해 증착 마스크가 화소 전극 표면에 접하는 것을 방지한다. 따라서, 화소 전극 표면에는 마스크에 의한 손상이 생기지 않아, 화소 전극의 형상에는 결함이 생기지 않는다. 따라서 고화질 표시가 가능한 신뢰성 높은 표시장치를 제조할 수 있다. 상기 막 두께가 두꺼운 부분은 증착 마스크가 화소 전극의 표면과 접촉하는 것을 막을 수 있는 한 선택적으로 형성될 수 있다. 즉, 하나의 막 두께가 두꺼운 부분은 복수의 화소들이 배치된 영역에 형성될 수 있다.
또한 본 발명의 분리벽에 있어서의 막 두께가 얇은 부분은, 유기 화합물을 포함하는 층을 화소 전극 위에 형성할 때, 화소 전극과 분리벽의 경계에서 피복 불량이 발생하는 것을 억제할 수 있다. 따라서, 본 발명의 분리벽은 상당히 막 두께가 얇은 유기 화합물을 포함하는 층을 형성할 경우에 특히 효과적이다. 분리벽에 있어서의 막 두께가 얇은 부분은, 막 두께가 두꺼운 부분의 적어도 반 정도 이하의 막 두께로 한다.
회절격자 패턴 또는 반투막으로 이루어진 광강도 저감 기능을 가지는 보조 패턴을 설치한 포토마스크 또는 레티클을 조절함으로써, 막 두께가 두꺼운 부분의 폭을 줄일 수 있고, 막 두께가 얇은 부분의 폭을 포함하는 총 분리벽 폭도 20μm 미만으로 할 수 있다. 또한 분리벽의 막 두께가 두꺼운 부분의 폭을 5μm 정도로 설정한 경우에, 증착시, 증착 마스크로부터 압력이 가해져도, 막 두께가 얇은 부분이 막 두께가 두꺼운 부분을 양쪽에서 지지하므로 강도는 확보된다.
본 명세서에 기재하는 발명의 구성은, 절연 표면을 가지는 기판 위에 복수의 발광소자를 가지는 발광 장치로서, 상기 발광소자는, 제1 전극과, 상기 제1 전극의 단부를 덮는 분리벽과, 상기 제1 전극 위에 유기 화합물을 포함하는 층과, 상기 유기 화합물을 포함하는 층 위에 제2 전극을 포함하고, 상기 분리벽은 발광소자 윗면으로부터 기판을 향해서 퍼지는 단면 형상을 가지고, 분리벽의 측면에 단차를 포함하는 것을 특징으로 한다.
상기 구성에 있어서, 상기 분리벽의 상단부는 둥글려진 것을 하나의 특징으로 한다. 분리벽의 상단부에 둥글린 부분을 가진다는 것은, 분리벽의 내부에 곡률반경의 중심에 의해 결정되는 곡면을 가지고, 그 곡률반경이 0.2μm 이상 3μm 이하인 것을 가리킨다. 분리벽의 상단부를 둥글리도록 형성하기 위해서는, 분리벽을 형성할 때에 분리벽의 재료로서 감광성 수지를 사용해서 선택적으로 노광을 행하는 것이 바람직하다. 또한 습식 에칭으로 분리벽의 상단부에 둥글린 부분을 형성해도 된다. 또한 분리벽의 단면 형상에 있어서, 상단부와 하단부의 두 군데에 분리벽의 내부에 위치하는 곡률반경의 중심에 따라 결정되는 두 개의 곡면을 가지고, 그 두 군데 사이에는 분리벽의 외측에 위치하는 곡률반경의 중심에 따라 결정되는 한 개의 곡면도 가진다.
상기 구성에 있어서, 상기 퍼지는 단면 형상을 가지는 분리벽은 단층인 것을 하나의 특징으로 한다. 적층구조가 아니기 때문에, 분리벽의 제조 공정이 간단하 다.
또한 전술한 과제의 해결 방법과는 다른 해결 방법으로서, 발광소자가 배치되는 화소부, 다시 말해, 표시 영역 주변에 증착 마스크를 지지하는 구조물을 형성해도 된다. 본 명세서에서, 특정 발광소자와 다른 발광소자 사이에 형성되는 보호층은 분리벽이라 한다. 또한, 본 명세서에서, 화소부의 중심으로부터 떨어져 배치된 발광소자 밖에 위치하고 그 밖에는 발광소자가 위치하지 않는 절연체는 구조물이라 한다. 표시 영역의 면적이 작을 경우에는, 표시 영역 주변에 증착 마스크를 지지하는 구조물을 형성함으로써, 증착 마스크의 비틀림이나 휨 등에 의해 화소 전극 표면에 접하는 것을 방지할 수 있다.
본 발명의 다른 구성은, 절연 표면을 가지는 기판 위에 복수의 발광소자를 포함하는 화소부를 구비한 발광 장치로서, 발광소자는, 제1 전극과, 상기 제1 전극의 단부를 덮는 분리벽과, 상기 제1 전극 위에 유기 화합물을 포함하는 층과, 상기 유기 화합물을 포함하는 층 위에 제2 전극을 포함하고, 상기 분리벽과 동일한 재료의 구조물이 상기 화소부를 둘러싸도록 배치되고, 상기 구조물의 막 두께와 상기 분리벽의 막 두께는 다른 것을 특징으로 한다.
전술한 구조물은 전술한 아래쪽을 향해 퍼지는 단면 형상을 가지는 분리벽과 동일 재료를 사용해서 동일 공정에서 형성할 수도 있다. 상기 구성에 있어서, 상기 분리벽은 돌출부를 포함하는 것을 하나의 특징으로 한다. 상기 분리벽은 발광소자의 윗면으로부터 기판을 향해서 퍼지는 단면 형상을 가지고, 분리벽의 측면에 단차를 가진다.
대향하는 기판을 사용해서 발광소자를 밀봉할 경우, 상기 구조물로 한 쌍의 기판의 간격을 유지해도 된다. 상기 구성에 있어서, 상기 발광 장치는, 상기 절연 표면을 가지는 기판에 대향하는 기판을 가지고, 이 한 쌍의 기판의 간격을 상기 구조물이 유지하는 것을 하나의 특징으로 한다. 이 구성은, 특히, 대향하는 기판으로서 투광성 기판을 사용하고, 발광소자로부터의 발광을 그 투광성 기판을 통과시켜서 표시를 행할 경우에 효과적이다. 상기 구조물에 의해 한 쌍의 기판 간격을 균일하게 할 수 있으므로, 고화질 표시가 실현된다.
상기 구성에 있어서, 상기 구조물과, 한 쌍의 기판으로 둘러싸인 영역은 수지로 충전되는 것을 하나의 특징으로 한다. 이 구성은, 특히, 대향하는 기판으로서 투광성 기판을 사용하고, 발광소자로부터의 발광을 그 투광성 기판을 통과시켜서 표시를 행할 경우에 효과적이다. 또한 투명한 수지를 한 쌍의 기판 사이에 충전함으로써, 한 쌍의 기판 사이를 공간(불활성 기체)으로 한 경우와 비교해서 전체 투과율을 향상시킬 수 있다.
또한 전술한 구조물이나 전술한 분리벽 이외에도 여러 가지 구조물, 예를 들면 밀봉기판에 부착할 때에 밀착성을 향상시키기 위한 볼록부 등을 동일 재료를 사용해서 동일 공정에서 형성할 수도 있다.
상기 구조를 실현하기 위한 발명의 구성은, 절연 표면을 가지는 기판 위에 제1 전극을 형성하는 단계와, 상기 제1 전극의 단부 위에, 회절격자 패턴, 또는 반투과부를 가지는 포토마스크 또는 레티클을 사용하여, 막 두께가 두꺼운 영역과, 상기 영역보다 막 두께가 얇은 영역을 가지는 분리벽을 형성하는 단계와, 상기 제1 전극 위에 유기 화합물을 포함하는 층을 형성하는 단계와, 상기 유기 화합물을 포함하는 층 위에 제2 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 발광 장치의 제조 방법이다.
상기 제조 공정에 있어서, 상기 분리벽은, 회절격자 패턴, 또는 반투과부를 가지는 포토마스크 또는 레티클을 사용해서 선택적으로 노광 현상해서 형성한 수지인 것을 하나의 특징으로 한다.
상기 제조 공정에 있어서, 상기 제1 전극 위에 유기 화합물을 포함하는 층을 형성하는 공정은, 증착법, 구체적으로는 증착 마스크를 사용한 저항 가열법을 이용하는 경우에 분리벽의 막 두께가 두꺼운 영역이 증착 마스크의 휨 등을 방지할 수 있으므로 효과적이다. 또한, 유기 화합물을 포함하는 층은, 증착법에 한정되지 않고, 스핀 코트법, 잉크젯법, 딥법, 전계 중합법 등으로 형성할 수 있다.
제조 방법에 관한 본 발명의 다른 구성은, 절연 표면을 가지는 기판 위에 복수의 박막 트랜지스터 및 복수의 발광소자를 가지는 발광 장치의 제조 방법으로서, 절연 표면을 가지는 제1 기판 위에 소스 영역, 드레인 영역, 및 그 사이의 채널 형성 영역을 가지는 반도체층과, 게이트 절연막과, 게이트 전극을 포함하는 박막 트랜지스터를 형성하는 단계와, 상기 게이트 절연막 위에 상기 소스 영역 또는 상기 드레인 영역과 전기적으로 접속하는 제1 전극을 형성하는 단계와, 상기 제1 전극의 단부를 덮는 분리벽과, 복수의 발광소자를 둘러싸는 위치에 구조물을 형성하는 단계와, 상기 제1 전극 위에 유기 화합물을 포함하는 층을 형성하는 단계와, 상기 유기 화합물을 포함하는 층 위에 제2 전극을 형성하는 단계와, 상기 구조물에서 기판 사이의 간격을 유지하도록, 제2 기판을 수지재료로 상기 제1 기판에 부착시켜서 상기 발광소자를 밀봉하는 단계를 포함하는 것을 특징으로 한다.
상기 제조 공정에 있어서, 상기 분리벽 및 상기 구조물은, 동일 재료이며, 회절격자 패턴, 또는 반투과부를 가지는 포토마스크 또는 레티클을 사용해서 선택적으로 노광 현상해서 형성한 수지인 것을 하나의 특징으로 한다. 상기 구조물은, 분리벽과 동일 공정에서 형성할 수 있으므로, 공정 수를 늘리지 않고 형성할 수 있다.
본 발명은 스위칭소자를 가지는 액티브 매트릭스형 발광 장치에 한정되지 않고, 패시브형 발광 장치에도 적용할 수 있다.
이때, 본 명세서에 있어서 발광 장치는 화상표시 디바이스, 발광 디바이스, 혹은 광원(조명 장치 포함한다)을 가리킨다. 또한 발광 장치에 코넥터, 예를 들면 FPC(연성인쇄회로) 혹은 TAB(Tape Automated Bonding) 테이프 혹은 TCP(Tape Carrier Package)가 부착된 모듈, TAB테이프나 TCP의 끝에 인쇄회로판이 설치된 모듈, 또는 발광소자에 COG(Chip On Glass)방식으로 IC(집적회로)가 직접 설치된 모듈도 모두 발광 장치에 포함하는 것으로 한다.
[실시예]
본 발명의 실시예에 대해서, 도면을 이용해서 상세하게 설명한다. 단, 본 발명은 이하의 설명에 한정되지 않고, 본 발명의 취지 및 그 범위에서 일탈하는 않는 한, 그 형태 및 상세한 내용을 다양하게 변경할 수 있다는 것은 당업자라면 용이하 게 이해된다. 따라서, 본 발명은 이하에 나타내는 실시예의 기재 내용에 한정해서 해석되지 않는다. 또한, 이하에 설명하는 본 발명의 구성에 있어서, 동일 부분 또는 유사 기능을 가지는 부분에는 동일한 부호를 다른 도면 사이에서 공통으로 사용하고, 그 반복된 설명은 생략한다.
(실시예 1)
여기에서는 액티브 매트릭스형 발광 장치의 예를 사용해서 본 발명을 설명한다.
또한 도 1c의 구조를 얻기 위한 제조 공정의 일례를 이하에 나타낸다.
우선, 절연 표면을 가지는 기판(10) 위에 TFT(16)를 제조한다. TFT(16)의 하지 절연막(12) 및 게이트 절연막을 포함하는 절연막의 적층(17)으로는, 스퍼터링법, 또는 PCVD법에 의해 얻어지는 무기재료(산화 실리콘, 질화 실리콘, 산화질화 실리콘, SiOF막, SiONF막 등)를 사용한다. 또한 층간 절연막의 기능을 하는 절연막(18)으로는, 스퍼터링법, PCVD법, 또는 도포법에 의해 얻어지는 무기재료(산화 실리콘, 질화 실리콘, 산화질화 실리콘, SiOF막, SiONF막 등), 또는 도포법에 의해 얻어지는 감광성 또는 비감광성 유기재료(폴리이미드, 아크릴, 폴리아미드, 폴리이미드 아미드, 레지스트 또는 벤조시클로부텐), 또는 도포법에 의해 얻어지는 SOG막(실록산 구조를 가지는 절연막), 또는 이것들의 적층 등을 적절히 이용할 수 있다. TFT(16)로는, 공지의 방법으로 n채널형 TFT 또는 p채널형 TFT를 제조하면 된다.
다음으로, 절연막(18)을 에칭하여 TFT의 전극에 도달하는 통로를 형성한 후, 양극이 되는 제1 전극(13)을 TFT의 전극과 일부 겹치도록 형성한다. 여기에서, 제1 전극(13)은 일함수가 큰 도전막(ITO(산화인듐주석), 산화인듐과 산화아연의 합금(In2O3-ZnO), 산화아연(ZnO) 등)을 사용하여, 웨트에칭으로 형성한다. 제1 전극(13)을 선택적으로 에칭할 때, 절연막(18)과 선택비를 취하도록 에칭 조건 또는 재료를 적절히 설정한다.
이어서, 도포법으로 절연막을 전체 면에 형성한 후, 회절격자 패턴 또는 반투막으로 이루어진 광강도 저감 기능을 가지는 보조 패턴을 설치한 포토마스크 또는 레티클을 사용해서 분리벽(11)을 형성한다. 분리벽(11)은 TFT의 전극에 도달하는 개구부와 겹치는 위치에 형성한다. 분리벽(11)을 TFT의 전극에 도달하는 개구부와 겹치는 위치에 형성하면 분리벽과 제1 전극 사이의 접착력이 향상되므로 바람직하다. 여기에서는 감광성 수지막(20)을 전체 면에 형성한 후, 반투막으로 이루어진 광강도 저감 기능을 가지는 보조 패턴을 설치한 포토마스크를 사용해서 노광한 예를 도 1a에 나타낸다.
도 1a에 있어서, 노광 마스크(400)는, Cr 등의 금속막으로 이루어진 차광부(401)와, 광강도 저감 기능을 가지는 보조 패턴으로서, 반투막이 설치된 부분(반투과부라고도 부른다)(402)이 설치되어 있다. 노광 마스크의 단면도에 있어서, 차광부(401)의 폭은 t2로 나타내고, 반투막이 설치된 부분(402)의 폭은 t1로 나타낸다. 반투막이 설치된 부분(402)에 있어서 차광부(401)와 겹치는 부분은, 빛은 투과하지 않는다. 여기에서는 노광 마스크의 일부로서 반투막을 사용한 예를 게시했지 만, 회절격자 패턴을 사용해도 된다.
도 1a에 나타내는 노광 마스크를 사용해서 감광성 수지막(20)의 노광을 행하면, 비노광 영역과 노광 영역이 형성된다. 노광시에는, 빛이 차광부(401) 주위를 통과하고, 반투막이 설치된 부분(402)을 통과함으로써 도 1a의 점선으로 나타낸 노광 영역이 형성된다. 그리고, 노광 영역을 제거하면 바닥을 향해 퍼지는 단면 형상을 가지는 분리벽(11)이 형성된다. 다시 말해, 도 1a에 나타낸 바와 같이 분리벽(11)은, 막 두께가 두꺼운 부분과, 막 두께가 얇은 부분을 가지고 있다. 분리벽에 있어서의 막 두께가 얇은 부분은, 막 두께가 두꺼운 부분의 적어도 반 이하의 막 두께가 되도록 형성한다. 이때, 막 두께가 두꺼운 부분은 절연막(18)의 평면으로부터 측정한 두께가 두꺼운 부분을 가리킨다. 분리벽(11)의 높이(즉, 막 두께가 두꺼운 부분의 높이)가 2μm 이상이면, 커버리지 불량이 생기기 쉬우므로, 분리벽(11)의 높이는 낮은(2μm 미만) 것이 바람직하다. 도 1a에 나타낸 바와 같이, TFT의 전극에 도달하는 개구부와 겹치는 부분(11)과 다른 폭을 가지는 부분을 배선(19) 위에 형성한다.
또한 여기에서는 감광성 수지막(20)을 사용해서 형성하는 예를 게시했지만, 절연막을 전체 면에 형성한 후, 회절격자 패턴 또는 반투막으로 이루어진 광강도 저감 기능을 가지는 보조 패턴을 설치한 포토마스크 또는 레티클을 사용해서 레지스트 마스크를 형성하고, 레지스트 마스크를 마스크로 사용해서 에칭함으로써, 바닥을 향해 퍼지는 단면 형상을 가지는 분리벽(11)을 형성해도 된다.
다음으로, 유기 화합물을 포함하는 층(14)을 증착법으로 형성한다. 증착법으 로 형성할 경우에는, 도 1b에 나타낸 바와 같이 증착 마스크(21)를 사용해서 선택적으로 유기 화합물을 포함하는 층(14)을 형성한다. 이때, 도 1b는, 실제로 증착을 행할 때와는 상하 방향을 반대로 보이고 있다. 증착을 행하는 경우에는, 기판 홀더와 증착 마스크의 사이에 기판을 개재하고, 기판 홀더에 설치된 영구자석으로 금속으로 이루어진 증착 마스크를 끌어당겨서 기판을 고정하고, 제1 전극의 노출된 평면 아래에 증착원이 위치하도록 해서 증착을 행한다.
도 1b에서는 유기 화합물을 포함하는 층(14)을 단층으로서 나타내지만, 유기 화합물을 포함하는 층(14)은 정공주입층(또는 정공수송층), 발광층, 전자주입층(또는 전자수송층) 등이 적층된 적층구조다. 이때, 신뢰성을 향상시키기 위해서, 유기 화합물을 포함하는 층(14)의 형성 직전에 진공가열(100도 ~ 250도)을 행해서 탈기를 행하는 것이 바람직하다. 예를 들면 증착법을 이용할 경우, 진공도가 5×10-3Torr(0.665Pa) 이하, 바람직하게는 10-4 내지 10-6Pa까지 진공 배기된 성막실에서 증착을 행한다. 증착시, 미리, 저항 가열에 의해 유기 화합물은 기화되어 있고, 증착시에 셔터가 열려 있으면 기판 방향으로 비산한다. 기화된 유기 화합물은, 위쪽으로 비산하고, 증착 마스크에 설치된 개구부를 통해 기판 위에 증착된다.
도 2a 및 2b에 증착 장치의 일례를 게시한다.
도 2a에 나타내는 증착 장치에는, 증착 재료의 승화 방향을 유지하기 위해서 증착 방지 부재가 설치된 성막실이 포함되고, 증착 방지 부재에는 복수의 개구부가 설치된다. 증착 재료는 그 복수의 개구부를 통해 승화한다. 증착 방지 부재 아래에 는, 기판의 이동 방향(반송 방향이라고도 부른다)과 수직인 방향으로 이동 가능한 증착원이 설치된다. 또한 증착 방지 부재의 폭 Wb은, 기판의 폭 Wa보다도 넓게 하여, 증착막의 막 두께 균일성을 향상시킨다. 이하에 증착 장치의 기구를 간략히 나타낸다.
기판(701)은 미리 증착 마스크(702)와 맞춰져 위치한다. 위치가 맞춰진 상태에서 화살표 방향(증착 재료의 승화 방향(706))으로 기판이 반송된다. 기판은 반송되어서, 증착 방지 부재(703a)의 위쪽을 통과한다. 증착 방지 부재(703a)에는 개구부(703b)가 설치되어 있어, 증착원(704)으로부터의 증착 재료가 개구부(703b)를 통해 승화한다. 개구부(703b)로부터 증착 재료의 승화 방향(706)을 유지하기 위해서, 증착 방지 부재(703a)는 증착 방지 부재 자체에는 부착되지 않도록 가열된다.
증착원(704)에는 복수의 도가니를 설치할 수 있고, 화살표 방향(증착원의 이동 방향(705))으로 이동할 수 있다. 증착 방법으로는 저항 가열법을 이용한다. 또한, 증착원이 이동하는 범위는 기판의 폭 Wa보다 넓은 것이 바람직하다. 또한, 증착 방지 부재의 폭 Wb도 기판의 폭 Wa보다 넓게 하는 것이 바람직하며, 이로써 증착막의 막 두께 균일성이 향상된다.
이때, 도 2a의 증착 장치에 있어서, 개구부(703b)의 형상이나 수는 특별히 한정되지 않는다.
증착원의 도가니에 증착 재료를 보급하기 위해서, 성막실에 게이트를 통해 연결하는 설치실을 형성해도 된다. 또한 하나의 성막실에 복수의 증착원과 증착 방지 부재를 형성해도 된다. 복수의 증착원을 설치하고, 설치실을 설치한 경우의 증 착 장치의 평면도를 도 2b에 나타낸다. 증착원의 이동 방향(705)으로 설치실(707)을 설치한다. 증착 재료를 보급할 때에는, 증착원을 설치실까지 이동시켜서 보급하면 된다. 증착원이 성막실에 고정되어 있을 경우에는, 증착원에 증착 재료를 보급하기 위해 성막실 내를 대기압으로 해야 한다. 따라서 다시 증착하기 위해 성막실을 진공으로 하는 데에 시간을 요하게 된다. 설치실(707)을 설치하면, 성막실(700)의 진공도를 유지한 채, 설치실(707) 내만을 대기압과 진공으로 전환할 수 있으므로, 단시간에 증착 재료의 보급이 가능해 진다.
여기에서는 하나의 성막실에 하나의 증착원을 설치한 예를 게시했지만, 하나의 성막실에 2 이상의 수의 증착원을 형성해도 된다.
증착시, 막 두께가 두꺼운 영역, 즉 분리벽(11)의 상부는 증착 마스크에 접하고 간격을 유지하는 기능을 한다. 분리벽(11)이 제1 전극을 둘러싸도록 배치되어 있을 경우, 마스크의 아래 쪽에 있어서 통로가 설치되지 않는 영역, 예를 들면 이웃하는 화소에 증착하는 것을 막을 수 있다. 이때, 분리벽(11)은 각 제1 전극의 단부를 감싸도록 절연막(18)에 형성되고, 제1 전극은 인접하는 제1 전극으로부터 절연되어 쇼트 회로로부터 방지된다. 또한, 막 두께가 두꺼운 영역, 즉 분리벽(11)의 상부는 TFT의 전극에 도달하는 개구부와 겹친다.
분리벽(11)의 폭이 크면, 개구율이 감소하므로, 가능한 한 분리벽의 윗면 형상을 작게 해서 개구율 향상시키고, 화질 향상을 꾀하는 것이 바람직하다. 또한, 유기 화합물을 포함하는 층(14)을 분리벽(11)의 막 두께가 얇은 부분과 겹침으로써, 분리벽 아래에 형성된 제1 전극과 나중에 형성되는 제2 전극은 쇼트 회로로부 터 효과적으로 방지될 수 있다. 환언하면, 분리벽(11)과 겹치는 유기 화합물을 포함하는 층(14)의 부분, 즉 발광에 기여하지 않는 부분 또한 분리벽의 일부 기능을 한다.
다음으로, 유기 화합물을 포함하는 층(14) 위에 음극의 기능을 하는 제2 전극(15)을 형성한다. 제2 전극(15)을 형성할 때 증착 마스크가 또한 사용된다. 증착 마스크의 개구부가 전체 화소부에 해당하면, 화소부가 아닌 영역에 형성된 구조는 증착 마스크에 거리를 유지한다.
이상의 공정을 통해, 도 1c에 나타내는 구조를 얻을 수 있다. 또한 유기 화합물을 포함하는 층(14)이나 제2 전극(15)의 성막 방법으로는, TFT(16)에 데미지를 주지 않는 저항 가열법이 바람직하고, 도포법(잉크젯법이나 스핀 코트법 등)도 사용할 수 있다. 또한 유기 화합물을 포함하는 층(14)에는 도포법으로 형성한 막과 증착법에 의한 막을 적층해도 된다. 예를 들면, 정공주입층의 작용을 하는 폴리(에틸렌 디옥시티오펜)/폴리(스티렌술폰산) 수용액(PEDOT/PSS), 폴리아닐린/캠퍼 술폰산 수용액(PANI/CSA), PTPDES, Et-PTPDEK, 또는 PPBA 등을 스핀 코트법으로 도포, 소성한 후, 증착법에 의해 발광층, 전자수송층 등을 적층해도 된다.
도 1c에 있어서, 10은 기판, 11은 분리벽, 12는 하지 절연막, 13은 제1 전극, 14는 유기 화합물을 포함하는 층, 15는 제2 전극, 16은 TFT, 17은 게이트 절연막을 포함하는 절연막의 적층, 18은 절연막, 19는 전원 공급선 등의 배선이다. 이때, 도 1c에서, 제1 전극(13)은 발광소자의 양극의 기능을 하게 하고, 제2 전극은 발광소자의 음극의 기능을 하게 한다. 그러나 특별히 한정되지 않고, 재료를 적절 히 선택하여 제1 전극은 음극의 기능을 하게 하고, 제2 전극은 양극의 기능을 하게 하는 것도 가능하다.
또한 본 발명은 도 1a의 TFT구조에 한정되지 않고, 필요하다면 채널 형성 영역과 드레인 영역(또는 소스 영역) 사이에 LDD영역을 가지는 저농도 드레인(LDD: Lightly Doped Drain) 구조로 해도 된다. 이 구조는 채널 형성 영역과, 고농도로 불순물원소를 첨가해서 형성하는 소스 영역 또는 드레인 영역 사이에 저농도로 불순물원소를 첨가한 영역을 설치한 것이며, 이 영역을 LDD영역이라고 부르고 있다. 또한 게이트 절연막을 사이에 두고 LDD영역을 게이트 전극과 겹쳐서 배치한, 소위 GOLD(Gate-Drain Overlapped LDD) 구조로 해도 된다.
또한 여기에서는 n채널형 TFT를 사용하여 설명했지만, n형 불순물원소 대신에 p형 불순물원소를 사용함으로써 p채널형 TFT를 형성할 수 있다는 것은 말할 필요도 없다.
또한 여기에서는, 톱 게이트형 TFT를 사용해서 일례를 설명했지만, TFT구조에 상관없이 본 발명을 적용하는 것이 가능한데, 예를 들면 보텀 게이트형(역스태거형) TFT나 순스태거형 TFT에 적용할 수 있다.
본 명세서에 있어서, TFT의 활성층이 되는 반도체층으로는, 규소를 주성분으로 하는 반도체막, 유기재료를 주성분으로 하는 반도체막, 또는 금속산화물을 주성분으로 하는 반도체막을 사용할 수 있다. 규소를 주성분으로 하는 반도체막으로는, 비정질 반도체막, 결정구조를 포함하는 반도체막, 비정질구조를 포함하는 화합물 반도체막 등을 사용할 수 있다. 구체적으로는 규소를 주성분으로 하는 반도체막으 로서 아모포스 실리콘, 미결정 실리콘, 다결정 실리콘 등을 사용할 수 있다. 유기재료를 주성분으로 하는 반도체막으로는, 다른 원소와 조합해서 일정량의 탄소 또는 탄소의 동소체(다이아몬드를 제외한다)로 된 물질을 주성분으로 하는 반도체막을 사용할 수 있다. 구체적으로는, 펜타센, 테트라센, 티오펜 올리고머 유도체, 페닐렌 유도체, 프탈로시아닌 화합물, 폴리아세틸렌 유도체, 폴리티오펜 유도체, 시아닌 색소 등을 들 수 있다. 또한 금속산화물을 주성분으로 하는 반도체막으로는, 산화아연(ZnO), 아연과 갈륨과 인듐의 산화물(In-Ga-Zn-O) 등을 사용할 수 있다.
(실시예 2)
본 실시예에서는, 본 실시예 1과는 구조가 일부 다른 예를 도 3을 참조하여 설명한다.
여기에서는, 도 1의 층간 절연막을 1층 줄인 구조, 구체적으로는 도 1a 내지 1c에 나타내는 절연막(18)을 형성하지 않는 구조를 나타낸다. 또한, 도 3에 있어서 도 1a 내지 1c와 동일한 부분에는 동일한 부호를 사용한다.
실시예 1과 유사한 방법으로 절연 표면을 가지는 기판(10) 위에 TFT(16)를 제조한다. 이어서, 게이트 절연막을 포함하는 절연막의 적층(17) 위에 양극의 기능을 하는 제1 전극(33)을 형성한다. 제1 전극(33)은, 게이트 절연막을 포함하는 절연막의 적층(17) 위에, TFT의 소스 영역 또는 드레인 영역과 전기적으로 접속하는 전극과 일부 접해서 겹치도록 형성된다.
이어서, 도포법으로 절연막을 전체 면에 형성한 후, 회절격자 패턴 또는 반투막으로 이루어진 광강도 저감 기능을 가지는 보조 패턴을 설치한 포토마스크 또 는 레티클을 사용해서 분리벽(31)을 형성한다. 분리벽(31)에는 막 두께가 두꺼운 부분과, 막 두께가 얇은 부분이 포함된다. 또한 분리벽(31)은 게이트 절연막을 포함하는 절연막의 적층(17) 위에 설치하고, 전원 공급선 등의 배선(19)과 접한 상태로 덮는다.
다음으로, 유기 화합물을 포함하는 층(34)을 증착법으로 형성한다. 도 1a 내지 1c에 있어서, 유기 화합물을 포함하는 층(14)은 분리벽(11)에 있어서 막 두께가 얇은 부분과 일부 겹치는 예를 게시했지만, 도 3에서는, 유기 화합물을 포함하는 층(34)은, 분리벽(31)에 있어서 두꺼운 부분과도 겹치는 예를 게시하고 있다. 기판 평면에 수직인 단면에 있어서 방지부의 폭이 분리벽(31)의 막 두께가 두꺼운 부분보다 작은 부분에 증착 마스크가 사용되므로, 유기 화합물을 포함하는 층(34)은 도 3에 나타낸 바와 같이 분리벽(31)의 막 두께가 두꺼운 부분과도 겹친다. 본 발명에서, 증착 마스크의 방지부의 폭은 분리벽의 폭과 비교하여, 작아도 되고, 같아도 되며, 달라도 된다. 또한, 유기 화합물을 포함하는 층(34)을 분리벽(31)의 두꺼운 부분과도 겹치게 함으로써, 분리벽 하부에 형성된 TFT와 후에 형성되는 제2 전극은 쇼트 회로로부터 효과적으로 방지될 수 있다.
다음으로, 유기 화합물을 포함하는 층(34) 위에 음극의 기능을 하는 제2 전극(15)을 형성한다.
이상의 공정을 통해 도 3에 나타내는 구조를 얻을 수 있다.
따라서, 도 3에 나타낸 구조는, 도 1a 내지 1c와 비교해서 적은 공정 수로 발광 장치를 제조할 수 있다.
본 실시예는, 실시예 1과 자유롭게 조합할 수 있다.
(실시예 3)
본 실시예에서는, 복수의 발광소자가 배치된 화소부(표시 영역이라고도 부른다)에 설치하는 분리벽과, 화소부 주변을 둘러싸도록 배치하는 구조물을 설치하는 예를 게시한다.
여기에서는, 도 4a 및 도 4b를 참조하여, 패시브 매트릭스형 발광 장치를 제조하는 예를 게시한다.
제1 기판(301) 위에, 제1 전극(303)을 형성하고, 그 제1 전극(303)의 단부를 덮어서 분리벽(302)을 형성한다. 또한 분리벽(302)과 동일 공정에서 구조물(304)을 형성한다. 분리벽(302)과 구조물(304)의 두께는 다르다. 이 단계의 단면도를 도 4a에 나타낸다.
다음으로, 제1 전극(303) 위에 유기 화합물을 포함하는 층(305)을 형성하고, 그 위에 제2 전극(307)을 형성한다. 이때 증착법으로 유기 화합물을 포함하는 층(305)을 형성하는 데 있어서, 구조물(304)은 증착 마스크와 제1 전극(303)이 서로 접촉하는 것을 방지한다. 또한, 구조물(304)은 증착 마스크와 분리벽(302)이 서로 접촉하는 것도 방지할 수 있다.
그리고, 제2 기판(308)과 제1 기판(301)을 접착층(309)으로 부착해서 밀봉한다.
도 4b에 나타낸 바와 같이 제1 기판(301) 위에 화소부(306)의 주변을 둘러싸도록 배치하는 구조물(304)은 제2 기판(308)을 사용해서 밀봉할 경우, 한 쌍의 기 판 간격을 유지할 수 있다. 또한 구조물과 한 쌍의 기판으로 둘러싸인 영역을 밀폐해서 화소부를 밀봉할 수도 있다. 즉, 구조물(304)은 외부로부터 불순물이나 습기가 침입하는 것을 방지할 수 있다.
분리벽(302)과 구조물(304)은 회절격자 패턴, 또는 반투과부를 가지는 포토마스크 또는 레티클을 사용해서 동일 공정에서 형성한다.
액티브 매트릭스형 발광 장치를 제조할 경우에는, 마찬가지로 복수의 발광소자가 배치된 화소부(표시 영역이라고도 부른다)에 설치하는 분리벽과, 화소부 주변을 둘러싸도록 배치하는 구조물을 형성하면 된다.
액티브 매트릭스형 발광 장치를 제조하는 경우에는, 화소에 배치하는 TFT와 동일 공정으로 구동회로의 일부를 TFT로 형성할 수도 있다. 그 경우, 화소부 주변에 구동회로를 배치한다. 또한 그 구동회로와 겹치는 위치에 구조물을 형성해도 된다.
본 실시예는, 실시예 1 또는 실시예 2와 자유롭게 조합할 수 있다.
예를 들면, 분리벽을 바닥을 향해 퍼지는 형상으로 형성하고, 분리벽의 일부를 구조물과 동일한 막 두께로 함으로써, 분리벽과 구조물 모두로 한 쌍의 기판 간격을 유지할 수 있다. 하나의 화소를 둘러싸도록 이러한 윗면 형상을 가지는 분리벽을 설치할 경우, 제2 기판과 분리벽으로 하나의 화소를 밀폐해서 밀봉할 수 있고, 그 주변을 구조물로 더욱 밀폐해서 밀봉할 수 있다. 상기와 같이 밀봉을 2회 행함으로써, 신뢰성 높은 발광장치를 얻을 수 있다. 한 쌍의 기판이 분리벽과 구조물로 지지되므로, 외부로부터 발광장치에 충격이 가해져도, 충격의 힘을 흡수할 수 있다. 따라서, 내구력 있는 발광장치를 제조할 수 있다.
(실시예 4)
본 실시예에서는, TFT를 제조하고, 감광성 수지막을 전체 면에 형성한 후, 반투막으로 이루어진 광강도 저감 기능을 가지는 보조 패턴을 설치한 포토마스크를 사용해서 분리벽을 형성하고, 발광 장치를 완성할 때까지의 공정에 대해서 이하에 나타낸다.
우선, 절연 표면을 가지는 기판(100) 위에 하지막으로서, 스퍼터링법, PVD법(Physical Vapor Deposition), 감압CVD법(LPCVD법), 또는 플라즈마CVD법 등의 CVD법(Chemical Vapor Deposition) 등으로 질화산화규소막(SiNO)을 사용해서 하지막(101a)을 10 ~ 200nm(바람직하게는 50 ~ 100nm) 형성하고, 산화질화규소막(SiON)을 사용해서 하지막(101b)을 50 ~ 200nm(바람직하게는 100 ~ 150nm) 적층한다. 본 실시예에서는, 플라즈마CVD법을 이용해서 하지막(101a), 하지막(101b)을 형성한다. 기판(100)으로는, 유리 기판, 석영기판이나 실리콘 기판, 금속기판, 또는 스테인레스 기판의 표면에 절연막을 형성한 것을 사용해도 된다. 또한 본 실시예의 처리 온도를 견딜 수 있는 내열성을 가지는 플라스틱 기판을 사용해도 되고, 필름과 같은 유연성 기판을 사용해도 된다. 플라스틱 기판으로는 PET(폴리에틸렌테레프탈레이트), PEN(폴리에틸렌나프탈레이트), PES(폴리에테르술폰)로 된 기판, 유연성 기판으로는 아크릴 등의 합성 수지를 사용할 수 있다.
하지막으로는, 산화규소, 질화규소, 산화질화규소, 질화산화규소 등을 사용할 수 있고, 단층으로 해도 되고 2층, 3층으로 한 적층구조로 해도 된다. 본 명세 서에서 산화질화규소는 산소의 조성비가 질소의 조성비보다 큰 물질로, 질소를 포함하는 산화규소라고도 할 수 있다. 마찬가지로, 질화산화규소는 질소의 조성비가 산소의 조성비보다 큰 물질로, 산소를 포함하는 질화규소라고도 할 수 있다. 본 실시예에서는, 기판 위에 SiH4, NH3, N2O, N2 및 H2을 반응 가스로 사용해서 질화산화규소막을 막 두께 50nm로 형성하고, SiH4 및 N2O를 반응 가스로 사용해서 산화질화규소막을 막 두께 100nm로 형성한다. 질화산화규소막의 막 두께를 140nm, 적층하는 산화질화규소막의 막 두께를 100nm로 해도 된다.
이어서, 하지막 위에 반도체막을 형성한다. 반도체막은 25 ~ 200nm(바람직하게는 30 ~ 150nm)의 두께로 공지의 방법(스퍼터링법, LPCVD법, 또는 플라즈마CVD법 등)으로 성막하면 된다. 본 실시예에서는, 비정질 반도체막을 레이저로 결정화함으로써 형성된 결정성 반도체막을 사용하는 것이 바람직하다. 결정성 반도체막을 사용할 경우, 그 결정성 반도체막의 제조 방법은, 공지의 방법(레이저 결정화법, 열결정화법, 또는 니켈 등의 결정화를 촉진하는 원소를 사용한 열결정화법 등)을 이용하면 된다.
연속발진이 가능한 고체레이저를 사용하고, 기본파의 제2 고조파 ~ 제4 고조파의 레이저빛을 조사함으로써 대입경의 결정을 얻을 수 있다. 대표적으로는, Nd:YVO4레이저(기본파: 1064nm)의 제2 고조파(532nm)나 제3 고조파(355nm)를 이용하는 것이 바람직하다. 구체적으로는, 연속발진의 YVO4레이저로부터 쏘아진 레이저빛을 비선형 광학 소자에 의해 고조파로 변환하여, 출력 수 W 이상의 레이저빛을 얻 는다. 그리고, 바람직하게는 광학계에 의해 조사 면에 사각형 또는 타원형의 레이저빛으로 형성하고, 반도체막에 조사한다. 이때의 에너지밀도는 0.001~ 100MW/cm2 정도(바람직하게는 0.1~ 10MW/cm2)가 필요하다. 그리고, 주사 속도를 0.5 ~ 2000cm/sec 정도(바람직하게는 10 ~ 200cm/sec)로 해서 조사한다.
레이저의 빔 형상은 선형으로 하는 것이 바람직하다. 그 결과, 스루풋을 향상시킬 수 있다. 또한 레이저는, 반도체막에 대하여 입사각 θ(0° < θ < 90°)를 갖도록 해서 조사하는 것이 바람직하다. 이는 레이저 간섭을 방지하기 위함이다.
이러한 레이저와, 반도체막을 상대적으로 이동시킴으로써, 레이저조사를 행할 수 있다. 또한, 레이저조사에 있어서, 빔을 정밀도 좋게 포개거나, 레이저조사 시작 위치나 레이저조사 종료 위치를 제어하기 위해서, 마커를 형성할 수도 있다. 마커는 비정질 반도체막과 동시에, 기판 위에 형성하면 된다.
레이저로는, 연속 발진 또는 펄스 발진의 기체레이저, 고체레이저, 구리증기 레이저, 금증기 레이저 등을 사용할 수 있다. 기체레이저로는, 엑시머레이저, Ar레이저, Kr레이저, He-Cd레이저 등을 들 수 있고, 고체레이저로는, YAG레이저, YVO4레이저, YLF레이저, YAlO3레이저, Y2O3레이저, 유리레이저, 루비레이저, 알렉산드라이트레이저, Ti:사파이어레이저 등을 들 수 있다.
반도체막을 형성하는 재료로는, 실란이나 게르만으로 대표되는 반도체재료 가스를 사용해서 기상성장법이나 스퍼터링법으로 제조되는 비정질 반도체(이하 「 아모포스 반도체: AS」라고도 한다), 상기 비정질 반도체를 빛에너지나 열에너지를 이용해서 결정화시킨 다결정 반도체, 또는 세미 아모포스(미결정 혹은 마이크로 크리스털이라고도 불린다. 이하 「SAS」라고도 한다) 반도체 등을 사용할 수 있다.
또한, 펄스 발진의 레이저빛의 발진 주파수를 0.5MHz 이상으로 해서 보통 이용되고 있는 수십 Hz ~ 수백 Hz의 주파수대보다도 현저하게 높은 주파수대를 이용해서 레이저 결정화를 행해도 된다. 펄스 발진으로 레이저빛을 반도체막에 조사하고 나서 반도체막이 완전히 고화할 때까지의 시간은 수십 nsec ~ 수백 nsec라고 알려져 있다. 상기 주파수대를 이용함으로써, 반도체막이 레이저빛에 의해 용융하고 나서 고화하기 전까지, 다음 펄스의 레이저빛을 조사할 수 있다. 따라서, 반도체막에 있어서 고체와 액체 사이의 계면을 연속적으로 이동시킬 수 있으므로, 주사 방향을 향해서 연속적으로 성장한 결정립을 가지는 반도체막이 형성된다. 구체적으로는, 결정립의 주사 방향에 있어서의 폭이 10 ~ 30μm, 주사 방향에 대하여 수직인 방향에 있어서의 폭이 1~ 5μm 정도인 결정립의 집합을 형성할 수 있다. 상기 주사 방향을 따라 길게 연장된 단결정의 결정립을 형성함으로써, 적어도 박막 트랜지스터의 채널 방향으로는 결정립계가 대부분 존재하지 않는 반도체막을 형성할 수 있게 된다.
희가스나 질소 등의 불활성 가스 분위기로 레이저빛을 조사하도록 해도 된다. 이에 따라 레이저빛의 조사로 인해 반도체 표면이 거칠어지는 것을 억제할 수 있고, 계면 준위 밀도의 편차에 의해 발생하는 스레숄드의 편차를 억제할 수 있다.
비정질 반도체막의 결정화는, 열처리와 레이저빛 조사에 의한 결정화를 조합 해도 되고, 열처리나 레이저빛 조사를 단독으로, 복수 회 행해도 된다.
본 실시예에서는, 하지막(101b) 위에, 비정질 반도체막을 형성하고, 비정질 반도체막을 결정화시킴으로써 결정성 반도체막을 형성한다. 비정질 반도체막으로는, SiH4, H2의 반응 가스에 의해 형성하는 비정질 규소를 사용한다. 본 실시예에 있어서, 하지막(101a), 하지막(101b), 비정질 반도체막은 동일 챔버 내에서 진공을 유지한 상태로 330℃의 동일 온도에서, 반응 가스를 교환하면서 연속적으로 형성한다. 이어서, 비정질 반도체막에 레이저광을 조사하는데, 구체적으로는, 레이저의 반복 주파수가 10MHz 이상인 레이저 발진기로부터 방출한 기본파를 이용해서 결정성 반도체막을 형성한다. 이때의 레이저빛의 최고 출력의 범위는, 1GW/cm2 ~ 1TW/cm2으로 한다. 이 단계의 단면도를 도 5a에 나타낸다.
이렇게 하여 얻어지는 결정성 반도체막에 대하여, 박막 트랜지스터의 역치 전압을 제어하기 위해서 미량의 불순물원소(붕소 또는 인)를 도핑해도 된다. 이 불순물원소의 도핑은 결정화 공정 전에 비정질 반도체막에 행해도 된다. 비정질 반도체막에 불순물원소를 도핑하면, 그 후의 결정화를 위한 가열처리에 의해, 불순물의 활성화도 행할 수 있다. 또한 도핑 시에 발생하는 결함 등도 개선할 수 있다.
다음으로, 결정성 반도체막(102)을 마스크를 사용해서 선택적으로 에칭한다. 본 실시예에서는 결정성 반도체막(102) 위에 형성된 산화막을 제거한 후, 다른 산화막을 형성한다. 그리고, 포토마스크를 형성하고, 포토리소그래픽법을 이용한 패터닝 처리에 의해, 반도체층(103), 반도체층(104), 반도체층(105), 및 반도체 층(106)을 형성한다.
다음으로, 반도체층 위의 산화막을 제거하고, 반도체층(103), 반도체층(104), 반도체층(105), 및 반도체층(106)을 덮는 게이트 절연층(107)을 형성한다.
게이트 절연층(107)은 플라즈마CVD법 또는 스퍼터링법 등을 이용하여, 두께 10 ~ 150nm로 규소를 포함하는 절연막을 사용해서 형성한다. 게이트 절연층(107)으로는, 질화규소, 산화규소, 산화질화규소, 질화산화규소로 대표되는 규소의 산화물 재료 또는 질화물 재료 등의 공지의 재료로 형성하면 되고, 단층 구조로 해도 되고 적층 구조로 해도 된다. 본 실시예에서, 게이트 절연층은 질화규소막, 산화규소막, 질화규소막의 3층의 적층으로 형성한다. 또는 산화질화규소막의 단층, 또는 2층으로 이루어진 적층으로 해도 된다. 바람직하게는, 치밀한 막질을 가지는 질화규소막이 사용된다. 또한, 반도체층과 게이트 절연층 사이에, 막 두께 1~ 100nm, 바람직하게는 1~ 10nm, 더 바람직하게는 2 ~ 5nm인 막 두께가 얇은 산화규소막을 형성해도 된다. 얇은 산화규소막의 형성 방법으로는, GRTA법, LRTA법 등을 이용해서 반도체 영역 표면을 산화하고, 열산화막을 형성함으로써 막 두께가 얇은 산화규소막을 형성할 수 있다.
이어서, 게이트 절연층(107) 위에, 게이트 전극층으로 사용하는 막 두께 20 ~ 100nm의 제1 도전막(108)과, 막 두께 100 ~ 400nm의 제2 도전막(109)을 적층해서 형성한다(도 5b 참조).
제1 도전막(108) 및 제2 도전막(109)은 스퍼터링법, 증착법, CVD법 등의 공 지의 방법으로 형성할 수 있다. 각 제1 도전막(108) 및 제2 도전막(109)은 탄탈(Ta), 텅스텐(W), 티타늄(Ti), 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 크롬(Cr), 네오디뮴(Nd)으로부터 선택된 원소, 또는 상기 원소를 주성분으로 하는 합금 재료 혹은 화합물 재료로 형성하면 된다. 또한 제1 도전막(108) 및 제2 도전막(109)으로서 인 등의 불순물원소를 도핑한 다결정 실리콘막으로 대표되는 반도체막이나, AgPdCu합금을 사용해도 된다. 또한 2층 구조에 한정되지 않고, 예를 들면 제1 도전막으로서 막 두께 50nm의 텅스텐 막, 제2 도전막으로서 막 두께 500nm의 알루미늄과 실리콘의 합금(Al-Si)막, 제3 도전막으로서 막 두께 30nm의 질화티타늄막을 순차 적층한 3층 구조로 해도 된다. 3층 구조로 할 경우, 제1 도전막의 텅스텐 대신에 질화텅스텐을 사용해도 되고, 제2 도전막의 알루미늄과 실리콘의 합금(Al-Si)막 대신에 알루미늄과 티타늄의 합금막(Al-Ti)을 사용해도 되고, 제3 도전막의 질화티타늄막 대신에 티타늄막을 사용해도 된다. 또한 게이트 전극층은 단층 구조로 해도 된다. 본 실시예에서는, 제1 도전막(108)으로서 질화탄탈(TaN)을 막 두께 30nm로 형성하고, 제2 도전막(109)으로서 텅스텐(W)을 막 두께 370nm로 형성한다.
다음으로, 회절격자 패턴 또는 반투막으로 이루어진 광강도 저감 기능을 가지는 보조 패턴을 설치한 포토마스크 또는 레티클을 사용해서 레지스트 마스크를 형성하고, 제1 도전막(108) 및 제2 도전막(108)을 선택적으로 에칭하고, 제1 게이트 전극층, 도전층, 및 제2 게이트 전극층을 테이퍼 형상을 가지도록 형성한다. 레지스트 마스크는 막 두께가 두꺼운 부분과 막 두께가 얇은 부분을 가지고, 후에 채 널 형성 영역이 형성되는 부분과 레지스트 마스크의 막 두께가 두꺼운 부분이 겹치도록 형성한다. 바닥을 향해 퍼지는 단면 형상의 전극 또는 배선을 얻은 후, 레지스트 마스크를 제거한다.
이상의 공정을 통해, 주변구동 회로영역(204)에 제1 게이트 전극층(121) 및 제2 게이트 전극층(131)으로 된 게이트 전극층(117), 제1 게이트 전극층(122) 및 제2 게이트 전극층(132)으로 된 게이트 전극층(118)을 형성할 수 있고, 화소 영역(206)에 제1 게이트 전극층(124) 및 제2 게이트 전극층(134)으로 된 게이트 전극층(127), 제1 게이트 전극층(125) 및 제2 게이트 전극층(135)으로 된 게이트 전극층(128), 제1 게이트 전극층(126) 및 제2 게이트 전극층(136)으로 된 게이트 전극층(129)을 형성할 수 있고, 접속 영역(205)에 도전층(123) 및 도전층(133)으로 이루어진 도전층(130)을 형성할 수 있다(도 5c 참조). 본 실시예에서는, 게이트 전극층의 형성을 드라이 에칭으로 행하지만 습식 에칭으로 해도 된다.
이때, 게이트 전극층을 형성할 때의 에칭 공정에 의해, 게이트 절연층(107)이 다소 에칭되어, 그 막 두께가 줄어드는(소위 막 감소) 경우가 있다.
다음으로, 게이트 전극층(117), 게이트 전극층(118), 게이트 전극층(127), 게이트 전극층(128), 게이트 전극층(129), 도전층(130)을 마스크로 사용해서, n형을 부여하는 불순물원소(151)를 첨가하여, 제1 n형 불순물영역(140a), 제1 n형 불순물영역(140b), 제1 n형 불순물영역(141a), 제1 n형 불순물영역(14lb), 제1 n형 불순물영역(142a), 제1 n형 불순물영역(142b), 제1 n형 불순물영역(142c), 제1 n형 불순물영역(143a), 제1 n형 불순물영역(143b)을 형성한다(도 6a 참조). 여기에서 는, 불순물원소를 포함하는 도핑 가스로서 포스핀(PH3)을 사용하여, 제1 n형 불순물영역(140a), 제1 n형 불순물영역(140b), 제1 n형 불순물영역(141a), 제1 n형 불순물영역(14lb), 제1 n형 불순물영역(142a), 제1 n형 불순물영역(142b), 제1 n형 불순물영역(142c), 제1 n형 불순물영역(143a), 제1 n형 불순물영역(143b)에, n형을 부여하는 불순물원소가 1×1017 내지 5×1018/cm3 정도의 농도로 포함되도록 첨가한다.
다음으로, 반도체층(103), 반도체층(105)의 일부, 반도체층(106)을 덮는 마스크(153a), 마스크(153b), 마스크(153c), 및 마스크(153d)를 형성한다. 마스크(153a), 마스크(153b), 마스크(153c), 마스크(153d), 제2 게이트 전극층(132)을 마스크로 사용해서 n형을 부여하는 불순물원소(152)를 첨가하여, 제2 n형 불순물영역(144a), 제2 n형 불순물영역(144b), 제3 n형 불순물영역(145a), 제3 n형 불순물영역(145b), 제2 n형 불순물영역(147a), 제2 n형 불순물영역(147b), 제2 n형 불순물영역(147c), 제3 n형 불순물영역(148a), 제3 n형 불순물영역(148b), 제3 n형 불순물영역(148c), 제3 n형 불순물영역(148d)을 형성한다(도 6b 참조). 여기에서는, 제2 n형 불순물영역(144a), 제2 n형 불순물영역(144b)에 n형을 부여하는 불순물원소가 5×1019 ~ 5×1020/cm3 정도의 농도로 포함되도록 첨가한다. 제3 n형 불순물영역(145a), 제3 n형 불순물영역(145b)은, 제3 n형 불순물영역(148a), 제3 n형 불순물영역(148b), 제3 n형 불순물영역(148c), 제3 n형 불순물영역(148d)과 동일한 정도, 또는 약간 높은 농도로 n형을 부여하는 불순물원소를 포함하도록 형성한다. 또 한 반도체층(104)에 채널 형성 영역(146)을 형성하고, 반도체층(105)에 채널 형성 영역(149a) 및 채널 형성 영역(149b)을 형성한다.
제2 n형 불순물영역(144a), 제2 n형 불순물영역(144b), 제2 n형 불순물영역(147a), 제2 n형 불순물영역(147b), 제2 n형 불순물영역(147c)은 각각 고농도 n형 불순물영역이며, 소스, 드레인의 기능을 한다. 한편, 제3 n형 불순물영역(145a), 제3 n형 불순물영역(145b), 제3 n형 불순물영역(148a), 제3 n형 불순물영역(148b), 제3 n형 불순물영역(148c), 제3 n형 불순물영역(148d)은 각각 저농도불순물영역이며, LDD(Lightly Doped Drain) 영역이 된다. n형 불순물영역(145a), n형 불순물영역(145b)은 각각, 게이트 절연층(107)을 사이에 두고, 제1 게이트 전극층(122)으로 덮여 있으므로 Lov영역이며, 드레인 근방의 전계를 완화하고, 핫 캐리어에 의한 온 전류의 열화를 억제할 수 있다. 그 결과, 고속 동작이 가능한 박막 트랜지스터를 형성할 수 있다. 한편, 제3 n형 불순물영역(148a), 제3 n형 불순물영역(148b), 제3 n형 불순물영역(148c), 제3 n형 불순물영역(148d)은 게이트 전극층(127), 또는 게이트 전극층(128)으로 덮여 있지 않은 Loff영역에 형성되므로, 드레인 근방의 전계를 완화해서 핫 캐리어 주입에 의한 열화를 막는 동시에, 오프 전류를 저감하는 효과가 있다. 그 결과, 신뢰성 높고, 저소비 전력의 반도체장치를 제조할 수 있다.
이때, 본 실시예에서는, 불순물영역이 게이트 절연층을 사이에 두고 게이트 전극층과 겹치는 영역을 Lov영역으로 나타내고, 불순물영역이 게이트 절연층을 사이에 두고 게이트 전극층과 겹치지 않는 영역을 Loff영역으로 나타낸다.
다음으로, 마스크(153a), 마스크(153b), 마스크(153c) 및 마스크(153d)를 제거하고, 반도체층(103), 반도체층(105)을 덮는 마스크(155a), 마스크(155b)를 형성한다. 마스크(155a), 마스크(155b), 게이트 전극층(117) 및 게이트 전극층(129)을 마스크로 사용해서 p형을 부여하는 불순물원소(154)를 첨가하여, 제1 p형 불순물영역(160a), 제1 p형 불순물영역(160b), 제1 p형 불순물영역(163a), 제1 p형 불순물영역(163b), 제2 p형 불순물영역(161a), 제2 p형 불순물영역(16lb), 제2 p형 불순물영역(164a), 제2 p형 불순물영역(164b)을 형성한다(도 6c 참조). 본 실시예에서는, 불순물원소로서 붕소(B)를 사용한다. 여기에서는, 제1 p형 불순물영역(160a), 제1 p형 불순물영역(160b), 제1 p형 불순물영역(163a), 제1 p형 불순물영역(163b), 제2 p형 불순물영역(161a), 제2 p형 불순물영역(16lb), 제2 p형 불순물영역(164a), 제2 p형 불순물영역(164b)에 p형을 부여하는 불순물원소가 1×1020 ~ 5×1021/cm3 정도의 농도로 포함되도록 첨가한다. 본 실시예에서는, 제2 p형 불순물영역(161a), 제2 p형 불순물영역(16lb), 제2 p형 불순물영역(164a), 제2 p형 불순물영역(164b)은, 게이트 전극층(117) 및 게이트 전극층(129)의 형상을 반영하고, 자기정합적으로 제1 p형 불순물영역(160a), 제1 p형 불순물영역(160b), 제1 p형 불순물영역(163a), 제1 p형 불순물영역(163b)보다 저농도가 되도록 형성한다. 또한 반도체층(103)에 채널 형성 영역(162), 반도체층(106)에 채널 형성 영역(165)을 형성한다.
다음으로, 마스크(155a), 마스크(155b)를 O2 애싱이나 레지스트 박리액으로 제거하고, 산화막도 제거한다.
다음으로, 불순물원소를 활성화하기 위해서 가열처리, 강한 빛의 조사, 또는 레이저빛의 조사를 행한다. 활성화와 동시에 게이트 절연층에 대한 플라즈마 데미지나 게이트 절연층과 반도체층 사이의 계면에 대한 플라즈마 데미지를 회복할 수 있다.
다음으로, 게이트 전극층, 게이트 절연층을 덮는 층간 절연층을 형성한다. 본 실시예에서는, 층간 절연층을 절연막(167)과 절연막(168)의 적층구조로 한다(도 7a 참조). 절연막(167)으로서 질화산화규소막을 막 두께 200nm로 형성하고, 절연막(168)으로서 산화질화절연막을 막 두께 800nm로 형성하고, 적층구조로 한다. 또는, 게이트 전극층, 게이트 절연층을 덮도록, 산화질화규소막을 막 두께 30nm로 형성하고, 질화산화규소막을 막 두께 140nm로 형성하고, 산화질화규소막을 막 두께 800nm 형성함으로써, 3층의 적층구조로 된 층간 절연층을 형성해도 된다. 본 실시예에서는, 절연막(167) 및 절연막(168)을 하지막과 유사한 방식으로 플라즈마CVD법을 이용해서 연속적으로 형성한다. 절연막(167) 및 절연막(168)은 질화규소막에 한정되지 않고, 스퍼터링법, 또는 플라즈마CVD를 이용한 질화산화규소막, 산화질화규소막, 산화규소막으로 해도 되고, 다른 규소를 포함하는 절연막을 단층 또는 3층 이상의 적층구조로서 사용해도 된다.
다음으로, 질소분위기에서, 300 ~ 550℃로 1~ 12시간의 열처리를 행하여, 반도체층을 수소화하는 공정을 행한다. 바람직하게는, 400 ~ 500℃로 행한다. 이 공정은 층간 절연층인 절연막(167)에 포함되는 수소에 의해 반도체층의 댕글링 본드 를 종단하는 공정이다. 본 실시예에서는, 410℃에서 가열처리를 행한다.
다음으로, 레지스트으로 된 마스크를 사용해서 절연막(167), 절연막(168), 게이트 절연층(107)에 반도체층에 달하도록 콘택홀(개구부)을 형성한다. 에칭은 사용하는 재료의 선택비에 따라, 일 회 실시해도 되고, 복수 회 실시해도 된다.
다음으로, 개구부를 덮도록 도전막을 형성하고, 도전막을 에칭해서 각 소스 영역 또는 드레인 영역의 일부와 각각 전기적으로 접속하는 소스 전극층 또는 드레인 전극층(169a), 소스 전극층 또는 드레인 전극층(169b), 소스 전극층 또는 드레인 전극층(170a), 소스 전극층 또는 드레인 전극층(170b), 소스 전극층 또는 드레인 전극층(171a), 소스 전극층 또는 드레인 전극층(17lb), 소스 전극층 또는 드레인 전극층(172a), 소스 전극층 또는 드레인 전극층(172b), 배선층(156)을 형성한다. 소스 전극층 또는 드레인 전극층은, PVD법, CVD법, 증착법 등에 의해 도전막을 성막한 후, 그 도전막을 원하는 형상으로 에칭해서 형성할 수 있다. 또한 액적토출법, 인쇄법, 전계 도금법 등으로, 소정의 장소에 선택적으로 도전층을 형성할 수 있다. 또한 리플로우법, 다마신법을 이용해도 된다. 소스 전극층 또는 드레인 전극층의 재료로는, Ag, Au, Cu, Ni, Pt, Pd, Ir, Rh, W, Al, Ta, Mo, Cd, Zn, Fe, Ti, Zr, Ba 등의 금속 또는 그 합금, 혹은 그 금속질화물을 사용해서 형성한다. 또한, Si, Ge을 포함하는 도전 재료를 사용해도 된다. 또한, 이것들의 적층구조로 해도 된다. 본 실시예에서는, 티타늄(Ti)을 막 두께 100nm로 형성하고, 알루미늄과 실리콘의 합금(Al-Si)을 막 두께 700nm로 형성하고, 티타늄(Ti)을 막 두께 200nm로 형성하고, 선택적으로 에칭해서 원하는 형상으로 형성한다.
이상의 공정을 통해, 주변구동 회로영역(204)에 있어서 Lov영역에 p형 불순물영역을 가지는 p채널형 박막 트랜지스터(173), Lov영역에 n채널형 불순물영역을 가지는 n채널형 박막 트랜지스터(174)를, 접속 영역에 도전층(177)을, 화소 영역(206)에 있어서 Loff영역에 n형 불순물영역을 가지는 멀티채널형의 n채널형 박막 트랜지스터(175), Lov영역에 p형 불순물영역을 가지는 p채널형 박막 트랜지스터(176)를 가지는 액티브 매트릭스 기판을 제조할 수 있다(도 7b 참조).
다음으로, 제2 층간 절연층으로서 절연막(180) 및 절연막(181)을 형성한다(도 8a 참조). 도 8a 내지 8c는 표시장치의 제조 공정을 나타내며, 스크라이브에 의한 분리를 위한 분리 영역(201), FPC의 부착부인 외부단자 접속영역(202), 주변부의 리드 배선 영역인 배선 영역(203), 주변구동 회로영역(204), 접속 영역(205), 화소 영역(206)이 있다. 배선 영역(203)에는, 배선(179a), 배선(179b)이 설치되고, 외부단자 접속영역(202)에는, 외부단자와 접속하는 단자전극층(178)이 설치된다.
절연막(180), 절연막(181)으로는 산화규소, 질화규소, 산화질화규소, 질화산화규소, 질화알루미늄(AlN), 산화질화알루미늄(AlON), 질소함유량이 산소함유량보다도 많은 질화산화알루미늄(AlNO) 또는 산화알루미늄, 다이아몬드 라이크 카본(DLC), 질소함유 탄소막(CN), PSG(인글라스), BPSG(보론 인 글래스), 알루미나막, 폴리실라잔, 그 밖의 무기절연성 재료를 포함하는 물질로 선택된 재료로 형성할 수 있다. 또한 실록산 수지를 사용해도 된다. 이때, 실록산 수지는, Si-O-Si결합을 포함하는 수지에 해당한다. 실록산은 실리콘(Si)과 산소(O)의 결합으로 골격구조가 구성된다. 치환기로서, 적어도 수소를 포함하는 유기기(예를 들면 알킬기, 방향족 탄화수소)를 사용할 수 있다. 치환기로서, 플루오르기를 사용해도 된다. 또는 치환기로서, 적어도 수소를 포함하는 유기기와, 플루오르기를 사용해도 된다. 또한 유기절연성 재료를 사용해도 되는데, 유기재료로로는, 감광성, 또는 비감광성 중 어느 것으로 해도 되고, 폴리이미드, 아크릴, 폴리아미드, 폴리이미드 아미드, 레지스트, 벤조시클로부텐, 또는 저유전율 유기절연성 재료를 사용할 수 있다.
다음으로, 도 8b에 나타낸 바와 같이 제2 층간 절연층인 절연막(180) 및 절연막(181)에 개구부(182, 183)를 형성한다. 절연막(180) 및 절연막(181)은, 접속 영역(205), 배선 영역(203), 외부단자 접속영역(202), 분리 영역(201) 등에 있어서는 대면적으로 에칭할 필요가 있다. 그러나, 화소 영역(206)에 있어서는 통로 면적이, 접속 영역(205) 등의 통로 면적과 비교해서 상당히 작고, 미세해진다. 따라서, 화소 영역의 개구부 형성용 포토리소그래피 공정과, 접속 영역의 개구부 형성용 포토리소그래피 공정을 각각 행한다.
그 후에, 도 8c에 나타낸 바와 같이, 화소 영역(206)의 절연막(180) 및 절연막(181)에 미세한 개구부(184), 즉 콘택홀을 형성한다.
본 실시예에서는, 접속 영역(205), 배선 영역(203), 외부단자 접속영역(202), 분리 영역(201), 주변구동 회로영역(204)의 일부를 덮고, 화소 영역(206)에 소정의 개구부가 설치된 마스크를 사용해서, 절연막(180) 및 절연막(181)을 에칭할 경우를 설명했지만, 본 발명은 이것에 한정되지 않는다. 예를 들면, 접속 영역(205)의 개구부는 대면적이므로, 에칭하는 양이 많다. 이러한 대면적의 개구부는 복수 회 에칭함으로써 형성할 수 있다.
다음으로, 도 9a에 나타낸 바와 같이 소스 전극층 또는 드레인 전극층(172a)에 접하도록, 제1 전극층(185)(화소 전극층이라고도 한다)을 형성한다. 제1 전극층은 양극, 또는 음극의 기능을 하고, Ti, Ni, W, Cr, Pt, Zn, Sn, In, 또는 Mo로부터 선택된 원소, TiN, TiSiXNY, WSiX, WNX, WSiXNY, NbN, 또는 상기 원소를 주성분으로 하는 합금 재료 혹은 화합물 재료를 주성분으로 하는 막 또는 그것들의 적층막을 총 막 두께 100nm ~ 800nm의 범위로 사용해서 형성하면 된다.
본 실시예에서는, 표시 소자로서 발광소자를 사용하고, 발광소자로부터의 빛을 제1 전극층(185) 측으로부터 추출하는 구조이므로, 제1 전극층(185)은 투광성을 가진다. 투명 도전막을 형성하고, 원하는 형상으로 에칭함으로써 제1 전극층(185)을 형성한다. 본 발명에서 사용하는 제1 전극층(185)으로서, 산화규소를 포함하는 산화인듐 주석(산화규소를 포함하는 인듐주석산화물이라고도 한다, 이하, 「ITSO」라고 한다), 산화아연, 산화 주석, 산화인듐 등을 사용해도 된다. 그 밖에, 산화인듐에 2 ~ 20ｗt％의 산화아연(ZnO)을 혼합한 산화인듐 산화아연 합금 등의 투명 도전막을 사용할 수 있다. 제1 전극층(185)으로서 상기 투명 도전막 이외에, 질화티타늄막 또는 티타늄막을 사용해도 된다. 이 경우, 투명 도전막을 성막한 후에, 질화티타늄막 또는 티타늄막을, 빛이 투과하는 정도의 막 두께(바람직하게는, 5nm ~ 30nm 정도)로 성막한다. 본 실시예에서는, 제1 전극층(185)으로서, 산화인듐주석과 산화규소를 사용한 ITSO를 사용한다.
제1 전극층(185)을 형성한 단계에서의 화소 영역의 평면도의 일례를 도 11에 나타낸다. 도 11에 있어서, 하나의 화소는, TFT(501), TFT(502), 용량소자(504), 제1 전극층(185), 게이트 배선층(506), 소스 및 드레인 배선층(505), 전원선(507)으로 구성되어 있다.
다음으로, 제1 전극층(185)을 형성한 후, 가열처리를 행해도 된다. 이 가열처리를 통해, 제1 전극층(185) 내에 포함된 수분은 방출된다. 따라서, 제1 전극층(185)에는 탈가스 등이 발생하지 않는다. 제1 전극층 위에 수분에 의해 열화하기 쉬운 발광 재료를 형성해도, 발광 재료는 열화하지 않아, 신뢰성 높은 표시장치를 제조할 수 있다. 본 실시예에서는, 제1 전극층(185)으로 ITSO를 사용하므로, 소성을 실시해도 ITO(산화인듐 산화주석 합금)와 같이 결정화되지 않고, 아모포스 상태 그대로 남는다. 따라서, ITSO는, ITO보다도 평탄성이 높고, 유기 화합물을 포함하는 층이 얇더라도 음극과의 쇼트가 쉽게 발생하지 않는다.
다음으로, 제1 전극층(185)의 단부, 소스 전극층 또는 드레인 전극층을 덮는 절연재료로 이루어진 분리벽(186)을 형성한다(도 9b 참조). 회절격자 패턴 또는 반투막으로 이루어진 광강도 저감 기능을 가지는 보조 패턴을 설치한 포토마스크 또는 레티클을 사용해서 분리벽(186)을 형성한다. 또한 분리벽(186)은 막 두께가 두꺼운 부분을 복수 군데 가진 단면 형상을 가지고, 분리벽의 측면에 단차를 가지고 있다. 이 분리벽(186)은 실시예 1에 따른 제조 방법에 의해 얻을 수 있다.
풀 컬러 표시를 행하기 위해서는, 제1 전극층 위에 전계발광층을 형성할 때, RGB 발광을 행하는 전계발광층은 따로따로 형성해야 한다. 따라서, 다른 색의 전계발광층을 형성할 때에, 그 화소 전극층(제1 전극층)은 증착 마스크로 덮인다. 증착 마스크로는 금속재료 등으로 이루어진 막 형태의 것을 사용할 수 있다. 이때, 증착 마스크는 분리벽(186) 위에 설치되고, 분리벽(186)의 두꺼운 부분으로 지지된다. 이 분리벽(186)의 두꺼운 부분을 설치함으로써, 마스크에 의한 제1 전극층의 형상 불량이 방지되어, 제1 전극층은 발광 불량, 표시 불량을 일으키지 않고, 신뢰성 높은 고화질 표시장치로 할 수 있다.
또한 분리벽(186)과 동 공정에서 외부단자 접속영역(202)에 절연물(절연층)(187a), 절연물(절연층)(187b)을 형성한다.
접속 영역(205)에 있어서, 분리벽(186)은 개구부(182)와 마주보는 절연막(180) 및 절연막(181)의 단부를 덮도록 형성되어 있다. 선택적으로 에칭하는 처리에 의해 단차를 가지도록 가공된 절연막(180) 및 절연막(181)의 단부는, 그 급격한 단차 때문에, 그 위에 적층하는 제2 전극층(189)의 피복성이 나쁘다. 따라서 본 발명과 같이, 개구부 주변의 단차를 분리벽(186)으로 덮어 단차를 완만하게 함으로써, 적층하는 제2 전극층(189)의 피복성을 향상시킬 수 있다. 접속 영역(205)에 있어서, 제2 전극층과 동 공정, 동 재료로 형성되는 배선층은 배선층(156)과 전기적으로 접속한다. 본 실시예에서, 제2 전극층(189)은 배선층(156)과 접해서 전기적으로 접속되어 있지만, 다른 배선을 거쳐서 전기적으로 접속되어 있어도 된다.
다음으로, 제1 전극층(185) 위에 전계발광층(188)을 형성한다. 또한, 도 10에서는 하나의 화소만 도시했지만, 본 실시예에서는 R(적색), G(녹색), B(청색)의 각 색에 대응한 전계발광층을 독립적으로 형성한다. 본 실시예에서는 전계발광층(188)으로서, 적색(R), 녹색(G), 청색(B)의 발광을 나타내는 재료를, 각각 증착 마스크를 사용한 증착법 등에 의해 선택적으로 형성한다.
다음으로, 전계발광층(188) 위에 도전막으로 된 제2 전극층(189)을 형성한다. 제2 전극층(189)으로는, 일함수가 작은 재료(Al, Ag, Li, Ca, 또는 이것들의 합금이나 화합물, MgAg, MgIn, AlLi, CaF2, 또는 질화칼슘)를 사용하면 된다. 이렇게 해서 제1 전극층(185), 전계발광층(188) 및 제2 전극층(189)으로 이루어진 발광소자(190)가 형성된다.
도 10에 나타낸 본 실시예의 표시장치에 있어서, 발광소자(190)로부터 방출된 빛은, 제1 전극층(185) 측으로부터, 도 10의 화살표 방향으로 투과해서 쏘아진다.
제2 전극층(189)을 덮도록 해서 패시베이션막(191)을 설치하는 것은 효과적이다. 패시베이션막(191)으로는, 질화규소, 산화규소, 산화질화규소(SiON), 질화산화규소(SiNO), 질화알루미늄(AlN), 산화질화알루미늄(AlON), 질소함유량이 산소함유량보다도 많은 질화산화알루미늄(AlNO) 또는 산화알루미늄, 다이아몬드 라이크 카본(DLC), 질소함유 탄소막(CN)을 포함하는 절연막으로 이루어지고, 상기 절연막을 단층 혹은 조합한 적층을 사용할 수 있다. 또한 실록산수지 재료를 사용해도 된다.
다음으로, 발광소자(190)가 형성된 기판(100)과, 밀봉기판(195)을 밀봉제(192)로 고정하여, 발광소자를 밀봉한다(도 10 참조).
이때, 밀봉제로 둘러싸인 영역에는 충전재나 점착테이프를 충전해도 되고, 질소분위기 하에서 밀봉함으로써, 질소 등을 봉입해도 된다. 본 실시예는, 밑면 방 출형이므로, 충전재는 투광성을 가질 필요는 없지만, 충전재를 투과해서 빛을 추출하는 구조인 경우에는, 투광성을 가질 필요가 있다. 대표적으로는 가시광선 경화, 자외선 경화 또는 열경화의 에폭시 수지를 사용하면 된다. 이상의 공정으로, 본 실시예에 있어서의, 발광소자를 사용한 표시 기능을 가지는 표시장치가 완성된다. 또 충전재는, 액상의 상태에서 적하하고, 표시장치 내에 충전할 수도 있다.
또한 발광소자의 수분에 의한 열화를 막기 위해서, 패널 내에 건조제를 설치해도 된다.
다음으로, 외부단자 접속영역(202)에 있어서, 단자전극층(178)에 이방성 도전층(196)으로 FPC(194)를 접속하고, 외부와 전기적으로 접속한다.
본 발명의 표시장치에 있어서, 화면표시의 구동방법은 특별히 한정되지 않고, 예를 들면 점 순차 구동방법이나 선 순차 구동방법이나 면 순차 구동방법 등을 이용하면 된다. 대표적으로는, 선 순차 구동방법으로 해서 시분할계조 구동방법이나 면적계조 구동방법을 적절히 이용하면 된다. 또한 표시장치의 소스선에 입력하는 영상신호는, 아날로그 신호여도 되고, 디지털 신호여도 되며, 적절히, 영상신호에 맞춰서 구동회로 등을 설계하면 된다.
또한, 비디오신호가 디지털인 표시장치에 있어서, 화소에 입력되는 비디오신호가 정전압(CV)인 것과, 정전류(CC)인 것이 있다. 비디오신호가 정전압인 것(CV)에는, 발광소자에 인가되는 전압이 일정한 것(CVCV)과, 발광소자에 인가되는 전류치가 일정한 것(CVCC)이 있다. 또한 비디오신호가 정전류인 것(CC)에는, 발광소자에 인가되는 전압값이 일정한 것(CCCV)과, 발광소자에 인가되는 전류치가 일정한 것(CCCC)이 있다.
본 발명을 이용하면, 신뢰성 높은 표시장치를 간략화한 공정으로 제조할 수 있다. 따라서, 고화질 표시장치를 낮은 비용으로 수율 좋게 제조할 수 있다.
본 실시예는, 실시예 1 내지 3 중 어느 하나와 자유롭게 조합할 수 있다.
(실시예 5)
본 발명에 의해 형성되는 발광 장치에 의해, 텔레비전 장치를 완성할 수 있다. 표시 패널에는, 화소부만이 형성되어서 주사선측 구동회로와 신호선측 구동회로가 TAB방식으로 설치되는 경우와, COG방식으로 설치되는 경우와, TFT를 형성하고, 화소부와 주사선측 구동회로를 기판 위에 일체 형성하고 신호선측 구동회로를 별도 드라이버IC로 설치할 경우, 또한 화소부와 신호선측 구동회로와 주사선측 구동회로를 기판 위에 일체 형성할 경우 등이 있지만, 어떤 형태로 해도 된다.
다른 외부회로의 구성으로서, 영상신호의 입력 측에서는, 튜너에서 수신한 신호 중, 영상신호를 증폭하는 영상신호 증폭회로와, 거기에서 출력되는 신호를 적색, 녹색, 청색 각 색에 대응한 색 신호로 변환하는 영상신호 처리회로와, 그 영상신호를 드라이버IC의 입력 사양으로 변환하기 위한 컨트롤 회로 등으로 되어 있다. 컨트롤 회로는, 주사선 측과 신호선 측에 각각 신호를 출력한다. 디지털 구동할 경우에는, 신호선 측에 신호 분할 회로를 설치하고, 입력 디지털 신호를 m개로 분할해서 공급하는 구성으로 해도 된다.
튜너로 수신한 신호 중, 음성신호는, 음성신호 증폭회로에 보내지고, 그 출력은 음성신호 처리회로를 거쳐서 스피커에 공급된다. 제어회로는 수신국(수신 주 파수)이나 음량의 제어 정보를 입력부로부터 받고, 튜너나 음성신호 처리회로에 신호를 송출한다.
표시 모듈을, 도 12a 및 12b에 나타낸 바와 같이 케이싱에 삽입하여, 텔레비전 장치를 완성할 수 있다. FPC까지 부착된 표시 패널을 EL표시 모듈이라고도 부른다. EL표시 모듈에 의해 주화면(2003)이 형성되고, 기타 부속 설비로서 스피커부(2009), 조작 스위치 등이 구비되어 있다. 이렇게, 본 발명에 의해 텔레비전 장치를 완성할 수 있다.
또한 위상차판이나 편광판을 사용하여, 외부로부터 입사하는 빛의 반사광을 차단해도 된다. 또 윗면 방사형 표시장치인 경우, 분리벽이 되는 절연층을 착색하여 블랙 매트릭스로 사용해도 된다. 이 분리벽은 액적토출법 등으로 형성할 수 있다. 안료계의 흑색수지나, 폴리이미드 등의 수지재료에, 카본블랙 등을 혼합시켜도 되고, 그 적층으로 해도 된다. 액적토출법에 의해, 다른 재료를 동일 영역에 복수 회 토출하여, 분리벽을 형성해도 된다. 위상차판으로는 λ/4판, λ/2판을 사용하고, 빛을 제어할 수 있게 설계하면 된다. 구성으로는, 순차적으로 TFT소자기판, 발광소자, 밀봉기판(밀봉제), 위상차판(λ/4판, λ/2판), 편광판을 적층하고, 발광소자로부터 방사된 빛은, 이것들을 통과해 편광판 측으로부터 외부로 방사된다. 위상차판이나 편광판은 빛이 방사되는 쪽에 설치하면 되고, 양면 방사되는 양면 방사형 표시장치이면 양쪽에 설치할 수도 있다. 또한 편광판 외측에 반사 방지막을 가져도 된다. 이에 따라, 보다 섬세하게 정밀한 화상을 표시할 수 있다.
도 12a에 나타낸 바와 같이, 케이싱(2001)에 표시 소자를 이용한 표시용 패 널(2002)이 삽입되어 있고, 수신기(2005)에 의해 일반 텔레비전 방송의 수신을 비롯해, 모뎀(2004)을 통해 유선 또는 무선에 의한 통신 네트워크에 접속함으로써 단방향(송신자에게서 수신자) 또는 쌍방향(송신자와 수신자 사이, 또는 수신자들 사이)의 정보통신을 할 수도 있다. 텔레비전 장치의 조작은, 케이싱에 삽입된 스위치 또는 별체의 리모트 컨트롤 조작기(2006)에 의해 행하는 것이 가능하고, 이 리모트 컨트롤 장치에도 출력하는 정보를 표시하는 표시부(2007)가 설치되어 있어도 된다.
또한 텔레비전 장치에도, 주화면(2003) 이외에 서브 화면(2008)을 제2 표시용 패널로 형성하고, 채널이나 음량 등을 표시하는 구성이 부가되어 있어도 된다. 이 구성에 있어서, 주화면(2003)을 시야각이 좋은 EL표시용 패널로 형성하고, 서브 화면을 저소비 전력으로 표시 가능한 액정 표시용 패널로 형성해도 된다. 또한 저소비 전력화를 우선으로 하기 위해서는, 주화면(2003)을 액정표시용 패널로 형성하고, 서브 화면을 EL표시용 패널로 형성하고, 서브 화면은 점멸 가능하게 하는 구성으로 해도 된다. 본 발명에 따르면, 이러한 대형 기판을 사용하고, 많은 TFT나 전자부품을 사용해도, 신뢰성 높은 표시장치를 제조할 수 있다.
도 12b는 예를 들면 20 ~ 80인치의 대형 표시부를 가지는 텔레비전 장치이며, 케이싱(2010), 조작부인 키보드부(2012), 표시부(2011), 스피커부(2013) 등을 포함한다. 본 발명은, 표시부(2011)의 제조에 적용된다. 도 12b의 표시부는, 완곡 가능한 물질을 사용하고 있으므로, 표시부가 완곡한 텔레비전 장치로 되어 있다. 이렇게 표시부의 형상을 자유롭게 설계할 수 있으므로, 원하는 형상의 텔레비전 장치를 제조할 수 있다.
본 발명에 따라, 간략한 공정으로 표시장치를 형성할 수 있으므로, 코스트 다운도 달성할 수 있다. 따라서 본 발명을 이용한 텔레비전 장치로는, 대화면의 표시부를 가져도 낮은 비용로 형성할 수 있다. 따라서 고성능, 고신뢰성의 텔레비전 장치를 수율 좋게 제조할 수 있다.
물론, 본 발명은 텔레비전 장치에 한정되지 않고, PC의 모니터를 비롯하여, 철도의 역이나 공항 등의 정보 표시판이나, 가두의 광고 표시판 등 대면적 표시 매체로서도 여러 가지 용도에 적용할 수 있다.
본 실시예는, 실시예 1 내지 4 중 어느 하나와 자유롭게 조합할 수 있다.
(실시예 6)
본 실시예를 도 13a 및 13b를 참조하여 설명한다. 본 실시예에서는, 실시예 1 내지 4에서 제조하는 표시장치를 가지는 패널을 사용한 모듈의 예를 게시한다.
도 13a에 나타내는 정보단말의 모듈에는, 인쇄회로기판(946) 위에, 콘트롤러(901), 중앙처리장치(CPU)(902), 메모리(911), 전원회로(903), 음성처리회로(929) 및 송수신회로(904)나, 그 외, 저항, 버퍼, 용량소자 등의 소자가 설치되어 있다. 또한 패널(900)이 플렉시블 배선 기판(FPC)(908)을 통해 인쇄회로기판(946)에 접속되어 있다.
패널(900)에는, 발광소자가 각 화소에 설정된 화소부(905)와, 상기 화소부(905)가 가지는 화소를 선택하는 제1 주사선 구동회로(906a), 제2 주사선 구동회로(906b)와, 선택된 화소에 비디오신호를 공급하는 신호선 구동회로(907)가 설치된다.
인쇄회로기판(946)에 구비된 인터페이스(I/F)부(909)를 통해, 각종 제어신호의 입출력이 행해진다. 또한 안테나 사이의 신호의 송수신을 행하기 위한 안테나용 포트(910)가 인쇄회로기판(946)에 설치된다.
이때, 본 실시예에서는 패널(900)에 인쇄회로기판(946)이 FPC(908)를 통해 접속되어 있지만, 반드시 이 구성에 한정되지 않는다. COG(Chip On Glass) 방식을 이용하여, 콘트롤러(901), 음성처리회로(929), 메모리(911), CPU(902) 또는 전원회로(903)를 패널(900)에 직접 설치해도 된다. 또한 인쇄회로기판(946)에는, 용량소자, 버퍼 등의 각종 소자가 설치되어, 전원전압이나 신호에 노이즈가 타거나, 신호의 상승(일어서기)이 느려지는 것 등을 막는다.
도 13b는, 도 13a에 나타낸 모듈의 블럭도를 나타낸다. 이 모듈(999)은 메모리(911)로서 VRAM(932), DRAM(925), 플래시 메모리(926) 등을 포함한다. VRAM(932)에는 패널에 표시하는 화상 데이터가, DRAM(925)에는 화상 데이터 또는 음성 데이터가, 플래시 메모리에는 각종 프로그램이 기억되어 있다.
전원회로(903)에서는, 패널(900), 콘트롤러(901), CPU(902), 음성처리회로(929), 메모리(911), 송수신회로(931)에 공급하는 전원전압이 생성된다. 또한, 패널의 사양에 따라서는, 전원회로(903)에 전류원이 구비되어 있는 경우도 있다.
CPU(902)는 제어신호 생성회로(920), 디코더(921), 레지스터(922), 연산 회로(923), RAM(924), CPU용 인터페이스(935) 등을 가진다. 인터페이스(935)를 통해 CPU(902)에 입력된 각종 신호는, 일단 레지스터(922)에 유지된 후, 연산 회로(923), 디코더(921) 등에 입력된다. 연산 회로(923)에서는, 입력된 신호에 근거 하여 연산을 행하고, 각종 명령을 전달하는 장소를 지정한다. 한편 디코더(921)에 입력된 신호는 디코드되고, 제어신호 생성회로(920)에 입력된다. 제어신호 생성회로(920)는 입력된 신호에 근거하여, 각종 명령을 포함하는 신호를 생성하고, 연산 회로(923)에 있어서 지정된 장소, 구체적으로는 메모리(911), 송수신회로(931), 음성처리회로(929), 콘트롤러(901) 등에 보낸다.
메모리(911), 송수신회로(931), 음성처리회로(929), 콘트롤러(901)는 각각 전송된 명령에 따라서 동작한다. 이하 그 동작에 대해서 간단히 설명한다.
입력 수단(934)으로부터 입력된 신호는, 인터페이스(909)를 통해 인쇄회로기판(946)에 설치된 CPU(902)에 보내진다. 제어신호 생성회로(920)는, 포인팅 디바이스나 키보드 등의 입력 수단(934)으로부터 보내 온 신호에 따라, VRAM(932)에 저장된 화상 데이터를 소정의 포맷으로 변환하고, 콘트롤러(901)에 전송한다.
콘트롤러(901)는 패널의 사양에 맞춰서 CPU(902)로부터 보내 온 화상 데이터를 포함하는 신호에 데이터 처리를 실시하고, 패널(900)에 공급한다. 또한 콘트롤러(901)는 전원회로(903)로부터 입력된 전원전압이나 CPU(902)로부터 입력된 각종 신호를 바탕으로, Hsync신호, Vsync신호, 클록 신호CLK, 교류전압(AC Cont), 전환 신호 L/R를 생성하고, 패널(900)에 공급한다.
송수신회로(904)에서는, 안테나(933)에 의해 전파로서 송수신되는 신호가 처리되는데, 구체적으로는 아이솔레이터, 밴드패스 필터, VCO(Voltage Controlled Oscillator), LPF(Loｗ Pass Filter), 커플러, 바란 등의 고주파회로를 포함한다. 송수신회로(904)에 있어서 송수신되는 신호 중 음성정보를 포함하는 신호가, CPU(902)로부터의 명령에 따라, 음성처리회로(929)에 보내진다.
CPU(902)의 명령에 따라 보내 온 음성정보를 포함하는 신호는, 음성처리회로(929)에서 음성신호로 복조되고, 스피커(928)에 보내진다. 또한 마이크(927)로부터 보내 온 음성신호는, 음성처리회로(929)에서 변조되고, CPU(902)로부터의 명령에 따라, 송수신회로(904)에 보내진다.
콘트롤러(901), CPU(902), 전원회로(903), 음성처리회로(929), 메모리(911)를, 본 실시예의 패키지로서 설치할 수 있다. 본 실시예는, 아이솔레이터, 밴드패스 필터, VCO(Voltage Controlled Oscillator), LPF(Loｗ Pass Filter), 커플러, 바란 등의 고주파회로를 제외하면, 어떤 회로에도 응용할 수 있다.
표시 패널(900)에는 화소 전극 위, 또는 화소 전극 주위를 덮는 절연물 위에 스페이서를 구비한다. 이에 따라, 이 표시 패널(900)을 구비하는 모듈은, 전계발광층을 형성할 때 사용하는 마스크가 화소 전극과 접촉하지 않도록 지지하므로, 화소 전극의 손상을 막을 수 있고, 고화질 표시와 높은 신뢰성의 효과를 얻을 수 있다.
(실시예 7)
본 실시예는 도 14를 이용하여 설명한다. 도 14에는 실시예 6에서 제조하는 모듈을 포함하는 무선을 사용하고 이전 가능한 소형전화기(휴대전화)의 일 태양을 나타낸다. 표시 패널(900)은 하우징(1001)에 탈착하도록 삽입되어 모듈(999)과 용이하게 고정할 수 있다. 하우징(1001)은 조립되는 전자기기에 맞추고, 형상이나 치수를 적절히 변경할 수 있다.
표시 패널(900)을 고정한 하우징(1001)은 인쇄회로기판(946)에 삽입되어 모 듈로서 조립할 수 있다. 인쇄회로기판(946)에는, 콘트롤러, CPU, 메모리, 전원회로, 그 외에, 저항, 버퍼, 용량소자 등이 설치되어 있다. 또한, 마이크로폰(994) 및 스피커(995)를 포함하는 음성처리회로, 송수신회로 등의 신호 처리 회로(993)가 구비되어 있다. 패널(900)은 FPC(908)를 통해 인쇄회로기판(946)에 접속된다.
모듈(999), 입력 수단(998), 배터리(997)는 케이싱(996)에 수납된다. 표시 패널(900)의 화소부는 케이싱(996)에 형성된 창을 통해 볼 수 있도록 배치되어 있다.
표시 패널(900)은 화소 전극 위, 또는 화소 전극 주위를 덮는 절연물 위에 스페이서를 구비하고 있다. 이에 따라, 이 표시 패널(900)을 구비하는 모듈은, 전계발광층을 형성할 때 사용하는 마스크가 화소 전극과 접촉하지 않도록 지지하기 때문에, 화소 전극의 손상을 막을 수 있고, 고화질 표시와 높은 신뢰성의 효과를 나타낼 수 있다.
도 14에 나타내는 케이싱(996)은 전화기의 외관 형상을 일례로서 보이고 있다. 그렇지만, 본 실시예에 관련되는 전자기기는, 그 기능이나 용도에 따라 여러 가지 태양으로 변용할 수 있다. 이하에 나타내는 실시예에서, 그 태양의 일례를 설명한다.
(실시예 8)
본 발명을 적용하면, 여러 가지 표시장치를 제조할 수 있다. 다시 말해, 그들 표시장치를 표시부에 삽입한 여러 가지 전자기기에 본 발명을 적용할 수 있다.
이러한 전자기기로는, 비디오 카메라, 디지털 카메라 등의 카메라, 프로젝 터, 헤드 마운트 디스플레이(고글형 디스플레이), 카 네비게이션, 카 스테레오, PC, 게임 기기, 휴대 정보단말(모바일 컴퓨터, 휴대전화 또는 전자서적 등), 기록 매체를 구비한 화상재생장치(구체적으로는 DVD(Digital Versatile Disc) 등의 기록 매체를 재생하고, 그 화상을 표시할 수 있는 디스플레이를 구비한 장치) 등을 들 수 있다. 그것들의 예를 도 15a 내지 15d에 나타낸다.
도 15a는 컴퓨터로, 본체(2101), 케이싱(2102), 표시부(2103), 키보드(2104), 외부접속 포트(2105), 포인팅 마우스(2106) 등을 포함한다. 본 발명을 이용하면, 소형화되고, 화소가 미세화되어도, 신뢰성 높고, 고화질의 화상을 표시하는 컴퓨터를 완성할 수 있다.
도 15b는 기록 매체를 구비한 화상재생장치(구체적으로는 DVD재생장치)로, 본체(2201), 케이싱(2202), 표시부A(2203), 표시부B(2204), 기록 매체(DVD 등) 판독부(2205), 조작 키(2206), 스피커부(2207) 등을 포함한다. 표시부A(2203)는 주로 화상정보를 표시하고, 표시부B(2204)는 주로 문자정보를 표시한다. 본 발명을 이용하면, 소형화되고, 화소가 미세화되어도, 신뢰성 높고, 고화질 화상을 표시하는 화상재생장치를 완성할 수 있다.
도 15c는 휴대전화로, 본체(2301), 음성출력부(2302), 음성입력부(2303), 표시부(2304), 조작 스위치(2305), 안테나(2306) 등을 포함한다. 본 발명을 이용하면, 소형화되고, 화소가 미세화되어도, 신뢰성 높고, 고화질 화상을 표시하는 휴대전화를 완성할 수 있다.
도 15d는 비디오 카메라로, 본체(2401), 표시부(2402), 케이싱(2403), 외부 접속 포트(2404), 리모트 컨트롤 수신부(2405), 수상부(2406), 배터리(2407), 음성입력부(2408), 접안부(2409), 조작 키(2410) 등을 포함한다. 본 발명을 이용하면, 소형화되고, 화소가 미세화되어도, 신뢰성 높고, 고화질 화상을 표시할 수 있는 비디오 카메라를 완성할 수 있다.
본 실시예는, 실시예 1 내지 4 중 어느 하나와 자유롭게 조합할 수 있다.
(실시예 9)
여기에서는, 발광소자와 전기적으로 접속하는 TFT로서, 아모포스 실리콘을 활성층으로 하는 TFT의 예를 도 16에 나타낸다.
도 16a에 있어서, 1910은 기판, 1911은 분리벽, 1913은 제1 전극, 1914는 유기 화합물을 포함하는 층, 1915는 제2 전극, 1916은 아모포스 실리콘 TFT, 1917은 게이트 절연막, 1918은 절연막이다. 또한 1919는 전원 공급선 등의 배선이다.
아모포스 실리콘 TFT(1916)의 제조 순서는, 공지의 기술을 이용하면 된다. 우선, 기판(1910) 위에 게이트 전극을 형성한 후, 게이트 절연막(1917)을 형성한다. 다음으로, 아모포스 실리콘막(활성층), 인을 포함하는 아모포스 실리콘막(n+층), 금속막을 순차로 적층한다. 이어서, 아모포스 실리콘을 원하는 소자 형상으로 에칭한 후, 게이트 전극과 겹치는 영역에서, 아모포스 실리콘이 일부 노출하도록 선택적으로 에칭해서 채널을 형성한다. 이어서, 전체 면을 절연막(1918)으로 덮은 후, 콘택홀, 소스 배선, 드레인 배선을 형성한다.
이때, 아모포스 실리콘 TFT(1916)는 채널 에칭형 TFT로 나타내지만, 채널 스톱형 TFT로 해도 된다.
아모포스 실리콘 TFT 제조 이후의 공정에서는, 실시예 1과 마찬가지로, 제1 전극(1913), 단면 형상이 바닥을 향해 퍼지는 형상의 분리벽(1911)을 형성한다.
다음으로, 유기 화합물을 포함하는 층(1914)을 증착법, 잉크젯법, 또는 도포법으로 형성한다. 이어서, 증착법 또는 스퍼터링법으로 제2 전극(1915)을 형성한다.
아모포스 실리콘 TFT는 고열에서 프로세스가 적고, 대량생산에 적합하다. 발광 장치의 제조 비용을 삭감할 수 있다.
또한 본 실시예에 있어서는, 아모포스 실리콘 TFT를 사용하는 예이므로, 동일 기판 위에 화소부와 구동회로를 제조하지 않고, 화소부만을 기판 위에 형성하고, 구동회로를 IC에 구성한다.
본 실시예는 실시예 1 내지 8 중 어느 하나와 자유롭게 조합할 수 있다.
본 출원은 2005년 10월 17일 일본 특허청에 출원한 일본특허 no. 2005-302315에 근거하는 것으로, 그 내용은 여기에 참조로 인용한다.
본 발명은 공정 수를 늘리지 않고, 제1 전극의 단부를 덮는 분리벽이나, 화소부를 둘러싸는 구조물을 설치함으로써, 증착시에 사용하는 마스크의 정밀성과 휨 등에 의한 불량을 막을 수 있다.
또한 본 발명은 분리벽의 사이즈, 특히 분리벽이 차지하는 평면 면적을 축소할 수 있고, 축소된 분리벽 및 그 분리벽을 구비한 발광 장치를 실현할 수 있다. 특히, 분리벽을 사용하여 증착 마스크와 제1 전극 사이의 간격을 줄일 수 있으므로, 증착막의 랩어라운드를 억제할 수 있고 증착막의 색 정확도를 향상시킬 수 있다. 이때 증착막의 랩어라운드는 증착 마스크를 사용해서 증착할 때, 증착 마스크의 개구부의 영역보다 더 넓은 영역에서 증착막을 형성하는 것을 의미한다. 본 발명은 발광 장치의 고화질화(화소 수의 증대) 및 소형화에 따른 각 표시 화소 피치의 미세화를 촉진할 수 있다. 본 발명의 분리벽은 증착 마스크와 제1 전극 사이의 간격을 줄일 수 있고, 제1 전극과 증착 마스크 사이의 접촉을 확실히 방지할 수 있다. 따라서 더욱 얇게 설계된 증착 마스크도 사용할 수 있다.

Claims (47)

  1. 절연 표면을 가지는 제1 기판 위의 제1 전극과,
    상기 제1 전극의 단부를 덮는 분리벽과,
    상기 제1 전극 위의 유기 화합물을 포함하는 층과,
    상기 유기 화합물을 포함하는 층 위의 제2 전극을 포함하고,
    상기 분리벽은, 돌출부와 단차를 포함하고,
    상기 분리벽은 단층이고,
    상기 유기 화합물을 포함하는 층은 상기 단차의 일부를 덮고,
    상기 분리벽은 상기 분리벽의 외측에 위치한 곡률반경의 중심을 갖는 곡면을 포함하고,
    상기 곡면은 상기 단차와 상기 돌출부 사이에 위치하고,
    상기 돌출부의 두께는 상기 제1 전극의 단부에서 상기 분리벽의 두께보다 두꺼운 것을 특징으로 하는 발광 장치.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서,
    상기 분리벽과 동일한 재료로 된 구조물을 더 포함하고,
    상기 제 1 전극, 상기 분리벽, 상기 유기 화합물을 포함하는 층, 및 상기 제 2 전극은 화소부에 포함되고,
    상기 구조물은 상기 화소부를 둘러싸도록 배치되고,
    상기 구조물의 두께와 상기 분리벽의 두께는 서로 다른 것을 특징으로 하는 발광 장치.
  6. 삭제
  7. 삭제
  8. 제 1항에 있어서,
    상기 제1 기판에 대향하는 제 2 기판을 더 포함하고,
    발광소자로부터 방출된 빛은 상기 제2 기판을 통과하는 것을 특징으로 하는 발광 장치.
  9. 삭제
  10. 삭제
  11. 절연 표면을 가지는 기판 위에 제1 전극을 형성하는 단계와,
    상기 제1 전극의 단부 위에, 회절격자 패턴이나 반투과부를 갖는 포토마스크 또는 레티클을 사용하여, 제1영역과 상기 제1영역보다 얇은 제2영역을 갖는 분리벽을 형성하는 단계와,
    상기 제1 전극 위에 유기 화합물을 포함하는 층을 형성하는 단계와,
    상기 유기 화합물을 포함하는 층 위에 제2 전극을 형성하는 단계를 포함하고,
    상기 유기 화합물을 포함하는 층은 상기 제 2 영역의 일부를 덮고,
    상기 분리벽은 상기 분리벽의 외측에 위치한 곡률반경의 중심을 가지는 곡면을 포함하고,
    상기 곡면은 상기 제 1 영역과 상기 제 2 영역 사이에 위치하는 것을 특징으로 하는 발광 장치의 제조 방법.
  12. 제 11항에 있어서,
    상기 분리벽은, 선택적으로 노광 및 현상해서 형성한 수지인 것을 특징으로 하는 발광 장치의 제조 방법.
  13. 절연 표면을 가지는 제1 기판 위에 박막 트랜지스터를 형성하는 단계와,
    상기 박막 트랜지스터에 전기적으로 접속된 제1 전극을 형성하는 단계와,
    상기 제1 전극의 단부를 덮는 분리벽과, 상기 분리벽 둘레의 구조물을 형성하는 단계와,
    상기 제1 전극 위에 유기 화합물을 포함하는 층을 형성하는 단계와,
    상기 유기 화합물을 포함하는 층 위에 제2 전극을 형성하는 단계와,
    상기 구조물이 상기 제1 기판과 제2 기판 사이의 간격을 유지하도록, 상기 제2 기판을 수지재료로 상기 제1 기판에 부착하는 단계를 포함하고,
    상기 분리벽은 제 1 영역과 상기 제 1 영역보다 얇은 제 2 영역을 갖고,
    상기 유기 화합물을 포함하는 층은 상기 제 2 영역의 일부를 덮고,
    상기 분리벽은 상기 분리벽의 외측에 위치한 곡률반경의 중심을 가지는 곡면을 포함하고,
    상기 곡면은 상기 제 1 영역과 상기 제 2 영역 사이에 위치하는 것을 특징으로 하는 발광 장치의 제조 방법.
  14. 제 13항에 있어서,
    상기 분리벽 및 상기 구조물은 각각, 회절격자 패턴, 또는 반투과부를 가지는 포토마스크 또는 레티클을 사용해서 선택적으로 노광 및 현상함으로써 형성한 수지인 것을 특징으로 하는 발광 장치의 제조 방법.
  15. 삭제
  16. 제 1항에 있어서,
    상기 돌출부 및 상기 단차는 각각 곡면을 갖는 것을 특징으로 하는 발광 장치.
  17. 삭제
  18. 제 1항에 있어서,
    상기 분리벽의 최상위부는, 상기 유기 화합물을 포함하는 층의 최상위부보다 높은 것을 특징으로 하는 발광 장치.
  19. 삭제
  20. 삭제
  21. 삭제
  22. 절연 표면을 가지는 제 1 기판 위의 제1 전극과,
    상기 제1 전극의 단부를 덮는 절연막과,
    상기 제1 전극 위의 유기 화합물을 포함하는 층과,
    상기 유기 화합물을 포함하는 층 위의 제2 전극을 포함하고,
    상기 절연막은 단층이고,
    상기 절연막은 제1 영역과 상기 제1 영역을 둘러싸는 제2 영역을 포함하고,
    상기 제1 영역의 상부면은 만곡되어 있고,
    상기 제2 영역은 제 1 곡면을 포함하고,
    상기 절연막은 상기 절연막의 외측에 위치한 곡률반경의 중심을 갖는 제 2 곡면을 포함하고,
    상기 제 2 곡면은 상기 제 1 영역과 상기 제 2 영역 사이에 위치하고,
    상기 제 1 영역의 두께는 상기 제 1 전극의 단부에서 상기 절연막의 두께 보다 두꺼운 것을 특징으로 하는 발광 장치.
  23. 제 22항에 있어서,
    상기 절연막은 돌출부를 포함하고,
    상기 돌출부는 상기 제 1 영역을 포함하는 것을 특징으로 하는 발광 장치.
  24. 삭제
  25. 삭제
  26. 삭제
  27. 제 22항에 있어서,
    상기 제1 영역의 두께는 상기 제2 영역의 두께보다 두껍고,
    상기 유기 화합물을 포함하는 층은, 상기 제2 영역의 단부를 덮는 것을 특징으로 하는 발광 장치.
  28. 삭제
  29. 절연 표면을 가지는 제 1 기판 위의 제1 전극과,
    상기 제1 전극의 단부를 덮는 절연막과,
    상기 제1 전극 위의 유기 화합물을 포함하는 층과,
    상기 유기 화합물을 포함하는 층 위의 제2 전극을 포함하고,
    상기 절연막은 단층이고,
    상기 절연막은 단면 형상을 갖고,
    상기 단면 형상은 제 1 곡선, 제 2 곡선, 및 상기 제 1 곡선과 상기 제 2 곡선 사이에 개재된 제 3 곡선을 포함하고,
    상기 제 3 곡선은 상기 단면 형상의 외측에 위치한 곡률반경의 중심을 갖고,
    상기 절연막은 돌출부를 포함하고,
    상기 돌출부는 상기 제 1 곡선을 포함하고,
    상기 돌출부의 두께는 상기 제 1 전극의 단부에서 상기 절연막의 두께보다 두꺼운 것을 특징으로 하는 발광 장치.
  30. 삭제
  31. 절연 표면을 가지는 제 1 기판 위의 제1 전극과,
    상기 제1 전극의 단부를 덮는 절연막과,
    상기 제1 전극 위의 유기 화합물을 포함하는 층과,
    상기 유기 화합물을 포함하는 층 위의 제2 전극을 포함하고,
    상기 절연막은 단층이고,
    상기 절연막은 제1 부분과, 제2 부분과, 상기 제1 부분과 상기 제2 부분 사이에 개재된 제3 부분을 포함하고,
    상기 제3 부분의 상부면은 만곡되어 있고,
    상기 제1 부분과 상기 제2 부분은 각각 제 1 곡면을 포함하고,
    상기 절연막은 상기 절연막의 외측에 위치한 곡률반경의 중심에 따라 결정되는 제 2 곡면을 포함하고,
    상기 제 2 곡면은 상기 제 1 부분과 상기 제 3 부분 사이에 제공되고,
    상기 제 3 부분의 두께는 상기 제 1 전극의 단부에서 상기 절연막의 두께보다 두꺼운 것을 특징으로 하는 발광 장치.
  32. 삭제
  33. 삭제
  34. 삭제
  35. 제 31항에 있어서,
    상기 제3 부분의 두께는 상기 제1 부분의 두께보다 두꺼운 것을 특징으로 하는 발광 장치.
  36. 삭제
  37. 제 31항에 있어서,
    상기 절연막은 돌출부를 포함하고,
    상기 돌출부는 상기 제 3 부분을 포함하는 것을 특징으로 하는 발광 장치.
  38. 삭제
  39. 제23항 또는 제 37항에 있어서,
    상기 돌출부는 정점을 포함하는 것을 특징으로 하는 발광 장치.
  40. 제 22항, 제 29항 또는 제 31항 중 어느 한 항에 있어서,
    상기 절연막은 분리벽인 것을 특징으로 하는 발광 장치.
  41. 제 22항, 제 29항 또는 제 31항 중 어느 한 항에 있어서,
    상기 절연막은 감광성 수지막인 것을 특징으로 하는 발광 장치.
  42. 제 22항, 제 29항 또는 제 31항 중 어느 한 항에 있어서,
    상기 절연막의 최상위부는, 상기 유기 화합물을 포함하는 층의 최상위부보다 높은 것을 특징으로 하는 발광 장치.
  43. 삭제
  44. 제22항, 제29항 또는 제31항 중 어느 한 항에 있어서,
    상기 절연막과 동일한 재료로 된 구조물을 더 포함하고,
    상기 제 1 전극, 상기 절연막, 상기 유기화합물을 포함하는 층, 및 상기 제 2 전극은 화소부를 포함하고,
    상기 구조물은 상기 화소부를 둘러싸도록 배치되고,
    상기 구조물의 두께와 상기 분리벽의 두께는 서로 다른 것을 특징으로 하는 발광 장치.
  45. 제44항에 있어서,
    상기 제 1 기판에 대향하는 제 2 기판을 더 포함하고,
    발광소자로부터 방출되는 빛은 상기 제 2 기판을 통과하는 것을 특징으로 하는 발광 장치.
  46. 제45항에 있어서,
    상기 구조물, 상기 제 1 기판 및 상기 제 2 기판에 의해 둘러싸인 영역을 더 포함하고,
    상기 영역은 수지로 충전되는 것을 특징으로 하는 발광 장치.
  47. 제45항에 있어서,
    상기 구조물은 상기 제 1 기판과 상기 제 2 기판 사이에 간격을 유지하는 것을 특징으로 하는 발광 장치.
KR1020060099152A 2005-10-17 2006-10-12 발광장치 및 그 제조 방법 KR101293587B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00302315 2005-10-17
JP2005302315 2005-10-17

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020120032087A Division KR101332292B1 (ko) 2005-10-17 2012-03-29 발광장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20070042076A KR20070042076A (ko) 2007-04-20
KR101293587B1 true KR101293587B1 (ko) 2013-08-13

Family

ID=37947546

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020060099152A KR101293587B1 (ko) 2005-10-17 2006-10-12 발광장치 및 그 제조 방법
KR1020120032087A KR101332292B1 (ko) 2005-10-17 2012-03-29 발광장치 및 그 제조 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020120032087A KR101332292B1 (ko) 2005-10-17 2012-03-29 발광장치 및 그 제조 방법

Country Status (5)

Country Link
US (9) US8441185B2 (ko)
JP (11) JP2011233545A (ko)
KR (2) KR101293587B1 (ko)
CN (3) CN105185817B (ko)
TW (2) TWI517378B (ko)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7753751B2 (en) 2004-09-29 2010-07-13 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating the display device
TWI517378B (zh) * 2005-10-17 2016-01-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101448903B1 (ko) 2007-10-23 2014-10-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제작방법
US7824939B2 (en) * 2007-10-23 2010-11-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device comprising separated and electrically connected source wiring layers
JP5380037B2 (ja) * 2007-10-23 2014-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5427390B2 (ja) * 2007-10-23 2014-02-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5137798B2 (ja) * 2007-12-03 2013-02-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2009072451A1 (en) * 2007-12-03 2009-06-11 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor and manufacturing method of display device
US8101442B2 (en) * 2008-03-05 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing EL display device
JP5430248B2 (ja) * 2008-06-24 2014-02-26 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
JP5491833B2 (ja) * 2008-12-05 2014-05-14 株式会社半導体エネルギー研究所 半導体装置
TWI607670B (zh) 2009-01-08 2017-12-01 半導體能源研究所股份有限公司 發光裝置及電子裝置
KR20120051727A (ko) 2009-07-31 2012-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
KR102369012B1 (ko) 2009-09-16 2022-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 이의 제조 방법
WO2011155502A1 (en) * 2010-06-11 2011-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101845480B1 (ko) * 2010-06-25 2018-04-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR20120026970A (ko) 2010-09-10 2012-03-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 발광 장치
US20130199445A1 (en) 2010-10-19 2013-08-08 Sharp Kabushiki Kaisha Vapor deposition device, vapor deposition method, and method for producing organic electroluminescence display device
KR102105287B1 (ko) 2012-08-01 2020-04-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP6076683B2 (ja) 2012-10-17 2017-02-08 株式会社半導体エネルギー研究所 発光装置
JP6204012B2 (ja) * 2012-10-17 2017-09-27 株式会社半導体エネルギー研究所 発光装置
KR102000642B1 (ko) * 2012-12-12 2019-07-17 엘지디스플레이 주식회사 고 휘도 유기발광 다이오드 표시장치
JP6155020B2 (ja) 2012-12-21 2017-06-28 株式会社半導体エネルギー研究所 発光装置及びその製造方法
JP6216125B2 (ja) 2013-02-12 2017-10-18 株式会社半導体エネルギー研究所 発光装置
JP6104649B2 (ja) 2013-03-08 2017-03-29 株式会社半導体エネルギー研究所 発光装置
KR102187047B1 (ko) 2013-07-10 2020-12-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 구동 회로, 및 표시 장치
KR102142481B1 (ko) * 2013-12-30 2020-08-07 엘지디스플레이 주식회사 유기전계 발광소자
CN103887261B (zh) * 2014-03-03 2016-08-31 京东方科技集团股份有限公司 一种柔性显示器及其制备方法
TWI790965B (zh) 2014-05-30 2023-01-21 日商半導體能源研究所股份有限公司 觸控面板
KR102360783B1 (ko) * 2014-09-16 2022-02-10 삼성디스플레이 주식회사 디스플레이 장치
KR102284756B1 (ko) 2014-09-23 2021-08-03 삼성디스플레이 주식회사 디스플레이 장치
WO2016088394A1 (ja) 2014-12-04 2016-06-09 株式会社Ｊｏｌｅｄ 表示装置および電子機器
KR102337889B1 (ko) * 2015-02-16 2021-12-10 삼성디스플레이 주식회사 표시 장치
KR102364863B1 (ko) * 2015-03-10 2022-02-18 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN104867963A (zh) * 2015-05-08 2015-08-26 京东方科技集团股份有限公司 有机发光显示基板及其制作方法、有机发光显示装置
JP6685675B2 (ja) * 2015-09-07 2020-04-22 株式会社Ｊｏｌｅｄ 有機ｅｌ素子、それを用いた有機ｅｌ表示パネル、及び有機ｅｌ表示パネルの製造方法
US10304813B2 (en) * 2015-11-05 2019-05-28 Innolux Corporation Display device having a plurality of bank structures
KR102505879B1 (ko) * 2016-03-24 2023-03-06 삼성디스플레이 주식회사 디스플레이 장치
KR102651136B1 (ko) * 2016-04-12 2024-03-25 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102568252B1 (ko) 2016-07-21 2023-08-22 삼성디스플레이 주식회사 발광 장치 및 그의 제조방법
US9837682B1 (en) * 2016-08-29 2017-12-05 Microsoft Technology Licensing, Llc Variable layer thickness in curved battery cell
US10801101B2 (en) * 2017-08-17 2020-10-13 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Vapor evaporation source
WO2019064543A1 (ja) * 2017-09-29 2019-04-04 シャープ株式会社 表示デバイス、表示デバイスの製造方法および露光装置
JP6983080B2 (ja) * 2018-01-19 2021-12-17 株式会社ジャパンディスプレイ 表示装置及び表示装置の製造方法
KR102615115B1 (ko) 2018-05-11 2023-12-19 삼성디스플레이 주식회사 디스플레이 장치
KR102607270B1 (ko) * 2018-07-17 2023-11-28 삼성디스플레이 주식회사 표시 장치
US20220052128A1 (en) * 2018-09-10 2022-02-17 Sharp Kabushiki Kaisha Display device
CN109243305B (zh) * 2018-09-17 2021-10-12 京东方科技集团股份有限公司 显示面板、显示装置和显示面板的制造方法
JP7236844B2 (ja) * 2018-11-12 2023-03-10 株式会社ジャパンディスプレイ 表示装置、及びその製造方法
CN110610972B (zh) * 2019-09-19 2022-06-03 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置
CN111666923B (zh) * 2020-07-02 2023-06-02 武汉华星光电半导体显示技术有限公司 显示面板以及电子设备
CN112018264B (zh) * 2020-09-01 2023-04-28 合肥鑫晟光电科技有限公司 一种发光基板及其制备方法
CN112767832B (zh) * 2020-12-22 2023-01-10 武汉天马微电子有限公司 一种显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004127933A (ja) * 2002-09-11 2004-04-22 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法

Family Cites Families (106)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4555622A (en) * 1982-11-30 1985-11-26 At&T Bell Laboratories Photodetector having semi-insulating material and a contoured, substantially periodic surface
JPS6043857A (ja) * 1983-08-20 1985-03-08 Mitsubishi Electric Corp 固体撮像装置とその製造方法
JPS6472557A (en) * 1987-09-11 1989-03-17 Seiko Instr & Electronics Image sensor
US6037712A (en) * 1996-06-10 2000-03-14 Tdk Corporation Organic electroluminescence display device and producing method thereof
JP3361029B2 (ja) * 1997-03-19 2003-01-07 株式会社東芝 表示装置
US6465268B2 (en) * 1997-05-22 2002-10-15 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing an electro-optical device
JP3520396B2 (ja) * 1997-07-02 2004-04-19 セイコーエプソン株式会社 アクティブマトリクス基板と表示装置
JP3580092B2 (ja) * 1997-08-21 2004-10-20 セイコーエプソン株式会社 アクティブマトリクス型表示装置
US6592933B2 (en) * 1997-10-15 2003-07-15 Toray Industries, Inc. Process for manufacturing organic electroluminescent device
CN100530760C (zh) * 1998-03-17 2009-08-19 精工爱普生株式会社 薄膜构图的衬底及其表面处理
JPH11339958A (ja) 1998-05-22 1999-12-10 Casio Comput Co Ltd 電界発光素子の製造方法
KR100697413B1 (ko) * 1998-07-30 2007-03-19 마츠시타 덴끼 산교 가부시키가이샤 액정 표시 장치, 영상 디스플레이 장치, 정보 처리 장치, 및 그 제조 방법
JP4364957B2 (ja) 1998-10-22 2009-11-18 北陸電気工業株式会社 蒸着マスク
JP4186289B2 (ja) 1998-12-24 2008-11-26 凸版印刷株式会社 有機エレクトロルミネッセンス表示素子用基板の製造方法および有機エレクトロルミネッセンス表示素子の製造方法
US6469439B2 (en) * 1999-06-15 2002-10-22 Toray Industries, Inc. Process for producing an organic electroluminescent device
US6952020B1 (en) * 1999-07-06 2005-10-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TW459275B (en) * 1999-07-06 2001-10-11 Semiconductor Energy Lab Semiconductor device and method of fabricating the same
JP2001093666A (ja) * 1999-09-22 2001-04-06 Sharp Corp 有機ｌｅｄディスプレイおよびその製造方法
JP3809758B2 (ja) 1999-10-28 2006-08-16 ソニー株式会社 表示装置及び表示装置の製造方法
EP1096568A3 (en) 1999-10-28 2007-10-24 Sony Corporation Display apparatus and method for fabricating the same
JP4776769B2 (ja) * 1999-11-09 2011-09-21 株式会社半導体エネルギー研究所 発光装置の作製方法
JP2001148291A (ja) * 1999-11-19 2001-05-29 Sony Corp 表示装置及びその製造方法
TW473800B (en) * 1999-12-28 2002-01-21 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP4132528B2 (ja) * 2000-01-14 2008-08-13 シャープ株式会社 液晶表示装置の製造方法
US6559594B2 (en) * 2000-02-03 2003-05-06 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
JP4637391B2 (ja) 2000-03-27 2011-02-23 株式会社半導体エネルギー研究所 発光装置の作製方法
TW484238B (en) * 2000-03-27 2002-04-21 Semiconductor Energy Lab Light emitting device and a method of manufacturing the same
US20010030511A1 (en) * 2000-04-18 2001-10-18 Shunpei Yamazaki Display device
JP2002025781A (ja) * 2000-07-07 2002-01-25 Nec Corp 有機ｅｌ素子およびその製造方法
JP2002164181A (ja) * 2000-09-18 2002-06-07 Semiconductor Energy Lab Co Ltd 表示装置及びその作製方法
US6739931B2 (en) * 2000-09-18 2004-05-25 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating the display device
TW522752B (en) * 2000-10-20 2003-03-01 Toshiba Corp Self-luminous display panel and method of manufacturing the same
JP5046452B2 (ja) * 2000-10-26 2012-10-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3695308B2 (ja) * 2000-10-27 2005-09-14 日本電気株式会社 アクティブマトリクス有機ｅｌ表示装置及びその製造方法
JP2002141512A (ja) * 2000-11-06 2002-05-17 Advanced Display Inc 薄膜のパターニング方法およびそれを用いたｔｆｔアレイ基板およびその製造方法
JP2002151252A (ja) 2000-11-16 2002-05-24 Stanley Electric Co Ltd 有機ｅｌ表示装置
JP2002208484A (ja) * 2001-01-12 2002-07-26 Tohoku Pioneer Corp 有機ｅｌディスプレイ及びその製造方法
US6720198B2 (en) * 2001-02-19 2004-04-13 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
JP4101529B2 (ja) * 2001-02-22 2008-06-18 株式会社半導体エネルギー研究所 表示装置及びその作製方法
US6992439B2 (en) * 2001-02-22 2006-01-31 Semiconductor Energy Laboratory Co., Ltd. Display device with sealing structure for protecting organic light emitting element
JP2002289347A (ja) * 2001-03-27 2002-10-04 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置、その製造方法、被着マスク及びその製造方法
JP3608613B2 (ja) 2001-03-28 2005-01-12 株式会社日立製作所 表示装置
JP4801278B2 (ja) 2001-04-23 2011-10-26 株式会社半導体エネルギー研究所 発光装置及びその作製方法
JP2003059671A (ja) 2001-08-20 2003-02-28 Sony Corp 表示素子及びその製造方法
KR100626282B1 (ko) * 2001-09-28 2006-09-22 엘지전자 주식회사 유기전계발광소자의 마스크장치 및 이를 이용한 화소패터닝방법
JP2003123969A (ja) 2001-10-17 2003-04-25 Matsushita Electric Ind Co Ltd 蒸着用マスクおよび有機エレクトロルミネッセンスディスプレイの製造方法
TW594947B (en) 2001-10-30 2004-06-21 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US6852997B2 (en) * 2001-10-30 2005-02-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US7483001B2 (en) 2001-11-21 2009-01-27 Seiko Epson Corporation Active matrix substrate, electro-optical device, and electronic device
JP3705264B2 (ja) 2001-12-18 2005-10-12 セイコーエプソン株式会社 表示装置及び電子機器
JP4101511B2 (ja) * 2001-12-27 2008-06-18 株式会社半導体エネルギー研究所 発光装置及びその作製方法
US6815723B2 (en) * 2001-12-28 2004-11-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, method of manufacturing the same, and manufacturing apparatus therefor
KR100834344B1 (ko) * 2001-12-29 2008-06-02 엘지디스플레이 주식회사 능동행렬 유기전기발광소자 및 그의 제조 방법
KR100488953B1 (ko) * 2001-12-31 2005-05-11 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 지주 스페이서 형성방법
SG143063A1 (en) * 2002-01-24 2008-06-27 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
JP2003243171A (ja) 2002-02-18 2003-08-29 Matsushita Electric Ind Co Ltd 有機エレクトロルミネッセンスディスプレイパネルおよびその製造方法
JP3481232B2 (ja) * 2002-03-05 2003-12-22 三洋電機株式会社 有機エレクトロルミネッセンスパネルの製造方法
JP2003280600A (ja) 2002-03-20 2003-10-02 Hitachi Ltd 表示装置およびその駆動方法
JP3989761B2 (ja) 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7309269B2 (en) 2002-04-15 2007-12-18 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating light-emitting device and apparatus for manufacturing light-emitting device
JP2003317971A (ja) * 2002-04-26 2003-11-07 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
TWI272556B (en) * 2002-05-13 2007-02-01 Semiconductor Energy Lab Display device
TWI263339B (en) 2002-05-15 2006-10-01 Semiconductor Energy Lab Light emitting device and method for manufacturing the same
US7230271B2 (en) * 2002-06-11 2007-06-12 Semiconductor Energy Laboratory Co., Ltd. Light emitting device comprising film having hygroscopic property and transparency and manufacturing method thereof
TWI245155B (en) * 2002-06-13 2005-12-11 Tfpd Corp Circuit array substrate for display device and method of manufacturing the same
JP4094347B2 (ja) 2002-06-13 2008-06-04 株式会社ルネサステクノロジ データ転送装置
JP2004031262A (ja) 2002-06-28 2004-01-29 Matsushita Electric Ind Co Ltd 有機エレクトロルミネッセンスパネル
SG130013A1 (en) 2002-07-25 2007-03-20 Semiconductor Energy Lab Method of fabricating light emitting device
JP2004071558A (ja) * 2002-07-25 2004-03-04 Semiconductor Energy Lab Co Ltd 発光装置の作製方法
GB2391686B (en) 2002-07-31 2006-03-22 Dainippon Printing Co Ltd Electroluminescent display and process for producing the same
JP4170700B2 (ja) * 2002-07-31 2008-10-22 大日本印刷株式会社 エレクトロルミネッセンス表示装置および製造方法
JP2004083650A (ja) 2002-08-23 2004-03-18 Konica Minolta Holdings Inc 有機半導体材料及びそれを用いる薄膜トランジスタ素子
JP2004140799A (ja) * 2002-09-27 2004-05-13 Fuji Photo Film Co Ltd 撮像装置制御方法および装置並びにプログラム
AU2003260959A1 (en) * 2002-09-11 2004-04-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting apparatus and fabrication method of the same
US7094684B2 (en) * 2002-09-20 2006-08-22 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US20040086639A1 (en) 2002-09-24 2004-05-06 Grantham Daniel Harrison Patterned thin-film deposition using collimating heated mask asembly
JP2004165067A (ja) * 2002-11-14 2004-06-10 Sanyo Electric Co Ltd 有機電界発光パネル
AU2003284470A1 (en) 2002-12-10 2004-06-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and its fabricating method
JP2004192935A (ja) 2002-12-11 2004-07-08 Hitachi Displays Ltd 有機ｅｌ表示装置
JP4373086B2 (ja) 2002-12-27 2009-11-25 株式会社半導体エネルギー研究所 発光装置
JP4282985B2 (ja) * 2002-12-27 2009-06-24 株式会社半導体エネルギー研究所 表示装置の作製方法
EP1615473A4 (en) * 2003-04-15 2009-11-25 Fujifilm Corp EL ORGANIC DISPLAY
JP4222880B2 (ja) * 2003-06-02 2009-02-12 三菱電機株式会社 有機電界発光表示装置およびその製造方法
JP4630535B2 (ja) * 2003-11-14 2011-02-09 株式会社 日立ディスプレイズ 表示装置の製造方法
JP4188807B2 (ja) * 2003-11-20 2008-12-03 三菱電機株式会社 表示装置および表示装置の製造方法
KR100611159B1 (ko) 2003-11-29 2006-08-09 삼성에스디아이 주식회사 유기전계 발광표시장치
JP2005208603A (ja) 2003-12-26 2005-08-04 Semiconductor Energy Lab Co Ltd 発光装置
US7495257B2 (en) 2003-12-26 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US7792489B2 (en) * 2003-12-26 2010-09-07 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, electronic appliance, and method for manufacturing light emitting device
JP3994998B2 (ja) * 2004-03-03 2007-10-24 セイコーエプソン株式会社 発光装置、発光装置の製造方法及び電子機器
US7619258B2 (en) * 2004-03-16 2009-11-17 Semiconductor Energy Laboratory Co., Ltd. Display device
JP4628004B2 (ja) * 2004-03-26 2011-02-09 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP2005322564A (ja) * 2004-05-11 2005-11-17 Sony Corp 表示装置の製造方法および表示装置
CN1293419C (zh) 2004-07-07 2007-01-03 友达光电股份有限公司 具有间隙壁支撑结构的平面显示器
DE102004034991A1 (de) * 2004-07-16 2006-02-02 Carl Zeiss Jena Gmbh Zoomoptik für ein Lichtrastermikroskop
US8350466B2 (en) * 2004-09-17 2013-01-08 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US7753751B2 (en) * 2004-09-29 2010-07-13 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating the display device
US8772783B2 (en) * 2004-10-14 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Display device
EP1760776B1 (en) * 2005-08-31 2019-12-25 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for semiconductor device with flexible substrate
KR100745332B1 (ko) 2005-09-28 2007-08-02 삼성에스디아이 주식회사 유기 발광표시장치 및 그 제조방법
TWI517378B (zh) * 2005-10-17 2016-01-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US7693535B2 (en) * 2006-12-22 2010-04-06 Sony Ericsson Mobile Communications Ab Communication systems and methods for providing a group play list for multimedia content records
WO2009128522A1 (en) * 2008-04-18 2009-10-22 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and method for manufacturing the same
KR101635625B1 (ko) * 2008-04-18 2016-07-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터 및 그 제작 방법
TWI607670B (zh) * 2009-01-08 2017-12-01 半導體能源研究所股份有限公司 發光裝置及電子裝置
KR101155907B1 (ko) * 2009-06-04 2012-06-20 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004127933A (ja) * 2002-09-11 2004-04-22 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法

Also Published As

Publication number Publication date
TW200733375A (en) 2007-09-01
US20130248920A1 (en) 2013-09-26
TWI460851B (zh) 2014-11-11
JP2019207881A (ja) 2019-12-05
KR20120052205A (ko) 2012-05-23
CN1953198B (zh) 2012-05-16
JP2012138382A (ja) 2012-07-19
CN1953198A (zh) 2007-04-25
US9536932B2 (en) 2017-01-03
JP2016012566A (ja) 2016-01-21
TWI517378B (zh) 2016-01-11
CN105185817B (zh) 2018-08-17
CN102593380A (zh) 2012-07-18
JP2011233545A (ja) 2011-11-17
JP2013179097A (ja) 2013-09-09
JP2018139224A (ja) 2018-09-06
US8441185B2 (en) 2013-05-14
JP2014220246A (ja) 2014-11-20
US20220059809A1 (en) 2022-02-24
KR20070042076A (ko) 2007-04-20
US20180183016A1 (en) 2018-06-28
US9224792B2 (en) 2015-12-29
US9893325B2 (en) 2018-02-13
US20070085475A1 (en) 2007-04-19
US20160126299A1 (en) 2016-05-05
CN102593380B (zh) 2015-11-25
TW201423983A (zh) 2014-06-16
US20150069367A1 (en) 2015-03-12
US11171315B2 (en) 2021-11-09
US20190165334A1 (en) 2019-05-30
KR101332292B1 (ko) 2013-11-25
US20240016044A1 (en) 2024-01-11
US8847483B2 (en) 2014-09-30
US20170110692A1 (en) 2017-04-20
JP2013214529A (ja) 2013-10-17
JP2022017346A (ja) 2022-01-25
CN105185817A (zh) 2015-12-23
JP2020031064A (ja) 2020-02-27
US10199612B2 (en) 2019-02-05
JP6436950B2 (ja) 2018-12-12
JP2017004971A (ja) 2017-01-05
US11770965B2 (en) 2023-09-26

Similar Documents

Publication Publication Date Title
KR101293587B1 (ko) 발광장치 및 그 제조 방법
KR101266023B1 (ko) 표시 장치, 및 표시 장치의 제조 방법
JP2007141821A (ja) 半導体装置およびその作製方法
KR101228859B1 (ko) 디스플레이 디바이스 및 이의 제조 방법
JP5089027B2 (ja) 半導体装置
JP5072202B2 (ja) 表示装置の作製方法

Legal Events

Date Code Title Description
A201 Request for examination
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160628

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180628

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190627

Year of fee payment: 7