KR101283767B1 - Non-volatile resistance memory device - Google Patents

Non-volatile resistance memory device Download PDF

Info

Publication number
KR101283767B1
KR101283767B1 KR1020110120208A KR20110120208A KR101283767B1 KR 101283767 B1 KR101283767 B1 KR 101283767B1 KR 1020110120208 A KR1020110120208 A KR 1020110120208A KR 20110120208 A KR20110120208 A KR 20110120208A KR 101283767 B1 KR101283767 B1 KR 101283767B1
Authority
KR
South Korea
Prior art keywords
thin film
electrode
semiconductor thin
oxide semiconductor
resistance change
Prior art date
Application number
KR1020110120208A
Other languages
Korean (ko)
Other versions
KR20130054675A (en
Inventor
손대호
김대환
강진규
성시준
황대규
Original Assignee
재단법인대구경북과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인대구경북과학기술원 filed Critical 재단법인대구경북과학기술원
Priority to KR1020110120208A priority Critical patent/KR101283767B1/en
Publication of KR20130054675A publication Critical patent/KR20130054675A/en
Application granted granted Critical
Publication of KR101283767B1 publication Critical patent/KR101283767B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L45/00Solid state devices adapted for rectifying, amplifying, oscillating or switching without a potential-jump barrier or surface barrier, e.g. dielectric triodes; Ovshinsky-effect devices; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof
    • H01L45/04Bistable or multistable switching devices, e.g. for resistance switching non-volatile memory
    • H01L45/06Bistable or multistable switching devices, e.g. for resistance switching non-volatile memory based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L45/00Solid state devices adapted for rectifying, amplifying, oscillating or switching without a potential-jump barrier or surface barrier, e.g. dielectric triodes; Ovshinsky-effect devices; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof
    • H01L45/04Bistable or multistable switching devices, e.g. for resistance switching non-volatile memory
    • H01L45/08Bistable or multistable switching devices, e.g. for resistance switching non-volatile memory based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H01L45/085Bistable or multistable switching devices, e.g. for resistance switching non-volatile memory based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L45/00Solid state devices adapted for rectifying, amplifying, oscillating or switching without a potential-jump barrier or surface barrier, e.g. dielectric triodes; Ovshinsky-effect devices; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof
    • H01L45/04Bistable or multistable switching devices, e.g. for resistance switching non-volatile memory
    • H01L45/14Selection of switching materials
    • H01L45/145Oxides or nitrides
    • H01L45/146Binary metal oxides, e.g. TaOx

Abstract

비휘발성 저항 변화 메모리 소자가 개시된다. 본 발명의 일 실시예에 따른 비휘발성 저항 변화 메모리 소자는 기판 상에 형성된 하부 전극, 하부 전극 상에 형성되고 탄탈늄(Ta), 하프늄(Hf), 지르코늄(Zr), 티타늄(Ti), 바나듐(V) 및 이트륨(Y) 중 적어도 1종의 금속 물질을 포함하는 사원계의 산화물 반도체 박막; 및 반도체 박막 상에 형성된 상부 전극을 포함한다.A nonvolatile resistance change memory device is disclosed. A nonvolatile resistance change memory device according to an exemplary embodiment of the present invention may include a lower electrode formed on a substrate, a lower electrode formed on a lower electrode, and tantalum (Ta), hafnium (Hf), zirconium (Zr), titanium (Ti), and vanadium. A quaternary oxide semiconductor thin film containing at least one metal material of (V) and yttrium (Y); And an upper electrode formed on the semiconductor thin film.

Description

비휘발성 저항 변화 메모리 소자 {NON-VOLATILE RESISTANCE MEMORY DEVICE}Nonvolatile Resistance Change Memory Device {NON-VOLATILE RESISTANCE MEMORY DEVICE}

본 발명의 실시예들은 비휘발성 저항 변화 메모리 소자에 관한 것이다.
Embodiments of the present invention relate to a nonvolatile resistance change memory device.

비휘발성 메모리 소자는 플로팅 게이트의 폴리실리콘이나 실리콘 질화막층에 전자나 정공을 저장하거나 제거하여 문턱 전압 차이를 통해 0과 1로 판독한다. The nonvolatile memory device stores or removes electrons or holes in the polysilicon or silicon nitride layer of the floating gate and reads them as 0 and 1 through the difference in threshold voltage.

메모리 소자의 소형화가 지속됨에 따라 소자의 소스 및 드레인 영역 사이의 간격이 작아지고 단채널 및 플로팅 게이트 커플링(floating-gate coupling) 효과가 나타난다. 이를 막기 위해 스케일링 룰(scaling rule)에 따라 터널링 산화막의 두께가 더욱 얇아져야 한다. 또한 메모리 소자의 소형화로 인하여 보다 안정적인 메모리 윈도우를 확보하기 위해서는 플로팅 게이트의 두께 증가가 필요한데, 이를 위하여 메모리 소자의 단가를 줄이고 공정을 개선하는데 많은 어려움이 따르고 있다. As miniaturization of memory devices continues, the gap between the source and drain regions of the device becomes smaller and short-channel and floating-gate coupling effects occur. In order to prevent this, the thickness of the tunneling oxide film must be thinner according to a scaling rule. In addition, in order to secure a more stable memory window due to the miniaturization of the memory device, it is necessary to increase the thickness of the floating gate. To this end, there are many difficulties in reducing the cost of the memory device and improving the process.

이런 어려움을 제거하기 위하여 이러한 움직임 속에 PRAM(Phase change Random Access Memory), FeRAM (Ferroelectric Random Access Memory), NFGM(Nano Floating Gate Memory), PoRAM (Polymer Random Access Memory), ReRAM 등 그 메커니즘이 현재의 플로팅 게이트 메모리와는 개념이 다른 차세대 메모리 소자들이 개발되고 있다. To overcome this difficulty, the current floating mechanisms such as Phase Change Random Access Memory (PRAM), Ferroelectric Random Access Memory (FeRAM), Nano Floating Gate Memory (NFGM), Polymer Random Access Memory (PoRAM), and ReRAM are used. Next-generation memory devices having a different concept from gate memories are being developed.

이들 메모리 중 NFGM은 현재의 플로팅 게이트 메모리와 거의 흡사하여 기존의 공정을 통해 기술 개발을 할 수 있다는 장점을 가지고 있으나 실리콘 나노점 보다는 금속 나노점을 이용하여 쓰기 및 지우기 시간(Write and Erase Time)과 저장시간(Retention Time)을 향상시키는데 기존의 실리콘 기반의 공정 시설에 문제점을 가지고 있다. 또한, 실리콘이나 금속 나노점의 크기가 5nm 정도로 균일하고 일정한 간격과 밀도를 형성하는 공정 기술이 아직까지는 해결해야할 과제로 남아 있는 현실이다. 또한 MRAM 및 FeRAM 등은 재료의 안정성 및 재현성에 문제가 있으며 복잡한 공정에 한계가 있는 현실이다. Among these memories, NFGM has the advantage of being able to develop technology through existing processes, which is almost similar to the current floating gate memory, but it uses write and erase time and There is a problem with existing silicon-based process facilities to improve retention time. In addition, the process technology for forming uniform gaps and densities with uniform size of silicon or metal nanodots of about 5 nm remains a problem to be solved. In addition, MRAM and FeRAM have a problem in the stability and reproducibility of the material, and there is a limit in the complex process.

한편, 저항 메모리(Resistive RAM; ReRaM)는 전극에 인가된 전압으로 인하여 산화막의 저항이 큰 전도가 되지 않는 상태(OFF state)에서 저항이 작은 전도가 가능한 상태(ON state)로 변경되는 메모리 특성을 보여주는 소자이다. On the other hand, resistive RAM (ReRaM) has a memory characteristic in which the resistance of the oxide film is changed from the OFF state to the state where the resistance is small due to the voltage applied to the electrode. Showing device.

이 소자의 구조는 MOM(Metal Oxide Metal) 구조로 비교적 간단하기 때문에 생산단가가 낮다는 장점과, 고집적성의 동작 메모리(Dynamic RAM; DRAM)와 같이 2-5V의 낮은 전압에서 고속 동작하기 때문에 쓰기 및 지우기 시간에 대한 열화성이 없어 안정성 면에서 우수한 특성을 보여주고 있는 차세대 메모리 소자이다. The device's structure is relatively simple with MOM (Metal Oxide Metal) structure, so it has low production cost and high speed operation at low voltage of 2-5V such as high density Dynamic RAM (DRAM). And a next-generation memory device exhibiting excellent characteristics in terms of stability since there is no deterioration with respect to erasure time.

저항 메모리의 스위칭 원리는 유니 폴라(uni-polar) 저항 스위칭 및 바이폴라(bi-polar) 저항 스위칭의 두 가지 타입이 있다. 일반적으로 PCMO(PrCaMnO)와 같은 페로브스카이트 계열의 물질이 바이폴라 저항 특성 현상을 보여주고 있으며, 이원계 물질이 유니폴라 저항 스위칭 특성을 보여주고 있다. 그러나, 전압-전류 측정시 전류의 컴플라이언스(compliance)를 설정하거나, 절연체의 물질에 금속을 도핑하는 것에 의해 이들 두 가지 타입의 저항 스위칭 원리가 바뀔 수 있다. There are two types of resistive memory switching principles: uni-polar resistance switching and bi-polar resistance switching. In general, perovskite-based materials such as PCMO (PrCaMnO) show bipolar resistance, and binary materials show unipolar resistance switching. However, these two types of resistance switching principles can be changed by setting the compliance of the current in the voltage-current measurement, or by doping metal into the material of the insulator.

많은 연구 그룹에 의해서 이 두 가지의 저항 스위칭 연구가 활발히 진행되고 있으나, 저항 스위칭의 메커니즘은 아직까지 명확하게 설명되지 못하고 있는 현실이다. 대표적인 두 가지 저항 스위칭의 메커니즘은 활성화 영역의 박막 내부의 구조적 변화에 의해 형성된 저항으로 인하여 발생된 필라멘트에 의한 전류 필라멘트(Current filaments) 모델과, 전극으로 사용되는 금속과 활성화 영역의 반도체 계면 사이의 쇼트키 장벽(Schottky barrier)을 통한 전하(charge)의 트랩/디트랩(trap/de-trap)의한 밴드(band)가 생겨나고, 전극과 박막의 계면에서 밴드가 구부려짐으로써 생기는 모델 등이 제안되어 있다. Many research groups are actively researching these two types of resistance switching, but the mechanism of resistance switching has not been clearly explained yet. Two representative mechanisms of resistive switching are the current filament model due to the filament generated by the resistance formed by the structural change inside the thin film of the active region, and the short between the metal used as the electrode and the semiconductor interface of the active region. A band is created by trap / de-trap of charge through the Schottky barrier, and a model is generated by bending the band at the interface between the electrode and the thin film. have.

여러 물질 중 이원계 산화물 계열인 아연 산화물(ZnO)은 디스플레이, 태양전지, 메모리, 광학-전자 등 다양한 분야에서 활용하며, 실리콘 기반의 산업기반의 기술 일변도를 변화 시키고 있다. 하지만, 아연 산화물 그 자체로써 소자로 활용은 공정에서의 재현성으로 인하여 많은 어려움이 있으며, 아연 산화물에 여러 가지 물질을 도핑하거나 아연 산화물과 같은 비율을 갖는 물질을 첨가함으로써 공정상의 재현성뿐만 아니라 소자의 동작 성능 향상을 이루고 있다.Among other materials, zinc oxide (ZnO), which is a binary oxide series, is used in various fields such as display, solar cell, memory, and opto-electronic, and is changing the technology-based technology variation based on silicon. However, the use of zinc oxide as an element itself has many difficulties due to the reproducibility in the process, and the operation of the device as well as the reproducibility in the process by doping various materials or adding a material having the same ratio as zinc oxide. It is improving performance.

아연 산화물 계열을 이용한 비휘발성 메모리 분야에서는 그 자체를 활용하여 메모리소자를 만든다거나 알루미늄(Al)을 도핑한 아연 산화물을 활용하여 ReRAM 분야에 활용하고 있다. 하지만 아연 산화물은 공정상 어려움을 가지고 있어 우수한 재현성을 확보하기 어렵기 때문에 보다 안정적인 물질이 요구되고 있으며, 특성이 좋은 비휘발성 메모리를 구현하기 위해서는 저 저항값과 고 저항값의 비가 커야하고, 작은 동작 전압이 요구된다. 또한, 모든 비휘발성의 메모리 특성인 데이터 보유 시간(retention time)과 쓰고 지우기의 반복함에도 불구하고 일정하게 유지할 수 있는 특성(endurance)이 좋아야 한다.
In the field of non-volatile memory using zinc oxide series, memory devices are used by themselves, or zinc oxide doped with aluminum (Al) is used in the ReRAM field. However, zinc oxide has difficulty in securing excellent reproducibility because of difficulty in process, and more stable materials are required. In order to realize good non-volatile memory, the ratio of low resistance value and high resistance value must be large, and small operation is required. Voltage is required. In addition, the endurance must be good despite all nonvolatile memory characteristics such as data retention time and repeated write and erase.

본 발명은 상술한 문제점을 해결하기 위한 것으로, 본 발명의 목적은 사원계의 산화물 반도체 박막을 형성하고 산화물 반도체 박막을 구성하는 물질 원소를 조절함으로써, 안정적인 박막 특성 및 히스테리 저항 변화 특성을 갖는 비휘발성 저항 변화 메모리 소자를 제공하기 위한 것이다.
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and an object of the present invention is to form a quaternary oxide semiconductor thin film and to control a material element constituting the oxide semiconductor thin film, thereby having a stable thin film property and a change in hysteresis resistance. It is to provide a resistance change memory device.

이상과 같은 목적을 달성하기 위한 본 발명의 일 실시예에 따른 비휘발성 저항 변화 메모리 소자는, 기판 상에 형성된 하부 전극, 상기 하부 전극 상에 형성되고, 탄탈늄(Ta), 하프늄(Hf), 지르코늄(Zr), 티타늄(Ti), 바나듐(V) 및 이트륨(Y) 중 적어도 1종의 금속 물질을 포함하는 사원계의 산화물 반도체 박막 및 상기 반도체 박막 상에 형성된 상부 전극을 포함한다.
A nonvolatile resistance change memory device according to an embodiment of the present invention for achieving the above object, a lower electrode formed on a substrate, formed on the lower electrode, tantalum (Ta), hafnium (Hf), A quaternary oxide semiconductor thin film including at least one metal material of zirconium (Zr), titanium (Ti), vanadium (V), and yttrium (Y), and an upper electrode formed on the semiconductor thin film.

본 발명의 실시예들에 따른 비휘발성 저항 변화 메모리 소자는 사원계의 산화물 반도체를 이용함으로써, 안정적인 박막 특성 및 히스테리 저항 변화 특성을 가짐으로써, 안정적인 소자 구동을 구현할 수 있다.
The nonvolatile resistance change memory device according to the embodiments of the present invention may have stable thin film characteristics and hysteresis resistance change characteristics by using a quaternary oxide semiconductor, thereby achieving stable device driving.

도 1은 본 발명의 일 실시예에 따른 비휘발성 저항 변화 메모리 소자의 구조를 나타내는 도면이다.
도 2 내지 도 5는 본 발명의 일 실시예에 따른 TaInSnO의 산화물 반도체 박막 상에서 복수의 영역에 대한 XPS 결과이다.
도 6은 본 발명의 일 실시예에 따른 비휘발성 저항 변화 메모리 소자의 전류-전압 특성이며, 히스테리시스(hysteresis) 곡선을 나타내는 그래프이다.
1 is a diagram illustrating a structure of a nonvolatile resistance change memory device according to an exemplary embodiment of the present invention.
2 to 5 are XPS results of a plurality of regions on an oxide semiconductor thin film of TaInSnO according to an embodiment of the present invention.
FIG. 6 is a graph showing current-voltage characteristics and hysteresis curves of a nonvolatile resistance change memory device according to an exemplary embodiment of the present invention.

이하 첨부된 도면을 참조하여 본 발명의 실시 예들을 상세히 설명한다. 본 발명을 설명함에 있어서, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 또한, 본 명세서에서 사용되는 용어(terminology)들은 본 발명의 바람직한 실시 예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다. 각 도면에 제시된 동일한 참조 부호는 동일한 구성을 나타낸다.
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the following description of the present invention, detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear. Also, terminologies used herein are terms used to properly represent preferred embodiments of the present invention, which may vary depending on the user, intent of the operator, or custom in the field to which the present invention belongs. Therefore, the definitions of these terms should be based on the contents throughout this specification. Like reference numerals in the drawings denote like elements.

도 1은 본 발명의 일 실시예에 따른 비휘발성 저항 변화 메모리 소자의 구조를 나타내는 도면이다. 도 1을 참조하면, 비휘발성 저항 변화 메모리 소자(100)는 기판(110), 하부 전극(120), 산화물 반도체 박막(130) 및 상부 전극(130)을 포함한다. 1 is a diagram illustrating a structure of a nonvolatile resistance change memory device according to an exemplary embodiment of the present invention. Referring to FIG. 1, the nonvolatile resistance change memory device 100 includes a substrate 110, a lower electrode 120, an oxide semiconductor thin film 130, and an upper electrode 130.

기판(110)은 유리 기판이나, 통상 반도체 공정에 사용되는 기판, 저온 공정이 가능하도록 유연한 스틸레인리스 스틸(stainless steel) 또는 투명한 기판인 PEN(Polyethylene 2,6-dicarboxyl naphthalate), PET(Polyethylene Terephthalate) 기판 중 어느 하나일 수 있다. The substrate 110 may be a glass substrate, a substrate commonly used in a semiconductor process, a flexible stainless steel or transparent substrate such as polyethylene 2,6-dicarboxyl naphthalate (PEN), or polyethylene terephthalate (PET), which enables a low temperature process. ) May be any one of the substrates.

하부 전극(120)은 기판(110) 상에 형성되고, 금속 물질 또는 금속 산화물로 이루어질 수 있다. 구체적으로, 하부 전극(120)은 백금(Pt), 이리듐(Ir), 금(Au) 및 은(Ag) 중에서 선택된 1종의 금속 물질이거나, 아연 산화물(ZnO), 알루미늄 아연 산화물(AlZnO) 및 인듐 주석 산화물(ITO) 중에서 선택된 1종의 금속 산화물로 이루어질 수 있다.The lower electrode 120 is formed on the substrate 110 and may be made of a metal material or a metal oxide. Specifically, the lower electrode 120 is one metal material selected from platinum (Pt), iridium (Ir), gold (Au), and silver (Ag), or zinc oxide (ZnO), aluminum zinc oxide (AlZnO), and the like. It may be made of one metal oxide selected from indium tin oxide (ITO).

산화물 반도체 박막(130)은 활성층으로써 하부 전극(120) 상에 형성되고, 탄탈늄(Ta), 하프늄(Hf), 지르코늄(Zr), 티타늄(Ti), 바나듐(V) 및 이트륨(Y) 중 적어도 하나의 금속 물질을 포함하는 사원계 산화물 반도체로 이루어질 수 있다. 특히, 산화물 반도체 박막(130)은 TaInSnO의 사원계 산화물 반도체로 이루어질 수 있다. The oxide semiconductor thin film 130 is formed on the lower electrode 120 as an active layer and is formed of tantalum (Ta), hafnium (Hf), zirconium (Zr), titanium (Ti), vanadium (V), and yttrium (Y). It may be made of a quaternary oxide semiconductor including at least one metal material. In particular, the oxide semiconductor thin film 130 may be formed of a quaternary oxide semiconductor of TaInSnO.

산화물 반도체 박막(130)이 TaInSnO로 이루어진 경우, 산화물 반도체 박막(130)에서 인듐, 주석 및 산소의 함유량의 합에 대한 탄탈늄 함유량의 비(Ta/(In+Sn+O))가 5% 내지 25%이고, 인듐, 주석 및 산소의 함유량의 합에 대한 인듐 함유량의 비(In/(In+Sn+O))가 20% 내지 30%이며, 인듐, 주석 및 탄탈늄의 함유량의 합에 대한 주석 함유량의 비(Sn/(In+Sn+Ta))가 1% 내지 5%일 수 있다. When the oxide semiconductor thin film 130 is made of TaInSnO, the ratio (Ta / (In + Sn + O)) of tantalum content to the sum of the indium, tin, and oxygen contents in the oxide semiconductor thin film 130 is 5% to 25%, and the ratio of the indium content (In / (In + Sn + O)) to the sum of the indium, tin, and oxygen contents is 20% to 30%, and the sum of the indium, tin, and tantalum contents The ratio (Sn / (In + Sn + Ta)) of the tin content may be 1% to 5%.

또한, 산화물 반도체 박막(130)은 자체의 전기적 전도성을 높이기 위한 첨가 금속 물질을 포함할 수 있다. 즉, 사원계 산화물 반도체에 알루미늄(Al) 또는 티타늄(Ti) 등의 첨가 금속 물질이 더 포함될 수 있다. In addition, the oxide semiconductor thin film 130 may include an additive metal material to increase its electrical conductivity. That is, an additive metal material such as aluminum (Al) or titanium (Ti) may be further included in the quaternary oxide semiconductor.

상부 전극(140)은 산화물 반도체 박막(130) 상에 형성되고, 금속 물질 또는 금속 산화물로 이루어질 수 있다. 상부 전극(140)은 하부 전극(120)을 구성하는 금속 물질 또는 금속 산화물과 동일한 물질로 이루어질 수 있다. The upper electrode 140 is formed on the oxide semiconductor thin film 130 and may be made of a metal material or a metal oxide. The upper electrode 140 may be made of the same material as the metal material or the metal oxide constituting the lower electrode 120.

도 1에 도시된 비휘발성 저항 변화 메모리 소자(100)는 기판(110) 상에 하부 전극(120), 산화물 반도체 박막(130) 및 상부 전극(140)을 차례로 형성하여 제조될 수 있다. The nonvolatile resistance change memory device 100 illustrated in FIG. 1 may be manufactured by sequentially forming a lower electrode 120, an oxide semiconductor thin film 130, and an upper electrode 140 on a substrate 110.

구체적으로, 열 증발 장비를 이용한 이베퍼레이터(evaporator) 방식이나, 스퍼터(sputter) 방식으로 기판(110) 상에 전극 물질을 증착하여 하부 전극(120)을 형성한다. Specifically, the lower electrode 120 is formed by depositing an electrode material on the substrate 110 using an evaporator method or a sputter method using thermal evaporation equipment.

이후, 하부 전극(120) 상에 InSnO 타겟 및 Ta을 함유한 타겟(예를 들어, Ta2O5)을 동시 스퍼터링(co-sputtering)하여 사원계 산화물 반도체로 이루어진 산화물 반도체 박막(130)을 형성한다. 동시 스퍼터링시, 상온에서 아르곤(Ar) 가스와 산소(O2) 가스가 혼합된 분위기에서, InSnO 타겟에 DC power를 인가하고 Ta 타겟에 RF power를 인가한다. 이때, 아르곤 가스와 산소 가스는 비율이 조절될 수 있으며, 산소 가스/(아르곤 가스+산소 가스)의 비율이 10% 정도가 되는 것이 바람직하다. 또한, 동시 스퍼터링시, 진공 압력은 5mTorr 내지 10mTorr 범위가 될 수 있다. Subsequently, an InSnO target and a Ta-containing target (for example, Ta 2 O 5 ) are co-sputtered on the lower electrode 120 to form an oxide semiconductor thin film 130 made of quaternary oxide semiconductor. do. In simultaneous sputtering, DC power is applied to the InSnO target and RF power is applied to the Ta target in an atmosphere in which argon (Ar) gas and oxygen (O 2 ) gas are mixed at room temperature. At this time, the ratio of the argon gas and the oxygen gas can be adjusted, the ratio of oxygen gas / (argon gas + oxygen gas) is preferably about 10%. In addition, during simultaneous sputtering, the vacuum pressure may range from 5 mTorr to 10 mTorr.

상부 전극(140)은 하부 전극(120)과 동일한 물질로 제조될 수 있으며, 하부 전극(120)과 동일한 물질로 이루어질 수 있다. 특히, 상부 전극(140)이 일함수가 비교적 높은 금(Au)으로 이루어지는 경우, 산화물 반도체 박막(130)의 표면과 상부 전극(140)은 쇼트키 장벽을 형성할 수 있다. 또한, 산화물 반도체 박막(130)과 상부 전극(140) 계면에 존재하는 산소 결핍에 의해 전자가 트랩(trap)되거나, 디트랩(detrap)되어 쇼트키 장벽이 조절됨으로써, 높은 저항 및 낮은 저항 특성을 보이게 되어 비휘발성 저항 변화 메모리 소자가 정상적으로 작동할 수 있다. The upper electrode 140 may be made of the same material as the lower electrode 120 and may be made of the same material as the lower electrode 120. In particular, when the upper electrode 140 is made of gold (Au) having a relatively high work function, the surface of the oxide semiconductor thin film 130 and the upper electrode 140 may form a Schottky barrier. In addition, electrons are trapped or detrapted by oxygen deprivation at the interface between the oxide semiconductor thin film 130 and the upper electrode 140 to control the Schottky barrier, thereby providing high resistance and low resistance characteristics. Visible, the nonvolatile resistive change memory device can operate normally.

상부 전극(140)은 하부 전극(120)과 마찬가지로 열 증발 장비를 이용한 이베퍼레이터(evaporator) 방식이나, 스퍼터(sputter) 방식으로 형성될 수 있다. 또한, 상부 전극(140)은 섀도우 마스크 방식이나 포토 공정을 통한 식각에 의해 도 1에 도시된 바와 같은 형태로 패터닝 될 수 있다. Like the lower electrode 120, the upper electrode 140 may be formed in an evaporator method or a sputter method using thermal evaporation equipment. In addition, the upper electrode 140 may be patterned as shown in FIG. 1 by etching through a shadow mask method or a photo process.

한편, 도면을 통해 도시하고 있지 않으나, 도 1에 도시된 비휘발성 저항 변화 메모리 소자(100)는 메모리 셀을 제어하는 박막 트랜지스터를 포함할 수 있다. 박막 트랜지스터는 각 메모리 셀 당 도 1에 도시된 메모리 소자(100)와 그 메모리 소자(100)에 직렬로 연결되어 있는 MOSFET 구조의 박막 트랜지스터가 될 수 있다. 이 박막 트랜지스터는 활성화 영역을 포함할 수 있으며, 이 활성화 영역은 상기의 산화물 반도체 박막(130)과 동일한 물질로 이루어질 수 있다.
Although not illustrated through the drawings, the nonvolatile resistance-variable memory device 100 illustrated in FIG. 1 may include a thin film transistor that controls a memory cell. The thin film transistor may be a thin film transistor having a MOSFET structure connected to the memory device 100 shown in FIG. 1 and the memory device 100 in series for each memory cell. The thin film transistor may include an activation region, and the activation region may be formed of the same material as the oxide semiconductor thin film 130.

도 2 내지 도 5는 본 발명의 일 실시예에 따른 TaInSnO의 산화물 반도체 박막 상에서 복수의 원자 영역에 대한 XPS 결과이다. 2 to 5 are XPS results of a plurality of atomic regions on an oxide semiconductor thin film of TaInSnO according to an embodiment of the present invention.

TaInSnO의 산화물 반도체 박막은 Cerac사의 InSnO 타겟(In2O3:SnO=9:1wt%)을 370A/0.24A로 유지하여 DC 스퍼터링하고, 일본고순도화학의 Ta2O5 타겟을 150W 내지 250W 범위 내에서 변경하여 RF 스퍼터링한 동시 스퍼터링 방법에 의해 증착되었다. 증착시, 상온에서 아르곤 가스 및 산소 가스가 혼합된 가스를 주입하였으며, 이때 4/1 비율 의 아르곤 가스/산소 가스와, 5mTorr의 진공 압력을 이용하였다. 아르곤 가스와 산소 가스의 비율 및 공정 압력은 비휘발성 저항 변화 메모리 소자의 형성시에 적용되는 것으로, 비휘발성 저항 변화 메모리 소자의 구동 소자인 박막 트랜지스터의 활성화 영역의 형성 조건은 다르게 적용될 수 있다.TaInSnO oxide semiconductor thin film is DC sputtered by maintaining Cerac's InSnO target (In 2 O 3 : SnO = 9: 1wt%) at 370A / 0.24A, and the Ta 2 O 5 target of Japan High Purity Chemistry is in the range of 150W to 250W. Deposited by RF sputtering simultaneous sputtering method. At the time of deposition, a mixture of argon gas and oxygen gas was injected at room temperature, and at this time, an argon gas / oxygen gas with a ratio of 4/1 and a vacuum pressure of 5 mTorr were used. The ratio of argon gas and oxygen gas and the process pressure are applied at the time of forming the nonvolatile resistance change memory device, and the conditions for forming the activation region of the thin film transistor, which is a driving element of the nonvolatile resistance change memory device, may be differently applied.

또한, 산화물 반도체 박막은 20㎚ 내지 1000㎚의 두께를 가질 수 있으며, 바람직하게는, 50㎚ 내지 150㎚의 두께를 가질 수 있다. 만약, 산화물 반도체 박막의 두께가 20㎚보다 작거나, 1000㎚보다 크면, 산화물 반도체 박막에서 히스테리한 저항 특성을 얻을 수 없을 수 있으며, 저항 특성이 히스테리하게 나타나더라도 불안정하여 비휘발성 저항 변화 메모리 소자로써 구동이 어려울 수 있다.In addition, the oxide semiconductor thin film may have a thickness of 20 nm to 1000 nm, preferably, a thickness of 50 nm to 150 nm. If the thickness of the oxide semiconductor thin film is less than 20 nm or larger than 1000 nm, the hysteretic resistance characteristic may not be obtained in the oxide semiconductor thin film. It can be difficult to drive.

도 2 내지 도 5는 앞서 설명한 바와 같이, Ta2O5 타겟을 150W 내지 250W 범위 내에서 각기 다른 RF power를 이용하여 스퍼터링한 산화물 반도체 박막들을, 각 원소 영역 별로 XPS 분석한 결과이다. 2 to 5 are XPS analysis results of oxide semiconductor thin films sputtered using different RF power within a Ta 2 O 5 target within a range of 150W to 250W.

도 2는 TaInSnO의 산화물 반도체 박막에서의 Ta 원소의 4f 영역에 대한 XPS 결과이고, 도 3은 TaInSnO의 산화물 반도체 박막에서의 In 원소의 3d 영역에 대한 XPS 결과이며, 도 4는 TaInSnO의 산화물 반도체 박막에서의 Sn 원소의 3d 영역에 대한 XPS 결과이고, 마지막으로, 도 5는 TaInSnO의 산화물 반도체 박막에서의 O 원소의 1s 영역에 대한 XPS 결과이다.FIG. 2 shows XPS results for the 4f region of the Ta element in the TaInSnO oxide semiconductor thin film, FIG. 3 shows XPS results for the 3d region of the In element in the TaInSnO oxide semiconductor thin film, and FIG. 4 shows an oxide semiconductor thin film of TaInSnO. XPS results for the 3d region of the Sn element in, and finally, Figure 5 is XPS results for the 1s region of the O element in the oxide semiconductor thin film of TaInSnO.

도 2 내지 도 5를 참조하면, XPS 결과를 통해 RF power가 150W일 때, 우수한 산화물 반도체 박막을 확보할 수 있음을 알 수 있다. 또한, ICP(Inductively Coupled Plasma)-AES(Auger Electron Spectroscopy) 분석을 통한 산화물 반도체 박막에 대한 각 원소에 대한 조성은 아래 표 1과 같다. 2 to 5, it can be seen from the XPS result that an excellent oxide semiconductor thin film can be obtained when the RF power is 150W. In addition, the composition of each element of the oxide semiconductor thin film by ICP (Inductively Coupled Plasma) -AES (Auger Electron Spectroscopy) analysis is shown in Table 1 below.

RF powerRF power Ta 원소
(4f 영역)
Ta element
(4f area)
In 원소
(3d 영역)
In element
(3d area)
Sn 원소
(3d 영역)
Sn element
(3d area)
O 원소
(1s 영역)
O element
(1s area)
150W150 W 6.446.44 28.9128.91 3.083.08 61.5661.56 200W200W 10.0310.03 25.8625.86 2.232.23 61.8861.88 250W250 W 13.2413.24 25.0925.09 2.822.82 58.8658.86

표 1을 참조하면, Ta2O5 타겟의 스퍼터링을 위한 RF power를 증가시킬수록 산화물 반도체 박막에서 Ta 원소의 함유량이 증가되는 것을 알 수 있다. 따라서, RF power를 조절하여 Ta 원소의 함유량을 조절할 수 있으며, 특히, 메모리 소자의 저항 변화를 조절하기 위하여 인듐, 주석 및 산소의 함유량의 합에 대한 탄탈늄 함유량의 비(Ta/(In+Sn+O))를 5% 내지 25%로 조절할 수 있다.
Referring to Table 1, it can be seen that as the RF power for the sputtering of the Ta 2 O 5 target increases, the content of Ta element in the oxide semiconductor thin film increases. Therefore, the content of Ta element can be controlled by adjusting RF power, and in particular, the ratio of the tantalum content to the sum of the indium, tin and oxygen content (Ta / (In + Sn) in order to control the resistance change of the memory device. + O)) can be adjusted from 5% to 25%.

이하, 저항 메모리소자의 전압-전류 특성과 히스테리시스 곡선을 참조하여 본 발명의 일 실시예에 대해 설명한다. Hereinafter, an embodiment of the present invention will be described with reference to voltage-current characteristics and hysteresis curves of the resistive memory device.

도 6은 본 발명의 일 실시예에 따른 비휘발성 저항 변화 메모리 소자의 전류-전압 특성이며, 히스테리시스(hysteresis) 곡선을 나타내는 그래프이다. FIG. 6 is a graph showing current-voltage characteristics and hysteresis curves of a nonvolatile resistance change memory device according to an exemplary embodiment of the present invention.

종래 아연 산화물(ZnO) 기반의 산화물 반도체 박막의 경우, 대부분의 저항 스위칭 메모리는 NDR(negative differential resistance) 특성을 보였으나, 도 1에 도시된 실시예와 같이 사원계 산화물 반도체인 TaInSnO 산화물 반도체 박막(130)을 이용할 경우, PCMO(PrCaMnO)와 같은 물질에서 나타나는 히스테리스시 형 저항 스위칭 특성으로 동작하는 것을 확인하였다. 이와 같은 전기적 저항 특성은 반대 극성의 전압을 인가하여 저항이 높은 상태나 낮은 상태를 보일 수 있다. 즉, 전기장 펄스를 인가하여 비휘발성 저항 특성을 얻음으로써 메모리 특성을 얻을 수 있다. In the case of a conventional zinc oxide (ZnO) based oxide semiconductor thin film, most of the resistance switching memory has a negative differential resistance (NDR) characteristics, but as shown in Figure 1 TaInSnO oxide semiconductor thin film as a quaternary oxide semiconductor ( 130), it was confirmed that it operates with hysteresis-type resistance switching characteristics appearing in materials such as PCMO (PrCaMnO). Such electrical resistance characteristics may show a high state or a low state by applying a voltage of opposite polarity. That is, the memory characteristic can be obtained by applying the electric field pulse to obtain the nonvolatile resistance characteristic.

전류-전압 특성의 측정에 이용된 비휘발성 저항 변화 메모리 소자는 150W 내지 250W의 Rf power의 조건에서 형성된 산화물 반도체 박막을 포함한다. The nonvolatile resistance change memory device used for the measurement of the current-voltage characteristic includes an oxide semiconductor thin film formed under the condition of Rf power of 150W to 250W.

전류-전압 특성 측정 시, 비휘발성 저항 변화 메모리 소자에 -2V에서 +2V, 다시 반대 방향인 +2V에서 -2V 방향으로 전압을 인가하고 측정 단계는 0.01V로 하여 전류를 측정하였으며, 그에 따라 도 6에 도시된 그래프를 얻었다. When measuring the current-voltage characteristic, a voltage was applied to the nonvolatile resistance change memory device from -2V to + 2V and again from + 2V to -2V and the measurement step was 0.01V. The graph shown in 6 was obtained.

도 6을 참조하면, 150W의 RF power를 이용한 비휘발성 저항 변화 메모리 소자는 우수한 히스테리 저항 변화를 나타낸다. 200W 및 250W 각각의 RP power를 이용한 비휘발성 저항 변화 메모리 소자는 150W의 RF power와 비교해 볼 때, 큰 저항 히스테리를 나타내지 않는다. Referring to FIG. 6, the nonvolatile resistance change memory device using 150 W of RF power exhibits excellent hysteresis resistance change. The nonvolatile resistance change memory device using RP power of 200W and 250W, respectively, does not show a large resistance hysteresis when compared to 150W RF power.

150W의 RF power에 관련된 곡선을 참고하면, 음의 전압을 시작점으로 하여 (+) 방향으로 전압을 인가하면서 전류를 측정하여 얻은 저항과, 양의 전압을 시작점으로 하여 (-) 방향으로 전압을 인가하면서 전류를 측정하여 얻은 저항의 비가 크게 나타났다. 이 같이 비휘발성 저항 변화 메모리 소자는 양의 전압 및 음의 전압을 이용하여 저항 변화를 구현함으로써, 저항 스위칭 변화 메모리 특성을 갖게 된다. 다시 말해, 저항이 높은 고 저항 상태가 "0"에 해당하는 데이터 값이 되고, 저항이 낮은 저 저항 상태가 "1"에 해당하는 데이터 값이 되어 메모리 특성을 가질 수 있다. 이때, 각 저항 상태에 따른 데이터 값은 서로 반대될 수 있다.Referring to the curve related to the RF power of 150W, the resistance obtained by measuring the current while applying the voltage in the (+) direction with the negative voltage as the starting point, and the voltage in the (-) direction with the positive voltage as the starting point. The resistance ratio obtained by measuring the current was large. As described above, the nonvolatile resistance change memory device implements resistance change by using a positive voltage and a negative voltage, thereby having a resistance switching change memory characteristic. In other words, a high resistance state with a high resistance becomes a data value corresponding to "0", and a low resistance state with a low resistance becomes a data value corresponding to "1" to have memory characteristics. In this case, data values according to the resistance states may be opposite to each other.

기존의 아연 산화물 계열이나, 금속이 도핑된 ZnO 계열의 NDR 저항 특성은, 저항이 큰 상태에서 작은 상태로 변하는 현상을 대부분 보였는데, 이는 셋 전압(set Voltage)을 인가하면 저항이 낮은 상태로 변하고, 리셋 전류(reset current) 이상을 인가하면 저항이 높은 상태로 변하게 되는 특성을 가지고 있다. NDR 특성은 셋과 리셋 전류의 반복에 따라 일정한 저항 변화를 얻기 어려울 뿐만 아니라, 그 재현성에서 어렵다. 반면, 사원계의 산화물 반도체 박막은 공정상 좀 더 안정적인 박막 특성을 얻기 쉬울 뿐만 아니라 히스테리 저항 변화 특성을 보여 좀 더 안정적인 동작을 할 수 있다는 장점을 가지고 있다. NDR resistance of ZnO-based or metal-doped ZnO-based metals has been shown to change from a large state to a small state. When the set voltage is applied, the resistance changes to a low state. In this case, the resistance is changed to a high state when more than reset current is applied. The NDR characteristic is not only difficult to obtain a constant resistance change with the repetition of the set and reset currents, but also difficult in reproducibility. On the other hand, the quaternary oxide semiconductor thin film has a merit that it is not only easy to obtain more stable thin film characteristics in the process, but also shows more stable hysteresis resistance, thereby enabling more stable operation.

이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
As described above, although the present invention has been described with reference to the limited embodiments and the drawings, the present invention is not limited to the above embodiments, and those skilled in the art to which the present invention pertains various modifications and variations from such descriptions. This is possible. Therefore, the scope of the present invention should not be limited to the described embodiments, but should be determined not only by the claims below but also by the equivalents of the claims.

100: 비휘발성 저항 변화 메모리 소자
110: 기판
120: 하부 전극
130: 산화물 반도체 박막
140: 상부 전극
100: nonvolatile resistance change memory device
110: substrate
120: lower electrode
130: oxide semiconductor thin film
140: upper electrode

Claims (7)

기판 상에 형성된 하부 전극;
상기 하부 전극 상에 형성되고, TaInSnO로 이루어진 사원계의 산화물 반도체 박막; 및
상기 반도체 박막 상에 형성된 상부 전극
을 포함하고,
상기 산화물 반도체 박막은,
금속 함유량은 원자 개수 조성 비율 (At %)은 Ta/(In+Sn)= 0.2~ 0.5, In/(Ta+Sn) = 1.5 ~ 3.0 및 Sn/(Ta+In) = 0.07 ~ 0.09 내이며, Ta 비율을 조절하여 전기적 특성을 변화시키는 비휘발성 저항 변화 메모리 소자.
A lower electrode formed on the substrate;
A quaternary oxide semiconductor thin film formed on the lower electrode and made of TaInSnO; And
An upper electrode formed on the semiconductor thin film
/ RTI >
The oxide semiconductor thin film,
The metal content is the atomic number composition ratio (At%) is within Ta / (In + Sn) = 0.2 to 0.5, In / (Ta + Sn) = 1.5 to 3.0 and Sn / (Ta + In) = 0.07 to 0.09, Non-volatile resistance change memory device that changes the electrical characteristics by adjusting the Ta ratio.
제1항에 있어서,
상기 산화물 반도체 박막은,
전기 전도성을 위한 첨가 금속 물질을 더 포함하는 비휘발성 저항 변화 메모리 소자.
The method of claim 1,
The oxide semiconductor thin film,
A nonvolatile resistance change memory device further comprising an additive metal material for electrical conductivity.
제2항에 있어서,
상기 첨가 금속 물질은,
알루미늄(Al) 또는 티타늄(Ti)인 비휘발성 저항 변화 메모리 소자.
The method of claim 2,
The additive metal material,
Non-volatile resistance change memory device of aluminum (Al) or titanium (Ti).
삭제delete 삭제delete 제1항에 있어서,
상기 하부 전극 및 상기 상부 전극은,
백금(Pt), 이리듐(Ir), 금(Au) 및 은(Ag) 중에서 선택된 1종의 금속 물질이거나, 아연 산화물(ZnO), 알루미늄 아연 산화물(AlZnO) 및 인듐 주석 산화물(ITO) 중에서 선택된 1종의 금속 산화물인 비휘발성 저항 변화 메모리 소자.
The method of claim 1,
The lower electrode and the upper electrode,
1 metal material selected from platinum (Pt), iridium (Ir), gold (Au) and silver (Ag), or 1 selected from zinc oxide (ZnO), aluminum zinc oxide (AlZnO), and indium tin oxide (ITO). A nonvolatile resistance change memory device that is a species of metal oxide.
제1항에 있어서,
상기 비휘발성 저항 변화 메모리 소자는 메모리 셀을 제어하는 박막 트랜지스터를 포함하며,
상기 박막 트랜지스터의 활성화 영역은 상기 산화물 반도체 박막과 동일한 물질로 이루어지는 비휘발성 저항 변화 메모리 소자.
The method of claim 1,
The nonvolatile resistance change memory device includes a thin film transistor that controls a memory cell,
The active region of the thin film transistor is a nonvolatile resistance change memory device made of the same material as the oxide semiconductor thin film.
KR1020110120208A 2011-11-17 2011-11-17 Non-volatile resistance memory device KR101283767B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110120208A KR101283767B1 (en) 2011-11-17 2011-11-17 Non-volatile resistance memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110120208A KR101283767B1 (en) 2011-11-17 2011-11-17 Non-volatile resistance memory device

Publications (2)

Publication Number Publication Date
KR20130054675A KR20130054675A (en) 2013-05-27
KR101283767B1 true KR101283767B1 (en) 2013-07-08

Family

ID=48663422

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110120208A KR101283767B1 (en) 2011-11-17 2011-11-17 Non-volatile resistance memory device

Country Status (1)

Country Link
KR (1) KR101283767B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008098413A (en) 2006-10-12 2008-04-24 Seiko Epson Corp Variable resistance element
KR20110094538A (en) * 2010-02-17 2011-08-24 주식회사 하이닉스반도체 Semiconductor and method of manufacturing the same
KR101069124B1 (en) * 2010-11-05 2011-10-05 재단법인대구경북과학기술원 Non-volatile resistance memory device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008098413A (en) 2006-10-12 2008-04-24 Seiko Epson Corp Variable resistance element
KR20110094538A (en) * 2010-02-17 2011-08-24 주식회사 하이닉스반도체 Semiconductor and method of manufacturing the same
KR101069124B1 (en) * 2010-11-05 2011-10-05 재단법인대구경북과학기술원 Non-volatile resistance memory device

Also Published As

Publication number Publication date
KR20130054675A (en) 2013-05-27

Similar Documents

Publication Publication Date Title
Wu et al. Capping CsPbBr3 with ZnO to improve performance and stability of perovskite memristors
Lee et al. Low power and high speed bipolar switching with a thin reactive Ti buffer layer in robust HfO2 based RRAM
KR100790882B1 (en) Non-volatile memory device comprising variable resistance material
US10985318B2 (en) Memristor device and a method of fabrication thereof
Ye et al. Enhanced resistive switching performance for bilayer HfO2/TiO2 resistive random access memory
Zou et al. Uniform resistive switching properties of fully transparent TiO2-based memory devices
KR101423930B1 (en) Resistance change memory device having threshold switching and memory switching characters, fabrication method for the same, and resistance change memory device array having the same
KR20080064353A (en) Resistive random access memory and manufacturing method for the same
JP2008010836A (en) Variable resistance random access memory element equipped with n+ interface layer
Boratto et al. Memristive behavior of the SnO2/TiO2 interface deposited by sol–gel
Jang et al. Effect of electrode material on resistive switching memory behavior of solution-processed resistive switches: Realization of robust multi-level cells
Ismail et al. Effects of Gibbs free energy difference and oxygen vacancies distribution in a bilayer ZnO/ZrO2 structure for applications to bipolar resistive switching
Fan et al. Characteristic evolution from rectifier Schottky diode to resistive-switching memory with Al-doped zinc tin oxide film
TW201828516A (en) Conductive-bridging random access memory and method for fabricating the same
Kim et al. Dual functions of V/SiO X/AlO Y/p++ Si device as selector and memory
KR101004736B1 (en) Nonvolatile resistive memory device and manufacturing method of the same
Wang et al. Forming-free bipolar and unipolar resistive switching behaviors with low operating voltage in Ag/Ti/CeO2/Pt devices
Bao Transition metal oxide thin films for nonvolatile resistive random access memory applications
KR101136886B1 (en) Nonvolatile resistance random access memory device
KR101069124B1 (en) Non-volatile resistance memory device
Hu et al. Forming-free resistive switching characteristics in tantalum oxide and manganese oxide based crossbar array structure
KR101283767B1 (en) Non-volatile resistance memory device
KR101176422B1 (en) Nonvolatile resistance random access memory device
KR100647332B1 (en) Resistive random access memory enclosing a oxide with variable resistance states
US20130234103A1 (en) Nanoscale switching device with an amorphous switching material

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160628

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170628

Year of fee payment: 5