KR101273143B1 - Method and device for manufacturing field-effect transistor - Google Patents

Method and device for manufacturing field-effect transistor Download PDF

Info

Publication number
KR101273143B1
KR101273143B1 KR1020137005674A KR20137005674A KR101273143B1 KR 101273143 B1 KR101273143 B1 KR 101273143B1 KR 1020137005674 A KR1020137005674 A KR 1020137005674A KR 20137005674 A KR20137005674 A KR 20137005674A KR 101273143 B1 KR101273143 B1 KR 101273143B1
Authority
KR
South Korea
Prior art keywords
film
forming
active layer
method
layer
Prior art date
Application number
KR1020137005674A
Other languages
Korean (ko)
Other versions
KR20130029454A (en
Inventor
타카오미 쿠라타
준야 키요타
마코토 아라이
야스히코 아카마츠
신 아사리
마사노리 하시모토
시게미츠 사토
마사시 기쿠치
Original Assignee
가부시키가이샤 아루박
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JPJP-P-2008-222233 priority Critical
Priority to JP2008222233 priority
Application filed by 가부시키가이샤 아루박 filed Critical 가부시키가이샤 아루박
Priority to PCT/JP2009/064842 priority patent/WO2010024279A1/en
Publication of KR20130029454A publication Critical patent/KR20130029454A/en
Application granted granted Critical
Publication of KR101273143B1 publication Critical patent/KR101273143B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02551Group 12/16 materials
    • H01L21/02554Oxides
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02565Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02631Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Abstract

대기 분위기에 노출하지 않고 에천트로부터 활성층을 보호할 수 있는 전계 효과형 트랜지스터의 제조 방법 및 그 제조 장치를 제공한다. The method for producing a field-effect transistor capable of protecting the active layer from the etchant without exposing to atmospheric air and to provide a manufacturing apparatus.
본 발명의 일 형태와 관련되는 전계 효과형 트랜지스터의 제조 방법은, 기재(10) 상에, In-Ga-Zn-O계 조성을 가지는 활성층(15)(IGZO막(15F))을 스패터링법에 의해 형성하는 공정과, 활성층 상에, 상기 활성층에 대한 에천트로부터 활성층을 보호하는 스토퍼층(16)(스토퍼층 형성막(16F))을 스패터링법에 의해 형성하는 공정과, 상기 스토퍼층을 마스크로서 활성층을 에칭하는 공정을 포함한다. Method for producing a field-effect transistor according to the aspect of the present invention, in the substrate (10), In-Ga-Zn-O-based composition spattering method the active layer (15) (IGZO film (15F)) having in the step of the active layer is formed by the steps of: forming a stopper layer 16 (stopper layer formed film (16F)) to protect the active layer to and from the etchant in the active layer by a spattering method, and the stopper layer and a step of etching the active layer as a mask. 스토퍼층을 스패터링법으로 성막 함으로써, 활성층의 성막 후, 활성층을 대기에 노출하지 않고 스토퍼층을 형성하는 것이 가능해진다. By forming the stopper layer by spattering method, it is possible to form a stopper layer without exposure to the film formation of the active layer, the active layer air. 이에 의해, 활성층의 표면으로의 대기 중의 수분이나 불순물의 부착에 기인하는 막질의 열화를 방지할 수 있다. This makes it possible to prevent deterioration of the film quality due to adhesion of moisture or impurities from the atmosphere to the surface of the active layer.

Description

전계 효과형 트랜지스터의 제조 방법 및 제조 장치{METHOD AND DEVICE FOR MANUFACTURING FIELD-EFFECT TRANSISTOR} The method for producing a field effect transistor and a manufacturing apparatus {METHOD AND DEVICE FOR MANUFACTURING FIELD-EFFECT TRANSISTOR}

본 발명은, InGaZnO계 반도체 산화물로 형성된 활성층을 구비하는 전계 효과형 트랜지스터의 제조 방법 및 제조 장치에 관한 것이다. The present invention relates to a InGaZnO-based method of producing a field effect transistor having an active layer formed of an oxide semiconductor and a manufacturing apparatus.

근래, 액티브 매트릭스형의 액정 디스플레이가 광범위하게 이용되고 있다. In recent years, it has been used a liquid crystal display of an active matrix type extensively. 액티브 매트릭스형 액정 디스플레이는, 화소 마다 스위칭 소자로서 전계 효과형의 박막 트랜지스터(TFT)를 구비하고 있다. An active matrix type liquid crystal display is provided with a thin film transistor (TFT) of a field effect as a switching element for each pixel.

박막 트랜지스터로는, 활성층이 폴리 실리콘으로 구성된 폴리 실리콘형 박막 트랜지스터, 활성층이 아몰퍼스 실리콘으로 구성된 아몰퍼스 실리콘형 박막 트랜지스터가 알려져 있다. TFTs with, and the active layers have been composed of polysilicon with a polysilicon thin-film transistor, the active layer is an amorphous silicon thin-film transistor consists of amorphous silicon.

아몰퍼스 실리콘형 박막 트랜지스터는, 폴리 실리콘형 박막 트랜지스터에 비해, 활성층의 제작이 용이하기 때문에, 비교적 대면적의 기판으로 균일하게 성막할 수 있다라는 이점이 있다. The amorphous silicon thin-film transistors, since the easy production of the active layer, compared with the polysilicon thin-film transistor, there is an advantage that it can be uniformly formed by a substrate of relatively large area.

한편, 아몰퍼스 실리콘보다 캐리어(전자, 홀)의 고이동도를 실현할 수 있는 활성층 재료로서, 투명 아몰퍼스 산화물 박막의 개발이 진행되고 있다. On the other hand, as active material that can realize a high mobility of carriers (electrons, holes) than the amorphous silicon, the development of a transparent amorphous oxide thin film is in progress. 예컨대, 특허 문헌 1에는, 호모로가스 화합물 InMO 3 (ZnO) m (M=In, Fe, Ga 또는 Al, m=1 이상 50 미만의 정수)를 활성층으로서 이용하는 전계 효과형 트랜지스터가 기재되어 있다. For example, Patent Document 1, there is a homopolymer with a gas compound InMO 3 (ZnO) m field effect transistors used as a (M = In, Fe, Ga or Al, m = 1, an integer of at least less than 50), the active layer is described. 또한, 특허 문헌 2에는, InGaO 3 (ZnO) 4 조성을 가지는 다결정 소결물체로 구성되는 타겟 재료를 스패터링 하여 In-Ga-Zn-O계의 활성층을 형성하는 전계 효과형 트랜지스터의 제조 방법이 기재되어 있다. Further, Patent Document 2, InGaO 3 (ZnO) 4 composition production method of the field effect transistor to form a target material for sputtering and the active layer of In-Ga-ZnO-based consisting of a polycrystalline sintered body is described having have.

아몰퍼스 실리콘형 박막 트랜지스터는, 아몰퍼스 실리콘으로 구성되는 활성층을 CVD법에 따라 성막하고 있다. The amorphous silicon thin-film transistor, and forming an active layer composed of amorphous silicon in accordance with the CVD method. 한편, In-Ga-Zn-O계의 활성층은, CVD법으로 성막할 수 없기 때문에, 스패터링법에 의해 성막할 필요가 있다. On the other hand, the active layer of the system In-Ga-Zn-O is, it is because it can be formed by a CVD method, to be formed by the sputtering method. 또한, In-Ga-Zn-O계의 박막은, 산 및 알칼리에 대해서 용성(溶性)이다. In addition, the thin film of the type In-Ga-Zn-O is a soluble (溶性) with respect to acid and alkali. 이 때문에, 에천트(에칭액)를 이용한 패터닝 공정 시에서는, 에천트로부터 In-Ga-Zn-O 박막을 보호하기 위한 보호층을 형성할 필요가 있다. Therefore, in the patterning process using an etchant (etching solution) to, it is necessary to form a protective layer for protecting the thin film In-Ga-Zn-O from the etchant. 박막의 패턴 에칭 시에서는 종래부터 감광성 수지로 구성되는 레지스터 마스크가 광범위하게 이용되고 있다. In the pattern etching of the thin film it is used as a mask register which is composed of a photosensitive resin conventionally widely.

특허 문헌 1 : 일본특허공개 2004-103957호 공보(단락[0010]) Patent Document 1: Japanese Unexamined Patent Application Publication No. 2004-103957 (paragraph [0010]) 특허 문헌 2 : 일본특허공개 2006-165527호 공보(단락[0103]~[0119]) Patent Document 2: Japanese Unexamined Patent Application Publication 2006-165527 discloses (paragraph [0103] - [0119])

하지만, 레지스터 마스크는 통상, 대기 분위기 하에서 형성된다. However, the register mask is formed under normal, atmospheric air. 이 때문에, 상기 보호층을 레지스터 마스크로 구성하는 경우, 활성층의 형성 후에 활성층을 대기 분위기에 노출하게 된다. Therefore, when forming the protective layer as a mask register, the active layer is exposed to atmospheric air after the formation of the active layer. 이 때문에, 활성층의 표면에 대기 중의 수분이나 불순물이 부착하기 때문에 활성층의 막질이 손상될 우려가 있다. For this reason, the film quality of the active layer may be damaged, because the moisture and impurities in the atmosphere adhere to the surface of the active layer. 또한, 보호층의 형성에 다대한 시간이 필요하게 되어, 생산성 저하의 요인이 될 수 있다. Further, it becomes the time required for the formation of the protective layer, it may be a cause of reduced productivity.

이상과 같은 사정을 고려하여, 본 발명의 목적은, 대기 분위기에 노출하지 않고 에천트로부터 활성층을 보호할 수 있는 전계 효과형 트랜지스터의 제조 방법 및 그 제조 장치를 제공하는 것에 있다. In consideration of the circumstances described above, an object of the present invention is to provide a method for producing a field-effect transistor capable of protecting the active layer from the etchant without exposing to atmospheric air and a manufacturing device.

본 발명의 일 형태와 관련되는 전계 효과형 트랜지스터의 제조 방법은, 기재 상에, In-Ga-Zn-O계 조성을 가지는 활성층을 스패터링법에 의해 형성하는 공정을 포함한다. Method for producing a field-effect transistor according to the aspect of the present invention comprises a step of having an active layer on the base material, In-Ga-Zn-O-based composition formed by a spattering method. 상기 활성층 위에, 상기 활성층에 대한 에천트로부터 상기 활성층을 보호하는 스토퍼층이 스패터링법에 의해 형성된다. On the active layer, a stopper layer for protecting the active layer from the etchant for the active layer is formed by a spattering method. 상기 스토퍼층을 마스크로서 상기 활성층은 에칭된다. The active layer is etched to the stopper layer as a mask.

본 발명의 일 형태와 관련되는 전계 효과형 트랜지스터의 제조 장치는, 기재 상에, 활성층과, 상기 활성층에 대한 에천트로부터 상기 활성층을 보호하는 스토퍼층을 각각 형성하기 위한 전계 효과형 트랜지스터의 제조 장치와 관련된다. Apparatus for manufacturing a field effect transistor according to the aspect of the present invention, the base material phase, the device for manufacturing a field effect transistor for forming a stopper layer for protecting the active layer from the active layer and the etchant for the active layer, respectively, and it relates. 상기 제조 장치는, 제1 성막실과, 제2 성막실을 구비한다. The above-mentioned production apparatus, the first film forming chamber, and a second film formation chamber. 상기 제1 성막실은, 상기 기재 상에 In-Ga-Zn-O계 조성을 가지는 상기 활성층을 성막하기 위한 제1 스패터링 캐소드를 포함한다. The first film formation chamber, a first cathode sputtering for film formation of the active layer having the In-Ga-Zn-O-based composition on said substrate. 상기 제2 성막실은, 상기 기재 상에 실리콘 산화막 또는 실리콘 질화막으로 구성되는 상기 스토퍼층을 성막하기 위한 제2 스패터링 캐소드를 포함한다. The second film formation chamber, a second sputtering cathode for film formation of the stopper layer consisting of a silicon oxide film or a silicon nitride film on the substrate.

도 1은 본 발명의 제1 실시 형태와 관련되는 전계 효과형 트랜지스터의 제조 방법을 설명하는 각 공정의 주요부 단면도이다. 1 is a main part sectional views of steps for explaining a method of manufacturing a field effect transistor according to the first embodiment of the present invention.
도 2는 본 발명의 제1 실시 형태와 관련되는 전계 효과형 트랜지스터의 제조 방법을 설명하는 각 공정의 주요부 단면도이다. 2 is a main part sectional views of steps for explaining a method of manufacturing a field effect transistor according to the first embodiment of the present invention.
도 3은 본 발명의 제1 실시 형태와 관련되는 전계 효과형 트랜지스터의 제조 방법을 설명하는 각 공정의 주요부 단면도이다. 3 is a main part sectional views of steps for explaining a method of manufacturing a field effect transistor according to the first embodiment of the present invention.
도 4는 본 발명의 제1 실시 형태와 관련되는 전계 효과형 트랜지스터의 제조 방법을 설명하는 각 공정의 주요부 단면도이다. 4 is a main part sectional views of steps for explaining a method of manufacturing a field effect transistor according to the first embodiment of the present invention.
도 5는 본 발명의 제1 실시 형태와 관련되는 전계 효과형 트랜지스터의 제조 방법을 설명하는 각 공정의 주요부 단면도이다. 5 is a main part sectional views of steps for explaining a method of manufacturing a field effect transistor according to the first embodiment of the present invention.
도 6은 본 발명의 제1 실시 형태와 관련되는 전계 효과형 트랜지스터의 제조 장치의 개략 구성도이다. Figure 6 is a schematic configuration of a production apparatus of the field effect transistor according to the first embodiment of the present invention.
도 7은 본 발명의 제2 실시 형태와 관련되는 전계 효과형 트랜지스터의 구성을 나타내는 개략 단면도이다. 7 is a schematic cross-sectional view showing the configuration of a field-effect transistor according to the second embodiment of the present invention.
도 8은 본 발명의 제2 실시 형태와 관련되는 전계 효과형 트랜지스터의 제조 장치의 개략 구성도이다. Figure 8 is a schematic configuration of a production apparatus of the field effect transistor according to the second embodiment of the present invention.
도 9는 본 발명의 제3 실시 형태와 관련되는 전계 효과형 트랜지스터의 구성을 나타내는 개략 단면도이다. 9 is a schematic cross-sectional view showing the configuration of a field-effect transistor according to the third embodiment of the present invention.
도 10은 본 발명의 제3 실시 형태와 관련되는 전계 효과형 트랜지스터의 제조 장치의 개략 구성도이다. 10 is a schematic configuration of a production apparatus of the field effect transistor according to the third embodiment of the present invention.
도 11은 본 발명의 제4 실시 형태와 관련되는 전계 효과형 트랜지스터의 제조 장치의 개략 구성도이다. 11 is a schematic configuration of a production apparatus of the field effect transistor according to the fourth embodiment of the present invention.

본 발명의 일실시 형태와 관련되는 전계 효과형 트랜지스터의 제조 방법은, 기재 상에, In-Ga-Zn-O계 조성을 가지는 활성층을 스패터링법에 의해 형성하는 공정을 포함한다. Method for producing a field-effect transistor according to the embodiment of the present invention includes a step of forming an active layer having on a base material, In-Ga-Zn-O-based composition by means of a spattering method. 상기 활성층 상에, 상기 활성층에 대한 에천트로부터 상기 활성층을 보호하는 스토퍼층이 스패터링법에 의해 형성된다. On the active layer, the active layer from the etchant for the stopper layer for protecting the active layer is formed by a spattering method. 상기 스토퍼층을 마스크로서 상기 활성층은 에칭된다. The active layer is etched to the stopper layer as a mask.

상기 전계 효과형 트랜지스터의 제조 방법에서는, 스토퍼층을 스패터링법으로 성막하도록 하고 있다. In the method for producing the field-effect transistor, and forming the stopper layer to a spattering method. 이에 의해, 활성층의 성막 후, 활성층을 대기에 노출하지 않고 스토퍼층을 형성하는 것이 가능해지므로, 활성층의 표면으로의 대기중의 수분이나 불순물의 부착에 기인하는 막질의 열화를 방지할 수 있다. As a result, the film formation of the active layer, so allowing to form the stopper layer without exposure to the atmosphere for the active layer, it is possible to prevent deterioration of the film quality due to the moisture or attachment of impurities from the atmosphere to the surface of the active layer. 또한, 활성층의 성막 후, 스토퍼층을 연속 성막하는 것도 가능해지므로, 스토퍼층의 성막에 필요한 공정 시간을 단축할 수 있어, 생산성의 향상을 도모하는 것이 가능해진다. In addition, because it enables continuous depositing the film formation of the active layer, a stopper layer, it is possible to shorten the processing time required for film formation of the stopper, it is possible to achieve an improvement in productivity.

기재는, 전형적으로는, 유리 기판이다. Such that, typically, a glass substrate. 기재의 크기는 특별히 제한되지 않는다. The size of the substrate is not particularly limited.

상기 활성층은, 산화성 가스(예컨대, O 2 , O 3 , H 2 O 등)와의 반응성 스패터링법에 의해 성막되어도 무방하다. The active layer, the oxidizing gas (e.g., O 2, O 3, H 2 O, etc.) with but may be formed by the reactive sputtering method. In-Ga-Zn-O 박막을 형성하기 위한 스패터링 타겟은, In-Ga-Zn-O의 단일의 타겟을 이용하여도 무방하고, In 2 O 3 타겟, Ga 2 O 3 타겟 및 ZnO 타겟과 같은 복수의 타겟을 이용하여도 무방하다. In-Ga-ZnO sputtering target for forming a thin film, and FIG. Mubang using a single target of In-Ga-ZnO, In 2 O 3 target, Ga 2 O 3 target and a ZnO target and but it may also use a plurality of targets: 산소 분위기중에서의 스패터링 성막은, 도입하는 산소의 분압(유량)을 제어하는 것에 의해, 막중의 산소 농도를 용이하게 제어하는 것이 가능해진다. Sputtering film formation of the oxygen atmosphere is, by controlling the partial pressure (flow rate) of oxygen is introduced, it is possible to easily control the oxygen concentration in the film.

상기 스토퍼층은, 상기 활성층을 형성한 후, 상기 활성층의 성막 챔버 내에서 연속적으로 성막되어도 무방하다. The stopper layer, after forming the active layer, and may be continuous as in the film-forming chamber of the film forming the active layer.

이에 의해, 활성층의 성막 챔버로부터 기재를 반출하지 않고 스토퍼층의 성막이 가능해지므로, 생산성의 향상을 보다 도모할 수 있다. As a result, since, without exporting the substrate from the film forming chamber of the film forming the active layer enables the stopper layer, it is possible to achieve more improvement of the productivity. 이 경우, 상기 성막 챔버에는, 활성층을 성막하기 위한 스패터링 타겟과는 별도로, 스토퍼층을 성막하기 위한 스패터링 타겟이 배치된다. In this case, the film-forming chamber, and a sputtering target for forming the active layer separately, a sputtering target for forming the stopper layer is disposed. 그리고, 성막 공정 마다 각 스패터링 타겟이 분리되어 사용할 수 있다. Then, the sputtering target, each separated into the film-forming step can be used.

상기 스토퍼층을 형성하는 공정은, 상기 활성층 상에, 실리콘 산화막 또는 실리콘 질화막으로 구성되는 제1 절연막을 스패터링법에 의해 형성하는 공정과, 상기 제1 절연막 상에, 금속 산화막으로 구성되는 제2 절연막을 스패터링법에 의해 형성하는 공정을 포함하고 있어도 무방하다. The step of forming the stopper layer, the second is the step of on the active layer, forming a first insulating film consisting of a silicon oxide film or a silicon nitride film by a spattering method and, on the first insulating film, made of a metal oxide an insulation film but may optionally include a step of forming by means of a spattering method.

또는, 상기 스토퍼층을 형성하는 공정은, 상기 활성층 상에, 금속 산화막으로 구성되는 제1 절연막을 스패터링법에 의해 형성하는 공정과, 상기 제1 절연막 상에, 실리콘 산화막 또는 실리콘 질화막으로 구성되는 제2 절연막을 스패터링법에 의해 형성하는 공정을 포함하고 있어도 무방하다. Alternatively, the step of forming the stopper layer, a step of forming on the active layer, by a first insulating film consisting of a metal oxide film on the sputtering method and, on the first insulating film, consisting of a silicon oxide film or a silicon nitride film a second insulating film but may optionally include a step of forming by means of a spattering method.

이와 같이 스토퍼층을 다층막으로 구성 함으로써, 스토퍼층으로서 요구되는 다양한 기능을 확보할 수 있다. With this configuration the stopper layer as a multilayer film, it is possible to secure a wide range of functions required as a stopper layer. 상기의 예에서, 제1 절연막은, 소정의 전기 절연성을 확보하는 기능을 가지고, 제2 절연막은 소정의 베리어 성을 확보하는 기능을 가진다. In the above example, the first insulating film, a function to secure a predetermined electric insulation, a second insulation film has a function of ensuring a predetermined barrier property.

상기 제1 절연막과 상기 제2 절연막과는 동일 챔버 내에서 연속적으로 성막 되어도 무방하다. And the first insulating film and the second insulating film is a film formation but may be continuously in the same chamber.

제1 및 제2 절연막을 연속적으로 성막 함으로써, 스토퍼층을 하나의 챔버 내에서 일괄적으로 성막할 수 있어, 생산성의 향상을 도모하는 것이 가능해진다. The first and by continuous film formation with a second insulating film, can be formed in the stopper layer in a batch in a single chamber, it is possible to achieve an improvement in productivity. 이 경우, 상기 챔버에는, 제1 절연막을 성막하기 위한 스패터링 타겟과, 제2 절연막을 성막하기 위한 스패터링 타겟이 배치된다. In this case, in the chamber, a sputtering target and a sputtering target for forming the second insulating film for film formation of the first insulating film is arranged. 그리고, 성막 공정 마다 각 스패터링 타겟이 분리되어 사용할 수 있다. Then, the sputtering target, each separated into the film-forming step can be used.

상기 스토퍼층은, 상기 활성층을 형성한 후, 상기 활성층의 성막 챔버 내에서 연속적으로 성막되어도 무방하다. The stopper layer, after forming the active layer, and may be continuous as in the film-forming chamber of the film forming the active layer.

이에 의해, 활성층의 성막 챔버로부터 기재를 반출하지 않고 스토퍼층의 성막이 가능해지므로, 생산성의 향상을 보다 더 도모 할 수 있다. As a result, since this enables the film forming the stopper layer, without exporting the substrate from the film forming chamber of the active layer it can be more reduced than the improvement of the productivity.

상기 기재는 게이트 전극을 포함하고, 상기 활성층을 형성하기 전에, 상기 게이트 전극을 피복하는 게이트 절연막을 더 형성하여도 무방하다. The substrate before a gate electrode, forming the active layer, it is also mubang further forming a gate insulating film covering the gate electrode.

이에 의해, 보텀 게이트형의 전계 효과형 트랜지스터를 제작할 수 있다. Thereby, it becomes possible to manufacture the field-effect transistor of the bottom gate type. 게이트 전극은, 기재 상에 형성된 전극막이라도 무방하고, 기재 그 자체를 게이트 전극으로 구성하여도 무방하다. The gate electrode, even mubang electrode film formed on the base material, and is mubang be configured itself as a gate electrode substrate.

상기 게이트 절연막은, 스패터링법에 의해 형성될 수 있다. The gate insulating film may be formed by a spattering method.

이에 의해, 게이트 절연막, 활성층, 및 스토퍼층을 진공 분위기 내에서 연속하여 성막하는 것이 가능해진다. As a result, the gate insulating film, an active layer and a stopper layer makes it possible to deposit in succession in a vacuum atmosphere.

상기 게이트 절연막을 형성하는 공정은, 상기 게이트 전극 상에, 금속 산화막으로 구성되는 제1 게이트 절연막을 스패터링법에 의해 형성하는 공정과, 상기 제1 게이트 절연막 상에, 실리콘 산화막 또는 실리콘 질화막으로 구성되는 제2 게이트 절연막을 스패터링법에 의해 형성하는 공정을 포함하고 있어도 무방하다. The step of forming the gate insulating film, a step of forming on the gate electrode, by a first gate insulating film consisting of a metal oxide of a spattering method, on the first gate insulating film, a silicon oxide film or a silicon nitride film a second gate insulating film but may optionally include a step of forming by means of a spattering method.

또는, 상기 게이트 절연막을 형성하는 공정은, 상기 게이트 전극 상에, 실리콘 산화막 또는 실리콘 질화막으로 구성되는 제1 게이트 절연막을 형성하는 공정과, 상기 제1 게이트 절연막 상에, 금속 산화막으로 구성되는 제2 게이트 절연막을 형성하는 공정을 포함하고 있어도 무방하다. Alternatively, the step of forming the gate insulating film, a step of on the gate electrode, forming a first gate insulating film consisting of a silicon oxide film or a silicon nitride film, on the first gate insulating film, the second consisting of a metal oxide film but it may optionally include a step of forming a gate insulating film.

이와 같이 게이트 절연막을 다층막으로 구성 함으로써, 게이트 절연막으로서 요구되는 다양한 기능을 확보할 수 있다. By configuring this way the gate insulating film a multilayer film, it is possible to secure a wide range of functions required as a gate insulating film. 상기의 예에서, 제1 절연막은, 소정의 베리어 성을 확보하는 기능을 가지고, 제2 절연막은 소정의 전기 절연성을 확보하는 기능을 가진다. In the above example, the first insulating film, a function to secure a predetermined barrier property, the second insulating film has a function to secure a predetermined electric insulation.

상기 활성층을 피복하는 보호막을 형성하고, 상기 활성층에 컨택트하는 소스 전극 및 드레인 전극을 형성할 수 있다. A protective film covering the active layer, it is possible to form the source and drain electrodes that contact the activation layer. 보호막은, 스패터링법에 의해 형성할 수 있다. The protective film can be formed by a spattering method.

본 발명의 일실시 형태와 관련되는 전계 효과형 트랜지스터의 제조 장치는, 기재 상에, 활성층과, 상기 활성층에 대한 에천트로부터 상기 활성층을 보호하는 스토퍼층을 각각 형성하기 위한 전계 효과형 트랜지스터의 제조 장치와 관련된다. Apparatus for manufacturing a field effect transistor according to the embodiment of the present invention, on a substrate, producing a field effect transistor for forming a stopper layer for protecting the active layer from the active layer and the etchant for the active layer, respectively, It is associated with a device. 상기 제조 장치는, 제1 성막실과, 제2 성막실을 구비한다. The above-mentioned production apparatus, the first film forming chamber, and a second film formation chamber. 상기 제1 성막실은, 상기 기재 상에 In-Ga-Zn-O계 조성을 가지는 상기 활성층을 성막하기 위한 제1 스패터링 캐소드를 포함한다. The first film formation chamber, a first cathode sputtering for film formation of the active layer having the In-Ga-Zn-O-based composition on said substrate. 상기 제2 성막실은, 상기 기재 상에 실리콘 산화막 또는 실리콘 질화막으로 구성되는 상기 스토퍼층을 성막하기 위한 제2 스패터링 캐소드를 포함한다. The second film formation chamber, a second sputtering cathode for film formation of the stopper layer consisting of a silicon oxide film or a silicon nitride film on the substrate.

상기 전계 효과형 트랜지스터의 제조 장치에서는, 제1 성막실에서 In-Ga-Zn-O계 조성을 가지는 활성층을 스패터링법으로 성막하고, 제2 성막실에서 실리콘 산화막 또는 실리콘 질화막으로 구성되는 스토퍼층을 스패터링법으로 성막 하도록 하고 있다. In the manufacturing device of the field effect transistor, a stopper layer consisting of a silicon oxide film or a silicon nitride film on the first film forming chamber a second film forming chamber forming the active layer having In-Ga-Zn-O-based composition by spattering method, and in and that the film formation by sputtering method. 이에 의해, 활성층의 성막 후, 활성층을 대기에 노출하지 않고 스토퍼층을 형성하는 것이 가능해지므로, 활성층의 표면으로의 대기 중의 수분이나 불순물의 부착에 기인하는 막질의 열화를 방지할 수 있다. This makes it possible to the film formation of the active layer, so allowing to form the stopper layer without exposure to the atmosphere for the active layer, preventing deterioration of film quality due to adhesion of moisture or impurities from the atmosphere to the surface of the active layer. 또한, 활성층의 성막 후, 스토퍼층을 연속 성막 하는 것도 가능해지므로, 스토퍼층의 성막에 필요한 공정 시간을 단축할 수 있어 생산성의 향상을 도모하는 것이 가능해진다. Further, the film formation of the active layer, since it enables the continuous film formation of the stopper, it is possible to shorten the processing time required for film formation of stopper layers makes it possible to improve the productivity.

상기 제1 성막실 및 상기 제2 성막실은, 공통의 성막실로 구성되어도 무방하다. The first deposition chamber and the second film forming chamber, and may be composed of a common film-forming chamber.

이에 의해, 활성층과 스토퍼층을 동일 챔버 내에서 연속 성막하는 것이 가능해진다. As a result, it is possible to continuously in the same deposition chamber, the active layer and the stopper layer.

상기 제2 스패터링 캐소드는, 실리콘 산화물 또는 실리콘 질화물로 구성되는 제1 타겟 재료와, 금속 산화물로 구성되는 제2 타겟 재료를 가지고 있어도 무방하다. The second sputtering cathode, the first target material consisting of silicon oxide or silicon nitride, and may optionally have a second target material consisting of metal oxides.

이에 의해, 실리콘 산화막 또는 실리콘 질화막으로 구성되는 제1 절연막과, 금속 산화막으로 구성되는 제2 절연막의 다층 구조를 가지는 스토퍼층의 연속 성막이 가능해지고, 소정의 절연성과 베리어 성을 가지는 스토퍼층을 얻을 수 있다. Thereby, the continuous film formation of the stopper layer having a multi-layered structure of the second insulating film consisting of the first insulating film, a metal oxide film consisting of a silicon oxide film or a silicon nitride film becomes possible, to obtain a stopper layer having the desired insulating and barrier property can.

상기 전계 효과형 트랜지스터의 제조 장치는, 상기 기재 상에 게이트 절연막을 성막하기 위한 제3 성막실을 더 구비하여도 무방하다. The apparatus for manufacturing a field effect transistor, it is also mubang further comprise a third film forming chamber for film formation of a gate insulating film on the substrate.

이에 의해, 게이트 절연막, 활성층, 및 스토퍼층을 동일 장치 내에서 성막하는 것이 가능해진다. In the arrangement, the gate insulating film, an active layer and a stopper layer makes it possible to deposit in the same apparatus.

또는, 상기 전계 효과형 트랜지스터의 제조 장치는, 상기 기재 상에 게이트 절연막을 성막하기 위한 제3 스패터링 캐소드를 포함한 제3 성막실을 더 구비하여도 무방하다. Alternatively, the apparatus for manufacturing a field effect transistor, it is also mubang further comprise a third film formation chamber, including a third cathode sputtering for film formation of the gate insulating film on the substrate.

이에 의해, 게이트 절연막, 활성층, 및 스토퍼층을 동일 장치 내에서 성막하는 것이 가능해진다. In the arrangement, the gate insulating film, an active layer and a stopper layer makes it possible to deposit in the same apparatus.

상기 제3 스패터링 캐소드는, 금속 산화물로 구성되는 제3 타겟 재료와, 실리콘 산화물 또는 실리콘 질화물로 구성되는 제4 타겟 재료를 구비하여도 무방하다. The third sputtering cathode, and may be provided with a fourth target material that is a third target material consisting of metal oxides, consisting of silicon oxide or silicon nitride.

이에 의해, 예컨대 실리콘 산화막 또는 실리콘 질화막으로 구성되는 제1 게이트 절연막과, 금속 산화막으로 구성되는 제2 게이트 절연막의 다층 구조를 가지는 스토퍼층의 연속 성막이 가능하고, 소정의 절연성과 베리어 성을 가지는 게이트 절연막을 얻을 수 있다. Thus, for example, it is a continuous film of a first stopper layer having a multi-layered structure of the second gate insulating film consisting of a first gate insulating film, a metal oxide film consisting of a silicon oxide film or a silicon nitride film, and a gate having a predetermined insulating property and barrier property it is possible to obtain a film.

상기 제조 장치는, 상기 제1 성막실 및 상기 제2 성막실에 대해서 상기 기재를 교환하는 반송 로봇을 가지는 진공 배기 가능한 반송실을 더 구비하여도 무방하다. The production apparatus, the first film forming chamber, and is also mubang by further comprising: a vacuum evacuable transfer chamber having a transfer robot to exchange the base material for the second film forming chamber. 상기 제1 성막실 및 상기 제2 성막실은, 상기 반송실 주위에 설치된다. The first deposition chamber and the second film formation chamber, is disposed around the transfer chamber. 즉, 해당 제조 장치는 클러스터형의 성막 장치로서 구성할 수 있다. That is, the manufacturing apparatus can be configured as a film-forming apparatus of the clustered.

상기 제조 장치는, 상기 제1 성막실로부터 상기 제2 성막실에 상기 기재를 반송하는 반송 기구를 더 구비하여도 무방하다. The production apparatus, the first film formation chamber is also provided with a transport mechanism mubang further for transporting the substrate in the second film forming chamber from. 상기 제1 성막실 및 상기 제2 성막실은 서로 인접하여 설치된다. The first deposition chamber and the second film forming chamber are provided to close to each other. 즉, 해당 제조 장치는, 인라인형의 성막 장치로서 구성할 수 있다. That is, the manufacturing apparatus can be configured as a film forming apparatus of in-line type.

이하, 본 발명의 실시 형태를 도면에 근거하여 설명한다. Will be described below, based on the embodiment of the present invention is shown in the drawing.

<제1 실시 형태> <First embodiment>

도 1~도 5는, 본 발명의 제1 실시 형태에 의한 전계 효과형 트랜지스터의 제조 방법을 설명하는 각 공정의 주요부 단면도이다. Figures 1 to 5 is a main part sectional views of steps for explaining a method of manufacturing a field effect transistor according to the first embodiment of the present invention. 본 실시 형태에서는, 이른바 보텀 게이트형의 트랜지스터 구조를 가지는 전계 효과형 트랜지스터의 제조 방법에 대해 설명한다. In this embodiment, a description will be given of a method of manufacturing a field effect transistor having a so-called bottom gate type transistor structure.

우선, 도 1(A)에 도시한 바와 같이, 기재(10)의 일표면에 게이트 전극막(11F)를 형성한다. First, to form a gate electrode film (11F) to one surface of the base material 10 as shown in Fig. 1 (A).

기재(10)는, 전형적으로는 유리 기판이다. Substrate 10 is typically a glass substrate. 게이트 전극막(11F)은, 전형적으로는, 몰리브덴이나 크롬, 알루미늄 등의 금속 단층막 또는 금속 다층막으로 구성되고, 예컨대 스패터링법에 의해 형성된다. A gate electrode film (11F) is, typically, is composed of molybdenum and chromium, metals such as aluminum single-layer film or metal multi-layer film is formed, for example, by a spattering method. 게이트 전극막(11F)의 두께는 특별히 한정되지 않고, 예컨대 300 ㎚ 이다. The thickness of the gate electrode film (11F) is not particularly limited, for example 300 ㎚.

다음으로, 도 1(B)~(D)에 도시한 바와 같이, 게이트 전극막(11F)을 소정 형상으로 패터닝하기 위한 레지스터 마스크(12)를 형성한다. Next, to form the Figure 1 (B) ~ (D) a mask register (12) for patterning the gate electrode film (11F) in a predetermined shape as shown in. 이 공정은, 포토레지스트(12F)의 형성 공정(도 1(B))과, 노광 공정(도 1(C))과, 현상 공정(도 1(D))을 구비한다. The process includes a step of forming (FIG. 1 (B)) and the exposure step (FIG. 1 (C)) and the developing process (Fig. 1 (D)) of the photoresist (12F).

포토레지스트(12F)는, 액상의 감광성 재료를 게이트 전극막(11F) 위에 도포 후, 건조시키는 것에 의해 형성된다. Photoresist (12F), after the coating liquid of the photosensitive material on the gate electrode film (11F), is formed by drying. 포토레지스트(12F)로서 드라이 필름 레지스터를 이용하여도 무방하다. A photoresist (12F) but may also be used for dry film register. 형성된 포토레지스트(12F)는 마스크(13)를 통해 노광된 후, 현상된다. Photoresist (12F) is developed after the exposure through the mask 13,. 이에 의해, 게이트 전극막(11F) 상에 레지스터 마스크(12)가 형성된다. As a result, the mask register 12 is formed on the gate electrode film (11F).

계속해서, 도 1(E)에 도시한 바와 같이, 레지스터 마스크(12)를 마스크로서 게이트 전극막(11F)을 에칭한다. Subsequently, the etching of the gate electrode film (11F), the mask register 12 as the mask, as shown in Fig. 1 (E). 이에 의해, 기재(10)의 표면에 게이트 전극(11)이 형성된다. Thereby, the gate electrode 11 is formed on the surface of the base material 10.

게이트 전극막(11F)의 에칭 방법은 특별히 한정되지 않고, 웨이트 에칭법이라도 무방하고, 드라이 에칭법이라도 무방하다. Etching the gate electrode film (11F) is not particularly limited, and even a weight-etching method is mubang even mubang, and dry etching method. 에칭 후, 레지스터 마스크(12)는 제거된다. After etching, the mask registers 12 is removed. 레지스터 마스크(12)의 제거 방법은, 산소 가스의 플라즈마를 이용한 앗싱 처리가 적용되지만, 이에 한정되지 않고, 약액을 이용한 용해 제거이라도 무방하다. Removal of the mask register 12, the atsing process using the plasma of oxygen gas, but the application is not limited thereto, and may even dissolve and remove by a chemical solution.

다음으로, 도 2(A)에 도시한 바와 같이, 기재(10)의 표면에, 게이트 전극(11)을 덮도록 게이트 절연막(14)을 형성한다. Next, a gate insulating film 14, so as to cover the gate electrode 11, the surface of the base material 10 as shown in Fig. 2 (A).

게이트 절연막(14)은, 전형적으로는, 실리콘 산화막(SiO 2 ), 실리콘 질화막(SiNx) 등의 산화막 또는 질화막으로 구성되고, 예컨대 CVD법 또는 스패터링법에 의해 형성된다. A gate insulating film 14 is, typically, is composed of an oxide film or nitride film such as silicon oxide (SiO 2), silicon nitride (SiNx), for example, is formed by a CVD method or a sputtering method. 게이트 전극막(11F)의 두께는 특별히 한정되지 않고, 예컨대 200 ㎚~500 ㎚ 이다. The thickness of the gate electrode film (11F) is not particularly limited, for example 200 ㎚ ~ 500 ㎚.

계속해서, 도 2(B)에 도시한 바와 같이, 게이트 절연막(14) 상에, In-Ga-Zn-O계 조성을 가지는 박막(이하, 단순히 「IGZO막」이라고 한다., 15F) 및 스토퍼층 형성막(16F)을 순서대로 형성한다. Next, FIG. 2, as shown in (B), the gate insulating film 14, a thin film having in-phase, In-Ga-Zn-O-based composition (hereinafter referred to simply as "IGZO film"., 15F) and the stopper layer to form a film formation (16F) in order.

IGZO막(15F) 및 스토퍼층 형성막(16F)은, 스패터링법에 의해 형성된다. IGZO film (15F) and a stopper layer formed film (16F) is formed by a spattering method. IGZO막(15F)과 스토퍼층 형성막(16F)은 연속적으로 성막 할 수 있다. IGZO film (15F) and a stopper layer formed film (16F) can be continuously formed by. 이 경우, IGZO막(15F)을 성막하기 위한 스패터링 타겟과, 스토퍼층 형성막(16F)을 성막하기 위한 스패터링 타겟을 동일한 스패터링 챔버 내에 배치하여도 무방하다. In this case, it is also mubang by placing the sputtering target, a sputtering target for forming the stopper layer formed film (16F) for film formation of the IGZO film (15F) in the same sputtering chamber. 사용하는 타겟을 변경 함으로써, IGZO막(15F)과 스토퍼층 형성막(16F)을 각각 독립하여 형성할 수 있다. By changing the target used may be formed independently of IGZO film (15F) and a stopper layer formed film (16F).

IGZO막(15F)은, 기재(10)를 소정 온도로 가열한 상태에서 성막된다. IGZO film (15F) has, is deposited on a heated substrate (10) at a predetermined temperature condition. 본 실시 형태에서는, 산소 가스 분위기 중에서 타겟을 스패터링 함으로써 산소와의 반응물을 기재(10) 상에 퇴적시키는 반응성 스패터링법에 의해, 활성층(15)(IGZO막(15F))이 형성된다. In this embodiment, the active layer (15) (IGZO film (15F)) by sintering, by sputtering a target in an oxygen gas atmosphere to the reactive sputtering method of depositing a reaction with oxygen in the base material 10 is formed. 방전 형식은, DC 방전, AC 방전, RF 방전 중 어느 하나라도 무방하다. Discharge type, but may be any one of DC discharge, AC discharge, RF discharge. 또한, 타겟의 배면 측에 영구자석을 배치하는 마그네트론 방전 방법을 채용하여도 무방하다. In addition, and may also be employed a magnetron discharge method for arranging a permanent magnet on the back of the target.

IGZO막(15F) 및 스토퍼층 형성막(16F) 각각의 막두께는 특별히 한정되지 않고, 예컨대 IGZO막(15F)의 막두께는 50 ㎚~200 ㎚, 스토퍼층 형성막(16F)의 막두께는 30 ㎚~300 ㎚ 이다. The thickness of the IGZO film (15F) and a stopper layer formed film (16F) respectively, the film thickness is not particularly limited, for example, IGZO film (15F) thickness is 50 ㎚ ~ 200 ㎚, a stopper layer formed film (16F) of the a 30 ㎚ ~ 300 ㎚.

IGZO막(15F)은, 트랜지스터의 활성층(캐리어층, 15)을 구성한다. IGZO film (15F) constitutes an active layer (carrier layer 15) of the transistor. 스토퍼층 형성막(16F)은, 후술하는 소스 전극 및 드레인 전극을 구성하는 금속막의 패터닝 공정, 및 IGZO막(15F)의 불요 영역을 에칭 제거하는 공정에서, IGZO막의 채널 영역을 에천트로부터 보호하는 에칭 보호층으로서 기능한다. Forming a stopper layer film (16F), in which etching away the unwanted areas of the constituting a source electrode and a drain electrode below the metal film patterning step, and the IGZO film (15F) process, to protect it from the etchant in the IGZO film, the channel region functions as an etching protection layer. 스토퍼층 형성막(16F)은, 예컨대 SiO 2 로 구성된다. Forming a stopper layer film (16F), for example, it consists of SiO 2.

다음으로, 도 2(C) 및 (D)에 도시한 바와 같이, 스토퍼층 형성막(16F)을 소정 형상으로 패터닝하기 위한 레지스터 마스크(27)을 형성한 후, 이 레지스터 마스크(27)을 통해 스토퍼층 형성막(16F)을 에칭한다. Next, Fig through 2 (C), and after the formation of the register mask (27) for, to pattern the stopper layer film formation (16F) in a predetermined shape as shown in (D), a register mask (27) the etching stopper layer to form a film (16F). 이에 의해, 게이트 절연막(14)과 IGZO막(15F) 사이에 끼워 게이트 전극(11)과 대향하는 스토퍼층(16)이 형성된다. Thereby, the gate insulating film 14 and the stopper layer 16 sandwiched between the IGZO film (15F) opposite to the gate electrode 11 is formed.

레지스터 마스크(27)를 제거한 후, 도 2(E)에 도시한 바와 같이, IGZO막(15F) 및 스토퍼층(16)을 덮도록 금속막(17F)을 형성한다. After removal of the mask register 27, to form the FIG. 2 (E) which, IGZO film (15F) and the stopper layer metal film (17F) so as to cover 16 as shown in Fig.

금속막(17F)은, 전형적으로는, 몰리브덴이나 크롬, 알루미늄 등의 금속 단층막 또는 금속 다층막으로 구성되고, 예컨대 스패터링법에 의해 형성된다. A metal film (17F) is, typically, is composed of molybdenum or chromium, and aluminum of the metal single-layer film or metal multi-layer film is formed, for example, by a spattering method. 금속막(17F)의 두께는 특별히 한정되지 않고, 예컨대 100 ㎚~500 ㎚ 이다. The thickness of the metal film (17F) is not particularly limited, for example 100 ㎚ ~ 500 ㎚.

계속해서, 도 3(A) 및 (B)에 도시한 바와 같이, 금속막(17F)을 패터닝 한다. Subsequently, as shown in Fig. 3 (A) and (B), to pattern the metal film (17F).

금속막(17F)의 패터닝 공정은, 레지스터 마스크(18)의 형성 공정(도 3(A))과, 금속막(17F)의 에칭 공정(도 3(B))을 구비한다. Patterning process of the metal film (17F) is provided with an etching process (FIG. 3 (B)) of the register mask forming step (Fig. 3 (A)) of 18 and a metal film (17F). 레지스터 마스크(18)는, 스토퍼층(16)의 직상 영역과, 각각의 트랜지스터의 주변 영역을 개구시키는 마스크 패턴을 가진다. Mask register 18 has a mask pattern for exposing the region directly above the peripheral region of each transistor of the stopper layer 16. 레지스터 마스크(18)의 형성 후, 웨이트 에칭법에 따라, 금속막(17F)이 에칭된다. After the formation of the mask register 18, a metal film (17F) in accordance with weights etching is etched. 이에 의해, 금속막(17F)은, 소스 전극(17S)과 드레인 전극(17D)으로 분리된다. Thereby, the metal film (17F) is separated into the source electrode (17S) and drain electrode (17D). 또한, 이후의 설명에서는, 이들 소스 전극(17S)과, 드레인 전극(17D)를 일괄하여 소스/드레인 전극(17)이라고 한다. In the following description, collectively these source electrode (17S) and drain electrode (17D) is referred to as source / drain electrodes 17.

소스/드레인 전극(17)의 형성 공정에서, 스토퍼층(16)은, 금속막(17F)의 에칭 스토퍼층으로서 기능한다. In the step of forming the source / drain electrode 17, a stopper layer 16, and functions as an etching stopper layer of the metal film (17F). 즉, 스토퍼층(16)은, 금속막(17F)에 대한 에천트(예컨대 인초초산)로부터 IGZO막(15F)을 보호하는 기능을 가진다. That is, the stopper layer 16, and has a function of protecting the IGZO film (15F) from the etchant (e.g. incho acetate) on to the metal film (17F). 스토퍼층(16)은, IGZO막(15F)의 소스 전극(17S)과 드레인 전극(17D)와의 사이에 위치하는 영역(이하 「채널 영역」이라고 한다.)을 덮도록 형성되고 있다. The stopper layer 16, (hereinafter referred to as "channel region".) IGZO film (15F), a source electrode (17S) and the drain electrode region which is located between the (17D) of being formed so as to cover the. 따라서, IGZO막(15F)의 채널 영역은, 금속막(17F)의 에칭 공정에 따라서는 영향을 받을 것은 없다. Thus, the channel region of the IGZO film (15F) is, it can not be affected in accordance with the process of etching the metal film (17F).

다음으로, 도 3(C) 및 (D)에 도시한 바와 같이, 레지스터 마스크(18)를 마스크로서 IGZO 박막(15F)를 에칭한다. Next, as shown in FIG. 3 (C) and (D), and etching the IGZO thin film (15F), the mask register 18 as a mask.

에칭 방법은 특별히 한정되지 않고, 웨이트 에칭법이라도 무방하고, 드라이 에칭법이라도 무방하다. The etching method is not particularly limited, and it is even mubang mubang weight even etching method, dry etching method. 이 IGZO막(15F)의 에칭 공정에 의해, IGZO막(15F)은 소자 단위로 아이솔레이션화되는 것과 동시에, IGZO막(15F)으로 구성되는 활성층(15)이 형성된다. By the etching process, IGZO film (15F) of the IGZO film (15F) is at the same time as is the isolation screen as a unit element, the active layer 15 consisting of the IGZO film (15F) is formed.

이 때, 스토퍼층(16)은, 채널 영역에 위치하는 IGZO막(15F)의 에칭 보호막으로서 기능한다. At this time, the stopper layer 16, and functions as an etching protective film of IGZO film (15F) which is located in the channel region. 즉, 스토퍼층(16)은, IGZO막(15F)에 대한 에천트(예컨대 옥살산계)로부터 스토퍼층(16) 직하의 채널 영역을 보호하는 기능을 가진다. That is, the stopper layer 16, and has a function of protecting the channel region of the stopper layer 16 from directly below the etchant (e. G. Oxalic acid based) for the IGZO film (15F). 이에 의해, 활성층(15)의 채널 영역은, IGZO막(15F)의 에칭 공정에 따라서는 영향을 받을 것은 없다. As a result, the channel region of the active layer 15 is, it can not be affected according to the etching process of the IGZO film (15F).

IGZO막(15F)의 패터닝 후, 레지스터 마스크(18)는 앗싱 처리 등에 의해 소스/드레인 전극(17)으로부터 제거된다(도 3(D)). After patterning of the IGZO film (15F), the mask register 18 is removed from the source / drain electrode 17 or the like atsing process (Fig. 3 (D)).

다음으로, 도 4(A)에 도시한 바와 같이, 기재(10)의 표면에, 소스/드레인 전극(17), 스토퍼층(16), 활성층(15), 게이트 절연막(14)을 피복하도록 보호막(패시베이션막, 19)이 형성된다. Next, on the surface of the base material 10 as shown in Fig. 4 (A), the source / drain electrode 17, a stopper layer 16, a protective film so as to cover the active layer 15, a gate insulating film 14, (passivation film 19) is formed.

보호막(19)은, 활성층(15)을 포함한 트랜지스터 소자를 외부 공기로부터 차단 함으로써, 소정의 전기적, 재료적 특성을 확보하기 위한 것이다. The protective film 19 is cut off by the transistor device including the active layer 15 from the outside air, and is used to secure a predetermined electrical and material properties. 보호막(19)으로서는, 전형적으로는, 실리콘 산화막(SiO 2 ), 실리콘 질화막(SiNx) 등의 산화막 또는 질화막으로 구성되고, 예컨대 CVD법, 스패터링법에 의해 형성된다. As the protective film 19, typically, is composed of an oxide film or nitride film such as silicon oxide (SiO 2), silicon nitride (SiNx), for example, is formed by a CVD method, a sputtering method. 보호막(19)의 두께는 특별히 한정되지 않고, 예컨대 200 ㎚~500 ㎚ 이다. The thickness of the protective film 19 is not particularly limited, for example 200 ㎚ ~ 500 ㎚.

계속해서, 도 4(B)~(D)에 도시한 바와 같이, 보호막(19)에 소스/드레인 전극(17)과 연결되어 통하는 컨택트홀(19a)을 형성한다. Subsequently, to form the Figure 4 (B) ~ (D), a contact hole (19a), is connected through the source / drain electrodes 17 on the protective film 19 as shown in. 이 공정은, 보호막(19) 상에 레지스터 마스크(20)를 형성하는 공정(도 4(B))과, 레지스터 마스크(20)의 개구부(20a)로부터 노출하는 보호막(19)를 에칭하는 공정(도 4(C))과, 레지스터 마스크(20)를 제거하는 공정(도 4(D))을 구비한다. This step is a step of etching the protective film protecting film (19) exposed from the opening (20a) of the step (FIG. 4 (B)) and a register mask 20 to form the resistor mask 20 on 19 ( and a to FIG 4 (C)) and (step (FIG. 4 (D to remove 20)) mask register).

컨택트홀(19a)의 형성은, 드라이 에칭법이 채용되지만, 웨이트 에칭법이 채용되어도 무방하다. Forming a contact hole (19a) is employed, but a dry etching method, but may be employed a weight-etching method. 또한, 도시는 생략하고 있지만, 임의의 위치에 소스 전극(17S)과 연락하는 컨택트홀도 동일하게 형성된다. In addition, although shown and will not be formed in the same manner also the contact holes to contact the source electrode (17S) at any position.

다음으로, 도 5(A)~(D)에 도시한 바와 같이, 컨택트홀(19a)을 통해 소스/드레인 전극(17)에 컨택트하는 투명 도전막(21)을 형성한다. Next, as shown in FIG. 5 (A) ~ (D), to form a transparent conductive film 21 that contacts the source / drain electrodes 17 through the contact hole (19a). 이 공정은, 투명 도전막(21F)을 형성하는 공정(도 5(A))과, 투명 도전막(21F) 상에 레지스터 마스크(22)를 형성하는 공정(도 5(B))과, 레지스터 마스크(22)로 덮이지 않은 투명 도전막(21F)을 에칭하는 공정(도 5(C))과, 레지스터 마스크(20)를 제거하는 공정(도 5(D))을 구비한다. This process, a transparent conductive film process (Fig. 5 (A)) to form the (21F) and a transparent conductive film (21F), the process (FIG. 5 (B)) and a register to form a register mask 22 and a step of etching the mask 22 transparent conductive film (21F) which is not covered by (Fig. 5 (C)) and a step (Fig. 5 (D)) to remove the mask register (20).

투명 도전막(21F)은, 전형적으로는, ITO막이나 IZO막으로 구성되고, 예컨대 스팩터법, CVD법에 따라 형성된다. A transparent conductive film (21F) is, typically, is composed of an ITO film or IZO film is formed, for example, according to the factor's method, CVD method. 투명 도전막(21F)의 에칭은, 웨이트 에칭법이 채용되지만, 이에 한정되지 않고, 드라이 에칭법이 채용되어도 무방하다. Etching of the transparent conductive film (21F), the weight-etching method is employed, but the present invention is not limited thereto, but may be employed a dry etching method.

도 5(D)에 도시한 투명 도전막(21)의 형성된 트랜지스터 소자(100)는, 그 후, 활성층(15)의 구조 완화를 목적으로 한 아닐 공정이 실시된다. Transistor element 100 formed of a transparent conductive film 21 shown in FIG. 5 (D) is, then, the process is not for the purpose of the relief structure of the active layer 15 is performed. 이에 의해, 활성층(15)에 소기의 트랜지스터 특성이 부여된다. Thereby, the desired characteristics of the transistor in active layer 15 is given.

이상과 같이 하여, 전계 효과형 트랜지스터(트랜지스터 소자(100))가 제작된다. In this manner, a field effect transistor (transistor element 100) is produced.

본 실시 형태에서는, 활성층(15)을 구성하는 IGZO막(15F) 및 스토퍼층(16)을 구성하는 스토퍼층 형성막(16F)을 각각 스패터링법으로 성막하고 있다. In the present embodiment, it is formed by sputtering the IGZO film (15F) and the stopper layer stopper layer formed film (16F) constituting the (16) constituting the active layer 15, respectively. 이에 의해, IGZO막(15F)(활성층(15))의 성막 후, IGZO막(15F)을 대기에 노출하지 않고 스토퍼층(16)을 형성하는 것이 가능해지므로, 활성층(15)의 표면으로의 대기중의 수분이나 불순물의 부착에 기인하는 막질의 열화를 방지할 수 있다. As a result, IGZO film (15F) (active layer 15), the film formation and then, IGZO film (15F), the so possible to form the stopper layer 16 without exposure to the atmosphere, the atmosphere of the surface of the active layer 15 of the It can be prevented in the deterioration of film quality due to adhesion of moisture or impurities.

또한, 활성층(15)의 성막 후, 스토퍼층(16)을 연속 성막하는 것도 가능해지므로, 스토퍼층(16)의 성막에 필요한 공정 시간을 단축할 수 있어 생산성의 향상을 도모하는 것이 가능해진다. Further, the film formation of the active layer 15, because it enables continuous depositing of the stopper layer 16, it is possible to shorten the processing time required for film formation of the stopper layer 16, it is possible to achieve an improvement in productivity.

도 6(A), (B)는, 상술한 트랜지스터 소자(100)(전계 효과형 트랜지스터)의 제조 공정의 일부를 실시하기 위한 진공 처리 장치의 개략 구성도이다. Figure 6 (A), (B) is a schematic configuration of a vacuum processing apparatus for carrying out a part of the manufacturing process of the above-described transistor device 100 (field effect transistor), Fig.

도 6(A)에 도시하는 진공 처리 장치(201)는, 매엽형(클러스터형)의 진공 처리 장치이고, 반송실(210)과 반송실(210)의 주위에 배치된 복수의 처리실(211~215)를 구비하고 있다. FIG vacuum processing apparatus 201 shown in Fig. 6 (A) has a plurality of processing chambers (211-215 disposed around the sheet yeophyeong and the vacuum processing apparatus of the (clustered), the transport chamber 210 and transfer chamber 210 ) and a. 처리실로는, 로드실(211), 가열실(212), CVD실(213), 스팩터실(214) 및 언로드실(215)을 구비하고 있다. Processing chamber is provided with, loading chamber 211, a heating chamber (212), CVD chamber 213, a specific teosil 214 and the unload chamber 215. 반송실(210)에는 도시하지 않았지만, 기재(10)를 각 처리실로 반송하기 위한 반송 로봇이 설치되어 있고, 해당 반송 로봇은, 예컨대 도면 중 화살표로 지시하는 방향으로 기재(10)를 각 처리실로 반송한다. Although not shown, the transport chamber 210, a base material 10 and the carrier robot is provided for conveying in each treatment chamber, the base material 10 in a direction indicated by the transportation robot, for example, a view of the arrows in each of the treatment chamber returns. 반송실(210) 및 각 처리실은, 모두 소정의 진공도로 유지되고 있어, 반송실(210)을 경유한 처리실(211~215) 사이에서의 기재(10)의 이재(移載, Transfer)가 진공 분위기 중에서 실시하게 되어 있다. The transport chamber 210, each processing chamber is, all of the vacuum the different materials (移 載, Transfer) of the substrate (10) between a processing chamber (211-215) via a conveying chamber 210, there is maintained a predetermined degree of vacuum It is carried out in the atmosphere.

전형적으로는, 게이트 전극(11)이 형성된 기재(10)(도 1(F) 참조)는, 로드실(211)에 반입된다. Typically, the substrate gate electrode 11 is formed (10) (see Fig. 1 (F)) is, and is carried into the loading chamber 211. 상기 반송 로봇은, 로드실(211)로부터 가열실(212)로 기재(10)를 반송한다. The transport robot, a heating chamber 212 from the load chamber 211 is transported to the substrate 10. 가열실(212)에서, 기재(10)는 가열 처리되고, 표면에 부착 또는 흡착된 수분 등이 제거된다. In the heating chamber 212, the substrate 10 is heat-treated, such as on or adsorbed water is removed. 기재(10)는, 가열 후, CVD실(213)에 반송되고, CVD실(213)에서 게이트 절연막(14)이 성막된다(도 2(A)). The base material 10 is, after heating, is returned to the CVD chamber 213, the gate insulating film 14, the CVD chamber 213 is deposited (FIG. 2 (A)). 게이트 절연막(14)의 성막 후, 기재(10)는 스팩터실(214)로 반송되고, 스팩터실(214)에서 IGZO막(15F) 및 스토퍼층 형성막(16F)이 성막된다(도 2(B)). The film formation of the gate insulating film 14, the substrate 10 is conveyed to a specific teosil 214, in the specification teosil 214 IGZO film (15F) and a stopper layer formed film (16F) is deposited (Fig. 2 (B )). 스토퍼층 형성막(16F)의 형성 후, 기재(10)는 언로드실(215)로 반송되고, 진공 처리 장치(201)의 외부로 반출된다. After the formation of a stopper layer formed film (16F), the substrate 10 is conveyed to the unload chamber 215 and is taken out to the outside of the vacuum processing apparatus 201.

스팩터실(214)는, IGZO막(15F)을 성막하기 위한 타겟 재료를 포함한 스패터링 캐소드 Tc와, 스토퍼층 형성막(16F)을 성막하기 위한 타겟 재료를 포함한 스패터링 캐소드 Ts를 구비한다. The specification teosil 214, provided with a sputtering cathode Ts including the target material for film formation of the IGZO film (15F) sputtering cathode and Tc, a stopper layer formed film (16F) including a target material for film formation. IGZO막(15F)을 형성하기 위한 스패터링 타겟은, In-Ga-Zn-O의 단일의 타겟이라도 무방하고, In 2 O 3 타겟, Ga 2 O 3 타겟 및 ZnO 타겟과 같은 복수의 타겟을 이용하여도 무방하다. Sputtering for forming an IGZO film (15F) sintered target, using a plurality of targets, such as the In-Ga-ZnO single target even mubang, and the In 2 O 3 target, Ga 2 O 3 target and a ZnO target it is also to be convenient 스토퍼층 형성막(16F)을 성막하기 위한 스패터링 타겟은, 실리콘 산화물 또는 실리콘 질화물의 타겟이 이용되지만, 물론 이에 한정되지 않는다. Sputtering target for forming the stopper layer formed film (16F) is a target of silicon oxide or silicon nitride, but using, of course, not limited to this.

스팩터실(214)은, 실내에 산화성 가스를 도입하기 위한 가스 도입계를 구비하고 있고, 산화성 가스와의 반응성 스패터링법에 의해 IGZO막(15F) 및 스토퍼층 형성막(16F)의 성막이 가능하다. Specific teosil 214 is provided with a gas introduction system for introducing an oxidizing gas in the room, it can be the deposition of the IGZO film (15F) and a stopper layer formed film (16F) by the reactive sputtering method with the oxidizing gas Do. 도입하는 가스의 분압(유량)을 제어하는 것에 의해, 막중의 산소 농도를 용이하게 제어하는 것이 가능해진다. By controlling the partial pressure (flow rate) of the gas to be introduced, it is possible to easily control the oxygen concentration in the film. 스팩터실(214)로 도입되는 가스로는, 예컨대 O 2 , O 3 , H 2 O 등을 예시하고 있지만, 물론 이에 한정되지 않는다. Gas is introduced into the specification teosil 214, such as O 2, O 3, but illustrates the H 2 O and so on, of course, not limited to this.

도 6(B)에 도시한 진공 처리 장치(202)도 또한, 매엽형(클러스터형)의 진공 처리 장치로 구성되어 있다. Also a vacuum processing apparatus 202 shown in 6 (B) also, consist of a vacuum processing apparatus of the sheet yeophyeong (clustered). 진공 처리 장치(202)에서는, 스팩터실이, IGZO막(15F)을 성막하기 위한 스팩터실(214A)과, 스토퍼층 형성막(16F)을 성막하기 위한 스팩터실(214B)로 구분할 수 있다. In the vacuum processing apparatus 202, a specification teosil, can be divided into specific teosil (214B) for film formation of the specific teosil (214A), a stopper layer formed film (16F) for film formation of the IGZO film (15F).

이상과 같은 구성의 진공 처리 장치(201, 202)에 의하면, IGZO막(15F)의 성막 후, IGZO막(15F)을 대기에 노출하지 않고 스토퍼층 형성막(16F)을 형성하는 것이 가능해진다. According to the above vacuum processing device (201, 202) in the configuration, such as, the film formation of the IGZO film (15F), without exposing the IGZO film (15F) to the atmosphere it is possible to form a stopper layer formed film (16F). 이에 의해, IGZO막(15F)의 표면으로의 대기중의 수분이나 불순물의 부착에 기인하는 막질의 열화를 방지할 수 있다. This makes it possible to prevent deterioration of the film quality due to the moisture or attachment of impurities from the atmosphere to the surface of the IGZO film (15F). 또한, IGZO막(15F)의 성막 후, 스토퍼층 형성막(16F)을 연속 성막 하는 것이 가능해지므로, 스토퍼층 형성막(16F)의 성막에 필요한 공정 시간을 단축할 수 있어, 생산성의 향상을 도모할 수 있다. Also, IGZO the film formation of a film (15F), therefore possible to continuously forming the stopper layer formed film (16F), it is possible to shorten the processing time required for film deposition of forming a stopper layer film (16F), improve the productivity can do.

또한, 진공 처리 장치(201)에 의하면, IGZO막(15F)의 성막 챔버 내에서 스토퍼층 형성막(16F)을 연속적으로 성막 할 수 있다. Further, according to the vacuum processing apparatus 201 it can be continuously formed by a stopper layer film formation (16F) in the film-forming chamber of the IGZO film (15F). 이에 의해, IGZO막(15F)의 성막 챔버로부터 기재(10)를 반출하지 않고 스토퍼층 형성막(16F)의 성막이 가능해지므로, 생산성의 향상을 보다 더 도모 할 수 있다. As a result, since the film formation of the IGZO film possible without exporting the substrate 10 from the film forming chamber of the (15F) forming a stopper layer film (16F), it can be more reduced than the improvement of the productivity.

<제2 실시 형태> <Embodiment 2>

도 7은, 본 발명의 제2 실시 형태를 나타내고 있다. Figure 7, shows a second embodiment of the present invention. 또한, 도면에서 상술의 제1 실시 형태와 대응하는 부분에 대해서는 동일한 부호를 부여하고, 그 상세한 설명은 생략한다. In addition, the same reference numerals for parts corresponding to those of the first embodiment described above in the drawing, and the detailed description thereof will be omitted.

본 실시 형태의 트랜지스터 소자(101)는, 제1 실시 형태와 동일한 공정을 통해 제조된다. A transistor device 101 according to one embodiment of the invention, is produced through the same process as in the first embodiment. 도시하는 트랜지스터 소자(101)는, 스토퍼층(16)이 제1 절연막(16A)과 제2 절연막(16B)의 다층 구조를 가지고 있는 점에서, 상술의 제1 실시 형태의 트랜지스터 소자(100)와 상이하다. Showing a transistor device 101, a stopper layer 16, a first insulating film (16A) and the first in that it includes a multi-layer structure of the second insulating film (16B), according to the first embodiment of the above-described transistor device 100 that the it is different.

아연(Zn)을 포함한 반도체층은 산, 알칼리에 대한 내성이 약하고, 용이하게 에칭되기 쉽다. A semiconductor layer containing zinc (Zn) is weak in resistance to acid, alkali, liable to be readily etched. 그 때문에, 활성층(15)의 형성시에서는, IGZO막(15F)의 채널 영역으로 에천트로부터 보호하기 위한 스토퍼층(16)이 형성된다. Therefore, in the formation of the active layer 15, a stopper layer 16 for protecting from the etchant it is formed on the channel region of the IGZO film (15F). 스토퍼층(16)은, IGZO막(15F)의 에칭 마스크로서의 기능 외, 활성층(15)의 상층측에서 소스 전극(17S)과 드레인 전극(17D)과의 사이의 전기적 절연을 유지하는 절연막으로서의 기능도 가진다. The stopper layer 16, function as an insulating film for maintaining the electrical insulation between the IGZO film (15F) etching the outer functions as a mask, the active layer 15 source in the upper electrode (17S) and drain electrode (17D) of the also it has.

하지만, 스토퍼층(16)을 구성하는 실리콘 산화막은, 대기로부터의 불순물의 혼입을 충분히 막을 수 없는 경우가 있다. However, the silicon oxide film constituting the stopper layer 16, there may not be enough to prevent the incorporation of impurities from the atmosphere. 활성층(15)에 대기로부터의 불순물이 혼입하면, 트랜지스터 특성에 어긋남을 일으키게 한다. If the impurities from the air mixed in the active layer 15, and causes a deviation in the transistor characteristics.

이 때문에, 본 실시 형태에서는, 스토퍼층(16)을, 실리콘 산화막 또는 실리콘 질화막으로 구성되는 제1 절연막(16A)과, 그 위에 형성되는 금속 산화막으로 구성되는 제2 절연막(16B)의 2층 구조로 하였다. Therefore, the second layer of the second insulating film (16B) is configured in the present embodiment, a stopper layer 16, a metal oxide film formed as the first insulating film (16A) consisting of a silicon oxide film or a silicon nitride film, over the structure It was in. 제1 절연막(16A)으로 소기의 전기 절연성을 확보하고, 제2 절연막(16B)으로 대기로부터의 불순물의 혼입에 대한 베리어 성을 확보한다. The securing of the desired electrical insulation by the first insulating film (16A), and the second to ensure the barrier property of the incorporation of impurities from the atmosphere to the second insulating film (16B).

제2 절연막(16B)은, 대기로부터의 불순물의 혼입에 대한 베리어 성의 높은 절연성 금속 산화물이 이용된다. A second insulating film (16B) is, the higher the insulating metal oxide barrier sex of the incorporation of impurities from the atmosphere is used. 제2 절연막(16B)으로는, 탄탈륨 산화물(TaOx), 알루미나(Al 2 O 3 ), 이트리아(Y 2 O 3 ) 등으로 구성할 수 있다. It is possible to configure the second insulating film (16B), the tantalum oxide (TaOx), alumina (Al 2 O 3), yttria (Y 2 O 3) or the like. 이 제2 절연막(16B)을 제1 절연막(16A)의 상층 측에 형성하는 것에 의해, 대기로부터의 불순물의 혼입에 대한 베리어 성이 우수한 스토퍼층을 형성할 수 있다. The first by forming the second insulating film (16B) on the upper side of the first insulating film (16A), it is possible to form the barrier property is excellent stopper layer for the incorporation of impurities from the atmosphere. 이에 의해, 트랜지스터 특성의 안정화를 도모할 수 있다. This makes it possible to stabilize the transistor characteristics.

또한, 제1 절연막(16A)을 금속 산화막으로 구성하고, 제2 절연막(16B)을 실리콘 산화막 또는 실리콘 질화막으로 구성하여도 무방하다. Further, a configuration is also mubang by the first insulating film a second insulating film (16B) configured to (16A) of a metal oxide film, and a silicon oxide film or silicon nitride film. 이러한 구성에 의해서도, 상술과 같은 효과를 얻는 것이 가능하다. Even by this configuration, it is possible to obtain the same effect as described above.

도 8(A), (B), 및 (C)는, 상술한 트랜지스터 소자(101)(전계 효과형 트랜지스터)의 제조 공정의 일부를 실시하기 위한 진공 처리 장치의 개략 구성도이다. Figure 8 (A), (B), and (C) is a schematic configuration of a vacuum processing apparatus for carrying out a part of the manufacturing process of the above-described transistor device 101 (field effect transistor), Fig. 또한, 도 6과 대응하는 부분에 대해서는 동일한 부호를 부여하고, 그 상세한 설명은 생략 한다. Further, given the same reference numerals to portions corresponding to Fig. 6, and the detailed description thereof will be omitted.

도 8(A)에 도시한 진공 처리 장치(203)는, 매엽형(클러스터형)의 진공 처리 장치이다. Also a vacuum processing apparatus 203 shown in 8 (A) is a vacuum processing apparatus of the sheet yeophyeong (clustered). 스팩터실(214)은, 활성층(15)을 구성하는 IGZO막(15F)을 성막하기 위한 스패터링 캐소드 Tc와, 스토퍼층(16)의 제1 절연막(16A)을 성막하기 위한 스패터링 캐소드 Ts1과, 스토퍼층(16)의 제2 절연막(16B)을 성막하기 위한 스패터링 캐소드 Ts2를 각각 구비하고 있다. Specific teosil 214, sputtering cathode Ts1 and for film formation of the IGZO film (15F) sputtering cathode Tc, and a first insulating film (16A) of the stopper layer 16 for forming the constituting the active layer 15 , and a second sputtering cathode Ts2 for film formation of the second insulating film (16B) of the stopper layer 16, respectively.

도 8(B) 및 (C)에 도시한 진공 처리 장치(204, 205)도 동일하게 매엽형(클러스터형)의 진공 처리 장치로 구성되어 있다. Figure 8 (B) and a vacuum processing apparatus (204, 205) shown in (C) is configured as a vacuum processing apparatus of the same sheet yeophyeong (clustered). 진공 처리 장치(204)는, IGZO막(15F)을 성막하기 위한 제1 스팩터실(214A)과, 스토퍼층 형성막(16F)(제1 절연막(16A) 및 제2 절연막(16B))을 성막하기 위한 제2 스팩터실(214B)을 구비하고 있다. The vacuum processing apparatus 204, forming an IGZO film (15F), the first specification teosil (214A), a stopper layer formed film (16F) (first insulating film (16A) and a second insulating film (16B)) for film formation of the and a second specific teosil (214B) for. 진공 처리 장치(205)는, IGZO막(15F)을 성막하기 위한 제1 스팩터실(214A)과, 스토퍼층(16)을 구성하는 제1 절연막(16A)을 성막하기 위한 제2 스팩터실(214B)과, 스토퍼층(16)을 구성하는 제2 절연막(16B)을 성막하기 위한 제3 스팩터실(214C)을 구비하고 있다. The vacuum processing apparatus 205, the second specific teosil (214B for film formation of the IGZO film (15F), the first specification teosil (214A), a first insulating film (16A) constituting the stopper layer 16 for forming the ) and, provided with a third specific teosil (214C) for film formation of the second insulating film (16B) constituting a stopper layer (16).

본 실시 형태에서도, 상술의 제1 실시 형태와 동일하게, IGZO막(15F)의 성막 후, IGZO막(15F)을 대기에 노출하지 않고 스토퍼층 형성막(16F)을 형성하는 것이 가능해진다. Also in this embodiment, it is possible to form the same, IGZO film after the film formation, IGZO film (15F) without exposing to the air layer formed in the stopper film (16F) of (15F) in the first embodiment described above. 이에 의해, IGZO막(15F)의 표면으로의 대기 중의 수분이나 불순물의 부착에 기인하는 막질의 열화를 방지할 수 있다. This makes it possible to prevent deterioration of the film quality due to adhesion of moisture or impurities from the atmosphere to the surface of the IGZO film (15F). 또한, IGZO막(15F)의 성막 후, 스토퍼층 형성막(16F)을 연속 성막하는 것이 가능해지므로, 스토퍼층 형성막(16F)의 성막에 필요한 공정 시간을 단축할 수 있어 생산성의 향상을 도모 할 수 있다. Also, IGZO the film formation of a film (15F), therefore possible to continuously forming the stopper layer formed film (16F), it is possible to shorten the processing time required for film formation of a stopper layer formed film (16F) to improve the productivity can.

또한, 진공 처리 장치(203)에 의하면, IGZO막(15F)의 성막 챔버 내에서 스토퍼층 형성막(16F)을 연속적으로 성막 할 수 있다. Further, according to the vacuum processing apparatus 203 it can be continuously formed by a stopper layer film formation (16F) in the film-forming chamber of the IGZO film (15F). 이에 의해, IGZO막(15F)의 성막 챔버로부터 기재(10)를 반출하지 않고 스토퍼층 형성막(16F)의 성막이 가능해지므로, 생산성의 향상을 보다 더 도모 할 수 있다. As a result, since the film formation of the IGZO film possible without exporting the substrate 10 from the film forming chamber of the (15F) forming a stopper layer film (16F), it can be more reduced than the improvement of the productivity.

<제3 실시 형태> <Third Embodiment>

도 9는, 본 발명의 제3 실시 형태를 나타내고 있다. 9 shows a third embodiment of the present invention. 또한, 도면에서 상술의 제1 및 제2 실시 형태와 대응하는 부분에 대해서는 동일한 부호를 부여하고, 그 상세한 설명은 생략한다. In addition, the same reference numerals for parts corresponding with the first and second embodiments described above in the drawing, and the detailed description thereof will be omitted.

본 실시 형태의 트랜지스터 소자(102)는, 제1 실시 형태와 동일한 공정을 통해 제조된다. A transistor device 102 according to one embodiment of the invention, is produced through the same process as in the first embodiment. 도시하는 트랜지스터 소자(102)는, 게이트 절연막(14)이 제1 게이트 절연막(14A)과, 제2 게이트 절연막(14B)의 다층 구조를 가지고 있는 점에서, 상술의 제2 실시 형태의 트랜지스터 소자(101)와 상이하다. Transistor device 102 illustrated, the gate insulating film 14, a second embodiment of a transistor device of the above in that it has a multi-layered structure of first gate insulating film (14A) and a second gate insulating film (14B) ( 101) and is different.

게이트 절연막은, 게이트 전극과 활성층의 사이의 전기적 절연을 확보하는 목적으로 형성된다. A gate insulating film is formed in order to ensure electrical insulation between the gate electrode and the active layer. 하지만, 실리콘 산화막으로 구성되는 게이트 절연막은, 기판(기재)으로부터의 불순물의 확산에 대한 베리어 성이 낮기 때문에, 게이트 절연막 내에서 기판으로부터의 불순물이 확산하는 것에 의해 소정의 절연 기능을 확보할 수 없는 경우가 있다. But it can not secure a predetermined isolation by, because the gate insulating film consisting of a silicon oxide film, the barrier property to the diffusion of impurities from the substrate (base material) is low, the impurity from the substrate in the gate insulating film diffusion if there is. 이 경우, 게이트 절연막에 소기의 절연 기능을 얻을 수 없게 됨으로써, 게이트 역치 전압의 어긋남이 발생하거나, 활성층과의 사이의 전기적 리크(leak)가 발생하거나 하는 우려가 있다. In this case, whereby the desired insulation can not get to the gate insulating film, a shift of the gate threshold voltage occurs or there is a possibility that electrical leakage (leak) occurs, or between the active layer.

때문에, 본 실시 형태에서는, 게이트 절연막(14)을, 금속 산화막으로 구성되는 제1 게이트 절연막(14A)과, 그 위에 형성되는 실리콘 산화막 또는 실리콘 질화막으로 구성되는 제2 게이트 절연막(14B)과의 2층 구조로 하였다. Therefore, in the present embodiment, two of the gate insulating film the first gate insulating film (14A) and a second gate insulating film (14B) consisting of a silicon oxide film or a silicon nitride film formed thereon is configured to 14, the metal oxide layer It was a layer structure. 제1 게이트 절연막(14A)으로 소기의 베리어 성을 확보하고, 제2 게이트 절연막(14B)으로 소기의 전기적 절연성을 확보한다. The securing of the desired barrier property to the first gate insulating film (14A), and the second to secure the expected electrical insulation 2 to the gate insulating film (14B).

제1 게이트 절연막(14A)은, 기판으로부터의 불순물의 확산에 대해서 베리어 성이 높은 절연성 금속 산화물이 이용된다. A first gate insulating film (14A) is a high barrier property insulating metal oxide is used for the diffusion of impurities from the substrate. 제1 게이트 절연막(14A)으로서는, 탄탈륨 산화물(TaOx), 알루미나(Al 2 O 3 ), 이트리아(Y 2 O 3 )등으로 구성할 수 있다. It is possible to configure the first as a gate insulating film (14A), tantalum oxide (TaOx), alumina (Al 2 O 3), yttria (Y 2 O 3) or the like. 이 제1 게이트 절연막(14A)을 제2 게이트 절연막(14B)의 하층 측에 형성하는 것에 의해, 기판으로부터의 불순물의 확산에 대한 베리어 성이 우수한 게이트 절연막을 형성할 수 있다. By forming the first gate insulating film (14A) on the lower layer side of the second gate insulating film (14B), it is possible to form the gate insulating film is excellent in barrier property to the diffusion of impurities from the substrate. 이에 의해, 소기의 트랜지스터 특성을 가지는 트랜지스터 소자를 안정적으로 제조하는 것이 가능해진다. As a result, it is possible to manufacture a transistor element having a desired transistor characteristics in a stable manner.

또한, 제1 게이트 절연막(14A)을 실리콘 산화막 또는 실리콘 질화막으로 구성하고, 제2 게이트 절연막(14B)을 금속 산화막으로 구성하여도 무방하다. The first is also mubang by configuring the gate insulating film (14A) of a silicon oxide film or silicon nitride film, and constitutes a second gate insulation film (14B) of a metal oxide film. 이러한 구성에 의해서도, 상술과 같은 효과를 얻을 수 있다. Even by this configuration, it is possible to obtain the same effect as described above.

도 10(A), (B), 및 (C)는, 상술한 트랜지스터 소자(102)(전계 효과형 트랜지스터)의 제조 공정의 일부를 실시하기 위한 진공 처리 장치의 개략 구성도이다. Figure 10 (A), (B), and (C) is a schematic configuration of a vacuum processing apparatus for carrying out a part of the manufacturing process of the above-described transistor device 102 (field effect transistor), Fig. 또한, 도 6 및 도 8과 대응하는 부분에 대해서는 동일한 부호를 부여하고, 그 상세한 설명은 생략한다. In addition, the same reference numerals for the parts corresponding with Figs. 6 and 8, and the detailed description thereof will be omitted.

도 10(A)에 도시한 진공 처리 장치(206)는, 매엽형(클러스터형)의 진공 처리 장치이다. A vacuum treatment apparatus 206 shown in Fig. 10 (A) is a vacuum processing apparatus of the sheet yeophyeong (clustered). 진공 처리 장치(206)는, 제1 게이트 절연막(14A)을 성막하기 위한 스팩터실(213A)과, 제2 게이트 절연막(14B)을 성막하기 위한 스팩터실(213B)의 2개의 스팩터실을 구비하고 있다. The vacuum processing apparatus 206, and a two-specific teosil of specific teosil (213A) and a specific teosil (213B) for film formation of the second gate insulating film (14B) for forming the first gate insulating film (14A) have. 스팩터실(213A)은, 제1 게이트 절연막(14A)을 성막하기 위한 스패터링 캐소드 Tg1를 구비하고, 스팩터실(213B)은, 제2 게이트 절연막(14B)을 성막하기 위한 스패터링 캐소드 Tg2를 구비하고 있다. Specific teosil (213A) includes: a first provided with a gate insulating film sputtering cathode Tg1 for film formation (14A), and the specific teosil (213B) is, the sputtering cathode having a Tg2 for the second film forming the gate insulating film (14B) and. 활성층을 구성하는 IGZO막(15F)과 스토퍼층(16)을 구성하는 제1 및 제2 절연막(16A, 16B)을 성막하기 위한 스팩터실은, 공통의 스팩터실(214)로 구성되어 있다. It consists IGZO film (15F) and first and second insulating films (16A, 16B) is teosil specification, common specification teosil 214 for film formation of the layer constituting the stopper 16, which configure the active layer.

도 10(B) 및 (C)에 도시하는 진공 처리 장치(207, 208)도 동일하게, 매엽형(클러스터형)의 진공 처리 장치로 구성되어 있다. Figure 10 (B) and the same vacuum processing apparatus (207, 208) shown in (C), consists of a vacuum processing apparatus of the sheet yeophyeong (clustered). 진공 처리 장치(207)는, 게이트 절연막(14)을 구성하는 제1 및 제2 게이트 절연막(14A, 14B)을 성막하기 위한 제1 스팩터실(213)과, 활성층(15)을 구성하는 IGZO막(15F)을 성막하기 위한 제2 스팩터실(214A)과, 스토퍼층(16)을 구성하는 제1 및 제2 절연막(16A, 16B)을 성막하기 위한 제3 스팩터실(214B)을 구비하고 있다. The vacuum processing apparatus 207, the first specific teosil 213 for forming the first and second gate insulating films (14A, 14B) constituting the gate insulation film 14 and, IGZO film that constitutes the active layer 15 claim is provided with a third specific teosil (214B) for film formation of the second specific teosil (214A) and the first and second insulating films (16A, 16B) constituting a stopper layer (16) for film formation (15F) . 진공 처리 장치(208)는, 제1 게이트 절연막(14A)을 성막하기 위한 제1 스팩터실(213A)과, 제2 게이트 절연막(14B)을 성막하기 위한 제2 스팩터실(213B)과, IGZO막(15F)을 성막하기 위한 제3 스팩터실(214A)과, 제1 절연막(16A)을 성막하기 위한 제4 스팩터실(214B)과, 제2 절연막(16B)을 성막하기 위한 제5 스팩터실(214C)을 구비하고 있다. The vacuum processing apparatus 208, the first specific teosil (213A) for film formation of the gate insulating film (14A) and a second first and second specific teosil (213B) for film formation of the gate insulating film (14B), IGZO film the third specification teosil (214A) and a first fifth-specific teosil for film formation of the first insulating film (16A) fourth specification teosil (214B), and a second insulating film (16B) for film formation for film formation (15F) ( and it has a 214C).

본 실시 형태에서도, 상술의 제1, 제2 실시 형태와 동일하게, IGZO막(15F)의 성막 후, IGZO막(15F)을 대기에 노출하지 않고 스토퍼층 형성막(16F)을 형성하는 것이 가능해진다. Also in this embodiment, it is possible to form the first and second embodiments in the same manner, IGZO film formed after, IGZO film (15F) without exposure to the air forming a stopper layer film (16F) of (15F) of the above-described it becomes. 이에 의해, IGZO막(15F)의 표면으로의 대기 중의 수분이나 불순물의 부착에 기인하는 막질의 열화를 방지할 수 있다. This makes it possible to prevent deterioration of the film quality due to adhesion of moisture or impurities from the atmosphere to the surface of the IGZO film (15F). 또한, IGZO막(15F)의 성막 후, 스토퍼층 형성막(16F)을 연속 성막 하는 것이 가능해지므로, 스토퍼층 형성막(16F)의 성막에 필요한 공정 시간을 단축할 수 있어 생산성의 향상을 도모 할 수 있다. Also, IGZO the film formation of a film (15F), therefore possible to continuously forming the stopper layer formed film (16F), it is possible to shorten the processing time required for film formation of a stopper layer formed film (16F) to improve the productivity can.

또한, 진공 처리 장치(208)에 의하면, 게이트 절연막(14)을 스패터링법으로 성막하도록 하고 있으므로, CVD 프로세스에 필요하게 되는 원료 가스의 도입계나 배기가스의 제해 설비가 불필요해진다. Further, according to the vacuum processing apparatus 208, since the gate insulating film 14 to the film formation by sputtering, it is required that the introduction of harm-elimination equipment based or exhaust gas of the raw material gas which is required in the CVD process. 이에 의해, 설비 코스트의 저감과 프로세스의 크린화를 도모하는 것이 가능해진다. As a result, it is possible to reduce the clean screen and of the reduction process in the equipment cost.

<제4 실시 형태> <Embodiment 4>

도 11(A), (B), 및 (C)는 본 발명의 제4 실시 형태에 의한 전계 효과형 트랜지스터의 제조 장치의 개략 구성도이다. Figure 11 (A), (B), and (C) is a structural overview of a manufacturing apparatus of the field effect transistor according to the fourth embodiment of the present invention. 본 실시 형태에서는, 해당 제조 장치가 인라인 형의 진공 처리 장치로 구성된 예에 대해 설명한다. In this embodiment, a description will be given of the example manufacturing apparatus is comprised of a vacuum processing apparatus of the line type.

또한, 진공 처리 장치는, 기판을 수평 방향으로 가로누임시킨 자세로 반송하는 횡형이라도 무방하고, 기판을 대략 직립시킨 자세로 반송하는 종형이라도 무방하다. Further, the vacuum processing apparatus, any lateral mubang returned to the horizontal posture in which nuim the substrate in the horizontal direction, and is returned to the vertically long mubang any position which substantially upright substrate. 기판(기재) 사이즈가 대형인 경우, 종형의 쪽이 설치 면적의 저감을 도모할 수 있다는 점에서 유리하다. When the substrate (base material) with a large size, it is advantageous in that the vertical side can be reduced in installation area. 또한, 기재(10)에 대한 성막은, 처리실 내를 기재를 반송하는 과정에서 성막하는 통과 성막이라도 무방하고, 처리실 내에서 기재를 정지시킨 상태로 성막하는 정지(靜止) 성막(정지(停止) 성막) 중 어느 방식을 채용하여도 무방하다. Further, the film formation on the base material 10 has a treatment chamber within the passage of the film formation in the course of conveying the substrate film formation even mubang and stopped for film formation in a state stopping the substrate in the processing chamber (靜止) film (stop (停止) deposition ) it is also of mubang by employing any method.

도 11(A)에 도시한 진공 처리 장치(301)는, 로드실(311), 제1 가열실(312), CVD실(313), 버퍼실(314), 제1 스팩터실(315), 제2 가열실(316), 제2 스팩터실(317),및 언로드실(318)을 구비하고 있다. A vacuum treatment apparatus 301 shown in FIG. 11 (A), the load chamber 311, a first heating chamber (312), CVD chamber 313, a buffer chamber 314, the first specific teosil 315, claim 2 is provided with a heating chamber 316, the second specific teosil 317, and the unload chamber 318. 진공 처리 장치(301)는 도시하지 않았지만, 기재(10)를 각 처리실로 반송하기 위한 반송 기구가 설치되어 있고, 해당 반송 기구는, 로드실(311)으로부터 언로드실(318)로 향하여 기재(10)를 각 처리실로 반송한다. Although not shown in the vacuum processing apparatus 301, the base material 10, and a transport mechanism for conveying to each processing chamber is provided, the conveying mechanism, the base face from the load chamber 311 to the unload chamber 318. (10 ) to be conveyed to each processing chamber. 인접하는 처리실의 사이에는 도시하지 않았지만 게이트 밸브 등의 밸브 기구가 개재되고 있고, 기재의 반송시에 필요한 게이트가 개방된다. Between the processing chamber adjacent had a valve mechanism such as a gate valve interposed Although not shown, the gate is opened when necessary for transport of the substrate. 각 처리실은, 모두 소정의 진공도에 유지되고 있고, 처리실(311~318) 사이에서의 기재(10)의 이재가 진공 분위기 중에서 실행되도록 한다. Each treatment chamber is such that all the different materials of the substrate 10 in between, and is maintained at a predetermined degree of vacuum and the processing chamber (311-318) running in a vacuum atmosphere.

전형적으로는, 게이트 전극(11)이 형성된 기재(10)(도 1(F) 참조)는, 로드실(311)로 반입된다. Typically, the substrate gate electrode 11 is formed (10) (see Fig. 1 (F)) is then imported into the load chamber 311. 로드실(311)에 반입된 기재(10)는, 제1 가열실(312)로 반송된다. A conveyed substrate in the load chamber 311 (10), is fed to the first heating chamber (312). 제1 가열실(312)에서, 기재(10)는 가열 처리되고, 표면에 부착 또는 흡착된 수분 등이 제거된다. In the first heating chamber 312, the substrate 10 is heat-treated, such as on or adsorbed water is removed. 기재(10)는, 가열 후, CVD실(313)로 반송되고, CVD실(313)에서 게이트 절연막(14)이 성막된다(도 2(A)). The base material 10 is, after heating, is returned to the CVD chamber 313, the gate insulating film 14, the CVD chamber 313 is deposited (FIG. 2 (A)). 게이트 절연막(14)의 성막 후, 기재(10)는 버퍼실(314)을 통해 제1 스팩터실(314)로 반송되고, 제1 스팩터실(314)에서 IGZO막(15F)이 성막된다. The film formation of the gate insulating film 14, the substrate 10 is conveyed to the first specification teosil 314 through the buffer chamber 314, the first IGZO film (15F) in the first specification teosil 314 is deposited. IGZO막(15F)의 성막 후, 기재(10)는 제2 가열실(316)로 반송되고, 제2 가열실(316)에서 IGZO막(15F)에 대해 소정의 트랜지스터 특성을 부여하기 위한 열처리를 한다. The film formation of the IGZO film (15F), the substrate 10 is a heat treatment for imparting the second being fed to the heating chamber 316, a second predetermined transistor characteristics for the IGZO film (15F) in the heating chamber 316, do. 기재(10)는, 가열 후, 제2 스팩터실(317)로 반송되고, 제2 스팩터실(317)에서 스토퍼층 형성막(16F)이 성막된다(도 2(B)). The base material 10 is, after heating, the second being fed to the specification teosil 317, the second specific teosil 317 stopper layer film formation (16F) in is deposited (Fig. 2 (B)). 스토퍼층 형성막(16F)의 형성 후, 기재(10)는 언로드실(318)로 반송되고, 진공 처리 장치(301) 외부로 반출된다. After the formation of a stopper layer formed film (16F), the substrate 10 is conveyed to the unload chamber 318 and is taken out to the outside of the vacuum processing apparatus 301.

버퍼실(314)은, CVD실(313)과 제1 스팩터실(315)과의 사이의 분위기 절연을 확보할 목적으로 설치되어 있다. The buffer chamber 314, is provided for the purpose of securing insulation between the atmosphere in the CVD chamber 313 and the first specific teosil 315. 즉, 일반적으로 CVD실은 스팩터실에 비해 저진공하에서 처리되는 것과 함께 분위기 가스도 상이하다. That is, in general, is also different from the atmospheric gas with those treated under low vacuum than the CVD chamber teosil specification. 이 때문에, 인라인식의 진공 처리 장치에서 CVD실과 스팩터실을 인접하여 배치하는 경우, CVD실 내의 분위기가 스팩터 실 내로 유출 함으로써, 스팩터실 내가 오염된다. For this reason, the case wherein the adjacent CVD chamber specification teosil in the vacuum processing apparatus of the in-line type, since the atmosphere in the CVD chamber outflow into the room's factor, specific teosil I is contaminated. 이를 억제하기 위해, CVD실과 스팩터실의 사이에 이들 처리실 보다 고진공도로 유지된 버퍼실을 개재 시킴으로써, CVD실과 스팩터실의 사이에서의 분위기의 크로스 토크를 방지하도록 하고 있다. In order to suppress this, and by interposing the buffer chamber maintaining high degree than those of the CVD chamber and the treatment chamber between teosil specification, so as to prevent crosstalk between the CVD chamber and the atmosphere in the specification teosil.

도 11(B)에 도시하는 진공 처리 장치(302)는, 스토퍼층(16)이 제1 절연막(16A)과 제2 절연막(16B)의 2층 구조로 구성되고, 상술한 제2 실시 형태와 관련되는 트랜지스터 소자(101)(도 7)의 제작에 이용된다. The vacuum processing apparatus 302 shown in Fig. 11 (B), the stopper layer 16 is composed of a two-layer structure of a first insulating film (16A) and a second insulating film (16B), and the above-described second embodiment, is used in the making of the transistor element 101 (FIG. 7) according to. 즉, 진공 처리 장치(302)는, 제1 절연막(16A)를 성막하기 위한 스팩터실(317A)과, 제2 절연막(16B)을 성막하기 위한 스팩터실(317B)을 구비하고 있다. That is, the vacuum processing apparatus 302, and has a specific teosil (317A) and a specific teosil (317B) for film formation of the second insulating film (16B) for film formation of the first insulating film (16A).

도 11(C)에 도시하는 진공 처리 장치(303)는, 게이트 절연막(14)이 제1 게이트 절연막(14A)과 제2 게이트 절연막(14B)의 2층 구조로 구성되고, 스토퍼층(16)이 제1 절연막(16A)과 제2 절연막(16B)의 2층 구조로 구성되며, 상술한 제3 실시 형태와 관련되는 트랜지스터 소자(102)(도 9)의 제작에 이용된다. FIG vacuum processing apparatus 303 shown in 11 (C), the gate insulating film 14 is composed of a two-layer structure of first gate insulating film (14A) and the second gate insulating film (14B), the stopper layer 16 this consists of a two-layer structure of a first insulating film (16A) and a second insulating film (16B), and is used in the making of the transistor element 102 (FIG. 9) according to the above-described third embodiment. 즉, 진공 처리 장치(303)는, 제1 게이트 절연막(14A)을 성막하기 위한 스팩터실(313A)과, 제2 게이트 절연막(14A)을 성막하기 위한 스팩터실(313B)과, 제1 절연막(16A)을 성막하기 위한 스팩터실(317A)과, 제2 절연막(16B)을 성막하기 위한 스팩터실(317B)을 구비하고 있다. That is, the vacuum processing apparatus 303, the first gate insulating film (14A) specification teosil (313B) for film formation of the specific teosil (313A) and a second gate insulating film (14A) for film formation of the first insulating film ( 16A) to be provided with a specific teosil (317B) for film formation of the specific teosil (317A) and a second insulating film (16B) for film formation.

본 실시 형태에서도, 상술의 제1, 제2 실시 형태와 동일하게, IGZO막(15F)의 성막 후, IGZO막(15F)을 대기에 노출하지 않고 스토퍼층 형성막(16F)을 형성하는 것이 가능해진다. Also in this embodiment, it is possible to form the first and second embodiments in the same manner, IGZO film formed after, IGZO film (15F) without exposure to the air forming a stopper layer film (16F) of (15F) of the above-described it becomes. 이에 의해, IGZO막(15F)의 표면으로의 대기 중의 수분이나 불순물의 부착에 기인하는 막질의 열화를 방지할 수 있다. This makes it possible to prevent deterioration of the film quality due to adhesion of moisture or impurities from the atmosphere to the surface of the IGZO film (15F). 또한, IGZO막(15F)의 성막 후, 스토퍼층 형성막(16F)을 연속 성막 하는 것이 가능해지므로, 스토퍼층 형성막(16F)의 성막에 필요한 공정 시간을 단축할 수 있어 생산성의 향상을 도모 할 수 있다. Also, IGZO the film formation of a film (15F), therefore possible to continuously forming the stopper layer formed film (16F), it is possible to shorten the processing time required for film formation of a stopper layer formed film (16F) to improve the productivity can.

또한, 진공 처리 장치(303)에 의하면, 게이트 절연막(14)을 스패터링법으로 성막하도록 하고 있으므로, CVD 프로세스에 필요하게 되는 원료 가스의 도입계나 배기가스의 제해 설비가 불필요해진다. Further, according to the vacuum processing apparatus 303, since the gate insulating film 14 to the film formation by sputtering, it is required that the introduction of harm-elimination equipment based or exhaust gas of the raw material gas which is required in the CVD process. 이에 의해, 설비 코스트의 저감과 프로세스의 크린화를 도모하는 것이 가능해진다. As a result, it is possible to reduce the clean screen and of the reduction process in the equipment cost. 아울러, 게이트 절연막(14)을 스패터링법으로 성막하도록 하고 있으므로, 활성층을 성막하기 위한 스팩터실과의 사이에 버퍼실을 설치할 필요를 없앨 수 있다. In addition, since the gate insulating film 14 to the film formation by sputtering, it is possible to eliminate the need to provide a buffer chamber between the factory's chamber for film formation of the active layer.

이상, 본 발명의 실시 형태에 대해 설명하였지만, 물론 본 발명은 이에 한정되지 않고, 본 발명의 기술적 사상에 근거하여 다양한 변형이 가능하다. Above has been described for the embodiment of the present invention, of course, the present invention is not limited to this, and various modifications are possible based on the technical concept of the present invention.

예컨대 이상의 실시 형태에서는, 보텀 게이트형의 전계 효과형 트랜지스터의 제조 방법을 예를 들어 설명하였지만, 이에 한정하지 않고, 탑 게이트형의 전계 효과형 트랜지스터의 제조 방법으로 본 발명은 적용 가능하다. In the example, the present preferred embodiment, a method of manufacturing the bottom-gate type field effect transistor has been described, for example, without limitation, the present invention method for producing the field-effect transistor of the top gate type is applicable.

또한, 이상의 제3, 제4 실시 형태에서는, 게이트 절연막(14)을 구성하는 제1 게이트 절연막(14A) 및 제2 게이트 절연막(14B)을 각각 스패터링법으로 성막하는 예에 대해 설명하였다. Further, in the above third and fourth embodiments have been described for example, each formed by sputtering a gate insulating film 14, the first gate insulating film (14A) and a second gate insulating film (14B) constituting the. 이에 한정되지 않고, 제1 및 제2 게이트 절연막(14A, 14B) 중 적어도 1층을 CVD법으로 성막하도록 하여도 무방하다. Not limited to this, it is also mubang so as to forming the at least one layer of the first and second gate insulating films (14A, 14B) by a CVD method.

아울러, 게이트 절연막(14)은 실리콘 산화막 또는 실리콘 질화막의 단층막으로 구성되는 예에 한정되지 않고, 예컨대 게이트 절연막을 실리콘 산화막과 실리콘 질화막의 적층막으로 구성하는 것도 가능하다. In addition, the gate insulating film 14, it is also possible to configure, for example, the gate insulating film is not limited to the example consisting of a single layer film of a silicon oxide film or silicon nitride film in the lamination film of a silicon oxide film and a silicon nitride film.

10 기재 10 listed
11 게이트 전극 11 gate electrode
14 게이트 절연막 14 gate insulating film
14A 제1 게이트 절연막 The first gate insulating film 14A
14B 제2 게이트 절연막 A second gate insulating film 14B
15 활성층 15 active
15F IGZO막 15F IGZO film
16 스토퍼층 16-stopper layer
16A 제1 절연막 16A first insulating layer
16B 제2 절연막 16B the second insulating film
16F 스토퍼층 형성막 16F forms a stopper layer film
17(17S, 17D) 소스/드레인 전극 17 (17S, 17D) source / drain electrodes
100, 101, 102 트랜지스터 소자(전계 효과형 트랜지스터) 100, 101, 102 transistor elements (field effect transistors)
201~208, 301~303 진공 처리 장치 201 ~ 208, 301 ~ 303 vacuum processing apparatus

Claims (9)

  1. 기재 상에, In-Ga-Zn-O계 조성을 가지는 활성층을 스패터링법에 의해 형성하고, An active layer having on a base material, In-Ga-Zn-O-based composition is formed by a spattering method,
    상기 활성층 상에, 실리콘 산화막 또는 실리콘 질화막과 절연성의 금속 산화막과의 적층 구조를 가지고, 상기 활성층에 대한 에천트로부터 상기 활성층을 보호하는 스토퍼층을, 상기 활성층을 대기에 노출시키지 않고 스패터링법에 의해 형성하며, On the active layer, has a layered structure of the silicon oxide film or a silicon nitride film and the insulating metal oxide film, the from the etchant for the active layer, a stopper layer for protecting the active layer, the sputtering method, without exposing the active layer to the air and it formed by,
    상기 활성층과 상기 스토퍼층을 덮도록 금속막을 형성하고, And forming a metal film so as to cover the active layer and the stopper layer,
    상기 스토퍼층을 에칭 스토퍼로서 상기 금속막을 웨이트 에칭하여 소스 전극과 드레인 전극을 형성하며, And forming a source electrode and a drain electrode by etching the metal film weights to the stopper layer as an etching stopper,
    상기 스토퍼층을 마스크로서 상기 활성층을 에칭하는, Etching the active layer to the stopper layer as a mask,
    전계 효과형 트랜지스터의 제조 방법. The method for producing a field effect transistor.
  2. 제1항에 있어서, According to claim 1,
    상기 스토퍼층을 형성하는 공정은, The step of forming the stopper layer,
    상기 활성층을 형성한 후, 상기 활성층의 성막 챔버 내에서 상기 스토퍼층을 연속적으로 성막하는, After the formation of the active layer, a continuous film formed by the stopper layer in the deposition chamber of said active layer,
    전계 효과형 트랜지스터의 제조 방법. The method for producing a field effect transistor.
  3. 제1항에 있어서, According to claim 1,
    상기 스토퍼층을 형성하는 공정은, The step of forming the stopper layer,
    상기 활성층 상에, 실리콘 산화막 또는 실리콘 질화막으로 구성되는 제1 절연막을 스패터링법에 의해 형성하는 공정과, A step of on the active layer, forming a first insulating film consisting of a silicon oxide film or a silicon nitride film by a spattering method and,
    상기 제1 절연막 상에, 금속 산화막으로 구성되는 제2 절연막을 스패터링법에 의해 형성하는 공정을 포함하는, On the first insulating film, and a step of forming by sputtering the second insulating film consisting of a metal oxide film,
    전계 효과형 트랜지스터의 제조 방법. The method for producing a field effect transistor.
  4. 제1항에 있어서, According to claim 1,
    상기 스토퍼층을 형성하는 공정은, The step of forming the stopper layer,
    상기 활성층 상에, 금속 산화막으로 구성되는 제1 절연막을 스패터링법에 의해 형성하는 공정과, A first insulating film on the active layer consisting, of a metal oxide film and the step of forming by a sputtering method,
    상기 제1 절연막 상에, 실리콘 산화막 또는 실리콘 질화막으로 구성되는 제2 절연막을 스패터링법에 의해 형성하는 공정을 포함하는, On the first insulating film, a step of the second insulating film consisting of a silicon oxide film or a silicon nitride film formed by a spattering method,
    전계 효과형 트랜지스터의 제조 방법. The method for producing a field effect transistor.
  5. 제1항에 있어서, According to claim 1,
    상기 스토퍼층을 형성하는 공정은, The step of forming the stopper layer,
    동일 챔버 내에서 상기 실리콘 산화막 또는 상기 실리콘 질화막과 상기 금속 산화막을 연속적으로 성막하는, A continuous film formed by the silicon oxide film or the silicon nitride film and the metal oxide layer in the same chamber,
    전계 효과형 트랜지스터의 제조 방법. The method for producing a field effect transistor.
  6. 제5항에 있어서, 6. The method of claim 5,
    상기 스토퍼층을 형성하는 공정은, The step of forming the stopper layer,
    상기 활성층을 형성한 후, 상기 활성층의 성막 챔버 내에서 상기 스토퍼층을 연속적으로 성막하는, After the formation of the active layer, a continuous film formed by the stopper layer in the deposition chamber of said active layer,
    전계 효과형 트랜지스터의 제조 방법. The method for producing a field effect transistor.
  7. 제1항에 있어서, According to claim 1,
    상기 기재는 게이트 전극을 포함하고, The substrate includes a gate electrode,
    상기 활성층을 형성하기 전에, 상기 게이트 전극을 피복하는 게이트 절연막을 더 형성하는, Before forming the active layer, and further forming a gate insulating film covering the gate electrode,
    전계 효과형 트랜지스터의 제조 방법. The method for producing a field effect transistor.
  8. 제7항에 있어서, The method of claim 7,
    상기 게이트 절연막을 형성하는 공정은, The step of forming the gate insulating film,
    상기 게이트 절연막을 스패터링법에 의해 형성하는, That the gate insulating film formed by a spattering method,
    전계 효과형 트랜지스터의 제조 방법. The method for producing a field effect transistor.
  9. 제7항에 있어서, The method of claim 7,
    상기 게이트 절연막을 형성하는 공정은, The step of forming the gate insulating film,
    상기 게이트 전극 상에, 금속 산화막으로 구성되는 제1 게이트 절연막을 형성하는 공정과, A step of on the gate electrode, forming a first gate insulating film consisting of a metal oxide film,
    상기 제1 게이트 절연막 상에, 실리콘 산화막 또는 실리콘 질화막으로 구성되는 제2 게이트 절연막을 형성하는 공정을 포함하는, On the first gate insulating film, including a step of forming a second gate insulating film consisting of a silicon oxide film or a silicon nitride film,
    전계 효과형 트랜지스터의 제조 방법. The method for producing a field effect transistor.
KR1020137005674A 2008-08-29 2009-08-26 Method and device for manufacturing field-effect transistor KR101273143B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JPJP-P-2008-222233 2008-08-29
JP2008222233 2008-08-29
PCT/JP2009/064842 WO2010024279A1 (en) 2008-08-29 2009-08-26 Method and device for manufacturing field-effect transistor

Publications (2)

Publication Number Publication Date
KR20130029454A KR20130029454A (en) 2013-03-22
KR101273143B1 true KR101273143B1 (en) 2013-06-17

Family

ID=41721446

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020117003057A KR20110028393A (en) 2008-08-29 2009-08-26 Method and device for manufacturing field-effect transistor
KR1020137005674A KR101273143B1 (en) 2008-08-29 2009-08-26 Method and device for manufacturing field-effect transistor

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020117003057A KR20110028393A (en) 2008-08-29 2009-08-26 Method and device for manufacturing field-effect transistor

Country Status (5)

Country Link
JP (1) JP5417332B2 (en)
KR (2) KR20110028393A (en)
CN (1) CN102165570A (en)
TW (1) TWI514478B (en)
WO (1) WO2010024279A1 (en)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011135987A1 (en) 2010-04-28 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5557595B2 (en) * 2010-05-14 2014-07-23 富士フイルム株式会社 A manufacturing method of an electronic device, a thin film transistor, an electro-optical device and sensor
KR101293130B1 (en) 2010-05-28 2013-08-12 엘지디스플레이 주식회사 Array substrate and method of fabricating the same
JP2011249674A (en) * 2010-05-28 2011-12-08 Fujifilm Corp Thin-film transistor and method of manufacturing the same
WO2011158703A1 (en) 2010-06-18 2011-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102403225B (en) * 2010-09-07 2013-08-14 无锡华润上华半导体有限公司 Manufacturing method and device of channel double-diffusion metal oxide semiconductor
JP5782695B2 (en) * 2010-09-29 2015-09-24 凸版印刷株式会社 TFT, an image display device having a TFT, a method of manufacturing a thin film transistor, a method of manufacturing an image display device
JP5668917B2 (en) 2010-11-05 2015-02-12 ソニー株式会社 Thin film transistor and a manufacturing method thereof
JP5766467B2 (en) 2011-03-02 2015-08-19 株式会社東芝 A thin film transistor and a manufacturing method thereof, a display device
KR20130087354A (en) 2012-01-27 2013-08-06 주식회사 유피케미칼 Indium-containing oxide film and producing method thereof
CN102646717B (en) * 2012-02-29 2015-01-21 京东方科技集团股份有限公司 Array substrate, manufacturing method thereof and display device
TWI600157B (en) * 2012-11-16 2017-09-21 Semiconductor Energy Lab Semiconductor device
CN103000694B (en) * 2012-12-13 2015-08-19 京东方科技集团股份有限公司 A thin film transistor and a manufacturing method of an array substrate and a display device
CN105514127A (en) * 2016-02-25 2016-04-20 昆山龙腾光电有限公司 Oxide thin-film transistor array substrate, production method thereof and liquid crystal display panel
CN107564809A (en) * 2017-08-04 2018-01-09 深圳市华星光电半导体显示技术有限公司 Etching solution for IGZO film and etching method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005285890A (en) 2004-03-29 2005-10-13 Casio Comput Co Ltd Zinc oxide processing method
JP2007073705A (en) 2005-09-06 2007-03-22 Canon Inc Oxide-semiconductor channel film transistor and its method of manufacturing same
JP2007123861A (en) 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd Semiconductor device and its manufacturing method
JP2007220818A (en) 2006-02-15 2007-08-30 Casio Comput Co Ltd Thin-film transistor and manufacturing method thereof

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01125978A (en) * 1987-11-11 1989-05-18 Hitachi Ltd Manufacture of thin film transistor
JPH03148136A (en) * 1989-11-02 1991-06-24 Matsushita Electric Ind Co Ltd Semiconductor element and manufacture thereof
JP2913737B2 (en) * 1990-03-14 1999-06-28 富士通株式会社 A method of manufacturing a thin film transistor
JP3054187B2 (en) * 1990-11-09 2000-06-19 株式会社半導体エネルギー研究所 The method for manufacturing a insulated gate semiconductor device
JPH05160152A (en) * 1991-12-05 1993-06-25 Fujitsu Ltd Manufacture of film transistor
JPH06188422A (en) * 1992-12-18 1994-07-08 Fuji Xerox Co Ltd Thin-film transistor
JP3429957B2 (en) * 1996-08-28 2003-07-28 松下電器産業株式会社 Sputtering method and apparatus
JP2001257350A (en) * 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd Semiconductor device and its preparation method
JP4870403B2 (en) * 2005-09-02 2012-02-08 カシオ計算機株式会社 Manufacturing method of thin film transistor
WO2007040194A1 (en) * 2005-10-05 2007-04-12 Idemitsu Kosan Co., Ltd. Tft substrate and method for manufacturing tft substrate
JP4609797B2 (en) * 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 Thin film device and manufacturing method thereof
JP5305630B2 (en) * 2006-12-05 2013-10-02 キヤノン株式会社 Method of manufacturing a bottom-gate thin film transistor manufacturing method and a display device
US7875559B2 (en) * 2007-01-09 2011-01-25 Electronics And Telecommunications Research Institute Method of manufacturing P-type ZnO semiconductor layer using atomic layer deposition and thin film transistor including the P-type ZnO semiconductor layer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005285890A (en) 2004-03-29 2005-10-13 Casio Comput Co Ltd Zinc oxide processing method
JP2007073705A (en) 2005-09-06 2007-03-22 Canon Inc Oxide-semiconductor channel film transistor and its method of manufacturing same
JP2007123861A (en) 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd Semiconductor device and its manufacturing method
JP2007220818A (en) 2006-02-15 2007-08-30 Casio Comput Co Ltd Thin-film transistor and manufacturing method thereof

Also Published As

Publication number Publication date
JP5417332B2 (en) 2014-02-12
TWI514478B (en) 2015-12-21
WO2010024279A1 (en) 2010-03-04
JPWO2010024279A1 (en) 2012-01-26
KR20130029454A (en) 2013-03-22
CN102165570A (en) 2011-08-24
TW201017774A (en) 2010-05-01
KR20110028393A (en) 2011-03-17

Similar Documents

Publication Publication Date Title
CN104465394B (en) The method of manufacturing a semiconductor device and a semiconductor device
US7547591B2 (en) Semiconductor device
JP5789685B2 (en) Semiconductor device
US9331208B2 (en) Oxide semiconductor film and semiconductor device
EP2172804B1 (en) Display device
JP5975969B2 (en) A method for manufacturing a semiconductor device
JP5213422B2 (en) Oxide semiconductor device and a display device using the same having an insulating layer
KR101035771B1 (en) Oxide semiconductor device and the method of manufacturing
JP5584960B2 (en) Thin film transistor and a display device
JP5564212B2 (en) The method for manufacturing a semiconductor device, and semiconductor device
US9859437B2 (en) Thin-film transistor, method of manufacturing the same, and display device
US8530273B2 (en) Method of making oxide thin film transistor array
KR101398332B1 (en) Semiconductor thin film and method for manufacturing same, and thin film transistor
US8513661B2 (en) Thin film transistor having specified transmittance to light
JP4609797B2 (en) Thin film device and manufacturing method thereof
US20070057261A1 (en) Transparent thin film transistor (TFT) and its method of manufacture
US20150108477A1 (en) Thin film transistor with protective film having oxygen transmission and disturbance films and method of manufacturing same
JP5766832B2 (en) Semiconductor device
JP5933656B2 (en) Semiconductor device
KR101489652B1 (en) Thin film transistor array substrate and method of fabricating the same
US20080108177A1 (en) Semiconductor Device
US7863607B2 (en) Thin film transistor array panel and manufacturing method thereof
JP5627071B2 (en) A method for manufacturing a semiconductor device
US8101947B2 (en) System and method for manufacturing a thin-film device
US20140264321A1 (en) Method of Fabricating IGZO by Sputtering in Oxidizing Gas

Legal Events

Date Code Title Description
A201 Request for examination
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160510

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170207

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180503

Year of fee payment: 6