KR101256674B1 - Thin film transistor and method for fabricating thereof and method for fabricating liquid crystal display device having thereof - Google Patents
Thin film transistor and method for fabricating thereof and method for fabricating liquid crystal display device having thereof Download PDFInfo
- Publication number
- KR101256674B1 KR101256674B1 KR1020060057742A KR20060057742A KR101256674B1 KR 101256674 B1 KR101256674 B1 KR 101256674B1 KR 1020060057742 A KR1020060057742 A KR 1020060057742A KR 20060057742 A KR20060057742 A KR 20060057742A KR 101256674 B1 KR101256674 B1 KR 101256674B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- forming
- substrate
- film
- electrode
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 59
- 239000010409 thin film Substances 0.000 title claims abstract description 35
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 13
- 239000010408 film Substances 0.000 claims abstract description 83
- 239000000758 substrate Substances 0.000 claims abstract description 46
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 30
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 30
- 239000010703 silicon Substances 0.000 claims abstract description 30
- 239000007788 liquid Substances 0.000 claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 claims abstract description 27
- 229910052751 metal Inorganic materials 0.000 claims abstract description 26
- 239000002184 metal Substances 0.000 claims abstract description 26
- 238000000137 annealing Methods 0.000 claims abstract description 16
- 238000005530 etching Methods 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 89
- 238000003860 storage Methods 0.000 claims description 22
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 6
- 230000001678 irradiating effect Effects 0.000 claims description 6
- CVLHDNLPWKYNNR-UHFFFAOYSA-N pentasilolane Chemical compound [SiH2]1[SiH2][SiH2][SiH2][SiH2]1 CVLHDNLPWKYNNR-UHFFFAOYSA-N 0.000 claims description 4
- 239000011241 protective layer Substances 0.000 claims description 4
- 239000005368 silicate glass Substances 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims 4
- 238000002161 passivation Methods 0.000 claims 2
- 238000000059 patterning Methods 0.000 claims 2
- 230000000694 effects Effects 0.000 abstract description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 229920005591 polysilicon Polymers 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 238000005137 deposition process Methods 0.000 description 8
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 229910004205 SiNX Inorganic materials 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
Abstract
본 발명은 박막 트랜지스터에 관한 것으로, 특히 박막 트랜지스터의 채널층 을 잉크젯 방식으로 형성하여 제조 공정을 단순화한 박막 트랜지스터, 그 제조방법 및 이를 구비한 액정표시장치 제조방법을 개시한다. 개시된 본 발명의 박막트랜지스터 제조방법은, 기판 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극이 형성된 기판의 전면에 게이트 절연막을 형성하고, 계속해서 금속막과 도전막을 형성하는 단계; 상기 금속막과 도전막을 식각하여 소스/드레인 전극 및 오믹 콘택층을 동시에 형성하는 단계; 상기 소스/드레인 전극 사이의 채널 영역에 액상 실리콘막을 형성하는 단계; 및 상기 액상실리콘막이 형성된 기판에 어닐링 공정을 진행하여 채널층을 형성하는 단계를 포함한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor, and more particularly, to a thin film transistor, a method of manufacturing the same, and a method of manufacturing a liquid crystal display device having the same, by forming a channel layer of the thin film transistor by an inkjet method. The disclosed method of manufacturing a thin film transistor includes forming a gate electrode on a substrate; Forming a gate insulating film on the entire surface of the substrate on which the gate electrode is formed, and subsequently forming a metal film and a conductive film; Etching the metal layer and the conductive layer to simultaneously form a source / drain electrode and an ohmic contact layer; Forming a liquid silicon film in a channel region between the source / drain electrodes; And forming a channel layer by performing an annealing process on the substrate on which the liquid silicon film is formed.
본 발명은 액상실리콘을 이용하여 액정표시장치의 박막 트랜지스터의 채널층과 오믹 콘택층을 동시에 형성하여 제조 공정을 단순화되고, 생산 단가를 줄일 수 있는 효과가 있다. The present invention has the effect of simplifying the manufacturing process and reducing the production cost by simultaneously forming the channel layer and the ohmic contact layer of the thin film transistor of the liquid crystal display using liquid silicon.
액상 실리콘, 박막 트랜지스터, 액정표시장치, PSG, 잉크젯 Liquid Silicon, Thin Film Transistor, Liquid Crystal Display, PSG, Inkjet
Description
도 1은 종래 기술에 따라 제조한 박막 트랜지스터를 도시한 단면도이다.1 is a cross-sectional view showing a thin film transistor manufactured according to the prior art.
도 2a 내지 도 2e는 본 발명에 따른 박막 트랜지스터 제조공정을 도시한 단면도이다.2A to 2E are cross-sectional views illustrating a manufacturing process of a thin film transistor according to the present invention.
도 3은 본 발명에 따른 액정표시장치의 화소 구조를 도시한 평면도이다.3 is a plan view illustrating a pixel structure of a liquid crystal display according to the present invention.
도 4a 내지 도 4f는 상기 도 3의 Ⅰ-Ⅰ'선을 따라 액정표시장치 제조공정을 도시한 단면도이다.4A through 4F are cross-sectional views illustrating a process of manufacturing a liquid crystal display device along the line II ′ of FIG. 3.
*도면의 주요 부분에 대한 부호의 설명*Description of the Related Art [0002]
100: 절연기판 102: 게이트 절연막100: insulating substrate 102: gate insulating film
103a: 소스 전극 103b: 드레인 전극103a:
101: 게이트 전극 104: 오믹콘택층101: gate electrode 104: ohmic contact layer
105: 액상 실리콘막 106: 채널층105: liquid silicon film 106: channel layer
109: 보호막 107a, 107b: 전원단자109:
206: 제 1 스토리지 전극 207: 제 2 스토리지 전극206: first storage electrode 207: second storage electrode
본 발명은 박막 트랜지스터에 관한 것으로, 특히 박막 트랜지스터의 채널층 을 잉크젯 방식으로 형성하여 제조 공정을 단순화한 박막 트랜지스터, 그 제조방법 및 이를 구비한 액정표시장치 제조방법에 관한 것이다.BACKGROUND OF THE
영상기기로서 그 응용의 폭이 넓은 액티브 매트릭스 액정표시장치는 주로 박막트랜지스터를 스위칭소자로 이용한다. 상기 박막트랜지스터(TFT:Thin Film Transistor)의 반도체층은 비정질실리콘층을 이용하는데, 소규모 TFT LCD의 제작에는 유리하지만, 이동도가 낮다는 단점 때문에 대화면 TFT LCD의 제조에는 적용하기 곤란하다.As an imaging device, an active matrix liquid crystal display device having a wide range of applications mainly uses a thin film transistor as a switching element. The semiconductor layer of the thin film transistor (TFT) uses an amorphous silicon layer, which is advantageous for manufacturing a small-size TFT LCD, but is difficult to apply to manufacturing a large-screen TFT LCD due to its low mobility.
그래서, 최근에는 이동도가 우수한 폴리실리콘층을 반도체층으로 이용하는 폴리실리콘 TFT의 연구가 활발하며, 이러한 폴리실리콘 TFT는 대화면 TFT LCD의 제작에 용이하게 적용시킬 수 있음은 물론, TFT 어레이 기판에 구동 드라이브 IC를 함께 집적시킬 수 있기 때문에 집적도 및 가격 경쟁력이 우수한 장점이 있다.Therefore, in recent years, research on polysilicon TFTs using a polysilicon layer having excellent mobility as a semiconductor layer has been actively conducted. Such a polysilicon TFT can be easily applied to fabrication of a large-screen TFT LCD, and of course, driven on a TFT array substrate. Drive ICs can be integrated together, providing an integrated density and competitive price.
폴리실리콘층을 형성하기 위한 방법으로는, 폴리실리콘을 직접 증착하는 방 법과, 비정질 실리콘을 증착한 후 폴리실리콘으로 결정화하는 방법이 있는데, 통상 기판 상에 비정질실리콘층을 형성한 후, 결정화 공정을 실시하여 상기 비정질실리콘층을 폴리실리콘층으로 전환시키는 후자의 방법이 이용된다.As a method for forming a polysilicon layer, there are a method of directly depositing polysilicon and a method of depositing amorphous silicon and then crystallizing it with polysilicon. After forming an amorphous silicon layer on a substrate, a crystallization process is generally performed. The latter method is used to carry out and convert the amorphous silicon layer into a polysilicon layer.
한편, 상기 폴리실리콘 박막트랜지스터는 게이트 전극, 액티브층, 소스/드레인 전극으로 구성되는데, 상기 패턴들은 절연막에 의해 선택적으로 절연되어 독립 적으로 동작한다.Meanwhile, the polysilicon thin film transistor is composed of a gate electrode, an active layer, and a source / drain electrode, and the patterns are selectively insulated by an insulating film to operate independently.
상기 절연막으로는 취급특성이 우수하고 금속과의 밀착성이 우수하며 절연 내압이 높은 실리콘질화물(SiNx) 또는 실리콘산화물(SiOx) 등의 무기절연막을 주로 사용한다.As the insulating film, an inorganic insulating film such as silicon nitride (SiNx) or silicon oxide (SiOx) having excellent handling characteristics, good adhesion to metal, and high dielectric breakdown voltage is mainly used.
도 1은 종래 기술에 따라 제조한 박막 트랜지스터를 도시한 단면도이다.1 is a cross-sectional view showing a thin film transistor manufactured according to the prior art.
도 1에 도시된 바와 같이, 박막 트랜지스터는 기판(10) 상에 절연막으로된 버퍼층(2)을 형성한 다음, 상기 버퍼층(2) 상에 아몰퍼스 실리콘(a-Si)층을 형성한다.As shown in FIG. 1, a thin film transistor forms a
상기 버퍼층(2)을 구성하는 절연막은 사이렌(SiH4) 가스를 사용하는 PECVD(Plasma-Enhanced CVD), LPCVD(Low-Pressure CVD), Sputter 등의 방법을 이용하여 300 - 400 ℃ 에서 균일하게 증착하여 형성한다. 이때, 기판(10) 상에 형성된 버퍼층(2)은 실리콘질화물(SiNx) 또는 실리콘산화물(SiOx) 등의 무기절연막이다.The insulating film constituting the
상기와 같이, 버퍼층(2) 상에 아몰퍼스 실리콘(a-Si)으로된 비정질실리콘층이 형성되면, 상기 비정질실리콘층에 엑시머 레이저(Excimer Laser)를 이용한 어닐링(Annealing)공정을 수행하여 폴리실리콘층으로 결정화한 뒤, 상기 폴리실리콘층을 패터닝하여 채널층(4)을 형성한다.As described above, when an amorphous silicon layer made of amorphous silicon (a-Si) is formed on the
이후, 상기 채널층(3)을 포함한 기판(10)의 전면에 실리콘질화물(SiNx) 또는 실리콘산화물(SiOx) 등의 무기절연막을 증착하여 게이트 절연막(5)을 형성한다.Thereafter, an inorganic insulating film such as silicon nitride (SiNx) or silicon oxide (SiOx) is deposited on the entire surface of the
그런 다음, 상기 게이트 절연막(5) 상의 전면에 알루미늄(Al) 또는 Al합금 등의 도전물질을 증착하고 사진식각(photolithography) 방법으로 패터닝하여, 상기 채널층(4) 상부의 소정 부위에 게이트 전극(1)을 형성하고, 상기 게이트 전극(1)을 마스크로 하여 N형 불순물을 이온 주입하여 상기 채널층(4)에 오믹콘택층(6)을 형성한다.Thereafter, a conductive material such as aluminum (Al) or Al alloy is deposited on the entire surface of the
이때, 상기 이온주입 영역은 소스/드레인 전극(9a,9b)이 형성되는 영역이고, 상기 게이트 전극(1)에 의해 마스킹되어 불순물이 주입되지 않은 채널층(4)은 채널영역이 된다.In this case, the ion implantation region is a region where the source /
그런 다음, 상기 게이트 전극(1)이 형성된 기판(10)의 전면에 실리콘질화물 또는 실리콘산화물 등의 무기절연막을 증착하여 층간절연막(7)을 형성한다. 증착방법은 게이트 절연막(5)의 증착방법과 동일하다. 계속하여, 상기 층간절연막(7)이 형성된 기판(10)의 전면에 사진식각 공정을 이용하여 소스/드레인 전극(9a, 9b)에 형성된 층간절연막(7)과 게이트 절연막(5)을 식각하여 콘택홀을 형성한다.Then, an interlayer
상기 콘택홀이 형성된 기판(10) 상에 금속막을 형성한 다음, 식각하여 소스/드레인 전극(9a, 9b)을 형성하여 폴리실리콘 박막 트랜지스터를 완성한다.A metal film is formed on the
그러나, 상기와 같은 박막 트랜지스터 제조공정은 여러번의 마스크 공정을 진행하여 형성하기 때문에 제조 공정이 복잡한 단점이 있다.However, the thin film transistor manufacturing process as described above has a disadvantage in that the manufacturing process is complicated because it is formed through a plurality of mask processes.
특히, 박막 트랜지스터의 채널층과 이온주입공정에 의해 형성되는 오믹 콘택층을 각각 독립된 공정으로 진행하기 때문에 제조 공정이 복잡하고 제조 단가가 높아지는 문제가 있다.In particular, since the ohmic contact layer formed by the channel layer and the ion implantation process of the thin film transistor are performed in separate processes, the manufacturing process is complicated and the manufacturing cost increases.
본 발명은, 액상실리콘을 이용하여 박막 트랜지스터의 채널층을 형성함으로 써, 제조 공정을 단순화한 박막 트랜지스터, 그 제조방법 및 액정표시장치 제조방법을 제공함에 그 목적이 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a thin film transistor, a method of manufacturing the same, and a method of manufacturing a liquid crystal display device, by simplifying a manufacturing process by forming a channel layer of a thin film transistor using liquid silicon.
상기한 목적을 달성하기 위한, 본 발명에 따른 박막 트랜지스터는,In order to achieve the above object, a thin film transistor according to the present invention,
게이트 전극;A gate electrode;
상기 게이트 전극 상에 형성된 게이트 절연막;A gate insulating film formed on the gate electrode;
상기 게이트 절연막 상에 형성된 소스/드레인 전극;A source / drain electrode formed on the gate insulating film;
상기 소스/드레인 전극 상의 전면에 형성된 오믹콘택층; 및An ohmic contact layer formed on an entire surface of the source / drain electrode; And
상기 오믹콘택층의 일부와 콘택되면서 상기 게이트 전극에 대응되는 게이트 절연막 상에 형성된 채널층을 포함한다.And a channel layer formed on the gate insulating layer corresponding to the gate electrode while being in contact with a portion of the ohmic contact layer.
본 발명의 다른 실시예에 의한 박막 트랜지스터 제조방법은,According to another embodiment of the present invention, a thin film transistor manufacturing method includes
기판 상에 게이트 전극을 형성하는 단계;Forming a gate electrode on the substrate;
상기 게이트 전극이 형성된 기판의 전면에 게이트 절연막을 형성하고, 계속해서 금속막과 도전막을 형성하는 단계; Forming a gate insulating film on the entire surface of the substrate on which the gate electrode is formed, and subsequently forming a metal film and a conductive film;
상기 금속막과 도전막을 식각하여 소스/드레인 전극 및 오믹 콘택층을 동시에 형성하는 단계;Etching the metal layer and the conductive layer to simultaneously form a source / drain electrode and an ohmic contact layer;
상기 소스/드레인 전극 사이의 채널 영역에 액상 실리콘막을 형성하는 단계; 및Forming a liquid silicon film in a channel region between the source / drain electrodes; And
상기 액상실리콘막이 형성된 기판에 어닐링 공정을 진행하여 채널층을 형성하는 단계를 포함한다.And forming a channel layer by performing an annealing process on the substrate on which the liquid silicon film is formed.
본 발명의 또 다른 실시예에 의한 액정표시장치 제조방법은,According to still another embodiment of the present invention, a method of manufacturing a liquid crystal display device is provided.
기판 상에 게이트 전극, 게이트 배선을 형성하는 단계;Forming a gate electrode and a gate wiring on the substrate;
상기 게이트 전극이 형성된 기판의 전면에 게이트 절연막을 형성하고, 계속해서 금속막과 도전막을 형성하는 단계;Forming a gate insulating film on the entire surface of the substrate on which the gate electrode is formed, and subsequently forming a metal film and a conductive film;
상기 금속막과 도전막을 식각하여 소스/드레인 전극, 오믹 콘택층 및 데이터 배선을 동시에 형성하는 단계;Etching the metal layer and the conductive layer to simultaneously form a source / drain electrode, an ohmic contact layer, and a data line;
상기 소스/드레인 전극 사이의 채널 영역에 액상 실리콘막을 형성하는 단계; 및Forming a liquid silicon film in a channel region between the source / drain electrodes; And
상기 액상실리콘막이 형성된 기판에 어닐링 공정을 진행하여 채널층을 형성하는 단계를 포함한다.And forming a channel layer by performing an annealing process on the substrate on which the liquid silicon film is formed.
본 발명에 의하면, 액상실리콘을 이용하여 박막 트랜지스터의 채널층을 형성함으로써, 제조 공정을 단순화하였다.According to the present invention, the channel layer of the thin film transistor is formed using liquid silicon, thereby simplifying the manufacturing process.
이하, 첨부한 도면에 의거하여 본 발명의 실시 예를 자세히 설명하도록 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2a 내지 도 2e는 본 발명에 따른 박막 트랜지스터 제조공정을 도시한 단면도이다.2A to 2E are cross-sectional views illustrating a manufacturing process of a thin film transistor according to the present invention.
도 2a 및 도 2b에 도시한 바와 같이, 투명성 절연기판(100) 상에 금속막을 증착하고, 식각하여 게이트 전극(101)을 형성하고, 상기 게이트 전극(101)이 형성된 절연기판(100) 상에 게이트 절연막(102)을 형성한다. 상기 게이트 절연막(102)은 실리콘질화물(SiNx) 또는 실리콘산화물(SiOx) 등의 무기절연막이다.2A and 2B, a metal film is deposited on the transparent
그런 다음, 상기 게이트 절연막(102)이 형성된 절연기판(100)의 전면에 금속막을 형성하고, 계속해서 도전막을 형성한다.Then, a metal film is formed over the entire surface of the insulating
상기 도전막으로 사용가능한 것은 PSG(Phospher-Silicate-Glass), 또는 ITO 금속, N+ 또는 P+로 도핑된 비정질 실리콘막이다.Usable as the conductive film are PSG (Phospher-Silicate-Glass), or an amorphous silicon film doped with ITO metal, N + or P + .
상기와 같이 금속막과 도전막이 절연기판(100) 상에 형성되면, 도 2b에 도시한 바와 같이, 절연기판(100) 상에 포토레지스트를 도포하고 마스크 공정에 따라 식각하여 소스전극(103a)과 드레인 전극(103b) 및 오믹콘택층(104)을 동시에 형성한다.When the metal film and the conductive film are formed on the insulating
따라서, 상기 오믹콘택층(104)은 상기 소스/드레인 전극(103a, 103b) 상의 전영역에 형성되어 있다.Therefore, the
상기와 같이, 소스/드레인 전극(103a, 103b)이 절연기판(100) 상에 형성되면, 도 2c에 도시한 바와 같이, 상기 소스/드레인 전극(103a, 103b) 사이의 채널 영역에 잉크젯(Ink Jet) 방식으로 액상 실리콘막(105)을 형성한다.As described above, when the source /
상기 액상 실리콘막(105)은 Si5H10(CyclopentaSilane)과 같은 실리콘을 사용한다.The
상기와 같이 액상 실리콘막(105)이 채널 영역에 형성되면, 도 2d에 도시한 바와 같이, 어닐링 공정을 진행하여 채널층(106)을 형성한다.When the
상기 어닐링 공정에 따라 액상 실리콘막의 두께가 감소하여 상기 소스/드레인 전극(103a, 103b) 및 오믹콘택층(104)의 높이와 비슷해진다.According to the annealing process, the thickness of the liquid silicon film is reduced to become similar to the heights of the source /
상기 어닐링 공정은 온도 200~800℃ 범위(보통 540℃ 정도)로 기판을 가열하고, 파장 308 nm와 에너지량은 345mJ/cm2의 레이저를 조사하여 진행한다.The annealing process heats the substrate at a temperature in the range of 200 to 800 ° C. (usually about 540 ° C.), and proceeds by irradiating a laser of 345 nm /
상기와 같이, 채널층(106)이 형성되면 도 2e에 도시한 바와 같이, 절연기판(100) 상에 보호막(109)을 형성하고, 식각하여 상기 소스/드레인 전극(103a, 103b) 상의 오믹콘택층(104)을 외부로 노출한다.As described above, when the
그런 다음, 상기 절연기판(100) 상에 금속막을 증착하고 패터닝하여 상기 소스/드레인 전극(103a, 103b)과 전기적으로 콘택되는 전원단자(107a, 107b)를 형성할 수 있다.Thereafter, a metal film may be deposited and patterned on the insulating
본 발명의 박막 트랜지스터에서는 증착 공정과 마스크 공정을 진행하지 않고 채널층을 형성할 수 있는 이점이 있다.In the thin film transistor of the present invention, there is an advantage in that a channel layer can be formed without performing a deposition process and a mask process.
또한, 본 발명은 PECVD에 의한 증착 공정 없이 채널층을 형성할 수 있으므로, 공정 부담을 줄인 이점이 있다.In addition, the present invention can form a channel layer without a deposition process by PECVD, there is an advantage of reducing the process burden.
도 3은 본 발명에 따른 액정표시장치의 화소 구조를 도시한 평면도이다.3 is a plan view illustrating a pixel structure of a liquid crystal display according to the present invention.
도 3에 도시한 바와 같이, 구동신호를 인가하는 게이트 배선(201)과 데이터 신호를 인가하는 데이터 배선(205)이 교차 배열되어 단위 화소 영역을 정의하고, 상기 게이트 배선(201)과 데이터 배선(205)이 교차되는 영역에는 스위칭 소자인 박막 트랜지스터(TFT)가 배치되어 있다.As shown in FIG. 3, the
상기 박막 트랜지스터는 액상 실리콘을 잉크젯 방식으로 채널영역에 형성하여 제조하기 때문에 소스/드레인 전극 영역에만 채널층이 형성된다.Since the thin film transistor is manufactured by forming liquid silicon in a channel region by an inkjet method, a channel layer is formed only in the source / drain electrode region.
상기 단위 화소 영역에는 상기 게이트 배선(201)과 평행하면서, 상기 데이터 배선(205)과 교차하는 제 1 공통 배선(203)이 형성되어 있고, 상기 제 1 공통 배선(203)의 양측으로부터 분기된 제 1 공통 전극(203a)은 상기 데이터 배선(205)과 평행한 방향으로 형성되어 있다.A first
여기서, 상기 데이터 배선(205), 제 1 공통 전극(203a)은 시야각 확보를 위하여 소정의 각도로 절곡된 구조(꺽임구조)로 형성되어 있다.Here, the
또한, 상기 게이트 배선(201) 및 게이트 전극(201a)에 인접한 영역에는 제 1 스토리지 전극(206)이 형성되어 있는데, 상기 제 1 스토리지 전극(206)은 상기 제 1 공통 전극(203a)과 연결되어 있다.In addition, a
따라서, 상기 제 1 공통 배선(203), 제 1 공통 전극(203a) 및 제 1 스토리지 전극(206)과 함께 일체로 형성된 폐루프 구조를 하고 있다.Therefore, a closed loop structure is formed integrally with the first
상기 제 2 공통 배선(213)은 단위 화소 영역에 형성된 상기 제 1 공통 배선(203)의 중심 영역에 오버랩되도록 형성되면서, 상기 제 1 공통 배선(203)과 전기적으로 연결되어 있다.The second
상기 제 2 공통 전극(213a)이 상기 제 2 공통 배선(213)으로부터 단위 화소 영역을 따라 분기되어 있다.The second
상기 제 2 공통 전극(213a)도 광시야각을 위하여 소정의 각도로 절곡(꺽임구조)되어 상기 제 1 공통 전극(203a) 및 데이터 배선(205)과 평행하게 배치되어 있다.The second
상기 제 1 스토리지 전극(206) 상부에는 스토리지 커패시턴스 형성을 위한 제 2 스토리지 전극(207)이 오버랩되도록 형성되어 있고, 상기 제 2 스토리지 전 극(207)으로부터 제 1 화소 전극(207a)과 제 2 화소 전극(207a)이 단위 화소 영역으로 분기되어 있다.The
특히, 상기 제 1 화소 전극(207a)은 상기 제 2 스토리지 전극(207)으로부터 분기되어 단위 화소 영역의 투과 영역에서 상기 제 2 공통 전극(213a)과 교대로 배치된다.In particular, the
상기 제 1 화소 전극(207a)도 소정의 각도로 절곡된 구조를 하고 있다.The
또한, 상기 제 2 화소 전극(207b)은 상기 제 2 스토리지 전극(207)으로부터 분기되어 상기 제 1 공통 배선(203)으로부터 분기된 제 1 공통 전극(203a) 상부를 따라 오버랩되도록 형성된다.In addition, the
즉, 상기 제 1 스토리지 전극(206)과 제 2 스토리지 전극(207) 사이에서 스토리지 커패시턴스를 형성하고, 상기 제 1 공통 전극(203a)과 제 2 화소 전극(207b) 사이에서도 추가적으로 스토리지 커패시턴스를 형성할 수 있도록 하여 스토리지 커패시턴스 용량을 종래보다 크게 확보하였다.That is, a storage capacitance is formed between the
이와 같이 단위 화소 영역에서의 스토리지 커패시턴스 용량이 커짐에 따라 화면 품위를 개선할 수 있는 이점이 있다.As such, as the storage capacitance in the unit pixel area increases, screen quality can be improved.
본 발명의 박막 트랜지스터에서는 증착 공정과 마스크 공정을 진행하지 않고 채널층을 형성할 수 있는 이점이 있다.In the thin film transistor of the present invention, there is an advantage in that a channel layer can be formed without performing a deposition process and a mask process.
또한, 본 발명은 PECVD에 의한 증착 공정 없이 채널층을 형성할 수 있으므로, 공정 부담을 줄인 이점이 있다.In addition, the present invention can form a channel layer without a deposition process by PECVD, there is an advantage of reducing the process burden.
도 4a 내지 도 4g는 상기 도 3의 Ⅰ-Ⅰ'선을 따라 액정표시장치 제조공정을 도시한 단면도이다.4A to 4G are cross-sectional views illustrating a process of manufacturing a liquid crystal display device along the line II ′ of FIG. 3.
도 4a에 도시한 바와 같이, Ⅰ-Ⅰ' 영역에서는 투명성 절연기판(210) 상에 금속막을 증착하고, 제 1 마스크 공정 단계에 따라 게이트 배선과 게이트 전극(201a), 제 1 공통 배선(미도시: 도 3 참조) 및 제 1 스토리지 전극(206)을 형성한다.As shown in FIG. 4A, a metal film is deposited on the transparent insulating
상기에서와 같이 절연기판(210) 상에 게이트 전극(201a), 게이트 배선, 제 1 스토리지 전극(206), 제 1 공통 전극 및 제 1 공통 배선이 형성되면(도 3 참조), 도 4b에 도시한 바와 같이, 절연기판(210)의 전 영역 상에 게이트 절연막(212)을 형성하고, 계속해서 상기 게이트 절연막(212) 전면에 금속막과 도전막을 형성한다.As described above, when the
상기 도전막으로 사용가능한 것은 PSG(Phospher-Silicate-Glass), 또는 ITO 금속, N+ 또는 P+로 도핑된 비정질 실리콘막이 있다.Usable as the conductive film include PSG (Phospher-Silicate-Glass), or an amorphous silicon film doped with ITO metal, N + or P + .
상기와 같이 금속막과 도전막이 절연기판 상에 형성되면, 도 4b에 도시한 바와 같이, 절연기판(210) 상에 포토레지스트를 도포하고 마스크 공정에 따라 식각하여 소스전극(217a)과 드레인 전극(217b) 및 오믹콘택층(236)과 데이터 배선(미도시)을 동시에 형성한다.As described above, when the metal film and the conductive film are formed on the insulating substrate, as shown in FIG. 4B, a photoresist is applied on the insulating
이때, 상기 게이트 배선과 교차하여 화소 영역을 한정하도록 데이터 배선이 형성된다.At this time, the data line is formed to define the pixel area to cross the gate line.
따라서, 상기 오믹콘택층(236)은 상기 소스/드레인 전극(217a, 217b) 상의 전영역에 형성되어 있다.Accordingly, the
상기와 같이 소스/드레인 전극(217a, 217b)이 절연기판(210) 상에 형성되면, 도 4c에 도시한 바와 같이, 상기 소스/드레인 전극(217a, 217b) 사이의 채널 영역에 잉크젯 방식으로 액상 실리콘막(233)을 형성한다.When the source /
상기 액상 실리콘막(233)은 Si5H10(CyclopentaSilane) 과 같은 실리콘을 사용한다.The
상기와 같이 액상 실리콘막(233)이 채널 영역에 형성되면, 도 4d에 도시한 바와 같이, 어닐링 공정을 진행하여 채널층(233a)을 형성한다.When the
상기 어닐링 공정에 따라 액상 실리콘막의 두께가 감소하여 상기 소스/드레인 전극(217a, 217b) 및 오믹콘택층(236)의 높이와 비슷해진다.According to the annealing process, the thickness of the liquid silicon film is reduced to become similar to the heights of the source /
상기 어닐링 공정은 온도 200~800℃ 범위(보통 540℃ 정도)로 기판을 가열하고, 파장 308 nm와 에너지량은 345mJ/cm2의 레이저를 조사하여 진행한다.The annealing process heats the substrate at a temperature in the range of 200 to 800 ° C. (usually about 540 ° C.), and proceeds by irradiating a laser of 345 nm /
상기와 같이, 채널층(233a)이 형성되면 도 4e에 도시한 바와 같이, 절연기판(210) 상에 보호막(219)을 형성하고, 식각하여 상기 드레인 전극(217b) 상의 오믹콘택층(236) 일부를 노출한다.As described above, when the
상기와 같이, 콘택홀 공정이 완료되면, 도 4f에 도시한 바와 같이, 절연기판(210)의 전면에 ITO와 같은 투명금속막을 형성한 다음, 마스크 공정을 진행하여 제 2 스토리지 전극(207)과 제 1 화소 전극(207a)을 형성한다.As described above, when the contact hole process is completed, as shown in FIG. 4F, a transparent metal film such as ITO is formed on the entire surface of the insulating
이때, 도 3에 도시한 제 2 화소전극과 제 2 공통배선 및 제 2 공통전극이 함께 패터닝된다.In this case, the second pixel electrode, the second common wiring, and the second common electrode shown in FIG. 3 are patterned together.
본 발명의 박막 트랜지스터에서는 증착 공정과 마스크 공정을 진행하지 않고 채널층을 형성할 수 있는 이점이 있다.In the thin film transistor of the present invention, there is an advantage in that a channel layer can be formed without performing a deposition process and a mask process.
또한, 본 발명은 PECVD에 의한 증착 공정 없이 채널층을 형성할 수 있으므로, 공정 부담을 줄인 이점이 있다.In addition, the present invention can form a channel layer without a deposition process by PECVD, there is an advantage of reducing the process burden.
이상에서 자세히 설명된 바와 같이, 본 발명의 박막 트랜지스터에서는 증착 공정과 마스크 공정을 진행하지 않고 채널층을 형성할 수 있는 효과가 있다.As described in detail above, the thin film transistor of the present invention has an effect of forming a channel layer without performing a deposition process and a mask process.
또한, 본 발명은 PECVD에 의한 증착 공정 없이 채널층을 형성할 수 있으므로, 공정 부담을 줄인 효과가 있다.In addition, the present invention can form a channel layer without a deposition process by PECVD, there is an effect of reducing the process burden.
또한, 본 발명은 박막 트랜지스터의 소스/드레인 전극과 오믹콘택층을 동시에 패터닝하므로 공정이 단순해지는 효과가 있다.In addition, the present invention has the effect of simplifying the process because the source / drain electrode and the ohmic contact layer of the thin film transistor is simultaneously patterned.
본 발명은 상기한 실시 예에 한정되지 않고, 이하 청구 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.The present invention is not limited to the above-described embodiments, and various changes can be made by those skilled in the art without departing from the gist of the present invention as claimed in the following claims.
Claims (17)
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060057742A KR101256674B1 (en) | 2006-06-27 | 2006-06-27 | Thin film transistor and method for fabricating thereof and method for fabricating liquid crystal display device having thereof |
US11/802,541 US7754548B2 (en) | 2006-06-27 | 2007-05-23 | Thin film transistor, method of fabricating the same, and method of fabricating liquid crystal display device having the same |
JP2007147198A JP5161493B2 (en) | 2006-06-27 | 2007-06-01 | Thin film transistor manufacturing method |
CN2007101126539A CN101097964B (en) | 2006-06-27 | 2007-06-26 | Thin film transistor, method of fabricating the same |
US12/791,728 US7999262B2 (en) | 2006-06-27 | 2010-06-01 | Thin film transistor, method of fabricating the same, and method of fabricating liquid crystal display device having the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060057742A KR101256674B1 (en) | 2006-06-27 | 2006-06-27 | Thin film transistor and method for fabricating thereof and method for fabricating liquid crystal display device having thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080000173A KR20080000173A (en) | 2008-01-02 |
KR101256674B1 true KR101256674B1 (en) | 2013-04-19 |
Family
ID=39212526
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060057742A KR101256674B1 (en) | 2006-06-27 | 2006-06-27 | Thin film transistor and method for fabricating thereof and method for fabricating liquid crystal display device having thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101256674B1 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02130961A (en) * | 1988-11-11 | 1990-05-18 | Canon Inc | Field-effect transistor |
JP2005354051A (en) | 2004-06-08 | 2005-12-22 | Palo Alto Research Center Inc | Method of manufacturing printed transistor |
-
2006
- 2006-06-27 KR KR1020060057742A patent/KR101256674B1/en not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02130961A (en) * | 1988-11-11 | 1990-05-18 | Canon Inc | Field-effect transistor |
JP2005354051A (en) | 2004-06-08 | 2005-12-22 | Palo Alto Research Center Inc | Method of manufacturing printed transistor |
Also Published As
Publication number | Publication date |
---|---|
KR20080000173A (en) | 2008-01-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7999262B2 (en) | Thin film transistor, method of fabricating the same, and method of fabricating liquid crystal display device having the same | |
JP5230909B2 (en) | Method for manufacturing thin film transistor array panel | |
US7632722B2 (en) | Liquid crystal display device and method of fabricating the same | |
US8158982B2 (en) | Polysilicon thin film transistor device with gate electrode thinner than gate line | |
US7768010B2 (en) | Poly crystalline silicon semiconductor device and method of fabricating the same | |
US7638371B2 (en) | Method for manufacturing thin film transistor display array with dual-layer metal line | |
US7344926B2 (en) | Liquid crystal display device and method of manufacturing the same | |
US7508037B2 (en) | Polycrystalline silicon liquid crystal display device and fabrication method thereof | |
KR100928490B1 (en) | LCD panel and manufacturing method thereof | |
US7471350B2 (en) | Array substrate for liquid crystal display and fabrication method thereof | |
KR101265331B1 (en) | Thin film transistor and method for fabricating thereof and method for fabricating liquid crystal display device having thereof | |
KR101265329B1 (en) | Thin film transistor and method for fabricating thereof and method for fabricating liquid crystal display device having thereof | |
KR101232170B1 (en) | Method For Fabricating Poly-Silicon Thin Film Transistors Array Substrate And Method For Fabricating Liquid Crystal Display Device By Applying Said | |
JP2006209130A (en) | Thin film transistor display panel, liquid crystal display including same display panel and manufacturing method thereof | |
TW200421618A (en) | Low temperature poly silicon thin film transistor and method of forming poly silicon layer of the same | |
KR100525436B1 (en) | Process for crystallizing amorphous silicon and its application - fabricating method of TFT-LCD | |
KR101256674B1 (en) | Thin film transistor and method for fabricating thereof and method for fabricating liquid crystal display device having thereof | |
KR20060098255A (en) | Liquid crystal display device and method for fabricating the same | |
KR101087750B1 (en) | An array substrate for LCD with two type TFT and method of fabrication thereof | |
JPH10200125A (en) | Thin-film transistor and its manufacture | |
KR100905051B1 (en) | Array panel for liquid crystal displays and manufacturing method of the same | |
KR20040040241A (en) | Device and the fabrication method for lcd | |
KR101022623B1 (en) | Method of Fabricating Thin Film Transistor Array Substrate | |
KR20070109612A (en) | Method for fabricating poly-silicon thin film transistors array substrate | |
KR20050070484A (en) | Thin film transistor array panel and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20160329 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20170320 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |