KR101256378B1 - 역편광된 ｉｉｉ-질화물 발광 장치 - Google Patents

역편광된 ｉｉｉ-질화물 발광 장치 Download PDF

Info

Publication number
KR101256378B1
KR101256378B1 KR1020077023473A KR20077023473A KR101256378B1 KR 101256378 B1 KR101256378 B1 KR 101256378B1 KR 1020077023473 A KR1020077023473 A KR 1020077023473A KR 20077023473 A KR20077023473 A KR 20077023473A KR 101256378 B1 KR101256378 B1 KR 101256378B1
Authority
KR
South Korea
Prior art keywords
region
type region
light emitting
type
epitaxial structure
Prior art date
Application number
KR1020077023473A
Other languages
English (en)
Other versions
KR20070116101A (ko
Inventor
조나단 제이. 주니어. 위어러
매그너스 지. 크래포드
존 에플러
마이클 알. 크라메스
Original Assignee
필립스 루미리즈 라이팅 캄파니 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 필립스 루미리즈 라이팅 캄파니 엘엘씨 filed Critical 필립스 루미리즈 라이팅 캄파니 엘엘씨
Publication of KR20070116101A publication Critical patent/KR20070116101A/ko
Application granted granted Critical
Publication of KR101256378B1 publication Critical patent/KR101256378B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0213—Sapphire, quartz or diamond based substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0215—Bonding to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0217—Removal of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/02208—Mountings; Housings characterised by the shape of the housings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3202—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth
    • H01S5/320225—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth polar orientation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Polarising Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

장치 구조는 p-형 영역(54, 58)과 n-형 영역(56) 사이에 배치된 III-질화물 우르차이트 반도체 발광 영역(53)을 포함한다. 접착된 계면(50)이 두 개의 표면 사이에 배치되며, 그 표면들 중 하나는 장치 구조의 표면이다. 접착된 계면은 캐리어들을 발광 영역 내에 제한하여, 고전류 밀도에서의 효율을 잠재적으로 증가시키는 발광 영역에서의 우르차이트 c-축의 방위 결정을 돕는다.
반도체, 편광, 발광, 방위, 접착

Description

역편광된 ＩＩＩ-질화물 발광 장치{POLARIZATION-REVERSED III-NITRIDE LIGHT-EMITTING DEVICE}
본 발명은 역편광 발광 영역을 갖는 반도체 발광 장치 및 그러한 장치를 제조하는 방법에 관한 것이다.
LED(light emitting diodes), RCLED(resonant cavity light emitting diodes), VCSEL(vertical cavity laser diodes) 및 에지 발광 레이저를 포함하는 반도체 발광 장치들은 현재 이용 가능한 가장 효율적인 광원들이다. 가시 스펙트럼에 걸쳐서 작동할 수 있는 고휘도 발광 장치들의 제조에 관심이 있는 현재의 재료 시스템은 III-V 족 반도체, 특히 III-질화물 재료(III-nitride materials)이라고도 지칭되는 갈륨, 알루미늄, 인듐 및 질소의 이원(binary), 삼원(ternary) 및 사원(quaternary) 합금들을 포함한다. 전형적으로, III-질화물 발광 장치들은 MOCVD(metal-organic chemical vapor deposition), MBE(molecular beam epitaxy) 또는 기타의 에피택셜 기법에 의해 사파이어, 실리콘 탄화물, III-질화물 또는 기타의 적절한 기층 상에 상이한 조성 및 도펀트 농도의 반도체 층들의 스택을 에피택셜 방식으로 성장시킴으로써 제조된다. 스택은 흔히 기층 위에 형성된, 예를 들면, Si로 도핑된 하나 이상의 n-형 층, n-형 층 또는 층들 위에 형성된 발광 또는 활성 영역 및 활성 영역 위에 형성된, 예를 들면, Mg로 도핑된 하나 이상의 p-형 층을 포함한다. 도체 기층 상에 형성된 III-질화물 장치들은 장치의 양측에 형성된 p- 및 n-컨택들을 가질 수 있다. 흔히, III-질화물 장치들은 장치의 동일 측에 양 컨택들을 모두 갖는 사파이어와 같은, 절연 기층 상에 제조된다. 그러한 장치들은 빛이 컨택들을 통해서(에피탁시-업 장치라고 알려진) 또는 컨택들과 반대쪽에 있는 장치의 표면을 통해서(플립 칩 장치라고 알려진) 추출되도록 장착된다.
당 분야에서 필요한 것은 고전류 밀도에서 효율적으로 작동하는 III-질화물 발광 장치이다.
본 발명의 실시예에 따르면, 장치 구조가 p-형 영역과 n-형 영역 사이에 배치된 III-질화물 우르차이트 반도체 발광 영역을 포함한다. 접착된 계면은 두 개의 표면 사이에 배치되며, 표면들 중의 하나는 장치 구조의 표면이다. 접착된 계면은 캐리어들을 발광 영역 내에 제한하여 고전류 밀도에서의 효율을 잠재적으로 증가시키는 발광 영역에서의 우르차이트 c-축의 방위 결정을 용이하게 한다.
도 1은 III-질화물 발광 장치를 도시한다.
도 2는 도 1의 장치를 위한 전도대의 일부를 도시한다.
도 3은 본 발명의 실시예에 따른 장치를 위한 전도대의 일부를 도시한다.
도 4는 두 개의 에피택셜 구조들을 접착하는 것을 도시한다.
도 5는 성장 기층을 제거하고 노출된 에피택셜 층을 선택적으로 얇게 한 후 의 도 4의 장치를 도시한다.
도 6은 p-형 도펀트의 확산 또는 주입 후의 도 5의 장치를 도시한다.
도 7은 새로운 p-형 영역의 재성장 후의 도 5의 장치를 도시한다.
도 8은 두 개의 에피택셜 구조들을 서로 접착하는 것을 도시한다.
도 9는 성장 기층을 제거하고 새로운 p-형 영역을 선택적으로 재성장시킨 후의 도 8의 장치를 도시한다.
도 10은 텍스쳐된 영역(textured region)을 포함하는 장치를 도시한다.
도 11은 호스트 기층에 접착하고 제2 성장 기층이 제거된 후의 도 10의 장치를 도시한다.
도 12는 우르차이트 GaN의 단위 셀을 도시한다.
도 13은 패키지된 발광 장치의 분해도이다.
도 14는 전류 밀도의 함수로서의 양자 효율의 도표이다.
도 15는 본 발명의 실시예에 따른 레이저를 도시한다.
도 1은 통상의 III-질화물 발광 장치를 도시한다. n-형 영역(11)이 사파이어 기층(10) 위에 성장된다. 장벽층들에 의해 분리된 다수의 양자 우물들을 포함할 수 있는 활성 영역(12)이 n-형 영역(11), 위에 성장되고, GaN 스페이서 층(13), p-형 AlGaN 층(14), 및 p-형 컨택층(15)이 후속된다.
도 1의 장치에 인가되는 전류 밀도가 증가함에 따라, 공급된 캐리어들의 플럭스에 대한 생성된 광자들의 플럭스의 비율로 정의되는 장치의 내부 양자 효 율(internal quantum efficiency)이 도 14에 도시된 바와 같이 초기에는 증가하고, 이어서 감소한다. 고전류 밀도에서의 내부 양자 효율의 감소는 적어도 부분적으로는 도 1의 장치의 설계로 인한 활성 영역으로부터의 전자 누설에 의해 유발될 수 있다. 또한, 전자 누설은 장치의 피크 효율을 제한한다.
전자 누설은 우르차이트 결정들에서 자연적으로 발생하는 편광에 의해 심화된다. 사파이어 등과 같은 격자 부정합 기층(lattice-mismatched substrates) 상에 성장된 III-질화물 장치에서의 결정 층은 흔히 변형된 우르차이트 결정(strained wurtzite crystals)으로서 성장된다. 그러한 결정들은 두 개의 유형의 편광, 즉 결정 대칭성으로 인한 자발적(spontaneous) 편광과 변형으로부터 생기는 압전 편광을 나타낸다. 층에서의 총 편광은 자발적 편광과 압전 편광의 합이다. 편광 유도된 면 전하가 상이한 조성을 갖는 층들 사이의 계면에서 발생한다. 일반적으로, 면 전하의 밀도는 자발적 편광 및 두 개의 인접한 층들 사이의 변형으로 인한 압전 편광 모두에 의존할 것이다. 도 2는 도 1의 장치의 전도대의 일부를 도시한다. 면 전하들의 부호 및 위치는 도 2에서 "+" 및 "-" 부호들로 표시된다.
사파이어 또는 SiC 등과 같은 전형적인 기층 상에서의 종래의 성장은 도 2의 18에 표시된 우르차이트 c-축 방위로 귀결된다. 활성 영역과 p-형 층들 사이의 계면을 통해, c-축은 p-형 층들을 가리킨다. 이러한 방위는 GaN 스페이서 층(13)과 p-형 AlGaN 층(14) 사이의 계면에서의 양의 면전하를 발생시킨다. 도 1에 도시된 장치에서, GaN 스페이서 층(13)과 p-형 AlGaN 층(14) 사이의 계면(17)은 전도대 전자들을 활성 영역 내에 제한하기 위한 "장벽(barrier)"을 형성할 것을 의도하고 있 다. GaN 스페이서 층(13)은 생략될 수도 있고, 다른 재료들이 장벽을 형성할 수도 있으며, 장벽을 형성하는 계면에서의 양의 면 전하와 관련한 문제는 기타의 장치들에 대해서도 일반적인 것일 수 있다는 것을 이해해야 한다. 계면에서의 양의 면 전하는 AlGaN 장벽의 유효 높이를 감소시켜, 전자들이 활성 영역으로부터 누설되게 한다. 어떤 누설 전류도 p-형 층에서 무방사적으로 재결합하며 장치로부터의 발광에 기여하지 않는다. 전류 밀도가 증가함에 따라, 고전류 밀도에서 내부 양자 효율의 감소에 기여하는 누설 전류의 양이 증가한다. 또한, 누설 전류는 저 전류 밀도에서도 존재하여 장치의 전반적인 피크 효율을 감소시킨다.
도 1에 도시된 III-질화물 장치에서, 전류(즉, 양전하 캐리어, 즉 홀들의 이동)의 방향은 [0001] c-축의 방향에 대해 역평행(antiparallel))이다. 이러한 전류와 편광의 상대적 배열은 n-형 영역의 전보다는 후에 Mg-도핑된 p-형 III-질화물 재료를 성장시키기가 상대적으로 용이하고, 사파이어 기층 상에 MOCVD에 의한 고품질 III-질화물 층들의 종래의 성장을 위해 이용된 조건들로 인해 생기는 것이며, 그것은 결정 표면에 존재하는 N에 비해 과잉의 Ga를 제공하여, 막의 표면을 가리키는 [0001] c-축의 양의 방향으로 귀결된다. p-형 영역이 n-형 영역의 상부에 배치되기 때문에, 전류는 웨이퍼의 상부로부터 기층을 향해 흐를 것이다.
본 발명의 실시예에 따라, 반도체 발광 장치의 발광 영역이 종래의 III-질화물 반도체 발광 장치의 역편광을 갖는다. "역편광(reverse-polarization)"은 전류가 도 1의 장치에서와 같이 역평행이 아니라, [0001] c-축에 대해 평행하도록 [0001] c-축에 대한 전류의 상대적 배열을 역으로 하는 것을 의미한다. 발광 영역 의 편광을 역으로 하는 것은 누설 전류를 감소시켜, 광 생성 효율을 잠재적으로 증가시킨다.
도 3은 본 발명의 실시예에 따른 장치의 전도대의 일부를 도시한다. 도 3에 도시된 장치에서, 전하 캐리어들을 발광 층(20) 내에 제한하는 발광층의 p-측 상의 장벽이, GaN일 수 있는 스페이서 층(21)과 p-형 AlGaN일 수 있는 층(22) 사이에 배치된다. 층(20)과 층(21) 사이에서, 발광 영역과 p-형 영역 사이의 계면을 통해, c-축은 도 3에서 18로 표시된 바와 같이 발광 영역을 가리킨다. 이러한 방위에서, 순 바이어스 동작 조건하에서의 전류는 c-축과 평행하다. 이러한 방위는 장벽(24)(층(21)과 층(22) 사이의 계면)에서의 음의 면 전하를 발생시키고, 그것은 장벽 높이를 증가시켜, 발광 영역(20)을 지나 누설되는 전자 전류를 감소시킨다.. 본 발명의 실시예에서, 발광 영역(20)은 도 3에 도시된 바와 같이 단일의 두껍거나 얇은 발광 층이거나, 또는 도 2에 도시된 바와 같이 장벽층들에 의해 분리된 다수의 양자 우물들(quantum wells)을 포함할 수 있다. 어떤 실시예에서, 스페이서 층(21)은 도핑된 n-형이거나 또는 의도적으로 도핑되지 않을 수도 있다. 스페이서 층(21)이 발광 층의 p-측 상에 위치하고 있으므로, 스페이서 층(21)이 n-형이거나 또는 도핑되지 않을지라도 스페이서 층(21)은 장치의 p-형 영역의 부분인 것으로 간주된다.
도 12는 갈륨 원소(93)와 질소 원소(94)로 형성된 우르차이트 GaN의 단위 셀을 도시한다. 우르차이트 GaN은 갈륨 면(90)과 질소 면(91)을 갖는다. c-축(92)은 질소 면(91)으로부터 갈륨 면(90)을 가리킨다. 예를 들면, c-평면 사파이어 기 층 상에 종래 방식의 성장에 의해 생성된 GaN의 노출된 상부 표면은 갈륨 면(90)이다. GaN 표면의 갈륨 면(90) 상에서의 성장은 도 2에 도시된 c-축 방위로 귀결된다. c-평면 사파이어 상의 종래의 성장 후에 사파이어에 인접한 GaN의 매립된 표면은 질소 면(91)이다. 본 발명의 실시예에서, 에피택셜 구조는 갈륨 면이 노출되도록 종래 방식으로 성장된다. 에피택셜 구조는 그 후 다른 에피택셜 구조 또는 호스트 기층에 접착되고, 성장 기층이 제거되어, 질소 면이 노출된다. 접착 후의 성장 또는 처리의 결과로서, 결과적인 장치의 발광 영역은 질소 면이 p-형 영역을 대면하는 결정 표면이 되는 방위를 가지며, 발광 영역과 p-형 영역 사이의 계면은 도 3에 도시된 c-축 방위를 갖는다.
처리가 완료된 후에, 발광 영역의 일 측에 근접한 n-형 영역 부분과, 발광 영역, 및 발광 영역의 다른 측에 근접한 p-형 영역 부분으로서 정의되는 장치 구조가 접착부에 의해 간섭되지 않도록 접착부가 발광 영역으로부터 이격되어 있는 것이 바람직하다. 예를 들면, 어떤 실시예에서는, 접착부가 발광 영역의 에지로부터 적어도 500 nm 이격될 수 있다. 다른 에피택셜 구조 또는 호스트 구조에 접착된 에피택셜 표면은 p-형, n-형 또는 도핑되지 않을 수 있다.
도 4는 도 3에 도시된 발광 영역의 c-축 방위를 갖는 장치를 형성하는 제1 방법을 도시한다. 두 개의 별도의 에피택셜 구조들이 성장 기층(40 및 46) 위에 성장된다. 성장 기층들은, 예를 들면, 사파이어, SiC, AlN 또는 GaN 등과 같은 어떤 적절한 성장 기층이든 될 수 있다. 선택적 n-형, p-형 또는 도핑되지 않은 영역(41)-아래에서는 n-형 영역이라고 지칭됨-이 기층(40) 위에 성장될 수 있다. n- 형, p-형, 또는 도핑되지 않을 수 있는, 그러나 아래에서는 n-형 영역이라고 지칭될 제1 영역(44)과, 발광 영역(43), 및 제2 n-형 영역(42)이 기층(46) 위에 성장된다. 발광 영역(43)은, 예를 들면, 단일의 얇거나 두꺼운 발광 층 또는 장벽층으로 분리된 다수의 양자 우물들일 수 있다. 나중의 처리 후에 활성 영역의 p-측 상에 위치되는 N-형 영역(44)은 도 3의 층(21)과 같이 발광 영역(43)에 인접한 GaN 층과 도 3의 층(22)과 같이 GaN 층에 인접한 AlGaN 층을 포함할 수 있다. n-형, p-형, 또는 도핑되지 않을 수 있는 다른 영역들이 n-형 영역(44)을 기층(46)으로부터 분리할 수 있고, n-형 영역(42) (즉, n-형 영역(42)과 영역(41)과의 접착 계면의 사이) 위에 형성될 수 있다. N-형 영역(44) 또는 기층(46)과 발광 영역(43) 사이의 임의의 다른 영역은 기층 제거 후 에피택셜 층의 단순한 화학 에칭 또는 씨닝(thinning)에 의해 성장 기층의 릴리스를 수월하게 하도록 설계된 릴리스 층(release layers)을 포함할 수 있다.
기층(46) 상에 성장된 반도체 구조의 상부면, 도 4의 n-형 영역(42), 및 n-형 영역(41)의 표면이 상승된 온도 및 압력에서 서로 접착된다. 접착을 위해 적절한 온도는, 예를 들면, 500 내지 1500 ℃일 수 있고, 접착을 위해 적절한 압력은, 예를 들면, 5 내지 1500 psi일 수 있다. 표면들은, 예를 들면, N2 분위기에서, 예를 들면, 적어도 2분, 흔히 적어도 30분인 정해진 시간 동안 상기 온도 및 압력에서 서로 가압될 수 있다. 이러한 조건 하에, 두 개의 표면 사이에 굳건한 반도체 접착이 이루어진다. 그러한 접착은 접착에 후속하여 추가적인 반도체 층들을 성장 시키는 것과 같은 추가적인 반도체 처리에 필요한 온도를 견딜 수 있다. 반도체 웨이퍼 접착 외에 확산 납땜 접착 등과 같은 다른 접착 기법들이 이용될 수도 있다. 확산 납땜 접착에서는, Zn 및 Sn과 같은 하나 이상의 금속들이 접착 계면에 퇴적되며 저온에서 접착된다. ZnSn 접착은, 예를 들면, 900℃보다 높은 온도와 같이 고온에서 안정적이다. 다른 대안적 방법에서는, 표면들이 Al과 같은 얇은 금속막을 접착층으로 이용하여 접착된다. Al은 두 개의 반도체 표면들 내에 합금되어, 고온에서 안정적인 접착부를 생성한다. 어떤 실시예에서는, SiO2, Si3N4, SiON, TiO2, SiO2, SnO2, ZrO2, ZnO, MgF2, Al2O3와 같은 하나 이상의 유전 층들이 접착면들 중 하나를 형성할 수 있거나 또는 두 개의 접착면들 사이에 배치될 수 있다.
접착부(50)(도 5)가 두 개의 GaN 표면의 사이, InGaN 표면과 GaN 표면의 사이, 두 개의 InGaN 표면의 사이, 또는 어떤 다른 적절한 표면들의 사이에 형성될 수 있다. 대안적으로, 접착부가 GaN 또는 InGaN과 Al2O3, Si 또는 SiC 기층과 같은 비III-질화물 호스트 기층 사이에 직접 형성될 수도 있다. 예를 들면, 도 4의 기층(40) 및 n-형 영역(41)은 어떠한 에피택셜 층도 대체 기층 상에 성장시키지 않고서, Si, SiC 또는 Al2O3 기층으로 대체될 수도 있다. 대안적으로, 호스트 기층은 유전체 분산된 브래그 반사기(dielectric distributed Bragg reflector)일 수 있다. 여기에 참고로 포함된 출원 번호 [대리인 사건번호 LUM-04-02-07] "Wavelength-Converted Semiconductor Light Emitting Device"는 호스트 기층으로 이용될 수 있는 세라믹 물체(ceramic body)를 기술한다. 어떤 실시예에서는, 호스 트 기층이 접착 후에 일어나는 여하한 처리를 위해 요구되는 조건을 견딜 수 있어야 한다. 두 개의 접착된 표면들은, 예를 들면, 종래의 방법으로 연마함으로써 접착 전에 선택적으로 평탄화될 수 있다. 어떤 실시예에서는, 접착을 위해 평탄면들을 형성하기에 유리한 조건으로 두 개의 에피택셜 구조들이 성장된다.
접착 후, 도 5에 도시된 바와 같이, 상부 장치로부터 기층(46)이 제거된다. 기층(46)을 통해, 기층(46)과 결정 영역(44) 사이의 계면의 부분들을 하나의 스텝 및 반복적 패턴으로 하이 플루언스 펄스드 자외선 레이저(high fluence pulsed ultraviolet layser)에 노출시킴으로써 제거될 수 있다. 레이저에 대한 노출로 유발되는 충격파를 차단하기 위해 노출된 부분들은 장치의 결정 층들에 걸쳐 에칭된 트렌치(trench)들에 의해 격리될 수 있다. 그러한 에칭은 접착하게 전에 이루어진다. 레이저의 광자 에너지는 사파이어 (어떤 실시예에서는 GaN)에 인접한 결정 층의 밴드 갭(band gap)보다 높으므로, 펄스 에너지는 사파이어에 인접한 에피택셜 물질의 첫번째 100 nm 내의 열 에너지로 효율적으로 전환된다. 충분히 높은 플루언스 (즉, 약 500 mJ/cm2 보다 큰) 및 GaN의 밴드 갭보다 높고 사파이어의 흡수 에지보다는 낮은 광자 에너지(즉, 약 3.44 내지 6 eV)에서, 첫번째 100 nm 내의 온도는 GaN을 갈륨 및 질소 기체로 해리시켜 에피택셜 층들을 기층(46)으로부터 릴리스하기에 충분히 높은 1000℃보다 높은 온도로 나노초 스케일로 상승할 수 있다. SiC, Si 및 Si에 기초하여 엔지니어링된 기층과 같은 다른 기층들은 에칭 및/또는 래핑과 같은 종래의 처리에 의해 제거될 수 있다.
기층(46)의 제거 후, 도 5의 예에서 산출된 구조는 접착부(50)를 통해 n-형 영역(41)에 접착된 에피택셜 n-형 영역(44)과, 활성 영역(43), 및 n-형 영역(42), 및 기층(40)을 포함한다. 기층(46)이 제거된 후, n-형 영역(44a)(도 5)은 건식에칭, 광전화학(photoelectrochemical) 에칭과 같은 습식에칭, 및/또는 화학 기계적 연마에 의해 발광 영역(43) 바로 위까지 얇아질 수 있다.
그리고 p-형 영역이 발광 영역(43) 위에 형성된다. 도 6에서, p-형 영역(52)은 Mg와 같은 p-형 도펀트를 얇아진 n-형 영역(44b) 속에 확산시키고, 따라서 이러한 영역의 도전형을 n-형으로부터 p-형으로 전환함으로써 형성된다. 예를 들면, Mg 및 Au는 n-형 영역(44a)의 표면 상에서 열에 의해 증발될 수 있고, 그 후, 예를 들면, 900℃의 온도까지 6시간 동안 가열된다. 그 후, 잔존하는 Mg 및 Au가 에칭에 의해 제거되고, 장치가, 예를 들면, 850 내지 1050 ℃의 온도로 어닐링되어 확산된 Mg를 활성시킨다. 대안적으로, Mg(흔히 P와 함께 주입됨) 또는 Be(O와 함께 주입됨)와 같은 p-형 도펀트가 n-형 영역(44b) 속에 주입될 수 있다. 예를 들면, 주입하는 동안에 표면을 보호하기 위해 n-형 영역(44b) 상에 Ni 층이 형성될 수 있고, 50keV 보다 큰 에너지 및 1013 cm-2 내지 1016 cm-2의 주입량(dosage)으로 Be 및 O를 n-형 영역(44b) 속에 주입하기 위해 Be 금속 및 O2 기체가 이용된다. 그 후, Ni가 제거되고 장치가 900 ℃ 보다 큰 온도로 어닐링되어 주입된 도펀트를 활성시킨다. 예를 들면, 도 7을 참조하여 아래에서 기술되는 p-형 영역(52)과 같은, 이미 p-형인 물질의 도핑 레벨을 증가시키기 위해 주입이 이용될 수도 있다.
도 7에서, p-형 영역(52)은 얇아진 n-형 영역(44a) 위에 성장된다. P-형 영역(52)은, 예를 들면, 에칭에 의해 표면을 선택적으로 세정한 후에 종래의 성장 조건으로 성장될 수 있다. p-형 영역(52)의 재성장은 반도체 접착부(50)를 포함해서 장치의 모든 구조가 III-질화물 성장을 위해 요구되는 고온에 견딜 수 있기 때문에 가능하다.
기층(46)의 제거에 의해 노출된 n-형 영역(44)의 표면은 질소 면이다. 따라서, n-형 영역에 p-형 도펀트를 확산 또는 주입하거나 또는 노출된 n-형 영역 상에 성장시킴으로써 형성되는 p-형 영역(52)은 또한 질소 면을 상승시켜 도 3에 도시된 활성 영역과 p-형 영역 사이의 바람직한 c-축 방위로 귀결될 것이다. 여기에 참고로 포함된 "Morphological and structure characteristics of homoepitaxial GaN grown by metalorganic chemical vapour deposition (MOCVD)" Journal of Crystal Growth 204 (1999)419-428 및 "Playing with Polarity", Phys. Stat. Sol. (b) 228, No. 2, 505-512 (2001)에 더 상세하게 기술된 바와 같이, 질소 면 막들은, 예를 들면, 분자 빔 에피택시 또는 MOCVD에 의해 성장될 수 있다. 도 6과 7에 도시된 장치들은 이제 n-형 영역(42 또는 41)들 중 하나의 일부를 노출하기 위해 메사(mesa)를 에칭하고, n-형 영역(42 또는 41) 및 p-형 영역(52) 상에 투명 또는 반사 컨택들을 형성하며, 컨택(투명 컨택들인 경우)을 통하거나 기층(40)(반사 컨택들인 경우)을 통해 광이 추출되도록 장치를 장착할 것을 요구하는 종래의 플립 칩 처리를 위한 준비가 되었다. 대안적으로, 장치는 박막 장치로 처리될 수 있으며, 여기에서, 도 6과 7의 p-형 영역(52)의 표면이 p-형 영역(52)에 대한 컨택을 형성하는 접착을 통해 호스트 기층에 금속 접착될 수 있고, 그 후 기층(40)이 제거될 수 있고, 컨택이 n-형 영역(41)의 노출된 표면 상에 형성될 수 있으며, 광이 n-형 영역(41)의 노출된 표면을 통해 추출되도록 장치가 장착될 수 있다. 호스트 기층이 유전체 분포 브래그 반사기인 실시예에서는, VCSEL(vertical cavity laser diodes) 또는 RCLED(resonant cavity light emitting diodes)가 형성될 수 있다.
도 8은 도 3에 따른 장치를 형성하는 제2 방법을 도시한다. 도 4에서처럼, 두 개의 별도의 에피택셜 구조들이 성장 기층(40 및 46) 상에 성장된다. 도 4에서처럼, n-형, p-형, 또는 도핑되지 않은 영역(41)-아래에서는 n-형 영역이라고 지칭-이 기층(40) 위에 성장된다. 기층(46) 위에서, p-형 영역(54)이 먼저 성장되고, 발광 영역(53) 및 n-형 영역(56)이 후속된다. P-형 영역(54)은 도 3의 층(21)과 같은 발광 영역(53)에 인접한 GaN 층 및 도 3의 층(22)과 같은 GaN 층에 인접한 AlGaN 층을 포함할 수 있다. n-형, p-형, 또는 도핑되지 않을 수 있는 다른 영역들은 p-형 영역(54)을 기층(46)으로부터 분리할 수 있고, n-형 영역(56)(즉, n-형 영역(56)과 영역(41)과의 접착 계면의 사이) 위에 형성될 수 있다.
기층(46) 상에 성장된 반도체 구조의 상부 표면, 도 8의 n-형 영역(56) 및 n-형 영역(41)의 표면은 도 4를 참조하여 기술된 것과 유사한 조건하에 서로 접착된다. 위에 기술된 바와 같이, n-형 영역(41)은 생략될 수 있고 n-형 영역(56)은 적절한 호스트 구조에 직접 접착될 수 있다. 그 후, 기층(46)이 위에 기술된 바와 같이 제거되고, p-형 영역(54)은 선택적으로 얇아질 수 있다. P-형 영역(54)은 기 층 제거 후에 에피택셜 층들의 단순한 화학 에칭 또는 씨닝에 의해 성장 기층을 릴리스하기 수월하게 설계된 릴리스 층들을 포함할 수 있다. 기층(46)의 제거 후에 제2 p-형 영역(58)이 p-형 영역(54)의 표면 상에 성장되거나, 또는 Mg와 같은 p-형 도펀트가 도 9에 도시된 바와 같이 p-형 영역(54) 속으로 확산되거나 주입될 수 있다. 어떤 실시예에서는, 제2 p-형 영역의 성장, 확산 또는 주입은 씨닝 후에 씨닝하는 동안에 발생한 결정 손상으로부터 회복하기 위해 필요하다. 씨닝 후의 p-형 영역(58)의 성장은 씨닝에 의해 유발된 손상이 광학적 및 전기적 손실을 유발할 수 있으므로 그러한 손상을 발광 층(53)으로부터 이격시키기에 바람직할 수 있다. p-형 영역(54)의 표면에 대한 손상은 NH3에서의 고온 어닐링에 의해 회복될 수 있다. 예를 들면, 장치는 200 Torr의 압력 및 850 내지 1000 ℃의 온도에서 어닐링될 수 있다. p-형 영역(54)을 회복하거나 컨택 저항 감소를 위해 p-형 영역(54)을 추가로 도핑하기 위해 어닐링하는 동안에 CP2Mg와 같은 p-형 도펀트 전구체가 부가될 수 있다. 그 후, 도 9에 도시된 장치는 위에 기술된 바와 같이 플립 칩 또는 박막 장치로서 처리될 수 있다.
어떤 실시예에서는, 접착하기 전에 한 표면이 거칠어지거나 텍스쳐된다. 도 10 및 11은 텍스쳐된 영역(60)을 포함하는 실시예들을 도시한다. 어떤 실시예에서는, 텍스쳐된 영역(60)이 홀들의 주기적 배열 형태의 광자 결정 영역이다. 광자 결정 구조들은 여기에 참고로 포함되고 "LED efficiency using photonic crystal structure"라는 명칭을 가진 미국 특허 공개 2003/0141507호에 좀더 상세하게 기술 되어 있다. 홀들의 주기적 배열은 0.1λ 내지 4λ- 여기에서 λ는 반도체 구조 내의 활성 영역에 의한 발광 파장 - 일 수 있는 격자 상수를 갖는다. 다른 실시예에서는, 2 마이크로미터보다 큰 피처(feature)들이 텍스쳐된 영역(60)에 형성된다. 텍스쳐된 영역(60)은 도 10에 도시된 바와 같이 접착부(50)에 의해 영역(41)에 접착된다. 그 후, 구조가 뒤집어져 도 11에 도시된 바와 같이 p-형 영역(58)과 호스트 기층(65) 사이의 계면에 형성된 금속 접착(도시 안됨)과 같은 접착에 의해 호스트 기층(65)에 접착된다. 그 후, 도 10의 기층(40)이 제거되고, 영역(41)의 노출된 표면 상에 컨택(도시 안됨)이 형성될 수 있으며, 그것을 통해 광이 장치로부터 추출된다. 텍스쳐된 영역(60)은 장치 내에 매립된 광산란층의 역할을 하며, 그것은 장치로부터 추출되는 광량을 증가시킬 수 있다. 도 11이 박막 장치를 도시할지라도, 도 10의 접착된 장치는 위에서 기술된 바와 같이 플립 칩 장치로 처리될 수도 있다. 또한, 도 10 및 11이, p-형 영역(54)이 발광 영역(53)에 앞서 성장되고 난 후 텍스쳐되거나 거칠어진 영역이 n-형 영역(56) 위에 형성되는 도 8 및 9에 도시된 것과 유사한 장치를 도시할지라도, 그러한 텍스쳐되나 거칠게 된 영역은, n-형 영역(42) 위에 텍스쳐되거나 거칠게 된 영역이 형성되고 난 후 영역(41)에 접착되는 도 4, 5, 6 및 7에 도시된 바와 같은 장치에 포함될 수도 있다.
도 13은 미국 특허 6,274,924호에 좀더 상세하게 기술된 패키지된 발광 장치의 분해도이다. 열싱크 슬러그(100)(heat-sinking slug)가 삽입 몰드 리드프레임 내에 배치된다. 삽입 몰드 리드프레임은, 예를 들면, 전기 경로를 제공하는 금속 프레임(106) 주변에 몰딩된 채워진 플라스틱 재료(filled plastic material, 105) 이다. 슬러그(100)는 선택적 반사경 컵(102)을 포함할 수 있다. 위에 기술된 장치 중 어느 것일 수 있는 발광 장치 다이(104)가 직접 또는 열전도 서브마운트(103)를 경유하여 간접적으로 슬러그(100)에 장착된다. 광학 렌즈일 수 있는 커버(108)가 부가될 수 있다. 도 7, 9 및 10에 도시된 장치는 에지 발광 또는 수직 캐비티 표면 발광 레이저로 처리될 수 있다. 이러한 구조들에 의해 제공되는 감소된 캐리어 누설은 임계 전류와 같은 레이저 동작 특성을 향상시킬 수 있다. 문턱 전류는 다음과 같이 쓰여질 수 있다.
Ith=Ith0+I1
여기에서 Ith0는 누설 없는 전류이고 I1은 누설 전류이다. 누설 전류가 감소됨에 따라, 자극된 발광이 시작되는 레이저의 임계 전류도 감소된다. 따라서, 누설 전류가 감소되면, 레이저는 더 낮은 동작 입력 전력으로 동작할 수 있다. III-질화물 레이저들은 파장 범위가 UV 근처(390nm)로부터 청색(460nm)까지로 제한되어 있다. 자극된 발광이 시작되는 전류 임계치를 낮추는 것은 III-질화물 레이저들의 잠재적 동작 파장을 UV로 그리고 녹색을 향해 확장할 수 있다. 전류 누설은 또한 레이저들의 총 출력 전력을 제한하여, 이러한 누설을 감소시킴으로써, 본 발명의 실시예들은 더 큰 전력의 III-질화물 레이저들을 가능하게 할 수 있다. 종래 기술의 III-질화물 레이저들처럼, 발광 장치 구조는 신뢰성 증가를 위해 낮은 변위(dislocation) 템플릿 상에 성장될 수 있다.
에지 발광 레이저가 도 15에 도시되어 있다. 레이저가 도 6 또는 7과 동일 한 에피택셜 층들로 형성될 수 있을지라도, 도 15의 장치는 도 9와 동일한 에피택셜 층들을 포함한다. 레이저 캐비티 폭을 한정하고 컨택을 위한 n-형 영역(56)을 드러내기 위해 줄무늬 메사 구조가 n-형 영역(56) 층에 에칭된다. N-컨택(57) 및 p-컨택(55)은 표준 기법으로 부착되고 한정된다. 레이저 패싯(facet)들의 건식 에칭 또는 클리빙(cleaving)에 의해 캐비티가 길이방향(도면의 바깥쪽)으로 한정된다. 광 레이저 모드를 수직 방향으로 제한하기 위해 영역들(53 및 56) 사이에 부가적 AlGaN 클래딩층이 부가될 수 있다.
본 발명을 상세히 기술하였지만, 당업자들은 이 명세서에 의해 여기에 기술된 발명의 취지로부터 벗어남이 없이 본 발명에 대한 변형이 이루어질 수 있음을 알 것이다. 그러므로, 본 발명의 범위가 도시되고 기술된 특정한 실시예들로 제한되는 것을 의도하지 않는다.

Claims (39)

  1. p-형 영역과 n-형 영역 사이에 배치된 III-질화물 발광 영역을 포함하는 장치 구조물 - 상기 발광 영역은 우르차이트 결정 구조를 포함함 - , 및
    두 개의 III-질화물 표면들 사이에 배치된 접착된 계면 - 상기 표면들 중 하나는 상기 장치 구조물의 표면임 - 을 포함하고,
    상기 발광 영역과 상기 p-형 영역 사이에 배치된 계면에 걸쳐, III-질화물 단위 셀의 질소 면으로부터 III-질화물 단위 셀의 갈륨 면을 가리키는 것으로 정의된 우르차이트 c-축은 상기 발광 영역을 향하여 가리키는, 구조물(structure).
  2. 제1항에 있어서,
    상기 두 개의 표면이 모두 GaN인 구조물.
  3. 제1항에 있어서,
    상기 두 개의 표면 중 하나는 GaN, AlN 및 InGaN의 그룹으로부터 선택되는 구조물.
  4. 제1항에 있어서,
    상기 장치 구조물의 표면은 p-형, n-형, 및 도핑되지 않은 것 중 하나인 III-질화물 표면인 구조물.
  5. 삭제
  6. 삭제
  7. 제1항에 있어서,
    상기 두 개의 표면들 중 하나는 텍스쳐되는(textured) 구조물.
  8. 제7항에 있어서,
    텍스쳐된 상기 표면이 상기 텍스쳐된 표면에 형성된 홀들의 주기적 배열을 포함하는 구조물.
  9. 제8항에 있어서,
    상기 홀들의 주기적 배열이 0.1λ 내지 4λ인 격자 상수를 가지며, 여기서 λ는 상기 발광 영역 내의 광의 파장인 구조물.
  10. 제1항에 있어서,
    상기 접착된 계면은 반도체 접착부이고 금속이 없는 구조물.
  11. 제1항에 있어서,
    상기 접착된 계면에 배치된 금속 층을 더 포함하는 구조물.
  12. 제1항에 있어서,
    상기 접착된 계면에 배치된 금속-반도체 합금을 더 포함하는 구조물.
  13. 제1항에 있어서,
    n-형 영역과 p-형 영역에 전기적으로 접속된 컨택(contact)들을 더 포함하는 구조물.
  14. 제1항에 있어서,
    상기 발광 영역의 일부를 포함하는 메사(mesa), 및
    상기 메사의 양 단부들에 배치된 레이저 패싯(facet)들
    을 더 포함하는 구조물.
  15. 반도체 발광 장치를 형성하는 방법에 있어서,
    성장 기층 상에 성장된 에피택셜 구조를 제공하는 단계와,
    두 개의 III-질화물 표면들 사이의 접착부에 의해 상기 에피택셜 구조를 호스트 구조에 접착하는 단계와,
    상기 에피택셜 구조의 표면을 노출시키기 위해 상기 성장 기층을 제거하는 단계와,
    상기 성장 기층을 제거한 후, 상기 에피택셜 구조의 위 또는 내부에 p-형 영역을 형성하는 단계
    를 포함하는 방법.
  16. 제15항에 있어서,
    에피택셜 구조를 제공하는 단계는 성장 기층의 제거에 의해 노출된 표면이 우르차이트 III-질화물 단위 셀의 질소 면이 되도록 상기 성장 기층 위에 III-질화물 구조를 성장시키는 단계를 포함하는 방법.
  17. 제15항에 있어서,
    상기 성장 기층을 제거한 후에 상기 에피택셜 구조를 씨닝(thinning)하는 단계를 더 포함하는 방법.
  18. 제15항에 있어서,
    상기 p-형 영역을 형성하는 단계는, p-형 도펀트를 반도체 영역 내에 확산 또는 주입하는 단계를 포함하는 방법.
  19. 제15항에 있어서,
    상기 p-형 영역을 형성하는 단계는 상기 에피택셜 구조의 노출된 표면을 어닐링하는 단계를 포함하는 방법.
  20. 제15항에 있어서,
    상기 p-형 영역을 형성하는 단계는 p-형 영역을 성장시키는 단계를 포함하는 방법.
  21. 제15항에 있어서,
    상기 에피택셜 구조는,
    상기 성장 기층 위에 성장된 제1 영역,
    상기 제1 영역 위에 성장된 발광 영역, 및
    발광 층 위에 성장된 n-형 영역
    을 포함하는 방법.
  22. 제21항에 있어서,
    상기 접착하는 단계는 상기 n-형 영역이 상기 발광 영역과 상기 접착부 사이에 배치되도록 상기 호스트 구조를 상기 에피택셜 구조에 접착하는 단계를 포함하는 방법.
  23. 제22항에 있어서,
    상기 성장 기층을 제거한 후에 상기 제1 영역을 씨닝하는 단계를 더 포함하는 방법.
  24. 제23항에 있어서,
    p-형 도펀트를 상기 제1 영역의 잔존부에 확산 또는 주입하는 단계를 더 포함하는 방법.
  25. 제24항에 있어서,
    확산 또는 주입하는 단계 후에 상기 잔존부를 어닐링하는 단계를 더 포함하는 방법.
  26. 제23항에 있어서,
    상기 제1 영역의 잔존부 위에 p-형 영역을 성장시키는 단계를 더 포함하는 방법.
  27. 제21항에 있어서,
    상기 에피택셜 구조는 제1 에피택셜 구조이고, 상기 성장 기층은 제1 성장 기층이며,
    상기 호스트 구조는,
    제2 성장 기층, 및
    상기 제2 성장 기층 위에 성장된 제2 에피택셜 구조를 포함하는 방법.
  28. 제27항에 있어서,
    상기 접착하는 단계는 상기 n-형 영역이 상기 발광 영역과 상기 접착부 사이에 배치되도록 상기 제2 에피택셜 구조를 상기 제1 에피택셜 구조에 접착하는 단계를 포함하고, 상기 제거하는 단계는 상기 제1 성장 기층을 제거하는 단계를 포함하는 방법.
  29. 제15항에 있어서,
    상기 에피택셜 구조는,
    상기 성장 기층 위에 성장된 p-형 영역과,
    상기 p-형 영역 위에 성장된 발광 영역, 및
    상기 발광 영역 위에 성장된 n-형 영역
    을 포함하는 방법.
  30. 제29항에 있어서,
    상기 접착하는 단계는 상기 n-형 영역이 상기 발광 영역과 상기 접착부 사이에 배치되도록 상기 에피택셜 구조를 상기 호스트 구조에 접착하는 단계를 포함하는 방법.
  31. 제30항에 있어서,
    상기 성장 기층을 제거한 후, 상기 p-형 영역을 씨닝하는 단계를 더 포함하는 방법.
  32. 제31항에 있어서,
    씨닝 후에 잔존하는 상기 p-형 영역을 어닐링하는 단계를 더 포함하는 방법.
  33. 제32항에 있어서,
    상기 어닐링하는 단계는 NH3에서 어닐링하는 단계를 포함하는 방법.
  34. 제30항에 있어서,
    상기 성장 기층을 제거한 후 잔존하는 p-형 영역의 부분 위에 추가적인 p-형 영역을 성장시키는 단계를 더 포함하는 방법.
  35. 제30항에 있어서,
    상기 성장 기층을 제거한 후 잔존하는 p-형 영역의 부분에 p-형 도펀트를 확산 또는 주입하는 단계를 더 포함하는 방법.
  36. 제29항에 있어서,
    상기 에피택셜 구조가 제1 에피택셜 구조이고, 상기 성장 기층이 제1 성장 기층이며,
    상기 호스트 구조는,
    제2 성장 기층, 및
    상기 제2 성장 기층 위에 성장된 제2 에피택셜 구조
    를 포함하는 방법.
  37. 제36항에 있어서,
    상기 접착하는 단계는 상기 n-형 영역이 상기 발광 영역과 상기 접착부 사이에 배치되도록 상기 제1 에피택셜 구조를 상기 제2 에피택셜 구조에 접착하는 단계를 포함하고, 상기 제거하는 단계는 상기 제1 성장 기층을 제거하는 단계를 포함하는 방법.
  38. 제15항에 있어서,
    상기 호스트 구조는 분산된 브래그 반사기(distributed Bragg reflector)를 포함하는 방법.
  39. 제15항에 있어서,
    상기 에피택셜 구조는 발광 영역을 포함하고, 상기 방법은,
    상기 발광 영역의 부분을 포함하는 메사를 형성하는 단계, 및
    상기 메사의 양 단부들에 레이저 패싯을 형성하는 단계
    를 더 포함하는 방법.
KR1020077023473A 2005-03-14 2006-03-10 역편광된 ｉｉｉ-질화물 발광 장치 KR101256378B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/080,022 2005-03-14
US11/080,022 US7804100B2 (en) 2005-03-14 2005-03-14 Polarization-reversed III-nitride light emitting device
PCT/IB2006/050756 WO2006097878A1 (en) 2005-03-14 2006-03-10 Polarization-reversed iii-nitride light-emitting device

Publications (2)

Publication Number Publication Date
KR20070116101A KR20070116101A (ko) 2007-12-06
KR101256378B1 true KR101256378B1 (ko) 2013-04-25

Family

ID=36637000

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077023473A KR101256378B1 (ko) 2005-03-14 2006-03-10 역편광된 ｉｉｉ-질화물 발광 장치

Country Status (9)

Country Link
US (1) US7804100B2 (ko)
EP (1) EP1861905B1 (ko)
JP (1) JP5174327B2 (ko)
KR (1) KR101256378B1 (ko)
CN (1) CN101164209B (ko)
AT (1) ATE421176T1 (ko)
DE (1) DE602006004855D1 (ko)
TW (1) TWI420687B (ko)
WO (1) WO2006097878A1 (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10374120B2 (en) * 2005-02-18 2019-08-06 Koninklijke Philips N.V. High efficiency solar cells utilizing wafer bonding and layer transfer to integrate non-lattice matched materials
JP5364368B2 (ja) 2005-04-21 2013-12-11 エイオーネックス・テクノロジーズ・インコーポレイテッド 基板の製造方法
JP2007165478A (ja) * 2005-12-12 2007-06-28 National Univ Corp Shizuoka Univ 光電面及び光検出器
US20070243703A1 (en) * 2006-04-14 2007-10-18 Aonex Technololgies, Inc. Processes and structures for epitaxial growth on laminate substrates
JP2010509177A (ja) * 2006-11-15 2010-03-25 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 有機金属化学気相成長法による、高品質のＮ面ＧａＮ、ＩｎＮおよびＡｌＮならびにそれらの合金のヘテロエピタキシャル成長の方法
US8193020B2 (en) * 2006-11-15 2012-06-05 The Regents Of The University Of California Method for heteroepitaxial growth of high-quality N-face GaN, InN, and AlN and their alloys by metal organic chemical vapor deposition
US20080111144A1 (en) * 2006-11-15 2008-05-15 The Regents Of The University Of California LIGHT EMITTING DIODE AND LASER DIODE USING N-FACE GaN, InN, AND AlN AND THEIR ALLOYS
JP2010510655A (ja) * 2006-11-15 2010-04-02 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア Ｎ面ＧａＮ、ＩｎＮおよびＡｌＮならびにそれらの合金を用いた発光ダイオードおよびレーザダイオード
US20080149946A1 (en) 2006-12-22 2008-06-26 Philips Lumileds Lighting Company, Llc Semiconductor Light Emitting Device Configured To Emit Multiple Wavelengths Of Light
US20090085065A1 (en) * 2007-03-29 2009-04-02 The Regents Of The University Of California Method to fabricate iii-n semiconductor devices on the n-face of layers which are grown in the iii-face direction using wafer bonding and substrate removal
US7732301B1 (en) 2007-04-20 2010-06-08 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
US20090278233A1 (en) * 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
US9048169B2 (en) * 2008-05-23 2015-06-02 Soitec Formation of substantially pit free indium gallium nitride
KR101142672B1 (ko) * 2008-09-11 2012-05-11 스미토모덴키고교가부시키가이샤 질화물계 반도체 광소자, 질화물계 반도체 광소자용의 에피택셜 웨이퍼, 및 반도체 발광 소자를 제조하는 방법
US8299473B1 (en) * 2009-04-07 2012-10-30 Soraa, Inc. Polarized white light devices using non-polar or semipolar gallium containing materials and transparent phosphors
JP5597933B2 (ja) * 2009-05-01 2014-10-01 住友電気工業株式会社 Ｉｉｉ族窒化物半導体層貼り合わせ基板およびその製造方法
KR20120016261A (ko) 2009-05-05 2012-02-23 쓰리엠 이노베이티브 프로퍼티즈 컴파니 인듐 공핍 메커니즘을 이용하여 인듐-함유 기판 상에 성장된 반도체 디바이스
CN102804422A (zh) * 2009-05-05 2012-11-28 3M创新有限公司 用于与led结合使用的重发光半导体载流子器件及其制造方法
JP2012532454A (ja) 2009-06-30 2012-12-13 スリーエム イノベイティブ プロパティズ カンパニー カドミウム非含有の再発光半導体構成体
CN102474932B (zh) 2009-06-30 2015-12-16 3M创新有限公司 具有可调节色温的白光电致发光器件
US8304976B2 (en) 2009-06-30 2012-11-06 3M Innovative Properties Company Electroluminescent devices with color adjustment based on current crowding
CN102646766B (zh) * 2011-02-18 2014-08-27 展晶科技(深圳)有限公司 Led磊晶结构及制程
DE102012106998A1 (de) * 2012-07-31 2014-02-06 Osram Opto Semiconductors Gmbh Reflektierendes Kontaktschichtsystem für ein optoelektronisches Bauelement und Verfahren zu dessen Herstellung
US10636663B2 (en) * 2017-03-29 2020-04-28 Toyoda Gosei Co., Ltd. Method of manufacturing semiconductor device including implanting impurities into an implanted region of a semiconductor layer and annealing the implanted region
KR102570628B1 (ko) * 2018-12-07 2023-08-23 서울시립대학교 산학협력단 전기화학 소자
CN110993758B (zh) * 2019-10-31 2020-12-22 华灿光电(苏州）有限公司 微型发光二极管的显示阵列及其制作方法
US20220278250A1 (en) * 2021-02-26 2022-09-01 Nichia Corporation Semiconductor light emitting element and method of manufacturing semiconductor light emitting element

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020110172A1 (en) * 2000-06-02 2002-08-15 Ghulam Hasnain Efficiency GaN-based light emitting devices
KR20040005612A (ko) * 2002-07-08 2004-01-16 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 소자의 제조방법 및 질화물 반도체 소자

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5342808A (en) * 1992-03-12 1994-08-30 Hewlett-Packard Company Aperture size control for etched vias and metal contacts
US5432808A (en) * 1993-03-15 1995-07-11 Kabushiki Kaisha Toshiba Compound semicondutor light-emitting device
US5376580A (en) 1993-03-19 1994-12-27 Hewlett-Packard Company Wafer bonding of light emitting diode layers
TW289837B (ko) 1994-01-18 1996-11-01 Hwelett Packard Co
US5974069A (en) * 1994-09-16 1999-10-26 Rohm Co., Ltd Semiconductor laser and manufacturing method thereof
DE19629920B4 (de) 1995-08-10 2006-02-02 LumiLeds Lighting, U.S., LLC, San Jose Licht-emittierende Diode mit einem nicht-absorbierenden verteilten Braggreflektor
US5917202A (en) 1995-12-21 1999-06-29 Hewlett-Packard Company Highly reflective contacts for light emitting semiconductor devices
US5779924A (en) 1996-03-22 1998-07-14 Hewlett-Packard Company Ordered interface texturing for a light emitting device
US5783477A (en) 1996-09-20 1998-07-21 Hewlett-Packard Company Method for bonding compounds semiconductor wafers to create an ohmic interface
US6229160B1 (en) 1997-06-03 2001-05-08 Lumileds Lighting, U.S., Llc Light extraction from a semiconductor light-emitting device via chip shaping
JP3955367B2 (ja) 1997-09-30 2007-08-08 フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー 光半導体素子およびその製造方法
US6849472B2 (en) 1997-09-30 2005-02-01 Lumileds Lighting U.S., Llc Nitride semiconductor device with reduced polarization fields
DE19882202B4 (de) * 1998-01-21 2007-03-22 Rohm Co. Ltd., Kyoto Lichtemittierende Halbleitervorrichtung und Verfahren zu ihrer Herstellung
JPH11224859A (ja) * 1998-02-05 1999-08-17 Sanyo Electric Co Ltd 窒化ガリウム系化合物半導体のドーピング方法および半導体素子の製造方法
US6274924B1 (en) 1998-11-05 2001-08-14 Lumileds Lighting, U.S. Llc Surface mountable LED package
US6320206B1 (en) 1999-02-05 2001-11-20 Lumileds Lighting, U.S., Llc Light emitting devices having wafer bonded aluminum gallium indium nitride structures and mirror stacks
US20010042866A1 (en) 1999-02-05 2001-11-22 Carrie Carter Coman Inxalygazn optical emitters fabricated via substrate removal
EP1039513A3 (en) 1999-03-26 2008-11-26 Canon Kabushiki Kaisha Method of producing a SOI wafer
US6177359B1 (en) 1999-06-07 2001-01-23 Agilent Technologies, Inc. Method for detaching an epitaxial layer from one substrate and transferring it to another substrate
US6515313B1 (en) * 1999-12-02 2003-02-04 Cree Lighting Company High efficiency light emitters with reduced polarization-induced charges
US6486499B1 (en) 1999-12-22 2002-11-26 Lumileds Lighting U.S., Llc III-nitride light-emitting device with increased light generating capability
US6526082B1 (en) 2000-06-02 2003-02-25 Lumileds Lighting U.S., Llc P-contact for GaN-based semiconductors utilizing a reverse-biased tunnel junction
US6525335B1 (en) 2000-11-06 2003-02-25 Lumileds Lighting, U.S., Llc Light emitting semiconductor devices including wafer bonded heterostructures
US20020070125A1 (en) * 2000-12-13 2002-06-13 Nova Crystals, Inc. Method for lift-off of epitaxially grown semiconductors by electrochemical anodic etching
CN1154155C (zh) * 2001-01-12 2004-06-16 中国科学院半导体研究所 Ⅲ族氮化物单/多层异质应变薄膜的制作方法
US7045878B2 (en) 2001-05-18 2006-05-16 Reveo, Inc. Selectively bonded thin film layer and substrate layer for processing of useful devices
TW493287B (en) * 2001-05-30 2002-07-01 Epistar Corp Light emitting diode structure with non-conductive substrate
US7279718B2 (en) 2002-01-28 2007-10-09 Philips Lumileds Lighting Company, Llc LED including photonic crystal structure
JP2003264314A (ja) * 2002-03-11 2003-09-19 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
GB2407700A (en) * 2003-10-28 2005-05-04 Sharp Kk MBE growth of nitride semiconductor lasers
JP3994287B2 (ja) * 2004-07-07 2007-10-17 サンケン電気株式会社 半導体発光素子
US7221000B2 (en) 2005-02-18 2007-05-22 Philips Lumileds Lighting Company, Llc Reverse polarization light emitting region for a semiconductor light emitting device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020110172A1 (en) * 2000-06-02 2002-08-15 Ghulam Hasnain Efficiency GaN-based light emitting devices
KR20040005612A (ko) * 2002-07-08 2004-01-16 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 소자의 제조방법 및 질화물 반도체 소자

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Novel current blocking laser structures using directly boned InP-SiO2-InP [Proceedings of the international conference on indium phosphide and related materials. Hokkaido, 1995년 5월 9일~13일] *
Novel current blocking laser structures using directly boned InP-SiO2-InP [Proceedings of the international conference on indium phosphide and related materials. Hokkaido, 1995년 5월 9일~13일]*

Also Published As

Publication number Publication date
US7804100B2 (en) 2010-09-28
WO2006097878A1 (en) 2006-09-21
CN101164209B (zh) 2011-07-06
ATE421176T1 (de) 2009-01-15
DE602006004855D1 (de) 2009-03-05
EP1861905B1 (en) 2009-01-14
CN101164209A (zh) 2008-04-16
US20060202215A1 (en) 2006-09-14
EP1861905A1 (en) 2007-12-05
TW200644287A (en) 2006-12-16
KR20070116101A (ko) 2007-12-06
JP5174327B2 (ja) 2013-04-03
TWI420687B (zh) 2013-12-21
JP2006287237A (ja) 2006-10-19

Similar Documents

Publication Publication Date Title
KR101256378B1 (ko) 역편광된 ｉｉｉ-질화물 발광 장치
KR101306024B1 (ko) 질화물 발광 소자용 역분극 발광 영역
US9640724B2 (en) III-nitride light emitting device with double heterostructure light emitting region
TWI374551B (en) Iii-nitride light-emitting devices with improved high-current efficiency
KR101418190B1 (ko) 전류 차단 구조들을 가지는 발광소자들 및 전류 차단 구조들을 가지는 발광소자들의 제조방법들
JP5579048B2 (ja) ｐ型活性層を有するＩＩＩ族窒化物発光装置
JP2007043151A (ja) 放射放出半導体チップ
JP5384783B2 (ja) 半導体発光素子のための逆分極発光領域
US20110121358A1 (en) P-type layer for a iii-nitride light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160406

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170407

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180329

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190408

Year of fee payment: 7