KR101251072B1 - Method of etching a semiconductor device - Google Patents

Method of etching a semiconductor device Download PDF

Info

Publication number
KR101251072B1
KR101251072B1 KR1020110069132A KR20110069132A KR101251072B1 KR 101251072 B1 KR101251072 B1 KR 101251072B1 KR 1020110069132 A KR1020110069132 A KR 1020110069132A KR 20110069132 A KR20110069132 A KR 20110069132A KR 101251072 B1 KR101251072 B1 KR 101251072B1
Authority
KR
South Korea
Prior art keywords
etching
gas
stacking
supply amount
deposition
Prior art date
Application number
KR1020110069132A
Other languages
Korean (ko)
Other versions
KR20130008404A (en
Inventor
김남헌
Original Assignee
에이피티씨 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이피티씨 주식회사 filed Critical 에이피티씨 주식회사
Priority to KR1020110069132A priority Critical patent/KR101251072B1/en
Publication of KR20130008404A publication Critical patent/KR20130008404A/en
Application granted granted Critical
Publication of KR101251072B1 publication Critical patent/KR101251072B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only

Abstract

본 발명의 일 예에 따른 반도체소자의 식각 방법은, 식각대상막을 갖는 기판을 식각챔버 내에 로딩시키는 단계와, 식각챔버 내에 식각가스 및 증착가스를 함께 공급하여 식각대상막에 폴리머가 적층되도록 하는 적층 단계와, 식각챔버 내에 식각가스 및 증착가스를 함께 공급하여 폴리머 및 식각대상막이 식각되도록 하는 식각 단계를 반복하여 수행하는 단계를 포함한다.An etching method of a semiconductor device according to an embodiment of the present invention includes loading a substrate having an etching target film into an etching chamber, and supplying an etching gas and a deposition gas together in the etching chamber to laminate the polymer on the etching target film. And repeating the etching step of supplying the etching gas and the deposition gas together in the etching chamber to etch the polymer and the etching target film.

Description

반도체소자의 식각방법{Method of etching a semiconductor device}Method of etching a semiconductor device

본 발명은 반도체소자의 제조방법에 관한 것으로서, 특히 식각과 적층을 반복하는 반도체소자의 식각방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to an etching method of a semiconductor device which repeats etching and lamination.

최근 반도체소자를 제조하는 과정에서, 깊은 트랜치를 형성하거나 관통실리콘비아(TSV; Through Silicon Via) 형성을 위한 식각방법으로서 딥 반응성 이온 식각(Deep Reactive Ion Etch; DRIE) 방법이 사용되고 있다. DRIE 방법의 대표적인 예로서, 소위 이방성 식각을 위한 보시 프로세스(Bosch Process)가 있다.Recently, in the process of manufacturing a semiconductor device, a deep reactive ion etching (DRIE) method is used as an etching method for forming a deep trench or forming a through silicon via (TSV). A representative example of the DRIE method is the Bosch Process for so-called anisotropic etching.

보시 프로세스에 따르면, 먼저 실리콘(Si)으로 이루어진 기판 위에 마스크막패턴을 형성한다. 다음에 플라즈마 시스템에서 적층 단계와 식각 단계의 두 가지 플라즈마 조건이 교대로 수행된다. 적층 단계에서는 식각가스의 공급을 중단한 상태에서 증착가스, 예컨대 C4F8 가스를 공급하여 테플론(Teflon)과 같은 폴리머 적층이 이루어진다. 식각 단계에서는 증착가스의 공급을 중단한 상태에서 플루오린 가스와 같은 식각가스, 예컨대 SF6 가스를 공급함으로써 식각이 이루어진다. 특히 식각 단계가 이루어지는 동안에는 RF 파워가 기판에 인가되어 전계가 형성되며, 이 전계에 의해 기판의 트랜치 바닥에 대한 이온 충돌(ion bombardment) 현상이 발생된다. 그리고 이와 같은 이온 충돌 현상에 의해 트랜치의 측벽에 있는 폴리머는 제거되지 않지만, 트랜치의 바닥에 있는 폴리머는 제거된다. 이와 같은 식각 및 적층 단계를 반복적으로 수행함으로써 이방성 식각이 이루어진다.According to the viewing process, a mask film pattern is first formed on a substrate made of silicon (Si). Next, in the plasma system, two plasma conditions are alternately performed, a lamination step and an etching step. In the lamination step, the deposition gas, for example, C4F8 gas, is supplied while the supply of the etching gas is stopped to form a polymer such as Teflon. In the etching step, etching is performed by supplying an etching gas such as fluorine gas, for example, SF6 gas, while supplying deposition gas is stopped. In particular, during the etching step, RF power is applied to the substrate to form an electric field, which generates ion bombardment to the trench bottom of the substrate. The ion bombardment does not remove the polymer on the sidewalls of the trench, but removes the polymer on the bottom of the trench. Anisotropic etching is performed by repeatedly performing such etching and laminating steps.

그런데 최근 소자의 집적도가 40nm 이하로 급속하게 증가하면서 새로운 3차원 구조의 반도체소자들에 대한 개발이 진행되고 있으며, 이 과정에서 깊고 좁은 트랜치를 빠른 시간 내에 형성하여야 할 필요성이 크게 대두되고 있다. 그런데 기존의 보시 프로세스에 따른 식각으로는 충분한 식각율과 생산성을 얻는데 한계를 나타내고 있다. 또한 적층 단계에서의 적층율과 식각 단계에서 식각율은 식각챔버 내의 압력과 파워(power)에 의해 제어되는데, 부적절한 제어에 의해 적층율이 높아지거나, 또는 식각율이 저하되어 식각챔버 내에 폴리머가 쌓이게 되는 경우, 식각챔버의 상태가 불량해질 수 있다. 이와 같은 불량한 상태의 식각챔버에 의해 불량한 식각 프로파일이 유발될 수 있다는 것은 당연하다.However, as the integration of devices rapidly increases to 40 nm or less, development of semiconductor devices having a new three-dimensional structure is in progress, and a necessity for forming deep and narrow trenches in a short time is increasing. However, the etching according to the existing reporting process has shown a limit in obtaining sufficient etching rate and productivity. In addition, the lamination rate in the lamination step and the etch rate in the etching step are controlled by the pressure and power in the etching chamber, and due to inadequate control, the lamination rate may be increased or the etching rate may be lowered so that the polymer is accumulated in the etching chamber. In this case, the state of the etching chamber may be poor. It is a matter of course that a poor etching profile may be caused by such a poor etching chamber.

본 발명이 해결하려는 과제는, 좁고 깊은 트랜치 형성을 형성하기 위한 식각을 수행하는데 있어서 높은 식각율과 향상된 생산성을 얻도록 할 수 있으며, 식각챔버 내에서 폴리머가 쌓이는 현상이 방지되도록 할 수 있는 반도체소자의 식각방법을 제공하는 것이다.The problem to be solved by the present invention is to achieve a high etching rate and improved productivity in performing the etching for forming a narrow and deep trench formation, a semiconductor device that can prevent the accumulation of polymer in the etching chamber To provide an etching method.

본 발명의 일 예에 따른 반도체소자의 식각 방법은, 식각대상막을 갖는 기판을 식각챔버 내에 로딩시키는 단계와, 식각챔버 내에 식각가스 및 증착가스를 함께 공급하여 식각대상막에 폴리머가 적층되도록 하는 적층 단계와, 식각챔버 내에 식각가스 및 증착가스를 함께 공급하여 폴리머 및 식각대상막이 식각되도록 하는 식각 단계를 반복하여 수행하는 단계를 포함한다.An etching method of a semiconductor device according to an embodiment of the present invention includes loading a substrate having an etching target film into an etching chamber, and supplying an etching gas and a deposition gas together in the etching chamber to laminate the polymer on the etching target film. And repeating the etching step of supplying the etching gas and the deposition gas together in the etching chamber to etch the polymer and the etching target film.

일 예에서, 상기 적층 단계는, 증착가스의 공급량을 식각가스의 공급량보다 많게 설정한 상태에서 수행한다.In one example, the laminating step is performed in a state where the supply amount of the deposition gas is set to be larger than the supply amount of the etching gas.

일 예에서, 상기 식각 단계는, 식각가스의 공급량을 증착가스의 공급량보다 많게 설정한 상태에서 수행한다.In one example, the etching step is performed in a state where the supply amount of the etching gas is set to be larger than the supply amount of the deposition gas.

일 예에서, 상기 적층 단계 및 식각 단계에서 사용하는 식각가스는 SxFy(x, y는 정수) 가스를 포함한다.In one example, the etching gas used in the lamination step and the etching step includes SxFy (x, y is an integer) gas.

일 예에서, 상기 적층 단계 및 식각 단계에서 사용하는 증착가스는 CxFy(x, y는 정수) 가스를 포함한다.In one example, the deposition gas used in the lamination step and the etching step includes a CxFy (x, y is an integer) gas.

일 예에서, 상기 적층 단계 및 식각 단계에서의 식각가스 및 증착가스의 공급량은, 적층 단계에서의 적층율보다 식각 단계에서의 식각율이 더 크도록 조절한다.In one example, the supply amount of the etching gas and the deposition gas in the stacking step and the etching step is adjusted so that the etching rate in the etching step is larger than the stacking rate in the stacking step.

본 발명의 다른 예에 따른 반도체소자의 식각 방법은, 식각대상막을 갖는 기판을 식각챔버 내에 로딩시키는 단계와, 식각챔버 내에 식각가스 및 증착가스를 함께 공급하여 식각대상막에 폴리머가 적층되도록 하는 제1 적층 단계와, 제1 적층 단계를 수행한 후에 식각챔버 내에 식각가스 및 증착가스를 함께 공급하여 폴리머 및 식각대상막이 식각되도록 하는 제1 식각 단계와, 제1 식각 단계를 수행한 후에 식각챔버 내에 식각가스 및 증착가스를 함께 공급하여 폴리머 및 식각대상막이 식각되도록 하는 제2 식각 단계와, 제2 식각 단계를 수행한 후에 식각챔버 내에 식각가스 및 증착가스를 함께 공급하여 식각대상막에 폴리머가 적층되도록 하는 제2 적층 단계와, 그리고 제1 적층 단계, 제1 식각 단계, 제2 식각 단계, 및 제2 적층 단계를 반복하여 수행하는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of etching a semiconductor device, the method comprising: loading a substrate having an etching target film into an etching chamber, and supplying an etching gas and a deposition gas together in the etching chamber to stack a polymer on the etching target film; After performing the first laminating step and the first laminating step, the first etching step is performed to supply the etching gas and the deposition gas together in the etching chamber to etch the polymer and the film to be etched, and the first etching step is performed in the etching chamber. The polymer is deposited on the etching target film by supplying the etching gas and the deposition gas together in the etching chamber after performing the second etching step and the second etching step to supply the etching gas and the deposition gas together to etch the polymer and the etching target film. Repeating the second stacking step and the first stacking step, the first etching step, the second etching step, and the second stacking step Steps.

일 예에서, 상기 제1 적층 단계 및 제2 적층 단계는, 증착가스의 공급량을 식각가스의 공급량보다 많게 설정한 상태에서 수행한다.In one example, the first lamination step and the second lamination step are performed in a state where the supply amount of the deposition gas is set to be larger than the supply amount of the etching gas.

일 예에서, 상기 제1 식각 단계 및 제2 식각 단계는, 식각가스의 공급량을 증착가스의 공급량보다 많게 설정한 상태에서 수행한다.In one example, the first etching step and the second etching step are performed in a state where the supply amount of the etching gas is set to be larger than the supply amount of the deposition gas.

일 예에서, 상기 제2 식각 단계는, 제1 식각 단계에서 공급되는 증착가스의 공급량보다 작은 증착가스를 공급하고, 제1 식각 단계에서 공급되는 식각가스의 공급량보다 많은 식각가스를 공급하여 수행한다.In an example, the second etching step may be performed by supplying a deposition gas smaller than the supply amount of the deposition gas supplied in the first etching step, and supplying more etching gas than the supply amount of the etching gas supplied in the first etching step. .

일 예에서, 상기 제1 적층 단계, 제1 식각 단계, 제2 식각 단계, 및 제2 적층 단계에서 사용하는 식각가스는 SxFy(x, y는 정수) 가스를 포함한다.In one example, the etching gas used in the first stacking step, the first etching step, the second etching step, and the second stacking step includes SxFy (x, y is an integer) gas.

일 예에서, 상기 제1 적층 단계, 제1 식각 단계, 제2 식각 단계, 및 제2 적층 단계에서 사용하는 증착가스는 CxFy(x, y는 정수) 가스를 포함한다.In one example, the deposition gas used in the first deposition step, the first etching step, the second etching step, and the second deposition step includes CxFy (x, y is an integer) gas.

일 예에서, 상기 제1 적층 단계, 제1 식각 단계, 제2 식각 단계, 및 제2 적층 단계에서의 식각가스 및 증착가스의 공급량은, 제1 적층 단계 및 제2 적층 단계에서의 적층율보다 제1 식각 단계 및 제2 식각 단계에서의 식각율이 더 크도록 조절한다.In one example, the supply amount of the etching gas and the deposition gas in the first stacking step, the first etching step, the second etching step, and the second stacking step is greater than the stacking rate in the first stacking step and the second stacking step. The etching rate in the first etching step and the second etching step is adjusted to be greater.

본 발명에 따르면, 적층 단계 및 식각 단계 모두 증착가스와 식각가스를 함께 공급하되, 증착가스와 식각가스의 공급양을 조절함으로써 챔버 내의 폴리머 잔류에 의한 오염 정도를 제어할 수 있으며, 이에 따라 좁고 깊은 트랜치 형성을 형성하기 위한 식각을 수행하는데 있어서 높은 식각율과 향상된 생산성을 얻으면서 동시에 식각챔버 내에서 폴리머가 쌓이는 현상이 방지되도록 할 수 있다.According to the present invention, both the deposition step and the etching step supply the deposition gas and the etching gas together, by controlling the supply amount of the deposition gas and the etching gas can control the degree of contamination by the residual polymer in the chamber, accordingly narrow and deep In performing the etching to form the trench formation, it is possible to obtain a high etching rate and improved productivity while preventing the stacking of polymers in the etching chamber.

도 1은 본 발명에 따른 반도체소자의 식각방법에 사용되는 식각 챔버를 개략적으로 나타내 보인 도면이다.
도 2는 본 발명에 따른 반도체소자의 식각방법이 적용되는 대상물의 일 예를 나타내 보인 단면도이다.
도 3은 본 발명의 일 예에 따른 반도체소자의 식각 방법을 설명하기 위해 나타내 보인 그래프이다.
도 4는 도 3의 적층 단계 및 식각 단계를 보다 상세하게 설명하기 위해 나타내 보인 그래프이다.
도 5는 본 발명의 다른 예에 따른 반도체소자의 식각 방법을 설명하기 위해 나타내 보인 그래프이다.
도 6 내지 도 8은 본 발명의 일 예에 따른 반도체소자의 식각 방법이 수행되는 과정을 나타내 보인 단면도들이다.1 is a view schematically showing an etching chamber used in the etching method of a semiconductor device according to the present invention.
2 is a cross-sectional view showing an example of an object to which the etching method of the semiconductor device according to the present invention is applied.
3 is a graph illustrating a method of etching a semiconductor device according to an embodiment of the present invention.
FIG. 4 is a graph illustrating the lamination step and the etching step of FIG. 3 in more detail.
5 is a graph illustrating a method of etching a semiconductor device according to another embodiment of the present invention.
6 to 8 are cross-sectional views illustrating a process of performing an etching method of a semiconductor device according to an embodiment of the present invention.

도 1은 본 발명에 따른 반도체소자의 식각방법에 사용되는 식각 챔버를 개략적으로 나타내 보인 도면이다. 그리고 도 2는 본 발명에 따른 반도체소자의 식각방법이 적용되는 대상물의 일 예를 나타내 보인 단면도이다. 먼저 도 1을 참조하면, 식각 챔버(100)는, 예컨대 RIE(Reactive Ion Etching) 식각챔버로서, 챔버외벽(110)에 의해 식각챔버(100) 내부에 반응공간(120)이 한정된다. 식각챔버(100)의 바닥에는 기판지지대(130)가 배치되는데, 이 기판지지대(130)는 RF 소스(140)와 연결된다. 기판지지대(130) 위에는 식각대상물을 갖는 기판(200)이 배치된다. 즉 도 2에 나타낸 바와 같이, 기판(200) 위에 식각대상물(210)이 배치되고, 식각대상물(210)의 표면 중 식각이 이루어질 표면은 식각마스크층패턴(220)에 의해 한정되는 개구부(230)를 통해 노출된다. 식각챔버(100)의 상부에는 플라즈마 소스(150)가 배치되며, 이 플라즈마 소스(150)는 전원(160)에 연결된다. 전원(160)으로부터 파워를 공급받은 플라즈마 소스(150)는 식각챔버(100) 내에 플라즈마가 형성되도록 한다.1 is a view schematically showing an etching chamber used in the etching method of a semiconductor device according to the present invention. 2 is a cross-sectional view showing an example of an object to which the etching method of the semiconductor device according to the present invention is applied. First, referring to FIG. 1, the etching chamber 100 is, for example, a reactive ion etching (RIE) etching chamber, and the reaction space 120 is defined inside the etching chamber 100 by the chamber outer wall 110. A substrate support 130 is disposed at the bottom of the etching chamber 100, and the substrate support 130 is connected to the RF source 140. The substrate 200 having an etch target is disposed on the substrate support 130. That is, as shown in FIG. 2, the etching target 210 is disposed on the substrate 200, and a surface of the etching target 210 to be etched is defined by the etching mask layer pattern 220. Exposed through. The plasma source 150 is disposed on the etching chamber 100, and the plasma source 150 is connected to the power source 160. The plasma source 150 powered from the power source 160 allows plasma to be formed in the etching chamber 100.

도 3은 본 발명의 일 예에 따른 반도체소자의 식각 방법을 설명하기 위해 나타내 보인 그래프이다. 그리고 도 4는 도 3의 적층 단계 및 식각 단계를 보다 상세하게 설명하기 위해 나타내 보인 그래프이다. 도 3 및 도 4에서 가로축은 시간을 나타내고, 세로축은 식각 또는 증착 상태를 나타내는데, 특히 시간축을 기준으로 그 위는 증착되는 양을 나타내고 그 아래는 식각되는 양을 나타낸다. 도 3을 참조하면, 먼저 도 1을 참조하여 설명한 바와 같은 식각챔버(100) 내에 식각대상막(도 2의 210)을 갖는 기판(200)을 로딩시킨다. 이어서 적층 단계(S1) 및 식각 단계(S1)가 순서대로 수행되며, 이와 같은 적층 단계(S1) 및 식각 단계(S2)는 원하는 깊이의 식각이 모두 이루어질 때까지 반복적으로 수행된다. 적층 단계(S1)는, 식각가스 및 증착가스를 함께 공급하여 식각대상막(210)에 폴리머가 적층되도록 하는 단계이다. 식각 단계(S2)는, 식각챔버(100) 내에 식각가스 및 증착가스를 함께 공급하여 폴리머 및 식각대상막(210)이 식각되도록 하는 식각 단계(S2)를 수행하는 단계이다.3 is a graph illustrating a method of etching a semiconductor device according to an embodiment of the present invention. 4 is a graph illustrating the stacking and etching steps of FIG. 3 in more detail. 3 and 4, the horizontal axis represents time, and the vertical axis represents an etching or deposition state, in particular, on the time axis, the upper portion represents the amount of deposition and the lower portion represents the amount of etching. Referring to FIG. 3, first, a substrate 200 having an etching target layer (210 of FIG. 2) is loaded into an etching chamber 100 as described with reference to FIG. 1. Subsequently, the lamination step S1 and the etching step S1 are performed in order, and the lamination step S1 and the etching step S2 are repeatedly performed until etching of the desired depth is achieved. In the stacking step S1, the etching gas and the deposition gas are supplied together to stack the polymer on the etching target film 210. The etching step S2 is a step of performing an etching step S2 of supplying an etching gas and a deposition gas into the etching chamber 100 so that the polymer and the etching target film 210 are etched.

구체적으로, 적층 단계(S1)는, 도 3의 "31"로 나타낸 바와 같이, 일정량의 폴리머가 일정한 증착율로 식각대상층상에 적층되도록 하는 단계이다. 이때 폴리머 증착율을 나타내는 선(31)의 기울기는 식각챔버의 압력, 파워 및 가스의 공급량에 의해 결정된다. 따라서 가스의 공급량을 조절함으로써 쉽게 폴리머 증착율을 조절할 수 있다. 식각 단계(S2)는, 도 3의 "32"로 나타낸 바와 같이, 폴리머 및 식각대상층이 일정한 식각율로 식각되도록 하는 단계이다. 이때 식각율을 나타내는 선(32)의 기울기도 또한 식각챔버의 압력, 파워 및 가스의 공급량에 의해 결정된다. 따라서 가스의 공급량을 조절함으로써 쉽게 식각율을 조절할 수 있다. 식각 단계(S2)에서의 식각율, 즉 선 "32"의 기울기는 적층 단계(S1)에서의 증착율, 즉 선 "31"의 기울기보다 큰 절대값을 갖도록 하며, 이에 따라 적층 단계(S1) 및 식각 단계(S2)을 수행한 후의 최종 식각율은 선 "33"으로 나타낸 바와 같다.Specifically, the lamination step S1 is a step of allowing a predetermined amount of polymer to be deposited on the etch target layer at a constant deposition rate, as indicated by “31” in FIG. 3. At this time, the slope of the line 31 representing the polymer deposition rate is determined by the pressure of the etching chamber, the power and the supply amount of the gas. Therefore, the polymer deposition rate can be easily adjusted by adjusting the gas supply amount. The etching step S2 is a step of allowing the polymer and the etching target layer to be etched at a constant etching rate, as indicated by 32 in FIG. 3. At this time, the inclination of the line 32 representing the etching rate is also determined by the pressure of the etching chamber, the power, and the gas supply amount. Therefore, the etching rate can be easily adjusted by adjusting the gas supply amount. The etching rate in the etching step S2, i.e., the slope of the line " 32 " has an absolute value greater than the deposition rate in the stacking step S1, i.e., the slope of the line " 31 " The final etch rate after performing the etching step S2 is as indicated by the line “33”.

도 4에 나타낸 바와 같이, 적층 단계(S1)에서, 증착가스의 공급량은 식각가스의 공급량보다 크게 설정된다. 즉 적층 단계(S1)에서는 폴리머가 식각되는 식각율보다는 폴리머가 증착되는 증착율이 더 커야 하며, 이는 식각가스보다 많은 양의 증착가스의 공급을 통해 제어된다. 따라서 도 4에서 증착가스의 공급량을 의미하는 선(41a)의 기울기는 식각가스의 공급량을 의미하는 선(41b)의 기울기보다 큰 절대값을 나타낸다. 적층 단계(S1)에서의 증착율을 나타내는 선(31)은 증착 성분에 의한 선(41a)과 식각 성분에 의한 선(41b)이 합성된 결과이다. 마찬가지로 식각 단계(S2)에서, 식각가스의 공급량은 증착가스의 공급량보다 크게 설정된다. 즉 식각 단계(S1)에서는 폴리머가 증착되는 증착율보다는 폴리머가 식각되는 식각율이 더 커야 하며, 이는 증착가스보다 많은 양의 식각가스의 공급을 통해 제어된다. 따라서 도 4에서 식각가스의 공급량을 의미하는 선(42b)의 기울기는 증착가스의 공급량을 의미하는 선(42a)의 기울기보다 큰 절대값을 나타낸다. 식각 단계(S2)에서의 식각율을 나타내는 선(32)은 증착 성분에 의한 선(42a)과 식각 성분에 의한 선(42b)이 합성된 결과이다. 본 예에서, 적층 단계(S1) 및 식각 단계(S2)에서 사용하는 식각가스는 SxFy(x, y는 정수) 가스를 포함한다. 그리고 적층 단계(S1) 및 식각 단계(S2)에서 사용하는 증착가스는 CxFy(x, y는 정수) 가스를 포함한다.As shown in Fig. 4, in the lamination step S1, the supply amount of the deposition gas is set larger than the supply amount of the etching gas. That is, in the stacking step S1, the deposition rate at which the polymer is deposited should be larger than the etching rate at which the polymer is etched, which is controlled by supplying a larger amount of deposition gas than the etching gas. Therefore, the slope of the line 41a indicating the supply amount of the deposition gas in FIG. 4 represents an absolute value larger than the slope of the line 41b indicating the supply amount of the etching gas. The line 31 representing the deposition rate in the stacking step S1 is a result of the synthesis of the line 41a by the deposition component and the line 41b by the etching component. Similarly, in the etching step S2, the supply amount of the etching gas is set larger than the supply amount of the deposition gas. That is, in the etching step S1, the etching rate at which the polymer is etched must be greater than the deposition rate at which the polymer is deposited, which is controlled by supplying a larger amount of etching gas than the deposition gas. Therefore, the slope of the line 42b representing the supply amount of the etching gas in FIG. 4 represents an absolute value greater than the slope of the line 42a indicating the supply amount of the deposition gas. The line 32 representing the etch rate in the etching step S2 is a result of the synthesis of the line 42a by the deposition component and the line 42b by the etching component. In this example, the etching gas used in the stacking step S1 and the etching step S2 includes SxFy (x, y is an integer) gas. The deposition gas used in the lamination step S1 and the etching step S2 includes a CxFy (x, y is an integer) gas.

도 5는 본 발명의 다른 예에 따른 반도체소자의 식각 방법을 설명하기 위해 나타내 보인 그래프이다. 도 5에서 가로축은 시간을 나타내고, 세로축은 식각 또는 증착 상태를 나타내는데, 특히 시간축을 기준으로 그 위는 증착되는 양을 나타내고 그 아래는 식각되는 양을 나타낸다. 도 5를 참조하면, 먼저 식각대상막을 갖는 기판을 식각챔버 내에 로딩시킨다. 다음에 식각챔버 내에 식각가스 및 증착가스를 함께 공급하여 식각대상막에 폴리머가 적층되도록 하는 제1 적층 단계(S1)를 수행한다. 다음에 식각챔버 내에 식각가스 및 증착가스를 함께 공급하여 폴리머 및 식각대상막이 식각되도록 하는 제1 식각 단계(S2)를 수행한다. 다음에 식각챔버 내에 식각가스 및 증착가스를 함께 공급하여 폴리머 및 식각대상막이 추가적으로 식각되도록 하는 제2 식각 단계(S3)를 수행한다. 다음에 식각챔버 내에 식각가스 및 증착가스를 함께 공급하여 식각대상막에 폴리머가 적층되도록 하는 제2 적층 단계(S4)를 수행한다. 이와 같은 제1 적층 단계(S1), 제1 식각 단계(S2), 제2 식각 단계(S3), 및 제2 적층 단계(S4)는 원하는 깊이의 식각이 최종적으로 이루어질 때까지 반복적으로 수행된다. 일 예에서, 제1 적층 단계(S1), 제1 식각 단계(S2), 제2 식각 단계(S3), 및 제2 적층 단계(S4)에서 사용하는 식각가스는 SxFy(x, y는 정수) 가스를 포함한다. 또한 제1 적층 단계(S1), 제1 식각 단계(S2), 제2 식각 단계(S3), 및 제2 적층 단계(S4)에서 사용하는 증착가스는 CxFy(x, y는 정수) 가스를 포함한다.5 is a graph illustrating a method of etching a semiconductor device according to another embodiment of the present invention. In FIG. 5, the horizontal axis represents time, and the vertical axis represents an etching or deposition state. In particular, the horizontal axis represents an amount deposited on the basis of the time axis and the amount etched below. Referring to FIG. 5, first, a substrate having an etching target layer is loaded into an etching chamber. Next, the first deposition step S1 is performed to supply the etching gas and the deposition gas together in the etching chamber so that the polymer is deposited on the etching target film. Next, a first etching step S2 is performed to supply the etching gas and the deposition gas together in the etching chamber so that the polymer and the etching target film are etched. Next, a second etching step S3 is performed to supply the etching gas and the deposition gas together in the etching chamber to additionally etch the polymer and the etching target film. Next, a second lamination step S4 is performed to supply the etching gas and the deposition gas together in the etching chamber so that the polymer is deposited on the etching target film. The first stacking step S1, the first etching step S2, the second etching step S3, and the second stacking step S4 are repeatedly performed until the etching of the desired depth is finally achieved. In one example, the etching gas used in the first stacking step S1, the first etching step S2, the second etching step S3, and the second stacking step S4 is SxFy (x, y being an integer). Contains gas. In addition, the deposition gas used in the first deposition step S1, the first etching step S2, the second etching step S3, and the second stacking step S4 includes CxFy (x, y is an integer) gas. do.

보다 구체적으로, 제1 적층 단계(S1)에서는 식각가스의 공급량보다 증착가스의 공급량이 많도록 하여 공정을 수행하며, 따라서 이 단계에서는 폴리머가 증착된다(51 참조). 제1 식각 단계(S2)에서는 증착가스의 공급량보다 식각가스의 공급량이 많도록 하여 공정을 수행하며, 이 단계에서는 폴리머 및 식각대상층이 식각된다(52 참조). 제2 식각 단계(S3) 또한 증착가스의 공급량보다 식각가스의 공급량이 많도록 하여 공정을 수행하며, 이 단계에서도 폴리머 및 식각대상층이 식각된다(53 참조). 제2 식각 단계(S3)에서의 식각가스의 공급량은 제1 식각 단계(S2)에서의 식각가스의 공급량보다 작게 설정한다. 따라서 제2 식각 단계(S3)에서의 식각율을 나타내는 선(53)의 기울기는 제1 식각 단계(S2)에서의 식각율을 나타내는 선(52)의 기울기보다 작은 값을 갖는다. 제2 적층 단계(S4)에서는 식각가스의 공급량보다 증착가스의 공급량이 많도록 하여 공정을 수행하며, 이 단계에서는 폴리머가 증착된다(54 참조). 제2 적층 단계(S4)에서의 증착가스의 공급량은 제1 적층 단계(S1)에서의 증착가스의 공급량보다 높게 설정한다. 따라서 제2 적층 단계(S4)에서의 적층율을 나타내는 선(54)의 기울기는 제1 적층 단계(S1)에서의 적층율을 나타내는 선(51)의 기울기보다 큰 값을 갖는다. 이와 같은 제1 적층 단계(S1), 제1 식각 단계(S2), 제2 식각 단계(S3), 및 제2 적층 단계(S4)를 순차적으로 수행함에 따라 최종적으로 도 5에서 "55"로 나타낸 선과 같이 식각대상층에 대한 식각이 이루어진다.More specifically, in the first lamination step S1, the process is performed by supplying the deposition gas more than the supply amount of the etching gas, so that the polymer is deposited in this step (see 51). In the first etching step S2, the process may be performed so that the supply amount of the etching gas is greater than the supply amount of the deposition gas. In this step, the polymer and the etching target layer are etched (see 52). In the second etching step S3, the process may be performed so that the supply amount of the etching gas is greater than the supply amount of the deposition gas. In this step, the polymer and the etching target layer are etched (see 53). The supply amount of the etching gas in the second etching step S3 is set smaller than the supply amount of the etching gas in the first etching step S2. Therefore, the slope of the line 53 representing the etch rate in the second etching step S3 has a smaller value than the slope of the line 52 representing the etch rate in the first etching step S2. In the second stacking step S4, the process is performed by supplying the deposition gas more than the supply amount of the etching gas, in which the polymer is deposited (see 54). The supply amount of the deposition gas in the second lamination step S4 is set higher than the supply amount of the deposition gas in the first lamination step S1. Therefore, the slope of the line 54 representing the lamination rate in the second lamination step S4 has a larger value than the slope of the line 51 indicating the lamination rate in the first lamination step S1. The first stacking step S1, the first etching step S2, the second etching step S3, and the second stacking step S4 are sequentially performed as shown in FIG. 5. Like the line, the etching target layer is etched.

도 6 내지 도 8은 본 발명의 일 예에 따른 반도체소자의 식각 방법이 수행되는 과정을 나타내 보인 단면도들이다. 먼저 도 6을 참조하면, 식각대상층(210) 위에는 식각대상층(210)의 식각될 영역을 노출시키는 개구부(621)를 갖는 레지스트막패턴(220)이 배치되지만, 이는 일 예로서 반드시 이에 한정되는 것은 아니다. 도 6에서 참조부호 "621"은 첫번째 사이클에 의해 형성된 트랜치를 나타내며, 따라서 도 6 내지 도 8에서는 두번째 사이클의 경우를 예를 들어 설명하기로 한다. 먼저 제1 적층 단계(S1)를 수행하여 챔버 내에서 식각대상층에 대해 폴리머를 증착시키면, 레지스트막패턴(220) 및 첫번째 사이클에 의해 형성된 트랜치(621) 위에 폴리머(611)가 증착된다. 폴리머(611)의 두께는 후속의 제1 식각 단계(S2)에서 트랜치(621) 바닥에 있는 폴리머(611)가 충분히 제거될 수 있는 두께가 되도록 설정한다.6 to 8 are cross-sectional views illustrating a process of performing an etching method of a semiconductor device according to an embodiment of the present invention. First, referring to FIG. 6, a resist film pattern 220 having an opening 621 exposing an area to be etched of the etch target layer 210 is disposed on the etch target layer 210, but the present disclosure is not limited thereto. no. In FIG. 6, reference numeral “621” denotes a trench formed by the first cycle, and therefore, the case of the second cycle will be described with reference to FIGS. 6 to 8. First, when the polymer is deposited on the etching target layer in the chamber by performing the first stacking step S1, the polymer 611 is deposited on the resist film pattern 220 and the trench 621 formed by the first cycle. The thickness of the polymer 611 is set to be such that the polymer 611 at the bottom of the trench 621 can be sufficiently removed in a subsequent first etching step S2.

다음에 도 7에 나타낸 바와 같이, 제1 식각 단계(S2)를 수행하여 트랜치(621) 바닥에 있는 폴리머(611)를 제거하고, 이어서 노출되는 트랜치(621) 바닥면도 추가적으로 식각되도록 한다. 도 5를 참조하여 설명한 바와 같이, 비록 제1 식각 단계(S2)에서 식각가스와 함께 증착가스도 함께 공급되지만, 증착가스의 공급량은 상대적으로 매우 작으며, 따라서 제1 식각 단계(S2)에서는 적층보다는 식각이 우월하게 이루어진다. 계속해서 제2 식각 단계(S3)를 수행하여 트랜치(621)의 바닥면에 대한 추가적인 식각이 이루어지도록 한다. 제2 식각 단계(S3)에서 공급되는 식각가스의 양은 제1 식각 단계(S2)에서 공급되는 식각가스의 양에 비해 상대적으로 작으므로 제2 식각 단계(S3)에서 식각되는 트랜치(621) 깊이는 제1 식각 단계(S2)에서 식각되는 트랜치(621) 깊이보다 상대적으로 얕을 수 있다.Next, as shown in FIG. 7, the first etching step S2 is performed to remove the polymer 611 at the bottom of the trench 621, and then further expose the bottom of the exposed trench 621. As described with reference to FIG. 5, although the deposition gas is also supplied together with the etching gas in the first etching step S2, the supply amount of the deposition gas is relatively very small, and thus, the first etching step S2 is stacked. Etching is superior. Subsequently, the second etching step S3 may be performed to perform additional etching on the bottom surface of the trench 621. Since the amount of the etching gas supplied in the second etching step S3 is relatively smaller than the amount of the etching gas supplied in the first etching step S2, the depth of the trench 621 etched in the second etching step S3 is It may be relatively shallower than the depth of the trench 621 etched in the first etching step (S2).

다음에 도 8에 나타낸 바와 같이, 제2 적층 단계(S4)를 수행하여 다시 폴리머(611)가 증착되도록 한다. 이어서 원하는 트랜치(621) 깊이를 얻을 때까지 제1 적층 단계(S1), 제1 식각 단계(S2), 제2 식각 단계(S3), 및 제2 적층 단계(S4)를 반복적으로 수행한다.Next, as shown in FIG. 8, a second lamination step S4 is performed to again deposit the polymer 611. Subsequently, the first stacking step S1, the first etching step S2, the second etching step S3, and the second stacking step S4 are repeatedly performed until the desired trench 621 depth is obtained.

31...증착율 32...식각율
33...총 식각율31 Deposition rate 32 Etch rate
33.Total Etch Rate

Claims (13)

삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 식각대상막을 갖는 기판을 식각챔버 내에 로딩시키는 단계;
상기 식각챔버 내에 식각가스 및 증착가스를 함께 공급하여 상기 식각대상막에 폴리머가 적층되도록 하는 제1 적층 단계;
상기 제1 적층 단계를 수행한 후에 상기 식각챔버 내에 식각가스 및 증착가스를 함께 공급하여 상기 폴리머 및 식각대상막이 식각되도록 하는 제1 식각 단계;
상기 제1 식각 단계를 수행한 후에 상기 식각챔버 내에 식각가스 및 증착가스를 함께 공급하여 상기 폴리머 및 식각대상막이 식각되도록 하되, 상기 제1 식각 단계에서 공급되는 증착가스의 공급량보다 작은 증착가스를 공급하고, 상기 제1 식각 단계에서 공급되는 식각가스의 공급량보다 많은 식각가스를 공급하는 제2 식각 단계;
상기 제2 식각 단계를 수행한 후에 상기 식각챔버 내에 식각가스 및 증착가스를 함께 공급하여 상기 식각대상막에 폴리머가 적층되도록 하되, 상기 제1 적층 단계에서의 증착가스의 공급량보다 높게 설정하여 수행하는 제2 적층 단계; 및
상기 제1 적층 단계, 제1 식각 단계, 제2 식각 단계, 및 제2 적층 단계를 반복하여 수행하는 단계를 포함하는 반도체소자의 식각 방법.Loading a substrate having an etching target layer into an etching chamber;
A first laminating step of supplying an etching gas and a deposition gas together in the etching chamber to stack a polymer on the etching target film;
A first etching step of supplying an etching gas and a deposition gas together in the etching chamber after performing the first stacking step to etch the polymer and the etching target film;
After performing the first etching step, the etching gas and the deposition gas are supplied together in the etching chamber so that the polymer and the etching target film are etched, and the deposition gas smaller than the supply amount of the deposition gas supplied in the first etching step is supplied. And a second etching step of supplying more etching gas than a supply amount of the etching gas supplied in the first etching step;
After performing the second etching step, the etching gas and the deposition gas are supplied together in the etching chamber so that the polymer is deposited on the etching target film, but is set higher than the supply amount of the deposition gas in the first stacking step. Second lamination step; And
And repeating the first lamination step, the first etching step, the second etching step, and the second lamination step. 제7항에 있어서,
상기 제1 적층 단계 및 제2 적층 단계는, 상기 증착가스의 공급량을 상기 식각가스의 공급량보다 많게 설정한 상태에서 수행하는 반도체소자의 식각 방법.The method of claim 7, wherein
The first stacking step and the second stacking step, the etching method of the semiconductor device is performed in a state in which the supply amount of the deposition gas is set to be larger than the supply amount of the etching gas. 제7항에 있어서,
상기 제1 식각 단계 및 제2 식각 단계는, 상기 식각가스의 공급량을 상기 증착가스의 공급량보다 많게 설정한 상태에서 수행하는 반도체소자의 식각 방법.The method of claim 7, wherein
The first etching step and the second etching step, the etching method of the semiconductor device is performed in a state in which the supply amount of the etching gas is set to be larger than the supply amount of the deposition gas. 삭제delete 제7항에 있어서,
상기 제1 적층 단계, 제1 식각 단계, 제2 식각 단계, 및 제2 적층 단계에서 사용하는 식각가스는 SxFy(x, y는 정수) 가스를 포함하는 반도체소자의 식각 방법.The method of claim 7, wherein
The etching gas used in the first stacking step, the first etching step, the second etching step, and the second stacking step includes SxFy (x, y is an integer) gas. 제7항에 있어서,
상기 제1 적층 단계, 제1 식각 단계, 제2 식각 단계, 및 제2 적층 단계에서 사용하는 증착가스는 CxFy(x, y는 정수) 가스를 포함하는 반도체소자의 식각 방법.The method of claim 7, wherein
The deposition gas used in the first stacking step, the first etching step, the second etching step, and the second stacking step includes CxFy (x, y is an integer) gas. 제7항에 있어서,
상기 제1 적층 단계, 제1 식각 단계, 제2 식각 단계, 및 제2 적층 단계에서의 식각가스 및 증착가스의 공급량은, 상기 제1 적층 단계 및 제2 적층 단계에서의 적층율보다 상기 제1 식각 단계 및 제2 식각 단계에서의 식각율이 더 크도록 조절하는 반도체소자의 식각 방법.The method of claim 7, wherein
The supply amount of the etching gas and the deposition gas in the first stacking step, the first etching step, the second etching step, and the second stacking step is higher than the stacking rate in the first stacking step and the second stacking step. An etching method of a semiconductor device to adjust so that the etching rate in the etching step and the second etching step is larger.
KR1020110069132A 2011-07-12 2011-07-12 Method of etching a semiconductor device KR101251072B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110069132A KR101251072B1 (en) 2011-07-12 2011-07-12 Method of etching a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110069132A KR101251072B1 (en) 2011-07-12 2011-07-12 Method of etching a semiconductor device

Publications (2)

Publication Number Publication Date
KR20130008404A KR20130008404A (en) 2013-01-22
KR101251072B1 true KR101251072B1 (en) 2013-04-12

Family

ID=47838519

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110069132A KR101251072B1 (en) 2011-07-12 2011-07-12 Method of etching a semiconductor device

Country Status (1)

Country Link
KR (1) KR101251072B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101959381B1 (en) * 2016-08-18 2019-03-18 한국생산기술연구원 Method for manufacturing groove of silica fiber array using C4F8 gas polymerization

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4992136A (en) * 1987-07-29 1991-02-12 Hitachi, Ltd. Dry etching method
US20010044213A1 (en) * 1999-04-21 2001-11-22 Tamarak Pandhumsoporn Method of anisotropic etching of substrates
KR20120000612A (en) * 2010-06-28 2012-01-04 삼성전자주식회사 Method of manufacturing a semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4992136A (en) * 1987-07-29 1991-02-12 Hitachi, Ltd. Dry etching method
US20010044213A1 (en) * 1999-04-21 2001-11-22 Tamarak Pandhumsoporn Method of anisotropic etching of substrates
KR20120000612A (en) * 2010-06-28 2012-01-04 삼성전자주식회사 Method of manufacturing a semiconductor device

Also Published As

Publication number Publication date
KR20130008404A (en) 2013-01-22

Similar Documents

Publication Publication Date Title
Wu et al. High aspect ratio silicon etch: A review
US8987140B2 (en) Methods for etching through-silicon vias with tunable profile angles
KR102082803B1 (en) Etching method and etching apparatus for silicon dioxide substrate
JP5690406B2 (en) Method for manufacturing a memory element having a three-dimensional structure
TW201401368A (en) Gas supply method for semiconductor manufacturing apparatus, gas supply system and semiconductor manufacturing apparatus
JP6093929B2 (en) Method for manufacturing silicon substrate having concavo-convex structure with high aspect ratio
JP2010245101A (en) Dry etching method
CN113366603A (en) Method and apparatus for etching semiconductor structures
CN104658962A (en) Through hole forming method
JP2010021442A (en) Plasma processing method and apparatus
JP5203340B2 (en) Manufacturing method of semiconductor device
KR101735089B1 (en) Substrate etching method
TWI644358B (en) Method of etching
KR102267521B1 (en) Method of Etching
KR102376841B1 (en) Etching method and semiconductor manufacturing method
KR101251072B1 (en) Method of etching a semiconductor device
KR20140082685A (en) Semiconductor device manufacturing method
CN103531464B (en) Etching method for silicon nitride high depth-to-width ratio hole
JP6584339B2 (en) Manufacturing method of semiconductor device
JP6529943B2 (en) Method of manufacturing semiconductor device and plasma etching apparatus used for the method
JP5065726B2 (en) Dry etching method
JP5961794B2 (en) Method for manufacturing silicon substrate having concavo-convex structure with high aspect ratio
CN105097494B (en) Lithographic method
CN108133888B (en) Deep silicon etching method
TW201419409A (en) Method for improving etching uniformity in silicon piercing process

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170329

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180323

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190329

Year of fee payment: 7