KR101249483B1 - Fabrication method of CuO thin film and TFT and it manufacturing the same method, CuO thin film transistor - Google Patents
Fabrication method of CuO thin film and TFT and it manufacturing the same method, CuO thin film transistor Download PDFInfo
- Publication number
- KR101249483B1 KR101249483B1 KR1020110050913A KR20110050913A KR101249483B1 KR 101249483 B1 KR101249483 B1 KR 101249483B1 KR 1020110050913 A KR1020110050913 A KR 1020110050913A KR 20110050913 A KR20110050913 A KR 20110050913A KR 101249483 B1 KR101249483 B1 KR 101249483B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- cuo
- film transistor
- layer
- forming
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 158
- 238000000034 method Methods 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 39
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims abstract description 30
- 239000007789 gas Substances 0.000 claims abstract description 24
- 238000010438 heat treatment Methods 0.000 claims abstract description 21
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 17
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 16
- 239000001301 oxygen Substances 0.000 claims abstract description 16
- 229910052786 argon Inorganic materials 0.000 claims abstract description 15
- 239000012298 atmosphere Substances 0.000 claims abstract description 15
- 238000004544 sputter deposition Methods 0.000 claims abstract description 14
- 239000004065 semiconductor Substances 0.000 abstract description 8
- 238000000151 deposition Methods 0.000 abstract description 3
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 68
- 239000010949 copper Substances 0.000 description 51
- 239000010408 film Substances 0.000 description 14
- 230000037230 mobility Effects 0.000 description 13
- 230000005669 field effect Effects 0.000 description 9
- 238000000137 annealing Methods 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 230000003595 spectral effect Effects 0.000 description 4
- 239000005751 Copper oxide Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 229910000431 copper oxide Inorganic materials 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 238000002441 X-ray diffraction Methods 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 239000008186 active pharmaceutical agent Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 238000000255 optical extinction spectrum Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000004611 spectroscopical analysis Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000013213 extrapolation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000002070 nanowire Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
- H01L29/242—AIBVI or AIBVII compounds, e.g. Cu2O, Cu I
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Abstract
본 발명은 일실시예는 CuO 박막형성방법으로서 아르곤(Ar)가스와 산소(O2)가스 분위기에서 스퍼터링을 통해 Cu2O박막을 형성하는 단계 그리고 열처리공정을 통해 Cu2O 박막을 CuO박막으로 변환하는 단계를 포함한다. 또한 본 발명의 다른 실시예는 산화물 박막 트랜지스터를 제조하는 방법에 관한 발명으로서, 게이트가 형성된 기판에 절연층을 형성하는 단계, 상기 절연층 상부에 Cu2O를 증착하는 단계, 상기 Cu2O가 증착된 기판을 100℃ ~ 500℃로 가열하여 CuO 활성층인 반도체층을 형성하는 단계 그리고 상기 반도체층 상부에 서로 이격하여 소스전극과 드레인 전극을 형성하는 단계를 포함한다. 본 발명의 일실시예는 CuO박막을 채널층으로 하는 산화물 박막 트랜지스터에 관한 것으로 이동도와 점멸비(on-off ratio)가 향상되며, 저온공정에서 제작이 가능하다.The invention One embodiment of argon (Ar) gas and oxygen (O 2) Cu 2 O thin film over the step and heat treatment step to form a Cu 2 O thin film through sputtering in a gas atmosphere, a CuO thin film forming method as CuO thin film Converting. In addition, another embodiment of the present invention relates to a method for manufacturing an oxide thin film transistor, comprising the steps of: forming an insulating layer on a gate-formed substrate, depositing Cu 2 O on the insulating layer, wherein the Cu 2 O Heating the deposited substrate to 100 ° C. to 500 ° C. to form a semiconductor layer, which is a CuO active layer, and forming a source electrode and a drain electrode spaced apart from each other on the semiconductor layer. One embodiment of the present invention relates to an oxide thin film transistor having a CuO thin film as a channel layer, and improves mobility and on-off ratio, and can be manufactured in a low temperature process.
Description
본 발명의 일실시예는 CuO 박막형성방법, 산화물 박막 트랜지스터 제조방법, 산화물 박막 트랜지스터 제조방법으로 제조된 산화물 박막 트랜지스터 및 CuO 박막이 형성된 산화물 박막 트랜지스터에 관한 발명이다.One embodiment of the present invention relates to an oxide thin film transistor formed by a CuO thin film forming method, an oxide thin film transistor manufacturing method, an oxide thin film transistor manufacturing method, and an oxide thin film transistor on which a CuO thin film is formed.
박막 트랜지스터(thin film transistor)는 전자 및 광전자 디스플레이 장치에서 중요한 구성이다. 최근에는 n채널 산화물 TFT가 높은 전계효과 이동도(mobility)와 저온공정에서 제조가 가능하기 때문에 주목을 받고 있다. 산화물 반도체에 기반을 둔 상보적인 금속 산화물 반도체를 실현하기 위해서 p채널 산화물 TFT를 개발하는 것이 무엇보다 중요하다. ZnO, 산화구리, NiO, SnO와 같은 p타입 산화물 반도체가 p채널 TFT의 활성층에 적용되도록 연구가 진행중이다. Thin film transistors are an important component in electronic and optoelectronic display devices. Recently, n-channel oxide TFTs have attracted attention because they can be manufactured in high field effect mobility and low temperature processes. In order to realize complementary metal oxide semiconductors based on oxide semiconductors, it is important to develop p-channel oxide TFTs. Research is underway so that p-type oxide semiconductors such as ZnO, copper oxide, NiO and SnO are applied to the active layer of the p-channel TFT.
한편, 높은 온도(575℃이상)에서 에피텍셜 성장한 Cu2O, SnO를 사용한 p채널 산화물 TFT는 전계효과 이동도가 각각 0.26, 2.4㎝2/Vs이고, 점멸비(on-off ratio)가 각각 ~6, ~102이다. 상온에서 Cu2O을 증착한 p채널 산화물 박막 트랜지스터는 전계효과 이동도가 1.2×10-3 ㎝2/Vs이고, 점멸비가 2×102 이다. n채널 트랜지스터와 함께 상호 보완적으로 회로를 구성하는 p채널 산화물 박막 트랜지스터를 제조하는데 있어서 비교적 저온에서 제조하고 그럼에도 불구하고 이동도와 점멸비가 향상된 산화물 박막 트랜지스터의 제작이 필요하다.On the other hand, p-channel oxide TFTs epitaxially grown at high temperature (above 575 ° C) using Cu 2 O and SnO have field effect mobilities of 0.26 and 2.4 cm 2 / Vs and on-off ratios, respectively. ˜6, ˜10 2 . The p-channel oxide thin film transistor deposited with Cu 2 O at room temperature has a field effect mobility of 1.2 × 10 −3 cm 2 / Vs and a flashing ratio of 2 × 10 2 . In order to manufacture a p-channel oxide thin film transistor that composes a circuit together with an n-channel transistor, it is necessary to manufacture an oxide thin film transistor which is manufactured at a relatively low temperature and nevertheless has improved mobility and flicker ratio.
본 발명의 일실시예는 저온에서 CuO 박막을 형성하고, p형 산화물 박막 트랜지스터를 제조하며 이를 통해 전계효과 이동도와 점멸비가 향상된 p형 산화물 박막 트랜지스터 제조방법이 제공된다. One embodiment of the present invention is to form a CuO thin film at low temperature, to produce a p-type oxide thin film transistor, thereby providing a method of manufacturing a p-type oxide thin film transistor with improved field effect mobility and flashing ratio.
본 발명의 실시예로서 CuO박막형성방법은 아르곤(Ar)가스와 산소(O2)가스 분위기에서 스퍼터링을 통해 Cu2O박막을 형성하는 단계; 그리고 열처리공정을 통해 Cu2O 박막을 CuO박막으로 변환하는 단계를 포함한다.As an embodiment of the present invention, a CuO thin film forming method may include forming a Cu 2 O thin film through sputtering in an argon (Ar) gas and an oxygen (O 2 ) gas atmosphere; And converting the Cu 2 O thin film into a CuO thin film through a heat treatment process.
본 발명의 실시예로서 CuO박막형성방법은 아르곤(Ar)가스와 산소(O2)가스 분위기에서 스퍼터링을 통해 구리 산화물 박막을 형성하는 단계; 그리고 열처리공정을 통해 구리산화물 박막에 형성된 Cu2O를 CuO로 변환하는 단계를 포함한다. According to an embodiment of the present invention, a CuO thin film forming method may include forming a copper oxide thin film by sputtering in an argon (Ar) gas and an oxygen (O 2 ) gas atmosphere; And converting Cu 2 O formed on the copper oxide thin film into CuO through a heat treatment process.
실시예로서, 상기 아르곤(Ar)가스 대 산소(O2)가스 비가 4:1일 수 있으며, 상기 열처리 공정의 가열온도는 100℃ ~ 500℃일 수 있다. As an embodiment, the argon (Ar) gas to oxygen (O 2 ) gas ratio may be 4: 1, the heating temperature of the heat treatment process may be 100 ℃ ~ 500 ℃.
실시예로서, 상기 열처리 공정은 공기분위기에서 수행될 수 있다. As an example, the heat treatment process may be performed in an air atmosphere.
본 발명의 실시예인 산화물 박막 트랜지스터 제조방법은 게이트가 형성된 기판에 절연층을 형성하는 단계, 아르곤(Ar)가스와 산소(O2)가스 분위기에서 스퍼터링을 통해 상기 절연층 상부에 Cu2O 박막을 형성하는 단계, 상기 Cu2O 박막이 형성된 기판을 열처리하여 CuO 박막층을 형성하는 단계 그리고 상기 CuO 박막층 상부에 서로 이격하여 소스전극과 드레인 전극을 형성하는 단계를 포함한다. In the method of manufacturing an oxide thin film transistor according to an embodiment of the present invention, forming an insulating layer on a substrate on which a gate is formed, and forming a Cu 2 O thin film on the insulating layer by sputtering in an argon (Ar) gas and an oxygen (O 2 ) gas atmosphere. Forming a CuO thin film layer by heat-treating the substrate on which the Cu 2 O thin film is formed, and forming a source electrode and a drain electrode spaced apart from each other on the CuO thin film layer.
본 발명의 실시예인 산화물 박막 트랜지스터 제조방법은 기판에 서로 이격하여 소스전극과 드레인 전극을 형성하는 단계, 상기 소스전극과 드레인 전극이 형성된 기판의 상부에 아르곤(Ar)가스와 산소(O2)가스 분위기에서 스퍼터링을 통해 Cu2O박막을 형성하는 단계, 상기 Cu2O박막이 형성된 기판을 열처리하여 CuO 박막층을 형성하는 단계, 상기 CuO 박막층 상부에 절연층을 형성하는 단계 그리고 상기 절연층 상부에 게이트 전극을 형성하는 단계를 포함한다. In the method of manufacturing an oxide thin film transistor according to an embodiment of the present invention, forming a source electrode and a drain electrode spaced apart from each other on a substrate, and argon (Ar) gas and oxygen (O 2 ) gas on the substrate on which the source electrode and the drain electrode are formed. Forming a Cu 2 O thin film by sputtering in an atmosphere, forming a CuO thin film layer by heat-treating the substrate on which the Cu 2 O thin film is formed, forming an insulating layer on the CuO thin film layer, and a gate on the insulating layer Forming an electrode.
실시예로서, 상기 스퍼터링 공정은 아르곤(Ar)가스 대 산소(O2)가스 비가 4:1인 분위기에서 수행할 수 있으며, 상기 열처리는 100℃ ~ 500℃로 가열처리할 수 있다. As an example, the sputtering process may be performed in an atmosphere in which an argon (Ar) gas to oxygen (O 2 ) gas ratio is 4: 1, and the heat treatment may be heat treated at 100 ° C. to 500 ° C.
실시예로서, 상기 Cu2O박막이 형성된 기판을 열처리하여 CuO 박막층을 형성하는 단계에서 형성되는 CuO 박막층의 두께는 10㎚ ~ 150㎚일 수 있다. For example, the thickness of the CuO thin film layer formed in the step of forming a CuO thin film layer by heat-treating the substrate on which the Cu 2 O thin film is formed may be 10 nm to 150 nm.
본 발명의 실시예로서, 산화물 박막 트랜지스터는 상기 산화물 박막 트랜지스터 제조방법으로 제조될 수 있다. As an embodiment of the present invention, the oxide thin film transistor may be manufactured by the oxide thin film transistor manufacturing method.
본 발명의 실시예로서, 산화물 박막 트렌지스터는 CuO 박막 채널층을 포함하며, 상기 CuO 박막 채널층은 게이트 전극 상부 또는 하부에 형성될 수 있다. In an embodiment of the present invention, the oxide thin film transistor may include a CuO thin film channel layer, and the CuO thin film channel layer may be formed above or below the gate electrode.
본 발명의 일실시예에 의한 효과는 다음과 같다.Effects according to one embodiment of the present invention are as follows.
첫째, 박막 트랜지스터의 이동도와 점멸비를 개선할 수 있다.First, the mobility and the flashing ratio of the thin film transistor can be improved.
둘째, 저온에서 공정의 수행이 가능하여 기판의 손상을 줄일 수 있으며, 글래스 기판, 플랙서블한 기판에 적용이 가능하다.
Second, it is possible to perform the process at low temperatures to reduce the damage of the substrate, it is possible to apply to the glass substrate, flexible substrate.
도1은 본발명의 제1실시예인 CuO박막을 형성하는 방법의 순서도이다.
도2은 적층형 박막트랜지스터의 단면도이다.
도3는 역 적층형 박막트랜지스터의 단면도이다.
도4은 본 발명의 제2실시예인 적층형 산화물 박막 트랜지스터를 제조하는 순서도이다.
도5는 본 발명의 제3실시예인 역 적층형 산화물 박막 트랜지스터를 제조하는 순서도이다.
도6는 열처리 온도의 함수로서 Cu2O와 CuO박막의 XRD패턴을 도시한 도면이다.
도7은 Cu2O박막과 CuO박막의 x-레이 광전 분광기에서 Cu 2p3 / 2 의 스펙트럼 그래프이다.
도8은 Cu2O박막과 CuO박막의 x-레이 광전 분광기에서 O 1s의 스펙트럼 그래프이다.
도9는 열처리 온도의 함수로서 CuO 박막의 광학 투과 스펙트럼을 나타낸 그래프이다.
도10는 300℃에서 열처리 된 CuO박막층에 기반한 박막트랜지스터의 드레인 전류-전압의 특성을 나타낸 도면이다.
도11은 공기중에서 측정된 -10V의 고정된 드레인 전압에 게이트 전압(VGS)과 드레인 전류(IDS)의 함수를 나타낸 도면이다.1 is a flowchart of a method of forming a CuO thin film as a first embodiment of the present invention.
2 is a cross-sectional view of a stacked thin film transistor.
3 is a cross-sectional view of an inverse stacked thin film transistor.
4 is a flowchart of manufacturing a stacked oxide thin film transistor according to a second embodiment of the present invention.
5 is a flowchart of manufacturing an inverse stacked oxide thin film transistor according to a third embodiment of the present invention.
Fig. 6 shows the XRD pattern of Cu 2 O and CuO thin films as a function of the heat treatment temperature.
Figure 7 is a spectral graph of Cu 2p 3/2 in the x- ray photoelectric spectroscopy of Cu 2 O and CuO thin film.
8 is a spectral graph of
9 is a graph showing the optical transmission spectrum of a CuO thin film as a function of heat treatment temperature.
FIG. 10 is a graph illustrating drain current-voltage characteristics of a thin film transistor based on a CuO thin film layer heat-treated at 300 ° C. FIG.
FIG. 11 shows the function of the gate voltage V GS and the drain current I DS at a fixed drain voltage of −10 V measured in air.
본 발명은 여기서 설명되는 실시 예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시 예는 개시된 내용이 철저하고 완전해 질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 또한, 실시 예에 따른 것이기 때문에, 설명의 순서에 따라 제시되는 참조 부호는 그 순서에 반드시 한정되지는 않는다. 도면들에 있어서, 막 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것이다. 또한, 막이 다른 막 또는 기판상에 있다고 언급되는 경우에 그것은 다른 막 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 막이 개재될 수도 있다. The present invention is not limited to the embodiments described herein but may be embodied in other forms. Rather, the embodiments introduced herein are provided so that the disclosed contents can be thorough and complete, and enough to convey the spirit of the present invention to those skilled in the art. In addition, since according to the embodiment, reference numerals presented in the order of description are not necessarily limited to the order. In the drawings, the thicknesses of the films and regions are exaggerated for clarity. Also, if it is mentioned that the film is on another film or substrate, it may be formed directly on the other film or substrate, or a third film may be interposed therebetween.
본 발명의 제1실시예인 CuO박막을 형성하는 방법에 대해서 살펴본다.A method of forming a CuO thin film as a first embodiment of the present invention will be described.
도1은 본발명의 제1실시예인 CuO박막을 형성하는 방법의 순서도이다.1 is a flowchart of a method of forming a CuO thin film as a first embodiment of the present invention.
본 발명의 제1실시예인 CuO박막을 형성하기 위해 아르곤(Ar)가스와 산소(O2)가스 분위기에서 스퍼터링을 통해 Cu2O박막을 형성하다(S1000). 이후 열처리공정을 통해 Cu2O 박막을 CuO박막으로 변환한다(S2000). 여기서 아르곤(Ar)가스 대 산소(O2)가스 비는 4:1일 수 있으며, 열처리 공정의 가열온도는 100℃ ~ 500℃, 바람직하게는 200℃ ~ 300℃일 수 있다. 또한 열처리 공정은 공기분위기에서 수행될 수 있다. In order to form a CuO thin film according to the first embodiment of the present invention, a Cu 2 O thin film is formed through sputtering in an argon (Ar) gas and an oxygen (O 2 ) gas atmosphere (S1000). Thereafter, the Cu 2 O thin film is converted into a CuO thin film through a heat treatment process (S2000). Here, the ratio of argon (Ar) gas to oxygen (O 2 ) gas may be 4: 1, and the heating temperature of the heat treatment process may be 100 ° C to 500 ° C, preferably 200 ° C to 300 ° C. In addition, the heat treatment process may be performed in an air atmosphere.
CuO 박막층은 상온에서 RF 마그네트론 스퍼터링을 사용하여 증착된 후 200℃로 공기중에서 열처리(post-annealing)를 함으로써 얻어진다. 먼저 Cu2O박막층이 스퍼터링을 통해서 증착될 때 타겟물질로 Cu2O를 사용하고 챔버의 압력은 ~ 10-7Torr이다. 스퍼터링은 5mTorr 압력의 아르곤, 산소 분위기에서 300W의 파워로 수행된다. 타겟과 기판의 거리는 75mm로 고정되고 Cu2O박막층은 상온에서 증착된다. Cu2O 층의 두께는 300nm일 수 있다. 스터퍼링을 통해서 형성된 Cu2O 박막층은 100℃ ~ 500℃, 바람직하게는 200℃ ~ 300℃의 열처리를 공기중에서 수행하여 CuO박막층으로 변환된다. The CuO thin film layer is obtained by post-annealing in air at 200 ° C. after deposition using RF magnetron sputtering at room temperature. First, when the Cu 2 O thin film layer is deposited through sputtering, Cu 2 O is used as the target material and the chamber pressure is 10 −7 Torr. Sputtering is performed at a power of 300 W in an argon, oxygen atmosphere at 5 mTorr pressure. The distance between the target and the substrate is fixed at 75 mm and the Cu 2 O thin film layer is deposited at room temperature. The thickness of the Cu 2 O layer may be 300 nm. The Cu 2 O thin film layer formed through the stuffing is converted into a CuO thin film layer by performing heat treatment at 100 ° C. to 500 ° C., preferably 200 ° C. to 300 ° C., in air.
상기와 같이 제조된 CuO박막층은 트랜지스터, LED, OLED, CMOS 등에 적용이 가능하다. 이하 본 발명에서는 산화물 박막 트랜지스터에 대해서 설명한다. 그러나 본 발명의 실시예인 CuO박막에 대한 권리범위는 본 발명의 다른 실시예인 산화물 박막 트랜지스터에만 국한되는 것이 아님을 확인한다. The CuO thin film layer prepared as described above is applicable to transistors, LEDs, OLEDs, CMOS, and the like. Hereinafter, the oxide thin film transistor will be described in the present invention. However, it is confirmed that the scope of rights for the CuO thin film as an embodiment of the present invention is not limited to the oxide thin film transistor as another embodiment of the present invention.
본 발명의 제2실시예는 산화물 박막 트랜지스터를 제조하는 방법에 관한 발명으로서 산화물 박막 트랜지스터는 게이트가 형성된 기판에 절연층을 형성한다.A second embodiment of the present invention relates to a method of manufacturing an oxide thin film transistor, wherein the oxide thin film transistor forms an insulating layer on a substrate on which a gate is formed.
절연층 상부에 Cu2O박막을 형성하고 200℃ 열처리(annealing)를 통해 CuO 박막층을 형성한다. CuO 박막층 상부에 서로 이격되어 소스전극과 드레인 전극을 형성함으로서 산화물 박막 트랜지스터가 제조된다.A Cu 2 O thin film is formed on the insulating layer, and a CuO thin film layer is formed by annealing at 200 ° C. An oxide thin film transistor is manufactured by forming a source electrode and a drain electrode spaced apart from each other on the CuO thin film layer.
이와 같은 방법으로 제조된 산화물 박막 트랜지스터는 이동도와 점멸비가 향상된다. 본 발명의 제2실시예에 의하면 200℃, 300℃와 같은 비교적 낮은 온도에서 공정수행이 가능한 산화물 박막 트랜지스터가 제공된다. The oxide thin film transistor manufactured by the above method has improved mobility and blink rate. According to the second embodiment of the present invention, an oxide thin film transistor capable of performing a process at relatively low temperatures such as 200 ° C and 300 ° C is provided.
이하 도면을 참조하여 본 발명의 제2, 제3실시예에 의해 제조되는 박막 트랜지스터에 대해서 상세히 설명한다. Hereinafter, thin film transistors manufactured by the second and third embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도2은 적층형 박막트랜지스터의 단면도이다.2 is a cross-sectional view of a stacked thin film transistor.
도3는 역 적층형 박막트랜지스터의 단면도이다.3 is a cross-sectional view of an inverse stacked thin film transistor.
도2에 도시된 적층형 박막 트랜지스터는 게이트 전극이 채널층 하부에 형성된 트랜지스터를 의미하고, 도3에 도시된 역적층형 박막 트랜지스터는 게이트 전극이 채널층 상부에 형성된 트랜지스터를 의미한다. The stacked thin film transistor shown in FIG. 2 refers to a transistor in which a gate electrode is formed under the channel layer, and the reverse stacked thin film transistor shown in FIG. 3 refers to a transistor in which the gate electrode is formed above the channel layer.
먼저 적층형 박막 트랜지스터는 기판(10)과 기판(10)상부에 게이트전극(20), 게이트전극(20)상부에 절연층(30), 절연층(30) 상부에 CuO박막층(40), CuO박막층(40) 상부에 소스전극(50)과 드레인 전극(60)이 이격되어 형성된다. First, the multilayer thin film transistor includes a
또한 도3에 도시된 역 적층형 박막 트랜지스터는 기판(10)과 기판상부에 소스전극(50)과 드레인 전극(60)을 포함하고, 그 상부에 CuO박막층(40), CuO박막층(40)상부에 절연층(30), 절연층(30)상부에 게이트 전극(20)을 포함한다.In addition, the inverse stacked thin film transistor shown in FIG. 3 includes a
이하 적층형 박막 트랜지스터를 기준으로 설명한다. Hereinafter, a multilayer thin film transistor will be described.
기판(10)은 실리콘 기판, 유리기판, 플렉서블 기판일 수 있다. The
기판(10)상부에 게이트 전극(20)이 형성되고 게이트 전극 상부에 게이트전극과 CuO박막층을 전기적으로 분리시키는 절연층(30)이 형성된다. 절연층의 상부에 CuO박막층(40)은 게이트 전극에 전압이 가해지면 소스전극(50)과 드레인 전극(60)을 전기적으로 연결한다. A
본 발명의 제2실시예인 산화물 박막 트랜지스터를 제조하는 방법에 대해서 살펴본다. A method of manufacturing an oxide thin film transistor according to a second embodiment of the present invention will be described.
도4은 본 발명의 제2실시예인 적층형 산화물 박막 트랜지스터를 제조하는 순서도이다.4 is a flowchart of manufacturing a stacked oxide thin film transistor according to a second embodiment of the present invention.
도5는 본 발명의 제3실시예인 역 적층형 산화물 박막 트랜지스터를 제조하는 순서도이다. 5 is a flowchart of manufacturing an inverse stacked oxide thin film transistor according to a third embodiment of the present invention.
먼저 도4에 도시된 적층형 산화물 박막 트랜지스터 제조 방법에 대해서 살펴본다.First, a manufacturing method of the stacked oxide thin film transistor illustrated in FIG. 4 will be described.
게이트가 형성된 기판에 절연층을 형성한다.(S100) 이후 절연층 상부에 Cu2O박막을 증착한다.(S200) Cu2O박막을 증착하기 위해서 아르곤 분위기에서 스퍼터링 방법을 사용한다. Cu2O박막이 증착된 기판을 200℃ ~ 300℃로 가열하여 CuO박막층을 형성한다.(S300) Cu2O박막이 증착된 기판을 비교적 저온으로 가열하는 것은 기판의 변형을 막을 수 있고 특히 플렉서블한 기판 특히 유리기판을 포함하는 트랜지스터에 사용가능하다. 구리기반 산화물인 CuO는 1.4eV의 밴드갭(bandgap)을 갖는 p타입 산화반도체이다. CuO의 p타입 작용은 음으로 대전된 구리 공 격자점(vacancy)의 존재로부터 기인한다. CuO 나노와이어 전계효과 트랜지스터가 전계효과 이동도 2-5㎝2/Vs을 갖는 p채널 모드로 동작한다. 다음으로 반도체층 상부에 서로 이격하여 소스전극과 드레인 전극을 형성하여(S400) 적층형 p형 산화물 박막 트랜지스터를 제조한다.An insulating layer is formed on the substrate on which the gate is formed (S100). A Cu 2 O thin film is deposited on the insulating layer. (S200) A sputtering method is used in an argon atmosphere to deposit the Cu 2 O thin film. The substrate on which the Cu 2 O thin film is deposited is heated to 200 ° C. to 300 ° C. to form a CuO thin film layer. (S300) Heating the substrate on which the Cu 2 O thin film is deposited to a relatively low temperature can prevent deformation of the substrate, and is particularly flexible. It can be used in a transistor including a substrate, in particular a glass substrate. CuO, a copper-based oxide, is a p-type oxide semiconductor with a bandgap of 1.4 eV. The p-type action of CuO results from the presence of negatively charged copper vacancy. CuO nanowire field effect transistors operate in p-channel mode with field effect mobility 2-5 cm 2 / Vs. Next, the source electrode and the drain electrode are formed on the semiconductor layer to be spaced apart from each other (S400) to manufacture a stacked p-type oxide thin film transistor.
본 발명의 도5에 도시된 역 적층형 산화물 박막 트랜지스터를 제조하는 방법은 도4에 도시된 적층형 트랜지스터의 제조방법과 막을 형성하는 순서에 있어서 차이가 있을 뿐이어서 설명을 생략한다.The method of manufacturing the reverse stacked oxide thin film transistor shown in FIG. 5 of the present invention differs only in the order of forming the film from the manufacturing method of the stacked transistor shown in FIG. 4, and description thereof will be omitted.
이하 본 발명의 일실시예로서 전극과 절연층, CuO박막층 형성방법에 대해 살펴본다. Hereinafter, an embodiment of the present invention looks at an electrode, an insulating layer, and a method of forming a CuO thin film layer.
본 발명의 일실시예인 CuO 활성층을 사용하는 바텀게이트(bottom gate) 구조 박막트랜지스터는 기판으로 사용되는 p타입 Si웨이퍼와 Ni/Au 전극을 갖는 게이트 컨택으로 제조된다. 열산화(thermal oxidation)에 의해서 Si웨이퍼에 형성되는 100nm SiO2 층은 게이트 유전체 산화막이다. CuO 박막층은 앞서 설명한 바와 같이 상온에서 RF 마그네트론 스퍼터링을 사용하여 증착한 후에 공기 중에서 열처리(post annealing)를 200, 300, 500℃ 각각에서 수행하여 형성될 수 있다. CuO 활성층의 두께는 75nm로 형성될 수 있다. 니켈(Ni)(20nm)/은(Au)(80nm)컨택이 소스/드레인 전극으로 사용될 수 있다. 채널의 폭과 길이는 각각 500, 200㎛이다. 채널 폭과 길이 비는 2.5일 수 있다. 소스/드레인 및 활성층 지역은 쉐도우 마스크를 사용하여 패터닝된다. A bottom gate structure thin film transistor using an CuO active layer, which is an embodiment of the present invention, is manufactured from a gate contact having a p-type Si wafer and a Ni / Au electrode used as a substrate. The 100 nm SiO 2 layer formed on the Si wafer by thermal oxidation is a gate dielectric oxide film. As described above, the CuO thin film layer may be formed by performing annealing at 200, 300, and 500 ° C. in air after deposition using RF magnetron sputtering at room temperature. The thickness of the CuO active layer may be formed to 75 nm. Nickel (Ni) (20 nm) / silver (Au) (80 nm) contacts may be used as the source / drain electrodes. The width and length of the channels are 500 and 200 μm, respectively. The channel width to length ratio may be 2.5. Source / drain and active layer regions are patterned using shadow masks.
도6는 열처리 온도의 함수로서 Cu2O박막과 CuO박막의 XRD패턴을 도시한 도면이다.FIG. 6 shows XRD patterns of Cu 2 O thin films and CuO thin films as a function of heat treatment temperature.
도6에 도시된 Cu2O박막은 고온에서 에피텍셜 성장시킨 박막에 대한 데이터이고 CuO박막은 본 발명의 실시예에 의해서 제조된 박막에 대한 데이터이다.The Cu 2 O thin film shown in FIG. 6 is data for the thin film epitaxially grown at high temperature, and the CuO thin film is data for the thin film manufactured by the embodiment of the present invention.
도6에 도시된 바와 같이 증착된 필름에서 관찰된 피크(peaks)들은 격자구조 Cu2O의 (110), (111), (200), (220), (311) 방향에서 관찰된다. 상온에서 Cu2O 타겟을 사용한 스퍼터링 공정은 아르곤(Ar)분위기에서 다결정 Cu2O 박막을 형성한다. 이후 공기중에서 200℃, 300℃, 500℃ 어닐링 처리는 Cu2O를 산화시키고, 다결정 CuO 상으로 Cu2O를 전환시킨다. 열처리된 박막에 Cu2O상은 검출되지 않는다. Peaks observed in the deposited film as shown in FIG. 6 are observed in the (110), (111), (200), (220), and (311) directions of the lattice Cu 2 O. The sputtering process using a Cu 2 O target at room temperature forms a polycrystalline Cu 2 O thin film in an argon (Ar) atmosphere. After 200 ℃ in air, 300 ℃, 500 ℃ annealing treatment to oxidize the Cu 2 O, Cu 2 O is converted to a polycrystalline phase CuO. The Cu 2 O phase is not detected in the heat treated thin film.
Cu2O 박막의 전도도(conductivity)는 1248 S/cm 으로 증가형 박막 트랜지스터 채널층에 사용하기에는 너무 높다. 높은 전도도는 산소 공 격자점(vacancy)과 관계된 결점의 결과이고, 필름 결정도의 낮은 각도에 기인한 불포화 결합(dangling bonds)의 결과이다. 200℃와 300℃ 열 처리(post annealing)는 전도도를 각각 1.4×10-4 , 9.7×10-5 S/cm가 된다. 캐리어 농도와 이동도는 낮은 전도도 때문에 홀 측정에서 여러가지로 해석될 수 있다. 아르곤(Ar)과 산소(O2)의 비가 4:1인 분위기에서 산소로 인해서 Cu2O가 산화되고 증착된 막은 CuO박막이 된다. The conductivity of the Cu 2 O thin film is 1248 S / cm, which is too high for use in an incremental thin film transistor channel layer. High conductivity is the result of defects associated with oxygen vacancy and is the result of dangling bonds due to the low angle of film crystallinity. Post annealing at 200 ° C. and 300 ° C. results in conductivity of 1.4 × 10 −4 and 9.7 × 10 −5 S / cm, respectively. Carrier concentration and mobility can be interpreted in many ways in hole measurements because of their low conductivity. In the atmosphere where the ratio of argon (Ar) and oxygen (O 2 ) is 4: 1, Cu 2 O is oxidized due to oxygen and the deposited film becomes a CuO thin film.
도7은 Cu2O박막과 CuO박막의 x-레이 광전 분광기에서 Cu 2p3 / 2 의 스펙트럼 그래프이다. Figure 7 is a spectral graph of Cu 2p 3/2 in the x- ray photoelectric spectroscopy of Cu 2 O and CuO thin film.
도8은 Cu2O박막과 CuO박막의 x-레이 광전 분광기에서 O 1s의 스펙트럼 그래프이다. 8 is a spectral graph of
CuO박막에서 Cu 2p3 / 2 의 결합에너지는 932.5에서 933eV로 증가한다. 왜냐하면 200℃ 열처리후에 Cu2 + 의 Cu+ 로의 산화되기 때문이다. O 1s 결합에너지는 증착된 Cu2O에 대해서 530.3eV가 되고, CuO 상으로 전환되는 열처리된 박막은 529.7eV가 된다. XPS를 통한 궤도정점(satellite peaks)은 약 10eV에 높은 결합에너지로 관찰된다. 이것은 2P53d9 최종상태에서 다중으로 갈라지기 때문이다. Cu2O, CuO 필름에서 Cu 2p3 / 2 의 정점은 최고점에서 절반되는 지점의 폭이 1.5eV으로 좁게 나타난다. 이러한 결과는 각 상이 Cu+ 또는 Cu2 + 의 한 개의 메인 정점을 갖게 됨을 의미한다. Binding energy of Cu 2p 3/2 in the CuO thin film is increased from 932.5 to 933eV. Because after
증착된 Cu2O, 열처리된 CuO 박막의 광 밴드갭 에너지 Eg 는 α∝ (hυ-Eg)1/2 (hυ＞Eg) 의 관계에 있고 α는 흡수계수이다. The optical bandgap energy E g of the deposited Cu 2 O and the heat-treated CuO thin film has a relationship of α∝ (hυ-E g ) 1/2 (hυ> E g ) and α is an absorption coefficient.
흡수계수 α는 하기 수학식 1을 사용하여 투과(T), 반사(R) 스펙트럼으로부터 계산되어진다.The absorption coefficient α is calculated from the transmission (T) and reflection (R) spectra using the following equation (1).
여기서 d는 필름의 두께이다. Where d is the thickness of the film.
도9는 열처리 온도의 함수로서 CuO 박막의 광학 투과 스펙트럼을 나타낸 그래프이다.9 is a graph showing the optical transmission spectrum of a CuO thin film as a function of heat treatment temperature.
광학 밴드갭 에너지는 α2 과 hυ의 외삽법(extrapolation)에 의해서 결정되어진다. 계산된 Cu2O와 CuO필름의 광학 밴드갭 에너지는 각각 2.44, 1.41eV이다. The optical bandgap energy is determined by extrapolation of α 2 and hυ. The calculated optical bandgap energy of Cu 2 O and CuO films is 2.44 and 1.41 eV, respectively.
도10는 300℃에서 열처리 된 CuO박막층에 기반한 박막트랜지스터의 드레인 전류-전압의 특성을 나타낸 도면이다. FIG. 10 is a graph illustrating drain current-voltage characteristics of a thin film transistor based on a CuO thin film layer heat-treated at 300 ° C. FIG.
게이트 전압(VGS)은 0에서 -40V에서 -10V씩 변화된다. 드레인 전류는 게이트 전압을 감소시키면서서 조정된다. 이러한 점에서 장치는 게이트와 드레인 바이어스에 의해서 컨트롤되는 p채널임을 알 수 있다. The gate voltage V GS varies from 0 to -40V to -10V. The drain current is adjusted while reducing the gate voltage. In this sense, the device is a p-channel controlled by gate and drain bias.
도11은 공기중에서 측정된 -10V의 고정된 드레인 전압에 게이트 전압(VGS)과 드레인 전류(IDS)의 함수를 나타낸 도면이다. 장치는 명확한 핀치오프(pinch-off) 반응을 보이지는 않고 높은 on/off 비인 ~104 를 갖는다. 드레인 전류의 선형구역에서 전계효과 이동도(μFE)는 수학식 2에 의해서 얻어진다. FIG. 11 shows the function of the gate voltage V GS and the drain current I DS at a fixed drain voltage of −10 V measured in air. The device does not show a clear pinch-off response and has a high on / off ratio of ˜10 4 . The field effect mobility (μ FE ) in the linear region of the drain current is obtained by equation (2).
W는 채널 폭, L은 채널 길이, C0X 는 게이트 산화막의 캐패시턴스이다. 도6와 도7을 참조하여 수학식 2를 통해 계산된 전계효과 채널 이동도는 0.4cm2/Vs이다. 200℃에서 열처리 된 CuO박막을 사용한 TFT는 5×10-3 cm2/Vs의 낮은 전계효과 이동도를 나타낸다. 이러한 이동도와 점멸비에 관한 특성은 기존에 고온에서 제작되는 p채널 산화물 박막 트랜지스터, 상온에서 제조된 p채널 산화물 박막 트랜지스터보다 향상된 특성을 갖는다.W is the channel width, L is the channel length, and C 0X is the capacitance of the gate oxide film. The field effect channel mobility calculated by Equation 2 with reference to FIGS. 6 and 7 is 0.4 cm 2 / Vs. TFTs using CuO thin films heat-treated at 200 ° C. exhibit low field effect mobility of 5 × 10 −3 cm 2 / Vs. Such mobility and flicker ratio characteristics are improved compared to conventional p-channel oxide thin film transistors fabricated at high temperature and p-channel oxide thin film transistors fabricated at room temperature.
이하 본 발명의 제4실시예인 CuO박막 채널층을 포함하는 산화물 박막 트랜지스터에 대해서 살펴본다.Hereinafter, an oxide thin film transistor including a CuO thin film channel layer according to a fourth embodiment of the present invention will be described.
본 발명의 제1, 2, 3실시예와 중복되는 구성에 대한 설명은 생략한다. 본 발명의 제4실시예는 본 발명의 제1실시예에 의한 방법에 의해서 제조된 CuO박막에만 국한되는 것은 아니며, 다양한 방법으로 제조된 CuO 박막을 모두 포함한다. Description of the overlapping configuration with the first, second and third embodiments of the present invention will be omitted. The fourth embodiment of the present invention is not limited to the CuO thin film manufactured by the method according to the first embodiment of the present invention, and includes all of the CuO thin films manufactured by various methods.
박막 트랜지스터의 게이트 전극에 전압이 걸리면 채널이 형성되어 소스전극에서 드레인 전극으로 전류가 흐르게 된다. When a voltage is applied to the gate electrode of the thin film transistor, a channel is formed so that current flows from the source electrode to the drain electrode.
앞서 살펴본 도2, 도3은 CuO 박막을 채널층으로 사용하는 적층식, 역적층식 트랜지스터이다. CuO 박막이 형성된 채널층을 사용하는 p형 산화물 박막 트랜지스터는 상보적 관계에 있는 n형 산화물 박막 트랜지스터와 함께 특성이 향상된 반도체 소자를 구성한다.2 and 3 illustrate a stacked and reverse stacked transistor using a CuO thin film as a channel layer. The p-type oxide thin film transistor using the channel layer on which the CuO thin film is formed constitutes a semiconductor device having improved characteristics together with the n-type oxide thin film transistor having a complementary relationship.
본 발명의 권리범위는 상술한 실시 예에 한정되는 것이 아니라 첨부된 특허청구범위 내에서 다양한 형태의 실시예로 구현될 수 있다. 특허청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 누구든지 변형 가능한 다양한 범위까지 본 발명의 청구범위 기재의 범위 내에 있는 것으로 본다.
The scope of the present invention is not limited to the above-described embodiments but may be implemented in various forms of embodiments within the scope of the appended claims. It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the present invention as defined by the appended claims.
10 기판 20 게이트전극
30 절연층 40 CuO박막층
50 소스전극 60 드레인전극10
30
50
Claims (13)
아르곤(Ar)가스와 산소(O2)가스 분위기에서 스퍼터링을 통해 상기 절연층 상부에 Cu2O 박막을 형성하는 단계;
상기 Cu2O 박막이 형성된 기판을 열처리하여 CuO 박막층을 형성하는 단계; 그리고
상기 CuO 박막층 상부에 서로 이격하여 소스전극과 드레인 전극을 형성하는 단계를 포함하는 산화물 박막 트랜지스터 제조방법.
Forming an insulating layer on the substrate on which the gate is formed;
Forming a Cu 2 O thin film on the insulating layer by sputtering in an argon (Ar) gas and an oxygen (O 2 ) gas atmosphere;
Heat-treating the substrate on which the Cu 2 O thin film is formed to form a CuO thin film layer; And
Forming a source electrode and a drain electrode spaced apart from each other on the CuO thin film layer.
상기 소스전극과 드레인 전극이 형성된 기판의 상부에 아르곤(Ar)가스와 산소(O2)가스 분위기에서 스퍼터링을 통해 Cu2O박막을 형성하는 단계;
상기 Cu2O박막이 형성된 기판을 열처리하여 CuO 박막층을 형성하는 단계;
상기 CuO 박막층 상부에 절연층을 형성하는 단계; 그리고
상기 절연층 상부에 게이트 전극을 형성하는 단계를 포함하는 산화물 박막 트랜지스터 제조방법.
Forming a source electrode and a drain electrode spaced apart from each other on the substrate;
Forming a Cu 2 O thin film on the substrate on which the source electrode and the drain electrode are formed by sputtering in an argon (Ar) gas and an oxygen (O 2 ) gas atmosphere;
Heat-treating the substrate on which the Cu 2 O thin film is formed to form a CuO thin film layer;
Forming an insulating layer on the CuO thin film layer; And
And forming a gate electrode on the insulating layer.
상기 스퍼터링 공정은 아르곤(Ar)가스 대 산소(O2)가스 비가 4:1인 분위기에서 수행하는 것을 특징으로 하는 산화물 박막 트랜지스터 제조방법.
8. The method according to claim 6 or 7,
The sputtering process is a method of manufacturing an oxide thin film transistor, characterized in that the argon (Ar) gas to oxygen (O 2 ) gas ratio is performed in an atmosphere of 4: 1.
상기 열처리는 100℃ ~ 500℃로 가열처리하는 것을 특징으로 하는 산화물 박막 트랜지스터 제조방법.
The method of claim 8,
The heat treatment is an oxide thin film transistor manufacturing method characterized in that the heat treatment at 100 ℃ ~ 500 ℃.
상기 Cu2O박막이 형성된 기판을 열처리하여 CuO 박막층을 형성하는 단계에서 형성되는 CuO 박막층의 두께는 10㎚ ~ 150㎚인 것을 특징으로 하는 산화물 박막 트랜지스터 제조방법.
8. The method according to claim 6 or 7,
And a thickness of the CuO thin film layer formed in the step of forming a CuO thin film layer by heat-treating the substrate on which the Cu 2 O thin film is formed is 10 nm to 150 nm.
An oxide thin film transistor prepared by the method of claim 6 or 7.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110050913A KR101249483B1 (en) | 2011-05-27 | 2011-05-27 | Fabrication method of CuO thin film and TFT and it manufacturing the same method, CuO thin film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110050913A KR101249483B1 (en) | 2011-05-27 | 2011-05-27 | Fabrication method of CuO thin film and TFT and it manufacturing the same method, CuO thin film transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120132219A KR20120132219A (en) | 2012-12-05 |
| KR101249483B1 true KR101249483B1 (en) | 2013-04-01 |
Family
ID=47515907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110050913A KR101249483B1 (en) | 2011-05-27 | 2011-05-27 | Fabrication method of CuO thin film and TFT and it manufacturing the same method, CuO thin film transistor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101249483B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200048818A (en) | 2018-10-30 | 2020-05-08 | 연세대학교 산학협력단 | Oxide thin film transistor and method of manufacturing the same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100039612A (en) * | 2008-10-08 | 2010-04-16 | 삼성전자주식회사 | Display substrate and manufacturing method thereof |
-
2011
- 2011-05-27 KR KR1020110050913A patent/KR101249483B1/en active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100039612A (en) * | 2008-10-08 | 2010-04-16 | 삼성전자주식회사 | Display substrate and manufacturing method thereof |
Non-Patent Citations (2)
| Title |
|---|
| Applied Surface Science, vol. 210, pp.359-367 (2003) * |
| Applied Surface Science, vol. 210, pp.359-367 (2003)* |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200048818A (en) | 2018-10-30 | 2020-05-08 | 연세대학교 산학협력단 | Oxide thin film transistor and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20120132219A (en) | 2012-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Al-Jawhari | A review of recent advances in transparent p-type Cu2O-based thin film transistors | |
| TWI612584B (en) | Method of fabricating field effect transistor and field effect transistor | |
| KR102402547B1 (en) | Graphene electronic device having channel including graphene islands and methods of fabricating the same | |
| Bang et al. | The effects of post-annealing on the performance of ZnO thin film transistors | |
| Lu et al. | A comparative study on fluorination and oxidation of indium–gallium–zinc oxide thin-film transistors | |
| KR20220109486A (en) | Oxide semiconductor film and semiconductor device | |
| TW201110357A (en) | Amorphous oxide semiconductor material, field-effect transistor, and display device | |
| JP2004103957A (en) | Transparent thin film field effect type transistor using homologous thin film as active layer | |
| JP6505804B2 (en) | Thin film transistor | |
| TWI580048B (en) | Method for producing field-effect transistor | |
| US9396940B2 (en) | Thin film semiconductors made through low temperature process | |
| Xia et al. | Characteristics of elevated-metal metal-oxide thin-film transistors based on indium-tin-zinc oxide | |
| JP2012238763A (en) | Semiconductor device and method of manufacturing semiconductor device | |
| Hamada et al. | Sheet resistance reduction of MoS₂ film using sputtering and chlorine plasma treatment followed by sulfur vapor annealing | |
| Ryu et al. | Self-aligned coplanar top gate In–Ga–ZnO thin-film transistors exposed to various DUV irradiation energies | |
| WO2012121415A1 (en) | Electrode for oxide semiconductor and method for producing same, and oxide semiconductor device equipped with electrode | |
| US9202690B2 (en) | Methods for forming crystalline IGZO through annealing | |
| KR101249483B1 (en) | Fabrication method of CuO thin film and TFT and it manufacturing the same method, CuO thin film transistor | |
| KR20150136726A (en) | Method of manufacturing oxide semiconductor thin film transistor | |
| CN115210850A (en) | Tellurium oxide and thin film transistor including tellurium oxide as channel layer | |
| KR101539294B1 (en) | Thin-Film Transistor with ZnO/MgZnO Active Structure | |
| KR101488623B1 (en) | Method of manufacturing oxide thin film transistor | |
| KR101417932B1 (en) | Thin film transistor having double layered semiconductor channel and method of manufacturing the thin film transistor | |
| KR20090059494A (en) | Oxide semiconductor and thin film transistor comprising the same | |
| Al-Jawhari et al. | Controlling the performance of p-type Cu 2 O/SnO bilayer thin-film transistors by adjusting the thickness of the copper oxide layer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160318 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20170203 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20180306 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20190304 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20200302 Year of fee payment: 8 |