KR101244298B1 - Method of manufacturing Light Emitting Diode using Heat Treatment and Light Emitting Diode of formed by using the same - Google Patents

Method of manufacturing Light Emitting Diode using Heat Treatment and Light Emitting Diode of formed by using the same Download PDF

Info

Publication number
KR101244298B1
KR101244298B1 KR20110069644A KR20110069644A KR101244298B1 KR 101244298 B1 KR101244298 B1 KR 101244298B1 KR 20110069644 A KR20110069644 A KR 20110069644A KR 20110069644 A KR20110069644 A KR 20110069644A KR 101244298 B1 KR101244298 B1 KR 101244298B1
Authority
KR
Grant status
Grant
Patent type
Prior art keywords
semiconductor layer
light emitting
type semiconductor
layer
light
Prior art date
Application number
KR20110069644A
Other languages
Korean (ko)
Other versions
KR20130008942A (en )
Inventor
이홍석
Original Assignee
광주과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/0242Crystalline insulating materials
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02551Group 12/16 materials
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02667Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure

Abstract

발광 구조체의 상부에 열처리막이 도입되고, 열처리를 통해 내부 광효율이 향상된 발광 다이오드의 제조방법 및 이를 통해 형성된 발광 다이오드가 개시된다. Heat treatment is introduced into a film on top of the light emitting structure, a method of manufacturing a light emitting diode with improved light efficiency through internal heat treatment and the LED formed through them are provided. 열에너지가 인가되는 경우, 도입된 열처리막으로 인해 발광 구조체의 최상층에는 압축응력이 인가된다. When applied with the thermal energy, because of the introduction of heat-treating the film top layer of the light-emitting structure is applied with a compressive stress. 압축응력에 의해 발광 구조체의 제2 도전형 반도체층의 열팽창은 억제되고, 인가되는 열에너지에 의해 결정결함은 치유된다. Thermal expansion of the second conductivity type semiconductor layer of the light emitting structure by the compressive stress can be suppressed, and crystal defects are healed by the thermal energy applied. 이를 통해 제2 도전형 반도체층의 결정 결함은 치유되고, 도판트의 활성화 비율은 상승한다. This second conductive type semiconductor layer through the crystal defects are healed, the activation rate of the dopant increases.

Description

열처리를 이용하는 발광 다이오드의 제조방법 및 이를 이용하여 형성된 발광 다이오드{Method of manufacturing Light Emitting Diode using Heat Treatment and Light Emitting Diode of formed by using the same} Method of manufacturing a light-emitting diode using a heat treatment and a light-emitting diode is formed by using this, {Method of manufacturing Light Emitting Diode using Heat Treatment and Light Emitting Diode of formed by using the same}

본 발명은 발광 다이오드에 관한 것으로, 더욱 상세하게는 발광 다이오드의 효율 향상을 위한 발광 다이오드의 제조방법 및 열처리를 통해 형성된 발광 다이오드에 관한 것이다. The present invention relates to a light emitting diode, and more particularly, to a light emitting diode formed through the manufacturing method of the light emitting diode and the heat treatment for improving the efficiency of the LED.

1962년 최초로 가시광선 영역의 발광 동작을 수행하는 발광 다이오드가 개발된 이후, 녹색 발광 다이오드가 개발되었다. After the first 1962 of the light-emitting diode to perform the light emitting operation of the visible light region development, it has been developed green LEDs. 또한, 1995년 청색 발광 다이오드가 개발되면서 백색광의 구현이 가능하게 되었다. Further, while in 1995 the blue light emitting diode was developed to enable the implementation of a white light.

특히, 발광 다이오드는 다중양자우물 구조를 채용하면서, 발광 효율이 상승하고, 휘도가 증가하는 발전의 양상을 취하고 있다. In particular, the light emitting diodes can take the aspect of power while employing a multiple quantum well structure, the luminous efficiency is increased and the luminance is increased. 다중양자우물 구조는 장벽층과 우물층이 교대로 형성된 구조이며, 장벽층의 양자 구속 효과에 의해 우물층의 전도대에 정의된 전자와 가전자대의 정공이 재결합하여 발광 동작을 수행하는 구조이다. A multiple quantum well structure is a structure for performing the barrier layer and the well layer are alternately formed in the structure, the light emitting operation by the hole recombination of electrons and the valence band to the conduction band of the well layer defined by a quantum confinement effect of the barrier layer. 상술한 다중양자우물 구조는 장벽층과 우물층이 단결정의 결정 구조를 가질 것이 요구된다. The above-described multiple quantum well structure is required to be a barrier layer and a well layer having a crystal structure of single crystal. 다만, 밴드갭 엔지니어링을 위해 도입되는 원자와 기존의 벌크를 구성하는 화합물 반도체 사이의 원자 크기, 전자 친화도 등의 다양한 요인으로 인해 결정구조가 왜곡되는 문제가 발생한다. However, due to various factors of atom size, and electron affinity between the compound semiconductor constituting the atom to conventional bulk to be introduced for the bandgap engineering there arises a problem that the crystal structure is distorted. 이를 해결하기 위해 다양한 제조기법을 통해 단결정에 가까운 막질을 형성하고자 하는 시도가 진행되고 있다. To solve this problem, there are ongoing attempts to form a single crystal close to film quality through a variety of manufacturing techniques.

또한, 발광층을 형성하는 다중양자우물 구조에 전자를 공급하는 n형 반도체층 및 정공을 공급하는 p형 반도체층도 단결정에 가깝에 형성될 것이 요구된다. Further, n-type semiconductor p-type semiconductor layer, and a hole for supplying layer for supplying electrons to the multiple quantum well structure forming the light emitting layer also is required to be formed in more of a single crystal.

통상의 경우, 상용화된 발광 다이오드는 GaN계열로 구성된다. For a conventional, commercially available light emitting diode is composed of a GaN group. 즉, 화합물 반도체의 양상으로 발광 다이오드가 형성된다. That is, it is formed with a light emitting diode with aspects of the compound semiconductor. 화합물 반도체의 경우, 다양한 방법을 통해 단결정 막질의 형성이 가능할 것이나, 최근에는 MOCVD 공정이 대부분 이용되고 있다. For compound semiconductors, would be in a variety of ways to form the single crystal film quality, in recent years, it has become the most used is MOCVD process. 즉, 갈륨의 전구체와 질소의 전구체를 기판 상에 공급하고, 기판 상에서 갈륨과 질소의 화학적 결합을 유도하여 단결정을 형성하는 프로세스가 이용된다. That is, by supplying a precursor of the precursor of gallium and nitrogen on a substrate, induces a chemical combination of gallium and nitrogen on a substrate, the process of forming a single crystal is used.

또한, 최근에는 발광 다이오드를 이용한 조명 장치의 개발이 활발히 진행 중이다. Further, in recent years, the development of an illumination device using a light-emitting diode being actively conducted. 발광 다이오드가 일반 조명에 적용되기 위해서는 열방출 문제 및 휘도의 상승이 전제되어야한다. To be a light emitting diode for general lighting application to be the premise of the rising heat dissipation problem and the luminance.

특히, 내부 발광 효율을 상승시켜서 발광 다이오드가 고효율 및 고출력의 특성을 가질 것이 요청된다. In particular, by raising the internal luminous efficiency light emitting diode is required to have the characteristics of high efficiency and high output. 고효율의 발광 다이오드를 형성하기 위해 다양한 기술적 시도가 이루어지고 있으며, 일부 기술의 경우 양산에 적용되고 있다. There are various technical attempt is made to form a light emitting diode with high efficiency, and is applicable to mass production for some technologies. 예컨대, 대한민국 공개특허 제2008-0009886호에 개시된 바와 같이 발광 다이오드의 광추출 효율을 극대화하기 위해 발광 다이오드의 상부 표면에 소정의 패턴을 형성하거나, 대한민국 공개특허 제2010-0080094호에 개시된 바와 같이 나노 구조를 성장하는 기술이 개발되고 있다. For example, the Republic of Korea Patent Laid-Open No. In order to maximize the extraction efficiency of the LED, as disclosed in No. 2008-0009886 form a predetermined pattern on the upper surface of the LED, or nano as disclosed in the Republic of Korea Patent Publication No. 2010-0080094 No. this technology has been developed to grow the structure. 또한, 기판을 광결정 구조로 형성하여, 기판으로부터 광의 반사가 활발히 일어나도록 하는 구조가 채용되고 있다. Further, by forming the substrate with the photonic crystal structure, it has been adopted a structure in which light reflected so as to wake up the active from the substrate.

그러나, 상기 기술들은 발광층에서 형성된 광을 효율적으로 외부로 추출하는 기술이다. However, the techniques is a technique for efficiently extracted to the outside the light formed in the light emitting layer. 즉, 발광층으로부터 발생되는 광의 효율을 증가시키지는 못하고 있는 상황이다. That is, a situation that does not increase the efficiency of light generated from the light emitting layer. 특히, 발광층으로부터 형성되는 광의 효율을 증가시키기 위해서는 결정 결함의 제거가 선행되거나, 도판트의 농도 제어가 이루어져야 하는데 상기 기술들은 이러한 부분 이외의 영역에 집중하고 있는 현실이다. In particular, in order to increase the efficiency of light from the light emitting layer is formed and removed in the crystal defects is followed, to control the concentration of the dopant should be made the techniques is the reality that is focused on a region other than this portion.

또한, 광추출 효율 향상을 위해 소정의 패턴을 형성하거나, 형성된 칩 상에 별도의 처리를 수행하는 것은 제조과정에서 별도의 공정이 개입되어야 함을 의미한다. In addition, forming a predetermined pattern for the light extraction efficiency is improved, or perform additional processing on the formed chip means that it should be a separate step involved in the manufacturing process. 예컨대, 형성된 발광 다이오드의 칩 상부에 소정의 패턴을 형성하는 경우, 포토리소그래피 공정 및 식각 공정이 수행되어야 한다. For example, in the case of forming a predetermined pattern on the upper portion of the formed light-emitting diode chip, to be carried out the photolithography process and etching process. 이는 이미 제조된 발광 다이오드에 별도의 공정이 추가되는 것이며, 생산과정에서 비용의 증가를 유발한다. This will already be added to a separate process to the prepared light-emitting diode, resulting in an increase in cost in the production process. 이외에 광추출 효율의 향상을 위해 별도의 나노 구조나 기판의 식각이 수행되어야 하는 경우, 칩 공정에서의 성능향상이나 수율과 무관하게 별도로 추가된 공정에 의한 수율의 감소를 유발한다. In addition if the etching of another nano-structure or substrate in order to improve the light extraction efficiency to be performed, resulting in a reduced yield of the process by adding separate regardless of the performance or yield of the chip process.

설명된바와 같이 기존의 광추출 효율 향상을 위한 기술은 소정의 효과를 유발하고 있으나, 제조공정이 추가되며, 공정의 난이도가 높은 특징을 가진다. Technology for improving the conventional light-extraction efficiency, as described, but is to cause the desired effect, is added to the manufacturing process, and has a difficulty in processing high characteristics. 이로 인해 전체적인 칩의 수율의 감소 및 제조비용의 상승을 유발하는 부정적 효과가 있다. This may have adverse effects to cause a reduction in the overall chip yield and increase in manufacturing cost.

따라서, 간단한 방법이 동원되고, 저가의 프로세스를 통해 발광층의 발광효율을 상승시킬 수 있는 새로운 기술의 출현이 요청된다 할 것이다. Thus, a simple way, is forced, it will be the emergence of new technologies that enhance the light emission efficiency of the light emitting layer through the low-cost process is required for.

상술한 문제점을 해결하기 위한 본 발명의 목적은 열처리 공정을 이용하여 결정의 결함이 치유되고, 발광 효율이 상승된 발광 다이오드의 제조방법을 제공하는데 있다. An object of the present invention for solving the above problems is to provide a method of manufacturing the crystal defects are healed by the thermal treatment process, the efficiency of light emission of the LED increases.

상기 목적을 달성하기 위한 본 발명은, 기판 상에 제1 도전형 반도체층, 발광층 및 제2 도전형 반도체층으로 구성된 발광 구조체를 형성하는 단계; Step of the present invention for achieving the above object, forming a first conductive type semiconductor layer, a light emitting layer and the second conductive type semiconductor layer consisting of a light emitting structure on a substrate; 상기 제2 도전형 반도체층 상에 열처리막을 형성하는 단계; Forming a heat-treated film on the second conductive type semiconductor layer; 상기 열처리막이 형성된 상기 열처리막 및 상기 발광 구조체를 열처리하여, 상기 발광 구조체의 제2 도전형 반도체층에 압축응력을 인가하는 단계; A step of heat-treating the heat-treated film, and the light emitting structure, wherein the heat-treated film has been formed, applying a compressive stress to the second conductive type semiconductor layer of the light emitting structure; 및 상기 열처리막을 제거하는 단계를 포함하는 발광 다이오드의 제조방법을 제공한다. And it provides a method of manufacturing a light emitting diode comprising the step of removing the heat-treated film.

상술한 발명에 따르면, 발광 구조체의 상층부에 배치된 제2 도전형 반도체층 상에는 열처리막이 형성되고, 열처리막에 대한 열처리 공정이 수행된다. According to the above invention, a film of a second conductivity type heat treatment on the semiconductor layer disposed on top of the light-emitting structure is formed, a heat treatment step for heat-treating the film is carried out. 열처리 공정에 의해 제2 도전형 반도체층에는 열팽창계수의 차이에 의한 압축응력이 작용한다. A second conductive semiconductor layer by the heat treatment process, a compressive stress acts due to the difference in thermal expansion coefficient. 압축응력에 의해 제2 도전형 반도체층의 결정 구조는 재배열되며, 이를 통해 결정구조가 가지는 결함은 치유된다. A second crystal structure of the conductive semiconductor layer is formed by the compressive stress is rearranged, the defect having a crystal structure through which is healing. 또한, 제2 도전형 반도체층에서 도판트의 활성화 확률은 증가한다. Further, the second activation probability of the dopant in the conductive semiconductor layer is increased. 따라서, 발광 다이오드의 내부 광효율은 향상된다. Thus, the inner light efficiency of the LED is improved.

도 1은 본 발명의 바람직한 실시예에 따른 발광 다이오드를 제작하는 방법을 설명하기 위한 공정 흐름도이다. 1 is a process flow diagram illustrating a method of manufacturing a light emitting diode according to an embodiment of the present invention.
도 2 내지 도 4는 본 발명의 바람직한 실시예에 따라 상기 도 1에서 설명되는 발광 다이오드의 제조방법을 설명하기 위한 단면도들이다. 2 to 4 are cross-sectional views for explaining the manufacturing method of the light emitting diode described in the Fig. 1 in accordance with a preferred embodiment of the present invention.
도 5는 본 발명의 바람직한 실시예에 따라 제조된 녹색 발광 다이오드의 광루미네센스 스펙트럼을 도시한 그래프이다. Figure 5 is a graph showing an optical luminous spectrum of the green light emitting diode made in accordance with the preferred embodiment of the invention the chart.
도 6은 본 발명의 바람직한 실시예에 따라 제조된 청색 발광 다이오드의 광루미네센스 스펙트럼을 도시한 그래프이다. Figure 6 is a light luminescence spectrum of the blue light emitting diode made in accordance with the preferred embodiment of the invention the chart.
도 7은 상기 도 6에서 개시된 청색 발광 다이오드의 열처리 전후의 발광 특성을 도시한 그래프이다. 7 is a graph showing the light emission characteristics before and after the heat treatment of the blue light-emitting diode disclosed in the Fig.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. The invention will be described in an example in bars, reference to specific embodiments which may have a variety of forms can be applied to various changes and detailed in the text. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. This, however, is by no means to restrict the invention to the particular form disclosed, it is to be understood as embracing all included in the spirit and scope of the present invention changes, equivalents and substitutes. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. In describing the drawings was used for a similar reference numerals to like elements.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. Unless otherwise defined, including technical and scientific terms, all terms used herein have the same meaning as commonly understood by one of ordinary skill in the art. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다. Any term that is defined in a general dictionary used shall be construed to have the same meaning in the context of the relevant art, unless expressly defined in this application, it not is interpreted to have an idealistic or excessively formalistic meaning no.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. With reference to the accompanying drawings, it will be described in detail preferred embodiments of the invention.

실시예 Example

도 1은 본 발명의 바람직한 실시예에 따른 발광 다이오드를 제작하는 방법을 설명하기 위한 공정 흐름도이다. 1 is a process flow diagram illustrating a method of manufacturing a light emitting diode according to an embodiment of the present invention.

도 1을 참조하면, 먼저, 기판 상에 발광 다이오드를 형성한다(S100). 1, first, forming a light emitting diode on a substrate (S100). 상기 발광 다이오드는 기판, 제1 도전형 반도체층, 발광층 및 제2 도전형 반도체층을 포함한다. The light emitting diode includes a substrate, a first conductive type semiconductor layer, light emitting layer and the second conductive type semiconductor layer.

제1 도전형 반도체층은 n형 또는 p형의 특징을 가진다. A first conductivity type semiconductor layer has the characteristics of the n-type or p-type. n형인 경우, 제1 도전형 반도체층은 발광층에 전자를 공급한다. If n type, the first conductivity type semiconductor layer supplies electrons to the light emitting layer. 또한, p형인 경우, 제1 도전형 반도체층은 정공을 발광층에 공급한다. In addition, when p type, the first conductivity type semiconductor layer and supplies a hole to the light emitting layer.

제1 도전형 반도체층 상부에는 발광층이 형성된다. The first-conductivity-type semiconductor layer, the upper light-emitting layer is formed. 상기 발광층은 다중양자우물 구조를 가짐이 바람직하다. The light-emitting layer is preferably has a multi-quantum well structure. 즉, 장벽층과 우물층이 교대로 적층된 구조가 형성될 수 있다. That is, a stacked structure as the barrier layer and the well layer are alternately can be formed. 발광층에서는 양자 구속 효과에 의해 전자와 정공의 재결합이 발생되고, 이를 통해 빛이 형성된다. In the light-emitting layer and recombination of electrons and holes is generated by the quantum confinement effect, the light is formed over this.

발광층 상부에는 제2 도전형 반도체층이 형성된다. Emission layer, the second conductive type semiconductor layer is formed. 상기 제2 도전형 반도체층은 상기 제1 도전형 반도체층과 상보적인 관계를 형성한다. The second conductive type semiconductor layer to form the first conductive type semiconductor layer and the complementary relationship. 예컨대, 제1 도전형 반도체층이 n형인 경우, 제2 도전형 반도체층은 p형으로 형성된다. For example, in the case where the first conductive semiconductor layer an n-type, the second conductivity type semiconductor layer is formed of p-type. 또한, 제1 도전형 반도체층이 p형인 경우, 제2 도전형 반도체층은 n형으로 형성된다. Further, when the first conductive type semiconductor layer is p type, the second conductivity type semiconductor layer is formed of n-type. 따라서, 제1 도전형 반도체층이 발광층에 전자를 공급하는 경우, 제2 도전형 반도체층은 발광층에 정공을 공급한다. Therefore, in case of supplying electrons to the first conductive type semiconductor layer light-emitting layer, the second conductive type semiconductor layer and supplies a hole to the light emitting layer. 물론, 그 반대의 경우도 성립한다. Of course, vice versa.

제2 도전형 반도체층 상부에 발광층 상부에는 열처리막이 형성된다(S200). A second conductive type semiconductor layer on the upper emission layer, the heat-treated film is formed (S200). 상기 열처리막은 하부의 제2 도전형 반도체층보다 낮은 열팽창 계수를 가질 것이 요청된다. It would have a lower thermal expansion coefficient than that of the second conductive type semiconductor layer of the heat-treated film the lower is required.

이어서, 열처리막이 형성된 발광 다이오드 구조물에 대한 열처리가 수행되고, 열처리막은 제거된다(S300). Then, the heat treatment for the light emitting diode structure is formed of heat-treated film is carried out, it is heat-treated film is removed (S300).

상술한 과정을 통해 향상된 발광 효율을 가지는 발광 다이오드가 형성될 수 있다. A light emitting diode having an enhanced efficiency of light emission from the above-described process can be formed.

도 2 내지 도 4는 본 발명의 바람직한 실시예에 따라 상기 도 1에서 설명되는 발광 다이오드의 제조방법을 설명하기 위한 단면도들이다. 2 to 4 are cross-sectional views for explaining the manufacturing method of the light emitting diode described in the Fig. 1 in accordance with a preferred embodiment of the present invention.

도 2를 참조하면, 기판(100) 상에 제1 도전형 반도체층(110), 발광층(120) 및 제2 도전형 반도체층(130)이 형성된다. Referring to Figure 2, the first conductive type semiconductor layer 110, light emitting layer 120 and the second conductive semiconductor layer 130 on the substrate 100 is formed.

전술한 바와 같이 제1 도전형 반도체층(110)은 n형 또는 p형의 특정의 도전형을 가진다. A first conductive type semiconductor layer 110 as described above has a specific conductivity type of the n-type or p-type. 또한, 상기 기판(100)은 제1 도전형 반도체층(110)과 동일 또는 유사한 결정구조를 가질 수 있다. In addition, the substrate 100 may have a first conductivity type semiconductor layer 110, the same or similar crystal structure. 예컨대, 상기 제1 도전형 반도체층(110)이 GaN 또는 ZnO를 포함하는 경우, 제1 도전형 반도체층(110)은 육방정계의 결정구조를 가진다. For example, the if the first conductive type semiconductor layer 110 includes a GaN or ZnO, a first conductive type semiconductor layer 110 has a crystal structure of hexagonal system. 따라서, 상기 기판(100)도 육방정계의 결정구조를 가짐이 바람직하다. Accordingly, it is the substrate 100 also preferably has a crystal structure of hexagonal system.

또한, 제1 도전형 반도체층(110)은 GaN 또는 ZnO를 포함한다. Also, the first conductive semiconductor layer 110 includes GaN, or ZnO. 즉, 3-5족 화합물 반도체 또는 2-6족 화합물 반도체로 구성될 수 있다. That is, it can be composed of a group III-V compound semiconductor or a 2-6 compound semiconductor. 다만, 상기 제1 도전형 반도체층(110)이 n형이고, GaN을 포함하는 경우, 도판트로는 4족 원소가 사용될 수 있다. However, the first conductive semiconductor layer 110 is n-type, and if they include GaN, a dopant may be used a Group 4 element. 만일, 상기 제1 도전형 반도체층(110)이 p형이고, GaN을 포함하는 경우, 도판트로는 2족 원소가 사용될 수 있다. If, and the first conductive semiconductor layer 110 is p-type, if they include GaN, a dopant is a group 2 element can be used. 마찬가지로 제1 도전형 반도체층(110)이 ZnO를 포함하고 n형인 경우, 사용되는 도판트로는 3족 원소가 사용될 수 있다. Similarly, when the first conductive type semiconductor layer 110 including ZnO and n type, the dopant used Trojan may be used a Group III element. 또한, 상기 제1 도전형 반도체층(110)이 ZnO를 포함하고 p형인 경우, 도판트로는 1족 원소 또는 5족 원소가 사용될 수 있다. Further, when the first conductive type semiconductor layer 110 and p type including ZnO, a dopant is a Group 1 element or a Group 5 element may be used.

제1 도전형 반도체층(110) 상부에는 발광층(120)이 형성된다. A first conductive type semiconductor layer 110, the upper light emission layer 120 is formed. 발광층(120)의 형성은 전술한 바와 같이 장벽층과 우물층의 교대 형성으로 이루어진다. Forming the light emitting layer 120 is formed of a shift form of the barrier layer and the well layer, as described above. 특히, 장벽층과 우물층의 형성은 특정의 원소의 선택에 의한 밴드갭 엔지니어링이 수행된다. In particular, the formation of the barrier layer and the well layer is carried out in the band gap engineered by selection of particular elements. 예컨대, 발광 다이오드가 GaN계열인 경우, 인듐 농도의 조절을 통해 장벽층과 우물층이 형성될 수 있다. For example, there can be formed if the light emitting diodes are GaN-based barrier layer and the well through the control of the indium concentration layer. ZnO의 경우, Mg, Be 또는 Cd의 농도 조절을 통해 장벽층과 우물층을 형성할 수 있다. In the case of ZnO, with the concentration control of the Mg, Be or Cd can form a barrier layer and a well layer.

상기 발광층(120) 상부에는 제2 도전형 반도체층(130)이 형성된다. The light-emitting layer 120, the upper portion of the second conductive semiconductor layer 130 is formed. 상기 제2 도전형 반도체층(130)은 상기 제1 도전형 반도체층(110)의 기반 물질과 동일한 기반 물질을 사용함이 바람직하다. The second conductive type semiconductor layer 130, it is preferred to use the base material and the same base material of the first conductive semiconductor layer 110.

도 3을 참조하면, 제2 도전형 반도체층(130) 상부에 열처리막(140)이 형성된다. 3, the second conductive type semiconductor layer 130 is heat-treated film 140 on the top are formed. 특히, 상기 열처리막(140)은 제2 도전형 반도체층(130)에 비해 낮은 열팽창 계수를 가질 것이 요청된다. In particular, the heat-treated film 140 are urged to have a lower thermal expansion coefficient than the second conductive type semiconductor layer 130. 또한, 상기 열처리막(140)은 화학적 기상증착, 물리적 기상증착, 원자층 증착 또는 유기금속화학증착 등 다양한 방법에 의해 형성될 수 있다. In addition, the heat-treated film 140 can be formed by various methods such as chemical vapor deposition, physical vapor deposition, atomic layer deposition or metal organic chemical vapor deposition. 예컨대, 상술한 열처리막(140)의 형성 이외에 스핀 코팅 등의 간략한 방법을 통해 형성될 수 있다. For example, it may be formed through a simplified method such as spin coating in addition to the formation of the above-described heat-treated film 140. 또한, 상기 열처리막(140)은 도전체, 반도체 또는 부도체일 수 있다. In addition, the heat-treated film 140 can be a conductor, semiconductor or insulator. 즉, 특정의 물성의 한정은 없을 것이나, 다만 제2 도전형 반도체층(130)과 열팽창계수에서 차이가 있을 것이 요청된다. In other words, it would not have the limitation of a particular physical property, but it is required that there is a difference from the second conductive type semiconductor layer 130 and the thermal expansion coefficient. 특히, 상기 열처리막(140)은 제2 도전형 반도체층(130)에 비해 낮은 열팽창계수를 가질 것이 요청된다. In particular, the heat-treated film 140 are urged to have a lower thermal expansion coefficient than the second conductive type semiconductor layer 130. 따라서, 상기 열처리막(140)은 SiO 2 , Al 2 O 3 , HfO 2 , TiO 2 , SnO 2 또는 ZrO 2 의 유전체막일 수 있다. Thus, the heat-treated film 140 can be a dielectric makil of SiO 2, Al 2 O 3, HfO 2, TiO 2, SnO 2 or ZrO 2.

계속해서 열처리막(140)이 형성된 구조물에 대한 열처리가 수행된다. Then the heat treatment of the structure is formed of heat-treated film 140 is performed. 상기 열처리는 다중양자우물 구조 또는 제2 도전형 반도체층(130)의 결정 구조가 손상이 최소화되는 범위에서 수행됨이 바람직하다. The heat treatment is performed is preferably in the range in which the crystal structure of the multiple quantum well structure or the second conductive semiconductor layer 130 to minimize the damage. 예컨대, 상기 다중양자우물 구조가 CdTe, CdS, CdSe, ZnTe, ZnSe, ZnS 또는 ZnO를 포함하는 경우, 열처리는 300℃ 내지 500℃에서 6초 내지 600초간 수행될 수 있다. For example, in the case in which the multiple quantum well structure including CdTe, CdS, CdSe, ZnTe, ZnSe, ZnS, or ZnO, the heat treatment may be performed at 300 ℃ to 500 ℃ 6 seconds to about 600 seconds. 또한, 다중양자우물 구조가 InGaN, InGaAlP, GaAs, InAs, InP, GaN, InN 또는 GaP를 포함하는 경우, 상기 열처리는 900℃ 내지 1100℃의 온도범위에서 6초 내지 600초 동안 수행될 수 있다. In the case of a multi-quantum well structure including InGaN, InGaAlP, GaAs, InAs, InP, GaN, InN, or GaP, the heat treatment may be carried out at a temperature ranging from 900 ℃ to 1100 ℃ for 6 seconds to 600 seconds.

열처리의 온도 및 시간은 열처리막(140) 하부의 제2 도전형 반도체층(130) 또는 발광층(120)의 재질과 물성에 따라 변경가능한 사항이다. The temperature and time of the heat treatment is changeable locations, depending on the material and the physical properties of the heat-treated film (140) the second conductivity type semiconductor layer 130 or the light emitting layer 120 of the lower portion.

열처리가 수행되는 경우, 열처리막(140)은 하부의 제2 도전형 반도체층(130)에 비해 낮은 열팽창계수를 가지므로 하부의 제2 도전형 반도체층(130)에 대해 압축응력을 작용한다. If the heat treatment is carried out, heat-treated film 140 because of the low coefficient of thermal expansion than the second conductivity type semiconductor layer 130 of the lower portion acts a compressive stress on the underlying second conductive type semiconductor layer 130. 즉, 열처리막(140)의 열팽창계수가 제2 도전형 반도체층(130)에 비해 낮으므로, 열에너지의 공급시 제2 도전형 반도체층(130)의 변형은 억제되고 이는 제2 도전형 반도체층(130)의 압축응력으로 작용한다. That is, the deformation of the heat-treated film during the thermal expansion coefficient of 140, the second conductive type is lower than the semiconductor layer 130, the supply of heat the second conductive semiconductor layer 130 is suppressed, which second conductive type semiconductor layer It acts as a compressive stress of 130.

제2 도전형 반도체층(130)에 인가되는 압축응력은 발광층(120)에도 전달될 수 있다. A second compressive stress applied to the conductive semiconductor layer 130 may be delivered to the light-emitting layer 120. 열처리 및 압축응력의 전달은 제2 도전형 반도체층(130) 또는 발광층(120)의 결정 구조의 재배열을 유도한다. Transfer of heat treatment and compression stress induces a rearrangement of the crystal structure of the second conductive semiconductor layer 130 or emission layer 120. The 예컨대, 인가되는 열에너지에 의해 결정의 결함이 이동하고, 결정의 결함은 에너지가 낮은 방향으로 이동한다. For example, moving a defect determined by the applied heat energy, and defects of the crystal moves in the direction of lower energy. 특히, 이는 전체적인 결정 구조의 결함의 진행으로 나타나는데, 열팽창계수에 의해 전체적인 결정 구조는 팽창하게 된다. In particular, it appears as a defect of the overall crystal structure proceeds, the whole crystal structure by the thermal expansion coefficient is inflated. 결정 구조의 팽창은 온도의 증가에 따른 격자 상수의 증가를 의미한다. Expansion of the crystal structure means an increase in the lattice constant with increasing temperature. 다만, 압축응력이 작용하는 경우, 결정구조는 팽창하지 아니하며, 결정 구조 내의 결함은 치유되는 특성을 가진다. However, if a compressive stress, the crystal structure shall not expansion, defects in the crystal structure has a characteristic healing. 이는 substitutional type으로 도판트가 개입되는 화합물 반도체에서 도판트가 격자의 위치로 재배열됨을 의미한다. This means that the dopant material is arranged in a grid position of the compound semiconductor in which a dopant is involved in substitutional type. 이를 통해 특정의 도전형 반도체층에서는 도판트의 활성화 비율이 상승하고, 결정구조의 왜곡은 치유되는 특징이 있다. This allows the specific conductivity type semiconductor layer and the activation ratio of the dopant is increased, the distortion of the crystal structure is characterized to be healed.

계속해서 도 4를 참조하면, 열처리가 종료된 구조물에서 열처리막(140)은 제거된다. Subsequently 4, the heat-treated film 140 in the heat treatment is completed structure is removed. 상기 열처리막(140)의 제거는 다양한 방법을 통해 수행될 수 있다. Removal of the heat-treated film 140 can be performed in a number of ways. 즉, 열처리막(140)의 물성과 재질은 제2 도전형 반도체층(130)과 차이를 가지므로 이를 이용하여 습식 시각 등의 방법을 통하여 열처리막(140)은 제거된다. That is, the physical properties of the material of the second conductivity type because the difference of the semiconductor layer 130 by using this heat-treated film 140 by a method such as wet heat treatment time of the film 140 is removed. 따라서, 열처리막(140)의 제거에 의해 제2 도전형 반도체층(130)은 노출된다. Thus, the second conductive semiconductor layer 130 by the removal of the heat-treated film 140 is exposed.

실험예 1 Experimental Example 1

도 5는 본 발명의 바람직한 실시예에 따라 제조된 녹색 발광 다이오드의 광루미네센스 스펙트럼을 도시한 그래프이다. Figure 5 is a graph showing an optical luminous spectrum of the green light emitting diode made in accordance with the preferred embodiment of the invention the chart.

도 5를 참조하면, 사파이어 기판 상에 4um 두께의 버퍼층이 형성된다. 5, a buffer layer of a 4um thick is formed on a sapphire substrate. 버퍼층은 GaN으로 형성된다. The buffer layer is formed of GaN. 또한, 제1 도전형 반도체층으로는 2um 두께의 n형 반도체층이 형성되며, n형 반도체층은 GaN에 Si이 도핑된 상태이다. In addition, the first conductive type semiconductor layer is an n-type semiconductor layer of a 2um thick is formed, n-type semiconductor layer is a Si-doped GaN on state.

이어서, n형 반도체층 상부에 발광층이 형성되며, 발광층은 다중양자우물 구조를 가진다. Then, the light emitting layer is formed on the top n-type semiconductor layer, a light-emitting layer has a multiple quantum well structure. 다중양자우물 구조를 형성하는 장벽층은 7nm의 두께를 가지는 GaN으로 형성되고, 우물층은 2nm의 두께를 가지는 InGaN으로 형성된다. The barrier layer to form a multiple quantum well structure is formed of GaN with a thickness of 7nm, the well layer is formed of InGaN having a thickness of 2nm. 또한, 장벽층과 우물층은 13층으로 형성되며, n형 반도체층 상부에 직접 형성되는 장벽층의 두께는 20nm이며, 최상층의 장벽층은 7nm로 설정된다. In addition, the barrier layer and the well layer thickness of the barrier layer to be formed is formed in layer 13, n-type semiconductor layer directly on top is 20nm, the barrier layer of the uppermost layer is set to 7nm. 또한, 녹색 파장의 광의 형성을 위해 우물층에 투입되는 In의 성분비는 약 35%이다. In addition, the composition ratio of In is added in the well layer for the formation of the green wavelength of light is about 35%.

발광층 상부에는 p형 반도체층이 제2 도전형 반도체층으로 형성되고, p형 반도체층은 GaN에 Mg이 도핑된 상태이며, 7nm의 두께로 형성된다. Emission layer is to be a p-type semiconductor layer formed of a second conductive type semiconductor layer, p-type semiconductor layer is a Mg-doped GaN on state, and is formed to a thickness of 7nm.

먼저, 열처리 공정 이전에서의 발광 다이오드는 녹색 파장대에서 약 7.5×10 3 의 PL intensity를 가진다. First, the light emitting diode in the previous heat treatment step has a PL intensity of about 7.5 × 10 3 in a green wavelength band. 또한, PL 그래프는 전 파장대에 걸쳐 편재되는 양상을 가진다. In addition, PL graph has an aspect that is unevenly distributed over the entire wavelength range. 이는 발광 다이오드의 결정 구조가 다수의 결함을 가지고 있으며, 특정 파장대에서 발광 능력이 미약한 것을 의미한다. This has the crystal structure of the light emitting diode has a plurality of defects, which means that a light emission ability weak in a particular wavelength band.

이후에 p형 반도체층에 300nm 두께로 SiO 2 Since the SiO 2 in 300nm thickness of the p-type semiconductor layer 재질의 열처리막을 형성한다. Heat treatment to form a film of material. 또한, 열처리막이 형성된 발광 다이오드 구조물에 열처리를 수행한다.상기 열처리는 1000℃에서 5분 동안 수행된다. In addition, performing a heat treatment for the light emitting diode structure heat treatment film formed thereon. The heat treatment is performed at 1000 ℃ for 5 minutes. 계속해서 열처리가 수행된 발광 다이오드를 상온으로 냉각하고, PL 특성을 측정한다. Subsequently to cooling the light emitting diodes of the heat treatment is performed in a normal temperature, and measuring the PL properties.

상기 도 5에서 열처리 이후에는 PL intensity가 급격히 상승한 것을 알 수 있다. FIG subsequent heat treatment at 5 it can be seen that the PL intensity increased sharply. 또한, 녹색 파장대에서 급준한 증가세를 나타낸다. 30. A steep rise in the green wavelength band. 이는 결정 구조가 녹색대의 파장을 형성하기에 적합한 구조로 재배열된 것을 의미하며, 결정의 결함이 상당부분 치유된 것으로 해석된다. This means that the crystal structure rearranged to a structure suitable for forming a green wavelength band, and is interpreted as a defect of the crystal with much of healing.

실험예 2 Experimental Example 2

도 6은 본 발명의 바람직한 실시예에 따라 제조된 청색 발광 다이오드의 광루미네센스 스펙트럼을 도시한 그래프이다. Figure 6 is a light luminescence spectrum of the blue light emitting diode made in accordance with the preferred embodiment of the invention the chart.

도 6을 참조하면, 사파이어 기판 상에 4um 두께로 GaN 버퍼층이 형성된다. Referring to Figure 6, the GaN buffer layer is formed of a 4um thick on a sapphire substrate. 버퍼층 상부에는 제1 도전형 반도체층으로 2um 두께의 GaN의 n형 반도체층이 형성된다. Upper buffer layer, the n-type GaN semiconductor layer in a 2um thick is formed of a first conductive type semiconductor layer. 상기 n형 반도체층에는 Si이 도핑된다. The n-type semiconductor layer is doped with the Si.

계속해서 제1 도전형 반도체층으로 사용되는 n형 반도체층 상에는 발광층이 형성된다. Continue to the light emitting layer formed on the first conductivity type n-type semiconductor layer is used as a semiconductor layer is formed. 발광층을 구성하는 우물층은 2nm 두께의 InGaN으로 형성되며, 청색발광을 위해 In의 성분비는 약 20%로 설정된다. Well layer constituting the light emitting layer is formed of InGaN of 2nm thickness, for a blue light emitting component ratio of In is set to about 20%. 또한, 장벽층은 7nm의 GaN으로 구성된다. In addition, the barrier layer is composed of GaN of 7nm. 특히, 발광층은 장벽층과 우물층이 교대로 13층으로 형성된다. In particular, the light emitting layer is a barrier layer and a well layer is formed alternately with 13 layers. 제1 도전형 반도체층 상에 직접 형성되는 장벽층은 그 두께가 20nm로 설정되며, 최상층의 장벽층의 두께는 7nm로 설정된다. A first barrier layer formed directly on the conductive semiconductor layer is set to 20nm in thickness, a thickness of the barrier layer of the uppermost layer is set to 7nm.

발광층 상에는 제2 도전형 반도체층으로 p형 반도체층이 형성되며, p형 반도체층으로는 Mg이 도핑된 GaN이 사용된다. The p-type semiconductor layer of the second conductive type semiconductor layer formed on the light emitting layer is formed, a p-type semiconductor layer is GaN doped with Mg is used. 상기 p형 반도체층의 두께는 0.2um로 설정된다. The thickness of the p-type semiconductor layer is set to 0.2um.

상술한 구조를 가지는 발광 다이오드의 p형 반도체층 상에 300nm 두께의 SiO 2 SiO 2 in 300nm thickness was formed on the p-type semiconductor layer of the light-emitting diode having the above-described structure 박막이 열처리막으로 형성되고, 1000℃에서 약 5분 동안 열처리가 수행된다. Thin film is formed of a heat-treated film, the heat treatment is carried out for about 5 minutes at 1000 ℃. 열처리를 통해 GaN 재질의 p형 반도체층은 팽창하며 SiO 2 박막도 열팽창계수에 따라 팽창한다. Through heat treatment, the p-type semiconductor layer of the GaN material is expanded, and SiO 2 thin film is also inflated according to the coefficient of thermal expansion. 다만, SiO 2 의 열팽창계수는 0.52×10 -6-1 로 미미한 수준이며, GaN의 열팽창계수는 5.59×10 6-1 이다. However, the coefficient of thermal expansion of SiO 2 is negligible as 0.52 × 10 -6-1, a thermal expansion coefficient of GaN is 5.59 × 10 6-1. 따라서, GaN이 SiO 2 Thus, GaN is SiO 2 에 비해 매우 높은 열팽창계수를 가지며, 이는 온도의 상승에 의해 GaN의 막질의 팽창이 급격히 진행됨을 의미한다. Has a very high coefficient of thermal expansion as compared to, this means that the expansion of the film quality of GaN progresses rapidly by a rise in temperature.

열처리에 의해 GaN으로 구성된 p형 반도체층이 팽창하고자 할 경우, 상부에 형성된 SiO 2 박막에 의해 팽창이 억제된다. If you want to p-type semiconductor layer composed of GaN is expanded by the heat treatment, the expansion is suppressed by the SiO 2 thin film formed thereon. 즉, 열처리를 통해 p형 반도체층에는 압축응력이 작용한다. In other words, the compressive stress p-type semiconductor layer through the heat treatment. 열처리를 통해 p형 반도체층 또는 발광층의 결정결함은 치유되고, p형 반도체층의 도판트는 활성화되는 특징을 가진다. Crystal defects in the p-type semiconductor layer or the light emitting layer through the heat treatment and healing, and has a dopant activation features of the p-type semiconductor layer. 다만, 열처리가 진행될수록 결정 구조 내부의 선결함 등은 지속적으로 진행되는 특징을 가진다. However, the longer the heat treatment is in progress line defect within the crystal structure or the like has a characteristic that is ongoing. 이는 온도의 상승에 따른 결정의 구조적 팽창이 일 요인이 되기도 한다. This also is a factor in determining the structural expansion due to the rise of temperature. 따라서, 본 발명에서는 열처리에도 p형 반도체층에 압축응력을 작용하여, 열에너지의 인가에 따른 팽창을 억제하는 특성을 가진다. Accordingly, the present invention applies a compressive stress in the p-type semiconductor layer in heat treatment, and has a property of suppressing the expansion of the application of thermal energy. 이를 통해 결정 결함은 치유되고, 도판트의 활성화는 수행될 수 있다. This crystal defect is healing, activation of the dopant can be performed.

상기 도 6에서도 열처리막이 형성되지 않은 샘플에 대해 1000℃에서 약 5분 동안 열처리가 수행된다. FIG 6 even for the sample heat-treated film is not formed, the heat treatment is carried out for about 5 minutes at 1000 ℃. 나타나는 PL의 강도는 약 2×10 4 이다, 반면 p형 반도체층 상부에 300nm의 두께로 SiO 2 가 형성되고, 1000℃에서 약 5분 동안 열처리가 수행된 경우, 나타나는 PL의 강도는 1.6×10 5 이다. Strength appears PL is about 2 × 10 4 a, while the p-type semiconductor layer upper is formed with SiO 2 in a 300nm thick, when the heat treatment is carried out for about 5 minutes at 1000 ℃, the strength of the PL appears is 1.6 × 10 5. 이는 SiO 2 의 도입에 의해 PL의 강도가 약 10배 상승한 것을 알 수 있다. It can be seen that the strength of the PL by the introduction of SiO 2, up about 10 times.

도 7은 상기 도 6에서 개시된 청색 발광 다이오드의 열처리 전후의 발광 특성을 도시한 그래프이다. 7 is a graph showing the light emission characteristics before and after the heat treatment of the blue light-emitting diode disclosed in the Fig.

도 7을 참조하면, 청색 발광 다이오드의 구성은 상기 도 6에서 설명된 바와 동일하다. 7, the configuration of a blue light emitting diode are the same as described in the Fig. 열처리막으로 SiO 2 가 도입되지 않은 경우의 발광 특성은 ■로 표시된다. Light emitting characteristics when the heat-treated film SiO 2 is not introduced is represented by ■. 또한, 열처리막으로 SiO 2 가 도입된 경우의 발광 특성은 ●로 표시된다. Further, the light emitting characteristics in the case where the SiO 2 is introduced into the heat-treated film is indicated by ●.

열처리막이 도입되지 않은 경우, 30mA의 공급전류에 대해 광출력은 약 13mW로 나타난다. When heat-treated film is not introduced, the light outputted to the supply current of 30mA is shown to be about 13mW. 또한, 열처리막이 도입되고, 1000℃에서 5분간의 열처리가 수행된 경우는 30mA의 공급전류에 대해 광출력이 약 15mW로 나타난다. Further, heat-treated film is introduced, when the heat treatment for 5 minutes at 1000 ℃ performed is represented by the optical power of about 15mW for the supply current of 30mA. 이는 동일한 공급 전류에 대해 열처리막의 도입과 열처리를 통해 발광 특성이 개선됨을 의미한다. This means that the light emitting property is improved by the heat treatment and the film is introduced into the heat treatment for the same current supply.

상술한 본 발명에 따르면, 특정 도전형의 반도체층 상부에 열처리막이 도입되고, 열처리를 통해 상부 막질에 압축응력이 작용한다. According to the invention as described above, heat-treated film is introduced in the upper semiconductor layer of a specific conductivity type, and a compressive stress acts on the upper film properties through heat treatment. 압축응력 및 공급되는 열에너지에 의해 결정결함은 치유되고, 도판트의 활성화가 유도된다. Crystal defects by thermal energy supply and compressive stress is being cured, that activation of dopants is derived. 이를 통해 발광 다이오드의 내부 광효율은 상승한다. This internal light efficiency of the LED over rises.

100 : 기판 110 : 제1 도전형 반도체층 100: substrate 110: first-conductivity-type semiconductor layer
120 : 발광층 130 : 제2 도전형 반도체층 120: emission layer 130: second conductive type semiconductor layer
140 : 열처리막 140: heat-treating the film

Claims (3)

  1. 기판 상에 제1 도전형 반도체층, 발광층 및 제2 도전형 반도체층으로 구성된 발광 구조체를 형성하는 단계; Forming a first conductive type semiconductor layer, a light emitting layer and the second conductive type semiconductor layer consisting of a light emitting structure on a substrate;
    상기 제2 도전형 반도체층 상에 열처리막을 형성하는 단계; Forming a heat-treated film on the second conductive type semiconductor layer;
    상기 열처리막 및 상기 발광 구조체를 열처리하여, 상기 발광 구조체의 제2 도전형 반도체층에 압축응력을 인가하는 단계; A step of heat-treating the heat-treated film and the light-emitting structure, applying a compressive stress to the second conductive type semiconductor layer of the light emitting structure; And
    상기 열처리막을 제거하는 단계를 포함하고, And removing the heat-treated film,
    상기 열처리막의 열팽창계수는 상기 제2 도전형 반도체층의 열팽창계수보다 낮고, SiO 2 , Al 2 O 3 , HfO 2 , TiO 2 , SnO 2 또는 ZrO 2 을 가지며, The heat-treated film, the thermal expansion coefficient is lower than the coefficient of thermal expansion of the second conductive type semiconductor layer, having a SiO 2, Al 2 O 3, HfO 2, TiO 2, SnO 2 or ZrO 2,
    상기 발광층은 InGaN, InGaAlP, GaAs, InAs, InP, GaN, InN 또는 GaP를 가지고, The light-emitting layer has an InGaN, InGaAlP, GaAs, InAs, InP, GaN, InN, or GaP,
    상기 열처리는 900℃ 내지 1100℃의 온도범위에서 6초 내지 600초 동안 수행되며, The heat treatment is carried out at a temperature ranging from 900 to 1100 ℃ ℃ for 6 seconds to 600 seconds,
    상기 열처리에 의해 상기 제2 도전형 반도체층 또는 상기 발광층의 결정구조는 재배열되는 것을 특징으로 하는 발광 다이오드의 제조방법. Method of manufacturing a light-emitting diode, characterized in that by the heat treatment which is the second conductive type semiconductor layer or the crystal structure of the light-emitting layer are rearranged.
  2. 삭제 delete
  3. 삭제 delete
KR20110069644A 2011-07-13 2011-07-13 Method of manufacturing Light Emitting Diode using Heat Treatment and Light Emitting Diode of formed by using the same KR101244298B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20110069644A KR101244298B1 (en) 2011-07-13 2011-07-13 Method of manufacturing Light Emitting Diode using Heat Treatment and Light Emitting Diode of formed by using the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20110069644A KR101244298B1 (en) 2011-07-13 2011-07-13 Method of manufacturing Light Emitting Diode using Heat Treatment and Light Emitting Diode of formed by using the same
PCT/KR2012/005549 WO2013009116A3 (en) 2011-07-13 2012-07-12 Method for manufacturing light emitting diode using heat treatment and light emitting diode manufactured thereby

Publications (2)

Publication Number Publication Date
KR20130008942A true KR20130008942A (en) 2013-01-23
KR101244298B1 true KR101244298B1 (en) 2013-03-18

Family

ID=47506728

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20110069644A KR101244298B1 (en) 2011-07-13 2011-07-13 Method of manufacturing Light Emitting Diode using Heat Treatment and Light Emitting Diode of formed by using the same

Country Status (2)

Country Link
KR (1) KR101244298B1 (en)
WO (1) WO2013009116A3 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005094037A (en) * 1994-08-22 2005-04-07 Rohm Co Ltd Manufacturing method of semiconductor light emitting device
JP2006100698A (en) 2004-09-30 2006-04-13 Toshiba Corp Method for manufacturing semiconductor device
KR20080111693A (en) * 2007-06-19 2008-12-24 삼성모바일디스플레이주식회사 Fabricating method of polycrystalline silicon, tft fabricated using the same, fabricating method of the tft, and organic lighting emitting diode(oled) display device comprising the same
KR20090107236A (en) * 2008-04-08 2009-10-13 재단법인서울대학교산학협력재단 Method for crystallizing amorphous silicon using silc and method for fabricating polycrystalline silicon thin film transistor using the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7498611B2 (en) * 2004-08-05 2009-03-03 Showa Denko K.K. Transparent electrode for semiconductor light-emitting device
JP2007214480A (en) * 2006-02-13 2007-08-23 Showa Denko Kk GaN-BASED SEMICONDUCTOR LIGHT EMITTING ELEMENT AND MANUFACTURING METHOD THEREFOR

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005094037A (en) * 1994-08-22 2005-04-07 Rohm Co Ltd Manufacturing method of semiconductor light emitting device
JP2006100698A (en) 2004-09-30 2006-04-13 Toshiba Corp Method for manufacturing semiconductor device
KR20080111693A (en) * 2007-06-19 2008-12-24 삼성모바일디스플레이주식회사 Fabricating method of polycrystalline silicon, tft fabricated using the same, fabricating method of the tft, and organic lighting emitting diode(oled) display device comprising the same
KR20090107236A (en) * 2008-04-08 2009-10-13 재단법인서울대학교산학협력재단 Method for crystallizing amorphous silicon using silc and method for fabricating polycrystalline silicon thin film transistor using the same

Also Published As

Publication number Publication date Type
WO2013009116A2 (en) 2013-01-17 application
KR20130008942A (en) 2013-01-23 application
WO2013009116A3 (en) 2013-03-14 application

Similar Documents

Publication Publication Date Title
US20080315179A1 (en) Semiconductor light emitting device
Lee et al. Comparison of InGaN-based LEDs grown on conventional sapphire and cone-shape-patterned sapphire substrate
JP2008117922A (en) Semiconductor light-emitting element, and its manufacturing method
US20070264733A1 (en) Method of manufacturing vertical gallium nitride-based light emitting diode
US20080135856A1 (en) Light emitting device having vertical topology and method for manufacturing the same
JP2009076896A (en) Semiconductor light-emitting element
JP2007123398A (en) Semiconductor light emitting element, method of manufacturing the same and lighting device using the same
JP2009130097A (en) Group iii nitride semiconductor light emitting device and method of manufacturing the same
US20130099199A1 (en) Nanorod light emitting device and method of manufacturing the same
JP2008078275A (en) Method of manufacturing compound semiconductor element
JP2001102633A (en) Method of manufacturing nitride-based compound semiconductor light emitting element
US20090032833A1 (en) Light emitting diode having algan buffer layer and method of fabricating the same
Qian et al. GaN-on-Si blue/white LEDs: epitaxy, chip, and package
KR20110040676A (en) Nanorod light emitting diode and method for fabricating the same
JP2004128107A (en) Optical semiconductor device
US20060157719A1 (en) Semiconductor light emitting diode having textured structure and method of manufacturing the same
CN101069289A (en) Nitride semiconductor light emitting device and fabrication method thereof
KR100661960B1 (en) Light emitting diode and manufacturing method thereof
US20070080353A1 (en) Nitride-based semiconductor light emitting diode and method of manufacturing the same
JP2010153838A (en) Nitride semiconductor light emitting element and manufacturing method of the same
Wei et al. Improving light extraction of InGaN-based light emitting diodes with a roughened p-GaN surface using CsCl nano-islands
JP2006237281A (en) Method for manufacturing semiconductor device
CN1812144A (en) Semiconductor light emitting device having textured structure and method of manufacturing the same
CN103346217A (en) Method for designing quantum barrier used for enhancing light emitting diode (LED) brightness
JP2010114159A (en) Light emitting device and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160303

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161219

Year of fee payment: 5