KR101229835B1 - Luminous element having arrayed cells and Method for manufacturing the same and Luminous device using the same - Google Patents

Luminous element having arrayed cells and Method for manufacturing the same and Luminous device using the same Download PDF

Info

Publication number
KR101229835B1
KR101229835B1 KR1020120024087A KR20120024087A KR101229835B1 KR 101229835 B1 KR101229835 B1 KR 101229835B1 KR 1020120024087 A KR1020120024087 A KR 1020120024087A KR 20120024087 A KR20120024087 A KR 20120024087A KR 101229835 B1 KR101229835 B1 KR 101229835B1
Authority
KR
South Korea
Prior art keywords
light emitting
emitting device
semiconductor layer
type semiconductor
cells
Prior art date
Application number
KR1020120024087A
Other languages
Korean (ko)
Other versions
KR20120041714A (en
Inventor
라크로익 야베스
Original Assignee
서울옵토디바이스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울옵토디바이스주식회사 filed Critical 서울옵토디바이스주식회사
Priority to KR1020120024087A priority Critical patent/KR101229835B1/en
Publication of KR20120041714A publication Critical patent/KR20120041714A/en
Application granted granted Critical
Publication of KR101229835B1 publication Critical patent/KR101229835B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49107Connecting at different heights on the semiconductor or solid-state body

Abstract

본 발명은 다수의 셀이 어레이된 발광 소자에 관한 것으로, 다수의 발광 셀 각각은 N형 반도체층과 P형 반도체층을 포함하며, 인접한 발광 셀의 N형 반도체층과 P형 반도체층이 전기적으로 연결되고, 일 끝단의 발광 셀의 N형 반도체층상에 N형 패드가 형성되고, 다른 일 끝단의 발광 셀의 P형 반도체층 상에 P형 패드가 형성된다. 또한, 다수의 발광 셀이 직렬 접속된 발광 소자와, 상기 발광 소자에 소정의 전원을 공급하는 전원부 및 상기 발광 소자에 인가되는 전압 및 전류의 파형을 조절하기 위한 제어부를 포함하는 발광장치를 제공한다. 이로써, 가정용 교류전원에 사용가능한 조명용 발광 장치의 제작 공정을 단순화시킬 수 있고, 조명용 발광 장치의 제작시 발생하는 불량률을 줄일 수 있으며, 조명용 발광 장치를 대량 생산할 수 있다. 또한, 발광 소자 외부에 소정의 정류 회로를 둠으로 인해 교류 동작시 직류 구동 효율을 향상시킬 수 있는 이점이 있다.The present invention relates to a light emitting device in which a plurality of cells are arrayed, wherein each of the plurality of light emitting cells includes an N-type semiconductor layer and a P-type semiconductor layer, and the N-type semiconductor layer and the P-type semiconductor layer of adjacent light-emitting cells are electrically connected. N-type pads are formed on the N-type semiconductor layer of the light emitting cell at one end, and P-type pads are formed on the P-type semiconductor layer of the light emitting cell at the other end. The present invention also provides a light emitting device including a light emitting device in which a plurality of light emitting cells are connected in series, a power supply unit supplying predetermined power to the light emitting device, and a controller for controlling waveforms of voltage and current applied to the light emitting device. . As a result, the manufacturing process of the lighting light emitting device usable for the home AC power source can be simplified, the defect rate occurring during the manufacturing of the lighting light emitting device can be reduced, and the light emitting device for lighting can be mass-produced. In addition, since a predetermined rectifying circuit is provided outside the light emitting device, there is an advantage of improving DC driving efficiency during AC operation.

Description

다수의 셀이 결합된 발광 소자 및 이의 제조 방법 및 이를 이용한 발광 디바이스{Luminous element having arrayed cells and Method for manufacturing the same and Luminous device using the same}Luminous element having arrayed cells and method for manufacturing the same and Luminous device using the same}

본 발명은 다수의 셀이 결합된 발광 소자 및 이의 제조 방법 및 이를 이용한 발광 디바이스에 관한 것으로, 특히, 단일 기판상에 다수의 발광용 셀이 배열된 단일의 발광 소자 및 이의 제조 방법 및 이를 이용한 발광 디바이스에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a light emitting device in which a plurality of cells are combined, a method for manufacturing the same, and a light emitting device using the same. Relates to a device.

발광 다이오드는 반도체의 p-n 접합구조를 이용하여 주입된 소수캐리어(전자 또는 양공)를 만들어내고, 이들의 재결합에 의하여 소정의 빛을 발산하는 소자를 지칭한다. 이러한 발광 다이오드는 표시 소자 및 백라이트로 이용되고 있으며, 최근 일반 조명용도로 이를 적용하기 위해 활발한 연구가 진행중이다. A light emitting diode refers to a device that generates a small number of carriers (electrons or holes) injected using a p-n junction structure of a semiconductor, and emits predetermined light by recombination thereof. Such light emitting diodes are used as display devices and backlights, and active research is being conducted to apply them to general lighting applications.

이는 발광 다이오드가 기존의 전구 또는 형광등에 비해 소모 전력이 작고 수명이 길기 때문이다. 즉, 발광 다이오드의 소모 전력이 기존의 조명 장치에 비해 수 내지 수 십분의 1에 불과하고, 수명이 수 내지 수십배에 이르러, 소모 전력의 절감과 내구성 측면에서 월등하기 때문이다. This is because light emitting diodes consume less power and have a longer lifetime than conventional light bulbs or fluorescent lamps. That is, the power consumption of the light emitting diode is only a few to several tens of the conventional lighting device, the life span is several to several tens of times, the power consumption is excellent in terms of saving power and durability.

일반적으로, 발광 다이오드를 조명용으로 사용하기 위해서는 별도의 패키징 공정을 통해 발광 소자를 형성하고, 다수의 개별 발광소자를 와이어 본딩을 통해 직렬 연결하고, 외부에서 보호 회로 및 교류/직류 변환기 등을 설치하여 램프의 형태로 제작하였다. In general, in order to use a light emitting diode for lighting, a light emitting device is formed through a separate packaging process, a plurality of individual light emitting devices are connected in series through wire bonding, and a protective circuit and an AC / DC converter are installed from the outside. Made in the form of a lamp.

도 1은 종래의 발광 장치를 설명하기 위한 개념도이다. 1 is a conceptual diagram illustrating a conventional light emitting device.

도 1을 참조하면, 발광 칩이 실장된 다수의 발광 소자(10a 내지 10c)를 직렬 접속시켜 일반 조명 용도의 발광 장치를 제작하였다. 이를 위해 다수의 발광 소자(10a 내지 10c)를 직렬로 배열한 다음, 금속배선 공정을 통해 각기 다른 발광 소자(10a 내지 10c)내부의 발광 칩을 전기적으로 직렬 연결하였다. 이러한, 제조 공정에 관해서는 미국 공개 특허 제 5,463,280호에 개시되어 있다. 하지만, 상술한 구조를 통한 종래의 기술로 조명 용도의 발광 장치를 제작하였을 경우, 많은 개수의 소자에 일일이 금속 배선 공정을 수행하야야 하기 때문에 공정단계가 많아지고 복잡해지는 문제가 발생한다. 또한, 공정의 단계가 증가할수록 이에 따른 불량 발생률 또한, 높아지게 되어 대량 생산에 걸림돌이 되고 있다. 또한, 소정의 충격에 의해 금속배선이 단락 되어 발광소자의 동작이 종료되는 경우가 발생할 수 있다. 또한, 개개의 발광 소자를 직렬로 배열하여야 함으로 인해 차지하게 되는 공간이 커지게 되어 램프의 크기가 상당히 커지는 단점이 발생하였다. Referring to FIG. 1, a plurality of light emitting devices 10a to 10c on which light emitting chips are mounted are connected in series to manufacture a light emitting device for general lighting. To this end, a plurality of light emitting devices 10a to 10c are arranged in series, and then light emitting chips inside different light emitting devices 10a to 10c are electrically connected in series through a metallization process. Such a manufacturing process is disclosed in US Patent No. 5,463,280. However, when a light emitting device for a lighting use is manufactured by the conventional technology through the above-described structure, the process of the process is increased and complicated because the metal wiring process must be performed on a large number of devices one by one. In addition, as the stage of the process increases, the defect occurrence rate also increases, which is an obstacle to mass production. In addition, the metal wire may be shorted due to a predetermined impact to terminate the operation of the light emitting device. In addition, since the space occupied by the individual light emitting devices must be arranged in series, the size of the lamp is considerably increased.

또한, 앞서 설명한 소자 레벨의 발광 칩 어레이가 아닌 웨이퍼 레벨에서의 마이크로칩을 어레이함에 관해서는 한국 공개특허공보 제2004-9818호에 개시되어 있다. 이는, 표시 장치에 관한 것으로 각각의 화소에 발광을 유도하는 발광 다이오드가 배치 되도록 발광 셀을 매트릭스 형태로 배열한다. 하지만, 상술한 매트릭스 형태로 배열된 구조의 소자를 발광시키기 위해서는 세로 방향과 가로 방향으로 각기 서로 다른 전기적 신호를 인가하여야할 뿐만 아니라, 전기적 신호를 어드레스 방식으로 인가하여야 하기 때문에 이를 제어하기가 극히 어렵다. 또한, 매트릭스 형태의 배열로 인해 배선간의 단선이 우려되고, 배선간의 중첩영역에 많은 간섭이 발생하게 된다. 또한, 상술한 매트릭스 형태의 구조로는 고전압이 인가 되는 조명용 발광장치에 적용할 수 없는 문제점이 있었다.
In addition, Korean Patent Application Publication No. 2004-9818 discloses an array of microchips at the wafer level instead of the above-described light emitting chip array at the device level. This relates to a display device, in which light emitting cells are arranged in a matrix so that light emitting diodes for inducing light emission are disposed in each pixel. However, in order to emit light of the elements arranged in the matrix form described above, it is extremely difficult to control the electric signals in the vertical direction and the horizontal direction, as well as to apply the electric signals in the addressing manner. . In addition, due to the matrix arrangement, disconnection between the wirings is concerned, and much interference occurs in the overlapping area between the wirings. In addition, the above-described matrix structure has a problem that can not be applied to the light emitting device for applying a high voltage.

따라서, 본 발명은 상기의 문제점을 해결하기 위하여 다수의 발광 셀이 직렬 접속된 단일칩의 발광 소자를 사용하여 발광 다이오드 램프를 제작할 수 있고, 웨이퍼 레벨에서 다수의 발광 셀을 전기적으로 연결하기 때문에 램프의 제작 공정을 단순화 할 수 있으며, 불량률을 감소시킬 수 있어 대량 생산에 유리한 다수의 셀이 어레이된 발광 소자를 제공함을 그 목적으로 한다.
Therefore, in order to solve the above problem, the present invention can manufacture a light emitting diode lamp using a single chip light emitting device in which a plurality of light emitting cells are connected in series, and because the light is electrically connected to the plurality of light emitting cells at the wafer level. The purpose of the present invention is to provide a light emitting device in which a plurality of cells are arranged, which can simplify the manufacturing process and reduce the defective rate, which is advantageous for mass production.

본 발명에 따른 다수의 발광 셀이 단위 칩 내에서 직렬 접속된 발광 소자를 제공한다. Provided is a light emitting device in which a plurality of light emitting cells according to the present invention are connected in series in a unit chip.

여기서, 상기 다수의 발광 셀 각각은 N형 반도체층과 P형 반도체층을 포함하되, 인접한 발광 셀의 N형 반도체층과 P형 반도체층이 전기적으로 연결되고, 일 끝단의 발광 셀의 N형 반도체층상에 N형 패드가 형성되고, 다른 일 끝단의 발광 셀의 P형 반도체층 상에 P형 패드가 형성된다.Here, each of the plurality of light emitting cells includes an N-type semiconductor layer and a P-type semiconductor layer, wherein the N-type semiconductor layer and the P-type semiconductor layer of adjacent light-emitting cells are electrically connected, and the N-type semiconductor of the light-emitting cell at one end thereof. An N-type pad is formed on the layer, and a P-type pad is formed on the P-type semiconductor layer of the light emitting cell at the other end.

상기 발광 셀에 소정의 정류 전원을 인가하기 위한 정류 브리지부를 더 포함한다. 외부의 교류 전원과 상기 정류 브리지부를 연결하기 위한 전극들을 더 포함하고, 상기 발광 셀과 상기 정류 브리지부를 외부의 전원과 연결하기 위한 전극들을 더 포함할 수 있다. 상기 직렬 접속된 다수의 발광 셀 블록들이 병렬 접속된다. The apparatus further includes a rectifying bridge unit for applying a predetermined rectified power source to the light emitting cell. The apparatus may further include electrodes for connecting an external AC power source and the rectifying bridge part, and further include electrodes for connecting the light emitting cell and the rectifying bridge part with an external power source. The plurality of light emitting cell blocks connected in series are connected in parallel.

또한, 기판상에 N형 반도체층과 P형 반도체층이 형성된 다수의 발광 셀을 마련하는 단계와, 인접한 발광 셀의 N형 반도체층과 P형 반도체층을 금속배선으로 연결하는 단계 및 양 끝단의 발광 셀의 N형 반도체층과 P형 반도체층 각각의 상부에 각기 N형 패드와 P형 패드를 형성하는 단계를 포함하는 발광 소자의 제조 방법을 제공한다. In addition, providing a plurality of light emitting cells formed with an N-type semiconductor layer and a P-type semiconductor layer on the substrate, connecting the N-type semiconductor layer and the P-type semiconductor layer of the adjacent light-emitting cell with a metal wiring and at both ends Provided is a method of manufacturing a light emitting device comprising forming an N-type pad and a P-type pad on top of each of an N-type semiconductor layer and a P-type semiconductor layer of a light emitting cell.

상기의 다수의 발광 셀을 마련하는 단계는, 기판 상에 버퍼층, 상기 N형 반도체층, 활성층 및 상기 P형 반도체층을 순차적으로 결정 성장하는 단계와, 상기 N형 반도체층의 일부를 노출하는 단계 및 개별 발광 셀을 전기적으로 절연하는 단계를 포함한다. The providing of the plurality of light emitting cells may include sequentially crystal-growing a buffer layer, the N-type semiconductor layer, an active layer, and the P-type semiconductor layer on a substrate, and exposing a portion of the N-type semiconductor layer. And electrically insulating the individual light emitting cells.

또한, 다수의 발광 셀이 직렬 접속된 발광 소자와, 상기 발광 소자에 소정의 전원을 공급하는 전원부 및 상기 발광 소자에 인가되는 전압 및 전류의 파형을 조절하기 위한 제어부를 외부에 포함하는 발광장치를 제공한다.
In addition, a light emitting device including a light emitting device having a plurality of light emitting cells connected in series, a power supply unit for supplying predetermined power to the light emitting device, and a control unit for adjusting the waveform of voltage and current applied to the light emitting device. to provide.

상술한 바와 같이, 본 발명은 다수의 발광 셀이 직렬 접속된 단일의 발광 소자를 통해 조명용으로 사용할 수 있는 발광 장치를 제작할 수 있다. As described above, the present invention can produce a light emitting device that can be used for illumination through a single light emitting element in which a plurality of light emitting cells are connected in series.

또한, 웨이퍼 레벨에서 다수의 발광 셀을 전기적으로 연결하기 때문에 고전압 및 가정용 교류전원에서 발광할 수 있는 발광 소자를 제작할 수 있다. In addition, since a plurality of light emitting cells are electrically connected at the wafer level, it is possible to fabricate a light emitting device capable of emitting light at high voltage and at home AC power.

또한, 다수의 발광 셀이 기판상에서 전기적으로 연결된 발광 소자를 사용하기 때문에 조명용 발광 장치의 제작 공정을 단순화시킬 수 있고, 조명용 발광 장치이 제작시 발생하는 불량률을 줄일 수 있으면, 조명용 발광 장치를 대량 생산할 수 있다. In addition, since a plurality of light emitting cells use light emitting elements electrically connected on a substrate, the manufacturing process of the lighting light emitting device can be simplified, and if the defect rate occurring during the manufacturing of the lighting light emitting device can be reduced, mass production of the lighting light emitting device can be performed. have.

또한, 발광 소자 칩의 전극과 소정의 정류 회로를 연결하여 교류 동작시 리플 요소를 최소화 하여 발광 효율을 극대화하고 저하체의 설치를 통해 LED 어레이에 걸리는 부하를 조절하여 발광 소자 칩을 보호할 수 있다.
In addition, by connecting the electrodes of the light emitting device chip and a predetermined rectifier circuit to minimize the ripple factor during the AC operation to maximize the luminous efficiency and to protect the light emitting device chip by adjusting the load on the LED array through the installation of the lowering element. .

도 1은 종래의 발광 장치를 설명하기 위한 개념도이다.
도 2는 본 발명에 따른 단위 발광 셀의 단면도이다.
도 3a 및 도 3b는 본 발명에 따른 발광 셀이 배열된 발광 소자의 단면도이다.
도 4 내지 도 8은 각기 본 발명의 제 1 내지 제 8 실시예에 따른 발광 소자를 설명하기 위한 개념도들이다.
도 9는 본 발명에 따른 발광 장치를 설명하기 위한 개념도이다.
1 is a conceptual diagram illustrating a conventional light emitting device.
2 is a cross-sectional view of a unit light emitting cell according to the present invention.
3A and 3B are cross-sectional views of light emitting devices in which light emitting cells are arranged according to the present invention.
4 to 8 are conceptual views illustrating light emitting devices according to first to eighth embodiments of the present invention, respectively.
9 is a conceptual diagram illustrating a light emitting device according to the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. It will be apparent to those skilled in the art that the present invention may be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, It is provided to let you know. Wherein like reference numerals refer to like elements throughout.

도 2는 본 발명에 따른 단위 발광 셀의 단면도이다. 2 is a cross-sectional view of a unit light emitting cell according to the present invention.

도 2를 참조하면, 발광 셀(100)은 기판(20)과, 기판(20)상에 순차적으로 적층된 버퍼층(30), N형 반도체층(40), 활성층(50) 및 P형 반도체층(60)과, N형 반도체층(40) 상에 형성된 N형 본딩 패드(도 3a의 95번 참조)와, P형 반도체층(60) 상에 형성된 P형 본딩 패드(도 3a의 90번 참조)를 포함한다. Referring to FIG. 2, the light emitting cell 100 includes a substrate 20, a buffer layer 30, an N-type semiconductor layer 40, an active layer 50, and a P-type semiconductor layer sequentially stacked on the substrate 20. 60, an N-type bonding pad (see No. 95 in FIG. 3A) formed on the N-type semiconductor layer 40, and a P-type bonding pad (see No. 90 in FIG. 3A) formed on the P-type semiconductor layer 60 ).

이때, N형 본딩 패드 하부와 P형 본딩 패드 하부 각각에 N형 저항 접속막(미도시) 및 P형 저항 접속막(미도시)을 더 포함할 수 있다. 또한, P형 반도체층(60)과 P형 본딩 패드 사이에 투명 전극층(70)을 더 포함할 수 있다. In this case, an N-type resistive connection film (not shown) and a P-type resistive connection film (not shown) may be further included in the lower portion of the N-type bonding pad and the lower portion of the P-type bonding pad. In addition, the transparent electrode layer 70 may be further included between the P-type semiconductor layer 60 and the P-type bonding pad.

상기에서 기판(20)은 발광 다이오드를 제작하기 위한 통상의 웨이퍼를 지칭하는 것으로, 본 실시예에서는 사파이어로 구성된 결정 성장의 기판(20)을 사용한다. 즉, 상술한 다층의 구조는 결정성장의 기판(20)위에 에피택셜 성장을 통해 형성되기 때문이다. The substrate 20 refers to a conventional wafer for fabricating a light emitting diode. In this embodiment, the substrate 20 of crystal growth composed of sapphire is used. That is, the above-described multilayer structure is formed through epitaxial growth on the substrate 20 of crystal growth.

다음으로, 버퍼층(30)은 결정 성장시에 기판(20)과 후속층들의 격자 부정합을 줄위기 위한 층으로서, 반도체 재료인 GaN을 포함하여 이루어진다. N형 반도체층(40)은 전자가 생성되는 층으로서, N형 화합물 반도체층과 N형 클래드층으로 형성된다. 이때, N형 화합물 반도체 층은 N형 불순물이 도핑되어 있는 GaN을 사용한다. P형 반도체층(60)은 전공이 생성되는 층으로서, P형 클래드층과 P형 화합물 반도체층으로 형성된다. 이때, P형 화합물 반도체층은 P형 불순물이 도핑되어 있는 AlGaN을 사용한다.Next, the buffer layer 30 includes GaN, which is a semiconductor material, to reduce lattice mismatch between the substrate 20 and subsequent layers during crystal growth. The N-type semiconductor layer 40 is a layer in which electrons are generated, and is formed of an N-type compound semiconductor layer and an N-type cladding layer. At this time, the N-type compound semiconductor layer uses GaN doped with N-type impurities. The P-type semiconductor layer 60 is a layer in which pores are formed, and is formed of a P-type cladding layer and a P-type compound semiconductor layer. At this time, AlGaN doped with P-type impurities is used for the P-type compound semiconductor layer.

활성층(50)은 소정의 밴드 갭과 양자 우물이 만들어져 전자 및 정공이 재결합되는 영역으로서, InGaN을 포함하여 이루어진다. 또한, 활성층(50)을 이루는 물질의 종류에 따라 전자 및 전공이 결합하여 발생하는 발광 파장이 변화된다. 따라서, 목표로 하는 파장에 따라 활성층(50)에 포함되는 반도체 재료를 조절하는 것이 바람직하다.The active layer 50 is a region where a predetermined band gap and a quantum well are made to recombine electrons and holes, and includes InGaN. In addition, the emission wavelength generated by the combination of electrons and holes is changed according to the type of material constituting the active layer 50. Therefore, it is preferable to adjust the semiconductor material contained in the active layer 50 according to the target wavelength.

N형 본딩 패드와 P형 본딩 패드는 발광 셀(100)을 외부의 금속배선과 전기적으로 연결하기 위한 패드로서, Ti/Au의 적층 구조로 형성할 수 있다. 또한, 상술한 투명 전극층(70)은 P형 본딩 패드를 통해 입력되는 전압을 P형 반도체층(60)에 균일하게 전달하는 역할을 한다.The N-type bonding pad and the P-type bonding pad are pads for electrically connecting the light emitting cell 100 to an external metal wiring, and may have a stacked structure of Ti / Au. In addition, the transparent electrode layer 70 serves to uniformly transfer the voltage input through the P-type bonding pad to the P-type semiconductor layer 60.

상술한 바와 같이 본 발명의 발광 셀(100)은 사파이어 기판(20)상에 형성된 수평타입의 발광 칩을 지칭하는 것으로, 본 발명에서는 하나의 발광 칩을 이용하여 하나의 발광 소자를 제작하지 않고, 다수의 발광 칩을 이용하여 하나의 발광 소자를 형성하기 때문에 종래의 발광 칩을 발광 셀로서 표기하였다. As described above, the light emitting cell 100 of the present invention refers to a horizontal light emitting chip formed on the sapphire substrate 20. In the present invention, one light emitting chip is not used to manufacture one light emitting device. Since a single light emitting element is formed using a plurality of light emitting chips, a conventional light emitting chip is referred to as a light emitting cell.

이하 상술한 발광 셀의 제조 방법을 간략히 살펴본다. Hereinafter, the manufacturing method of the above-described light emitting cell will be briefly described.

사파이어 기판(100) 상에 버퍼층(30), N형 반도체층(40), 활성층(50) 및 P형 반도체층(60)을 순차적으로 결정 성장시킨다. P형 반도체층(60) 상에 투명 전극층(70)을 더 형성할 수도 있다. 각각의 층은 앞서 설명한 물질들을 증착하기 위한 다양한 방법을 통해 형성된다.The buffer layer 30, the N-type semiconductor layer 40, the active layer 50, and the P-type semiconductor layer 60 are sequentially grown on the sapphire substrate 100. The transparent electrode layer 70 may be further formed on the P-type semiconductor layer 60. Each layer is formed through various methods for depositing the materials described above.

이후, 마스크를 이용한 사진 식각공정을 실시하여 N형 반도체층(40)의 일부를 개방한다. 즉, 상기 마스크를 식각마스크로 하는 식각공정을 통해 P형 반도체층(60), 활성층(50) 및 N형 반도체층(40)의 일부를 제거하여 N형 반도체층(40)을 노출시킨다. 이때, 마스크는 감광막을 이용하여 형성하되, N형 패드가 형성될 영역을 개방하고, 개개의 셀을 전기적으로 고립할 수 있는 형상으로 형성한다. 식각 공정은 습식, 건식 식각공정을 실시할 수 있으며, 본 예에서는 플라즈마를 이용한 건식 식각을 실시하는 것이 효과적이다. Thereafter, a part of the N-type semiconductor layer 40 is opened by performing a photolithography process using a mask. That is, a portion of the P-type semiconductor layer 60, the active layer 50, and the N-type semiconductor layer 40 is removed by an etching process using the mask as an etching mask to expose the N-type semiconductor layer 40. In this case, the mask is formed by using a photoresist film, the area in which the N-type pad is to be opened, and a shape in which the individual cells can be electrically isolated. The etching process may be performed by a wet or dry etching process, and in this example, it is effective to perform dry etching using plasma.

계속적인 식각공정을 실시하여 개별 발광 셀(100)을 전기적으로 분리한다. 즉, 사파이어 기판(20)이 드러날 때까지 N형 반도체층(40)과 버퍼층(30)을 식각하여 각각의 셀을 절연한다. A continuous etching process is performed to electrically separate the individual light emitting cells 100. That is, the N-type semiconductor layer 40 and the buffer layer 30 are etched until the sapphire substrate 20 is exposed to insulate each cell.

상술한 바와같이 단일의 마스크를 이용하여 식각을 실시할 수도 있지만, 각기 서로 다른 마스크를 이용하여 식각을 실시할 수도 있다. 즉, N형 패드가 형성될 영역을 개방하는 제 1 마스크를 이용한 제 1 식각을 실시한 다음, 발광 셀(100)을 전기적으로 분리하기 위해 소정 영역을 개방하는 제 2 마스크를 이용한 제 2 식각을 실시할 수 있다. As described above, etching may be performed using a single mask, but etching may be performed using different masks. That is, a first etching is performed using a first mask that opens an area where an N-type pad is to be formed, and then a second etching is performed using a second mask that opens a predetermined area to electrically separate the light emitting cells 100. can do.

상기 마스크를 제거한 다음, 개방된 N형 반도체층(40)상에 N형 패드를 형성하고, P형 반도체층(60)상에 P형 패드를 형성한다. After removing the mask, an N-type pad is formed on the open N-type semiconductor layer 40, and a P-type pad is formed on the P-type semiconductor layer 60.

앞서 언급한 바와 같이 본 발명은 단위 발광 셀을 직렬 배열시켜 이를 발광 소자로 제작한다. 하기에서는 이에 관해 도면을 참조하여 설명한다. As mentioned above, the present invention manufactures a light emitting device by arranging unit light emitting cells in series. This will be described below with reference to the drawings.

도 3a 및 도 3b는 본 발명에 따른 발광 셀이 배열된 발광 소자의 단면도이다. 3A and 3B are cross-sectional views of light emitting devices in which light emitting cells are arranged according to the present invention.

도 3a 및 도 3b를 참조하면, 본 발명의 발광 소자는 다수의 발광 셀(100-1 내지 100-n)이 직렬 접속되어 있다. 즉, 발광 소자는 인접한 발광 셀(100-1 내지 100-n)의 N형 반도체층(40)과 P형 반도체층(60)이 전기적으로 연결되고, 일 끝단의 발광 셀(100-n)의 N형 반도체층(40)상에 N형 패드(95)가 형성되고, 다른 일 끝단의 발광 셀(100-1)의 P형 반도체층(60) 상에 P형 패드(90)가 형성된 다수의 발광 셀(100)을 포함한다. 3A and 3B, in the light emitting device of the present invention, a plurality of light emitting cells 100-1 to 100-n are connected in series. That is, in the light emitting device, the N-type semiconductor layer 40 and the P-type semiconductor layer 60 of the adjacent light emitting cells 100-1 to 100-n are electrically connected to each other, and the light emitting cells 100-n of one end A plurality of N-type pads 95 are formed on the N-type semiconductor layer 40, and P-type pads 90 are formed on the P-type semiconductor layer 60 of the light emitting cell 100-1 at the other end. And a light emitting cell 100.

인접한 발광 셀(100-1 내지 100-n)의 N형 반도체층(40)과 P형 반도체층(60)은 소정의 금속 배선(80)을 이용하여 전기적으로 접속시킨다. 또한, 본 발명에서는 발광 셀(100-1 내지 100-n)들을 직렬 연결하여 교류 구동이 가능한 전압의 숫자만큼 형성하는 것이 효과적이다. 본 발명에서는 단일 발광 셀(100)을 구동하기 위한 전압/전류와 조명용 발광 소자에 인가되는 교류 구동전압에 따라 직렬 접속되는 발광 셀(100)의 개수가 매우 다양할 수 있다. 바람직하게는 10 내지 1000개의 셀을 직렬 접속한다. 더욱 바람직하게는 30 내지 70개의 셀을 직렬 접속하는 것이 효과적이다. 예를 들어, 220V 교류 구동에서는 일정 구동 전류에 3.3V 짜리 단위 발광 다이오드 셀을 66 내지 67개를 직렬로 연결하여 발광 소자를 제작한다. 또한, 110V 교류 구동에서는 일정 구동 전류에 3.3V 짜리 단위 발광 다이오드 셀을 33 내지 34개를 직렬로 연결하여 발광 소자를 제작한다. The N-type semiconductor layer 40 and the P-type semiconductor layer 60 of the adjacent light emitting cells 100-1 to 100-n are electrically connected by using a predetermined metal wiring 80. In addition, in the present invention, it is effective to connect the light emitting cells 100-1 to 100-n in series to form the number of voltages capable of AC driving. According to the present invention, the number of light emitting cells 100 connected in series may vary depending on the voltage / current for driving the single light emitting cell 100 and the AC driving voltage applied to the light emitting device. Preferably, 10 to 1000 cells are connected in series. More preferably, it is effective to connect 30 to 70 cells in series. For example, in the 220V AC drive, a light emitting device is manufactured by connecting 66 to 67 unit light emitting diode cells of 3.3V in series to a constant driving current. In addition, in the 110V AC driving, 33 to 34 3.3V unit light emitting diode cells are connected in series to a constant driving current to manufacture a light emitting device.

예들 들어 도 3a와 같이, 제 1 내지 제 n 개의 발광 셀(100-1 내지 100-n)이 직렬 접속된 발광 소자에 있어서, 제 1 발광 셀(100-1)의 P형 반도체층(60)상에 P형 패드(90)가 형성되고, 제 1 발광 셀(100-1)의 N형 반도체층(40)과 제 2 발광 셀(100-2)의 P형 반도체층(60)이 제 1 배선(80-1)을 통해 접속된다. 또한, 제 3 발광 셀(100-3)의 N형 반도체층(40)과 제 4 발광 셀(미도시)의 P형 반도체층(미도시)이 제 2 배선(80-2)을 통해 접속된다. 그리고, 제 n-2 발광 셀(미도시)의 N형 반도체층(미도시)과 제 n-1 발광 셀(100-n-1)의 P형 반도체층(60)이 제 n-1 배선(80-n-1)을 통해 접속되고, 제 n-1 발광 셀(100-n-1)의 N형 반도체층(40)과, 제 n 발광 셀(100-n)의 P형 반도체층(60)이 제 n 배선(80-n)을 통해 접속된다. 또한, 제 n 발광 셀(100-n)의 N형 반도체층(40)에 N형 패드(95)가 형성된다. For example, as shown in FIG. 3A, in the light emitting device in which the first to nth light emitting cells 100-1 to 100-n are connected in series, the P-type semiconductor layer 60 of the first light emitting cell 100-1 is provided. The P-type pad 90 is formed on the N-type semiconductor layer 40 of the first light emitting cell 100-1 and the P-type semiconductor layer 60 of the second light emitting cell 100-2. It is connected via the wiring 80-1. In addition, the N-type semiconductor layer 40 of the third light emitting cell 100-3 and the P-type semiconductor layer (not shown) of the fourth light emitting cell (not shown) are connected through the second wiring 80-2. . The n-type semiconductor layer (not shown) of the n-th light emitting cell (not shown) and the P-type semiconductor layer 60 of the n-th light emitting cell 100-n-1 are connected to the n-1 wiring ( N-type semiconductor layer 40 of n-th light emitting cell 100-n-1 and P-type semiconductor layer 60 of n-th light emitting cell 100-n, which are connected via 80-n-1; ) Is connected via the n-th wiring 80-n. In addition, an N-type pad 95 is formed in the N-type semiconductor layer 40 of the n-th light emitting cell 100-n.

본 발명의 기판(20)은 다수의 발광 소자를 제작할 수 있는 기판일 수 있다. 이에, 도 3a 및 도 3b의 A 영역을 이러한 다수의 소자를 개별적으로 절단하기 위한 절단 영역을 지칭한다. The substrate 20 of the present invention may be a substrate on which a plurality of light emitting devices can be manufactured. Thus, region A in FIGS. 3A and 3B refers to a cutting region for individually cutting such a plurality of devices.

또한, 상술한 발광 소자는 외부 교류전압을 정류하기 위한 정류용 제 1 내지 제 4 다이오드(미도시)가 형성될 수 있다. 제 1 내지 제 4 다이오드는 정류 브리지형태로 배열된다. 제 1 내지 제 4 다이오드간의 정류 노드들이 각기 발광 셀의 N형 패드와 P형 패드에 접속될 수 있다. 상기 제 1 내지 제 4 다이오드로 발광 셀을 사용할 수 있다. In addition, the above-described light emitting device may be formed with a rectifying first to fourth diode (not shown) for rectifying the external AC voltage. The first to fourth diodes are arranged in the form of a rectifying bridge. Rectifying nodes between the first to fourth diodes may be connected to the N-type pads and the P-type pads of the light emitting cells, respectively. Light emitting cells may be used as the first to fourth diodes.

이하 상술한 다수의 발광 셀이 직렬 접속된 발광 소자의 제조 방법을 간략히 살펴본다. Hereinafter, a brief description will be given of a method of manufacturing a light emitting device in which a plurality of light emitting cells are connected in series.

사파이어 기판(20)상에 버퍼층(30), N형 반도체층(40), 활성층(50) 및 P형 반도체층(60)을 순차적으로 결정 성장시킨다. P형 반도체층(60) 상에 투명 전극층(70)을 더 형성할 수도 있다.The buffer layer 30, the N-type semiconductor layer 40, the active layer 50, and the P-type semiconductor layer 60 are sequentially grown on the sapphire substrate 20. The transparent electrode layer 70 may be further formed on the P-type semiconductor layer 60.

소정의 패터닝 공정을 통해 상기 N형 반도체층(40)의 일부를 개방하고, 각각의 발광 셀(100)을 전기적으로 절연한다. 패터닝 공정은 전체 구조상에 감광막을 도포한 다음, 소정의 리소그라피 공정을 통해 소정 영역이 개방된 감광막 마스크(미도시)를 형성한다. 상기 소정영역은 발광 셀(100)들간의 사이 영역 및 개방될 N형 반도체층(40)영역을 지칭한다. 상기 감광막 마스크를 식각마스크로 하는 식각공정을 실시하여 P형 반도체층(60)과 활성층(50)을 식각하여 N형 반도체층(40)을 개방하고, 계속적인 식각공정을 실시하여 N형 반도체층(40)의 일부를 식각하여 개별 발광 셀(100) 형성하고, 이를 전기적으로 절연한다. A portion of the N-type semiconductor layer 40 is opened through a predetermined patterning process, and each of the light emitting cells 100 is electrically insulated. In the patterning process, a photoresist film is coated on the entire structure, and then a photoresist mask (not shown) having a predetermined region is opened through a predetermined lithography process. The predetermined region refers to the region between the light emitting cells 100 and the region of the N-type semiconductor layer 40 to be opened. An etching process using the photoresist mask as an etching mask is performed to etch the P-type semiconductor layer 60 and the active layer 50 to open the N-type semiconductor layer 40, and the etching process is continuously performed to perform the N-type semiconductor layer. A portion of the 40 is etched to form individual light emitting cells 100 and electrically insulated therefrom.

뿐만 아니라, 다수의 패터닝 공정을 실시하여 N형 반도체층(40)의 일부를 개방하고, 각각의 발광 소자를 전기적으로 절연할 수도 있다. 즉, 도 3a와 같이 P형 반도체층(60), 활성층(50) 및 N형 반도체층(40)의 일부를 식각하여 N형 반도체층(40)의 일부를 노출시키고, 별도의 공정을 통해, P형 반도체층(60), 활성층(50), N형 반도체층(40) 및 버퍼층(30)을 식각하여 발광 셀(100)을 전기적으로 절연한다. 뿐만 아니라, 도 3b와 같이 N형 반도체층(40)까지만 식각하여 발광 셀(100)을 전기적으로 절연할 수도 있다. 상기 패터닝 공정시 사용되는 식각 공정은 습식, 건식 식각공정을 실시할 수 있으며, 예에서는 플라즈마를 이용한 건식 식각을 실시하는 것이 효과적이다. In addition, a plurality of patterning processes may be performed to open a portion of the N-type semiconductor layer 40 and electrically insulate each light emitting device. That is, as shown in FIG. 3A, portions of the P-type semiconductor layer 60, the active layer 50, and the N-type semiconductor layer 40 are etched to expose a portion of the N-type semiconductor layer 40, and through a separate process. The P-type semiconductor layer 60, the active layer 50, the N-type semiconductor layer 40, and the buffer layer 30 are etched to electrically insulate the light emitting cell 100. In addition, as illustrated in FIG. 3B, only the N-type semiconductor layer 40 may be etched to electrically insulate the light emitting cell 100. The etching process used in the patterning process may be performed by a wet or dry etching process, and in this example, it is effective to perform dry etching using plasma.

상술한 제조 공정과 동일한 방법을 이용하여 정류 브리지용 다이오드들도 함께 형성할 수도 있다. 물론, 통상의 반도체 제조 공정을 적용하여 별로도 정류 브리지용 다이오드를 형성할 수도 있다. The diodes for the rectifying bridge may be formed together using the same method as the above-described manufacturing process. Of course, it is also possible to form a rectifying bridge diode separately by applying a conventional semiconductor manufacturing process.

이후, 소정의 브리지(Bridge) 공정 또는 스탭 커버리지(Step Coverage) 등의 공정을 통해 각기 인접한 발광 셀(100-1 내지 100-n)의 N형 반도체층(40)과 P형 반도체층(60)을 전기적으로 연결하는 도전성 배선(80-1 내지 80-n)을 형성한다. 도전성 배선(80-1 내지 80-n)은 도전성의 물질을 이용하여 형성하되, 금속 또는 불순물로 도핑된 실리콘 화합물을 이용하여 형성한다. Subsequently, the N-type semiconductor layer 40 and the P-type semiconductor layer 60 of the adjacent light emitting cells 100-1 to 100-n are formed through a predetermined bridge process or step coverage. Conductive wires 80-1 to 80-n for electrically connecting the same. The conductive wires 80-1 to 80-n are formed using a conductive material, but are formed using a silicon compound doped with a metal or an impurity.

상술한 브리지 공정은 에어브리지 공정이라고도 하며, 서로 연결할 칩 간에 포토 공정을 이용해 감광액을 도포하고 현상하여 감광막 패턴을 형성하고, 그 위에 금속 등의 물질을 진공 증착등의 방법으로 먼저 박막으로 형성하고, 다시 그 위에 도금 또는 금속증착등의 방법으로 금을 포함하는 도전성 물질을 일정 두께로 도포한다. 이후, 솔벤트등의 용액으로 감광막 패턴을 제거하면 도전성 물질의 하부는 다 제거되고 브리지 형태의 도전성 물질 만이 공간에 형성된다. The bridge process described above is also referred to as an air bridge process, by using a photo process between the chips to be connected to each other by using a photo process to form a photoresist pattern, and then forming a material such as metal on the first thin film by a method such as vacuum deposition, Again, a conductive material containing gold is applied to a predetermined thickness by plating or metal deposition. Subsequently, when the photoresist pattern is removed with a solution such as a solvent, the lower portion of the conductive material is removed and only the bridge-shaped conductive material is formed in the space.

또한, 스텝커버리지 공정은 서로 연결할 칩 간에 포토공정을 이용해 감광액을 도포하고, 현상하여 서로 연결될 부분만을 남기고 다른 부분은 감광막 패턴으로 뒤덮고, 그 위에 도금 또는 금속증착 등의 방법으로 금을 포함하는 도전성 물질을 일정두께로 도포한다. 이어서, 솔벤트 등의 용액으로 감광막 패턴을 제거하면 도전성 물질이 덥힌 이외의 부분은 다 제거되고 이 덮혀진 부분 만이 남아 연결할 칩 사이를 전기적으로 연결시키는 역할을 하게 되다.In addition, the step coverage process applies a photoresist between the chips to be connected to each other using a photo process, and develops, leaving only the portions to be connected to each other and covering the other portions with a photoresist pattern, and a conductive material containing gold by plating or metal deposition thereon. Apply to a certain thickness. Subsequently, when the photoresist pattern is removed with a solution such as a solvent, all portions other than the conductive material are heated and only the covered portions remain to electrically connect the chips to be connected.

한편, 양끝단에 위치한 발광 셀(100-1 및 100-n)에 각기 외부와 전기적 접속을 위한 P형 패드(90)와 N형 패드(95)를 형성한다. 정류 브리지용 다이오드를 P형 패드(90)와 N형 패드(95)에 각기 접속시킬 수도 있고, 별도의 도전성 배선을 P형 패드(90)와 N형 패드(95)에 접속시킬 수 있다. Meanwhile, P-type pads 90 and N-type pads 95 are formed in the light emitting cells 100-1 and 100-n positioned at both ends, respectively, for electrical connection with the outside. The rectifying bridge diode can be connected to the P-type pad 90 and the N-type pad 95, respectively, or another conductive wiring can be connected to the P-type pad 90 and the N-type pad 95.

상술한 본 발명의 발광 소자의 제조는 일 실시예일뿐 이에 한정되지 않고, 다양한 공정과 제조 방법이 소자의 특성 및 공정의 편의에 따라 변경되거나 추가 될 수 있다. 즉, 앞서 언급한 수평형의 발광 셀 뿐만 아니라 수직형의 발광 셀 직렬 연결하여 발광 소자를 제작할 수 있다. The manufacturing of the light emitting device of the present invention described above is not limited thereto, and various processes and manufacturing methods may be changed or added according to the characteristics of the device and the convenience of the process. That is, the light emitting device may be manufactured by connecting the light emitting cells of the vertical type as well as the vertical light emitting cells in series.

예를 들어, N형 패드, N형 반도체층, 활성층, P형 반도체층 및 P형 패드가 순차적으로 적층된 형상의 다수의 수직형 발광 셀을 기판상에 형성하거나, 형성된 발광 셀을 기판상에 본딩한다. 이후, 인접한 발광 셀의 N형 패드 및 P형 패드간을 배선으로 연결하여 다수의 발광 셀간을 직렬 연결하여 발광 소자를 제작한다. 물론 상기의 수직형 발광 셀은 상술한 예에 한정된 구조가 아닌 다양한 구조가 가능하고, 상기의 기판이 아니 별도의 호스트 기판 상에 다수의 수직형 발광 셀을 본딩하고, 이들간을 직렬 연결도 가능하다. For example, a plurality of vertical light emitting cells having a shape in which an N-type pad, an N-type semiconductor layer, an active layer, a P-type semiconductor layer, and a P-type pad are sequentially stacked are formed on a substrate, or the formed light emitting cells are formed on the substrate. Bond Thereafter, the N-type pads and the P-type pads of adjacent light emitting cells are connected by wiring to connect a plurality of light emitting cells in series to fabricate a light emitting device. Of course, the vertical light emitting cell is not limited to the structure described in the above-described example, and various structures are possible. Do.

도 4는 본 발명의 제 1 실시예에 따른 발광 소자를 설명하기 위한 개념도이다. 4 is a conceptual diagram illustrating a light emitting device according to a first embodiment of the present invention.

도 4를 참조하면, 본 실시예의 발광 소자(200)는 직렬 접속된 다수의 발광 셀(100)이 외부와 전기적으로 연결된다. 도 3a 및 도 3b에서 설명한 본 발명의 발광 소자(200)에 와이어 공정을 통해 N형 패드(95) 및 P형 패드(90)에 각기 제 1 및 제 2 전극(210 및 220)을 형성한다. 제 1 및 제 2 전극(210 및 220) 각각은 애노드전극 및 캐소드전극을 지칭한다. 이로써, 다수의 발광 셀(100)이 직렬 접속된 단일의 발광소자(200)를 제조한다.Referring to FIG. 4, in the light emitting device 200 according to the present embodiment, a plurality of light emitting cells 100 connected in series are electrically connected to the outside. The first and second electrodes 210 and 220 are formed on the N-type pad 95 and the P-type pad 90 through the wire process in the light emitting device 200 according to the present invention described with reference to FIGS. 3A and 3B, respectively. Each of the first and second electrodes 210 and 220 refers to an anode electrode and a cathode electrode. As a result, a single light emitting device 200 having a plurality of light emitting cells 100 connected in series is manufactured.

뿐만 아니라, 교류 구동시에도 동작할 수 있도록 별도의 제어부가 추가된 발광 소자를 제공할 수 있다. In addition, it is possible to provide a light emitting device to which a separate control unit is added to operate even during AC driving.

다수의 발광 셀들이 직렬 연결된 상기의 경우에 한정되지 않고, 다수의 발광 셀들이 직렬 연결된 다수의 발광 셀 블록을 병렬 연결시켜 발광 소자를 제작할 수 있다. 이에 관해 후술한다. The light emitting device is not limited to the above case in which a plurality of light emitting cells are connected in series, and a plurality of light emitting cell blocks in which a plurality of light emitting cells are connected in series may be connected in parallel. This will be described later.

도 5는 본 발명의 제 2 실시예에 따른 발광 소자를 설명하기 위한 개념도이다. 5 is a conceptual diagram illustrating a light emitting device according to a second embodiment of the present invention.

도 5를 참조하면, 직렬 접속된 다수의 발광 셀(100)을 포함하는 적어도 2개 이상의 발광 셀 블록(1000a 및 1000b)이 전극 사이에서 병렬 접속된다. Referring to FIG. 5, at least two light emitting cell blocks 1000a and 1000b including a plurality of light emitting cells 100 connected in series are connected in parallel between electrodes.

상기의 도 5에서는 제 1 발광 셀 블록(1000a)과 제 2 발광 셀 블록(1000b)이 제 1 및 제 2 전극(210 및 220) 사이에 병렬 접속되어 있다. 이때, 제 1 발광 셀 블록(1000a)의 캐소드는 제 1 전극(210)에 접속되고, 애노드는 제 2 전극(220)에 접속되며, 제 2 발광 셀 블록(1000b)의 캐소드는 제 2 전극(220)에 접속되고, 애노드는 제 1 전극(210)에 접속된다. 이는 일 실시예일뿐, 2개 이상의 발광 셀 블록(1000)이 병렬 연결될 수도 있다. 또한, 병렬 연결된 두개의 발광 셀 블록(1000a 및 1000b) 각각은 앞서 언급한 발광 셀(100) 개수의 절반 정도의 개수의 발광 셀(100)이 포함되어 구성될 수도 있다. 즉, 발광 소자에 포함된 발광 셀 블록(1000)내의 발광 셀이 40이면, 제 1 발광 셀 블록(1000a)내에 20개, 제 2 발광 셀 블록(1000b)내에 20개로 나누어질 수 있다. 물론 제 1 및 제 2 발광 셀 블록(1000a 및 1000b)내의 발광 셀(100)의 개수는 이와 같이 한정되지 않는다. 하지만, 발광소자의 밝기의 변화를 최소화하기 위해 제 1 및 제 2 발광 셀 블록(1000a 및 1000b) 내의 발광 셀(100)의 개수가 동일한 것이 바람직하다. In FIG. 5, the first light emitting cell block 1000a and the second light emitting cell block 1000b are connected in parallel between the first and second electrodes 210 and 220. In this case, the cathode of the first light emitting cell block 1000a is connected to the first electrode 210, the anode is connected to the second electrode 220, and the cathode of the second light emitting cell block 1000b is connected to the second electrode ( 220 is connected, and the anode is connected to the first electrode 210. This is only an example, and two or more light emitting cell blocks 1000 may be connected in parallel. In addition, each of the two light emitting cell blocks 1000a and 1000b connected in parallel may be configured to include about half of the number of light emitting cells 100 as described above. That is, if the light emitting cell in the light emitting cell block 1000 included in the light emitting device is 40, the light emitting cell block 1000 may be divided into 20 in the first light emitting cell block 1000a and 20 in the second light emitting cell block 1000b. Of course, the number of light emitting cells 100 in the first and second light emitting cell blocks 1000a and 1000b is not limited thereto. However, the number of light emitting cells 100 in the first and second light emitting cell blocks 1000a and 1000b is preferably the same in order to minimize the change in brightness of the light emitting device.

상술한 구성의 본 발명의 제 2 실시예에 따른 발광 소자의 동작을 살펴보면, 만일 제 1 전극(210)에 +전압이 인가되고, 제 2 전극(220)에 -전압이 인가될 경우, 제 2 발광 셀 블록(1000b)이 발광하게 된다. 한편, 제 1 전극(210)에 -전압이, 제 2 전극(220)에 +전압이 인가될 경우, 제 1 발광 셀 블록(1000a)이 발광하게 된다. 즉, 외부의 교류 전원이 발광 소자에 인가되더라도 제 1 및 제 2 발광 셀 블록(1000a 및 1000b)이 번갈아 가면서 발광하기 때문에 교류전원에서도 충분히 사용이 가능하다. 또한 가정에서 사용되는 전원은 60Hz 이므로 두개의 발광 셀 블록(1000a 및 1000b)이 번갈아 가면서 발광하여도 아무런 문제가 없다. Looking at the operation of the light emitting device according to the second embodiment of the present invention having the above-described configuration, if the + voltage is applied to the first electrode 210, the-voltage is applied to the second electrode 220, The light emitting cell block 1000b emits light. Meanwhile, when a negative voltage is applied to the first electrode 210 and a positive voltage is applied to the second electrode 220, the first light emitting cell block 1000a emits light. That is, even if an external AC power is applied to the light emitting device, the first and second light emitting cell blocks 1000a and 1000b alternately emit light, so that the AC power may be sufficiently used. In addition, since the power used in the home is 60 Hz, there is no problem even if the two light emitting cell blocks 1000a and 1000b alternately emit light.

이뿐만 아니라 소정의 정류 동작을 하는 별도의 브리지부를 포함하는 발광 소자를 제작할 수 있다. In addition, it is possible to manufacture a light emitting device including a separate bridge portion for a predetermined rectifying operation.

도 6은 본 발명의 제 3 실시예에 따른 발광 소자를 설명하기 위한 개념도이다. 6 is a conceptual diagram illustrating a light emitting device according to a third embodiment of the present invention.

도 6을 참조하면, 본 실시예의 발광 소자(200)는 직렬 접속된 다수의 발광 셀(100)과, 발광 셀과 접속되고 발광 셀(100)에 소정의 전류를 인가하기 위한 정류 브리지부(150)와 상기 정류 브리지부(150)와 접속된 전극들(210 및 220)을 포함한다. Referring to FIG. 6, the light emitting device 200 according to the present exemplary embodiment includes a plurality of light emitting cells 100 connected in series, and a rectifying bridge unit 150 connected to the light emitting cells and applying a predetermined current to the light emitting cells 100. ) And the electrodes 210 and 220 connected to the rectifying bridge unit 150.

본 실시예에서는 직렬 접속된 다수의 발광 셀(100)이 외부의 전원과 집적 접속되지 않고, 제 1 및 제 2 전극(210 및 220)에 접속된 정류 브리지부(150)를 통해 외부의 전원에 전기적으로 접속된다. 상기의 정류 브리지부(150)는 제 1 전극(210)과 발광 셀(100)의 에노드 단자에 접속된 제 1 다이오드(D1)와, 발광 셀(100)의 에노드단자와 제 2 전극(220)에 접속된 제 2 다이오드(D2)와, 제 2 전극(220)과 발광 셀(100)의 캐소드에 접속된 제 3 다이오드(D3)와, 발광 셀(100)의 캐소드와 제 1 전극(210)에 접속된 제 4 다이오드(D4)를 포함하여 이루어진다. 따라서, 정류 브리지부(150)는 교류 구동중 순방향 전압 인가시 순방향으로 정렬된 브리지 다이오드(D1 및 D3)에 의해 전류가 직렬 접속된 발광 셀(100)에 인가되고, 역방향 전압 인가시 역방향으로 정렬된 정류브리지 다이오드(D2 및 D4)에 의해 전류가 직렬 접속된 발광 셀(100)에 인가된다. 이로써, 교류전원에 상관없이 계속적으로 발광 소자(200)가 발광하게 된다. In the present exemplary embodiment, the plurality of light emitting cells 100 connected in series are not connected to an external power source, but are connected to the external power source through the rectifying bridge unit 150 connected to the first and second electrodes 210 and 220. Electrically connected. The rectifying bridge part 150 includes a first diode D1 connected to the first electrode 210 and an anode terminal of the light emitting cell 100, an anode terminal of the light emitting cell 100, and a second electrode ( The second diode D2 connected to the 220, the second electrode 220 and the third diode D3 connected to the cathode of the light emitting cell 100, the cathode and the first electrode of the light emitting cell 100 ( And a fourth diode D4 connected to 210. Therefore, the rectifying bridge unit 150 is applied to the light emitting cells 100 connected in series by the bridge diodes D1 and D3 aligned in the forward direction when the forward voltage is applied during the AC driving, and aligned in the reverse direction when the reverse voltage is applied. Current is applied to the light emitting cells 100 connected in series by the rectified bridge diodes D2 and D4. As a result, the light emitting device 200 continuously emits light regardless of the AC power source.

또한, 외부의 전원이 정류 브리지와 직렬 접속된 발광 셀에 동시에 인가될 수도 있다. In addition, an external power source may be simultaneously applied to the light emitting cells connected in series with the rectifying bridge.

도 7은 본 발명의 제 4 실시예에 따른 발광 소자를 설명하기 위한 개념도이다. 7 is a conceptual diagram illustrating a light emitting device according to a fourth embodiment of the present invention.

도 7을 참조하면, 본 실시예의 발광 소자(200)는 직렬 접속된 다수의 발광 셀(100)과, 발광 셀(100)에 소정의 전류를 인가하기 위한 정류 브리지부(15)와, 상기 발광 셀(100)과 정류 브리지부(150)에 각기 접속된 전극들(210 내지 240)을 포함한다. Referring to FIG. 7, the light emitting device 200 according to the present embodiment includes a plurality of light emitting cells 100 connected in series, a rectifying bridge unit 15 for applying a predetermined current to the light emitting cells 100, and the light emission. Electrodes 210 to 240 respectively connected to the cell 100 and the rectifying bridge 150.

본 실시예에서는 직렬 접속된 다수의 발광 셀(100)이 제 2 및 제 4 전극(220 및 240)에 의해 외부의 전원과 집적 접속되고, 제 1 및 제 3 전극(210 및 230)에 접속된 정류 브리지부(15)에 의해 외부 전원과 전기적으로 접속되어 있다. 상기의 발광 셀(100)과 접속되는 전원과 정류 브리지부(150)와 접속되는 전원은 동일한 전원일 수도 있고, 각기 다른 전원일 수도 있다. In the present embodiment, a plurality of light emitting cells 100 connected in series are integrally connected to an external power source by the second and fourth electrodes 220 and 240, and connected to the first and third electrodes 210 and 230. The rectifier bridge portion 15 is electrically connected to an external power source. The power source connected to the light emitting cell 100 and the power source connected to the rectifying bridge unit 150 may be the same power source or may be different power sources.

상기의 정류 브리지부(150)는 제 1 전극(210)과 제 2 전극(220)사이에 접속된 제 1 다이오드(D1)와, 제 2 전극(220)과 제 3 전극(230) 사이에 접속된 제 2 다이오드(D2)와, 제 3 전극(230)과 제 4 전극(240) 사이에 접속된 제 3 다이오드(D3)와, 제 4 전극(240)과 제 1 전극(210) 사이에 접속된 제 4 다이오드(D4)를 포함하여 구성하되, 제 2 전극(220) 및 제 4 전극(240)은 각기 발광 셀(100)의 에노드 및 캐소드에 접속된다. The rectifying bridge part 150 is connected between the first diode D1 connected between the first electrode 210 and the second electrode 220, and between the second electrode 220 and the third electrode 230. The second diode D2, the third diode D3 connected between the third electrode 230 and the fourth electrode 240, and the fourth electrode 240 and the first electrode 210. And a fourth diode D4, wherein the second electrode 220 and the fourth electrode 240 are connected to the anode and the cathode of the light emitting cell 100, respectively.

본 실시예에서는 교류 전원은 정류 브리지부(150)를 통해 인가되고, 제 2 전극(220) 및 제 4 전극(240)은 외부로부터 RC필터를 연결하여 사용할 용도로 따로 마련된 것이다. 직류 전원은 발광 셀(100)에 직접 인가된다. 이로써, 본 발명의 발광 소자(200)의 전체 입출력 전극 단자수는 4개가된다. 이때, 2개는 교류 구동용 이고, 나미지 2개는 RC 필터를 병렬로 연결할 용도로 준비되어 있다. RC 필터의 역할은 전류 성분중 리플 요소(Ripple Factor)를 최소화 하기 위함이다.In this embodiment, AC power is applied through the rectifying bridge unit 150, and the second electrode 220 and the fourth electrode 240 are separately provided for use by connecting the RC filter from the outside. DC power is directly applied to the light emitting cell 100. As a result, the total number of input / output electrode terminals of the light emitting device 200 of the present invention is four. At this time, two are for AC drive, and two nami are prepared for connecting RC filters in parallel. The role of the RC filter is to minimize the ripple factor of the current component.

도 8은 본 발명의 제 5 실시예에 따른 발광 소자를 설명하기 위한 개념도이다. 8 is a conceptual diagram illustrating a light emitting device according to a fifth embodiment of the present invention.

도 8을 참조하면, 본 실시예의 발광 소자(200)는 직렬 접속된 다수의 발광 셀(100)과, 발광 셀(100)에 소정의 전류를 인가하기 위한 정류 브리지부(150)와, 상기 정류 브리지부(150)에 접속된 전극들(210 및 220)과, 상기 정류 브리지부(150)에 접속되고, LED 어레이의 저항을 조절하기 위한 외부 연결용 음전극(250)과 상기 발광 셀(100)에 접속된 직류용 양전극(260)을 포함한다. Referring to FIG. 8, the light emitting device 200 according to the present exemplary embodiment includes a plurality of light emitting cells 100 connected in series, a rectifying bridge unit 150 for applying a predetermined current to the light emitting cells 100, and the rectification. Electrodes 210 and 220 connected to the bridge unit 150, an external connection negative electrode 250 and the light emitting cell 100 connected to the rectifying bridge unit 150 to adjust the resistance of the LED array. And a positive electrode 260 for direct current connected to it.

본 실시예에서는 직렬 접속된 다수의 발광 셀(100)의 양전극(260)과 외부 연결용 음전극(250) 사이에 저항체를 임으로 직렬 연결하여 과부하를 방지할 수 있다. In this embodiment, an overload may be prevented by connecting a resistor in series between the positive electrode 260 of the plurality of light emitting cells 100 connected in series and the negative electrode 250 for external connection.

상기의 정류 브리지부(150)는 제 1 전극(210)와 외부 연결용 음전극(250)사이에 접속된 제 1 다이오드(D1)와, 외부 연결용 음전극(250)과 제 2 전극(220) 사이에 접속된 제 2 다이오드(D2)와, 제 2 전극(220)과 발광 셀(100)의 캐소드 사이에 접속된 제 3 다이오드(D3)와, 발광 셀(100)의 캐소드와 제 1 전극(210) 사이에 접속된 제 4 다이오드(D4)를 포함하여 구성된다. The rectifying bridge unit 150 includes a first diode D1 connected between the first electrode 210 and the negative electrode 250 for external connection, and a negative electrode 250 and the second electrode 220 for external connection. The second diode D2 connected to the third diode D3 connected between the second electrode 220 and the cathode of the light emitting cell 100, the cathode of the light emitting cell 100, and the first electrode 210. ) And a fourth diode D4 connected therebetween.

도 9는 본 발명의 제 6 실시예에 따른 발광 소자를 설명하기 위한 개념도이다. 9 is a conceptual diagram illustrating a light emitting device according to a sixth embodiment of the present invention.

도 9를 참조하면, 본 실시예의 발광 소자(200)는 직렬 접속된 다수의 발광 셀(100)과, 발광 셀(100)에 소정의 전류를 인가하기 위한 정류 브리지부(150)와, 정류 브리지부(150)와 발광 셀(100)에 각기 접속된 전극들(210 내지 240)과, 상기 정류 브리지부(150)에 접속된 외부 연결용 음전극(250)을 포함한다. 9, the light emitting device 200 according to the present embodiment includes a plurality of light emitting cells 100 connected in series, a rectifying bridge unit 150 for applying a predetermined current to the light emitting cells 100, and a rectifying bridge. Electrodes 210 and 240 respectively connected to the unit 150 and the light emitting cell 100, and the negative electrode 250 for external connection connected to the rectifying bridge unit 150.

본 실시예에서는 정류브리지부(150)의 두 단자(210 및 230)가 교류 전원에 연결되고 직렬 접속된 다수의 발광 셀(100)이 연결된 제 2 및 제 4 전극(220 및 240)에는 병렬로 RC회로가 연결되어 교류 성분의 리플 요소를 최소화 하고, 외부 연결용 음전극(250)에는 직렬로 저항체를 연결하여 발광 셀(100)에 걸리는 과부하를 방지할 수 있는 특징이 있다. In the present embodiment, the two terminals 210 and 230 of the rectifying bridge unit 150 are connected in parallel to the second and fourth electrodes 220 and 240 connected to the AC power source and the plurality of light emitting cells 100 connected in series. The RC circuit is connected to minimize the ripple element of the AC component, the negative electrode 250 for external connection has a feature that can prevent the overload on the light emitting cell 100 by connecting a resistor in series.

상기의 정류 브리지부(150)는 제 1 전극(210)과 외부 연결용 음전극(250)사이에 접속된 제 1 다이오드(D1)와, 외부 연결용 음전극(250)과 제 3 전극(230) 사이에 접속된 제 2 다이오드(D2)와, 제 3 전극(230)과 제 4 전극(240) 사이에 접속된 제 3 다이오드(D3)와, 제 4 전극(240)과 제 1 전극(210) 사이에 접속된 제 4 다이오드(D4)를 포함하여 구성하되, 제 4 전극(240)은 발광 셀(100)의 캐소드에 접속된다. The rectifying bridge unit 150 includes a first diode D1 connected between the first electrode 210 and the negative electrode 250 for external connection, and a negative electrode 250 and the third electrode 230 for external connection. Between the second diode D2 connected to the third diode D3 connected between the third electrode 230 and the fourth electrode 240, and between the fourth electrode 240 and the first electrode 210. And a fourth diode D4 connected to the fourth electrode 240. The fourth electrode 240 is connected to the cathode of the light emitting cell 100.

본 실시예에서는 전체 입출력 전극 단자수는 5개가 되고, 교류 전원은 정류 브리지부(150)를 통해 인가되고, 나머지 전극들은 각각 외부 연결용 음전극(250), 병렬로 RC회로가 연결되는 두 전극(220 및 240)으로 구성된다. In the present embodiment, the total number of input / output electrode terminals is five, AC power is applied through the rectifying bridge unit 150, and the remaining electrodes are the negative electrode 250 for external connection, respectively, two electrodes connected in parallel with the RC circuit ( 220 and 240).

도 10은 본 발명에 따른 발광 장치를 설명하기 위한 개념도이다. 10 is a conceptual diagram illustrating a light emitting device according to the present invention.

도 10을 참조하면, 전원부(310)와, 다수의 발광 셀(100)이 직렬 접속된 발광 소자(200)와, 발광 소자(200)에 인가되는 전압 및 전류의 파형을 조절하기 위한 제어부(320)를 포함한다. Referring to FIG. 10, a power supply unit 310, a light emitting device 200 in which a plurality of light emitting cells 100 are connected in series, and a control unit 320 for controlling waveforms of voltage and current applied to the light emitting device 200. ).

상기 도면에서는 전원부(310)로 교류 전원이 인가되고, 제어부(320)에 구성된 병렬 RC회로와 직렬 저항체를 발광소자(200)부에 연결하는 형태로 구성된다. In the drawing, AC power is applied to the power supply unit 310, and the parallel RC circuit and the series resistor formed in the control unit 320 are connected to the light emitting device 200.

제어부(320)는 발광 소자(200) 내부의 발광 셀(100)과 각기 병렬 접속된 커패시터(C1) 및 제 1 저항(R1)을 포함한다. 발광 셀(100)과 직렬 접속된 제 2 저항(R2)을 더 포함할 수도 있다. The controller 320 includes a capacitor C1 and a first resistor R1 connected to the light emitting cell 100 in the light emitting device 200 in parallel. The light emitting cell 100 may further include a second resistor R2 connected in series.

이를 도 10을 참조하여 조명용 발광 장치의 구조 및 동작에 관해 구체적으로 설명한다. This structure will be described in detail with reference to FIG. 10.

발광 소자(200)의 정류 브리지부(150)는 제 1 및 제 2 단자를 통해 교류 전원과 접속된다. 제 1 및 제 2 단자가 접속되지 않는 정류 브리지부(150)의 두 노드 사이에 제 2 저항(R2)과 발광 셀(100)부가 직렬 접속된다. 또한, 제 1 및 제 2 단자가 접속되지 않는 정류 브리지부(150)의 두 노드에 제 1 커패시터(C1)와 제 1 저항(R1)이 각기 병렬 접속된다. 즉, 직렬 접속된 제 2 저항(R2)과 발광 셀(100)부가 제 1 커패시터(C1) 및 제 1 저항(R1)과 각기 병렬 접속된다. The rectifying bridge part 150 of the light emitting device 200 is connected to the AC power supply through the first and second terminals. The second resistor R2 and the light emitting cell 100 are connected in series between two nodes of the rectifying bridge portion 150 to which the first and second terminals are not connected. In addition, the first capacitor C1 and the first resistor R1 are respectively connected in parallel to two nodes of the rectifying bridge unit 150 to which the first and second terminals are not connected. That is, the second resistor R2 and the light emitting cell 100 connected in series are connected in parallel with the first capacitor C1 and the first resistor R1, respectively.

따라서, 본 발광 장치에 교류 전원을 인가시키면 발광 소자(200)내의 정류 브리지부(150)를 통해 양과 음으로 구분된 전류가 발광 셀(100)부의 양방향으로 인가되고, 이로써, 순차적으로 발광을 하게 된다. 또한, 각각 병렬로 접속된 커패시터(C1)와, 저항(R1 및 R2)으로 인해 전류의 파형이 조절된다.
Therefore, when AC power is applied to the light emitting device, a current divided by positive and negative is applied in both directions of the light emitting cell 100 through the rectifying bridge part 150 in the light emitting device 200, thereby sequentially emitting light. do. In addition, the waveform of the current is adjusted by the capacitors C1 and resistors R1 and R2 connected in parallel, respectively.

10 : 발광 소자 20 : 기판
30 : 버퍼층 40 : N형 반도체층
50 : 활성층 60 : P형 반도체층
70 : 투명전극 80 : 배선
90, 95 : 패드 100 : 발광 셀
150 : 정류 브리지부 200 : 발광 소자
210, 220, 230, 240, 250, 260 : 전극
310 : 전원부 320 : 제어부
10 light emitting element 20 substrate
30 buffer layer 40 N-type semiconductor layer
50: active layer 60: P-type semiconductor layer
70 transparent electrode 80 wiring
90, 95: pad 100: light emitting cell
150: rectifying bridge portion 200: light emitting element
210, 220, 230, 240, 250, 260: electrode
310: power supply unit 320: control unit

Claims (8)

외부 전원;
발광소자;
상기 발광소자는 배선에 의해 직렬 연결된 복수의 발광셀을 포함하는 발광칩을 포함하며, 상기 발광셀은 기판 상에 에피택셜 성장되어 상기 기판의 상면이 노출되도록 서로 이격되도록 형성되고,
상기 발광소자에 입력되는 전압 및 전류의 파형을 조절하는 제어부를 포함하되,
상기 발광소자는 정류 브릿지부를 더 포함하며, 상기 정류 브릿지부는 상기 외부전원에 접속됨을 특징으로 하는 발광 디바이스.
External power;
A light emitting element;
The light emitting device includes a light emitting chip including a plurality of light emitting cells connected in series by wiring, and the light emitting cells are epitaxially grown on a substrate to be spaced apart from each other to expose an upper surface of the substrate,
A control unit for controlling the waveform of the voltage and current input to the light emitting device,
The light emitting device further comprises a rectifying bridge portion, wherein the rectifying bridge portion is connected to the external power source.
제 1항에 있어서,
상기 외부전원은 AC 전원인 것을 특징으로 하는 발광 디바이스.
The method of claim 1,
And the external power source is an AC power source.
삭제delete 제 1항에 있어서,
상기 정류 브릿지부는 제 1다이오드, 제 2다이오드, 제 3다이오드 및 제 4다이오드를 포함하며,
상기 제 1 다이오드 및 제 2 다이오드는 각각 상기 외부전원의 양단자와 상기 발광칩의 일단의 애노드에 접속되고,
상기 제 3 다이오드 및 제 4 다이오드는 각각 상기 외부전원의 양단자와 상기 발광칩의 타단의 캐소드에 접속되는 것을 특징으로 하는 발광 디바이스.
The method of claim 1,
The rectifying bridge portion includes a first diode, a second diode, a third diode, and a fourth diode,
The first diode and the second diode are connected to both terminals of the external power supply and the anode of one end of the light emitting chip, respectively.
And the third and fourth diodes are respectively connected to both terminals of the external power source and to cathodes of the other ends of the light emitting chip.
제 1항에 있어서,
상기 제어부는 상기 발광칩에 병렬로 접속됨을 특징으로 하는 발광 디바이스.
The method of claim 1,
And the controller is connected to the light emitting chip in parallel.
제 5항에 있어서,
상기 제어부는 캐패시터를 포함하는 것을 특징으로 하는 발광 디바이스.
6. The method of claim 5,
And the control part comprises a capacitor.
제6항에 있어서,
상기 제어부는 제 1저항을 더 포함하며, 상기 제1저항은 상기 캐패시터에 병렬로 접속됨을 특징으로 하는 발광 디바이스.
The method according to claim 6,
The control unit further comprises a first resistor, wherein the first resistor is connected to the capacitor in parallel.
제 1항에 있어서,
상기 제어부는 상기 발광칩에 직렬로 연결된 제 2저항을 포함하는 것을 특징으로 하는 발광 디바이스.
The method of claim 1,
And the control unit includes a second resistor connected in series with the light emitting chip.
KR1020120024087A 2012-03-08 2012-03-08 Luminous element having arrayed cells and Method for manufacturing the same and Luminous device using the same KR101229835B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120024087A KR101229835B1 (en) 2012-03-08 2012-03-08 Luminous element having arrayed cells and Method for manufacturing the same and Luminous device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120024087A KR101229835B1 (en) 2012-03-08 2012-03-08 Luminous element having arrayed cells and Method for manufacturing the same and Luminous device using the same

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020100000869A Division KR101203139B1 (en) 2010-01-06 2010-01-06 Luminous element having arrayed cells

Publications (2)

Publication Number Publication Date
KR20120041714A KR20120041714A (en) 2012-05-02
KR101229835B1 true KR101229835B1 (en) 2013-02-04

Family

ID=46262703

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120024087A KR101229835B1 (en) 2012-03-08 2012-03-08 Luminous element having arrayed cells and Method for manufacturing the same and Luminous device using the same

Country Status (1)

Country Link
KR (1) KR101229835B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014007208A (en) * 2012-06-22 2014-01-16 Nano Material Kenkyusho:Kk Semiconductor device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000306685A (en) * 1999-04-26 2000-11-02 Asahi National Lighting Co Ltd Led lighting circuit
JP2004006582A (en) * 2002-04-12 2004-01-08 Shiro Sakai Light emitting device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000306685A (en) * 1999-04-26 2000-11-02 Asahi National Lighting Co Ltd Led lighting circuit
JP2004006582A (en) * 2002-04-12 2004-01-08 Shiro Sakai Light emitting device

Also Published As

Publication number Publication date
KR20120041714A (en) 2012-05-02

Similar Documents

Publication Publication Date Title
KR100961483B1 (en) Luminous element having arrayed cells and method of manufacturing thereof and luminous apparatus using the same
US7964880B2 (en) Light emitting element with a plurality of cells bonded, method of manufacturing the same, and light emitting device using the same
KR101241973B1 (en) Luminous apparatus and method for manufacturing the same
KR101216938B1 (en) Luminous element having arrayed cells and method of manufacturing thereof and luminous apparatus using the same
KR101021238B1 (en) Luminous Element With a Plurality of Cells Bonded and Luminous Device using the same
KR20060020089A (en) Luminous element having arrayed cells
KR101203139B1 (en) Luminous element having arrayed cells
KR101229835B1 (en) Luminous element having arrayed cells and Method for manufacturing the same and Luminous device using the same
KR101158073B1 (en) Light emitting device having arrayed cells
KR101381987B1 (en) Luminous element having arrayed cells and method of manufacturing thereof
KR101216937B1 (en) Luminous element having arrayed cells and method of manufacturing thereof and luminous apparatus using the same
KR101205528B1 (en) Luminous element having arrayed cells and method of manufacturing thereof
KR20060065954A (en) Luminous element having arrayed cells and method of manufacturing thereof
KR20120106681A (en) Luminous element having arrayed cells and method of manufacturing thereof
JP2014116620A (en) Light emitting diode

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161212

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171211

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200103

Year of fee payment: 8