KR101216092B1 - Modem for mobile station supporting a plurality of communication standards - Google Patents

Modem for mobile station supporting a plurality of communication standards Download PDF

Info

Publication number
KR101216092B1
KR101216092B1 KR1020060047662A KR20060047662A KR101216092B1 KR 101216092 B1 KR101216092 B1 KR 101216092B1 KR 1020060047662 A KR1020060047662 A KR 1020060047662A KR 20060047662 A KR20060047662 A KR 20060047662A KR 101216092 B1 KR101216092 B1 KR 101216092B1
Authority
KR
South Korea
Prior art keywords
modem
frequency control
control module
clock
mobile terminal
Prior art date
Application number
KR1020060047662A
Other languages
Korean (ko)
Other versions
KR20070113845A (en
Inventor
김대식
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020060047662A priority Critical patent/KR101216092B1/en
Publication of KR20070113845A publication Critical patent/KR20070113845A/en
Application granted granted Critical
Publication of KR101216092B1 publication Critical patent/KR101216092B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40Circuits
    • H04B1/401Circuits for selecting or indicating operating mode

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Transceivers (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

본 발명은 적어도 둘 이상의 통신 규격을 지원하는 이동 단말에 관한 것으로, 보다 구체적으로, 다양한 무선주파수 집적회로(RFIC)의 인터페이스를 지원하는 이동 단말의 모뎀에 관한 것이다. 본 발명에 따라 복수의 통신 규격을 지원하는 이동 단말을 위한 모뎀은, 외부로부터 제공되는 클럭을 특정한 제1 통신 규격에 따라 제어하는 제1 주파수 제어 모듈; 외부로부터 제공되는 클럭을 특정한 제2 통신 규격에 따라 제어하는 제2 주파수 제어 모듈; 및 상기 제1 주파수 제어 모듈 및 제2 주파수 제어 모듈의 출력 중 어느 하나를 선택하여 상기 모뎀 상의 특정한 모듈로 입력시키는 제1 선택 모듈을 포함하는 특징이 있다.

Figure R1020060047662

GSM, WCDMA, PLL, 규격, 클럭

The present invention relates to a mobile terminal supporting at least two communication standards, and more particularly, to a modem of a mobile terminal supporting an interface of various radio frequency integrated circuits (RFICs). According to the present invention, a modem for a mobile terminal supporting a plurality of communication standards includes a first frequency control module for controlling a clock provided from an external device according to a specific first communication standard; A second frequency control module for controlling a clock provided from the outside according to a specific second communication standard; And a first selection module for selecting any one of outputs of the first frequency control module and the second frequency control module and inputting the selected module to a specific module on the modem.

Figure R1020060047662

GSM, WCDMA, PLL, Specification, Clock

Description

복수의 통신 규격을 지원하는 이동 단말을 위한 모뎀{Modem for mobile station supporting a plurality of communication standards}Modem for mobile station supporting a plurality of communication standards

도 1은 종래 기술에 따라 GSM/GPRS 규격을 지원하는 이동 단말에 포함되는 모뎀(Modem) 구성도이다. 1 is a configuration diagram of a modem included in a mobile terminal supporting a GSM / GPRS standard according to the prior art.

도 2는 종래 기술에 따라 WCDMA와 GSM/GPRS 규격을 함께 지원하는 이동 단말의 구성도이다. 2 is a block diagram of a mobile terminal supporting both WCDMA and GSM / GPRS standards according to the prior art.

도 3은 본 발명의 일 실시예에 따른 모뎀에 관한 블록도이다.3 is a block diagram of a modem according to an embodiment of the present invention.

도 4는 본 발명의 일 실시예에 따른 모뎀에 관한 블록도이다.4 is a block diagram of a modem according to an embodiment of the present invention.

본 발명은 적어도 둘 이상의 통신 규격을 지원하는 이동 단말에 관한 것으로, 보다 구체적으로, 다양한 무선주파수 집적회로(RFIC)의 인터페이스를 지원하는 이동 단말의 모뎀 및 주변 장치에 관한 것이다.The present invention relates to a mobile terminal supporting at least two communication standards, and more particularly, to a modem and a peripheral device of a mobile terminal supporting interfaces of various radio frequency integrated circuits (RFICs).

최근의 이동 통신 시스템은 각종 멀티미디어를 통합하는 방향으로 기술 개발이 이루어진다. 특히, 최근의 통신 시스템은 다양한 방식의 통신 표준 인터페이스(Communication Standard Interface)를 제공하고 있다. 즉, 하나의 통신 시스템 에서 하나의 규격을 지원하는 것이 아니라, UMTS(WCDMA)와 GSM 및 CDMA 등의 다양한 통신 표준 인터페이스를 제공하는 방향으로 기술이 개발된다. 이러한 기술 개발은 사용자들의 다양한 요구를 충족시키기 위한 것이며, 이를 위해 이동 단말 등의 통신 장치는 다양한 Interface를 동시에 지원(Support)할 수 있도록 설계(Design)되어야만 한다. Recent mobile communication systems have been developed in the direction of integrating various multimedia technologies. In particular, recent communication systems provide various types of communication standard interfaces. That is, the technology is developed to provide various communication standard interfaces such as UMTS (WCDMA), GSM and CDMA, rather than supporting one standard in one communication system. The development of such technology is to meet various needs of users, and for this purpose, a communication device such as a mobile terminal should be designed to simultaneously support various interfaces.

이하, 종래 기술에 따른 이동 단말을 설명한다. 종래의 이동 단말은 하나의 규격을 지원하는 단말과 복수의 규격을 지원하는 단말로 구분될 수 있다. Hereinafter, a mobile terminal according to the prior art will be described. A conventional mobile terminal may be divided into a terminal supporting one standard and a terminal supporting a plurality of standards.

이하, 하나의 규격을 지원하는 단말을 설명한다. 도 1은 종래 기술에 따라 GSM/GPRS 규격을 지원하는 이동 단말에 포함되는 모뎀(Modem) 구성도이다. Hereinafter, a terminal supporting one standard will be described. 1 is a configuration diagram of a modem included in a mobile terminal supporting a GSM / GPRS standard according to the prior art.

도시된 바와 같이, 모뎀은 외부에 위치하는 발진기(Oscillator)를 통해 특정한 클럭(clock)의 신호를 입력받고 입력받은 신호를 제어하여 모뎀에서 필요로 하는 다양한 클럭의 신호를 생성한다. 도 1의 모뎀은, 모뎀 외부에 구비된 온도보상 수정발진기(20)에서 제공되는 기준 클럭(Reference Clock)에 따른 신호를 수신한다. 도 1의 클럭 제어부(10)에 구비되는 PLL(phase locked loop)은, 상기 온도보상 수정발진기(20)에서 수신되는 신호를 기준 클럭으로하여 다양한 클럭의 신호를 생성한다. As shown, the modem receives a signal of a specific clock through an oscillator located outside and controls the received signal to generate signals of various clocks required by the modem. The modem of FIG. 1 receives a signal corresponding to a reference clock provided from the temperature compensation crystal oscillator 20 provided outside the modem. A phase locked loop (PLL) included in the clock controller 10 of FIG. 1 generates signals of various clocks by using the signal received from the temperature compensated crystal oscillator 20 as a reference clock.

이하, 복수의 규격을 지원하는 단말을 설명한다. 도 2는 종래 기술에 따라 WCDMA와 GSM/GPRS 규격을 함께 지원하는 이동 단말의 구성도이다. Hereinafter, a terminal supporting a plurality of standards will be described. 2 is a block diagram of a mobile terminal supporting both WCDMA and GSM / GPRS standards according to the prior art.

도시된 바와 같이, 도 2의 단말은 모뎀(400)내부에 PLL(100)을 포함한다. 상기 모뎀에 포함된 PLL(100)은 상기 모뎀(400)의 외부에 구비되는 VCTCXO(200)에 의 해 기준 클럭을 제공받는다. 종래의 단말은, WCDMA 인터페이스를 지원하기 위한 장치인 PLL(100)을 상기 모뎀(400)에 구비하였고, GSM 인터페이스를 지원하기 위한 UHF PLL(300)을 상기 모뎀(400)의 외부에 구비한다. 또한, 상기 PLL(100)에 대한 기준 클럭을 공급하는 소스(Source)의 역할을 수행하고, 상기 단말에 포함되는 RFIC와 동기(Synchronous)를 유지하는 기능을 수행하는 VCTCXO(Voltage Controlled Temperature Compensated Crystal Oscillator: 전압 제어 온도보상 수정발진기) (200)를 포함한다. As shown, the terminal of FIG. 2 includes a PLL 100 inside the modem 400. The PLL 100 included in the modem is provided with a reference clock by the VCTCXO 200 provided outside the modem 400. The conventional terminal has a PLL (100) which is a device for supporting a WCDMA interface in the modem 400, and a UHF PLL (300) for supporting a GSM interface on the outside of the modem (400). In addition, the VCTCXO (Voltage Controlled Temperature Compensated Crystal Oscillator) serves as a source for supplying a reference clock for the PLL 100 and performs a function of maintaining synchronization with an RFIC included in the terminal. A voltage controlled temperature compensation crystal oscillator).

도 2의 단말은 복수의 인터페이스 규격을 지원하여야 하며, 각각의 인터페이스 규격은 요구하는 클럭이 서로 상이하기 때문에 서로 다른 클럭 소스를 필요로 한다. 즉, 통신 규격(Communication Standard)에 따라 이동 시스템(Mobile System)에서 요구되는 클럭 소스(Clock Source)가 서로 다르기 때문에, 시스템에 따라 요구되는 클럭 소스(Required Clock Source)가 상이하다. The terminal of FIG. 2 must support a plurality of interface specifications, and each interface specification requires a different clock source because different clocks are required. That is, since the clock source required by the mobile system is different according to a communication standard, the required clock source is different according to the system.

도 1의 단말은 하나의 인터페이스 규격에서 요구하는 특정한 클럭을 생성하지만, 도 2의 단말은 복수의 인터페이스 규격에서 요구하는 특정한 클럭을 생성하여야 한다. 따라서, 상대적으로 도 2의 단말에서 클럭을 제어하는 방법이 복잡하다. 이하, 도 2의 단말에서 수행되는 클럭 제어 동작을 설명한다. Although the terminal of FIG. 1 generates a specific clock required by one interface standard, the terminal of FIG. 2 should generate a specific clock required by a plurality of interface standards. Therefore, the method of controlling the clock in the terminal of FIG. 2 is relatively complicated. Hereinafter, a clock control operation performed in the terminal of FIG. 2 will be described.

도 2의 단말에서, 상기 VCTCXO(200)는 특정한 클럭 주파수(Clock Frequency)의 신호를 상기 PLL(100) 및 UHF PLL(300)에 제공한다. 상기 PLL(100)과 상기 UHF PLL(300)은 서로 다른 규격을 지원하는 장치지만, 상기 VCTCXO(200)로부터 기준 클럭(Reference Clock)의 신호를 수신한다. 상기 PLL(100)은 상기 VCTCXO(200)로부터 수신한 신호의 클럭을 제어하고, 상기 제어된 클럭의 신호를 상기 모뎀에 위치하는 특정한 장치에 공급한다. 상기 PLL(100)은 WCDMA 규격을 지원하는 장치이며, 상기 WCDMA 규격은 15.36MHZ를 기본 클럭 주파수(Base Clock Frequency)로 사용하므로, 상기 PLL(100)은, 상기 기본 클럭 주파수를 생성할 수 있는 특정한 클럭의 신호를 생성한다. 상기 UHF PLL(300)은 GSM/GPRS 규격을 지원하는 장치이며, 상기 GSM/GPRS 규격은 26MHZ를 기본 클럭 주파수로 사용하므로, 상기 UHF PLL은 상기 기본 클럭 주파수를 생성할 수 있는 특정한 클럭의 신호를 생성한다. In the terminal of FIG. 2, the VCTCXO 200 provides a signal of a specific clock frequency to the PLL 100 and the UHF PLL 300. Although the PLL 100 and the UHF PLL 300 support different standards, the PLL 100 and the UHF PLL 300 receive signals of a reference clock from the VCTCXO 200. The PLL 100 controls the clock of the signal received from the VCTCXO 200 and supplies the signal of the controlled clock to a specific device located in the modem. The PLL 100 is a device that supports the WCDMA standard, and the WCDMA standard uses 15.36MHZ as a base clock frequency, so that the PLL 100 can generate a specific clock frequency. Generate the clock signal. The UHF PLL 300 is a device that supports the GSM / GPRS standard, and the GSM / GPRS standard uses 26 MHZ as the base clock frequency, so that the UHF PLL receives a signal of a specific clock capable of generating the base clock frequency. Create

상술한 바와 같이, 복수의 규격을 지원하는 이동 단말은 서로 다른 기본 클럭 주파수를 지원할 수 있는 다양한 장치를 구비하여야 한다. As described above, a mobile terminal supporting a plurality of standards should be provided with various devices capable of supporting different basic clock frequencies.

본 발명은 종래 기술을 개선하기 위해 제안된 것으로서, 본 발명의 목적은 서로 다른 인터페이스 규격을 지원하는 이동 단말을 제공하는 것이다. The present invention has been proposed to improve the prior art, and an object of the present invention is to provide a mobile terminal supporting different interface standards.

본 발명의 다른 목적은 다양한 RFIC 인터페이스를 지원하는 모뎀을 제공하는 것이다. Another object of the present invention is to provide a modem supporting various RFIC interfaces.

본 발명의 또 다른 목적은, 특정한 통신 장치의 규격과 무관하게 동작할 수 있는 모뎀을 제공하는 것이다. It is still another object of the present invention to provide a modem that can operate regardless of the specifications of a particular communication device.

본 발명에 따라 복수의 통신 규격을 지원하는 이동 단말을 위한 모뎀은, 외부로부터 제공되는 클럭을 특정한 제1 통신 규격에 따라 제어하는 제1 주파수 제어 모듈; 외부로부터 제공되는 클럭을 특정한 제2 통신 규격에 따라 제어하는 제2 주 파수 제어 모듈; 및 상기 제1 주파수 제어 모듈 및 제2 주파수 제어 모듈의 출력 중 어느 하나를 선택하여 상기 모뎀 상의 특정한 모듈로 입력시키는 제1 선택 모듈을 포함하는 특징이 있다. According to the present invention, a modem for a mobile terminal supporting a plurality of communication standards includes a first frequency control module for controlling a clock provided from an external device according to a specific first communication standard; A second frequency control module for controlling a clock provided from the outside according to a specific second communication standard; And a first selection module for selecting any one of outputs of the first frequency control module and the second frequency control module and inputting the selected module to a specific module on the modem.

본 발명은, 다양한 RFIC(Radio Frequency IC) 인터페이스마다 상이한 클럭 소스 인터페이스를 고려한 모뎀을 제안한다. 또한, 본 발명은 유연한 클럭 설정 방법(Flexible Clock Configuration Method)에 따른 모뎀 부뎀 부분(Modem Part)을 포함하는 이동 단말을 제안한다. 본 발명은, 통신 규격마다 상이한 클럭 소스 인터페이스(Clock Source Interface)를 고려한 장치를 모뎀 부분내에 구현한다. 이를 통해, 모뎀 외부에 위치하는 RFIC 부분(RFIC Part)의 다양한 설정을 지원한다. 본원 발명은, 특정한 RFIC의 규격이나 설정에 의해 이동 단말의 설계나 개발이 제한되는 것을 해결할 수 있다. The present invention proposes a modem considering different clock source interfaces for various RFIC (Radio Frequency IC) interfaces. In addition, the present invention proposes a mobile terminal including a modem part according to a flexible clock configuration method. The present invention implements a device in a modem section that considers a clock source interface different for each communication standard. This supports various configurations of the RFIC part located outside the modem. This invention can solve that the design and development of a mobile terminal are restrict | limited by the specification and setting of a specific RFIC.

본 발명에 따른 모뎀은 이동 단말에서 지원하는 통신 규격에 따라 추가적인 주파수 제어 장치를 구비한다. 상기 추가적인 주파수 제어 장치는 PLL(Phase-Locked Loop)을 포함하는 것이 바람직하다. 또한, 발명에 따른 이동 단말 및 모뎀은 디지털 인터페이스를 지원한다. 본 발명에 따른 모뎀은 모뎀 외부에 구비된 RFIC와 아날로그 인터페이스 또는 디지털 인터페이스를 이용하여 데이터 송수신을 수행한다. Modem according to the invention has an additional frequency control device according to the communication standard supported by the mobile terminal. The additional frequency control device preferably includes a phase-locked loop (PLL). In addition, the mobile terminal and modem according to the invention support a digital interface. The modem according to the present invention performs data transmission and reception using an RFIC and an analog interface or a digital interface provided outside the modem.

본 발명의 동작, 특징 및 효과는 이하에서 설명하는 본 발명의 일 실시예에 의해 더욱 구체화될 것이다. 이하, 첨부된 도면을 참조하여 본 발명의 일 실시예를 설명한다. The operation, features and effects of the present invention will be further embodied by one embodiment of the present invention described below. Hereinafter, an embodiment of the present invention will be described with reference to the accompanying drawings.

본 실시예에 따른 모뎀은 이동 단말에서 지원하는 통신 규격에 따라 복수의 주파수 제어 장치를 구비한다. 상기 주파수 제어 장치는 제공되는 기준 클럭(Reference Clock)에 따라 다양한 클럭의 신호를 생성하는 모듈이다. 상기 주파수 제어 장치는 PLL을 포함하는 것이 바람직하다. The modem according to the present embodiment includes a plurality of frequency control devices according to a communication standard supported by the mobile terminal. The frequency control device is a module that generates signals of various clocks according to a provided reference clock. The frequency control device preferably includes a PLL.

도 2에 도시된 바와 같이, 종래에 제안된 이동 단말은 복수의 규격을 지원하기 위해 모뎀과 모뎀을 제외한 통신 장치 각각에 PLL을 구비한다. 상기 각각의 PLL은 하나의 발진기에 의해 기준 클럭을 입력받기 때문에, 상기 발진기와 각각의 PLL은 쌍(pair)으로 동작한다. 즉 종래의 모뎀과 종래의 통신 장치(예를 들어, RFIC)등을 이용하여 이동 단말을 설계하는 경우 특정한 모뎀과 발진기의 설정에 따라 이동 단말을 설계해야하는 문제가 발생한다. 즉, 특정한 공급자(vendor)가 제안하는 솔루션(solution) 만을 사용해야 한다. 그러나, 본 실시예에 따르는 모뎀은 복수의 주파수 제어 장치를 구비한다. As shown in FIG. 2, the conventionally proposed mobile terminal includes a PLL in each of a modem and a communication device except the modem to support a plurality of standards. Since each PLL receives a reference clock by one oscillator, the oscillator and each PLL operate in pairs. That is, when a mobile terminal is designed using a conventional modem and a conventional communication device (for example, RFIC), a problem arises in that the mobile terminal must be designed according to a specific modem and oscillator setting. In other words, you should only use solutions offered by specific vendors. However, the modem according to this embodiment has a plurality of frequency control devices.

이하, 도 3 및 도 4를 통해 본 실시예에 따른 모뎀의 구조를 설명한다. 본 실시예에 따른 모뎀은 외부에 위치하는 디지털 RFIC로부터 신호를 수신하거나, 듀얼 모드 AFE(Analog Front End)를 통해 신호를 수신할 수 있다. 이하, 도 3을 참조하여 디지털 RFIC와 연결되는 본 실시예에 따른 모뎀의 구조를 설명하고, 도 4를 참조하여 듀얼 모드 AFE와 연결되는 본 실시예에 따른 모뎀의 구조를 설명한다. Hereinafter, the structure of the modem according to the present embodiment will be described with reference to FIGS. 3 and 4. The modem according to the present embodiment may receive a signal from a digital RFIC located outside, or may receive a signal through a dual mode analog front end (AFE). Hereinafter, the structure of the modem according to the present embodiment connected to the digital RFIC will be described with reference to FIG. 3, and the structure of the modem according to the present embodiment connected to the dual mode AFE will be described with reference to FIG. 4.

도 3은 본 발명의 일 실시예에 따른 모뎀에 관한 블록도이다. 도 3의 일례는 WCDMA 인터페이스와 GSM/GPRS 인터페이스를 지원하는 이동 단말을 설명한다. 도 3의 일례에 따른 모뎀(500)은 적어도 두 개의 통신 규격을 지원한다. 또한, 도 3의 모뎀(500)은 WCDMA 인터페이스를 지원하는 제1 주파수 제어 모듈(520)과 GSM/GPRS 인터페이스를 지원하는 제2 주파수 제어 모듈(530)을 포함한다. 도 3은 디지털 인터페이스를 지원한 디지털 RFIC(510)와 연결되는 상기 모뎀(500)의 일례를 나타낸다. 3 is a block diagram of a modem according to an embodiment of the present invention. 3 illustrates a mobile terminal supporting a WCDMA interface and a GSM / GPRS interface. Modem 500 according to the example of FIG. 3 supports at least two communication standards. In addition, the modem 500 of FIG. 3 includes a first frequency control module 520 supporting a WCDMA interface and a second frequency control module 530 supporting a GSM / GPRS interface. 3 shows an example of the modem 500 connected to a digital RFIC 510 supporting a digital interface.

도 3에 도시된 바와 같이, 본 발명에 따른 모뎀(500)은 디지털 인터페이스를 통해 RFIC(510)와 연결된다. 상기 디지털 인터페이스는 LVDS(Low Voltage Differential Signals) 인터페이스인 것이 바람직하다. 상기 LVDS 인터페이스에 의하는 경우, 매우 작은 전압 스윙에 의해 빠른 데이터 송신이 가능하여 넓은 대역폭(Wide Bandwidth)을 갖는 통신을 수행할 수 있고, 고속의 데이터 전송이 가능하다. 현재 상기 LVDS 인터페이스는 LCD 및 카메라의 인터페이스 부분에 사용되고 있으며, 상기 LVDS 기술을 적용하는 경우 기존의 아날로그 인터페이스에 비해 통신을 위한 회선의 개수를 감소시킬 수 있고, HSDPA(High-Speed Downlink Packet Access)와 같은 고속 데이터 전송을 가능하게 할 수 있다. As shown in FIG. 3, the modem 500 according to the present invention is connected to the RFIC 510 through a digital interface. The digital interface is preferably a Low Voltage Differential Signals (LVDS) interface. In the case of the LVDS interface, fast data transmission is possible by a very small voltage swing to perform communication with wide bandwidth, and high-speed data transmission is possible. Currently, the LVDS interface is used in the interface parts of LCDs and cameras, and when the LVDS technology is applied, the number of lines for communication can be reduced compared to the existing analog interface, and HSDPA (High-Speed Downlink Packet Access) and The same high speed data transfer can be enabled.

도 3에 도시된 바와 같이, 본 발명에 따른 모뎀(500)은 이동 단말이 지원하는 인터페이스 규격에 대응되는 주파수 제어 모듈(520, 530)을 구비한다. 상기 주파수 제어 모듈(520, 530)은 각 인터페이스 규격에서 요구하는 기본 클럭 주파수에 따라 신호를 생성한다. 각 주파수 제어 모듈(520, 530)의 출력은 클럭 생성 모듈(540)로 입력된다. 즉, 상기 주파수 제어 모듈(520, 530)의 출력은 상기 클럭 생성 모듈(540)의 마스터 클럭(Master clock)으로 사용되어, WCDMA 또는 GSM/GPRS 규격에서 필요로 하는 클럭을 생성한다. As shown in FIG. 3, the modem 500 according to the present invention includes frequency control modules 520 and 530 corresponding to an interface standard supported by the mobile terminal. The frequency control modules 520 and 530 generate signals according to the basic clock frequency required by each interface standard. The output of each frequency control module 520, 530 is input to the clock generation module 540. That is, the outputs of the frequency control modules 520 and 530 are used as a master clock of the clock generation module 540 to generate clocks required by the WCDMA or GSM / GPRS standard.

상기 제1 주파수 제어 모듈(520)은 입력되는 기준 클럭을 제어하여 새로운 클럭의 신호를 생성하는 제1 PLL(521)과 상기 제1 주파수 제어 모듈(520)의 출력을 선택하는 제1 먹스(MUX)(522)를 포함한다. 상기 제1 PLL(521)은 외부의 제어신호(PLLRSTN0)에 의해 활성화여부가 결정되는 것이 바람직하고, 상기 제1 MUX(522)는 외부의 제어신호(PLLBYPSN0)에 의해 출력을 선택하는 것이 바람직하다. The first frequency control module 520 controls the input reference clock to generate a signal of a new clock and a first PLL 521 and a first mux to select an output of the first frequency control module 520. 522. Preferably, the first PLL 521 is activated or not by an external control signal PLLRSTN0, and the first MUX 522 selects an output by an external control signal PLLBYPSN0. .

상기 제2 주파수 제어 모듈(530)은 입력되는 기준 클럭을 제어하여 새로운 클럭의 신호를 생성하는 제2 PLL(531)과 상기 제2 주파수 제어 모듈(530)의 출력을 선택하는 제2 먹스(MUX)(532)를 포함한다. 상기 제2 PLL(531)은 외부의 제어신호(PLLRSTN1)에 의해 활성화여부가 결정되는 것이 바람직하고, 상기 제2 MUX(532)는 외부의 제어신호(PLLBYPSN1)에 의해 출력을 선택하는 것이 바람직하다. The second frequency control module 530 controls the input reference clock to generate a signal of a new clock and a second PLL 531 and a second mux to select an output of the second frequency control module 530. 532. Preferably, the second PLL 531 is activated or not by an external control signal PLLRSTN1, and the second MUX 532 preferably selects an output by an external control signal PLLBYPSN1. .

상술한 바와 같이, 상기 주파수 제어 모듈(520, 530)의 출력은 클럭 생성 모듈(540)로 입력되는데, 각 출력은 외부 제어신호(CK_SEL)에 의해 제어되는 제3 MUX(550)에 의해 제어된다. As described above, the outputs of the frequency control modules 520 and 530 are input to the clock generation module 540, and each output is controlled by the third MUX 550 controlled by the external control signal CK_SEL. .

도 4는 본 발명의 일 실시예에 따른 모뎀에 관한 블록도이다. 본 실시예에서 제안하는 모뎀(500)은, WCDMA 인터페이스를 제어하는 WCDMA RFIC와 GSM/GPRS 인터페이스를 제어하는 GSM RFIC와 데이터 통신을 수행한다. 또한, 상기 WCDMA RFIC는 상기 모뎀(500)과 디지털 인터페이스 또는 아날로그 인터페이스를 통해 데이터 통신을 수행할 수 있고, 상기 GSM RFIC은 상기 모뎀(500)과 디지털 인터페이스 또는 아날로그 인터페이스를 통해 데이터 통신을 수행할 수 있다. 즉, 상기 모뎀(500)은 다양한 인터페이스로 RFIC 등의 외부 장치와 데이터 통신을 수행할 수 있다. 이 경 우 상기 모뎀(500)은 듀얼 모드 AFE(560)을 통해 상기 WCDMA RFIC 및 GSM RFIC과 데이터 통신을 수행한다. 4 is a block diagram of a modem according to an embodiment of the present invention. The modem 500 proposed in this embodiment performs data communication with the WCDMA RFIC controlling the WCDMA interface and the GSM RFIC controlling the GSM / GPRS interface. In addition, the WCDMA RFIC may perform data communication with the modem 500 through a digital interface or an analog interface, and the GSM RFIC may perform data communication with the modem 500 through a digital interface or an analog interface. have. That is, the modem 500 may perform data communication with an external device such as an RFIC through various interfaces. In this case, the modem 500 performs data communication with the WCDMA RFIC and the GSM RFIC through the dual mode AFE 560.

정리하면, 도 4에서 WCDMA RFIC는 LVDS 인터페이스를 포함하는 디지털 인터페이스를 사용할 수 있으며, GSM/GPRS을 지원하는 GSM RFIC는 디지털과 아날로그 인터페이스를 선택적으로 사용할 수 있다. 상술한 RFIC 들의 특성 때문에 상기 RFIC들과 상기 모뎀(500) 사이에는 듀얼 모드 AFE(560)가 추가되는 것이 바람직하다. 상기 듀얼 모드 AFE(560)는 WCDMA와 GSM/GPRS의 인터페이스를 함께 지원하기 위해 RFIC에서 전달되는 아날로그 신호를 디지털 신호로 변환하는 장치이다. 만약 아날로그 인터페이스를 사용하는 GSM RFIC를 사용하는 경우, 상기 듀얼 모드 AFE(560)는 RFIC 로부터 전달되는 아날로그 신호를 그대로 상기 모뎀(560)에 전달할 수 있다. In summary, the WCDMA RFIC in FIG. 4 may use a digital interface including an LVDS interface, and the GSM RFIC supporting GSM / GPRS may selectively use digital and analog interfaces. Due to the characteristics of the above-described RFICs, a dual mode AFE 560 is preferably added between the RFICs and the modem 500. The dual mode AFE 560 is a device for converting an analog signal transmitted from an RFIC into a digital signal to support the interface of WCDMA and GSM / GPRS together. If a GSM RFIC using an analog interface is used, the dual mode AFE 560 may transfer the analog signal transmitted from the RFIC to the modem 560 as it is.

상술한 바와 같이, 본 실시예에서 제안하는 PLL(521, 531)은 제어신호에 의해 활성화 여부가 결정되는 것이 바람직하다. 일반적인 이동 단말에 복수의 PLL이 포함되고 각각의 PLL이 특정한 무선 인터페이스 규격을 지원하는 경우, 전력 낭비가 증가하는 문제가 있다. 즉 이동 단말은 다수의 규격을 지원하기 위해 복수의 PLL을 포함하나, 통신 서비스를 제공하는 업체가 하나의 규격을 사용하는 경우에도 모든 PLL은 활성화되어 동작을 수행하여야 하는 문제가 있다. 따라서, 본 실시예는 제어신호를 통해 PLL의 동작을 제어한다. As described above, it is preferable that the PLLs 521 and 531 proposed in the present embodiment are activated by a control signal. When a plurality of PLLs are included in a general mobile terminal and each PLL supports a specific air interface standard, there is a problem in that power consumption increases. That is, the mobile terminal includes a plurality of PLLs to support a plurality of standards, but even if a company providing a communication service uses one standard, all PLLs have to be activated and perform an operation. Therefore, the present embodiment controls the operation of the PLL through the control signal.

즉, 본 실시예에서 제안하는 모뎀(500)을 사용하여 이동단말을 설계하고, 상기 이동 단말이 특정한 규격(Standard)만을 사용하는 경우 PLL 전부(521, 531)가 사용될 필요는 없으므로, 각 PLL을 오프(Off)시킬 수 있는 제어신호 PLLRSTN0,1을 설정한다. 또한, 각 PLL의 오동작이 발생하는 경우 및 듀얼 모드 AFE(560)가 GSM에서 요구되는 기본 클럭 주파수(예를 들어, 26MHz)의 신호를 제공하는 경우, 각 PLL을 오프시킨 후 외부 클럭 소스(External Clock Source)를 클럭 생성 모듈(540)을 포함하는 모뎀 부분(Modem Part)으로 통과(Bypass)할 수 있도록 제1 먹스(522)와 제2 먹스(532)를 추가시키는 것이 바람직하다. 또한, 특정한 PLL이 동작을 수행하지 않음으로서, 외부로부터 입력된 신호가 상기 모뎀 부분으로 통과(bypass)될 수 있다. 이 경우, 제1 주파수 제어 모듈(520)과 제2 주파수 제어 모듈(530) 중 어떤 것이 사용되든 관계없이 상기 클럭 생성 모듈(540)에 포함되는 CPU 등의 코어에 필요한 클럭을 제공해야 한다. 따라서, 상기 제1 주파수 제어 모듈(520)과 제2 주파수 제어 모듈(530) 중 어느 하나의 출력을 선택하는 제3 먹스(550)가 추가되는 것이 바람직하다. That is, when the mobile terminal is designed using the modem 500 proposed in this embodiment, and all the PLLs 521 and 531 do not need to be used when the mobile terminal uses only a specific standard, each PLL needs to be used. Set the control signal PLLRSTN0,1 that can be turned off. In addition, when a malfunction of each PLL occurs and the dual mode AFE 560 provides a signal of a basic clock frequency (for example, 26 MHz) required by GSM, an external clock source (External) is turned off after each PLL is turned off. It is preferable to add the first mux 522 and the second mux 532 to bypass the Clock Source to the modem part including the clock generation module 540. In addition, since a particular PLL does not perform an operation, signals input from the outside may be passed to the modem portion. In this case, regardless of which of the first frequency control module 520 and the second frequency control module 530 is used, it is necessary to provide a clock required for a core such as a CPU included in the clock generation module 540. Therefore, it is preferable that a third mux 550 for selecting one of the outputs of the first frequency control module 520 and the second frequency control module 530 is added.

상술한 바와 같이 상기 제1 먹스(522) 및 제2 먹스(532)는 PLL이 오동작하는 경우에 신호를 통과(bypass) 시킬 수 있다. 즉, 상기 제1 먹스(522) 및 제2 먹스(532)에 의해 상기 주파수 제어 모듈(520, 530)에는 별도의 경로(path)가 형성된다. 상기 경로는 다양한 용도로 사용될 수 있다. 우선, 상기 경로는 모뎀 완성이후 상기 모뎀을 테스트하기 위한 용도로도 사용될 수 있다. 즉 제작된 모뎀 칩의 PLL이 동작 하지 않으면, 모뎀 칩 전체의 기능을 검증 할 방법이 없어진다. 즉, PLL이외의 기능을 구현한 주파수 제어 모듈의 동작여부에 관한 테스트를 진행할 수 없게 된다. 이런 경우를 대비하여 우회 경로(Bypass Path)를 생성할 수 있다. 즉 PLL을 사용하지 않고, 모뎀 칩의 외부에서 특정한 테스트 장비등을 통해 임의의 외부 클럭을 기타 데이터 처리 블록으로 인가하여 제한적이나마 모뎀 칩의 내부를 테스트 할 수 있다. 즉 상기 우회 경로는 상기 모뎀 칩에 대한 테스트 또는 외부 클럭의 인가등을 위해 사용될 수 있다. As described above, the first mux 522 and the second mux 532 may bypass the signal when the PLL malfunctions. That is, separate paths are formed in the frequency control modules 520 and 530 by the first mux 522 and the second mux 532. The route can be used for various purposes. First, the path can also be used for testing the modem after modem completion. In other words, if the PLL of the manufactured modem chip does not work, there is no way to verify the function of the entire modem chip. That is, it is impossible to test whether the frequency control module that implements functions other than the PLL is operated. In this case, you can create a bypass path. That is, without using a PLL, an external clock may be applied to other data processing blocks through specific test equipment, etc., to test the inside of the modem chip. That is, the bypass path may be used for testing the modem chip or applying an external clock.

본 실시예에서 제안하는 모뎀과 이동 단말은 상술한 바와 같다. 이하 상술한 모뎀과 이동 단말의 구체적 동작을 설명한다.The modem and the mobile terminal proposed in this embodiment are as described above. Hereinafter, specific operations of the above-described modem and mobile terminal will be described.

우선, 상기 모뎀(500)이 디지털 RFIC(510)와 디지털 인터페이스를 통해 데이터 통신을 수행하는 경우를 설명한다. First, the case where the modem 500 performs data communication with the digital RFIC 510 through a digital interface will be described.

이 경우는 도 3과 같은 환경에서 클럭에 대한 설정(Configuration)이 이루어지는 경우이다. 이 경우는, WCDMA RFIC와 GSM/GPRS를 지원하는 GSM RFIC가 기존의 아날로그 방식 대신 디지털 인테페이스를 사용한다. 디지털 RFIC(510)은 안테나에서 수신한 아날로그 신호를 디지털 신호로 변환하여 상기 모뎀(500)으로 전달함으로서, 상술한 RFIC들과 상기 모뎀(500)간의 디지털 통신이 가능하게 한다. In this case, the clock configuration is performed in the environment as shown in FIG. 3. In this case, the WCDMA RFIC and the GSM RFIC supporting GSM / GPRS use a digital interface instead of the conventional analog method. The digital RFIC 510 converts an analog signal received from an antenna into a digital signal and transmits the analog signal to the modem 500, thereby enabling digital communication between the above-described RFICs and the modem 500.

상술한 바와 같이, 제1, 제2 주파수 제어 모듈(520, 530)은 외부로부터 기준 클럭(Reference Clock)을 제공받으며, 제공되는 기준 클럭 주파수는 19.2MHz가 가장 많이 사용된다. 상기 주파수 제어 모듈은 19.2Mhz의 클럭을 수신하고, 모뎀에 포함되는 각 코어(Core) 및 WCDMA 규격 및 GSM/GPRS 규격에서 필요로 하는 Clock을 생성해한다. As described above, the first and second frequency control modules 520 and 530 are provided with a reference clock from the outside, and the reference clock frequency provided is 19.2 MHz. The frequency control module receives a clock of 19.2Mhz and generates a clock required by each core included in the modem and the WCDMA standard and the GSM / GPRS standard.

WCDMA규격에서 사용되는 기본 클럭 주파수(Base Clock Frequency)는 15.36MHz이다. 본 실시예에 따른 제1 주파수 제어 모듈(520)은 19.2Mhz의 신호를 수신하여 19.2Mhz의 16배 클럭을 갖는 307.2Mhz 신호를 생성한다. 일반적으로 통신 단말에서 요구되는 코어 클럭 주파수(Core Clock Frequency)는 150Mhz 내지 230 Mhz 정도로 시스템마다 상이하다. 상기 모뎀(500)은 15.36Mhz의 기본 클럭 주파수의 신호를 생성하기 위해 307.2 Mhz의 신호를 20분주(307.2Mhz/20 = 15.36Mhz)한다. The base clock frequency used in the WCDMA standard is 15.36 MHz. The first frequency control module 520 according to the present embodiment receives a signal of 19.2Mhz and generates a 307.2Mhz signal having a 16 times clock of 19.2Mhz. In general, the core clock frequency required by the communication terminal is different from system to system, such as 150Mhz to 230Mhz. The modem 500 divides a signal of 307.2 Mhz by 20 minutes (307.2Mhz / 20 = 15.36Mhz) to generate a signal of a basic clock frequency of 15.36Mhz.

즉, WCDMA 인터페이스를 지원하는 상기 제1 주파수 제어 모듈(520)에 클럭의 관계는 다음과 같다. That is, the clock relationship of the first frequency control module 520 supporting the WCDMA interface is as follows.

Figure 112006037335168-pat00001
Figure 112006037335168-pat00001

Figure 112006037335168-pat00002
Figure 112006037335168-pat00002

즉, WCDMA 규격에 따른 신호 생성을 위해 상기 디지털 RFIC(510)에서는 19.2MHz의 기준 클럭을 상기 제1 PLL(521)에 제공한다. 상기 제1 PLL(521)에서는 기준 클럭보다 16배 빠른 307.2MHz의 클럭을 생성한다. 307.2MHz 클럭은, 상기 클럭 생성 모듈(540)로 입력된다. 즉, 307.2MHz 클럭은 WCDMA 규격에서 필요로 하는 클럭을 생성하는 상기 클럭 생성 모듈(540)의 마스터 클럭으로 사용된다. 이러한 동작을 통해 WCDMA에서 필요한 클럭(15.36MHz)를 비롯하여 디지털 인터페이스를 담당하는 모듈인 LVDS와 각종 코어(ARM, DSP, Memory)를 위한 클럭을 생성한다. That is, the digital RFIC 510 provides a reference clock of 19.2 MHz to the first PLL 521 for signal generation according to the WCDMA standard. The first PLL 521 generates a clock of 307.2 MHz that is 16 times faster than the reference clock. A 307.2 MHz clock is input to the clock generation module 540. That is, the 307.2 MHz clock is used as the master clock of the clock generation module 540 which generates the clock required by the WCDMA standard. This operation generates clocks required for WCDMA (15.36MHz), as well as the clocks for the LVDS and the various cores (ARM, DSP, and memory) that are responsible for the digital interface.

이하, GSM/GPRS 규격을 위해 필요한 클럭을 생성하는 동작을 설명한다. Hereinafter, an operation of generating a clock required for the GSM / GPRS standard will be described.

GSM/GPRS 시스템에서 사용되는 기본 클럭 주파수(Base Clock Frequency)는 26MHz이다. 본 실시예에 따른 제2 주파수 제어 모듈(530)은 19.2Mhz의 신호를 수신하여 19.2Mhz의 65/4배 클럭을 갖는 312Mhz 신호를 생성한다. 일반적으로 통신 단말에서 요구되는 코어 클럭 주파수(Core Clock Frequency)는 150Mhz 내지 230 Mhz 정도로 시스템마다 상이하다. 상기 모뎀(500)은 26Mhz의 기본 클럭 주파수의 신호를 생성하기 위해 312 Mhz의 신호를 12분주(312Mhz/12 = 26Mhz)한다. 즉, GSM/GPRS 인터페이스를 지원하는 상기 제2 주파수 제어 모듈(530)에 클럭의 관계는 다음과 같다. The base clock frequency used in the GSM / GPRS system is 26 MHz. The second frequency control module 530 according to the present embodiment receives a signal of 19.2Mhz and generates a 312Mhz signal having a 65/4 times clock of 19.2Mhz. In general, the core clock frequency required by the communication terminal is different from system to system, such as 150Mhz to 230Mhz. The modem 500 divides the signal of 312 Mhz into 12 divisions (312Mhz / 12 = 26Mhz) to generate a signal of a basic clock frequency of 26Mhz. That is, the clock relationship of the second frequency control module 530 supporting the GSM / GPRS interface is as follows.

Figure 112006037335168-pat00003
Figure 112006037335168-pat00003

Figure 112006037335168-pat00004
Figure 112006037335168-pat00004

즉, GSM/GPRS에서 사용되는 기본 클럭의 신호를 생성하기 위해 19.2MHz의 기준 클럭(Reference Clock)을 상기 제2 PLL(531)에 제공한다. 상기 제2 PLL(531)은 상기 기준 클럭(Reference Clock)보다 약 16배 빠른 312MHz의 Clock을 생성한다. 상기 312MHz 클럭은, 상기 클럭 생성 모듈(540)로 입력된다. 즉, 312MHz 클럭은 GSM/GPRS 규격에서 필요로 하는 클럭을 생성하는 상기 클럭 생성 모듈(540)의 마스터 클럭으로 사용된다. 이러한 통작을 통해 WCDMA에서 필요한 클럭(26MHz)를 비롯하여 디지털 인터페이스를 담당하는 모듈인 LVDS와 각종 코어(ARM, DSP, Memory)를 위한 클럭을 생성한다. That is, a reference clock of 19.2 MHz is provided to the second PLL 531 to generate a signal of a basic clock used in GSM / GPRS. The second PLL 531 generates a clock of 312 MHz that is about 16 times faster than the reference clock. The 312 MHz clock is input to the clock generation module 540. That is, the 312 MHz clock is used as the master clock of the clock generation module 540 which generates the clock required by the GSM / GPRS standard. This operation generates clocks required for WCDMA (26MHz), as well as clocks for LVDS, the module responsible for the digital interface, and various cores (ARM, DSP, Memory).

상술한 바와 같이, 본 실시예에 따른 모뎀은 복수의 PLL을 구비하므로, 불필 요한 전력 낭비를 방지하기 위해 상기 PLL의 활성화여부를 제어할 수 있다. 즉, 서비스 영역(Service Area)에 따라 WCDMA 인터페이스 또는 GSM/GPRS가 선택되면, 제공되는 서비스에 따라 동작할 필요가 없는 PLL은 제어신호(PLLRSTN0,1)에 의해 오프(Off)되어 불필요한 전력 소모를 방지한다. 즉, WCDMA 서비스 영역에 위치하는 경우 PLLRSTN1의 제어에 의해 상기 제1 PLL(521)은 파워 절약 모드(Power Save Mode) 등을 포함하는 비 활성화 모드로 전환한다. 멀티 모드(Multi-Mode)를 지원하는 경우는 어느 하나의 모드(Mode)를 초기 설정(Default)으로하고 사용하는 것이 바람직하므로, WCDMA 모드의 경우는 제2 PLL(531)를 파워 절약 모드로 사용 할 수 있으나, GSM Mode 모드의 경우는 각종 코어에 대한 지속적인 클럭 공급을 위해 모든 PLL을 동작시키는 것이 매우 바람직하다. 즉, 이동 단말이 GSM/GPRS 서비스 영역에 위치하는 경우 상기 제1 PLL(521)과 상기 제2 PLL(531)이 모두 동작 하는 것이 바람직하다. 따라서 본 실시예에 따른 모뎀 및 이동 단말은 WCDMA 시스템을 기본으로 동작하는 경우에 더욱 유리한 효과가 있다. As described above, since the modem according to the present embodiment includes a plurality of PLLs, it is possible to control whether the PLLs are activated to prevent unnecessary power waste. That is, if the WCDMA interface or GSM / GPRS is selected according to the service area, the PLL which does not need to operate according to the provided service is turned off by the control signal PLLRSTN0,1 to reduce unnecessary power consumption. prevent. That is, when located in the WCDMA service area, the first PLL 521 switches to an inactive mode including a power save mode or the like under the control of PLLRSTN1. In the case of supporting multi-mode, it is preferable to use one of the modes as the default (Default). In the case of the WCDMA mode, the second PLL 531 is used as the power saving mode. In the GSM mode mode, however, it is highly desirable to operate all PLLs in order to provide a continuous clock for various cores. That is, when the mobile terminal is located in the GSM / GPRS service area, it is preferable that both the first PLL 521 and the second PLL 531 operate. Therefore, the modem and the mobile terminal according to the present embodiment have a more advantageous effect when operating based on the WCDMA system.

이하, 상기 모뎀(500)이 상술한 듀얼모드 AFE(560)를 통해 RFIC와 데이터 통신을 수행하는 경우를 설명한다. Hereinafter, the case where the modem 500 performs data communication with the RFIC through the dual mode AFE 560 described above.

이 경우는 도 4와 같은 환경에서 클럭에 대한 설정(Configuration)이 이루어지는 경우이다. 이 경우에, WCDMA RFIC와 GSM/GPRS를 지원하는 GSM RFIC는 디지털 또는 아날로그 인터페이스를 통하여 데이터 통신을 수행할 수 있다. 서로 다른 인터페이스를 선택적으로 사용하기 위해 상기 듀얼모드 AFE(560)를 사용하는 것이 바람직하다. In this case, the clock is configured in the environment as shown in FIG. 4. In this case, the WCDMA RFIC and the GSM RFIC supporting GSM / GPRS may perform data communication through a digital or analog interface. It is desirable to use the dual mode AFE 560 to selectively use different interfaces.

만약 상기 듀얼모드 AFE(560)를 통해 상기 모뎀(500)과 통신하는 RFIC(510)가 디지털 인터페이스를 지원하는 경우, RFIC(510)와 모뎀(500)은 디지털 인터페이스를 통해 통신을 한다. If the RFIC 510 communicating with the modem 500 through the dual mode AFE 560 supports a digital interface, the RFIC 510 and the modem 500 communicate through the digital interface.

즉, 상기 듀얼 모드 AFE(560)가 19.2Mhz의 클럭소스 만을 지원하는 경우에는, 비록 상기 듀얼 모드 AFE(560)를 통해 클럭을 수신하더라도, 상기 모뎀(500)에서는 도 3의 동작과 동일한 동작이 수행된다. 즉, 각 주파수 제어 모듈이 기준 클럭을 제어하여 각 인터페이스 규격이 요구하는 기본 클럭 주파수를 생성한다. 이 경우, 상기 RFIC(510)는 안테나에서 수신한 아날로그 신호를 상기 듀얼모드 AF(560)를 통해 디지털 신호로 변환하여 상기 모뎀(500)에 전달한다. 결과적으로 RFIC(510)와 모뎀(500)은 디지털 인터페이스를 통해 통신을 하며, 모뎀 내에서 도 3과 같은 동작이 수행된다. That is, when the dual mode AFE 560 supports only a clock source of 19.2 MHz, even though the dual mode AFE 560 receives a clock, the same operation as that of FIG. 3 is performed in the modem 500. Is performed. That is, each frequency control module controls the reference clock to generate the basic clock frequency required by each interface specification. In this case, the RFIC 510 converts the analog signal received from the antenna into a digital signal through the dual mode AF 560 and transmits the analog signal to the modem 500. As a result, the RFIC 510 and the modem 500 communicate through a digital interface, and the operation shown in FIG. 3 is performed in the modem.

상술한 바와 같이. 디지털 인터페이스를 지원하는 RFIC와 모뎀(500)간은 디지털 통신을 할 수 있다. 만약 디지털 RFIC 인터페이스를 사용하는 경우, LVDS 모듈이 모뎀(500)내에 송/수신을 위해 미리 구현되어야 하며, 상기 RFIC(510) 내에도 디지털 인터페이스를 위한 모듈(예를 들어, LVDS 인터페이스 로직(Logic))이 구현되어야 한다. 이러한 요구사항을 만족하지 못하는 RFIC를 사용하여 이동 단말을 사용하는 경우에는 상기 모뎀(500)에 구비되는 디지털 인터페이스를 사용하지 않고, 기존과 같은 아날로그 RFIC 인터페이스를 사용 할 수 있어야 한다. 이를 위해, 본 발명은 상기 듀얼 모드 AFE(560)를 사용한다. 상기 듀얼 모드 AFE(560)는 디지털 인터페이스 뿐만 아니라 아날로그 인터페이스를 지원한다. 이를 통해 상기 RFIC(510)로부터 수신되는 아날로그 신호를 변환하여 상기 모뎀(510)에 제공한다. As mentioned above. The RFIC supporting the digital interface and the modem 500 may perform digital communication. If a digital RFIC interface is used, the LVDS module must be implemented in advance for transmission / reception in the modem 500, and the module for the digital interface (eg, LVDS interface logic) in the RFIC 510 is also included. ) Should be implemented. When using a mobile terminal using an RFIC that does not meet these requirements, it should be possible to use the analog RFIC interface as before, without using the digital interface provided in the modem 500. To this end, the present invention uses the dual mode AFE 560. The dual mode AFE 560 supports an analog interface as well as a digital interface. Through this, the analog signal received from the RFIC 510 is converted and provided to the modem 510.

이하, 상기 듀얼 모드 AFE(560)를 통하여 기준 클럭을 수신하되, 종래와는 다른 클럭의 기준 클럭을 수신하는 경우를 설명한다. Hereinafter, a case in which a reference clock is received through the dual mode AFE 560 but a reference clock of a different clock from the related art will be described.

예를 들어, 상기 모뎀(500)이 종래처럼 19.2MHz의 기준 클럭을 수신하지 않고, 다름 클럭의 신호(예를 들어, GSM/GPRS에서 사용하는 26MHz의 기준 클럭)을 수신하는 경우에 문제가 발생할 수 있다. 즉, 복수의 기준 클럭을 사용하는 경우에 대비하여 상기 모뎀(500)의 설계를 변경하는 것이 바람직하다. 즉, 본 실시예에 따른 상기 상기 듀얼 모드 AFE(560)는 단순히 특정한 주파수 만을 제공하는 발진기(예를 들어, 종래의 TCXO)처럼 구성되지 않고, 19.2Mhz의 기본 클럭이외에도 GSM/GPRS에서 사용되는 26Mhz의 클럭을 직접적으로 지원할 수 있다. 이 경우, 상기 모뎀(500)은 상기 제2 PLL(531)을 동작시키지 않고도 상기 모뎀(500) 외부에 위치하는 RFIC(510)와 모뎀(500) 간의 인터페이스가 가능하여야 한다. 따라서, 이러한 경우 상기 제2 PLL(531)은 제어신호(PLLRSTN1)에 의해 전력 절약 모드와 같은 비활성 모드로 전환한다. 이 경우, 상기 제2 먹스(532)는 상기 제2 PLL(531)을 선택하지 않고 외부에서 제공되는 26Mhz의 클럭을 선택하는 것이 바람직하다. 이 경우 상기 제2 먹스(532)는 제어신호(PLLBYPSN1)의 제어에 의해 출력을 선택한다. 만약 상기 제어신호에 따라 상기 제2 먹스가 26Mhz의 클럭을 선택하는 경우, 도 4에 도시된 바와 같이 상기 제2 주파수 제어 모듈(530)의 출력은 26Mhz의 클럭이 된다. 상술한 바와 같이 제2 주파수 제어 모듈에서 외부에서 공부하는 클럭을 그대로 통과시키는 경우, 즉 우회(bypass)시키는 경우에는 상기 클럭 생성 모듈(540)의 코어들 로 입력되는 코어 클럭(core cloack)을 상기 제1 주파수 제어 모듈의 출력으로 설정해야 한다. 즉 특정한 하나의 주파수 제어 모듈이 외부의 클럭을 우회시키는 경우 나머지 하나의 주파수 제어 모듈의 출력을 코어 클럭으로 사용하기 위해 선택하는 제어신호와 그 제어신호에 따라 동작하는 먹스가 필요하다. 도 3 및 도 4의 일례에서는 CK_SEL에 의해 주파수 제어 모듈의 출력을 선택하고, 상기 CK_SEL에 의해 제어되는 제3 먹스(550)에 의해 상기 주파수 제어 모듈의 출력이 코어 클럭으로 사용된다. For example, a problem may occur when the modem 500 does not receive a reference clock of 19.2 MHz as in the prior art, but receives a signal of another clock (for example, a reference clock of 26 MHz used by GSM / GPRS). Can be. That is, it is preferable to change the design of the modem 500 in preparation for using a plurality of reference clocks. That is, the dual mode AFE 560 according to the present embodiment is not configured as an oscillator (for example, a conventional TCXO) that merely provides a specific frequency, and 26Mhz used in GSM / GPRS in addition to the basic clock of 19.2 MHz Can support the clock directly. In this case, the modem 500 should be able to interface between the RFIC 510 and the modem 500 located outside the modem 500 without operating the second PLL 531. Therefore, in this case, the second PLL 531 switches to an inactive mode such as a power saving mode by the control signal PLLRSTN1. In this case, it is preferable that the second mux 532 selects a clock of 26 Mhz provided from the outside without selecting the second PLL 531. In this case, the second mux 532 selects the output by controlling the control signal PLLBYPSN1. If the second mux selects a clock of 26 MHz according to the control signal, as shown in FIG. 4, the output of the second frequency control module 530 becomes a clock of 26 MHz. As described above, when the clock that is externally studied in the second frequency control module is passed as it is, that is, when bypassing, the core clock inputted to the cores of the clock generation module 540 is stored. Must be set to the output of the first frequency control module. That is, when a specific frequency control module bypasses an external clock, a control signal selected to use the output of the other frequency control module as a core clock and a mux operating according to the control signal are required. In the example of FIGS. 3 and 4, the output of the frequency control module is selected by CK_SEL, and the output of the frequency control module is used as the core clock by the third mux 550 controlled by the CK_SEL.

결론적으로, 본 실시예에서 사용하는 듀얼 모드 AFE는 아날로그 인터페이스 및 디지털 인터페이스를 지원하는 RFIC와 모뎀 간의 인터페이스를 지원한다. 또한, 본 실시예에 따른 이동 단말 시스템과 그에 따른 모뎀은, WCDMA 및 GSM/GPRS 규격에서 필요하는 기준 클럭을 모두 공급하도록 설계된다. 또한, 상기 모뎀은 외부에서 클럭 소스가 존재하더라도 상기 모뎀에 위치하는 각 코어가 요구하는 다양한 클럭을 유연하게 지원할 수 있다. In conclusion, the dual mode AFE used in this embodiment supports an interface between an RFIC and a modem supporting an analog interface and a digital interface. In addition, the mobile terminal system and the modem according to the present embodiment are designed to supply all the reference clocks required by the WCDMA and GSM / GPRS standards. In addition, the modem can flexibly support various clocks required by each core located in the modem even if a clock source exists externally.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의한다. Those skilled in the art through the above description can be seen that various changes and modifications can be made without departing from the spirit of the present invention. Therefore, the technical scope of the present invention is not limited to the contents described in the detailed description of the specification but by the claims.

본 발명은 다양한 규격을 지원하는 이동 단말을 위한 장치를 제안한다. 즉, WCDMA 및 GSM/GPRS등의 복수 규격을 지원하는 PLL의 제어 등을 위한 모뎀과 이동 단말을 제안한다. 본 발명에 따라 다양한 규격에 따르는 RFIC를 자유로이 사용할 수 있다. 또한, 본 발명에 따라 소비 전력을 효율적으로 제어할 수 있다. 본 발명을 통해 이동 단말을 개발하는 개발자는 특정 RFIC 인터페이스 만을 사용해야 RFIC 종속성의 문제를 해결할 수 있다. 이를 통해 개발자는 RFIC의 적용에 따른 개발 위험을 크게 줄일 수 있는 유리한 효과가 있다. The present invention proposes an apparatus for a mobile terminal supporting various standards. That is, a modem and a mobile terminal for controlling a PLL supporting multiple standards such as WCDMA and GSM / GPRS are proposed. According to the present invention, RFICs conforming to various standards can be freely used. In addition, the power consumption can be efficiently controlled according to the present invention. A developer developing a mobile terminal through the present invention can solve the problem of RFIC dependency only by using a specific RFIC interface. This has the beneficial effect that developers can greatly reduce the development risk associated with the application of RFIC.

Claims (10)

복수의 통신 규격을 지원하는 이동 단말을 위한 모뎀에 있어서, In the modem for a mobile terminal supporting a plurality of communication standards, 외부로부터 제공되는 클럭을 특정한 제1 통신 규격에 따라 제어하는 제1 주파수 제어 모듈;A first frequency control module for controlling a clock provided from the outside according to a specific first communication standard; 외부로부터 제공되는 클럭을 특정한 제2 통신 규격에 따라 제어하는 제2 주파수 제어 모듈; 및A second frequency control module for controlling a clock provided from the outside according to a specific second communication standard; And 상기 제1 주파수 제어 모듈 및 제2 주파수 제어 모듈의 출력 중 어느 하나를 선택하여 상기 모뎀 상의 특정한 모듈로 입력시키는 제1 선택 모듈을 포함하되, 상기 제2 주파수 제어 모듈에 상기 제2 통신 규격에 따른 기본 클럭 주파수(Base Clock Frequency)의 신호가 입력되는 경우, 상기 제1 선택 모듈은, 상기 제1 주파수 제어 모듈의 출력을 선택하는,And a first selection module for selecting one of the outputs of the first frequency control module and the second frequency control module and inputting the selected module to a specific module on the modem, the second frequency control module according to the second communication standard. When a signal of a base clock frequency is input, the first selection module selects an output of the first frequency control module. 복수의 통신 규격을 지원하는 이동 단말을 위한 모뎀. Modem for mobile terminals supporting multiple communication standards. 제1항에 있어서, The method of claim 1, 상기 제1 주파수 제어 모듈은, PLL(Phase Locked Loop) 회로를 포함하는 것을 The first frequency control module may include a phase locked loop (PLL) circuit. 특징으로 하는 복수의 통신 규격을 지원하는 이동 단말을 위한 모뎀.Modem for a mobile terminal that supports a plurality of communication standards characterized in that. 제2항에 있어서, 3. The method of claim 2, 상기 PLL 회로는, 제어 신호에 의해 활성화 여부가 결정되는 것을 The PLL circuit determines that activation is determined by a control signal. 특징으로 하는 복수의 통신 규격을 지원하는 이동 단말을 위한 모뎀.Modem for a mobile terminal that supports a plurality of communication standards characterized in that. 제2항에 있어서, 3. The method of claim 2, 상기 제1 주파수 제어 모듈은, 외부로부터 제공되는 클럭 및 상기 PLL 회로에 의한 클럭 중 어느 하나를 선택하는 제2 선택 모듈을 포함하는 것을 The first frequency control module includes a second selection module for selecting any one of a clock provided from the outside and a clock by the PLL circuit. 특징으로 하는 복수의 통신 규격을 지원하는 이동 단말을 위한 모뎀.Modem for a mobile terminal that supports a plurality of communication standards characterized in that. 제1항에 있어서, The method of claim 1, 상기 제1 선택 모듈은, 상기 이동 단말이 위치하는 영역의 통신 규격에 따라 출력을 선택하는 것을 The first selection module selects an output according to a communication standard of an area where the mobile terminal is located. 특징으로 하는 복수의 통신 규격을 지원하는 이동 단말을 위한 모뎀.Modem for a mobile terminal that supports a plurality of communication standards characterized in that. 제1항에 있어서, The method of claim 1, 상기 제1 주파수 제어 모듈 및 제2 주파수 제어 모듈은, 동일한 외부 클럭을 수신하는 것을 The first frequency control module and the second frequency control module is configured to receive the same external clock. 특징으로 하는 복수의 통신 규격을 지원하는 이동 단말을 위한 모뎀.Modem for a mobile terminal that supports a plurality of communication standards characterized in that. 제1항에 있어서, The method of claim 1, 상기 제1 주파수 제어 모듈 및 제2 주파수 제어 모듈은, LDVS(Low Voltage Differential Signals) 규격에 따라 외부 무선주파수 집적회로(RFIC)와 데이터 통신을 수행하는 것을 The first frequency control module and the second frequency control module perform data communication with an external radio frequency integrated circuit (RFIC) according to a low voltage differential signals (LDVS) standard. 특징으로 하는 복수의 통신 규격을 지원하는 이동 단말을 위한 모뎀.Modem for a mobile terminal that supports a plurality of communication standards characterized in that. 삭제delete 제1항에 있어서, The method of claim 1, 상기 이동 단말이 상기 제1 통신 규격에 따른 영역에 위치하는 경우, When the mobile terminal is located in the area according to the first communication standard, 상기 제2 주파수 제어 모듈은, 전력 절약 모드로 진입하고, The second frequency control module enters a power saving mode, 상기 제1 선택 모듈은, 상기 제1 주파수 제어 모듈의 출력을 선택하는 것을The first selection module selects an output of the first frequency control module. 특징으로 하는 복수의 통신 규격을 지원하는 이동 단말을 위한 모뎀.Modem for a mobile terminal that supports a plurality of communication standards characterized in that. 제1항에 있어서, The method of claim 1, 상기 제1 주파수 제어 모듈 및 제2 주파수 제어 모듈은, 외부 무선주파수 집적회로(RFIC)의 인터페이스에 따라 아날로그 신호를 디지털 신호로 변환하는 AFE (Analog Front End)와 데이터 통신을 수행하는 것을The first frequency control module and the second frequency control module perform data communication with an analog front end (AFE) for converting an analog signal into a digital signal according to an interface of an external radio frequency integrated circuit (RFIC). 특징으로 하는 복수의 통신 규격을 지원하는 이동 단말을 위한 모뎀.Modem for a mobile terminal that supports a plurality of communication standards characterized in that.
KR1020060047662A 2006-05-26 2006-05-26 Modem for mobile station supporting a plurality of communication standards KR101216092B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060047662A KR101216092B1 (en) 2006-05-26 2006-05-26 Modem for mobile station supporting a plurality of communication standards

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060047662A KR101216092B1 (en) 2006-05-26 2006-05-26 Modem for mobile station supporting a plurality of communication standards

Publications (2)

Publication Number Publication Date
KR20070113845A KR20070113845A (en) 2007-11-29
KR101216092B1 true KR101216092B1 (en) 2012-12-26

Family

ID=39091604

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060047662A KR101216092B1 (en) 2006-05-26 2006-05-26 Modem for mobile station supporting a plurality of communication standards

Country Status (1)

Country Link
KR (1) KR101216092B1 (en)

Also Published As

Publication number Publication date
KR20070113845A (en) 2007-11-29

Similar Documents

Publication Publication Date Title
KR102450296B1 (en) Device including digital interface with mixture of synchronous and asynchronous communication, digital processing system including the same, and method of digital processing performed by the same
US7751274B2 (en) Extended synchronized clock
US6639454B2 (en) Multiple circuit blocks with interblock control and power conservation
US20190213164A1 (en) Mobile device and interfacing method thereof
US9825755B2 (en) Configurable clock tree
KR100766656B1 (en) Serial radio frequency to baseband interface with programmable clock
US20010048635A1 (en) Device and method for generating clock signals from a single reference frequency signal and for synchronizing data signals with a generated clock
KR20160143159A (en) Power Gating Control Circuit For Controlling Stably Data Restoring
US8437727B2 (en) Signal processing device, mobile communication terminal device, and wireless communication system
US8135363B2 (en) Method and system for an integrated circuit supporting auto-sense of voltage for drive strength adjustment
US20090249088A1 (en) Semiconductor apparatus including power management integrated circuit
US8495409B2 (en) Host controller, semiconductor device and method for setting sampling phase
KR101216092B1 (en) Modem for mobile station supporting a plurality of communication standards
KR101994847B1 (en) Phase locked loop, integrated circuit chip and test system including the same
US10303237B2 (en) Phase lock loop bypass for board-level testing of systems
KR20060052932A (en) Serial radio frequency to baseband interface with power control
US6925575B2 (en) Selectable clocking synchronization of a parallel-to-serial converter and memory
KR20030010467A (en) Semiconductor integrated circuit device
US20030085768A1 (en) Phase locked loop reconfiguration
KR20040038599A (en) Transceiver module
CN108345350B (en) System on chip, semiconductor system, and clock signal output circuit
US6798257B1 (en) Method and apparatus for providing multiple clock signals on a chip using a second PLL library circuit connected to a buffered reference clock output of a first PLL library circuit
CN108268086B (en) Semiconductor device, semiconductor system, and method of operating semiconductor device
CN114357923A (en) AI SoC chip and starting method thereof
JP2004349819A (en) Radio communication card

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151124

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee