KR101184892B1 - Method For Fabricating Thin Film Transistor - Google Patents
Method For Fabricating Thin Film Transistor Download PDFInfo
- Publication number
- KR101184892B1 KR101184892B1 KR1020050043562A KR20050043562A KR101184892B1 KR 101184892 B1 KR101184892 B1 KR 101184892B1 KR 1020050043562 A KR1020050043562 A KR 1020050043562A KR 20050043562 A KR20050043562 A KR 20050043562A KR 101184892 B1 KR101184892 B1 KR 101184892B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- thin film
- film transistor
- electrode
- mold
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 35
- 239000010409 thin film Substances 0.000 title claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 238000005192 partition Methods 0.000 claims abstract description 29
- 239000004205 dimethyl polysiloxane Substances 0.000 claims abstract description 27
- 235000013870 dimethyl polysiloxane Nutrition 0.000 claims abstract description 27
- 229920000435 poly(dimethylsiloxane) Polymers 0.000 claims abstract description 27
- 230000004888 barrier function Effects 0.000 claims abstract description 21
- 239000011368 organic material Substances 0.000 claims abstract description 16
- 229920001940 conductive polymer Polymers 0.000 claims abstract description 14
- 239000002861 polymer material Substances 0.000 claims abstract description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 claims abstract description 11
- 239000010408 film Substances 0.000 claims abstract description 9
- 238000007639 printing Methods 0.000 claims abstract description 6
- 239000011248 coating agent Substances 0.000 claims abstract 2
- 238000000576 coating method Methods 0.000 claims abstract 2
- 230000001678 irradiating effect Effects 0.000 claims abstract 2
- 229920002635 polyurethane Polymers 0.000 claims description 5
- 239000004814 polyurethane Substances 0.000 claims description 5
- 229920003986 novolac Polymers 0.000 claims description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 239000001257 hydrogen Substances 0.000 claims description 2
- 229910052739 hydrogen Inorganic materials 0.000 claims description 2
- 239000000463 material Substances 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 238000009832 plasma treatment Methods 0.000 claims description 2
- CXQXSVUQTKDNFP-UHFFFAOYSA-N octamethyltrisiloxane Chemical compound C[Si](C)(C)O[Si](C)(C)O[Si](C)(C)C CXQXSVUQTKDNFP-UHFFFAOYSA-N 0.000 description 21
- 238000004987 plasma desorption mass spectroscopy Methods 0.000 description 21
- 238000000206 photolithography Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000009281 ultraviolet germicidal irradiation Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000007641 inkjet printing Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000009969 flowable effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920000172 poly(styrenesulfonic acid) Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229940005642 polystyrene sulfonic acid Drugs 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 소스/드레인 전극 사이의 격벽을 프린팅 방법으로 형성하고 상기 격벽을 이용하여 한번의 잉크젯(inkjet) 방법으로 소스/드레인 전극을 일괄적으로 형성함으로써 공정을 간소화하고자 하는 박막트랜지스터의 제조방법에 관한 것으로서, 기판 상에 유기물질을 도포하고 소프트 몰드로 프린팅하여 격벽을 형성하는 단계와, 상기 격벽의 상부 표면에 패턴이 없는 PDMS(polydimethyl siloxane) 몰드를 콘택시킨 후, UV를 조사하여 상기 격벽의 상부 표면을 극소수화시키는 단계와, 상기 격벽 상부에서 전도성 고분자 물질을 떨어뜨려 소스전극 및 드레인 전극을 형성하는 단계와, 상기 소스전극 및 드레인 전극 상부에 반도체층을 형성하는 단계와, 상기 반도체층을 포함한 전면에 게이트 절연막을 형성하는 단계와, 상기 소스전극 및 드레인 전극 사이에 위치하도록 상기 게이트 절연막 상에 게이트 전극을 형성하는 단계를 포함한다.The present invention provides a method for manufacturing a thin film transistor, which is intended to simplify the process by forming a partition between the source / drain electrodes by a printing method and collectively forming the source / drain electrodes by a single inkjet method using the partition. The present invention relates to forming a barrier rib by coating an organic material on a substrate and printing the same by using a soft mold, and contacting a patternless polydimethyl siloxane (PDMS) mold on the upper surface of the barrier rib, and then irradiating UV to the substrate. Minimizing an upper surface, forming a source electrode and a drain electrode by dropping a conductive polymer material on the partition wall, forming a semiconductor layer on the source electrode and the drain electrode, and including the semiconductor layer Forming a gate insulating film on the front surface, and positioned between the source electrode and the drain electrode Forming a gate electrode on the gate insulating film to form a gate electrode.
격벽, 비노광공정, 잉크젯 Bulkhead, non-exposure process, inkjet
Description
도 1은 일반적인 탑-게이트형 박막트랜지스터를 나타낸 단면도.1 is a cross-sectional view showing a typical top-gate type thin film transistor.
도 2a 내지 도 2e는 본 발명을 설명하기 위한 공정단면도.Figures 2a to 2e is a cross-sectional view for explaining the present invention.
도 3은 본 발명의 실시예를 설명하기 위한 그래프.3 is a graph for explaining an embodiment of the present invention.
*도면의 주요 부분에 대한 부호설명* Explanation of symbols on the main parts of the drawings
111 : 기판 150 : 격벽 111
160 : 소프트몰드 161 : PDMS몰드 160: soft mold 161: PDMS mold
170 : 잉크젯 기수 171 : 도전성 고분자물질 170: inkjet base 171: conductive polymer material
본 발명은 박막트랜지스터(TFT ; Thin Film Transistor)의 제조방법에 관한 것으로, 특히 소스/드레인 전극 사이의 격벽을 잉크젯(inkjet) 방법으로 형성함으로써 공정을 간소화하고자 하는 박막트랜지스터의 제조방법에 관한 것이다.BACKGROUND OF THE
통상, 박막트랜지스터(TFT ; Thin Film Transistor)는 이미지 표시용 디스플레이에서 스위칭 소자로 사용되는 것으로, 가장 일반적으로 응용되는 분야로는 랩탑 컴퓨터의 디스플레이인 액티브 매트릭스 액정 디스플레이(AMLCD)가 있다. In general, a thin film transistor (TFT) is used as a switching element in a display for image display, and the most commonly applied field is an active matrix liquid crystal display (AMLCD) which is a display of a laptop computer.
액티브 매트릭스 디스플레이의 경우, 박막트랜지스터는 수직 교차되어 단위 화소영역을 정의하는 게이트 배선 및 데이터 배선의 교차 지점에 형성되어 상기 단위 화소영역에 대해 전류를 온(on) 또는 오프(off)로 스위칭하는 역할을 하는데, 보다 구체적으로, 온 상태인 경우에는 전류가 흘러 특정 단위 화소영역과 관련된 커패시터를 원하는 전압까지 충전(charge)시키고, 오프 상태인 경우에는 단위 화소영역이 다음에 어드레싱(addressing)될 때까지 충전 상태를 유지하도록 한다. In the case of an active matrix display, the thin film transistor is vertically intersected and formed at the intersection of the gate wiring and the data wiring defining the unit pixel region, and serves to switch current on or off for the unit pixel region. More specifically, in the on state, current flows to charge a capacitor associated with a specific unit pixel region to a desired voltage, and in the off state, until the unit pixel region is addressed next. Keep it charged.
이 때, 전압 레벨은 단위 화소영역에 상응하는 액정을 통하여 투과되는 광량을 결정하여 그레이 레벨(gray level)을 결정한다.At this time, the voltage level determines the gray level by determining the amount of light transmitted through the liquid crystal corresponding to the unit pixel region.
이러한, 박막트랜지스터의 구조는 소스와 게이트가 한 평면상에 놓이는 코플레너(coplanar)형과 다른 평면상에 놓이는 스태거드(staggered)형의 두 종류가 있으며, 상기 스태거드형 TFT는 게이트가 소스와 드레인의 밑에 놓인 역-스태거드(inverted staggered)형과 게이트가 소스와 드레인 보다 위에 있는 정상-스태거(normal staggered)형으로 다시 구별할 수 있는데, 전자를 버텀-게이트(bottom-gate)형 TFT라고 하고 후자를 탑-게이트(top-gate)형 TFT라고 한다. The thin film transistor has two types of structures, a coplanar type in which a source and a gate are in one plane, and a staggered type in a different plane, and the staggered TFT has a gate source. The inverted staggered type underneath and the drain and the normal staggered type above the source and drain can be distinguished again. The electrons are bottom-gated. The latter is called a top-gate TFT.
여기서, 탑-스태거드형 TFT는, 도 1에 도시된 바와 같이, 격벽(50)에 의해 분리형성된 소스전극(S) 및 드레인 전극(D)과, 상기 소스/드레인 전극(S/D) 상부에 형성된 반도체층(14)과, 상기 반도체층(14)을 포함한 전면에 형성된 게이트 절연막(13)과, 상기 소스전극(S)과 드레인 전극(D) 사이에 위치하도록 상기 게이트 절연막(13) 상부에 형성된 게이트 전극(G)으로 구성된다. Here, as shown in FIG. 1, the top-staggered TFT includes a source electrode S and a drain electrode D formed by the
그러나, 상기와 같은 TFT를 형성하기 위해서는 약 250℃ 내지 400 ℃ 사이의 공정 처리 온도가 요구된다. However, in order to form such a TFT, a process treatment temperature between about 250 ° C and 400 ° C is required.
예를 들어, 게이트 절연막(13) 및 반도체층(14)은 통상 플라즈마 강화형 화학 증기 증착(PECVD:plasma enhanced chemical vapor depostion) 방법에 의해 증착되는데, 이 경우 증착 온도가 약 250 ℃를 초과한다. 이러한, 고온 공정을 견디기 위해 내열성이 우수한 유리를 기판으로 사용하고는 있는데, 무겁고 깨지기 쉬워 공정이 까다롭고 또한, 이동성(mobility)이 낮다는 단점이 있다.For example, the
이러한 문제점을 극복하고자 무게가 가볍고 충격에 잘 견디며 유연성을 큰 디스플레이를 만들기 위해 플렉시블(flexible)한 기판에 대한 연구가 활발한데, 최근 유리 기판 대신에 플라스틱 기판으로 대체하고 있는 추세이다.In order to overcome these problems, studies on flexible substrates to make a display that is light in weight, resistant to shock, and have a large flexibility are being actively conducted, and recently, plastic substrates are being replaced instead of glass substrates.
그러나, 플라스틱 기판은 통상 유리의 10 배에 해당하는 열팽창 계수(coefficient of thermal expansion: CTE)를 가지기 때문에, 약 150℃ 이하의 저온에서만 공정이 이루어져야 한다.However, since plastic substrates usually have a coefficient of thermal expansion (CTE) that is 10 times that of glass, the process should only be performed at low temperatures of about 150 ° C or less.
그러기 위해서는 전극층, 반도체층, 각종 절연막이 저온 공정에 적합한 유기물질로 형성하여야 하는 것이 필수적이다. To this end, it is essential that the electrode layer, the semiconductor layer, and various insulating films be formed of an organic material suitable for a low temperature process.
다만, 소스/드레인 전극을 형성하기 위해서는 유기물질의 흐름성을 방지하고 패턴의 형태를 유지하도록 하기 위해서 소스전극과 드레인 전극 사이에 격벽을 더 구비하여야 하는데, 상기 격벽을 형성하기 위해서는 포토리소그래피 (photolithography) 기술을 적용하여 패터닝한다. However, in order to form the source / drain electrodes, a barrier rib must be further provided between the source electrode and the drain electrode to prevent the flow of organic material and maintain the pattern shape. To form the barrier rib, photolithography ) Pattern by applying technology.
포토리소그래피 기술은 어떤 특정한 포토 레지스트(photo-resist)가 빛을 받으면 화학반응을 일으켜서 성질이 변화하는 원리를 이용한 것으로, 구체적으로, 기 판 상에 필름을 증착하고 그 위에 포토 레지스트를 도포하는 단계와, 자외선 파장을 이용하여 상기 포토 레지스트를 선택적으로 노광(exposure)하는 단계와, 노광된 포토 레지스트를 현상(develop)하는 단계와, 현상된 포토 레지스트를 마스크로 하여 상기 필름을 식각하는 단계와, 상기 포토 레지스트를 박리하는 단계로 이루어진다.Photolithography technology uses the principle that a certain photo-resist undergoes a chemical reaction when the photo-resist receives light to change its properties. Specifically, the method includes depositing a film on a substrate and applying photoresist thereon; Selectively exposing the photoresist using ultraviolet wavelengths, developing the exposed photoresist, etching the film using the developed photoresist as a mask, and Peeling off the photoresist.
그러나, 종래기술에 의한 박막트랜지스터의 제조방법은 다음과 같은 문제점이 있다. However, the manufacturing method of the thin film transistor according to the prior art has the following problems.
즉, 유기물질로 소스 전극과 드레인 전극을 형성하는 경우 흐름성을 방지하고 일정한 패턴 형태로 고정시키기 위해서 격벽을 형성하는데, 격벽을 형성하기 위해서 포토리소그래피 기술을 적용하였다. That is, when the source electrode and the drain electrode are formed of an organic material, barrier ribs are formed to prevent flowability and to be fixed in a predetermined pattern form, and photolithography technology is applied to form barrier ribs.
그러나, 상기 포토리소그래피 기술은 일련의 복잡한 과정을 수행하여야 하므로 그 과정이 복잡하고 번거롭다. 또한, 각종장비를 갖추어야 하므로, 장비가 차지하는 면적이 넓어지고 공정시간 및 공정비용도 많이 소비된다는 문제점이 있다. However, the photolithography technique is complicated and cumbersome because it has to perform a series of complicated processes. In addition, since various equipments must be provided, the area occupied by the equipment is wide, and there is a problem in that process time and process cost are also consumed.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해, 소스/드레인 전극 사이의 격벽을 프린팅 방법으로 형성하고 상기 격벽을 이용하여 한번의 잉크젯(inkjet) 방법으로 소스/드레인 전극을 일괄적으로 형성함으로써 공정을 간소화하고 공정단가를 낮추고자 하는 박막트랜지스터의 제조방법을 제공하는데 그 목적이 있다.Accordingly, the present invention is to solve the above problems, by forming the barrier rib between the source / drain electrode by the printing method and by forming the source / drain electrode collectively by one inkjet method using the barrier rib An object of the present invention is to provide a method for manufacturing a thin film transistor, which is intended to simplify the process and reduce the process cost.
상기와 같은 목적을 달성하기 위한 본 발명에 의한 박막트랜지스터의 제조방법은 기판 상에 유기물질을 도포하고 소프트 몰드로 프린팅하여 격벽을 형성하는 단계와, 상기 격벽의 상부 표면을 극소수화시키는 단계와, 상기 격벽 상부에서 전도성 고분자 물질을 떨어뜨려 소스전극 및 드레인 전극을 형성하는 단계와, 상기 소스전극 및 드레인 전극 상부에 반도체층을 형성하는 단계와, 상기 반도체층을 포함한 전면에 게이트 절연막을 형성하는 단계와, 상기 소스전극 및 드레인 전극 사이에 위치하도록 상기 게이트 절연막 상에 게이트 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.Method of manufacturing a thin film transistor according to the present invention for achieving the above object is to form a barrier rib by applying an organic material on the substrate and printing with a soft mold, minimizing the upper surface of the barrier rib, and Forming a source electrode and a drain electrode by dropping a conductive polymer material on the barrier rib, forming a semiconductor layer on the source electrode and the drain electrode, and forming a gate insulating film on the entire surface including the semiconductor layer; And forming a gate electrode on the gate insulating layer to be positioned between the source electrode and the drain electrode.
이하, 첨부된 도면을 통해 본 발명에 의한 박막트랜지스터의 제조방법을 살펴보면 다음과 같다.Hereinafter, a manufacturing method of a thin film transistor according to the present invention will be described with reference to the accompanying drawings.
먼저, 도 2a에 도시된 바와 같이, 기판에 형성하고자 하는 패턴에 대응하는 특정 위치에 오목홈이 기형성되어 있는 소프트 몰드(soft mold, 160)를 준비하고, 기판(111) 상에 절연특성을 가지는 유기물질을 일정두께로 도포한다. 이후, 상기 소프트 몰드(160)를 기판(111)에 접촉하여 오목홈에 흐름성 있는 유기물질이 유입되어 충진되도록 한다. 즉, 소프트 몰드의 양각부분의 유기물질이 오목홈(음각부분)으로 이동 유입된다. First, as illustrated in FIG. 2A, a
이어서, 소프트 몰드(160)를 씌운 상태에서 상기 유기물질에 열을 가하여 어느 정도 단단한 굳기를 가지도록 가경화시킨 후, 상기 소프트 몰드(160)를 떼어내어 격벽(150)을 형성한다. 상기 소프트 몰드를 떼어낸 후에는, 상기 격벽을 완전경화시킨다.Subsequently, heat is applied to the organic material in a state in which the
이때, 상기 소프트 몰드(160)는 PDMS(polydimethyl siloxane), 폴리우레탄(polyurethane) 또는 노볼락(novolac) 재질로 형성된 것을 사용할 수 있는데, PDMS 몰드를 사용하는 경우에는 PDMS의 특성상 PDMS 몰드와 접촉한 표면이 극소수화된다. In this case, the
이와같이, 소프트 몰드(160)로서 PDMS 몰드를 사용한 경우에는, 격벽의 전체 표면을 친수화시켜 후공정에서 형성될 전도성 고분자 물질과의 접촉 특성이 좋도록 할 필요가 있다. 격벽을 친수화시키기 위해서는 격벽의 전체 표면에 대해 수소 혹은 산소를 이용하여 플라즈마 처리를 한다. As such, when the PDMS mold is used as the
PDMS 몰드 이외에 폴리우레탄, 노블락 몰드를 사용하여 격벽을 형성한 경우에는 격벽이 극소수화되지 않으므로 친수화과정을 생략한다. In the case where the partition wall is formed by using a polyurethane or a no-block mold other than the PDMS mold, the partition wall is not minimized so that the hydrophilization process is omitted.
다음, 도 2b에 도시된 바와 같이, 격벽(150)의 상부표면을 극소수화 처리하기 위해서 PDMS 몰드(161)를 격벽 표면에 접촉시킨다. 이때, PDMS 몰드(161)는 일정한 패턴(오목홈)이 없는 것을 사용한다. 이와같이, 격벽 상부표면이 극소수화되면, 이후 전도성 고분자 물질이 격벽 상부표면에 잔재하는 것을 방지하여 전도성 고분자 물질이 격벽을 중심으로 완전 분리되도록 할 수 있다. Next, as shown in FIG. 2B, the
이때, 상기 PDMS 몰드 콘택시, 고온분위기를 조성하거나 또는 UV를 조사하여 극소수화 효과를 향상시킨다. 고온 분위기는 100℃에서 30분동안 유지시켜 주고, UV조사는 PDMS 몰드를 격벽상부에 접촉시킨 상태에서 PDMS 몰드 상부에서 해준다. At this time, during the PDMS mold contact, to form a high-temperature atmosphere or UV irradiation to improve the miniaturization effect. The high temperature atmosphere is maintained at 100 ° C. for 30 minutes, and UV irradiation is performed on top of the PDMS mold while the PDMS mold is in contact with the partition wall.
이로써, 격벽의 상부 표면은 극소수화되고, 격벽의 나머지 표면은 친수화된 상태를 유지하게 된다. As a result, the upper surface of the partition wall is minimized, and the remaining surface of the partition wall remains hydrophilic.
다음, 도 2c에 도시된 바와 같이, 격벽(150) 상부에서 잉크젯 기구(170)를 사용하여 전도성 고분자 물질을 떨어뜨려준다. 상기 전도성 고분자 물질은 PEDOT/PSS(poly(3,4-ethylenedioxythiophene) doped with polystyrene sulfonic acid) 등을 사용한다. Next, as illustrated in FIG. 2C, the conductive polymer material is dropped on the
그러면, 도 2d 및 도 2e에 도시된 바와 같이, 전도성 고분자 물질이 상기 격벽을 중심으로 분할되어 소스전극(S) 및 드레인 전극(D)이 된다. 극소수화 처리된 격벽 상부표면에는 전도성 고분자 물질이 남지 않고 격벽과 격벽 사이의 공간으로 전도성 고분자 물질이 흐르게 됨으로써 한번의 잉크젯팅으로 소스전극 및 드레인 전극을 동시에 형성하게 된다. Then, as illustrated in FIGS. 2D and 2E, the conductive polymer material is divided around the barrier rib to form the source electrode S and the drain electrode D. FIG. The conductive polymer material flows into the space between the barrier ribs and the barrier ribs without leaving the conductive polymer material on the upper surface of the barrier rib that has been miniaturized to simultaneously form the source electrode and the drain electrode by one inkjetting.
도 3은 기판에 PDMS 몰드를 콘택했을 경우 UV조사여부에 따른 PDMS콘택영향을 나타낸 것으로, 접촉각은 유기물질이 기판에 접촉하는 각도를 나타내며, 몰드 사용횟수는 PDMS를 기판에 콘택시킨 횟수를 나타낸다. 3 shows a PDMS contact effect according to whether UV irradiation is made when the PDMS mold is contacted to the substrate. The contact angle indicates an angle at which the organic material contacts the substrate, and the number of times of use of the mold indicates the number of times the PDMS is contacted to the substrate.
먼저, 기판에 PDMS 몰드를 콘택시키고 UV를 조사하지 않은 경우(UV의 세기 0mW/Cm2), 유기물질이 기판에 접촉하는 각도를 살펴보면 PDMS몰드를 기판에 콘택시키지 않은 경우에 비해 콘택시킨 경우의 접촉각이 상승된 것을 볼 수 있는데, 기판과 유기물질의 접촉각이 작다는 말은 기판이 극소수화되지 않았다는 의미이고, 기판과 유기물질의 접촉각이 크다는 말은 기판이 극소수화되었다는 의미이다. First, when the PDMS mold is contacted to the substrate and not irradiated with UV (intensity of UV 0mW / Cm 2 ), the angle at which the organic material contacts the substrate is compared with the case where the PDMS mold is not contacted with the substrate. It can be seen that the contact angle is increased. A small contact angle between the substrate and the organic material means that the substrate is not miniaturized, and a large contact angle between the substrate and the organic material means that the substrate is minimized.
그리고, 기판에 PDMS 몰드를 콘택시키고 UV를 50mW/Cm2의 세기로 조사한 경우, 유기물질이 기판에 접촉하는 각도를 살펴보면 UV를 조사하지 않은 경우에 비해 서 접촉각이 상승함을 확인할 수 있다. When the PDMS mold is contacted to the substrate and irradiated with UV at an intensity of 50 mW / Cm 2 , the angle of contact of the organic material to the substrate can be seen to increase the contact angle compared with the case where the UV is not irradiated.
즉, 기판에 PDMS 몰드를 기판에 콘택시킬 때 UV를 조사하는 경우 기판의 극소수화가 향상됨을 알 수 있다. 그리고, PDMS 몰드의 사용횟수에 따라 기판과 유기물질의 접촉각이 크게 변화하지 않는 것으로 보아 PDMS 몰드의 사용횟수를 늘려도 기판의 극소수화에 큰 영향을 주지 않음을 알 수 있다. That is, it can be seen that the miniaturization of the substrate is improved when the UV irradiation when the PDMS mold contacts the substrate to the substrate. In addition, since the contact angle between the substrate and the organic material does not change significantly depending on the number of times of use of the PDMS mold, it can be seen that increasing the number of times of use of the PDMS mold does not significantly affect the miniaturization of the substrate.
상기와 같이, 격벽의 상부 표면을 소수화처리하고 그 위로 한번의 잉크젯팅(inkjetting)으로 양쪽 영역을 채우는 기술로서 소스/드레인 전극을 형성한 후에는, 상기 소스/드레인 전극을 포함한 영역에 반도체층을 형성한다. 그리고, 상기 반도체층(14)을 포함한 전면에 형성된 게이트 절연막(13)과, 상기 소스전극(S)과 드레인 전극(D) 사이에 위치하도록 상기 게이트 절연막(13) 상부에 형성된 게이트 전극(G)으로 형성함으로써 박막트랜지스터를 완성한다. As described above, after the source / drain electrodes are formed by hydrophobizing the upper surface of the partition and filling both regions with one inkjetting thereon, the semiconductor layer is applied to the region including the source / drain electrodes. Form. The
한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.On the other hand, the present invention described above is not limited to the above-described embodiment and the accompanying drawings, it is possible that various substitutions, modifications and changes within the scope without departing from the technical spirit of the present invention. It will be apparent to those of ordinary skill in Esau.
상기와 같은 본 발명에 의한 박막트랜지스터의 제조방법은 다음과 같은 효과가 있다.The method of manufacturing a thin film transistor according to the present invention as described above has the following effects.
첫째, 소스/드레인 전극 사이의 격벽을 프린팅 방법으로 형성함으로써 종래에 격벽을 형성하기 위한 포토리소그피 기술을 수행하지 않아도 되므로 공정이 간 소해지고 노광장비와 같은 고가의 장비를 채용하지 않아도 되므로 공정 단가가 낮아진다. First, by forming the partition wall between the source and drain electrodes by the printing method, it is not necessary to perform the photolithography technique for forming the partition wall in the past, thus simplifying the process and eliminating the need for expensive equipment such as exposure equipment. Becomes lower.
둘째, 상기 격벽 표면을 극소수화 처리하여 한번의 잉크젯(inkjet) 방법으로 고분자 도전성 물질을 떨어뜨림으로써, 상기 격벽을 중심으로 분리되도록 하여 소스/드레인 전극을 일괄적으로 형성할 수 있게 된다. Second, by minimizing the surface of the barrier rib to drop the polymer conductive material by a single inkjet method, the barrier rib may be separated from the barrier rib so that the source / drain electrodes may be collectively formed.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050043562A KR101184892B1 (en) | 2005-05-24 | 2005-05-24 | Method For Fabricating Thin Film Transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050043562A KR101184892B1 (en) | 2005-05-24 | 2005-05-24 | Method For Fabricating Thin Film Transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060121404A KR20060121404A (en) | 2006-11-29 |
| KR101184892B1 true KR101184892B1 (en) | 2012-09-20 |
Family
ID=37707146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050043562A KR101184892B1 (en) | 2005-05-24 | 2005-05-24 | Method For Fabricating Thin Film Transistor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101184892B1 (en) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100763837B1 (en) * | 2006-07-18 | 2007-10-05 | 삼성전기주식회사 | Manufacturing method of printed circuit board |
| KR101479996B1 (en) | 2008-02-21 | 2015-01-08 | 삼성디스플레이 주식회사 | Method for manufacturing display device |
| KR101532058B1 (en) | 2008-09-26 | 2015-06-29 | 삼성디스플레이 주식회사 | Insulating film pattern for fabricating thin film trarnsistor, method of fabricating the same, and method of fabricating thin film trasistor substrate using the same |
| KR101050695B1 (en) * | 2008-12-15 | 2011-07-20 | 한국전자통신연구원 | Manufacturing method of transistor for biosensor |
| KR101286526B1 (en) * | 2012-01-20 | 2013-07-19 | 동아대학교 산학협력단 | Thin film transistor and manufacturing method thereof |
| KR102132225B1 (en) * | 2013-12-26 | 2020-07-09 | 엘지디스플레이 주식회사 | Mask for forming organic layer, method for fabricating the same and method for fabricating flexible organic luminescence emitted diode device using the same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040029382A1 (en) * | 2001-03-09 | 2004-02-12 | Takeo Kawase | Pattering method |
-
2005
- 2005-05-24 KR KR1020050043562A patent/KR101184892B1/en active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040029382A1 (en) * | 2001-03-09 | 2004-02-12 | Takeo Kawase | Pattering method |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060121404A (en) | 2006-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101184892B1 (en) | Method For Fabricating Thin Film Transistor | |
| KR100832873B1 (en) | Self-aligned organic thin film transistor and fabrication method thereof | |
| US8372731B2 (en) | Device fabrication by ink-jet printing materials into bank structures, and embossing tool | |
| CN101000947B (en) | Method for manufacturing semiconductor device | |
| US7384814B2 (en) | Field effect transistor including an organic semiconductor and a dielectric layer having a substantially same pattern | |
| JP2007067390A (en) | Manufacturing method of semiconductor device and manufacturing apparatus of semiconductor device | |
| KR20020001737A (en) | Method of manufacturing a transistor | |
| KR100692445B1 (en) | Method of forming multilayer interconnection structure, method of manufacturing circuit board, and method of manufacturing device | |
| US6921679B2 (en) | Electronic device and methods for fabricating an electronic device | |
| KR100571037B1 (en) | Thin Film Transistor Device Manufacturing Method | |
| KR101104248B1 (en) | self aligned field effect transistor structure | |
| US20160141530A1 (en) | Semiconductor element and semiconductor element manufacturing method | |
| US8143670B2 (en) | Self aligned field effect transistor structure | |
| TWI469224B (en) | Organic thin film transistor and fabricating the same | |
| KR20090045884A (en) | Self-aligned organic thin film transistor and fabrication method thereof | |
| JP5066848B2 (en) | Thin film transistor manufacturing method | |
| EP2351115B1 (en) | Method for the formation of an electronic device | |
| KR20070069057A (en) | Method of manufacturing semiconductor device, semiconductor device and electronic appratus therefore | |
| JP2005285830A (en) | Method for forming gate insulating film, process for fabricating thin-film transistor, and the thin-film transistor | |
| JP4501444B2 (en) | Method of forming wiring structure in transistor and method of manufacturing field effect transistor | |
| KR100974885B1 (en) | Thin film transistor and manufacturing method thereof | |
| KR101070408B1 (en) | method for forming self aligned field effect transistor structure | |
| WO2012008203A1 (en) | Method of manufacturing tft using photosensitive applying-type electrode material | |
| KR100723289B1 (en) | The thin film transistor and method of manufacturing the same | |
| KR100943449B1 (en) | Method of gate dielectric formation using low temperature curing and method for manufacturing organic thin film transistor using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20150818 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20160816 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20170816 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20180816 Year of fee payment: 7 |