KR101170764B1 - Method for manufacturing Multi-layer circuit board - Google Patents

Method for manufacturing Multi-layer circuit board Download PDF

Info

Publication number
KR101170764B1
KR101170764B1 KR1020060111952A KR20060111952A KR101170764B1 KR 101170764 B1 KR101170764 B1 KR 101170764B1 KR 1020060111952 A KR1020060111952 A KR 1020060111952A KR 20060111952 A KR20060111952 A KR 20060111952A KR 101170764 B1 KR101170764 B1 KR 101170764B1
Authority
KR
South Korea
Prior art keywords
circuit board
interlayer connection
connection hole
forming
hole
Prior art date
Application number
KR1020060111952A
Other languages
Korean (ko)
Other versions
KR20070082492A (en
Inventor
후미히코 마츠다
Original Assignee
니폰 메크트론 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니폰 메크트론 가부시키가이샤 filed Critical 니폰 메크트론 가부시키가이샤
Publication of KR20070082492A publication Critical patent/KR20070082492A/en
Application granted granted Critical
Publication of KR101170764B1 publication Critical patent/KR101170764B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H05K1/116Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 미세하고 고밀도의 실장이 가능한 회로를 형성할 수 있는 다층 회로기판을 제공하는 동시에, 그와 같은 다층 회로기판을 저가이면서 안정적으로 제조하는 방법을 제공하는 것으로, 내층 코어기판에 외층 빌드업층을 적층하고 층간접속구멍에 의해 접속한 다층 회로기판에 있어서, 상기 내층 코어기판에 설치된 상기 층간접속구멍의 수용랜드(6)를 구성하는 도체의 두께가, 상기 층간접속구멍 부분을 제외한 상기 내층 코어기판의 배선패턴의 도체의 두께보다 두꺼운 것을 특징으로 하는 다층 회로기판 및 그 제조방법에 관한 것이다.The present invention provides a multilayer circuit board capable of forming a fine and high-density circuit and at the same time provides a method for manufacturing such a multilayer circuit board at low cost and stably. In the multilayer circuit board which is laminated and connected by the interlayer connection hole, the thickness of the conductor constituting the receiving land 6 of the interlayer connection hole provided in the inner layer core substrate is the inner layer core except the interlayer connection hole portion. A multilayer circuit board and a method for manufacturing the same are characterized in that they are thicker than the thickness of the conductor of the wiring pattern of the board.

다층 회로기판 Multilayer circuit board

Description

다층 회로기판 제조방법{Method for manufacturing Multi-layer circuit board}Method for manufacturing Multi-layer circuit board

도 1은 본 발명의 실시예 1에 따른 다층 회로기판의 구조를 나타내는 단면도이다.1 is a cross-sectional view showing the structure of a multilayer circuit board according to Embodiment 1 of the present invention.

도 2는 본 발명의 실시예 1에 따른 다층 회로기판의 제조방법을 나타내는 단면공정도이다.2 is a cross-sectional process diagram showing a method for manufacturing a multilayer circuit board according to the first embodiment of the present invention.

도 3은 본 발명의 실시예 1에 따른 다층 회로기판의 제조방법을 나타내는 단면공정도이다.3 is a cross-sectional process diagram showing a method for manufacturing a multilayer circuit board according to the first embodiment of the present invention.

도 4는 본 발명의 실시예 1에 따른 다층 회로기판의 제조방법을 나타내는 단면공정도이다.4 is a cross-sectional process diagram showing a method for manufacturing a multilayer circuit board according to the first embodiment of the present invention.

도 5는 종래방법에 따른 다층 회로기판의 제조방법을 나타내는 단면공정도이다.5 is a cross-sectional process diagram showing a method for manufacturing a multilayer circuit board according to a conventional method.

도 6은 종래방법에 따른 다층 회로기판의 제조방법을 나타내는 단면공정도이다.6 is a cross-sectional process diagram showing a method for manufacturing a multilayer circuit board according to a conventional method.

도 7은 종래방법에 따른 다층 회로기판의 제조방법을 나타내는 단면공정도이다.7 is a cross-sectional process diagram showing a method for manufacturing a multilayer circuit board according to a conventional method.

**주요 도면부호의 부호설명**** Description of Major Reference Codes **

1: 가요성 절연 베이스재 2,3: 동박1: flexible insulation base material 2, 3: copper foil

4: 층간접속구멍 5: 수용랜드 형성부4: interlayer connection hole 5: receiving land forming portion

6: 부분 도금용 레지스트층 7: 전해도금피막6: Resist layer for partial plating 7: Electrolytic plating film

8: 쓰루홀 랜드 9: 배선패턴8: Through Hole Land 9: Wiring Pattern

10: 수용랜드부 11: 폴리이미드필름10: land receiving part 11: polyimide film

12: 접착재 13: 커버레이12: Adhesive 13: Coverlay

14: 양면 코어기판 15: 가요성 절연 베이스재14: double-sided core board 15: flexible insulating base material

16: 개구 17: 컨포멀 마스크16: opening 17: conformal mask

18: 접착제 19: 층간접속구멍18: adhesive 19: interlayer connection hole

20: 전해도금피막 21: 외층의 패턴20: electroplated coating 21: pattern of the outer layer

22: 가용성 케이블부22: fusible cable section

본 발명은 빌드업형 다층 회로기판 및 그 제조방법에 관한 것으로, 특히 빌드업층 배선패턴을 미세화하는 다층 회로기판 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a buildup type multilayer circuit board and a method for manufacturing the same, and more particularly, to a multilayer circuit board for miniaturizing a buildup layer wiring pattern and a method for manufacturing the same.

근래, 전자기기의 소형화 및 고기능화가 점점 촉진되어, 그로 인해 회로기판에 대한 고밀도화의 요구가 높아지고 있다. In recent years, miniaturization and high functionalization of electronic devices have been increasingly promoted, thereby increasing the demand for higher density of circuit boards.

그래서, 고밀도 실장을 실현하기 위하여, 양면 혹은 다층 플렉시블 회로기판을 코어기판으로 하고, 1~2층 정도의 빌드업층을 양면 혹은 한쪽 면에 가지는 빌드 업형 다층 플렉시블 회로기판도 실용화되고 있다(예를 들어, 일본특허공개 2004-200260호 공보).Therefore, in order to realize high-density mounting, a build-up type multilayer flexible circuit board having a double-sided or multilayer flexible circuit board as a core substrate and having one or two build-up layers on both sides or one side has also been put into practical use (for example, , Japanese Patent Application Laid-Open No. 2004-200260).

하지만, 상술한 빌드업형 다층 플렉시블 회로기판은, 고밀도 실장을 반드시 쉽게는 이룰 수 없다는 문제가 있다. 즉, 빌드업층과 내층의 양면 코어기판을 전기적으로 접속하는 바닥을 가지는 도통부, 이른바 비아홀로 내층 코어기판의 회로와 가장 바깥층의 회로를 전기적으로 접속할 때, 비아홀의 깊이가 깊어짐에 따라, 각 구성부재의 두께 방향의 열팽창에 의한 비아 도통부가 파괴되거나, 도금 피막 형성공정에서 도금액이 바닥부에서 체류하기 쉬워져서, 두께를 충분히 얻을 수 없다는 문제가 있다.However, the build-up type multilayer flexible circuit board described above has a problem that high density mounting cannot be easily achieved. That is, when the conductive portion having the bottom electrically connecting the build-up layer and the inner double-sided core board is electrically connected between the circuit of the inner core board and the circuit of the outermost layer through the so-called via holes, the depths of the via holes are increased. There is a problem that the via conduction portion due to thermal expansion in the thickness direction of the member is broken, or the plating liquid easily stays at the bottom portion in the plating film forming step, and thus the thickness cannot be sufficiently obtained.

그래서, 전기적 신뢰성을 확보하기 위하여 비아홀 벽면의 도금 두께를 두껍게 하게 되어, 가장 바깥층 도체층의 두께가 두꺼워져 버리고 미세회로의 형성이 어려워져, 고밀도 실장에 대한 요구를 만족시키기가 어려워진다.Therefore, in order to secure electrical reliability, the thickness of the via hole wall is thickened, the thickness of the outermost conductor layer becomes thick, and the formation of the microcircuit becomes difficult, making it difficult to satisfy the demand for high density mounting.

도 5는 종래의 다층 회로기판의 제조방법을 나타내는 단면공정도로서, 먼저 도 5의 (1)에 나타내는 바와 같이, 폴리이미드 등의 가요성(可撓性) 절연 베이스재(151)(여기서는, 두께 25㎛의 폴리이미드)의 양면에 두께 8㎛의 동박(152, 153)을 가지는, 이른바 양면 동장적층판에 대하여, 층간접속구멍(154)을 NC 드릴 등으로 형성하는 동시에, 층간접속구멍(154)과 그 주변부를 제외하고 부분 도금용 레지스트층(155)을 형성한다.FIG. 5 is a cross-sectional process diagram showing a conventional method for manufacturing a multilayer circuit board. First, as shown in FIG. 5 (1), a flexible insulating base material 151 such as polyimide (here, thickness An interlayer connection hole 154 is formed by an NC drill or the like for the so-called double-sided copper clad laminate having copper foils 152 and 153 having a thickness of 8 μm on both sides of a 25 μm polyimide), and an interlayer connection hole 154 The partial plating resist layer 155 is formed except for a portion thereof.

이어서, 도 5의 (2)에 나타내는 바와 같이, 층간접속구멍(154)에 도전화 처리와 이에 이어지는 전해 도금처리에 의해 10㎛ 정도의 전해도금피막(156)을 형성 하여 층간 접속로를 완성한다. 지금까지의 공정으로 관통형 도통부인 쓰루홀이 형성된다. 이와 같이 양면의 도통부에만 도금피막을 형성하고, 배선패턴을 형성하는 영역의 동박 위에는 도금피막을 형성하지 않는 구성은, 배선패턴을 위한 도전층을 얇게 구성할 수 있기 때문에, 미세회로를 형성하는데 바람직하다.Subsequently, as shown in FIG. 5 (2), an electroplating film 156 of about 10 µm is formed by the conduction treatment followed by the electrolytic plating treatment in the interlayer connection hole 154 to complete the interlayer connection path. . Through-holes, through-holes are formed in the conventional process. In this way, the plated film is formed only on the conductive portions on both sides, and the plated film is not formed on the copper foil in the region where the wiring pattern is formed. Therefore, since the conductive layer for the wiring pattern can be made thin, a fine circuit is formed. desirable.

이어서, 도 5의 (3)에 나타내는 바와 같이, 양면의 배선패턴을 포토패브리케이션(photo-fabrication) 방법에 의해 형성하기 위한 레지스트층의 형성, 노광, 현상, 에칭, 레지스트층 박리 등의 일련의 공정에 의해, 쓰루홀 랜드(157)를 포함하는 배선패턴(158)을 형성한다.Subsequently, as shown in FIG. 5 (3), a series of series of resist layer formation, exposure, development, etching, resist layer peeling and the like for forming the wiring patterns on both sides by a photo-fabrication method By the process, the wiring pattern 158 including the through hole land 157 is formed.

이어서, 도 5의 (4)에 나타내는 바와 같이, 예를 들어, 12㎛ 두께의 폴리이미드 필름(160)을 두께 20㎛의 아크릴?에폭시 등의 접착재(159)를 사용하여 접착하여, 커버레이(161)를 형성한다.Subsequently, as shown in Fig. 5 (4), for example, the polyimide film 160 having a thickness of 12 μm is adhered using an adhesive material such as acrylic or epoxy having a thickness of 20 μm and covered with a coverlay ( 161 is formed.

양면에 커버레이(161)를 접착하기 위해서는, 회로간격이나 층간접속구멍으로 기포가 혼입하는 것을 방지하기 위하여, 진공 프레스, 진공 라미네이터 등을 사용하여 접착된다.In order to bond the coverlay 161 to both surfaces, it is adhered using a vacuum press, a vacuum laminator, or the like, in order to prevent bubbles from entering into the circuit gap or the interlayer connection hole.

지금까지의 공정으로 양면형 코어기판(162)을 얻는다.The double-sided core substrate 162 is obtained by the above processes.

그 후, 도 6의 (5)에 나타내는 바와 같이, 폴리이미드 등의 가요성 절연 베이스재(163)(여기서는 두께 25㎛의 폴리이미드)의 한쪽 면에 두께 12㎛의 동박을 가지는, 이른바 일면 동장적층판의 동박에 대하여, 레지스트층의 형성, 노광, 현상, 에칭, 레지스트층의 박리 등의 일련의 공정에 의한 포토패브리케이션 방법에 의해, 레이저 가공에 의해 수지를 제거하여 바닥을 가지는 층간접속구멍을 형성하기 위한 개구(164)를 형성하여, 레이저의 차광용 컨포멀마스크(165)로 하는 동시에, 양면 코어기판(162)에 빌드업하기 위한 접착제(166)에 의해 양면 코어기판(162)에 적층 접착한다. 접착제(166)로서는 로우플로우 타입의 프리프레그, 본딩시트 등의 유출이 적은 것이 바람직하다.Then, as shown to (5) of FIG. 6, what is called one-side copper field which has copper foil of thickness 12micrometer on one surface of flexible insulating base materials 163 (here, polyimide of thickness 25micrometer), such as a polyimide With respect to the copper foil of the laminated board, the interlayer connection hole having a bottom is removed by laser processing by a photofabrication method by a series of processes such as formation of a resist layer, exposure, development, etching, and peeling of a resist layer. The opening 164 for forming is formed, and it is made into the light shielding conformal mask 165 of a laser, and is laminated | stacked on the double-sided core board 162 by the adhesive 166 for building up on the double-sided core board 162. Glue. The adhesive 166 is preferably one having a low outflow such as a low flow type prepreg and a bonding sheet.

이어서, 도 6의 (6)에 나타내는 바와 같이, 상기 공정에서 제작한 컨포멀 마스크(165)를 사용하여 레이저 가공을 하여 층간접속구멍(167)을 형성한다. 레이저 가공법은 UV-YAG 레이저, 탄산 레이저, 엑시머 레이저 등을 선택할 수 있다.Next, as shown in FIG. 6 (6), the interlayer connection hole 167 is formed by laser processing using the conformal mask 165 produced at the said process. As the laser processing method, a UV-YAG laser, a carbonic acid laser, an excimer laser, or the like can be selected.

이어서, 도 6의 (7)에 나타내는 바와 같이, 도전화 처리와 이에 이어지는 전해도금처리에 의해, 층간 접속을 위한 25~30㎛ 정도의 두께를 가지는 전해 도금 피막(168)을 형성하고, 바닥을 가지는 비아홀에 의한 층간 접속로를 형성한다.Subsequently, as shown in FIG. 6 (7), an electrolytic plating film 168 having a thickness of about 25 to 30 μm for interlayer connection is formed by conduction treatment and subsequent electroplating treatment. The branches form an interlayer connection path by via holes.

이어서, 도 7의 (8)에 나타내는 바와 같이, 외층의 패턴(169)을 통상의 포토패브리케이션 방법에 의해 형성한다. 그 후, 필요에 따라 포토솔더레지스트층의 형성, 땜납도금, 니켈도금, 금도금 등의 표면처리를 실시하고, 외형가공을 함으로써 다층 회로기판을 얻는다.Subsequently, as shown in FIG. 7 (8), the pattern 169 of the outer layer is formed by a normal photofabrication method. Thereafter, if necessary, a photo solder resist layer is formed, solder plating, nickel plating, gold plating, and the like are subjected to surface treatment to form a multilayer circuit board.

상술한 바와 같이, 12㎛ 두께의 동박 위에 25~30㎛ 정도 전해도금을 하면, 외층의 총도체 두께가 37~42㎛가 되어, 회로피치 100㎛의 미세패턴을 수율좋게 형성하는 것이 어렵기 때문에, 고밀도 실장에 대한 요구를 만족시킬 수 없다.As described above, when electroplating is performed on a copper foil having a thickness of 12 µm to about 25 to 30 µm, the total conductor thickness of the outer layer becomes 37 to 42 µm, and it is difficult to form fine patterns with a circuit pitch of 100 µm with good yield. However, it cannot satisfy the demand for high density mounting.

이와 같이 종래의 방법에서는, 빌드업층과 내층의 양면 코어기판을 전기적으로 접속하는 비아홀의 접속신뢰성을 확보하기 위하여 필요한 빌드업층의 비아홀 도 금두께가 두꺼워져, 미세회로의 형성이 어렵게 되고 고밀도 실장에 대한 요구를 만족시킬 수 없다. 이 때문에, 고밀도실장이 가능한 다층 회로기판을 저가이면서 안정적으로 제조하는 방법이 요구되고 있다.As described above, in the conventional method, the via hole of the build-up layer, which is necessary for securing the connection reliability of the via-hole electrically connecting the build-up layer and the double-sided core board of the inner layer, also has a thick gold thickness, making it difficult to form a microcircuit and Can not meet the demand. For this reason, there is a demand for a method of manufacturing a multilayer circuit board capable of high density mounting at low cost and stably.

본 발명은 상술한 점을 고려하여 이루어진 것으로, 미세하고 고밀도의 실장이 가능한 회로를 형성할 수 있는 다층 회로기판을 제공하는 동시에, 그와 같은 다층 회로기판을 저가이면서 안정적으로 제조하는 방법을 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made in consideration of the above-described points, and provides a multilayer circuit board capable of forming a circuit capable of fine and high density mounting, and at the same time, provides a method of manufacturing such a multilayer circuit board at low cost and stably. For the purpose of

상기 목적을 달성하기 위하여, 본 발명에서는,
플렉시블한 내층 코어기판에 외층 빌드업층을 적층하고 층간접속구멍에 의해 접속한 다층 회로기판의 제조방법에 있어서,
a) 가요성 절연 베이스재의 양면에 동박을 가지는, 양면 동장적층판을 준비하고, 쓰루홀을 형성하는 공정,
b) 상기 쓰루홀과 그 주변부 및 이후 공정에서 형성되는 비아홀의 바닥부에 위치하는 회로기판의 층간접속부에 부분 도금하는 공정,
c) 상기 양면 동장적층판에 있어서 동박을 포토패브리케이션(photo-fabrication) 방법에 의해 처리하여 배선패턴을 형성하고, 또한 상기 층간접속부에 상기 배선패턴의 두께보다 두꺼운 수용랜드를 형성하는 공정,
d) 평활성이 있는 열기판을 가지는 프레스 장치로 커버레이를 부착하여, 내층 코어기판을 제조하는 공정,
e) 일면형 동장적층판에서의 상기 층간접속구멍을 형성하는 부위에, 천공용 개구를 형성한 상기 외층 빌드업층의 베이스 절연수지측을 상기 내층 코어기판과 마주보게 하여, 접착재를 통하여 상기 내층 코어기판에 적층하여 적층 회로기재를 형성하는 공정,
f) 상기 적층 회로기재에 대해, 상기 개구를 사용한 레이저 가공에 의하여 천공하고, 상기 수용랜드에 도달하는 바닥이 있는 층간접속구멍을 형성하는 공정, 및
g) 상기 층간접속구멍에 도전화처리 및 전해도금을 하여 비아홀을 형성하는 공정을 구비한 것을 특징으로 하는 다층 회로기판의 제조방법을 제공하고 있다.
In order to achieve the above object, in the present invention,
In the manufacturing method of the multilayer circuit board which laminated | stacked the outer layer buildup layer on the flexible inner core board, and connected by the interlayer connection hole,
a) a process of preparing a double-sided copper clad laminate having copper foil on both sides of the flexible insulating base material and forming a through hole,
b) partially plating the interlayer connecting portion of the circuit board positioned at the bottom of the through hole and its periphery and the via hole formed in a subsequent process;
c) a step of forming a wiring pattern by treating copper foil by a photo-fabrication method in the double-sided copper clad laminate, and forming a receiving land thicker than the thickness of the wiring pattern in the interlayer connection portion;
d) attaching the coverlay with a press apparatus having a smooth hot plate, to produce an inner layer core substrate,
e) A base insulating resin side of the outer layer build-up layer having a perforation opening is formed to face the inner core board in a portion of the one-side copper-clad laminate to face the inner core board through an adhesive material. Laminating to to form a laminated circuit board,
f) perforating the laminated circuit substrate by laser processing using the opening to form a bottomed interlayer connection hole reaching the receiving land, and
g) a method of manufacturing a multilayer circuit board, comprising the step of forming a via hole by conducting a conductive treatment and electroplating on the interlayer connection hole.

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

이하, 첨부도면을 참조하여 본 발명의 실시예를 설명한다.Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.

(실시예 1)(Example 1)

도 1은 본 발명의 실시예 1에 따른 다층 회로기판의 구조를 나타내는 개념적인 단면구성도이다. 이 실시예 1은 내층의 양면 코어기판(14)에 대하여 일면의 외층 회로기판을 적층하고, 내층 회로와 빌드업한 외층 회로기판의 회로를 바닥이 있는 비아홀로 접합하는 구성이다.1 is a conceptual cross-sectional view showing the structure of a multilayer circuit board according to a first embodiment of the present invention. In the first embodiment, the outer layer circuit board of one surface is laminated on the inner double-sided core board 14, and the inner circuit and the circuit of the outer layer circuit board built up are joined by a bottomed via hole.

이 다층 회로기판에서는 내층 회로기판 및 외층 회로기판이 가요성을 가지는 플렉시블 회로기판용 소재를 사용하고 있어, 플렉시블한 내층의 양면 기판의 일부가 다층부의 외부로 연장되어 케이블부를 구성하는 플렉시블 다층 회로기판으로 되어 있다.In this multilayer circuit board, an inner circuit board and an outer circuit board are made of a flexible circuit board material having flexibility, and a part of the flexible inner layer double-sided board is extended to the outside of the multilayer part to form a cable part. It is.

그리고, 이 실시예 1의 특징은, 내층 회로기판의 회로와 외층 회로기판의 회로를 전기적으로 접속하는 비아홀의 수용랜드부(10)에 전해도금피막(7)이 형성되어 있다는 점에 있다.The feature of the first embodiment is that the electroplating film 7 is formed in the receiving land portion 10 of the via hole for electrically connecting the circuit of the inner circuit board and the circuit of the outer circuit board.

도 2는 본 발명의 실시예 1에 따른 다층 회로기판의 제조방법을 나타내는 단면공정도이다. 이 실시예 1에서는 도 1에 나타낸 플렉시블 다층 회로기판을 제조예로서 채용하여 설명한다.2 is a cross-sectional process diagram showing a method for manufacturing a multilayer circuit board according to the first embodiment of the present invention. In the first embodiment, the flexible multilayer circuit board shown in Fig. 1 is employed as an example of production.

먼저, 폴리이미드 등의 가요성 절연 베이스재(1)(여기서는, 두께 25㎛의 폴리이미드)의 도시한 상하양면에 두께 8㎛의 동박(2, 3)을 가지는, 이른바 양면 동장적층판을 준비한다. 이 때, 동박은 굴곡성이 뛰어난 압연 동박 혹은 특수전해 동박이 바람직하다.First, what is called a double-sided copper clad laminated board which has copper foils 2 and 3 of thickness 8micrometer in the upper and lower surfaces shown in flexible insulating base material 1 (here, polyimide of thickness 25micrometer), such as polyimide, is prepared. . At this time, the copper foil is preferably a rolled copper foil or a special electrolytic copper foil having excellent flexibility.

이어서 도 2의 (1)에 나타내는 바와 같이, 이 양면 동장적층판에 층간접속구멍(4)을 NC 드릴 등으로 형성한다. 더욱이, 층간접속구멍(4)과 그 주변부, 및 후공정에서 형성되는 층간접속용구멍의 바닥부에 위치하는 비아홀 수용랜드 형성부(5)를 제외하고, 부분 도금용 레지스트층(6)을 형성한다.Subsequently, as shown in FIG. 2 (1), the interlayer connection hole 4 is formed in this double-sided copper clad laminate with an NC drill or the like. Furthermore, except for the via hole receiving land forming portion 5 located at the bottom of the interlayer connection hole 4 and its periphery and the interlayer connection hole formed in a later step, the partial plating resist layer 6 is formed. do.

이어서, 도 2의 (2)에 나타내는 바와 같이, 층간접속구멍(4) 및 수용랜드부(5)에 도전화 처리와 그에 이어지는 전해 도금처리에 의해 10㎛ 정도의 전해도금피막(7)을 형성하여 층간접속구멍으로 한다. 이 때, 수용랜드부(5)의 도체두께를 두껍게 구성한다. 지금까지의 공정으로 관통형 도통부인 쓰루홀이 형성된다.Subsequently, as shown in FIG. 2 (2), an electroplating film 7 having a thickness of about 10 μm is formed in the interlayer connection hole 4 and the receiving land portion 5 by a conduction treatment followed by an electrolytic plating treatment. To form an interlayer connection hole. At this time, the conductor thickness of the accommodation land portion 5 is made thick. Through-holes, through-holes are formed in the conventional process.

이어서, 양면 배선패턴을 포토패브리케이션 방법에 의해 형성하기 위한 레지스트층의 형성, 노광, 현상, 에칭, 레지스트층 박리 등의 일련의 공정을 실시하여, 도 2의 (3)에 나타내는 쓰루홀 랜드(8)를 포함하는 배선패턴(9) 및 수용랜드부(10)를 형성한다.Subsequently, a series of processes, such as formation, exposure, development, etching, and resist layer peeling, of forming a resist layer for forming a double-sided wiring pattern by a photofabrication method are performed, and through-hole land shown in FIG. The wiring pattern 9 and the receiving land portion 10 including the 8 are formed.

이어서, 도 2의 (4)에 나타내는 바와 같이, 예를 들어 12㎛ 두께의 폴리이미 드 필름(11)을 두께 20㎛의 아크릴?에폭시 등의 접착재(12)를 사용하여 접착함으로써 커버레이(13)를 형성한다. 이 커버레이(13)를 형성할 때, 예를 들어, 평판 프레이 등의 평행도, 평활성이 있는 열기판을 가진 프레스 장치로 접착한다.Subsequently, as shown in FIG. 2 (4), the coverlay 13 is adhered by, for example, attaching a polyimide film 11 having a thickness of 12 µm using an adhesive 12 such as acrylic or epoxy having a thickness of 20 µm. ). When forming this coverlay 13, it adhere | attaches with the press apparatus which has a hot plate with parallelism and smoothness, for example of a flat plate fryer.

여기서, 평판 프레스 등을 사용하는 이유는, 도체 두께가 다른 장소에서도 커버레이 표면이 평활하게 처리될 필요가 있기 때문이다. 또한, 경면처리된 스테인레스판 등을 중간판으로서 사용하여도 마찬가지의 효과를 얻을 수 있다.Here, the reason for using a flat plate press or the like is because the coverlay surface needs to be smoothly processed even at a place where the conductor thickness is different. In addition, the same effect can be acquired also if a mirror-treated stainless plate etc. are used as an intermediate plate.

더욱이, 순차 라미네이트 공정을 적용하는 경우, 최초의 라미네이트를 접착제의 유동성이 없어지지 않는 온도에서 진공 라미네이트 등의 충전성이 좋은 장치로 진행하고, 이어서 상술한 평판 프레스 등을 사용하는 방법도 채용할 수 있다. 지금까지의 공정에 의해 다층 회로기판의 코어기판이 되는 양면 코어기판(14)을 얻는다.Moreover, when applying a sequential lamination process, it is also possible to employ the method of using an above-mentioned flat plate press etc. after advancing an initial lamination to the apparatus with good fillability, such as a vacuum lamination, at the temperature which does not lose the fluidity | liquidity of an adhesive agent. . By the above processes, the double-sided core board | substrate 14 used as a core board | substrate of a multilayer circuit board is obtained.

그 후, 도 3의 (5)에 나타내는 바와 같이, 일면 동장적층판의 동박에 개구(16)를 형성하여 컨포멀 마스크(17)로 하고, 양면 코어기판(14)의 도시한 상하양면에 적층한다.Thereafter, as shown in Fig. 3 (5), an opening 16 is formed in the copper foil of the one-side copper-clad laminate to form a conformal mask 17 and laminated on the upper and lower surfaces shown in the double-sided core substrate 14. .

즉, 폴리이미드 등의 가용성 절연 베이스재(15)(여기서는 두께 25㎛의 폴리이미드)의 한 쪽 면에 두께 12㎛의 동박을 가지는, 이른바 일면 동장적층판의 동박에 대하여, 레지스트층의 형성, 노광, 현상, 에칭, 레지스트층의 박리 등의 일련의 공정에 의한 포토패브리케이션 방법에 의해, 레이저 가공에 의해 수지를 제거하여 바닥이 있는 층간접속구멍을 형성하기 위한 개구(16)를 형성하여, 레이저의 차광용 컨포멀 마스크(17)로 한다. 이와 함께, 양면 코어기판(14)에 빌드업하기 위한 접착제(18)에 의해 양면 코어기판(14)에 적층접착한다. 접착제(18)로서는 로우플로우 타입의 프리프레그나 본딩시트 등의 유출이 적은 것이 바람직하다.That is, formation and exposure of a resist layer with respect to the copper foil of what is called one-side copper clad laminated board which has copper foil of 12 micrometers in thickness on one side of soluble insulating base material 15 (here, polyimide of 25 micrometers in thickness), such as a polyimide, And the opening 16 for removing the resin by laser processing to form a bottomed interlayer connection hole by a photofabrication method by a series of processes such as development, etching, peeling of a resist layer, and the like. Is used as the light shielding conformal mask 17. At the same time, lamination and adhesion are performed on the double-sided core substrate 14 by an adhesive 18 for building up on the double-sided core substrate 14. The adhesive 18 is preferably one which is low in leakage, such as a low flow type prepreg or a bonding sheet.

이어서 도 3의 (6)에 나타내는 바와 같이, 상기 공정으로 제작한 컨포멀 마스크(17)를 사용하여 레이저 가공을 하여 층간접속구멍(19)을 형성한다. 레이저 가공법은 UV-YAG 레이저, 탄산 레이저, 엑시머 레이저 등을 선택하여 실시할 수 있다.Subsequently, as shown in FIG. 3 (6), the interlayer connection hole 19 is formed by laser processing using the conformal mask 17 produced by the said process. The laser processing method can be performed by selecting a UV-YAG laser, a carbonic acid laser, an excimer laser, or the like.

이어서, 도 4의 (7)에 나타내는 바와 같이, 도전화 처리와 그에 이어지는 전해도금처리에 의해, 층간접속을 위한 25~30㎛ 정도의 두께를 가지는 전해도금피막(20)을 형성하여, 바닥이 있는 비아홀 층간접속로로 한다.Subsequently, as shown in FIG. 4 (7), an electroplating film 20 having a thickness of about 25 to 30 μm for interlayer connection is formed by conducting and subsequent electroplating. The via hole interlayer connection route

이어서, 도 4의 (8)에 나타내는 바와 같이, 외층의 패턴(21)을 통상의 포토패브리케이션 방법에 의해 형성한다. 그 후, 필요에 따라 포토솔더레지스트층의 형성, 땜납도금, 니켈도금, 금도금 등의 표면처리를 실시하여 외형가공을 함으로써 다층 회로기판을 얻는다.Subsequently, as shown in FIG. 4 (8), the pattern 21 of the outer layer is formed by a normal photofabrication method. After that, a multilayer circuit board is obtained by forming a photosolder resist layer, performing surface treatment such as solder plating, nickel plating, and gold plating, if necessary, to perform external processing.

상기 제조방법에 따르면, 층간접속구멍의 수용랜드부(10)에 도금피막(7)이 형성되어 있기 때문에, 층간접속구멍(19)의 깊이가 종래의 구조에 비하여 10㎛ 정도 얕아져, 층간접속구멍(19)에 대한 비아홀의 벽면 도금피막의 전착용이성이 향상되고, 구성부재의 열팽창의 영향을 받기어려워지는 등의 유리한 구조가 된다. 이 때문에, 수율의 향상이나 신뢰성을 확보하기 위하여 필요한 도금두께의 저감이 도모된다.According to the above manufacturing method, since the plating film 7 is formed in the receiving land portion 10 of the interlayer connection hole, the depth of the interlayer connection hole 19 is about 10 占 퐉 shallower than that of the conventional structure, and the interlayer connection Easiness of electrodeposition of the wall plated film of the via hole with respect to the hole 19 improves, and it becomes an advantageous structure, such that it becomes hard to be influenced by the thermal expansion of a structural member. For this reason, the plating thickness required for improving the yield and ensuring the reliability can be reduced.

또한, 이 수용랜드부(10)도 도금한 구조는, 층간접속구멍을 형성하기 위한 레이저 가공시의 열 손상을 완화하는 효과도 가진다.In addition, the structure in which the accommodation land portion 10 is also plated has an effect of alleviating thermal damage during laser processing for forming the interlayer connection hole.

더욱이, 층간접속구멍을 NC 드릴을 사용한 비관통가공에 의해 형성하면, 종래방법에서는 깊이방향으로 높은 가공정밀도가 요구되어 작업이 어려웠던 것에 비하여, 가공마진을 늘리는 효과도 있다. 이 때문에, 설계사양에 따라서는 레이저 가공보다 저가인 NC 드릴에 의한 비관통가공을 선택하는 것도 가능해진다.In addition, when the interlayer connection hole is formed by non-through processing using an NC drill, the conventional method requires a high machining precision in the depth direction, which increases the working margin as compared to the difficult work. For this reason, it becomes possible to select the non-penetrating process by NC drill which is cheaper than laser processing depending on a design specification.

실시예 1에서는 도금의 두께증가에 의해 층간접속구멍의 깊이를 얕게하는 방법을 선택하였는데, 수용랜드에 도전성 페이스트?잉크 등을 인쇄하는 등의 방법도 선택할 수 있다.In Example 1, the method of shallowing the depth of the interlayer connection hole was selected by increasing the thickness of the plating. However, a method such as printing a conductive paste or ink on the receiving land can also be selected.

한편, 레이저 가공에는 상술한 바와 같이 컨포멀 마스크를 사용한 가공 이외에도, 미리 레이저의 빔직경보다 크게 구리 마스크를 개구해 두고, 그곳에 레이저 가공을 하는 라아지 윈도우법도 적용할 수 있다.On the other hand, in addition to the processing using a conformal mask as described above, the laser processing can be applied to the laser processing in which the copper mask is opened larger than the beam diameter of the laser in advance, and the laser processing is performed there.

더욱이, 동박과 수지를 직접 레이저광으로 관통시키는 다이렉트 레이저법도 적용할 수 있다. 또한, 상기 컨포멀 마스크를 사용한 가공과 라아지 윈도우법, 다이렉트 레이저법을 조합하여도 좋다. 한편, 다이렉트 레이저법을 사용하는 경우, 실시예 1과 같이 동박의 두께는 20㎛ 이하인 것이 바람직하다.Moreover, the direct laser method which penetrates copper foil and resin directly with a laser beam can also be applied. Moreover, you may combine the process using the said conformal mask, the large window method, and the direct laser method. On the other hand, when using the direct laser method, it is preferable that the thickness of copper foil is 20 micrometers or less like Example 1.

(다른 실시예)(Another embodiment)

도 2 내지 도 4에 도시된 다층 회로기판은, 코어기판을 가요성 회로기판으로 하고, 그 일부를 가요성 케이블부(22)로 하여, 다층의 부품실장부로부터 연장되는 구성의 플렉시블 다층 회로기판으로 하고 있는데, 코어기판이 가요성 케이블을 구성하지 않는 다층 회로기판이어도 또한 마찬가지이다.In the multilayer circuit board shown in Figs. 2 to 4, a flexible multilayer circuit board having a core board as the flexible circuit board and a part thereof as the flexible cable section 22 extending from the multilayer component mounting section. The same applies to the case where the core board is a multilayer circuit board which does not constitute a flexible cable.

또한, 다층 회로기판은 코어기판의 양면이 아니라 한 면에만 외층 빌드업층을 적층하는 구성으로 하여도 좋다.In addition, the multilayer circuit board may have a structure in which an outer layer buildup layer is laminated on only one surface of the core board rather than both surfaces thereof.

상술한 특징들에 의해, 본 발명은 아래와 같은 효과를 나타낸다.By the above-mentioned features, the present invention has the following effects.

본 발명의 제조방법에 따르면, 두껍게 도금된 수용랜드를 갖는 내층 코어기판을 형성하고, 천공용 개구를 형성한 외층 빌드업 기판을 형성하여 내층 코어기판에 외층 빌드업 기판을 적층하고, 수용랜드 및 천공용 개구를 이용하여 층간접속을 행하고 있기 때문에, 종래의 제조방법에서는 곤란했던 고밀도 실장이 가능한 회로기판을 저가로 안정적으로 제조할 수 있게 된다.
그리고, 본 발명에 의해 제조된 다층회로기판은 비아홀의 수용랜드의 도금을 두껍게 하고 있기 때문에, 이 수용랜드를 바닥면으로 이용하는 비아홀의 깊이를 얕게하여 벽면이 단축된 비아홀을 형성할 수 있다. 그 결과, 벽면으로의 도금 피막의 전착이 용이해지고 구성부재의 열팽창의 영향을 받기 어려워진다.
이에 의해, 수율의 향상이나 신뢰성을 확보하는데 필요한 도금 두께의 감소를 도모할 수 있어 미세한 배선패턴을 외층에 수율 좋게 형성할 수 있으며, 회로기판의 고밀도 실장화가 가능해진다.
According to the manufacturing method of the present invention, an inner layer core substrate having a thickly plated receiving land is formed, an outer layer build up substrate having a perforation opening is formed, and an outer layer build up substrate is laminated on the inner layer core substrate, and the receiving land and Since the interlayer connection is performed using the apertures for drilling, circuit boards capable of high-density mounting, which have been difficult in the conventional manufacturing method, can be manufactured at low cost and stably.
In addition, since the multilayer circuit board manufactured by the present invention thickens the plating of the receiving lands of the via holes, it is possible to form a via hole having a shortened wall surface by shallowing the depth of the via hole using this receiving land as the bottom surface. As a result, electrodeposition of the plated film on the wall becomes easy, and it is difficult to be affected by thermal expansion of the component.
As a result, the plating thickness required for improving the yield and securing the reliability can be reduced, and fine wiring patterns can be formed in the outer layer with good yield, thereby enabling high-density mounting of the circuit board.

삭제delete

Claims (2)

삭제delete 플렉시블한 내층 코어기판에 외층 빌드업층을 적층하고 층간접속구멍에 의해 접속한 다층 회로기판의 제조방법에 있어서,In the manufacturing method of the multilayer circuit board which laminated | stacked the outer layer buildup layer on the flexible inner core board, and connected by the interlayer connection hole, a) 가요성 절연 베이스재의 양면에 동박을 가지는, 양면 동장적층판을 준비하고, 쓰루홀을 형성하는 공정,a) a process of preparing a double-sided copper clad laminate having copper foil on both sides of the flexible insulating base material and forming a through hole, b) 상기 쓰루홀과 그 주변부 및 이후 공정에서 형성되는 비아홀의 바닥부에 위치하는 회로기판의 층간접속부에 부분 도금하는 공정,b) partially plating the interlayer connecting portion of the circuit board positioned at the bottom of the through hole and its periphery and the via hole formed in a subsequent process; c) 상기 양면 동장적층판에 있어서 동박을 포토패브리케이션(photo-fabrication) 방법에 의해 처리하여 배선패턴을 형성하고, 또한 상기 층간접속부에 상기 배선패턴의 두께보다 두꺼운 수용랜드를 형성하는 공정,c) a step of forming a wiring pattern by treating copper foil by a photo-fabrication method in the double-sided copper clad laminate, and forming a receiving land thicker than the thickness of the wiring pattern in the interlayer connection portion; d) 평활성이 있는 열기판을 가지는 프레스 장치로 커버레이를 부착하여, 내층 코어기판을 제조하는 공정,d) attaching the coverlay with a press apparatus having a hot plate having smoothness to manufacture an inner layer core substrate, e) 일면형 동장적층판에서의 상기 층간접속구멍을 형성하는 부위에, 천공용 개구를 형성한 상기 외층 빌드업층의 베이스 절연수지측을 상기 내층 코어기판과 마주보게 하여, 접착재를 통하여 상기 내층 코어기판에 적층하여 적층 회로기재를 형성하는 공정,e) A base insulating resin side of the outer layer build-up layer having a perforation opening is formed to face the inner core board in a portion of the one-side copper-clad laminate to face the inner core board through an adhesive material. Laminating to to form a laminated circuit board, f) 상기 적층 회로기재에 대해, 상기 개구를 사용한 레이저 가공에 의하여 천공하고, 상기 수용랜드에 도달하는 바닥이 있는 층간접속구멍을 형성하는 공정, 및f) perforating the laminated circuit substrate by laser processing using the opening to form a bottomed interlayer connection hole reaching the receiving land, and g) 상기 층간접속구멍에 도전화처리 및 전해도금을 하여 비아홀을 형성하는 공정을 구비한 것을 특징으로 하는 다층 회로기판의 제조방법.g) a step of forming a via hole by conducting a conductive process and electroplating on said interlayer connection hole.
KR1020060111952A 2006-02-16 2006-11-14 Method for manufacturing Multi-layer circuit board KR101170764B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00039380 2006-02-16
JP2006039380A JP4813204B2 (en) 2006-02-16 2006-02-16 Multilayer circuit board manufacturing method

Publications (2)

Publication Number Publication Date
KR20070082492A KR20070082492A (en) 2007-08-21
KR101170764B1 true KR101170764B1 (en) 2012-08-03

Family

ID=38497840

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060111952A KR101170764B1 (en) 2006-02-16 2006-11-14 Method for manufacturing Multi-layer circuit board

Country Status (4)

Country Link
JP (1) JP4813204B2 (en)
KR (1) KR101170764B1 (en)
CN (1) CN100594758C (en)
TW (1) TWI391063B (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101946989B1 (en) * 2011-12-09 2019-02-12 엘지이노텍 주식회사 The printed circuit board and the method for manufacturing the same
KR101390696B1 (en) * 2012-11-27 2014-04-30 대덕지디에스 주식회사 Printed circuit board and method of manufacturing thereof
CN106163141A (en) * 2016-07-08 2016-11-23 台山市精诚达电路有限公司 The manufacture method of four layers of FPC
JP7381323B2 (en) * 2019-12-17 2023-11-15 日東電工株式会社 Method for manufacturing double-sided printed circuit board and double-sided printed circuit board

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11150370A (en) * 1997-11-18 1999-06-02 Kyocera Corp Multilayer wiring board
JP2004228446A (en) 2003-01-24 2004-08-12 Nec Corp Printed circuit board

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09246724A (en) * 1996-03-04 1997-09-19 Hitachi Chem Co Ltd Multilayer printed wiring board manufacturing method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11150370A (en) * 1997-11-18 1999-06-02 Kyocera Corp Multilayer wiring board
JP2004228446A (en) 2003-01-24 2004-08-12 Nec Corp Printed circuit board

Also Published As

Publication number Publication date
TWI391063B (en) 2013-03-21
JP4813204B2 (en) 2011-11-09
KR20070082492A (en) 2007-08-21
JP2007220893A (en) 2007-08-30
CN100594758C (en) 2010-03-17
TW200742523A (en) 2007-11-01
CN101022697A (en) 2007-08-22

Similar Documents

Publication Publication Date Title
JP5313202B2 (en) Build-up type multilayer printed wiring board and manufacturing method thereof
JP5165265B2 (en) Manufacturing method of multilayer printed wiring board
KR20070047219A (en) Method for manufacturing multilayer wiring board having cable part
WO2008004382A1 (en) Method for manufacturing multilayer printed wiring board
JP2009231770A (en) Multilayer flexible printed wiring board and its manufacturing method
KR101387564B1 (en) Method of manufacturing multilayer printed circuit board and multilayer printed circuit board
JP5073395B2 (en) Manufacturing method of multilayer printed wiring board
JP7016256B2 (en) Manufacturing method of printed wiring board
JP4857433B2 (en) Metal laminate, metal laminate manufacturing method and printed circuit board manufacturing method
KR101170764B1 (en) Method for manufacturing Multi-layer circuit board
KR100701353B1 (en) Multi-layer printed circuit board and manufacturing method thereof
TWI487451B (en) Manufacturing method of multilayer printed wiring board
TWI459879B (en) Method for manufacturing multilayer flexible printed wiring board
KR101229967B1 (en) Multilayer circuit board having cable portion and method for manufacturing same
KR101167422B1 (en) Carrier member and method of manufacturing PCB using the same
JP4045120B2 (en) Multilayer printed wiring board and manufacturing method thereof
JP2005109299A (en) Multilayer wiring board and its manufacturing method
JP2018107172A (en) Manufacturing method of inner layer wiring board, inner layer wiring board and semiconductor package substrate
JP4302045B2 (en) Multilayer flexible circuit wiring board and manufacturing method thereof
JP5000742B2 (en) Method for manufacturing multilayer wiring board having cable portion
JP2563815B2 (en) Printed wiring board with blind through holes
CN116321810A (en) Circuit board preparation method and circuit board
KR20070076950A (en) Multi-layered printed circuit board and the manufacturing method thereof
JP2007201200A (en) High-frequency plastic substrate and its manufacturing method
JPH05191052A (en) Printed wiring board and manufacture thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150717

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180628

Year of fee payment: 7