KR101145522B1

KR101145522B1 - 정류 회로

Info

Publication number: KR101145522B1
Application number: KR1020107018435A
Authority: KR
Inventors: 압달라 미치
Original assignee: 다이킨 고교 가부시키가이샤
Priority date: 2008-03-14
Filing date: 2009-02-27
Publication date: 2012-05-16
Also published as: AU2009222770A1; CN101971473A; US20110013440A1; US8441823B2; EP2254229A1; CN101971473B; KR20100099759A; JP5282424B2; WO2009113410A1; AU2009222770B2; JP2009225524A

Abstract

본 발명은 3상 전압원(12)으로부터 출력되는 제1의 상 전압(Vinv1)과 제2의 상 전압(Vinv2)의 위상차가 90도로 되는 타이밍에서 스위치(S1, S2)가 스위칭을 행한다. 그 후, 3상/2상 변환 인덕터(14)가 1쌍의 교류 전류(Iinv1, Iinv2)를 출력하고, 각 교환 전류(i1, i2)의 각각에 대해서 정류 및 단상 펄스폭 변조를 행한다. 정류 및 단상 펄스폭 변조된 변조 전류(m12, m34)를 합성하여 출력 전류(mi)를 생성하여, 컨덴서(20)와 부하(92)가 병렬로 접속된 회로(90)에 공급한다.

Description

정류 회로{RECTIFIER CIRCUIT}

본 발명은, 정류 회로에 관한 것으로, 특히 3상 전류를 정류하는 기술에 관한 것이다.

도 11은 종래의 3상 PWM 컨버터를 예시하는 회로도이다. 3상 전압원(12)으로부터 3상 전압(Va, Vb, Vc)이 컨버터(CNV)에 인가됨으로써, 3상 전류(Ia, Ib, Ic)가 컨버터(CNV)로 리액터군(Z)을 경유하여 흐른다. 도 12는 당해 3상 PWM 컨버터의 정상 상태에 있어서의 입출력 파형의 시뮬레이션 결과를 나타내는 도면이며, 전압(Vdc)을 700V로 설정하기 위하여 3상 전류(Ia, Ib, Ic)가 파고치(12A)로 흐른다.

또한, 본 발명에 관련된 기술로서, 3상 전력을 2상 전력으로 변환하는 경우에 PWM(Pulse Width Modulation；펄스폭 변조) 전력 변환 장치를 이용하는 기술이, 특허문헌 1 등에 예시되어 있다.

특허 문헌 1：일본국 특허공개 평 11－018433호 공보

이러한 컨버터에서는 이하에 나타내는 바와같이, 기동시 나, 순간 정지 등으로부터의 복귀 시에 대전류가 발생하는 경우가 있다.

도 13은 종래의 3상 PWM 컨버터에 있어서의 순간 정지/복귀 시의 입출력 파형의 시뮬레이션 결과를 나타내는 도면이다. 여기서, 「복귀」란 통상 운전하고 있는 상태로부터 순간 정지의 발생 직후에 전압(Vdc)이 OV로 되기 전에 3상 전압원(12)으로부터의 전압이 인가되는 것을 가리킨다. 당해 시뮬레이션에서는, 3상 전압원(12)과 리액터군(Z)의 사이에 개재한 스위치(Sa, Sb, Sc)가 동시에 차단/도통함으로써 가상적인 순간 정지/복귀를 시뮬레이션했다. 즉 3상 전부가 순간적으로 결상된 경우에 상당한다. 제2단째의 그래프는 스위치(Sa, Sb, Sc)의 제어 신호를 나타내고 있고, 시각 0.15s에 있어서 스위치(Sa, Sb, Sc)를 도통 상태로부터 비도통 상태로 천이시키고, 시각 0.175s에 있어서 스위치(Sa, Sb, Sc)를 비도통 상태로부터 도통 상태로 천이시킨 것을 나타내고 있다. 복귀 후에 전류(Ia, Ib, Ic)가 과도적으로 크게 흐트러져, 전압(Vdc)도 정상 시의 4배 가까이까지 과도적으로 상승하는 것이 나타나 있다.

도 14도 종래의 3상 PWM 컨버터에 있어서의 순간 정지/복귀 시의 입출력 파형의 시뮬레이션 결과를 나타내는 도면이며, 스위치(Sb)가 도통한 채로 스위치(Sa, Sc)가 동시에 차단/도통함으로써 가상적인 순간 정지/복귀를 시뮬레이션했다. 즉 전압(Va, Vc)에 대응하는 2개의 상이 순간적으로 결상된 경우에 상당한다. 제2단째의 그래프는 스위치(Sa, Sc)의 제어 신호를 나타내고 있고, 시각 0.15s에 있어서 스위치(Sa, Sc)를 도통 상태로부터 비도통 상태로 천이시키고, 시각 0.175s에 있어서 스위치(Sa, Sc)를 비도통 상태로부터 도통 상태로 천이시킨 것을 나타내고 있다. 이 경우도, 도 8에 나타난 그래프와 마찬가지로, 복귀 후에 전류(Ia, Ib, Ic), 전압(Vdc)이 크게 흐트러지는 것이 나타나 있다.

그런데, 복귀 후의 과도적인 혼란을 개선하기 위해, 결상되지 않은 3상 전압원(12)에 대해서 스위치(Sa, Sb, Sc)를 도통시키는 타이밍을 연구하는 것도 생각할 수 있다. 구체적으로는, 스위치(Sa, Sb, Sc)를, 각각 대응하는 상의 전압(Va, Vb, Vc)이 제로 크로스하는 시점에서 도통시키기 시작한다.

도 15는 전압(Va, Vb, Vc)이 각각 음으로부터 양으로 천이하는 제로 크로스하는 시점에 있어서, 각각 스위치(Sa, Sb, Sc)를 도통시키기 시작해 복귀한 경우의 입출력 파형의 시뮬레이션 결과를 나타내는 도면이다. 또한, 도 16은 스위치(Sb)가 도통한 채로 스위치(Sa, Sc)를 도통시키기 시작해 복귀한 경우의 입출력 파형의 시뮬레이션 결과를 나타내는 도면이다. 어떠한 경우나, 파형 자체는 도 13, 도 14에 나타낸 것과 상이하지만, 전류(Ia, Ib, Ic), 전압(Vdc)이 크게 흐트러지는 것에는 변함없다. 여기서, 도 15의 경우에는 전류(Ia, Ib, Ic)의 흐트러짐에 의해 전압(Vdc)을 유지할 수 없어, OV에 점차 가까워진다.

이와 같이, 종래의 컨버터(CNV)를 채용하면, 제로 크로스에서의 스위칭이라고 하는 연구도 보람이 없는 것을 알 수 있다.

그리고 이들 대전류에 견딜 수 있는 컨버터를 작성하는 경우에는, 고가의 회로 소자를 설치할 필요가 있으므로, 컨버터의 소형화가 곤란하고 또한 저비용화가 곤란하다. 또한, 당해 대전류의 발생에 따라 컨버터의 제어가 곤란하게 된다고 하는 문제도 있다.

본 발명은 상기 과제를 감안하여, 기동 시/복귀 시의 대전류를 억제하여 소형화?저비용화를 실현하는 기술을 제공하는 것을 목적으로 한다.

상기 과제를 해결하기 위하여, 제1의 발명은, 3상 전압원(12)으로부터 출력되는 제1의 상 전압이 인가되는 일단(S11)과, 당해 일단과의 도통/비도통이 제어되는 타단(S12)을 가지는 제1의 스위치(S1)와, 상기 3상 전압원으로부터 출력되는 제2의 상 전압이 인가되는 일단(S21)과, 당해 일단과의 도통/비도통이 제어되는 타단(S22)을 가지는 제2의 스위치(S2)와, 상기 제1의 상 전압과, 상기 3상 전압원으로부터 출력되는 제3의 상 전압을 입력하고, 상기 제3의 상 전압을 기준으로 한 상기 제1의 상 전압인 제4의 상 전압(Vinv1)과, 상기 제2의 상 전압을 기준으로 하여 상기 제4의 상 전압과 함께 2상 전압을 구성하는 제5의 상 전압(Vinv2)을 출력하는 3상/2상 변환 인덕터(14)와, 상기 제4의 상 전압을 정류하여 얻어지는 제1의 정류 전류(id1)에 대해서 제1의 펄스폭 변조를 행하여 제1의 변조 전류(m12)를 출력하는 제1의 단상 펄스폭 변조 컨버터(16)와, 상기 제5의 상 전압을 정류하여 얻어지는 제2의 정류 전류(id2)에 대해서 제2의 펄스폭 변조를 행하여 제2의 변조 전류(m34)를 출력하는 제2의 단상 펄스폭 변조 컨버터(18)를 구비하는, 정류 회로(10)이다.

제2의 발명은, 제1의 발명으로서, 상기 제1의 스위치(S1)는, 상기 제1의 상 전압으로부터 상기 제3의 상 전압을 뺀 전압이 대략 제로일 때에 비도통 상태로부터 도통 상태로 천이하고, 상기 제2의 스위치(S2)는, 상기 전압이 극치(極値)를 취하는 근방에서 비도통 상태로부터 도통 상태로 천이한다.

제3의 발명은, 제1의 발명으로서, 상기 제1의 스위치(S1)는, 상기 제2의 스위치(S2)가 비도통 시에, 비도통 상태로부터 도통 상태로 되고, 상기 제2의 스위치는, 상기 제1의 스위치가 도통 시에, 비도통 상태로부터 도통 상태로 된다.

제4의 발명은, 제1 내지 제3의 발명 중 어느 하나로서, 상기 제1의 단상 펄스폭 변조 컨버터(16)의 출력측과, 상기 제2의 단상 펄스폭 변조 컨버터(18)의 출력측의 어느것에 대해서나 병렬로 접속되는 컨덴서(20)를 더 구비한다.

제5의 발명은, 제1 내지 제4의 발명 중 어느 하나로서, 상기 제1의 단상 펄스폭 변조 컨버터(16)는, 상기 제4의 상 전압을 전파(全波) 정류하여 상기 제1의 정류 전류(id1)를 출력하는 제1의 단상 다이오드 브릿지(22)와, 상기 제1의 정류 전류에 제1의 초퍼 동작을 행하여 상기 제1의 변조 전류(m12)를 출력하는 제1의 초퍼(24)를 가지고, 상기 제2의 단상 펄스폭 변조 컨버터(18)는, 상기 제5의 상 전압을 전파 정류하여 상기 제2의 정류 전류(id2)를 출력하는 제2의 단상 다이오드 브릿지(32)와, 상기 제2의 정류 전류에 제2의 초퍼 동작을 행하여 상기 제2의 변조 전류(m34)를 출력하는 제2의 초퍼(34)를 가진다.

제6의 발명은, 제5의 발명으로서, 상기 제1의 단상 다이오드 브릿지(22)는, 상기 제1의 정류 전류(id1)를 출력하는 고전위측 출력단(＋)과, 저전위측 출력단(－)을 가지고, 상기 제1의 초퍼(24)는, 상기 제1의 단상 다이오드 브릿지의 상기 고전위측 출력단에 접속되는 제1의 인덕터(42)와, 상기 제1의 인덕터를 통하여 상기 제1의 단상 다이오드 브릿지에 접속된 애노드와, 상기 제1의 변조 전류(m12)를 출력하는 캐소드를 포함하는 제1의 다이오드(46)와, 상기 제1의 단상 다이오드 브릿지의 상기 저전위측 출력단에 접속된 캐소드와 애노드를 포함하는 제2의 다이오드(48)와, 상기 제1의 다이오드의 상기 애노드에 접속된 제1단과, 상기 제2의 다이오드의 상기 캐소드에 접속된 제2단을 포함하고, 상기 제1단과 상기 제2단의 사이에서 개폐하는 제1의 스위칭 소자(44)를 가지고, 상기 제2의 단상 다이오드 브릿지(32)는, 상기 제2의 정류 전류(id2)를 출력하는 고전위측 출력단(＋)과, 저전위측 출력단(－)를 가지고, 상기 제2의 초퍼(34)는, 상기 제2의 단상 다이오드 브릿지의 상기 고전위측 출력단에 접속되는 제2의 인덕터(52)와, 상기 제2의 인덕터를 통하여 상기 제2의 단상 다이오드 브릿지에 접속된 애노드와, 상기 제2의 변조 전류(m34)를 출력하는 캐소드를 포함하는 제3의 다이오드(56)와, 상기 제2의 단상 다이오드 브릿지의 상기 저전위측 출력단에 접속된 캐소드와 애노드를 포함하는 제4의 다이오드(58)와, 상기 제3의 다이오드의 상기 애노드에 접속된 제3단과, 상기 제4의 다이오드의 상기 캐소드에 접속된 제4단을 포함하고, 상기 제3단과 상기 제4단의 사이에서 개폐하는 제2의 스위칭 소자(54)를 가지고, 상기 컨덴서의 일단에는 상기 제1의 다이오드의 상기 캐소드와 상기 제3의 다이오드의 상기 캐소드가 공통으로 접속되고, 상기 컨덴서의 타단에는 상기 제2의 다이오드의 상기 애노드와 상기 제4의 다이오드의 상기 애노드가 공통으로 접속된다.

제1의 발명에 의하면, 제1의 변조 전류와, 제2의 변조 전류의 위상차가 대략 90도로 되므로, 기동 시/복귀 시의 대전류를 억제하여, 소형화?저비용화할 수 있다.

제2의 발명에 의하면, 제4의 상 전압(Vinv1)의 제로 크로스 근방에서 제1의 스위치가 비도통 상태로부터 도통 상태로 천이하고, 제5의 상 전압(Vinv2)의 제로 크로스 근방에서 제2의 스위치가 비도통 상태로부터 도통 상태로 천이하므로, 기동 시/복귀 시의 대전류를 억제하여, 소형화?저비용화할 수 있다.

제3의 발명에 의하면, 제4의 상 전압(Vinv1)과, 제5의 상 전압(Vinv2)의 위상차를, 제1의 단상 펄스폭 변조 컨버터에 입력하는 전류와 제2의 단상 펄스폭 변조 컨버터에 입력하는 전류의 위상차와 합할 수 있어, 제어가 용이하게 된다.

제4의 발명에 의하면, 컨덴서에 병렬로 접속된 부하에 대해서 평활화된 전압을 공급할 수 있다.

제5의 발명에 의하면, 제1의 단상 펄스폭 변조 컨버터 및 제2의 단상 펄스폭 변조 컨버터의 실현에 도움이 된다.

제6의 발명에 의하면, 제1의 초퍼 동작 및 제2의 초퍼 동작으로서 승압 초퍼를 행할 수 있어, 제1의 단상 다이오드 브릿지나 제2의 단상 다이오드 브릿지에 유입되는 교류 전압의 파고치보다도 높은 직류 전압을 컨덴서에 인가할 수 있다.

본 발명의 목적, 특징, 국면 및, 이점은, 이하의 상세한 설명과 첨부 도면에 의해, 보다 명백하게 된다.

도 1은 본 발명의 제1 실시 형태에 관한 직류 전원 공급 시스템의 구성을 예시하는 회로도이다.
도 2는 제로 크로스 회로의 개념도이다.
도 3은 기동 시/복귀 시의 2상 전압의 전압 파형을 예시하는 그래프이다.
도 4는 스위칭 신호를 생성하는 스위칭 신호 생성 회로의 구성을 예시하는 회로도이다.
도 5는 제1 실시 형태에 관한 기동 시의 입출력 파형의 시뮬레이션 결과를 나타내는 도면이다.
도 6은 제1 실시 형태에 관한 복귀 시의 입출력 파형의 시뮬레이션 결과를 나타내는 도면이다.
도 7은 제1 실시 형태에 관한 재기동 시의 입출력 파형의 시뮬레이션 결과를 나타내는 도면이다.
도 8은 제2 실시 형태에 관한 기동 시의 입출력 파형의 시뮬레이션 결과를 나타내는 도면이다.
도 9는 제2 실시 형태에 관한 복귀 시의 입출력 파형의 시뮬레이션 결과를 나타내는 도면이다.
도 10은 제2 실시 형태에 관한 재기동 시의 입출력 파형의 시뮬레이션 결과를 나타내는 도면이다.
도 11은 종래의 3상 PWM 컨버터를 예시하는 회로도이다.
도 12는 3상 PWM 컨버터의 정상 상태에 있어서의 입출력 파형의 시뮬레이션 결과를 나타내는 도면이다.
도 13은 종래의 3상 PWM 컨버터에 있어서의 순간 정지/복귀 시의 입출력 파형의 시뮬레이션 결과를 나타내는 도면이다.
도 14는 종래의 3상 PWM 컨버터에 있어서의 순간 정지/복귀 시의 입출력 파형의 시뮬레이션 결과를 나타내는 도면이다.
도 15는 전압이 각각 음으로부터 양으로 천이하는 제로 크로스하는 시점에 있어서, 각각 스위치를 도통시키기 시작하여 복귀한 경우의 입출력 파형의 시뮬레이션 결과를 나타내는 도면이다.
도 16은 하나의 스위치가 도통한 채로 다른 스위치를 도통시키기 시작하여 복귀한 경우의 재기동 시의 입출력 파형의 시뮬레이션 결과를 나타내는 도면이다.

이하, 본 발명의 적합한 실시 형태에 대해서, 도면을 참조하면서 설명한다. 또한, 도 1을 비롯한 이하의 도면에는, 본 발명에 관계된 요소만을 나타낸다.

<제1 실시 형태>

<회로 구성>

도 1은 본 발명의 제1 실시 형태에 관한 직류 전원 공급 시스템의 구성을 예시하는 회로도이다. 당해 직류 전원 공급 시스템은 3상 전압원(12)과, 3상 교류 전압을 정류하는 정류 회로(10)로 구성된다. 정류 회로(10)는, 3상 전압원(12)으로부터 공급되는 3상 전력을 3상/2상 변환 인덕터(14)에서 2상 전력으로 변환하고, 또한 제1의 단상 펄스폭 변조 컨버터(16)와, 제2의 단상 펄스폭 변조 컨버터(18)가 펄스폭 변조를 행하여 부하(92)를 가동시킨다.

3상 전압원(12)은 예를 들면, 브러시리스 DC 모터나, 유도 모터가 채용되고, 제1의 상 전압(v1), 제2의 상 전압(v2) 및 제3의 상 전압(v3)을 출력한다. 또한, 3상 전압원(12)의 원동력으로는 예를 들면 터빈, 엔진을 채용하는 외에, 자연의 힘, 예를 들면 풍력이나 수력을 채용할 수 있다.

3상 전압원(12)이 출력하는 3개의 상 전압(v1, v2, v3) 중, 제1의 상 전압(v1) 및 제2의 상 전압(v2)에는 각각 스위치(S1, S2)가 설치되어 있다. 구체적으로는 스위치(S1)는 2개의 접점(S11, S12)을 가지고 있고, 접점(S11)에는 제1의 상 전압(v1)이 인가되고, 접점(S11)과 접점(S12)의 사이가 개폐하여 도통/비도통을 제어한다. 스위치(S2)도 또한 2개의 접점(S21, S22)을 가지고 있고, 접점(S21)에는 제2의 상 전압(v2)이 인가되고, 접점(S21)과 접점(S22)의 사이가 개폐하여 도통/비도통을 제어한다.

스위치(S1, S2)는 예를 들면, 제로 크로스 회로(60)(도 2 참조)에 접속되어 있고, 스위치(S1)는 제1의 상 전압(v1)과 제3의 상 전압(v3)의 차전압이 대략 OV일 때에, 스위치(S2)는 당해 차전압이 극치를 취하는 근방일 때에, 각각 비도통 상태로부터 도통 상태로 천이한다. 여기서, 스위치(S1)는 스위치(S2)가 비도통 상태일 때에, 비도통 상태로부터 도통 상태로 천이하고, 스위치(S2)는 스위치(S1)가 도통 상태일 때에, 비도통 상태로부터 도통 상태로 천이한다.

<제로 크로스 회로>

도 2는 제로 크로스 회로(60)의 개념도이다. 제로 크로스 회로(60)에는 제1의 상 전압(v1) 및 제3의 상 전압(v3)의 측정치가 입력되고, 스위치(S1, S2)의 도통/비도통 상태가 제어된다. 구체적으로는, 제1의 상 전압(v1) 및 제3의 상 전압(v3)을 입력하고, 양자의 차(v1－v3)(이하, 제4의 상 전압(Vinv1)으로 칭한다：상 전압으로 칭하는 이유는 후술한다)가 음으로부터 양으로 천이할 때(제로 크로스 포인트)를 검지부(62)가 검지하여 펄스를 발생시킨다. 스위치(S1)는 당해 펄스의 발생시를 포함해 그 전후에서 도통이 허가된다.

또한, 제4의 상 전압(Vinv1)을 체배기(64)가 4배로 체배한다. 제4의 상 전압(Vinv1)이 음으로부터 양으로 천이하는 1주기는 위상각 360°와 동일하기 때문에, 체배된 신호는 위상각 90°마다 활성화하는 펄스가 된다.

체배기(64)가 생성한 펄스를 이용하여, 위상 시프터(66)는 검지부(62)가 출력하는 펄스를 90°시프트시킨다. 스위치(S2)는 당해 펄스의 발생시를 포함해 그 전후로 도통이 허가된다.

제로 크로스 회로(60)로부터의 2종의 펄스로 허가되는 타이밍에 있어서 스위치(S1, S2)가 도통을 개시한 것을 계기로 하여, 3상/2상 변환 인덕터(14)가 전압의 상 변환을 행한다. 3상/2상 변환 인덕터(14)는, 제1의 상 전압(v1)과 제3의 상 전압(v3)을 입력하고, 제3의 상 전압(v3)을 기준으로 하여 전술의 제4의 상 전압(Vinv1)을 출력한다. 3상/2상 변환 인덕터(14)는 또한, 제2의 상 전압(v2)을 기준으로 하여 제4의 상 전압(Vinv1)과 함께 2상 전압을 구성하는 제5의 상 전압(Vinv2)을 출력한다(따라서 전압(Vinv1)을 (제4의) 「상 전압」이라고 칭했다).

구체적으로는 예를 들면, 3상/2상 변환 인덕터(14)로는, 양 끝점(142, 144) 및 당해 양 끝점(142, 144)의 중앙에 탭(146)을 가지는 코일(140)이 채용된다. 끝점(142)에 제1의 상 전압(v1)이, 끝점(144)에 제3의 상 전압(v3)이 각각 인가된다. 그리고, 탭(146)으로부터 출력되는 전압이, 제2의 상 전압(v2)을 기준으로 하여 제5의 상 전압(Vinv2)이 된다. 왜냐하면, 끝점(142)과 탭(146)의 사이에서 형성되는 코일부(140a)의 인덕턴스와, 끝점(144)과 탭(146)의 사이에서 형성되는 코일부(140b)의 인덕턴스가 동일하므로, 탭(146)의 전위가, 끝점(142)의 전위와 끝점(144)의 전위의 중간의 값이 되기 때문이다.

탭(146)에 있어서 합성되어 출력된 상 전압을 이용하여, 제2의 상 전압(v2)을 기준으로 하는 제5의 상 전압(Vinv2)을 출력한다. 당해 제5의 상 전압(Vinv2)의 위상은, 제4의 상 전압(vinv1)의 위상과 90도의 위상차를 가지고, 제4의 상 전압(Vinv1) 및 제5의 상 전압(vinv2)이 2상 전압을 구성한다.

도 3은 기동 시/복귀 시의 2상 전압의 전압 파형을 예시하는 그래프이다. 상술의 제로 크로스 회로(60)가 출력하는 펄스는 제4의 상 전압(Vinv1)의 제로 크로스를 나타내는 펄스 및 이와 90도 위상이 어긋난 펄스를 출력하고, 제4의 상 전압(Vinv1)과 제5의 상 전압(Vinv2)은 90도 위상이 어긋나므로, 도 3에 나타내는 제4의 상 전압(Vinv1) 및 제5의 상 전압(Vinv2)의 전압치가 OV 근방이 되었을 때에 각각 스위치(S1, S2)의 도통이 허가되게 된다.

제1의 단상 펄스폭 변조 컨버터(16)는, 제4의 상 전압(Vinv1)을 정류하여 제1의 정류 전류(id1)를 얻고, 이에 펄스폭 변조를 행하여 제1의 변조 전류(m12)를 출력한다. 또한, 제2의 단상 펄스폭 변조 컨버터(18)는, 제5의 상 전압(Vinv2)을 정류하여 제2의 정류 전류(id2)를 얻고, 이에 펄스폭 변조를 행하여 제2의 변조 전류(m34)를 출력한다.

정류 회로(10)는, 제1의 변조 전류(m12)와 제2의 변조 전류(m34)를 합성하여 출력 전류(mi)를 출력한다.

컨덴서(20)와 부하(92)가 병렬로 접속된 회로(90)에 대해서 출력 전류(mi)가 공급됨으로써, 컨덴서(20)에서 지지된 직류 전압(Vdc)이 부하(92)에 인가된다.

컨덴서(20)는 제1의 단상 펄스폭 변조 컨버터(16)의 출력측과, 제2의 단상 펄스폭 변조 컨버터(18)의 출력측의 어느것에 대해서나 병렬로 접속됨으로써, 제1의 단상 펄스폭 변조 컨버터(16) 및 제2의 단상 펄스폭 변조 컨버터(18)의 동작을 간단하게 제어할 수 있다.

상술과 같은 제로 크로스 회로(60)와 3상/2상 변환 인덕터(14)를 거쳐 얻어지는 제1의 교류 전류(Iinv1)와 제2의 교류 전류(Iinv2)는 상호 90도의 위상차를 가지고 있고, 제1의 변조 전류(m12)와 제2의 변조 전류(m34)의 리플은 상쇄된다. 따라서, 평활된 직류 전압(Vdc)에 있어서의, 제1의 교류 전류(Iinv1) 및 제2의 교류 전류(Iinv2)의 기본파 성분을 가지는 리플을 저감시킬 수 있다. 또한, 제1의 교류 전류(Iinv1)와 제2의 교류 전류(Iinv2)를 정현파에 근접시켜, 이들 고조파 성분을 저감시킬 수 있다.

제1의 단상 펄스폭 변조 컨버터(16)는, 제1의 단상 다이오드 브릿지(22)와, 제1의 초퍼(24)를 가지고 있다. 제1의 단상 다이오드 브릿지(22)는, 제1의 교류 전류(Iinv1)에 대해서 전파 정류를 행하여 얻어지는 제1의 정류 전류(id1)를 출력한다. 제1의 쵸퍼(24)는, 제1의 정류 전류(id1)에 제1의 초퍼 동작을 행하여 제1의 변조 전류(m12)를 출력한다.

제2의 단상 펄스폭 변조 컨버터(18)는, 제2의 단상 다이오드 브릿지(32)와, 제2의 초퍼(34)를 가지고 있다. 제2의 단상 다이오드 브릿지(32)는, 제2의 교류 전류(Iinv2)에 대해서 전파 정류를 행하여 얻어지는 제2의 정류 전류(id2)를 출력한다. 제2의 쵸퍼(34)는, 제2의 정류 전류(id2)에 제2의 초퍼 동작을 행하여 제2의 변조 전류(m34)를 출력한다.

제1의 단상 다이오드 브릿지(22)는, 제1의 정류 전류(id1)를 출력하는 고전위측 출력단(도면 중에 기호 「＋」을 붙인다)과, 저전위측 출력단(도중에 기호「－」를 붙인다)을 가진다. 제1의 정류 전류(id1)는 고전위측 출력단으로부터 흘러나오는 방향을 양으로 채택한다. 제2의 단상 다이오드 브릿지(32)는, 제2의 정류 전류(id2)를 출력하는 고전위측 출력단(도면 중에 기호 「＋」를 붙인다)과, 저전위측 출력단(도면 중에 기호 「－」를 붙인다)을 가진다. 제2의 정류 전류(id2)도 고전위측 출력단으로부터 흘러나오는 방향을 양으로 채택한다.

제1의 초퍼(24)는, 입력측 단자(24a, 24c) 및 출력측 단자(24b, 24d), 제1의 인덕터(42), 제1의 스위칭 소자(44), 제1의 다이오드(46) 및 제2의 다이오드(48)를 포함한다. 입력측 단자(24a, 24c)는 각각 제1의 단상 다이오드 브릿지(22)의 고전위측 출력단 및 저전위측 출력단에 접속된다. 또한, 출력측 단자(24b, 24d)는 각각 컨덴서(20)의 고전위측단과 저전위측단에 접속된다.

제1의 인덕터(42)는, 입력측 단자(24a)를 통하여 제1의 단상 다이오드 브릿지(22)의 고전위측 출력단에 접속된다. 제1의 스위칭 소자(44)는, 제1의 다이오드(46)의 애노드에 접속된 제1단과, 제2의 다이오드(48)의 캐소드에 접속된 제2단을 가지고, 당해 제1단과 당해 제2단의 사이에서 개폐한다. 구체적인 예를 들면 제1의 스위칭 소자(44)는 환류 다이오드 부가의 IGBT(Insulated Gate Bipolar Transistor；절연 게이트형 바이폴라 트랜지스터)로 실현되고, 그 컬렉터가 제1의 다이오드(46)의 애노드에, 그 이미터가 제2의 다이오드(48)의 캐소드에, 각각 접속된다. IGBT나 환류 다이오드의 재질로는 실리콘 외, 밴드 갭이 보다 큰 재질(예를 들면, 탄화규소, 비화갈륨, 질화갈륨, 다이아몬드)을 채용할 수 있다.

제1의 다이오드(46)의 애노드는, 제1의 인덕터(42)를 통하여 제1의 단상 다이오드 브릿지(22)에 접속된다. 제1의 다이오드(46)의 캐소드는 출력측 단자(24b)에 접속되고, 여기로부터 제1의 변조 전류(초퍼 전류)(m12)가 흘러나온다.

제2의 다이오드(48)의 캐소드 및 제1의 스위칭 소자(44)의 이미터는, 입력측 단자(24c)를 통하여 제1의 단상 다이오드 브릿지(22)의 저전위측 출력단에 접속된다. 제2의 다이오드(48)의 애노드는 출력측 단자(24d)에 접속된다.

제2의 초퍼(34)는, 입력측 단자(34a, 34c) 및 출력측 단자(34b, 34d), 제2의 인덕터(52), 제2의 스위칭 소자(54), 제3의 다이오드(56) 및 제4의 다이오드(58)를 포함한다. 입력측 단자(34a, 34c)는 각각 제2의 단상 다이오드 브릿지(32)의 고전위측 출력단 및 저전위측 출력단에 접속된다. 또한, 출력측 단자(34b, 34d)는 각각 컨덴서(20)의 고전위측단과 저전위측단에 접속된다.

제2의 인덕터(52)는, 입력측 단자(34a)를 통하여 제2의 단상 다이오드 브릿지(32)의 고전위측 출력단에 접속된다. 제2의 스위칭 소자(54)는, 제3의 다이오드(56)의 애노드에 접속된 제1단과, 제4의 다이오드(58)의 캐소드에 접속된 제2단을 가지고, 당해 제 1단과 당해 제2단의 사이에서 개폐한다. 구체적인 예를 들면 제2의 스위칭 소자(54)는 환류 다이오드 부가의 IGBT로 실현되고, 그 컬렉터가 제3의 다이오드(56)의 애노드에, 그 이미터가 제4의 다이오드(58)의 캐소드에, 각각 접속된다.

제3의 다이오드(56)의 애노드는, 제2의 인덕터(52)를 통하여 제2의 단상 다이오드 브릿지(32)에 접속된다. 제3의 다이오드(56)의 캐소드는 출력측 단자(34b)에 접속되고, 여기로부터 제2의 변조 전류(초퍼 전류)(m34)가 흘러나온다.

제4의 다이오드(58)의 캐소드 및 제2의 스위칭 소자(54)의 이미터는, 입력측 단자(34c)를 통하여 제2의 단상 다이오드 브릿지(32)의 저전위측 출력단에 접속된다. 제4의 다이오드(58)의 애노드는 출력측 단자(34d)에 접속된다.

따라서, 컨덴서(20)의 고전위측단에는 제1의 다이오드(46)의 캐소드와 제3의 다이오드(56)의 캐소드가 공통으로 접속되고, 컨덴서(20)의 저전위측단에는 제2의 다이오드(48)의 애노드와 제4의 다이오드(58)의 애노드가 공통으로 접속된다.

제1의 초퍼(24) 및 제2의 초퍼(34)를 상술과 같이 구성함으로써, 제1의 쵸퍼 동작 및 제2의 초퍼 동작으로서 승압 초퍼를 행할 수 있다. 이에 따라, 제1의 단상 다이오드 브릿지(22)나 제2의 단상 다이오드 브릿지(32)에 입력하는 제4의 상 전압(Vinv1) 및 제5의 상 전압(Vinv2)의 파고치보다도 높은 직류 전압(Vdc)을, 컨덴서(20)에 지지시킬 수 있다.

제1의 스위칭 소자(44)나 제2의 스위칭 소자(54)는, 각각에 주어지는 스위칭 신호(SW1, SW2)에 의거하여, 각각의 컬렉터와 이미터의 사이의 도통/비도통 상태가 제어되고, 제1의 초퍼 동작 및 제2의 초퍼 동작이 행해진다.

상술의 구성은 기존의 소자를 채용할 수 있으므로 저비용으로 실현할 수 있다.

<신호 생성 회로>

도 4는 스위칭 신호(SW1, SW2)를 생성하는 스위칭 신호 생성 회로(9)의 구성을 예시하는 회로도이다.

스위칭 신호 생성 회로(9)에는 제4의 상 전압(Vinv1) 및 제5의 상 전압(Vinv2), 직류 전압(Vdc), 제1의 정류 전류(id1) 및 제2의 정류 전류(id2)의 값이 입력된다. 이들 값의 입력 수법은, 주지의 전류 검출, 전압 검출의 수법을 채용할 수 있으므로, 여기에서는 상세히 기술하지 않는다.

제4의 상 전압(Vinv1) 및 제5의 상 전압(Vinv2)은 각각 절대치 회로(901, 902)에 있어서 절대치로 변환된다. 이러한 변환은 전파 정류에 대응한다.

전압 지령 발생기(903)는 원하는 직류 전압(Vdc)에 대응한 전압 지령치(Vdc*)를 발생한다. 그리고 감산기(904)에 의해 전압 지령치(Vdc*)에 대응하는 직류 전압(Vdc)의 편차인 전압 편차(Ve)가 구해진다.

상기 기술과 같이, 컨덴서(20)는 제1의 단상 펄스폭 변조 컨버터(16)의 출력측과, 제2의 단상 펄스폭 변조 컨버터(18)의 출력측의 어느 것에 대해서나 병렬로 접속되므로, 양자의 출력에 대한 지령치는 전압 지령치(Vdc*)로 충분하다.

전압 편차(Ve)는, PI 제어기(905)에 의해 일단 PI 제어를 받은 후에 리미터(906)에 의해 상한 및 하한이 설정되고, 또한 증폭기(907)에 의해 K배로 증폭된다.

상술의 증폭 결과는 곱셈기(908)에 있어서 제4의 상 전압(Vinv1)의 절대치와 곱셈되어, 전류 지령치(id1*)가 얻어진다. 여기서, 전류 지령치(id1*)는 제1의 정류 전류(id1)에 대응하는 지령치이다.

그리고 감산기(910)에 의해, 전류 지령치(id1*)에 대한 제1의 정류 전류(id1)의 편차인 전류 편차(ie1)가 구해진다.

전류 편차(ie1)는, PI 제어기(912)에 의해 일단 PI 제어를 받은 후에 리미터(914)에 의해 상한 및 하한이 설정되고, 후술하는 PWM 변조의 신호파(i1)로 된다.

증폭기(907)의 증폭 결과는 곱셈기(909)에 있어서 제5의 상 전압(Vinv2)의 절대치와 곱셈되어, 전류 지령치(id2*)가 얻어진다. 여기서, 전류 지령치(id2*)는 제2의 정류 전류(id2)에 대응하는 지령치이다.

그리고 감산기(911)에 의해, 전류 지령치(id2*)에 대한 제2의 정류 전류(id2)의 편차인 전류 편차(ie2)가 구해진다.

전류 편차(ie2)는, PI 제어기(913)에 의해 일단 PI 제어를 받은 후에 리미터(915)에 의해 상한 및 하한이 설정되고, 후술하는 PWM 변조의 신호파(i2)로 된다.

반송파 생성부(916, 917)는 소정의 오프셋을 수반한 반송파(C1, C2)를 발생한다. 반송파(C1, C2)는 PWM 변조용의 반송파이다. 다만, 반송파(C1, C2)는 상호 역상(위상차가 180°)이다. 이 역상의 관계는 도 4에 있어서, 반송파 생성부(916, 917)에 부기된 ○표시의 위치가 상이함으로써 표시된다.

차동 증폭기(918)는 신호파(i1)와 반송파(C1)를 입력하고, 전자가 후자를 넘을 때 활성화하는 스위칭 신호(SW1)를 출력한다. 차동 증폭기(919)는 신호파(i2)와 반송파(C2)를 입력하고, 전자가 후자를 넘을 때 활성화하는 스위칭 신호(SW2)를 출력한다.

이상과 같이 하여 스위칭 신호(SW1, SW2)가 생성되므로, 스위칭 신호(SW1, SW2)에 의거하여 제1 및 제2의 스위칭 소자(44, 54)가 동작함으로써, 전압 지령치(Vdc*)와 동일한 직류 전압(Vdc)이 컨덴서(20)에서 지지되도록 제1 및 제2의 정류 전류(id1, id2)가 흐른다.

<시뮬레이션 결과>

상술의 구성을 구비하는 정류 회로(10)의 동작을 시뮬레이션한 결과를 이하에서 설명한다.

도 5는 제1 실시 형태에 관한 기동 시의 입출력 파형의 시뮬레이션 결과를 나타내는 도면이고, 최상단의 그래프는 3상 전압원(12)으로부터의 선 전류(Iin1～Iin3)의 파형을, 제2단째의 그래프는 제1의 교류 전류(Iinv1) 및 제2의 교류 전류(Iinv2)의 파형을, 제3단째의 그래프는 제4의 상 전압(Vinv1) 및 제5의 상 전압(Vinv2)의 파형을, 최하단의 그래프는 컨덴서(20)에서 지지된 직류 전압(Vdc)의 전압치를, 각각 나타내고 있다. 각 그래프의 시간축(가로축)은 기동 시부터 소정의 기간만큼 거슬러 올라간 시각을 기준(시각 제로)으로 하여 통일하여 나타내고 있다.

도 5에 도시하는 바와같이 선 전류(Iin1～Iin3)는 기동하고 나서 0.01초후 이후는 모든 파형이 정현파로 되어 대략 안정된다.

또한, 제1의 교류 전류(Iinv1) 및 제2의 교류 전류(Iinv2)에 있어서도 종래 기술과 같은 대전류의 발생이 없고, 기동하고 나서 0.01초후 이후는 양 파형이 정현파로 되어 대략 안정된다.

또한, 제4의 상 전압(Vinv1) 및 제5의 상 전압(Vinv2)에 있어서는 종래 기술과 같은 대전압의 발생이 없고, 기동 직후부터 양 파형이 정현파로 되어 대략 안정된다.

또한, 직류 전압(Vdc)도 또한 종래 기술과 같은 대전압의 발생이 없고, 기동으로부터 0.01초후 이후부터 일정한 전압(예를 들면, 약 600V)으로 안정된다.

도 6은 본 발명의 복귀 시의 입출력 파형의 시뮬레이션 결과를 나타내는 도면이고, 순간 정지가 발생한 경우의 시뮬레이션 결과를 나타내고 있다. 도 5와 마찬가지로, 각 그래프는 각각, 최상단의 그래프가 선 전류(Iin1～Iin3)의 파형을 나타내고, 제2단째의 그래프가 제1의 교류 전류(Iinv1) 및 제2의 교류 전류(Iinv2)의 파형을 나타내고, 제3단째의 그래프가 제4의 상 전압(Vinv1) 및 제5의 상 전압(Vinv2)의 파형을 나타내며, 최하단의 그래프가 직류 전압(Vdc)의 전압치를 나타내고 있다.

각 그래프의 시간축은 정상으로 가동하고 있는 상태에서의 임의의 시각을 기준으로 하여 통일하고 있고, 당해 기준 시각으로부터 0.08초～0.083초의 사이에 순간 정지가 발생한 경우를 나타내고 있다.

도 6에 도시하는 바와같이 선 전류(Iin1～Iin3)는 순간 정지하고 나서 0.01초후 이후는 모든 파형이 정현파로 되어 대략 안정된다. 또한, 순간 정지로부터 0.01초가 경과하기까지의 기간에 있어서도, 상술한 종래 기술과 같은 대전류의 발생이 억제된다.

또한, 제1의 교류 전류(Iinv1) 및 제2의 교류 전류(Iinv2)에 있어서도 종래 기술과 같은 대전류의 발생이 없고, 순간 정지로부터 0.01초후 이후는 양 파형이 정현파로 되어 대략 안정된다.

또한, 제4의 상 전압(Vinv1) 및 제5의 상 전압(Vinv2)에 있어서는 종래 기술과 같은 대전압의 발생이 없고, 순간 정지 직후부터 양 파형이 정현파로 되어 대략 안정된다.

또한, 직류 전압(Vdc)도 또한 종래 기술과 같은 대전압의 발생이 없고, 순간 정지로부터 0.01초후 이후부터 일정한 전압(예를 들면, 약 600V)으로 안정된다.

도 7은 본 발명의 재기동 시의 입출력 파형의 시뮬레이션 결과를 나타내는 도면이고, 순간 정지가 발생하여 직류 전압 Vdc＝0V로 되고 나서 기동한 상태를 나타내고 있다. 여기서, 「재기동」이란 순간 정지를 포함하는 정전에 의해 3상 전압원(12)으로부터의 전압이, 복귀에 걸리는 기간보다도 오랫동안 인가되지 않고, 전압(Vdc)이 OV로 된 후에 3상 전압원(12)으로부터의 전압이 인가되는 것을 가리킨다. 도 5 및 도 6과 마찬가지로, 각 그래프는 각각, 최상단의 그래프가 선 전류(Iin1～Iin3)의 파형을 나타내고, 제2단째의 그래프가 제1의 교류 전류(Iinv1) 및 제2의 교류 전류(Iinv2)의 파형을 나타내고, 제3단째의 그래프가 제4의 상 전압(Vinv1) 및 제5의 상 전압(Vinv2)의 파형을 나타내며, 최하단의 그래프가 직류 전압(Vdc)의 전압치를 나타내고 있다.

각 그래프의 시간축은 정상적으로 가동하고 있는 상태에서의 임의의 시각을 기준으로 하여 통일하고 있고, 당해 기준 시각으로부터 0.06초～0.83초의 사이에 전력 공급이 정지하고, 0.83초 경과 시에 재기동한 경우를 나타내고 있다.

도 7에 도시하는 바와같이 선 전류(Iin1～Iin3)는 재기동으로부터 0.01초후 이후는 모든 파형이 정현파로 되어 대략 안정된다. 또한, 재기동으로부터 0.01초가 경과하기까지의 기간에 있어서도, 상술한 종래 기술과 같은 대전류의 발생이 억제된다.

또한, 제1의 교류 전류(Iinv1) 및 제2의 교류 전류(Iinv2)에 있어서도 종래 기술과 같은 대전류의 발생이 없고, 재기동으로부터 0.01초후 이후는 양 파형이 정현파로 되어 대략 안정된다.

또한, 제4의 상 전압(Vinv1) 및 제5의 상 전압(Vinv2)에 있어서는 종래 기술과 같은 대전압의 발생이 없고, 재기동 직후부터 양 파형이 정현파로 되어 대략 안정된다.

또한, 직류 전압(Vdc)도 또한 종래 기술과 같은 대전압의 발생이 없고, 재기동으로부터 0.01초후 이후부터 일정한 전압(예를 들면, 약 600V)으로 안정된다.

이상로부터, 제4의 상 전압(Vinv1) 및 제5의 상 전압(Vinv2)의 위상차가 90도로 되는 구성을 채용하고, 또한 스위치(S1, S2)의 도통 개시 시점을 이들 제4의 상 전압(Vinv1) 및 제5의 상 전압(Vinv2)이 제로 크로스하는 시점으로부터 채용하는 것이 바람직한 것을 알 수 있다.

단, 스위치(S1, S2)의 도통 개시 시점을 반드시 제4의 상 전압(Vinv1) 및 제5의 상 전압(Vinv2)이 제로 크로스하는 시점으로부터 채용하는 것에 한정하지 않아도, 후술하는 바와같이, 종래의 기술과 비교하여 효과가 인정된다.

<제2 실시 형태>

<회로 구성>

본 실시 형태에 있어서는 상기 제1 실시 형태와 동일한 회로 구성을 채용하고, 스위치(S1, S2)의 도통 개시 시를 제4의 상 전압(Vinv1) 및 제5의 상 전압(Vinv2)이 제로 크로스하는 시점과는 관계없이 스위칭한 경우의 양태에 대해서 도면을 참조하면서 설명한다.

<시뮬레이션 결과>

도 8 내지 도 10은, 모두 제2 실시 형태에 관한 입출력 파형의 시뮬레이션 결과를 나타내는 도면이고, 최상단의 그래프는 3상 전압원(12)으로부터의 선 전류(Iin1～Iin3)의 파형을, 제2단째의 그래프는 제1의 교류 전류(Iinv1) 및 제2의 교류 전류(Iinv2)의 파형을, 제3단째의 그래프는 제4의 상 전압(Vinv1) 및 제5의 상 전압(Vinv2)의 파형을, 최하단의 그래프는 컨덴서(20)에서 지지된 직류 전압(Vdc)의 전압치를, 각각 나타내고 있다.

도 8은 기동 시의 경우를, 도 9는 복귀 시의 경우를, 도 10은 재기동 시의 경우를, 각각 나타내고 있다. 각 그래프의 시간축(가로축)은 기동 시 혹은 복귀 시 혹은 재기동 시로부터 소정의 기간만큼 거슬러 올라간 시각을 기준(시각 제로)으로 하여 통일하고 있다. 도 9에 있어서는 당해 기준 시각으로부터 0.0077초～0.0080초의 사이에 순간 정지가 발생한 경우를 나타내고 있다. 도 10에 있어서는 당해 기준 시각으로부터 0.06초～0.08초의 사이에 전력 공급이 정지하고, 당해 기준 시각으로부터 0.08초 경과 시에 재기동한 경우를 나타내고 있다.

도 8 내지 도 10에 나타내는 바와같이 스위칭의 제어를 행하지 않고 기동, 복귀, 재기동한 경우라도, 상기 구성을 구비하고 있음으로써 직류 전압(Vdc)에 있어서 대전압의 발생을 억제할 수 있다. 또한 전류의 변동도 종래와 비교하여 작아지는 것을 알 수 있다.

이상, 본 발명은 상세하게 설명되었는데, 상술한 설명은 모든 국면에 있어서 예시로서, 본 발명은 이에 한정되는 것은 아니다. 예시되지 않은 무수한 변형예가, 본 발명의 범위로부터 벗어나지 않고 상정될 수 있는 것으로 이해된다.

10 : 정류 회로 12 : 3상 전류원
16 : 제1의 단상 펄스폭 변조 컨버터
18 :제2의 단상 펄스폭 변조 컨버터
60 : 제로 크로스 회로 62 : 검지부
64 : 체배기

Claims

3상 전압원(12)으로부터 출력되는 제1의 상 전압이 인가되는 일단(S11)과, 당해 일단과의 도통/비도통이 제어되는 타단(S12)을 가지는 제1의 스위치(S1)와,
상기 3상 전압원으로부터 출력되는 제2의 상 전압이 인가되는 일단(S21)과, 당해 일단과의 도통/비도통이 제어되는 타단(S22)을 가지는 제2의 스위치(S2)와,
상기 제2의 스위치의 상기 타단으로부터의 상기 제2의 상 전압과, 상기 제1의 스위치의 상기 타단으로부터의 상기 제1의 상 전압과, 상기 3상 전압원으로부터 출력되는 제3의 상 전압을 입력하고, 상기 제3의 상 전압을 기준으로 한 상기 제1의 상 전압인 제4의 상 전압(Vinv1)과, 상기 제2의 상 전압을 기준으로 하여 상기 제4의 상 전압과 함께 2상 전압을 구성하는 제5의 상 전압(Vinv2)을 출력하는 3상/2상 변환 인덕터(14)와,
상기 제4의 상 전압을 정류하여 얻어지는 제1의 정류 전류(id1)에 대해서 제1의 펄스폭 변조를 행하여 제1의 변조 전류(m12)를 출력하는 제1의 단상 펄스폭 변조 컨버터(16)와,
상기 제5의 상 전압을 정류하여 얻어지는 제2의 정류 전류(id2)에 대해서 제2의 펄스폭 변조를 행하여 제2의 변조 전류(m34)를 출력하는 제2의 단상 펄스폭 변조 컨버터(18)를 구비하는, 정류 회로(10).
청구항 1에 있어서,
상기 제1의 스위치(S1)는, 상기 제1의 상 전압으로부터 상기 제3의 상 전압을 뺀 전압이 제로일 때에 비도통 상태로부터 도통 상태로 천이하고,
상기 제2의 스위치(S2)는, 상기 전압이 극치(極値)에서 비도통 상태로부터 도통 상태로 천이하는, 정류 회로.
청구항 1에 있어서,
상기 제1의 스위치(S1)는, 상기 제2의 스위치(S2)가 비도통 시에, 비도통 상태로부터 도통 상태로 되고,
상기 제2의 스위치는, 상기 제1의 스위치가 도통 시에, 비도통 상태로부터 도통 상태로 되는, 정류 회로.
청구항 1 내지 3중 어느 한 항에 있어서,
상기 제1의 단상 펄스폭 변조 컨버터(16)의 출력측과,
상기 제2의 단상 펄스폭 변조 컨버터(18)의 출력측의 어느것에 대해서나 병렬로 접속되는 컨덴서(20)를 더 구비하는, 정류 회로.
청구항 1 내지 3중 어느 한 항에 있어서,
상기 제1의 단상 펄스폭 변조 컨버터(16)는,
상기 제4의 상 전압을 전파(全波) 정류하여 상기 제1의 정류 전류(id1)를 출력하는 제1의 단상 다이오드 브릿지(22)와,
상기 제1의 정류 전류에 제1의 초퍼 동작을 행하여 상기 제1의 변조 전류(m12)를 출력하는 제1의 초퍼(24)를 가지고,
상기 제2의 단상 펄스폭 변조 컨버터(18)는,
상기 제5의 상 전압을 전파 정류하여 상기 제2의 정류 전류(id2)를 출력하는 제2의 단상 다이오드 브릿지(32)와,
상기 제2의 정류 전류에 제2의 초퍼 동작을 행하여 상기 제2의 변조 전류(m34)를 출력하는 제2의 초퍼(34)를 가지며,
상기 제1의 단상 펄스폭 변조 컨버터(16)의 출력측과, 상기 제2의 단상 펄스폭 변조 컨버터(18)의 출력측의 어느것에 대해서나 병렬로 접속되는 컨덴서(20)를 구비하는, 정류 회로.
청구항 4에 있어서,
상기 제1의 단상 펄스폭 변조 컨버터(16)는,
상기 제4의 상 전압을 전파 정류하여 상기 제1의 정류 전류(id1)를 출력하는 제1의 단상 다이오드 브릿지(22)와,
상기 제1의 정류 전류에 제1의 초퍼 동작을 행하여 상기 제1의 변조 전류(m12)를 출력하는 제1의 초퍼(24)를 가지고,
상기 제2의 단상 펄스폭 변조 컨버터(18)는,
상기 제5의 상 전압을 전파 정류하여 상기 제2의 정류 전류(id2)를 출력하는 제2의 단상 다이오드 브릿지(32)와,
상기 제2의 정류 전류에 제2의 초퍼 동작을 행하여 상기 제2의 변조 전류(m34)를 출력하는 제2의 초퍼(34)를 가지는, 정류 회로.
청구항 5에 있어서,
상기 제1의 단상 다이오드 브릿지(22)는,
상기 제1의 정류 전류(id1)를 출력하는 고전위측 출력단(＋)과,
저전위측 출력단(－)을 가지고,
상기 제1의 초퍼(24)는,
상기 제1의 단상 다이오드 브릿지의 상기 고전위측 출력단에 접속되는 제1의 인덕터(42)와,
상기 제1의 인덕터를 통하여 상기 제1의 단상 다이오드 브릿지에 접속된 애노드와, 상기 제1의 변조 전류(m12)를 출력하는 캐소드를 포함하는 제1의 다이오드(46)와,
상기 제1의 단상 다이오드 브릿지의 상기 저전위측 출력단에 접속된 캐소드와 애노드를 포함하는 제2의 다이오드(48)와,
상기 제1의 다이오드의 상기 애노드에 접속된 제1단과, 상기 제2의 다이오드의 상기 캐소드에 접속된 제2단을 포함하고, 상기 제1단과 상기 제2단의 사이에서 개폐되는 제1의 스위칭 소자(44)를 가지고,
상기 제2의 단상 다이오드 브릿지(32)는,
상기 제2의 정류 전류(id2)를 출력하는 고전위측 출력단(＋)과,
저전위측 출력단(－)을 가지고,
상기 제2의 초퍼(34)는,
상기 제2의 단상 다이오드 브릿지의 상기 고전위측 출력단에 접속되는 제2의 인덕터(52)와,
상기 제2의 인덕터를 통하여 상기 제2의 단상 다이오드 브릿지에 접속된 애노드와, 상기 제2의 변조 전류(m34)를 출력하는 캐소드를 포함하는 제3의 다이오드(56)와,
상기 제2의 단상 다이오드 브릿지의 상기 저전위측 출력단에 접속된 캐소드와 애노드를 포함하는 제4의 다이오드(58)와,
상기 제3의 다이오드의 상기 애노드에 접속된 제3단과, 상기 제4의 다이오드의 상기 캐소드에 접속된 제4단을 포함하고, 상기 제3단과 상기 제4단의 사이에서 개폐되는 제2의 스위칭 소자(54)를 가지고,
상기 컨덴서의 일단에는 상기 제1의 다이오드의 상기 캐소드와 상기 제3의 다이오드의 상기 캐소드가 공통으로 접속되고,
상기 컨덴서의 타단에는 상기 제2의 다이오드의 상기 애노드와 상기 제4의 다이오드의 상기 애노드가 공통으로 접속되는, 정류 회로.
청구항 6에 있어서,
상기 제1의 단상 다이오드 브릿지(22)는,
상기 제1의 정류 전류(id1)를 출력하는 고전위측 출력단(＋)과,
저전위측 출력단(?)를 가지고,
상기 제1의 초퍼(24)는,
상기 제1의 단상 다이오드 브릿지의 상기 고전위측 출력단에 접속되는 제1의 인덕터(42)와,
상기 제1의 인덕터를 통하여 상기 제1의 단상 다이오드 브릿지에 접속된 애노드와, 상기 제1의 변조 전류(m12)를 출력하는 캐소드를 포함하는 제1의 다이오드(46)와,
상기 제1의 단상 다이오드 브릿지의 상기 저전위측 출력단에 접속된 캐소드와 애노드를 포함하는 제2의 다이오드(48)와,
상기 제1의 다이오드의 상기 애노드에 접속된 제1단과, 상기 제2의 다이오드의 상기 캐소드에 접속된 제2단을 포함하고, 상기 제1단과 상기 제2단의 사이에서 개폐되는 제1의 스위칭 소자(44)를 가지고,
상기 제2의 단상 다이오드 브릿지(32)는,
상기 제2의 정류 전류(id2)를 출력하는 고전위측 출력단(＋)과,
저전위측 출력단(－)을 가지고,
상기 제2의 초퍼(34)는,
상기 제2의 단상 다이오드 브릿지의 상기 고전위측 출력단에 접속되는 제2의 인덕터(52)와,
상기 제2의 인덕터를 통하여 상기 제2의 단상 다이오드 브릿지에 접속된 애노드와, 상기 제2의 변조 전류(m34)를 출력하는 캐소드를 포함하는 제3의 다이오드(56)와,
상기 제2의 단상 다이오드 브릿지의 상기 저전위측 출력단에 접속된 캐소드와 애노드를 포함하는 제4의 다이오드(58)와,
상기 제3의 다이오드의 상기 애노드에 접속된 제3단과, 상기 제4의 다이오드의 상기 캐소드에 접속된 제4단을 포함하고, 상기 제3단과 상기 제4단의 사이에서 개폐되는 제2의 스위칭 소자(54)를 가지고,
상기 컨덴서의 일단에는 상기 제1의 다이오드의 상기 캐소드와 상기 제3의 다이오드의 상기 캐소드가 공통으로 접속되고,
상기 컨덴서의 타단에는 상기 제2의 다이오드의 상기 애노드와 상기 제4의 다이오드의 상기 애노드가 공통으로 접속되는, 정류 회로.