KR101133936B1 - 반도체소자의 실장장치, 실장시스템 및 실장방법 - Google Patents

반도체소자의 실장장치, 실장시스템 및 실장방법 Download PDF

Info

Publication number
KR101133936B1
KR101133936B1 KR1020080108504A KR20080108504A KR101133936B1 KR 101133936 B1 KR101133936 B1 KR 101133936B1 KR 1020080108504 A KR1020080108504 A KR 1020080108504A KR 20080108504 A KR20080108504 A KR 20080108504A KR 101133936 B1 KR101133936 B1 KR 101133936B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
mounting
solder
substrate
pattern
Prior art date
Application number
KR1020080108504A
Other languages
English (en)
Other versions
KR20100049376A (ko
Inventor
윤효철
범희락
김효원
Original Assignee
미래산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미래산업 주식회사 filed Critical 미래산업 주식회사
Priority to KR1020080108504A priority Critical patent/KR101133936B1/ko
Publication of KR20100049376A publication Critical patent/KR20100049376A/ko
Application granted granted Critical
Publication of KR101133936B1 publication Critical patent/KR101133936B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K3/00—Tools, devices, or special appurtenances for soldering, e.g. brazing, or unsoldering, not specially adapted for particular methods
    • B23K3/08—Auxiliary devices therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Supply And Installment Of Electrical Components (AREA)

Abstract

본 발명은, 소정 패턴으로 솔더가 도포된 기판이 진입하기 위한 진입부; 반도체소자를 픽업하여 상기 솔더 위에 소정 패턴으로 반도체소자를 실장하는 실장부; 상기 반도체소자가 실장된 기판이 진출하기 위한 진출부; 상기 기판을 검사하는 검사부; 및 상기 검사부의 검사결과를 수신한 후 그 검사결과에 따라 상기 실장부를 제어하는 제어부를 포함하여 이루어진 것을 특징으로 하는 반도체소자 실장장치, 및 그를 이용한 반도체소자 실장시스템 및 실장방법에 관한 것으로서,
본 발명에 따르면 솔더 또는 반도체소자가 정확한 패턴으로 도포되었는지를 검사한 후 그 검사결과에 따라 미리 설정된 반도체소자의 실장위치를 보정하도록 함으로써 반도체소자와 기판 상의 회로패턴 사이의 접속 불량 문제가 방지될 수 있다.
실장, 검사, 제어

Description

반도체소자의 실장장치, 실장시스템 및 실장방법{Apparatus, System and Method of mounting a semiconductor device on a substrate}
본 발명은 반도체소자 실장기술에 관한 것으로서, 보다 구체적으로는 반도체소자의 실장위치를 조절하여 반도체소자와 기판 상의 회로패턴과의 접속불량을 방지할 수 있는 반도체소자 실장장치, 그를 이용한 반도체소자 실장시스템 및 실장방법에 관한 것이다.
반도체소자는 인쇄회로기판(PCB: Printed Circuit Board)과 같은 기판 상에 탑재되어 특정 기능을 수행하게 되는데, 이와 같이 기판 상에 반도체소자를 탑재하는 기술을 반도체소자 실장기술이라 한다.
이하 도면을 참조하여 기판 상에 반도체소자를 실장하는 종래의 방법을 설명하면 다음과 같다.
우선, 도 1a에서 알 수 있듯이, 소정의 회로패턴(3)이 형성된 기판(1) 상에 솔더(5)를 도포한다. 상기 솔더(5)는 상기 회로패턴(3)에 반도체소자를 접속시키기 위한 접착제 역할을 하는 것으로서, 상기 솔더(5)는 상기 회로패턴(3) 상에 도포한다. 이와 같은 솔더(5)의 도포는 별도의 솔더 도포장치를 이용하여 수행하게 된다.
다음, 도 1b에서 알 수 있듯이, 상기 솔더(5) 위에 반도체소자(7)를 실장한다. 이와 같은 반도체소자(7)의 실장은 별도의 실장장치를 이용하여 수행하게 되는데, 상기 실장장치는 반도체소자(7)를 공급하는 피더와 상기 피더로부터 반도체소자(7)를 픽업하여 상기 솔더(5) 위에 반도체소자(7)를 탑재하는 픽커를 구비한다.
다음, 상기 반도체소자(7)가 실장된 기판(1)을 리플로우(Reflow) 장치에서 고온으로 가열하여 상기 솔더(5)를 경화시킴으로써 상기 반도체소자(7)를 기판(1) 상에 고정한다.
그러나, 이와 같은 종래의 반도체소자 실장방법은, 도 2에서와 같이, 상기 솔더(5)가 회로패턴(3) 상의 정확한 위치에 도포되지 않을 경우 반도체소자(7)가 회로패턴(3)에 정확하게 접속되지 않게 되어 제기능을 발휘하지 못하게 되는 문제가 발생할 수 있다. 즉, 도 2에서와 같이, 솔더(5)가 정확한 위치에 도포되지 않은 상태에서는 비록 반도체소자(7)가 회로패턴(3) 상부의 미리 설정된 위치에 정확하게 실장된다 하더라도, 반도체소자(7)의 고정력이 떨어져 반도체소자(7)와 회로패턴(3) 사이의 접속 불량이 발생할 수 있다.
또한, 종래의 경우, 반도체소자(7)의 실장공정 이전에 상기 솔더(5)가 회로패턴(3) 상의 정확한 위치에 도포되었는지를 검사하는 공정을 추가한 예도 있지만, 이는 검사를 통해 양품 또는 불량품을 나누기 위한 것이며, 비록 솔더(5)가 정확한 위치에 도포되지 않았다 하더라도 소정 범위 내에서는 양품으로 구분하는 것이 일반적이었고, 그에 따라 위에서 설명한 바와 같이 반도체소자(7)의 고정력이 떨어져 반도체소자(7)와 회로패턴(3) 사이의 접속 불량 문제는 여전히 발생하게 되었다.
본 발명은 상기 종래의 문제점을 해결하기 위해 고안된 것으로서, 본 발명은 솔더가 정확한 패턴으로 도포되었는지를 검사한 후 그 검사결과에 따라 미리 설정된 반도체소자의 실장위치를 보정하도록 함으로써 반도체소자와 회로패턴 사이의 접속 불량 문제를 해소할 수 있는 반도체소자 실장장치, 및 그를 이용한 반도체소자 실장시스템 및 실장방법을 제공하는 것을 목적으로 한다.
즉, 본 발명은 도 3에서 알 수 있듯이, 솔더(5)가 회로패턴(3) 상의 정확한 위치에 도포되지 않을 경우, 반도체소자(7)를 회로패턴(3) 상부의 미리 설정된 위치에 실장시키지 않고, 반도체소자(7)의 실장 위치를 상기 솔더(3) 위로 보정하도록 함으로써, 반도체소자(7)의 고정력이 떨어지지 않아 반도체소자(7)와 회로패턴(3) 사이의 접속 불량 문제가 해소될 수 있도록 하는 것을 목적으로 하는 것이다.
본 발명은 상기 목적을 달성하기 위해서, 소정 패턴으로 솔더가 도포된 기판이 진입하기 위한 진입부; 반도체소자를 픽업하여 상기 솔더 위에 소정 패턴으로 반도체소자를 실장하는 실장부; 상기 반도체소자가 실장된 기판이 진출하기 위한 진출부; 상기 기판을 검사하는 검사부; 및 상기 검사부의 검사결과를 수신한 후 그 검사결과에 따라 상기 실장부를 제어하는 제어부를 포함하여 이루어진 것을 특징으로 하는 반도체소자 실장장치를 제공한다.
여기서, 상기 검사부는 상기 진입부와 상기 실장부 사이에 위치하며 상기 기판 상에 상기 솔더가 정확한 패턴으로 도포되었는지를 검사하는 제1검사부를 포함할 수 있고, 이때, 상기 제어부는 상기 제1검사부 및 상기 실장부와 연결된 제1제어부를 포함하여 이루어지며, 상기 제1제어부는 상기 제1검사부로부터 솔더의 패턴에 대한 검사결과를 수신하고, 그 검사결과에 따라 반도체소자 실장위치에 대한 보정여부 및 보정값을 결정하고, 결정된 결과를 상기 실장부로 전송하여 상기 반도체소자 실장위치를 제어할 수 있다.
상기 검사부는 상기 실장부와 상기 진출부 사이에 위치하며 상기 기판 상에 상기 반도체소자가 정확한 패턴으로 실장되었는지를 검사하는 제2검사부를 포함할 수 있고, 이때, 상기 제어부는 상기 실장부 및 상기 제2검사부와 연결된 제2제어부를 포함하여 이루어지며, 상기 제2제어부는 상기 제2검사부로부터 반도체소자의 패턴에 대한 검사결과를 수신하고, 그 검사결과에 따라 반도체소자 실장위치에 대한 보정여부 및 보정값을 결정하고, 결정된 결과를 상기 실장부로 전송하여 상기 반도체소자 실장위치를 제어할 수 있다.
본 발명은 또한, 기판을 로딩하는 로딩 장치; 상기 로딩 장치와 연결되며, 상기 기판 상에 소정 패턴으로 솔더를 도포하는 솔더 도포장치; 상기 솔더 도포장치와 연결되며, 상기 솔더가 도포된 기판 상에 소정 패턴으로 반도체소자를 실장하는 전술한 반도체소자 실장장치; 상기 반도체소자 실장장치와 연결되며, 상기 반도체소자가 실장된 기판을 고온으로 가열하는 리플로우 장치; 및 상기 기판을 언로딩하는 언로딩 장치를 포함하여 이루어진 반도체소자 실장 시스템을 제공한다.
여기서, 상기 반도체소자 실장장치는 서로 동일한 복수 개의 반도체소자 실장장치가 일렬로 연결될 수도 있고, 서로 상이한 복수 개의 반도체소자 실장장치가 일렬로 연결될 수도 있다.
본 발명은 또한, 기판 상에 솔더가 정확한 패턴으로 도포되었는지를 검사하는 공정; 상기 솔더 패턴에 대한 검사결과에 따라 미리 설정된 반도체소자 실장위치에 대한 보정여부 및 보정값을 결정하는 공정; 및 상기 결정된 보정여부 및 보정값에 따라 상기 기판 상에 반도체 소자를 소정 패턴으로 실장하는 공정을 포함하여 이루어진 반도체소자 실장 방법을 제공한다.
여기서, 상기 기판 상에 상기 반도체소자가 정확한 패턴으로 실장되었는지를 검사하는 공정; 및 상기 반도체소자 패턴에 대한 검사결과에 따라 반도체소자 실장위치에 대한 보정여부 및 보정값을 결정하고, 결정된 보정여부 및 보정값에 따라 반도체소자 실장위치를 재결정하는 공정을 추가로 포함할 수 있다.
상기 반도체소자 실장 방법의 모든 공정은 하나의 반도체소자 실장장치에서 수행할 수 있다.
이상과 같은 본 발명에 따르면, 기판 상에 솔더가 정확한 패턴으로 도포되지 않았다 하더라도, 솔더 패턴에 따라 반도체소자의 실장위치를 보정할 수 있어 반도체소자와 회로패턴 사이의 접속 불량 문제가 해소될 수 있다. 또한, 반도체소자가 정확한 패턴으로 실장되지 않는다 하더라도, 미리설정된 반도체소자의 실장위치를 용이하게 보정할 수 있다.
이하, 도면을 참조로 본 발명의 바람직한 실시예에 대해서 상세히 설명하기로 한다.
<반도체소자 실장장치>
도 4는 본 발명의 일 실시예에 따른 반도체소자 실장장치의 개략도이고, 도 5는 본 발명의 일 실시예에 따른 검사장치의 개략도이고, 도 6은 본 발명의 일 실시예에 따른 실장부의 개략도이다.
도 4에서 알 수 있듯이, 본 발명의 일 실시예에 따른 반도체소자 실장장치(100)는, 진입부(110), 제1검사부(120), 제1제어부(130), 실장부(140), 제2검사부(150), 제2제어부(160), 및 진출부(170)를 포함하여 이루어진다.
상기 진입부(110)는 기판(S)이 반도체소자 실장장치(100) 내부로 진입하기 위한 입구이다. 상기 진입부(110)로 진입하는 기판(S) 상에는 회로패턴이 형성되어 있고, 상기 회로패턴 위에 소정 패턴으로 솔더가 도포되어 있다.
상기 제1검사부(120)는 상기 진입부(110)와 상기 실장부(140) 사이에 위치하여 상기 진입부(110)를 통해 진입하는 기판(S) 상에 솔더가 정확한 패턴으로 도포되었는지를 검사한다. 상기 제1검사부(120)는 솔더 패턴을 확인하기 위한 제1검사장치(122)를 포함하여 이루어진다.
상기 제1검사장치(122)는 도 5와 같은 3차원형상 측정장치로 이루어질 수 있다. 도 5에서 알 수 있듯이, 상기 제1검사장치(122)는 서로 대칭이 되도록 설치되는 제1측정부(1221) 및 제2측정부(1222)를 포함하여 이루어진다.
상기 제1측정부(1221) 및 제2측정부(1222) 각각은, 광투영부(1223), 빔 스플릿터(beam splitter)(1224) 및 결상부(1225)로 구성된다. 또한, 상기 광투영부(1223)는 광원(1223a), 투영격자(1223b), 및 투영렌즈(1223c)로 구성되고, 상기 결상부(1225)는 결상렌즈(1225a) 및 카메라(1225b)로 구성된다.
이와 같은 제1검사장치(122)의 동작을 설명하면 다음과 같다.
우선, 상기 제1측정부(1221)의 광투영부(1223)에 구비된 광원(1223a)에서 화살표(A) 방향으로 광을 방출하면 방출된 광은 투영격자(1223b) 및 투영렌즈(1223c)를 거치고 상기 빔스플릿터(1224)를 통해서 기판(S) 상의 솔더패턴 표면으로 입사된다. 그후, 입사된 광은 솔더패턴의 표면에서 화살표(A)의 방향을 따라 제2측정부(1222)로 반사된다. 즉, 반사된 광은 제2측정부(1222)의 빔스플릿터(1224) 및 결상렌즈(1225a)를 통과한 후 카메라(1225b)에 입사되어 카메라(1225b)에서 이미지를 감지하게 된다.
이와 같이 제1측정부(1221)에서 광을 방출하고, 방출된 광이 솔더패턴의 표면에서 반사된 후 제2측정부(1222)에서 이미지를 감지하는 작업이 완료되면, 솔더패턴의 표면 검사시 발생되는 그림자 효과를 제거하기 위해 제2측정부(1222)에서 화살표(B) 방향으로 광을 방출하여 방출된 광이 솔더패턴의 표면으로 입사하고, 입사된 광이 화살표(B) 방향으로 반사되면 반사된 광을 다시 제1측정부(1221)의 결상부(1225)에 구비된 카메라(1225b)에서 감지하여 솔더패턴의 3차원형상을 측정하게 된다.
이와 같이 제1측정부(1221) 및 제2측정부(1222)를 서로 대칭이 되도록 설치 함으로써 그림자 효과를 제거하면서 솔더패턴 표면을 용이하게 이미지화할 수 있다. 도 5에 따른 검사장치는 본 발명의 일 실시예에 따른 것으로서, 본 발명에 따른 제1검사장치(122)가 도 5에 따른 검사장치로 한정되는 것은 아니다.
상기 제1제어부(130)는 상기 제1검사부(120) 및 상기 실장부(140)와 연결되어 있다. 상기 제1제어부(130)는 상기 제1검사부(120)로부터 솔더의 패턴에 대한 검사결과를 수신하고, 그 검사결과에 따라 미리 설정된 반도체소자 실장위치에 대한 보정이 필요한지 여부를 결정한다. 즉, 솔더가 정확한 패턴으로 도포된 경우에는 보정이 필요없다는 결정을 내리고, 솔더가 정확하지 않은 패턴으로 도포된 경우에는 보정이 필요하다는 결정을 내림과 더불어 미리 설정된 반도체소자 실장위치에 대한 보정값을 결정한다. 이와 같이 보정여부 및 보정값에 대한 결정 결과는 상기 실장부(140)로 전송되며, 그에 따라 상기 실장부(140)에서 반도체소자 실장위치가 제어된다. 즉, 상기 제1제어부(130)에서 보정이 필요없다는 결정을 내린 경우에는 상기 실장부(140)에서 미리 설정된 반도체소자 실장위치에 따라 반도체소자를 실장하고, 상기 제1제어부(130)에서 소정의 보정값으로 보정이 필요하다는 결정을 내린 경우에는 상기 실장부(140)에서 미리 설정된 반도체소자 실장위치를 보정한 후 반도체소자를 실장하게 된다.
상기 실장부(140)는 반도체소자를 픽업하여 기판(S) 상에 도포된 솔더 위에 소정 패턴으로 반도체소자를 실장한다. 상기 실장부(140)는 제1검사부(120)와 제2검사부(150) 사이에 위치하며, 피더(142) 및 픽커(144)를 포함하여 이루어진다. 상기 피더(142)에는 다양한 반도체소자가 수용되어 있어 상기 피더(142)로부터 반도 체소자가 제공된다. 제공된 반도체소자는 상기 픽커(144)에 의해 픽업된 후 상기 기판(S) 상에 도포된 솔더 위에 실장된다.
도 6은 본 발명의 일 실시예에 따른 실장부(140)의 개략도로서, 도 6에서 알 수 있듯이, 본 발명의 일 실시예에 따른 실장부(140)는 X-Y 갠트리(gantry)(141), 피더(142), 기판이송부(143), 픽커(144), 및 비젼장치(146)로 구성된다.
이와 같은 실장부(140)의 동작을 설명하면 다음과 같다.
우선, 솔더가 도포된 기판은 기판이송부(143)를 따라 실장위치(A)로 이송된다. 그 후, 픽커(144)는 X-Y 갠트리(141)에 의해 X-Y축 방향으로 이동하면서 피더(142)로부터 공급되는 반도체소자를 픽업한다. 이때, 상기 픽커(144)는 다수의 반도체소자를 고속으로 픽업하기 위해서 다수개의 노즐장치(1442)를 구비한다. 반도체소자를 픽업한 픽커(144)는 비젼장치(146)로 이동하여 반도체소자를 정확하게 픽업하였는지 검사하고, 그 후 실장위치(A)로 이송된 기판 위로 이동하여 상기 솔더 위에 반도체소자를 실장한다. 도 6에 따른 실장부는 본 발명의 일 실시예에 따른 것으로서, 본 발명에 따른 실장부가 반드시 도 6에 따른 실장부로 한정되는 것은 아니다.
상기 제2검사부(150)는 상기 실장부(140)와 상기 진출부(170) 사이에 위치하여 상기 기판(S) 상에 반도체소자가 정확한 패턴으로 실장되었는지를 검사한다. 상기 제2검사부(150)는 반도체소자 패턴을 확인하기 위한 제2검사장치(152)를 포함하여 이루어진다. 상기 제2검사장치(152)는 전술한 도 5에 도시한 3차원형상 측정장치로 이루어질 수 있으나, 반드시 그에 한정되는 것은 아니다.
상기 제2제어부(160)는 상기 실장부(140) 및 제2검사부(150)와 연결되어 있다. 상기 제2제어부(160)는 상기 제2검사부(150)로부터 반도체소자의 패턴에 대한 검사결과를 수신하고, 그 검사결과에 따라 미리 설정된 반도체소자 실장위치에 대한 보정이 필요한지 여부를 결정한다. 즉, 반도체소자가 정확한 패턴으로 도포된 경우에는 미리 설정된 반도체소자 실장위치가 정확한 것으로 판명하여 보정이 필요없다는 결정을 내리고, 반도체소자가 정확하지 않은 패턴으로 도포된 경우에는 미리 설정된 반도체소자 실장위치가 정확하지 않은 것으로 판명하여 보정이 필요하다는 결정을 내림과 더불어 미리 설정된 반도체소자 실장위치에 대한 보정값을 결정한다. 이와 같이 보정여부 및 보정값에 대한 결정 결과는 상기 실장부(140)로 전송되며, 그에 따라 상기 실장부(140)에서 반도체소자 실장위치가 제어된다. 즉, 상기 제2제어부(160)에서 보정이 필요없다는 결정을 내린 경우에는 상기 실장부(140)에서 미리 설정된 반도체소자 실장위치에 따라 반도체소자를 실장하고, 상기 제2제어부(160)에서 소정의 보정값으로 보정이 필요하다는 결정을 내린 경우에는 상기 실장부(140)에서 반도체소자 실장위치를 재설정하게 된다.
상기 진출부(170)는 상기 반도체소자가 실장된 기판(S)이 반도체소자 실장장치(100) 외부로 진출하기 위한 출구이다.
이상과 같은 본 발명에 따른 반도체소자 실장장치(100)의 동작을 설명하면 하기와 같다.
우선, 상기 진입부(110)를 통해 소정 패턴으로 솔더가 도포된 기판(S)이 제1검사부(120)로 진입하면, 상기 제1검사부(120)의 제1검사장치(122)가 기판(S) 상에 솔더가 정확한 패턴으로 도포되었는지를 검사한 후, 그 검사결과를 상기 제1제어부(130)로 송신한다. 그러면, 상기 제1제어부(130)는 수신한 솔더 패턴에 대한 검사결과에 따라 미리 설정된 반도체소자 실장위치에 대한 보정여부 및 보정값을 결정하고, 그 결정된 사항을 상기 실장부(140)로 송신한다.
한편, 상기 솔더가 도포된 기판(S)은 상기 실장부(140)로 이동하고, 상기 실장부(140)의 픽커(144)가 피더(142)로부터 반도체소자를 픽업하여 상기 기판(S) 상의 솔더 위에 반도체소자를 실장한다. 이때, 상기 실장부(140)는 상기 제1제어부(130)로부터 수신한 반도체소자 실장위치에 대한 보정여부 및 보정값에 따라 제어되어 반도체소자를 실장하게 된다.
다음, 상기 반도체소자가 실장된 기판(S)이 제2검사부(150)로 이동하고, 상기 제2검사부(150)의 제2검사장치(152)가 기판(S) 상에 반도체소자가 정확한 패턴으로 도포되었는지를 검사한 후, 그 검사결과를 상기 제2제어부(160)로 송신한다. 그러면, 상기 제2제어부(160)는 수신한 반도체소자 패턴에 대한 검사결과에 따라 미리 설정된 반도체소자 실장위치가 정확한지 여부를 판명하여 그에 대한 보정여부 및 보정값을 결정하고, 그 결정된 사항을 상기 실장부(140)로 송신한다. 만약, 미리 설정된 반도체소자 실장위치에 대한 보정이 필요한 경우, 상기 실장부(140)는 반도체소자 실장위치를 재설정하게 된다. 상기 제2검사부(150)에서 검사를 마친 기판(S)은 상기 진출부(170)를 통해 반도체소자 실장장치(100) 외부로 진출한 후 후속공정을 진행하게 된다.
이상 설명한 본 발명의 일 실시예에 따른 반도체소자 실장장치(100)는, 솔더 패턴을 검사하여 실장부(140)를 제어하기 위한 제1검사부(120)와 제1제어부(130), 및 반도체소자 패턴을 검사하여 실장부(140)를 제어하기 위한 제2검사부(150)와 제2제어부(160)를 포함하지만, 본 발명에 따른 반도체소자 실장장치가 반드시 이에 한정되는 것은 아니다. 즉, 본 발명의 다른 실시예에 따른 반도체소자 실장장치(100)는 제1검사부(120)와 제1제어부(130)만을 구비하고 제2검사부(150)와 제2제어부(160)는 구비하지 않을 수 있고, 또 다른 실시예에 따른 반도체소자 실장장치(100)는 제2검사부(150)와 제2제어부(160)만을 구비하고 제1검사부(120)와 제1제어부(130)는 구비하지 않을 수 있다. 또한, 상기 제1제어부(130) 및 제2제어부(160)가 별도로 구성되지 않고, 하나의 제어부에서 두가지 기능을 동시에 수행하도록 구성할 수도 있다.
<반도체소자 실장 시스템 및 실장방법>
도 7은 본 발명의 일 실시예에 따른 반도체소자 실장 시스템을 도시한 개략도이다.
도 7에서 알 수 있듯이, 본 발명의 일 실시예에 따른 반도체소자 실장 시스템은, 로딩 장치(200), 솔더 도포장치(300), 반도체소자 실장장치(100), 리플로우 장치(400), 및 언로딩 장치(500)를 포함하여 이루어진다.
상기 로딩 장치(200)는 반도체소자가 실장될 기판이 로딩되는 장치로서, 상기 로딩 장치(200)에는 소정의 회로 패턴이 형성된 복수 개의 기판이 로딩되고, 각각의 기판은 순차적으로 상기 솔더 도포장치(300)로 이동하게 된다.
상기 솔더 도포장치(300)는 상기 로딩 장치(200)와 연결되어 있으며 상기 로 딩 장치(200)에서 이동된 기판의 회로 패턴 상에 미리 설정된 소정 패턴으로 솔더를 도포하는 장치이다. 상기 솔더 도포장치(300)는 당업계에 공지된 다양한 솔더 도포장치가 이용될 수 있다.
상기 반도체소자 실장장치(100)는 상기 솔더 도포장치(300)와 연결되어 있으며 상기 솔더 도포장치(300)에서 이동된 기판의 솔더 상에 소정 패턴으로 반도체소자를 실장하는 장치이다.
상기 반도체소자 실장장치(100)는 전술한 바와 같이, 제1검사부(120)와 제1제어부(130), 및 제2검사부(150)와 제2제어부(160)를 모두 구비할 수도 있고, 제1검사부(120)와 제1제어부(130)만을 구비하고 제2검사부(150)와 제2제어부(160)는 구비하지 않을 수도 있고, 제2검사부(150)와 제2제어부(160)만을 구비하고 제1검사부(120)와 제1제어부(130)는 구비하지 않을 수도 있다.
상기 반도체소자 실장장치(100)는 복수개가 일렬로 연결될 수도 있으며, 이때, 복수개의 반도체소자 실장장치(100)는 동일한 구성으로 이루어질 수도 있고, 서로 상이한 구성으로 이루어질 수도 있다.
상기 리플로우 장치(400)는 상기 반도체소자 실장장치(100)와 연결되어 있으며 상기 반도체소자 실장장치(100)에서 이동된 기판을 고온으로 가열하는 장치이다. 상기 리플로우 장치(400)에서 기판을 고온으로 가열하면, 기판 상에 도포된 솔더가 경화하여 반도체소자가 기판에 견고하게 고정되게 된다.
상기 언로딩 장치(500)는 상기 리플로우 장치(400)와 연결되어 있으며 반도체소자 실장이 완료된 기판을 외부로 언로딩하는 장치이다.
이와 같은 반도체소자 실장시스템을 이용한 반도체소자 실장방법을 설명하면 하기와 같다.
우선, 소정의 회로 패턴이 형성된 복수 개의 기판을 상기 로딩 장치(200)에 로딩한다.
다음, 상기 로딩 장치(200)에 로딩된 기판을 상기 솔더 도포장치(300)로 이동시킨 후, 상기 솔더 도포장치(300)에서 미리 설정된 소정 패턴으로 솔더를 도포한다.
다음, 상기 기판을 상기 솔더 도포장치(300)로부터 상기 반도체소자 실장장치(100)로 이동시킨 후, 상기 반도체소자 실장장치(100)에서 상기 기판의 솔더 위에 소정 패턴으로 반도체소자를 실장한다.
상기 반도체소자 실장장치(100)에서는 기판 상에 솔더가 정확한 패턴으로 도포되었는지를 검사하고, 그 솔더 패턴에 대한 검사결과에 따라 미리 설정된 반도체소자 실장위치에 대한 보정여부 및 보정값을 결정하고, 그 결정된 보정여부 및 보정값에 따라 상기 기판 상에 반도체 소자를 실장하게 된다. 또한, 반도체 소자를 실장한 후에는 기판 상에 반도체소자가 정확한 패턴으로 실장되었는지를 검사하고, 그 반도체소자 패턴에 대한 검사결과에 따라 반도체소자 실장위치에 대한 보정여부 및 보정값을 결정하고, 그 결정된 보정여부 및 보정값에 따라 반도체소자 실장위치를 재결정하게 된다. 이와 같은 반도체소자 실장장치(100)의 구체적인 동작은 전술한 바와 동일하다.
다음, 상기 기판을 상기 반도체소자 실장장치(100)로부터 상기 리플로우 장 치(400)로 이동시킨 후, 상기 리플로우 장치(400)에서 기판을 가열하는 리플로우 공정을 수행하여, 기판 상에 반도체소자를 견고히 고정한다.
다음, 상기 기판을 상기 리플로우 장치(400)로부터 상기 언로딩 장치(500)로 이동시킨 후, 상기 언로딩 장치(500)에서 기판을 외부로 언로딩한다.
한편, 상기 기판은 컨베이어 벨트와 같은 이동기구에 의해서, 상기 로딩 장치(200), 솔더 도포장치(300), 반도체소자 실장장치(100), 리플로우 장치(400), 및 언로딩 장치(500)를 연속적으로 이동하게 된다.
도 1a 및 도 1b는 일반적인 반도체소자 실장방법을 도시한 개략적 단면도.
도 2는 종래 반도체소자 실장방법의 문제점을 설명하기 위한 개략적 단면도.
도 3은 본 발명에 따른 반도체소자 실장방법을 설명하기 위한 개략적 단면도.
도 4는 본 발명의 일 실시예에 따른 반도체소자 실장장치의 개략도.
도 5는 본 발명의 일 실시예에 따른 검사장치의 개략도.
도 6은 본 발명의 일 실시예에 따른 실장부의 개략도.
도 7은 본 발명의 일 실시예에 따른 반도체소자 실장 시스템을 도시한 개략도.
<도면의 주요부의 도면부호에 대한 설명>
100: 반도체소자 실장장치 110: 진입부
120: 제1검사부 130: 제1제어부
140: 실장부 150: 제2검사부
160: 제2제어부 170: 진출부
200: 로딩 장치 300: 솔더 도포장치
400: 리플로우 장치 500: 언로딩 장치

Claims (12)

  1. 소정 패턴으로 솔더가 도포된 기판이 진입하기 위한 진입부;
    반도체소자를 픽업하여 상기 솔더 위에 소정 패턴으로 반도체소자를 실장하는 실장부;
    상기 반도체소자가 실장된 기판이 진출하기 위한 진출부;
    상기 기판을 검사하는 검사부; 및
    상기 검사부의 검사결과를 수신한 후 그 검사결과에 따라 상기 실장부를 제어하는 제어부를 포함하여 이루어지며,
    상기 검사부는 상기 진입부와 상기 실장부 사이에 위치하는 제1 검사부를 포함하고,
    상기 제어부는 상기 제1검사부 및 상기 실장부와 연결된 제1 제어부를 포함하고,
    이때, 상기 제1 검사부는 상기 솔더 패턴의 이미지를 측정하여 상기 기판 상에 상기 솔더가 정확한 패턴으로 도포되었는지를 검사하고,
    상기 제1 제어부는 상기 제1 검사부로부터 솔더의 패턴에 대한 검사결과를 수신하여, 상기 솔더가 정확한 패턴으로 도포된 경우에는 미리 설정된 반도체소자 실장위치에 대한 보정이 필요없다는 결정을 상기 실장부에 전송하고, 상기 솔더가 정확하지 않은 패턴으로 도포된 경우에는 미리 설정된 반도체소자 실장위치에 대한 보정이 필요하다는 결정 및 미리 설정된 반도체소자 실장위치에 대한 보정값을 상기 실장부에 전송하는 것을 특징으로 하는 반도체소자 실장장치.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 검사부는, 상기 실장부와 상기 진출부 사이에 위치하며, 상기 기판 상에 상기 반도체소자가 정확한 패턴으로 실장되었는지를 검사하는 제2검사부를 포함하는 것을 특징으로 하는 반도체소자 실장장치.
  5. 제4항에 있어서,
    상기 제어부는 상기 실장부 및 상기 제2검사부와 연결된 제2제어부를 포함하여 이루어지며, 상기 제2제어부는 상기 제2검사부로부터 반도체소자의 패턴에 대한 검사결과를 수신하고, 그 검사결과에 따라 반도체소자 실장위치에 대한 보정여부 및 보정값을 결정하고, 결정된 결과를 상기 실장부로 전송하여 상기 반도체소자 실장위치를 제어하는 것을 특징으로 하는 반도체소자 실장장치.
  6. 기판을 로딩하는 로딩 장치;
    상기 로딩 장치와 연결되며, 상기 기판 상에 소정 패턴으로 솔더를 도포하는 솔더 도포장치;
    상기 솔더 도포장치와 연결되며, 상기 솔더가 도포된 기판 상에 소정 패턴으로 반도체소자를 실장하는, 제1항, 제4항 및 제5항 중 어느 한 항에 따른 반도체소자 실장장치;
    상기 반도체소자 실장장치와 연결되며, 상기 반도체소자가 실장된 기판을 고온으로 가열하는 리플로우 장치; 및
    상기 기판을 언로딩하는 언로딩 장치를 포함하여 이루어진 반도체소자 실장시스템.
  7. 제6항에 있어서,
    상기 반도체소자 실장장치는 서로 동일한 복수 개의 반도체소자 실장장치가 일렬로 연결되어 있는 것을 특징으로 하는 반도체소자 실장시스템.
  8. 제6항에 있어서,
    상기 반도체소자 실장장치는 서로 상이한 복수 개의 반도체소자 실장장치가 일렬로 연결되어 있는 것을 특징으로 하는 반도체소자 실장시스템.
  9. 기판 상에 솔더가 정확한 패턴으로 도포되었는지를 검사하는 공정;
    상기 솔더 패턴에 대한 검사결과에 따라 미리 설정된 반도체소자 실장위치에 대한 보정여부 및 보정값을 결정하는 공정; 및
    상기 결정된 보정여부 및 보정값에 따라 상기 기판 상에 반도체 소자를 소정 패턴으로 실장하는 공정을 포함하여 이루어지며,
    상기 기판 상에 솔더가 정확한 패턴으로 도포되었는지를 검사하는 공정은, 상기 기판 상에 도포된 솔더 패턴의 이미지를 측정하는 공정을 포함하여 이루어지고,
    상기 솔더 패턴에 대한 검사결과에 따라 미리 설정된 반도체소자 실장위치에 대한 보정여부 및 보정값을 결정하는 공정은, 상기 솔더의 패턴에 대한 검사결과를 수신하여, 상기 솔더가 정확한 패턴으로 도포된 경우에는 미리 설정된 반도체소자 실장위치에 대해 보정하지 않기로 결정하고, 상기 솔더가 정확하지 않은 패턴으로 도포된 경우에는 미리 설정된 반도체소자 실장위치에 대해 보정하기로 결정함과 더불어 반도체소자 실장위치의 보정값을 결정하는 공정으로 이루어진 것을 특징으로 하는 반도체소자 실장방법.
  10. 제9항에 있어서,
    상기 기판 상에 상기 반도체소자가 정확한 패턴으로 실장되었는지를 검사하는 공정; 및
    상기 반도체소자 패턴에 대한 검사결과에 따라 반도체소자 실장위치에 대한 보정여부 및 보정값을 결정하고, 결정된 보정여부 및 보정값에 따라 반도체소자 실장위치를 재결정하는 공정을 추가로 포함하여 이루어진 반도체소자 실장방법.
  11. 제9항 또는 제10항에 있어서,
    상기 모든 공정은 하나의 반도체소자 실장장치에서 수행하는 것을 특징으로 하는 반도체소자 실장방법.
  12. 제9항에 있어서,
    상기 반도체소자의 실장공정 이후에, 상기 기판을 가열하는 리플로우 공정을 수행하는 것을 특징으로 하는 반도체소자 실장방법.
KR1020080108504A 2008-11-03 2008-11-03 반도체소자의 실장장치, 실장시스템 및 실장방법 KR101133936B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080108504A KR101133936B1 (ko) 2008-11-03 2008-11-03 반도체소자의 실장장치, 실장시스템 및 실장방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080108504A KR101133936B1 (ko) 2008-11-03 2008-11-03 반도체소자의 실장장치, 실장시스템 및 실장방법

Publications (2)

Publication Number Publication Date
KR20100049376A KR20100049376A (ko) 2010-05-12
KR101133936B1 true KR101133936B1 (ko) 2012-04-13

Family

ID=42275838

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080108504A KR101133936B1 (ko) 2008-11-03 2008-11-03 반도체소자의 실장장치, 실장시스템 및 실장방법

Country Status (1)

Country Link
KR (1) KR101133936B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101767663B1 (ko) * 2012-04-02 2017-08-16 삼성전자주식회사 기판 제조 설비 및 기판 제조 방법
US9995787B2 (en) 2012-04-02 2018-06-12 Samsung Electronics Co., Ltd. Apparatus and method for manufacturing substrates

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990045650A (ko) * 1997-11-27 1999-06-25 니시무로 타이죠 반도체칩의 본딩방법 및 그 장치
KR20070040135A (ko) * 2005-10-11 2007-04-16 삼성전자주식회사 반도체 소자의 표면실장 설비 및 실장방법
JP2007266423A (ja) 2006-03-29 2007-10-11 Matsushita Electric Ind Co Ltd 電子部品実装システムおよび電子部品搭載装置ならびに電子部品実装方法
KR20080103023A (ko) * 2007-05-22 2008-11-26 파나소닉 주식회사 전자 부품 실장 시스템 및 전자 부품 실장 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990045650A (ko) * 1997-11-27 1999-06-25 니시무로 타이죠 반도체칩의 본딩방법 및 그 장치
KR20070040135A (ko) * 2005-10-11 2007-04-16 삼성전자주식회사 반도체 소자의 표면실장 설비 및 실장방법
JP2007266423A (ja) 2006-03-29 2007-10-11 Matsushita Electric Ind Co Ltd 電子部品実装システムおよび電子部品搭載装置ならびに電子部品実装方法
KR20080103023A (ko) * 2007-05-22 2008-11-26 파나소닉 주식회사 전자 부품 실장 시스템 및 전자 부품 실장 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101767663B1 (ko) * 2012-04-02 2017-08-16 삼성전자주식회사 기판 제조 설비 및 기판 제조 방법
US9995787B2 (en) 2012-04-02 2018-06-12 Samsung Electronics Co., Ltd. Apparatus and method for manufacturing substrates
US10823779B2 (en) 2012-04-02 2020-11-03 Samsung Electronics Co., Ltd. Apparatus and method for manufacturing substrates

Also Published As

Publication number Publication date
KR20100049376A (ko) 2010-05-12

Similar Documents

Publication Publication Date Title
KR101897088B1 (ko) 본딩 장치 및 본딩 방법
KR101260429B1 (ko) 전자 부품 실장 시스템, 전자 부품 탑재 장치 및 전자 부품실장 방법
US10107853B2 (en) Apparatus and method for inspecting PCB-mounted integrated circuits
KR101369700B1 (ko) 박막패턴 형성장치, 박막패턴 형성방법, 및 장치의 조정방법
JP6356081B2 (ja) 対向面に存在する構造的特徴を有する部品の光学的測定
US11125697B2 (en) Transfer state inspection system and component mounter
US10743448B2 (en) Substrate position detection device
US9271417B2 (en) Electronic component mounting method
KR101178403B1 (ko) 피시비 기판 검사장치
KR101133936B1 (ko) 반도체소자의 실장장치, 실장시스템 및 실장방법
US20120218402A1 (en) Component placement process and apparatus
EP3937598B1 (en) Correction amount calculating device and correction amount calculating method
KR101178409B1 (ko) 피시비 기판 검사장치
CN111656878B (zh) 构成装置良好与否判定服务器、检查系统、检查系统用的终端装置及检查装置
JPWO2018216132A1 (ja) 測定位置決定装置
KR101019036B1 (ko) 반도체 부품의 실장장치 및 실장방법
KR101471984B1 (ko) 조도 조절이 가능한 발광모듈이 구비되는 검사대상물 이송장치
JP7425091B2 (ja) 検査装置及び検査方法
WO2021144981A1 (ja) 検査装置及び検査方法
JP2004356139A (ja) 部品実装装置及び方法
KR20180015983A (ko) 인쇄 회로 기판의 검사 및 불량 교정 장치와 그 방법
KR101438697B1 (ko) 부품실장기의 장착정확도 검사방법
JP4260606B2 (ja) 物品認識方法、部品移載方法及び物品認識装置、並びに同物品認識装置を備えた表面実装機、同部品試験装置、同ディスペンサ、同実装基板検査装置及び同印刷基板検査装置
WO2023100247A1 (ja) 検査装置および検査方法
JP7235132B2 (ja) 実装基板製造システム、部品搭載システムおよび実装基板製造方法、部品搭載方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170224

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190304

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200302

Year of fee payment: 9