KR101131968B1 - Nonvolatile memory device and method for manufacturing the same - Google Patents

Nonvolatile memory device and method for manufacturing the same Download PDF

Info

Publication number
KR101131968B1
KR101131968B1 KR1020060038725A KR20060038725A KR101131968B1 KR 101131968 B1 KR101131968 B1 KR 101131968B1 KR 1020060038725 A KR1020060038725 A KR 1020060038725A KR 20060038725 A KR20060038725 A KR 20060038725A KR 101131968 B1 KR101131968 B1 KR 101131968B1
Authority
KR
South Korea
Prior art keywords
memory device
film
abandoned
high dielectric
nonvolatile memory
Prior art date
Application number
KR1020060038725A
Other languages
Korean (ko)
Other versions
KR20070106165A (en
Inventor
이승룡
조흥재
양홍선
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060038725A priority Critical patent/KR101131968B1/en
Publication of KR20070106165A publication Critical patent/KR20070106165A/en
Application granted granted Critical
Publication of KR101131968B1 publication Critical patent/KR101131968B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • H01L29/4011Multistep manufacturing processes for data storage electrodes
    • H01L29/40114Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324Gate electrodes for transistors with a floating gate
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/788Field effect transistors with field effect produced by an insulated gate with floating gate

Abstract

본 발명은 반도체 소자의 고집적화에 따른 디자인 룰(design rule)의 감소에 따라 소자가 요구하는 커플링 비를 만족시키면서, 우수한 누설전류 특성을 확보하여 신뢰성을 향상시킬 수 있는 비휘발성 메모리 소자 및 그 제조방법을 제공하기 위한 것으로, 이를 위해 본 발명은 플로팅 게이트, 유전체막 및 컨트롤 게이트를 포함하는 비휘발성 메모리 소자에 있어서, 상기 유전체막은, 제1 산화막과, 상기 제1 산화막 상부에 유전상수가 적어도 9를 갖는 물질 중 선택된 어느 하나의 물질 또는 상기 물질들 중 적어도 두종류의 물질이 혼합된 혼합물로 이루어진 고유전막과, 상기 고유전막 상부에 형성된 질화막과, 상기 질화막 상부에 형성된 제2 산화막을 포함하는 비휘발성 메모리 소자를 제공한다. SUMMARY OF THE INVENTION The present invention provides a nonvolatile memory device capable of improving reliability by securing excellent leakage current characteristics while satisfying a coupling ratio required by a device according to a decrease in design rules due to high integration of semiconductor devices. A nonvolatile memory device comprising a floating gate, a dielectric layer, and a control gate, wherein the dielectric layer includes a first oxide layer and a dielectric constant on the first oxide layer; A non-electric dielectric film comprising any one selected from among materials having a material or a mixture of at least two kinds of materials mixed therein, a nitride film formed on the high dielectric film, and a second oxide film formed on the nitride film. Provided is a volatile memory device.

반도체 소자, 플래시 메모리 소자, IPO, IPD, 유전체막, 고유전막 Semiconductor device, flash memory device, IPO, IPD, dielectric film, high dielectric film

Description

비휘발성 메모리 소자 및 그 제조방법{NONVOLATILE MEMORY DEVICE AND METHOD FOR MANUFACTURING THE SAME}Nonvolatile memory device and manufacturing method thereof {NONVOLATILE MEMORY DEVICE AND METHOD FOR MANUFACTURING THE SAME}

도 1은 본 발명의 실시예에 따른 비휘발성 메모리 소자를 도시한 단면도.1 is a cross-sectional view illustrating a nonvolatile memory device according to an embodiment of the present invention.

도 2a 내지 도 2e는 도 1에 도시된 비휘발성 메모리 소자의 제조방법을 도시한 공정 단면도.2A to 2E are cross-sectional views illustrating a method of manufacturing the nonvolatile memory device shown in FIG. 1.

〈도면의 주요 부분에 대한 부호의 설명〉Description of the Related Art

1 : 반도체 기판 1: semiconductor substrate

2 : 터널 산화막2: tunnel oxide film

3 : 플로팅 게이트3: floating gate

4 : 산화막4: oxide film

5 : 고유전막5: high dielectric film

7 : 질화막7: nitride film

8 : 산화막8: oxide film

9 : 유전체막9: dielectric film

10 : 컨트롤 게이트10: control gate

본 발명은 반도체 소자 및 그 제조 기술에 관한 것으로, 특히 비휘발성 메모리 소자의 플로팅 게이트(floating gate)와 컨트롤 게이트(control gate) 간에 개재된 IPD(Inter Poly Dielectric) 또는 IPO(Inter Poly Oxide) 및 그 형성방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a manufacturing technology thereof, and more particularly to an inter poly dielectric (IPD) or an inter poly oxide (IPO) interposed between a floating gate and a control gate of a nonvolatile memory device. It relates to a formation method.

반도체 메모리 소자의 집적도가 증가함에 따라 플래시 메모리 소자의 제조공정에서 IPO(Inter Poly Oxide) 또는 IPD(Inter Poly Dielectric) 즉, 플로팅 게이트와 컨트롤 게이트 사이에 존재하는 유전체막으로 기존의 ONO(Oxide/Nitride/Oxide) 구조를 계속 사용할 경우 소자 간의 간격이 좁아짐에 따라 후속 공정에서 매립 특성이 어려워져 소자 간의 고립이 이루어지지 않는 문제가 발생할 수 있다. 또한, 소자의 크기가 줄어들면서 전하를 저장하기 위한 저장 능력이 열화되기 때문에 IPD 물질로 실제 두께는 얇으면서 높은 유전율을 갖는 박막이 필요하게 되었다. As the degree of integration of semiconductor memory devices increases, existing ONO (Oxide / Nitride) is a dielectric film existing between an interpoly oxide (IPO) or an inter poly dielectric (IPD), that is, a floating gate and a control gate, in a manufacturing process of a flash memory device. If the / Oxide) structure is used continuously, the gap between devices becomes narrow, which may cause a problem in that isolation between the devices may not be achieved due to difficult embedding characteristics in subsequent processes. In addition, as the size of the device decreases, the storage capacity for storing the charge is degraded, and thus, a thin film having a high dielectric constant and a thin physical thickness is required for the IPD material.

이에 따라, 최근에는 산화막/HfO2/산화막, 산화막/HfSiO/산화막 등과 같은 고유전체막을 사용하는 공정 개발이 진행되고 있다. 그러나, 고유전체막을 사용하는 경우 후속 열처리 공정시 열 버짓(thermal budget)에 의한 결정화로 누설전류가 증가하거나, 후속 식각공정에서 고유전체막이 식각되지 않는 문제가 발생하고 있다. Accordingly, in recent years, a process of using a high-k dielectric film such as an oxide film / HfO 2 / oxide film, an oxide film / HfSiO / oxide film, and the like has been developed. However, when the high dielectric film is used, leakage current increases due to crystallization due to thermal budget during the subsequent heat treatment process, or the high dielectric film is not etched in the subsequent etching process.

따라서, 본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 반도체 메모리 소자의 고집적화에 따른 디자인 룰(design rule)의 감소에 따라 소자가 요구하는 커플링 비를 만족시키면서, 우수한 누설전류 특성을 확보하여 신뢰성을 향상시킬 수 있는 비휘발성 메모리 소자 및 그 제조방법을 제공하는데 그 목적이 있다. Accordingly, the present invention has been proposed to solve the above-mentioned problems of the prior art, and satisfies the coupling ratio required by the device according to the reduction of the design rule due to the high integration of the semiconductor memory device, and excellent leakage current. SUMMARY OF THE INVENTION An object of the present invention is to provide a nonvolatile memory device and a method of manufacturing the same, which can secure reliability and improve reliability.

상기한 목적을 달성하기 위한 일 측면에 따른 본 발명은, 플로팅 게이트, 유전체막 및 컨트롤 게이트를 포함하는 비휘발성 메모리 소자에 있어서, 상기 유전체막은, 제1 산화막과, 상기 제1 산화막 상부에 유전상수가 적어도 9를 갖는 물질 중 선택된 어느 하나의 물질 또는 상기 물질들 중 적어도 두종류의 물질이 혼합된 혼합물로 이루어진 고유전막과, 상기 고유전막 상부에 형성된 질화막과, 상기 질화막 상부에 형성된 제2 산화막을 포함하는 비휘발성 메모리 소자를 제공한다. According to an aspect of the present invention, there is provided a nonvolatile memory device including a floating gate, a dielectric film, and a control gate, wherein the dielectric film includes a first oxide film and a dielectric constant on the first oxide film. Is a high dielectric film made of any one selected from materials having at least 9 or a mixture of at least two kinds of materials, a nitride film formed on the high dielectric film, and a second oxide film formed on the nitride film. It provides a nonvolatile memory device comprising.

또한, 상기한 목적을 달성하기 위한 다른 측면에 따른 본 발명은, 플로팅 게이트가 형성된 기판을 제공하는 단계와, 상기 플로팅 게이트 상부에 제1 산화막을 형성하는 단계와, 상기 제1 산화막 상부에 유전상수가 적어도 9를 갖는 물질 중 선 택된 어느 하나의 물질 또는 상기 물질들 중 적어도 두종류의 물질이 혼합된 혼합물로 이루어진 고유전막을 형성하는 단계와, 상기 고유전막의 일부를 질화시켜 질화막을 형성하는 단계와, 상기 질화막 상부에 제2 산화막을 형성하는 단계와, 상기 제2 산화막 상부에 컨트롤 게이트를 형성하는 단계를 포함하는 비휘발성 메모리 소자의 제조방법을 제공한다. According to another aspect of the present invention, there is provided a method of providing a substrate on which a floating gate is formed, forming a first oxide layer on the floating gate, and a dielectric constant on the first oxide layer. Forming a high dielectric film comprising at least one selected from among materials having at least 9 or a mixture of at least two kinds of the above materials, and nitriding a portion of the high dielectric film to form a nitride film And forming a second oxide film over the nitride film, and forming a control gate over the second oxide film.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. 또한, 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이며, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나, 또는 그들 사이에 제3의 층이 개재될 수도 있다. 또한 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분은 동일한 구성요소들을 나타낸다. DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. In addition, in the drawings, the thicknesses of layers and regions are exaggerated for clarity, and in the case where the layers are said to be "on" another layer or substrate, they may be formed directly on another layer or substrate or Or a third layer may be interposed therebetween. In addition, the same reference numerals throughout the specification represent the same components.

실시예Example

도 1은 본 발명의 바람직한 실시예에 따른 비휘발성 메모리 소자의 유전체막을 설명하기 위하여 일례로 도시한 스택(stack) 구조를 갖는 플래시 메모리 소자의 게이트 전극 단면도이다. 1 is a cross-sectional view of a gate electrode of a flash memory device having a stack structure, which is illustrated as an example to explain a dielectric film of a nonvolatile memory device according to an exemplary embodiment of the present invention.

도 1을 참조하면, 본 발명의 바람직한 실시예에 따른 비휘발성 메모리 소자의 유전체막(9)은 산화막(4)-고유전막(5)-질화막(7)-산화막(8)의 적층 구조를 갖는다. Referring to FIG. 1, the dielectric film 9 of the nonvolatile memory device according to the preferred embodiment of the present invention has a stacked structure of an oxide film 4, a high dielectric film 5, a nitride film 7, and an oxide film 8. .

산화막(4, 8)은 우수한 내압과 TDDB(Time Dependent Dielectric Breakdown) 특성이 우수한 SiH2Cl2와 H2O 가스를 이용하여 고온 산화막(High Temperature Oxide)으로 30~60Å의 두께로 형성한다. 예컨대, SiO2막으로 형성한다. 또한, 고유전막(5)은 산화막(4, 8)의 유전상수보다 높은 유전상수가 적어도 9 이상(9<k)인 물질 또는 이들이 적절이 혼합된 조성비를 갖는 물질로 형성한다. 또한, 질화막(7)은 고유전막(5)의 일부를 플라즈마 질화(plasma nitridation) 또는 NH3를 이용한 어닐링 공정을 통해 질화시켜 형성한다. The oxide films 4 and 8 are formed with a high temperature oxide film having a thickness of 30 to 60 kW using SiH 2 Cl 2 and H 2 O gas having excellent internal pressure and excellent time dependent dielectric breakdown (TDDB) characteristics. For example, it is formed of a SiO 2 film. Further, the high dielectric film 5 is formed of a material having a dielectric constant higher than the dielectric constant of the oxide films 4 and 8 and at least 9 or more (9 < k) or a material having a composition ratio in which they are appropriately mixed. In addition, the nitride film 7 is formed by nitriding a part of the high dielectric film 5 through plasma nitridation or an annealing process using NH 3 .

참고로, 표 1은 [G.D. Wilk et al., Journal of Applied Physics, vol. 89; no. 10, pp5243-5275(2001)]이 문헌에 개시된 유전체막 및 그의 특성을 나타낸 것이다.For reference, Table 1 shows [G.D. Wilk et al., Journal of Applied Physics, vol. 89; no. 10, pp5243-5275 (2001) shows the dielectric film and its properties disclosed in the literature.

물질matter 유전상수(k)Dielectric constant (k) 밴드갭 Eg(eV)Bandgap Eg (eV) 결정 구조(들)Crystal structure (s) SiO2 SiO 2 3.93.9 8.98.9 무정형Amorphous Si3N4 Si 3 N 4 77 5.15.1 무정형Amorphous Al2O3 Al 2 O 3 99 8.78.7 무정형Amorphous Y2O3 Y 2 O 3 1515 5.65.6 입방체형Cuboid La2O3 La 2 O 3 3030 4.34.3 육방정계형, 입방체형Hexagonal Cube Shape, Cube Shape Ta2O5 Ta 2 O 5 2626 4.54.5 사방정계형Tetragonal TiO2 TiO 2 8080 3.53.5 정방정계형(루타일, 아나타제)Square system type (Rutile, Anatase) HfO2 HfO 2 2525 5.75.7 단사정계형, 사방정계형, 입방체형Monoclinic, Rhombic, Cube ZrO2 ZrO 2 2525 7.87.8 단사정계형, 사방정계형, 입방체형Monoclinic, Rhombic, Cube

고유전막(5)은 표 1에 나타낸 바와 같이, Al2O3, Y2O3, La2O3, Ta2O5, TiO2, HfO2 및 ZrO2과 같은 일군의 물질 중 선택된 어느 하나의 물질로 형성한다. 바람직하게는 유전율을 고려하여 유전상수가 9~25 범위를 갖는 Al2O3, Y2O3, HfO2 및 ZrO2 중 선택된 어느 하나의 물질로 형성한다. 또한, Al2O3, Y2O3, La2O3, Ta2O5, TiO2, HfO2 및 ZrO2과 같은 일군의 물질 중 선택된 두 종류의 물질이 적절히 혼합된 조성비를 갖는 혼합물, 예컨대 HfOxAlyOz, ZrOxAlyOz 및 LaOxAlyOz와 같은 혼합물 중 선택된 어느 하나의 혼합물로 형성한다. 바람직하게는 HfOxAlyOz로 형성한다. 여기서, x, y, z는 0 또는 자연수로서, 혼합물을 구성하는 각 물질의 조성비를 의미한다.The high dielectric film 5 is any one selected from the group of materials such as Al 2 O 3 , Y 2 O 3 , La 2 O 3 , Ta 2 O 5 , TiO 2 , HfO 2 and ZrO 2 , as shown in Table 1. Formed of a substance. Preferably, in consideration of the dielectric constant is formed of a material selected from any one of Al 2 O 3 , Y 2 O 3 , HfO 2 and ZrO 2 having a dielectric constant in the range of 9-25. In addition, a mixture having a composition ratio of appropriately mixed two kinds of materials selected from the group of substances such as Al 2 O 3 , Y 2 O 3 , La 2 O 3 , Ta 2 O 5 , TiO 2 , HfO 2 and ZrO 2 , For example, a mixture of any one selected from mixtures such as HfOxAlyOz, ZrOxAlyOz and LaOxAlyOz. Preferably it is formed with HfOxAlyOz. Here, x, y, z is 0 or natural number, and means the composition ratio of each substance which comprises a mixture.

또한, 고유전막(5)은 HfSiO, ZrSiO 등과 같은 고유전 실리케이트(high-k silicate)를 이용하여 형성할 수도 있다. In addition, the high dielectric film 5 may be formed using high-k silicate such as HfSiO, ZrSiO, or the like.

한편, 질화막(7)은 고유전막(5)의 일부를 플라즈마 질화 공정을 통해 질화시켜 형성하는데, 고유전막(5) 내에 질소 원자가 들어가서 산소 원자와 질소 원자가 상호 결합하고, 또한 질소 원자로 인해 연속적인 결정 성장이 억제되게 된다. 이 때문에 고유전막의 결정화 온도도 상승하게 된다. 또한, 질소가 들어간 막의 표면은 거칠기도 감소하게 된다. 이를 통해, 후속 열처리 공정에서 고유전막(5)의 결정화를 억제하고, 거칠기가 낮은 고유전막을 얻을 수 있어 신뢰성이 유전체막을 얻을 수 있다. 이로 인해, 소자의 전하 저장 능력을 개선시켜 더 좋은 소자 특성을 얻을 수 있다. On the other hand, the nitride film 7 is formed by nitriding a part of the high dielectric film 5 through a plasma nitridation process, wherein nitrogen atoms enter the high dielectric film 5 so that oxygen atoms and nitrogen atoms are mutually bonded to each other, and also due to nitrogen atoms, continuous crystals are used. Growth is inhibited. For this reason, the crystallization temperature of the high dielectric film also rises. In addition, the surface of the film containing nitrogen is also reduced roughness. As a result, crystallization of the high dielectric film 5 can be suppressed in a subsequent heat treatment process, a high dielectric film having a low roughness can be obtained, and a reliable dielectric film can be obtained. This improves the charge storage capability of the device to obtain better device characteristics.

한편, 도 1에서 미설명된 '1'은 기판, '2'는 터널 산화막, '3'은 플로팅 게이트, '10'은 컨트롤 게이트이다. In FIG. 1, '1' is a substrate, '2' is a tunnel oxide film, '3' is a floating gate, and '10' is a control gate.

이하, 도 1에 도시된 비휘발성 메모리 소자의 유전체막 형성방법을 설명하기로 한다. Hereinafter, a method of forming a dielectric film of the nonvolatile memory device shown in FIG. 1 will be described.

도 2a 내지 도 2e는 플래시 메모리 소자의 유전체막 형성방법을 도시한 공정 단면도이다.2A to 2E are cross-sectional views illustrating a method of forming a dielectric film of a flash memory device.

먼저, 도 2a에 도시된 바와 같이, 일련의 제조공정을 통해 반도체 구조물층이 형성된 반도체 기판(1) 상부에 터널 산화막(또는 게이트 산화막)(2)을 형성한다. 이때, 터널 산화막(2)은 건식 또는 습식산화방식으로 형성한다. 예컨대, 습식산화방식은 750~800℃ 정도의 온도에서 습식산화공정을 먼저 진행한 후 900~910℃ 정도의 온도범위 내에서 질소(N2) 분위기로 20~30분 동안 어닐링(annealing)을 진행하여 형성한다. First, as shown in FIG. 2A, a tunnel oxide film (or gate oxide film) 2 is formed on the semiconductor substrate 1 on which the semiconductor structure layer is formed through a series of manufacturing processes. At this time, the tunnel oxide film 2 is formed by a dry or wet oxidation method. For example, in the wet oxidation method, the wet oxidation process is first performed at a temperature of about 750 to 800 ° C., followed by annealing for 20 to 30 minutes in a nitrogen (N 2 ) atmosphere within a temperature range of about 900 to 910 ° C. To form.

한편, 반도체 구조물층은 STI(Shallow Trench Isolation) 공정을 통해 형성되는 소자 분리막, 임플란트(implant) 공정으로 형성되는 웰(well) 영역을 포함한다. The semiconductor structure layer may include a device isolation layer formed through a shallow trench isolation (STI) process and a well region formed by an implant process.

이어서, 도 2b에 도시된 바와 같이, 터널 산화막(2) 상부에 플로팅 게이트용 폴리 실리콘막(3)을 증착한다. 이때, 폴리 실리콘막(3)은 도프트(doped) 또는 언도프트(undoped) 폴리 실리콘막을 형성한다. 예컨대, 폴리 실리콘막(3)은 SiH4 또는 Si2H6와 PH3 가스를 이용하여 LPCVD(Low Pressure Chemical Vapor Deposition) 방식으로 500~2000Å의 두께로 형성한다. 이때, 폴리 실리콘막의 그레인 사이즈(grain size)가 최소화되도록 증착하는 것이 바람직하다. 예컨대 580~620℃의 온도범위 내에서 0.1~3Torr 정도의 낮은 압력으로 형성한다. Subsequently, as shown in FIG. 2B, a floating silicon polysilicon film 3 is deposited on the tunnel oxide film 2. At this time, the polysilicon film 3 forms a doped or undoped polysilicon film. For example, the polysilicon film 3 is formed to a thickness of 500 to 2000 kPa by a low pressure chemical vapor deposition (LPCVD) method using SiH 4 or Si 2 H 6 and PH 3 gas. At this time, it is preferable to deposit so that the grain size of the polysilicon film is minimized. For example, it is formed at a low pressure of about 0.1 to 3 Torr within the temperature range of 580 ~ 620 ℃.

이어서, 플로팅 게이트용 폴리 실리콘막(3) 상부에 유전체막의 최하부층으로 산화막(4)을 형성한다. 이때, 산화막(4)은 우수한 내압과 TDDB(Time Dependent Dielectric Breakdown) 특성이 우수한 SiH2Cl2와 H2O 가스를 소스(source) 가스로 이용하여 고온 산화막(High Temperature Oixde)으로 30~60Å의 두께로 형성한다. 예컨대, SiO2막으로 형성한다. Subsequently, an oxide film 4 is formed as the lowermost layer of the dielectric film on the floating silicon polysilicon film 3. At this time, the oxide film 4 uses SiH 2 Cl 2 and H 2 O gas having excellent internal pressure and TDDB (Time Dependent Dielectric Breakdown) characteristics as a source gas. Form to thickness. For example, it is formed of a SiO 2 film.

이어서, 도 2c에 도시된 바와 같이, 산화막(4) 상부에 피복성이 우수한 단원자증착법(Atomic Layer Deposition, 이하, ALD라 함) 또는 CVD(Chemical Vapor Depostion) 공정을 이용하여 고유전막(5)을 형성한다. 이때, 고유전막(5)은 산화막(4)보다 유전상수가 높은 고유전막, 예컨대 Al2O3, Y2O3, La2O3, Ta2O5, TiO2, HfO2 및 ZrO2과 같은 일군의 고유전막 중 선택된 어느 하나의 막으로 형성하거나, HfSiO, ZrSiO와 같은 일군의 고유전 실리케이트막 중 선택된 어느 하나의 막으로 형성한다. Subsequently, as shown in FIG. 2C, the high dielectric film 5 using an Atomic Layer Deposition (hereinafter referred to as ALD) or Chemical Vapor Depostion (CVD) process having excellent coating properties on the oxide film 4. To form. At this time, the high-k dielectric film 5 has a higher dielectric constant than the oxide film 4, such as Al 2 O 3 , Y 2 O 3 , La 2 O 3 , Ta 2 O 5 , TiO 2 , HfO 2, and ZrO 2 . It is formed of any one selected from the same group of high dielectric films, or formed of any one selected from a group of high dielectric silicate films such as HfSiO and ZrSiO.

이어서, 도 2d에 도시된 바와 같이, 고유전막(5)에 대하여 플라즈마 질화공정(6)을 실시하여 고유전막(5)의 일부를 질화시킨다. 이로써, 고유전막(4)의 일부가 질화되어 질화막(7)이 형성된다. 이때, 플라즈마 질화공정(6)은 마이크로웨이브(microwave) 또는 고주파 플라즈마(radio frequency plasma)를 이용하여 N2, NH3, N2/H2, N2/Ar 또는 NH3/Ar 가스 분위기에서 1mTorr~10Torr의 압력과 25~800℃의 온도로 5~300초 동안 실시한다.Next, as shown in FIG. 2D, a portion of the high dielectric film 5 is nitrided by performing a plasma nitriding process 6 on the high dielectric film 5. As a result, part of the high dielectric film 4 is nitrided to form the nitride film 7. In this case, the plasma nitriding process 6 is performed in a microwave or radio frequency plasma (N 2 , NH 3 , N 2 / H 2 , N 2 / Ar or NH 3 / Ar gas atmosphere 1mTorr 5 to 300 seconds at a pressure of ~ 10 Torr and a temperature of 25 ~ 800 ℃.

한편, 고유전막(5)은 플라즈마 질화공정(6) 대신에 NH3 어닐링 공정을 통해 질화처리될 수도 있다. 이때, NH3 어닐링 공정은 500~800℃의 온도에서 5초~5분 동안 실시한다. Meanwhile, the high dielectric film 5 may be nitrided through NH 3 annealing instead of the plasma nitriding process 6. At this time, the NH 3 annealing process is carried out for 5 seconds to 5 minutes at a temperature of 500 ~ 800 ℃.

이어서, 도 2e에 도시된 바와 같이, 질화막(7) 상부에 산화막(8)을 형성한다. 이때, 산화막(8)은 산화막(4)과 마찬가지로 우수한 내압과 TDDB 특성이 우수한 SiH2Cl2와 H2O 가스를 소스 가스로 이용하여 SiO2막으로 형성하거나, Al2O3막으로 형성한다. 이로써, 산화막-고유전막-질화막-산화막(Oxide/High-k/Nitride/Oxide)의 적층 구조로 이루어진 유전체막(9)이 형성된다. 이때, 유전체막(9)은 50~200Å의 두께로 형성한다. Next, as shown in FIG. 2E, an oxide film 8 is formed on the nitride film 7. At this time, the oxide film 8 is formed of an SiO 2 film or an Al 2 O 3 film by using SiH 2 Cl 2 and H 2 O gas having excellent breakdown voltage and excellent TDDB characteristics as the source gas, similar to the oxide film 4. . As a result, a dielectric film 9 having a laminated structure of oxide film-high dielectric film-nitride film-oxide film (Oxide / High-k / Nitride / Oxide) is formed. At this time, the dielectric film 9 is formed to a thickness of 50 ~ 200Å.

이어서, 유전체막(9) 상부에 컨트롤 게이트용 폴리 실리콘막(10)을 형성한다. 이때, 폴리 실리콘막(10)은 폴리 실리콘막(3)과 마찬 가지로 SiH4 또는 Si2H6와 PH3 가스를 이용하여 LPCVD 방식으로 500~2000Å의 두께로 형성한다. Next, a polysilicon film 10 for a control gate is formed on the dielectric film 9. At this time, like the polysilicon film 3, the polysilicon film 10 is formed to a thickness of 500 ~ 2000Å by the LPCVD method using SiH 4 or Si 2 H 6 and PH 3 gas.

상기에서 설명한 본 발명의 실시예들은 플래시 메모리 소자의 유전체막에 실시예에 대해서만 설명되어 있으나, 이는 일례로서 유전체막을 포함하는 EEPROM, EPROM 등과 같은 비휘발성 메모리 소자에도 적용할 수 있다. 또한, 70nm급 이하의 플래시 메모리 소자의 제조공정시 SA-STI(Self Aligned-Shallow Trench Isolation) 공정 또는 SAFG(Self Aligned Floating Gate) 공정을 적용한 경우에도 모두 적용할 수 있다. The embodiments of the present invention described above have been described only with respect to the embodiment of the dielectric film of the flash memory device, but this can also be applied to non-volatile memory devices such as EEPROM, EPROM, etc. including the dielectric film as an example. In addition, the SA-STI (Self Aligned-Shallow Trench Isolation) process or the SAFG (Self Aligned Floating Gate) process may be applied to the manufacture of flash memory devices of 70 nm or less.

본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다. Although the technical spirit of the present invention has been described in detail in the preferred embodiments, it should be noted that the above-described embodiments are for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

이상 설명한 바와 같이, 본 발명에 의하면, 플래시 메모리 소자와 같은 비휘발성 메모리 소자의 유전체막을 산화막-고유전막-질화막-산화막 구조로 형성함으로써 플래시 메모리 소자의 고집적화에 따른 디자인 룰의 감소에 따라 소자가 요구하는 커플링 비를 만족시키면서, 우수한 누설전류 특성을 확보하여 신뢰성을 향상시킬 수 있다. As described above, according to the present invention, by forming a dielectric film of a nonvolatile memory device such as a flash memory device into an oxide film-dielectric film-nitride film-oxide structure, the device is required in accordance with the reduction of design rules due to the high integration of the flash memory device. While satisfying the coupling ratio, it is possible to secure excellent leakage current characteristics and improve reliability.

Claims (18)

플로팅 게이트, 유전체막 및 컨트롤 게이트를 포함하는 비휘발성 메모리 소자에 있어서, In a non-volatile memory device comprising a floating gate, a dielectric film and a control gate, 상기 유전체막은,The dielectric film, 제1 산화막;A first oxide film; 상기 제1 산화막 상부에 유전상수가 적어도 9를 갖는 물질 중 선택된 어느 하나의 물질 또는 상기 물질들 중 적어도 두종류의 물질이 혼합된 혼합물로 이루어진 고유전막; A high dielectric film made of any one material selected from materials having a dielectric constant of at least 9 or a mixture of at least two kinds of materials mixed on the first oxide film; 상기 고유전막 상부에 형성된 질화막; 및A nitride film formed on the high dielectric film; And 상기 질화막 상부에 형성된 제2 산화막A second oxide film formed on the nitride film 을 포함하는 비휘발성 메모리 소자.Nonvolatile memory device comprising a. 청구항 2은(는) 설정등록료 납부시 포기되었습니다.Claim 2 has been abandoned due to the setting registration fee. 제 1 항에 있어서, The method of claim 1, 상기 물질은 Al2O3, Y2O3, HfO2 및 ZrO2과 같은 일군의 물질 중 선택된 어느 하나의 물질인 것을 특징으로 하는 비휘발성 메모리 소자.The material is a non-volatile memory device, characterized in that any one material selected from the group of materials such as Al 2 O 3 , Y 2 O 3 , HfO 2 and ZrO 2 . 청구항 3은(는) 설정등록료 납부시 포기되었습니다.Claim 3 was abandoned when the setup registration fee was paid. 상기 고유전막은 HfOxAlyOz, ZrOxAlyOz 및 LaOxAlyOz(여기서, x, y, z는 0 또는 자연수)와 같은 일군의 혼합물 중 선택된 어느 하나의 혼합물로 이루어진 것을 특징으로 하는 비휘발성 메모리 소자. The high dielectric layer is a non-volatile memory device, characterized in that the mixture of any one selected from a group of mixtures, such as HfOxAlyOz, ZrOxAlyOz and LaOxAlyOz (where x, y, z is 0 or natural water). 청구항 4은(는) 설정등록료 납부시 포기되었습니다.Claim 4 was abandoned when the registration fee was paid. 제 1 항에 있어서, The method of claim 1, 상기 고유전막은 HfSiO 또는 ZrSiO으로 이루어진 비휘발성 메모리 소자.The high dielectric layer is a nonvolatile memory device made of HfSiO or ZrSiO. 청구항 5은(는) 설정등록료 납부시 포기되었습니다.Claim 5 was abandoned upon payment of a set-up fee. 제 1 항에 있어서, The method of claim 1, 상기 고유전막은 상기 제1 산화막보다 높은 유전상수를 갖는 물질로 이루어진 비휘발성 메모리 소자.The high dielectric layer is made of a material having a higher dielectric constant than the first oxide layer. 청구항 6은(는) 설정등록료 납부시 포기되었습니다.Claim 6 was abandoned when the registration fee was paid. 제 1 항 내지 제 5 항 중 어느 하나의 항에 있어서, The method according to any one of claims 1 to 5, 상기 제1 및 제2 산화막은 SiO2막으로 이루어진 비휘발성 메모리 소자.And the first and second oxide films are SiO 2 films. 청구항 7은(는) 설정등록료 납부시 포기되었습니다.Claim 7 was abandoned upon payment of a set-up fee. 상기 제2 산화막은 Al2O3로 이루어진 비휘발성 메모리 소자.The second oxide film is a nonvolatile memory device made of Al 2 O 3 . 플로팅 게이트가 형성된 기판을 제공하는 단계;Providing a substrate having a floating gate formed thereon; 상기 플로팅 게이트 상부에 제1 산화막을 형성하는 단계;Forming a first oxide layer on the floating gate; 상기 제1 산화막 상부에 유전상수가 적어도 9를 갖는 물질 중 선택된 어느 하나의 물질 또는 상기 물질들 중 적어도 두종류의 물질이 혼합된 혼합물로 이루어진 고유전막을 형성하는 단계; Forming a high dielectric layer on the first oxide layer, the high dielectric layer including any one selected from a material having a dielectric constant of at least 9 or a mixture of at least two kinds of materials; 상기 고유전막의 일부를 질화시켜 질화막을 형성하는 단계; Nitriding a portion of the high dielectric film to form a nitride film; 상기 질화막 상부에 제2 산화막을 형성하는 단계; 및Forming a second oxide film on the nitride film; And 상기 제2 산화막 상부에 컨트롤 게이트를 형성하는 단계Forming a control gate on the second oxide layer 를 포함하는 비휘발성 메모리 소자의 제조방법.Method of manufacturing a nonvolatile memory device comprising a. 청구항 9은(는) 설정등록료 납부시 포기되었습니다.Claim 9 was abandoned upon payment of a set-up fee. 제 8 항에 있어서, The method of claim 8, 상기 물질은 Al2O3, Y2O3, HfO2 및 ZrO2과 같은 일군의 물질 중 선택된 어느 하나의 물질인 비휘발성 메모리 소자의 제조방법.The material is a material of any one selected from the group of materials such as Al 2 O 3 , Y 2 O 3 , HfO 2 and ZrO 2 . 청구항 10은(는) 설정등록료 납부시 포기되었습니다.Claim 10 was abandoned upon payment of a setup registration fee. 제 8 항 또는 제 9 항에 있어서, 10. The method according to claim 8 or 9, 상기 고유전막은 HfOxAlyOz, ZrOxAlyOz 및 LaOxAlyOz(여기서, x, y, z는 0 또는 자연수)와 같은 일군의 혼합물 중 선택된 어느 하나의 혼합물을 이용하여 형성하는 비휘발성 메모리 소자의 제조방법. The high dielectric layer is formed using a mixture of any one selected from a group of mixtures such as HfOxAlyOz, ZrOxAlyOz and LaOxAlyOz (where x, y, z is 0 or natural water). 청구항 11은(는) 설정등록료 납부시 포기되었습니다.Claim 11 was abandoned upon payment of a setup registration fee. 제 9 항에 있어서, The method of claim 9, 상기 고유전막은 ALD 또는 CVD 공정으로 형성하는 비휘발성 메모리 소자의 제조방법.The high dielectric film is a method of manufacturing a nonvolatile memory device formed by an ALD or CVD process. 청구항 12은(는) 설정등록료 납부시 포기되었습니다.Claim 12 was abandoned upon payment of a registration fee. 제 8 항 또는 제 9 항에 있어서, 10. The method according to claim 8 or 9, 상기 고유전막을 질화처리하는 단계는 플라즈마 질화공정으로 실시하는 비휘발성 메모리 소자의 제조방법.The nitriding of the high dielectric film may be performed by a plasma nitridation process. 청구항 13은(는) 설정등록료 납부시 포기되었습니다.Claim 13 was abandoned upon payment of a registration fee. 제 12 항에 있어서, 13. The method of claim 12, 상기 플라즈마 질화공정은 마이크로웨이브 또는 고주파 플라즈마를 이용하여 실시하는 비휘발성 메모리 소자의 제조방법.The plasma nitriding process is a method of manufacturing a nonvolatile memory device using a microwave or a high frequency plasma. 청구항 14은(는) 설정등록료 납부시 포기되었습니다.Claim 14 was abandoned when the registration fee was paid. 제 12 항에 있어서, 13. The method of claim 12, 상기 플라즈마 질화공정은 N2, NH3, N2/H2, N2/Ar 또는 NH3/Ar 가스 분위기에서 실시하는 비휘발성 메모리 소자의 제조방법.The plasma nitriding process is a method of manufacturing a nonvolatile memory device performed in a N 2 , NH 3 , N 2 / H 2 , N 2 / Ar or NH 3 / Ar gas atmosphere. 청구항 15은(는) 설정등록료 납부시 포기되었습니다.Claim 15 was abandoned upon payment of a registration fee. 제 14 항에 있어서, The method of claim 14, 상기 플라즈마 질화공정은 1mTorr~10Torr의 압력과 25~800℃의 온도로 5~300초 동안 실시하는 비휘발성 메모리 소자의 제조방법.The plasma nitridation process is performed for 5 to 300 seconds at a pressure of 1 mTorr ~ 10 Torr and a temperature of 25 ~ 800 ℃. 청구항 16은(는) 설정등록료 납부시 포기되었습니다.Claim 16 has been abandoned due to the setting registration fee. 제 8 항 또는 제 9 항에 있어서, 10. The method according to claim 8 or 9, 상기 고유전막을 질화처리하는 단계는 NH3 어닐링 공정으로 실시하는 비휘발성 메모리 소자의 제조방법.The nitriding of the high dielectric film may be performed using an NH 3 annealing process. 청구항 17은(는) 설정등록료 납부시 포기되었습니다.Claim 17 has been abandoned due to the setting registration fee. 제 16 항에 있어서, The method of claim 16, 상기 NH3 어닐링 공정은 500~800℃의 온도에서 5초~5분 동안 실시하는 비휘 발성 메모리 소자의 제조방법.The NH 3 annealing process is carried out for 5 seconds to 5 minutes at a temperature of 500 ~ 800 ℃ manufacturing method of a nonvolatile memory device. 청구항 18은(는) 설정등록료 납부시 포기되었습니다.Claim 18 was abandoned upon payment of a set-up fee. 제 12 항에 있어서, 13. The method of claim 12, 상기 고유전막은 상기 제1 산화막보다 유전상수가 높은 물질로 형성하는 비휘발성 메모리 소자의 제조방법.The high-k dielectric layer is formed of a material having a higher dielectric constant than the first oxide layer.
KR1020060038725A 2006-04-28 2006-04-28 Nonvolatile memory device and method for manufacturing the same KR101131968B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060038725A KR101131968B1 (en) 2006-04-28 2006-04-28 Nonvolatile memory device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060038725A KR101131968B1 (en) 2006-04-28 2006-04-28 Nonvolatile memory device and method for manufacturing the same

Publications (2)

Publication Number Publication Date
KR20070106165A KR20070106165A (en) 2007-11-01
KR101131968B1 true KR101131968B1 (en) 2012-04-04

Family

ID=39062189

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060038725A KR101131968B1 (en) 2006-04-28 2006-04-28 Nonvolatile memory device and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR101131968B1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100932321B1 (en) * 2006-12-28 2009-12-16 주식회사 하이닉스반도체 Nonvolatile Memory Device and Manufacturing Method Thereof
KR100920553B1 (en) * 2007-11-28 2009-10-08 주식회사 동부하이텍 Method for fabricating semiconductor device
KR20100087571A (en) 2009-01-28 2010-08-05 삼성전자주식회사 Non-volatile memory device with quantum dot and method for manufacturing the same
KR101624980B1 (en) 2009-06-19 2016-05-27 삼성전자주식회사 Non-Volatile Memory Device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188356A (en) 2001-12-20 2003-07-04 Matsushita Electric Ind Co Ltd Metal-insulator-ferroelectric multilayer structure and method of manufacturing the same
KR20060011478A (en) * 2004-07-30 2006-02-03 삼성전자주식회사 Non volatile memory device and method for manufacturing thereof
KR20070001454A (en) * 2005-06-29 2007-01-04 주식회사 하이닉스반도체 Inter poly dielectric of nonvolatile memory device and method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188356A (en) 2001-12-20 2003-07-04 Matsushita Electric Ind Co Ltd Metal-insulator-ferroelectric multilayer structure and method of manufacturing the same
KR20060011478A (en) * 2004-07-30 2006-02-03 삼성전자주식회사 Non volatile memory device and method for manufacturing thereof
KR20070001454A (en) * 2005-06-29 2007-01-04 주식회사 하이닉스반도체 Inter poly dielectric of nonvolatile memory device and method thereof

Also Published As

Publication number Publication date
KR20070106165A (en) 2007-11-01

Similar Documents

Publication Publication Date Title
KR100780661B1 (en) Inter poly dielectric of nonvolatile memory device and method thereof
US7786521B2 (en) Semiconductor device with dielectric structure and method for fabricating the same
KR101052587B1 (en) Dielectric Films and Semiconductor Devices Using Dielectric Films
US7507652B2 (en) Methods of forming a composite dielectric structure and methods of manufacturing a semiconductor device including a composite dielectric structure
JP3981094B2 (en) Semiconductor device
JP2005235987A (en) Semiconductor memory and method of manufacturing the same
JP2002319583A (en) Dielectric film of semiconductor element and its forming method
KR20060106255A (en) Method of treating thin layer and method of manufacturing non-volatile memory cell using the same
US7682906B2 (en) Method of manufacturing a non-volatile memory device
US6573197B2 (en) Thermally stable poly-Si/high dielectric constant material interfaces
US6693321B1 (en) Replacing layers of an intergate dielectric layer with high-K material for improved scalability
US20070063266A1 (en) Semiconductor device and method for manufacturing the same
KR101131968B1 (en) Nonvolatile memory device and method for manufacturing the same
TWI279891B (en) Method of manufacturing a flash memory cell
KR100806130B1 (en) Method of Manufacturing a Non-Volatile Memory Device
US20090053881A1 (en) Method of forming dielectric layer of semiconductor memory device
US7605067B2 (en) Method of manufacturing non-volatile memory device
KR100753079B1 (en) Method for fabricating nonvolatile memory device
US20090053905A1 (en) Method of forming dielectric layer of semiconductor memory device
US20070272966A1 (en) Nonvolatile semiconductor memory device and method of fabricating the same
US20050189598A1 (en) Logic embedded-memory integrated circuits
KR20060058813A (en) Method for forming a gate oxide layer in non-volatile memory device and method for forming a gate pattern including the same
KR20070000603A (en) Method of manufacturing a floating gate in non-volatile memory device
JP2004534385A (en) Method of manufacturing interpoly dielectric having high capacitance
KR20070000759A (en) Method for manufacturing flash memory device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee