KR101107676B1 - Circuit and Method for compensating pixel capacitance of Liquid Crystal Display Device - Google Patents

Circuit and Method for compensating pixel capacitance of Liquid Crystal Display Device Download PDF

Info

Publication number
KR101107676B1
KR101107676B1 KR1020040091929A KR20040091929A KR101107676B1 KR 101107676 B1 KR101107676 B1 KR 101107676B1 KR 1020040091929 A KR1020040091929 A KR 1020040091929A KR 20040091929 A KR20040091929 A KR 20040091929A KR 101107676 B1 KR101107676 B1 KR 101107676B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
data
gate
voltage
crystal display
Prior art date
Application number
KR1020040091929A
Other languages
Korean (ko)
Other versions
KR20060044120A (en
Inventor
김판열
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020040091929A priority Critical patent/KR101107676B1/en
Publication of KR20060044120A publication Critical patent/KR20060044120A/en
Application granted granted Critical
Publication of KR101107676B1 publication Critical patent/KR101107676B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only

Abstract

본 발명은 매트릭스 형태로 배열된 화소들의 충전량이 균일해지도록 하여 화면상의 국부적인 휘도차를 방지하는, 액정표시장치의 화소 충전량 보상을 위한 회로 및 방법에 관한 것으로서, 데이터 구동 전압을 공급하는 전원 공급부; 상기 공급된 데이터 구동 전압을 분압하는 분압부; 상기 분압된 전압들에 근거한 데이터 전압들을 해당 데이터 라인들로 각기 출력하는 복수개의 데이터 드라이브들로 구성된다.

Figure R1020040091929

액정 표시 장치, 화소, 충전량, 휘도차, 데이터 구동 전압

The present invention relates to a circuit and a method for compensating a pixel charge amount of a liquid crystal display device to prevent the local luminance difference on the screen by making the charge amount of the pixels arranged in a matrix form uniform, the power supply unit for supplying a data driving voltage ; A voltage divider configured to divide the supplied data driving voltage; And a plurality of data drives respectively outputting data voltages based on the divided voltages to corresponding data lines.

Figure R1020040091929

Liquid crystal display, pixel, charge, luminance difference, data driving voltage

Description

액정표시장치의 화소 충전량 보상 회로 및 방법{Circuit and Method for compensating pixel capacitance of Liquid Crystal Display Device}Circuit and Method for compensating pixel capacitance of Liquid Crystal Display Device

도 1은 종래의 액정표시장치에 대한 개략적인 회로 구성도.1 is a schematic circuit diagram of a conventional liquid crystal display device.

도 2는 도 1의 평면도,2 is a plan view of FIG.

도 3은 도 2의 패널의 A 부분 및 B 부분에서 각기 측정된 게이트 드라이브의 출력전압신호와 데이터 드라이브의 출력전압신호 및 화소의 충전량을 나타내는 파형도, 3 is a waveform diagram illustrating an output voltage signal of a gate drive, an output voltage signal of a data drive, and a charge amount of a pixel respectively measured at portions A and B of the panel of FIG. 2;

도 4는 본 발명의 일 실시예에 따른 액정 표시 장치의 평면 구조도,4 is a plan view of a liquid crystal display according to an exemplary embodiment of the present invention;

도 5는 본 발명의 일 실시예에 따른 액정 표시 장치의 화소 충전량 보상 회로를 나타낸 도면,5 is a diagram illustrating a pixel charge compensation circuit of a liquid crystal display according to an exemplary embodiment of the present invention;

도 6은 도 4의 패널의 A 부분 및 B 부분에서 각기 측정된 게이트 드라이브의 출력전압신호와 데이터 드라이브의 출력전압신호 및 화소의 충전량을 나타내는 파형도.FIG. 6 is a waveform diagram illustrating output voltage signals of a gate drive, output voltage signals of a data drive, and charge amounts of pixels, respectively measured at portions A and B of the panel of FIG.

* 도면의 주요부분에 대한 부호 설명* Explanation of symbols on the main parts of the drawings

410: 액정 패널 420: 게이트 드라이브 IC410: liquid crystal panel 420: gate drive IC

430: 데이터 드라이브 IC 510: 전원 공급부430: data drive IC 510: power supply

520: 분압부520: partial pressure part

본 발명은 액정 표시 장치에 관한 것으로서, 보다 상세하게는 매트릭스 형태로 배열된 화소들의 충전량이 균일해지도록 하여 화면상의 국부적인 휘도차를 방지하는, 액정표시장치의 화소 충전량 보상을 위한 회로 및 방법에 관한 것이다. The present invention relates to a liquid crystal display device, and more particularly, to a circuit and a method for compensating for a pixel charge amount of a liquid crystal display device, in which a filling amount of pixels arranged in a matrix form becomes uniform, thereby preventing local luminance difference on the screen. It is about.

통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여 액정표시장치는 화소영역들이 매트릭스 형태로 배열되어진 액정패널과 이 액정패널을 구동하기 위한 구동회로를 구비한다.A conventional liquid crystal display device displays an image by adjusting the light transmittance of a liquid crystal using an electric field. To this end, a liquid crystal display device includes a liquid crystal panel in which pixel regions are arranged in a matrix form, and a driving circuit for driving the liquid crystal panel.

상기 액정패널에는 게이트 라인들과 데이터 라인들이 교차하게 배열되고, 그 게이트 라인들과 데이터 라인들이 교차하여 정의되는 영역에 화소영역이 위치하게 된다. 그리고, 상기 화소영역들 각각에 전계를 인가하기 위한 화소전극들과 공통전극이 상기 액정패널에 형성된다. In the liquid crystal panel, gate lines and data lines are arranged to cross each other, and pixel regions are positioned in regions where the gate lines and the data lines intersect. Pixel electrodes and a common electrode for applying an electric field to each of the pixel regions are formed on the liquid crystal panel.

상기 화소전극들 각각은 스위칭 소자인 박막트랜지스터(Thin Film Transistor; TFT)의 소스 및 드레인 단자들을 경유하여 데이터 라인들 중 어느 하나에 접속된다. 상기 박막트랜지스터는 상기 게이트 라인을 경유하여 게이트 단자에 인가되는 스캐닝 신호에 의해 턴-온되어, 상기 데이터 라인의 데이터 신호가 상기 화소전극에 전달되도록 한다.Each of the pixel electrodes is connected to any one of the data lines via source and drain terminals of a thin film transistor (TFT) which is a switching element. The thin film transistor is turned on by a scanning signal applied to a gate terminal via the gate line, so that the data signal of the data line is transferred to the pixel electrode.

상기 구동회로는 게이트 라인들을 구동하기 위한 게이트 드라이버와, 데이터 라인들을 구동하기 위한 데이터 드라이버와, 상기 게이트 드라이버와 데이터 드라 이버를 제어하기 위한 제어신호를 공급하는 타이밍 콘트롤러와, 액정표시장치에서 사용되는 각종 구동전압들을 공급하는 전원공급부를 구비한다. The driving circuit includes a gate driver for driving gate lines, a data driver for driving data lines, a timing controller for supplying a control signal for controlling the gate driver and the data driver, and a liquid crystal display device. A power supply unit supplies various driving voltages.

상기 타이밍 콘트롤러는 게이트 드라이버 및 데이터 드라이버의 구동 타이밍을 제어함과 아울러 데이터 드라이버에 화소데이터 신호를 공급한다. 상기 전원공급부는 입력 전원을 승압 또는 감압하여 액정표시장치에서 필요로 하는 공통전압(VCOM), 게이트 하이전압(VGH), 게이트 로우전압(VGL) 등과 같은 구동전압들을 생성한다. 상기 게이트 드라이버는 스캐닝 신호를 게이트 라인들에 순차적으로 공급하여 액정패널상의 액정셀들을 1라인분씩 순차적으로 구동한다. 상기 데이터 드라이버는 게이트 라인들 중 어느 하나에 스캐닝 신호가 공급될 때마다 데이터 라인들 각각에 화소 전압신호를 공급한다. 이에 따라, 액정표시장치는 액정셀별로 화소전압신호에 따라 화소전극과 공통전극 사이에 인가되는 전계에 의해 광 투과율을 조절함으로써 화상을 표시한다.The timing controller controls the driving timing of the gate driver and the data driver and supplies the pixel data signal to the data driver. The power supply unit boosts or decompresses an input power to generate driving voltages such as a common voltage VCOM, a gate high voltage VGH, and a gate low voltage VGL required by the liquid crystal display. The gate driver sequentially supplies the scanning signals to the gate lines to sequentially drive the liquid crystal cells on the liquid crystal panel by one line. The data driver supplies a pixel voltage signal to each of the data lines whenever a scanning signal is supplied to any one of the gate lines. Accordingly, the liquid crystal display displays an image by adjusting light transmittance by an electric field applied between the pixel electrode and the common electrode according to the pixel voltage signal for each liquid crystal cell.

도 1은 종래의 액정표시장치에 대한 개략적인 구성도이다.1 is a schematic configuration diagram of a conventional liquid crystal display device.

도 1을 참조하면, 종래 액정표시장치는 상부유리기판과 하부유리기판이 액정을 사이에 두고 합착되며 다수개의 액정셀(20)들로 이루어진 액정패널(10)과, 상기 액정패널(10)의 데이터 라인(D1 내지 Dm)들에 데이터를 공급하기 위한 데이터 드라이버(25b)와, 상기 액정패널(10)의 게이트 라인(G1 내지 Gn)들에 스캔펄스를 공급하기 위한 게이트 드라이버(25a)를 구비한다. Referring to FIG. 1, a conventional liquid crystal display device includes a liquid crystal panel 10 having an upper glass substrate and a lower glass substrate bonded to each other with a liquid crystal interposed therebetween, and having a plurality of liquid crystal cells 20. A data driver 25b for supplying data to the data lines D1 to Dm, and a gate driver 25a for supplying scan pulses to the gate lines G1 to Gn of the liquid crystal panel 10. do.

상기 게이트 드라이버(25a)는 타이밍 콘트롤러(도시되지 않음)의 제어 하에 스캔펄스를 발생하고 그 스캔펄스를 게이트 라인(G1 내지 Gn)들에 순차적으로 공급 하게 된다. 상기 게이트 드라이버(25a)는 스캔펄스를 순차적으로 발생하는 쉬프트 레지스터와, 스캔펄스의 전압의 스윙폭을 액정셀(20)의 구동에 적합하게 쉬프트 시키기 위한 레벨 쉬프터를 포함한다. The gate driver 25a generates a scan pulse under the control of a timing controller (not shown) and sequentially supplies the scan pulse to the gate lines G1 to Gn. The gate driver 25a includes a shift register for sequentially generating scan pulses, and a level shifter for shifting the swing width of the scan pulse voltage to be suitable for driving the liquid crystal cell 20.

그리고, 상기 데이터 드라이버(25b)는 타이밍 콘트롤러로부터 입력되는 비디오 데이터를 샘플링하고 래치한 후에, 래치된 데이터를 화소데이터전압으로 미리 설정된 감마보상전압으로 변환하여 상기 데이터 라인(D1 내지 Dm)들에 동시에 공급하게 된다. After the data driver 25b samples and latches the video data input from the timing controller, the data driver 25b converts the latched data into a gamma compensation voltage which is preset as a pixel data voltage and simultaneously performs the data line D1 to Dm. Will be supplied.

여기서, 상기 데이터 드라이버(25b)에 의해 변환된 데이터는 매 스캔펄스가 발생할 때마다 각 스캔펄스에 동기되어 1 수평기간 동안에 1 수평라인분씩 데이터 라인(D1 내지 Dm)들에 공급된다. The data converted by the data driver 25b is supplied to the data lines D1 to Dm by one horizontal line during one horizontal period in synchronization with each scan pulse every time a scan pulse occurs.

한편, 상기 액정패널(10)의 상부유리기판과 하부유리기판 사이에는 액정이 주입된다. Meanwhile, liquid crystal is injected between the upper glass substrate and the lower glass substrate of the liquid crystal panel 10.

상기 액정패널(10)에는 m×n 개의 액정셀(20)이 매트릭스 타입으로 배치된다. 또한, 상기 액정패널(10)에는 m 개의 데이터 라인(D1 내지 Dm)들과 n 개의 게이트 라인(G1 내지 Gn)들이 수직교차되며 그 교차부마다 상기 액정셀(20)을 구동하기 위한 박막트랜지스터(T)가 형성된다.In the liquid crystal panel 10, m × n liquid crystal cells 20 are arranged in a matrix type. In addition, m data lines D1 to Dm and n gate lines G1 to Gn cross each other vertically in the liquid crystal panel 10, and thin film transistors for driving the liquid crystal cell 20 at each intersection thereof. T) is formed.

상기 박막트랜지스터(T)는 상기 게이트 드라이버(25a)로부터의 스캔펄스에 응답하여 턴-온되며, 상기 박막트랜지스터(T)의 턴-온시 데이터 라인(D1 내지 Dm) 상의 데이터 신호는 액정셀(20)의 화소전극에 공급된다. The thin film transistor T is turned on in response to a scan pulse from the gate driver 25a, and when the thin film transistor T is turned on, a data signal on the data lines D1 to Dm is the liquid crystal cell 20. Is supplied to the pixel electrode.

즉, 상기 박막트랜지스터(T)의 게이트 전극은 매 수평라인마다 동일한 게이 트 라인(G1 내지 Gn)에 접속되며, 상기 박막트랜지스터(T)의 소스 전극은 매 수직라인마다 동일한 데이터 라인(D1 내지 Dm)에 접속된다. 그리고, 상기 박막트랜지스터(T)의 드레인 전극은 각각의 액정셀(20)마다 각 액정셀(20)의 화소전극에 접속된다. That is, the gate electrode of the thin film transistor T is connected to the same gate line G1 to Gn every horizontal line, and the source electrode of the thin film transistor T is the same data line D1 to Dm every vertical line. ) Is connected. The drain electrode of the thin film transistor T is connected to the pixel electrode of each liquid crystal cell 20 for each liquid crystal cell 20.

그리고, 각 수평라인의 액정셀(20)들의 화소전극들은 이전 수평라인의 액정셀(20)들을 구동하기 위한 이전 게이트 라인(G2 내지 Gn-1)과 소정부분 오버랩되어 스토리지 커패시터를 형성하게 되며, 첫 번째 수평라인의 액정셀(20)들의 화소전극들은 상기 첫 번째 게이트 라인(G1)의 상부에 위치한 더미 게이트 라인(G0)과 소정부분 오버랩되어 스토리지 커패시터를 형성하게 된다.The pixel electrodes of the liquid crystal cells 20 of each horizontal line overlap a predetermined portion with the previous gate lines G2 to Gn-1 for driving the liquid crystal cells 20 of the previous horizontal line to form a storage capacitor. The pixel electrodes of the liquid crystal cells 20 of the first horizontal line overlap a predetermined portion of the dummy gate line G0 positioned above the first gate line G1 to form a storage capacitor.

이와 같은 박막트랜지스터(T)는 각 게이트 라인(G1 내지 Gn)에 공급되는 스캔펄스의 게이트 하이전압(Vgh)에 응답하여 데이터 라인(D1 내지 Dm)에 공급되는 화소전압이 해당 화소전극에 충전되게 한다. The thin film transistor T is configured such that the pixel voltage supplied to the data lines D1 to Dm is charged to the corresponding pixel electrode in response to the gate high voltage Vgh of the scan pulses supplied to the respective gate lines G1 to Gn. do.

즉, 상기 액정셀(20)들은 상기 박막트랜지스터(T)가 게이트 라인(G1 내지 Gn)에 순차적으로 공급되는 게이트 하이전압(Vgh)에 의해 턴-온된 때에 데이터 라인(D1 내지 Dm)으로부터의 해당 화소전압을 충전하여 다시 박막트랜지스터(T)가 턴-온될 때까지 상기 충전전압을 유지하게 된다.That is, the liquid crystal cells 20 correspond to the corresponding lines from the data lines D1 to Dm when the thin film transistor T is turned on by the gate high voltage Vgh which is sequentially supplied to the gate lines G1 to Gn. The charging voltage is maintained until the thin film transistor T is turned on again by charging the pixel voltage.

구체적으로, 임의의 n 번째 게이트 라인의 액정셀(20)에 충전된 화소전압은 해당 화소전극과 이전 수평라인을 따라 늘어선 게이트 라인과(G2 내지 Gn-1)의 중첩에 의해 형성되어진 스토리지 캐패시터에 의해 유지되게 된다. Specifically, the pixel voltage charged in the liquid crystal cell 20 of any n-th gate line is stored in the storage capacitor formed by overlapping the pixel electrode and the gate line (G2 to Gn-1) along the previous horizontal line. To be maintained.

그러나, 도 2에 도시된 바와 같이, 액정 표시 장치의 구동 시 상기 게이트 드라이브 IC(25a)에 인접한 상기 패널(10)의 A 부분의 휘도와 상대적으로 떨어진 B 부분의 휘도가 서로 차이나는 문제가 발생하는데, 그 원인은 상기 게이트 드라이브 IC(25a)로부터 출력된 출력전압신호의 지연(Delay) 때문이다. However, as shown in FIG. 2, when the liquid crystal display is driven, there is a problem that the luminance of the portion A of the panel 10 adjacent to the gate drive IC 25a and the luminance of the portion B that are relatively apart from each other occur. This is caused by the delay of the output voltage signal output from the gate drive IC 25a.

도 3의 (a)는 상기 패널(10)의 A 부분에서 측정된 게이트 드라이브의 출력전압신호(31a)와 데이터 드라이브의 출력전압신호(32a) 및 액정셀(또는 화소라 칭함)의 충전량(33a)을 나타내는 파형도이고, 도 3의 (b)는 상기 패널의 B 부분에서 측정된 게이트 드라이브의 출력전압신호(31b)와 데이터 드라이브의 출력전압신호(32b) 및 액정셀의 충전량(33b)을 나타내는 파형도이다. FIG. 3A illustrates the output voltage signal 31a of the gate drive, the output voltage signal 32a of the data drive, and the charge amount 33a of the liquid crystal cell (or pixel) measured in the portion A of the panel 10. (B) shows the output voltage signal 31b of the gate drive, the output voltage signal 32b of the data drive, and the charge amount 33b of the liquid crystal cell measured in the B portion of the panel. It is a wave form figure.

도 3을 보면, 상기 게이트 드라이브()에 인접한 상기 패널(10)의 A 부분의 게이트 출력전압신호(31a)의 지연은 거의 없는 반면, 그 게이트 드라이브()로부터 상대적으로 떨어질수록 게이트 출력전압신호의 지연차가 커지므로 상기 패널의 B 부분의 게이트 출력전압신호(31b)의 지연이 발생하고, 이로 인해 상기 A 부분의 액정셀들의 충전량(33a)이 상기 B 부분의 액정셀들의 충전량(33b)보다 상대적으로 크게된다. 결국, A 부분의 액정셀들과 B 부분의 액정셀들간 충전량의 차이로 인해 휘도의 차이가 발생하는 문제가 있었다.Referring to FIG. 3, while the delay of the gate output voltage signal 31a of the A portion of the panel 10 adjacent to the gate drive is little, the relative distance from the gate drive is relatively lower than that of the gate output voltage signal. Since the delay difference increases, a delay of the gate output voltage signal 31b of the B portion of the panel occurs, which causes the charge amount 33a of the liquid crystal cells of the A portion to be relatively higher than the charge amount 33b of the liquid crystal cells of the B portion. Become louder. As a result, a difference in luminance occurs due to a difference in charge amount between the liquid crystal cells of the A portion and the liquid crystal cells of the B portion.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 그 목적은 액정 표시 장치에서 매트릭스 형태로 배열된 화소들의 충전량이 균일해지도록 하여 화면상의 국부적인 휘도차를 방지하는, 액정표시장치의 화소 충전량 보상을 위한 회로 및 방법을 제공하고자 하는 것이다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object thereof is to compensate the pixel charge amount of a liquid crystal display device to prevent local luminance differences on the screen by making the charge amount of pixels arranged in a matrix form in the liquid crystal display device uniform. It is to provide a circuit and a method for.

상기와 같은 목적을 달성하기 위하여 본 발명에 따른 액정 표시 장치의 화소 충전량 보상 회로는, 데이터 구동 전압을 공급하는 전원 공급부; 상기 공급된 데이터 구동 전압을 분압하는 분압부; 및 상기 분압된 전압들에 근거한 데이터 전압들을 해당 데이터 라인들로 각기 출력하는 복수개의 데이터 드라이브들을 포함하여 구성된다. 상기 분압부는 상기 게이트 드라이브로부터 상기 각 데이터 드라이브까지의 상대적인 거리차에 따라, 가까울수록 낮은 전압이 멀수록 높은 전압이 상기 각 데이터 드라이브에 인가되도록 한다. In order to achieve the above object, the pixel charge compensation circuit of the liquid crystal display according to the present invention includes a power supply unit for supplying a data driving voltage; A voltage divider configured to divide the supplied data driving voltage; And a plurality of data drives respectively outputting data voltages based on the divided voltages to corresponding data lines. The voltage divider allows a higher voltage to be applied to each data drive according to a relative distance difference from the gate drive to each data drive.

상기와 같은 목적을 달성하기 위하여 본 발명에 따른 액정 표시 장치의 화소 충전량 보상 방법은, 데이터 구동 전압을 공급하는 단계; 상기 공급된 데이터 구동 전압을 분압하는 단계; 상기 분압된 전압들을 데이터 드라이브들에 각각 공급하는 단계; 및 상기 공급된 분압 전압을 근거로 생성된 데이터 전압들을 해당 데이터 라인에 인가하는 단계를 포함한다. 게이트 드라이브로부터 상기 각 데이터 드라이브들까지의 상대적인 거리차에 따라, 가까울수록 낮은 전압이 멀수록 높은 전압이 상기 데이터 드라이브들에 각기 공급되도록 한다. In order to achieve the above object, a pixel charge compensation method of a liquid crystal display according to the present invention may include supplying a data driving voltage; Dividing the supplied data driving voltage; Supplying the divided voltages to data drives, respectively; And applying data voltages generated based on the supplied divided voltage to the corresponding data line. Depending on the relative distance difference from the gate drive to the respective data drives, the closer the lower voltage is, the higher the voltage is supplied to the data drives, respectively.

이하, 첨부 도면을 참조하여 본 발명의 바람직한 실시예에 따른 액정 표시 장치의 화소 충전량 보상을 위한 회로 및 방법에 대하여 설명한다.Hereinafter, a circuit and a method for pixel charge compensation of a liquid crystal display according to an exemplary embodiment of the present invention will be described with reference to the accompanying drawings.

도 4는 본 발명의 일 실시예에 따른 액정 표시 장치의 평면 구조도로서, 액정 패널(410)과, 상기 액정 패널(410)의 좌측 세로변을 따라 배치된 복수개의 게이트 드라이브 IC들(420)과, 상기 액정 패널의 상측 가로변을 따라 배치된 복수개의 데이터 드라이브 IC들(430)을 구비한다.4 is a plan view illustrating a liquid crystal display according to an exemplary embodiment of the present invention. The liquid crystal panel 410 includes a plurality of gate drive ICs 420 disposed along a left vertical side of the liquid crystal panel 410. And a plurality of data drive ICs 430 disposed along an upper horizontal side of the liquid crystal panel.

도 5는 본 발명의 일 실시예에 따른 액정 표시 장치의 화소 충전량 보상 회로를 나타낸 도면이다.5 is a diagram illustrating a pixel charge compensation circuit of a liquid crystal display according to an exemplary embodiment of the present invention.

도 5를 보면, 데이터 구동 전압(Vdd)을 제공하는 전원 공급부(510); 상기 데이터 구동전압(Vdd)을 하나 이상의 저항(R)을 이용하여 분압하고 그 분압된 전압들(Vdd1 - Vdd2)을 각기 출력하는 분압부(520); 및 상기 분압부(520)로부터 출력된 상기 분압 전압들(Vdd1 - Vdd2)을 각기 공급받고, 이를 근거로 데이터 전압을 생성하여 해당 데이터라인들(미도시)에 인가하는 상기 복수개의 데이터 드라이브 IC들(430)로 구성되어 있다. (데이터 드라이브 IC들(430)은 복수개가 모여 하나의 데이터 드라이브 IC군을 이루며, 상기 분압 전압들(Vdd1 - Vdd2)은 각 데이터 드라이브 IC군별로 각기 공급된다. 그리고 상기 분압 전압들(Vdd1 - Vdd2)을 각 데이터 드라이브 IC군별로 각기 공급하기 위해, 상기 분압부(520)에서 저항(R)의 개수는 데이터 드라이브 IC군의 개수와 동일한 것이 바람직하다. 도 5에서는 3개의 데이터 드라이브 IC들(430)이 모여 하나의 데이터 드라이브 IC군을 이루는 것으로 예를 들어 도시하였으며, 이에 국한되는 것은 아니다.)5, a power supply unit 510 for providing a data driving voltage Vdd; A voltage divider 520 for dividing the data driving voltage Vdd using at least one resistor R and outputting the divided voltages Vdd1 to Vdd2, respectively; And the plurality of data drive ICs respectively receiving the divided voltages Vdd1 to Vdd2 output from the voltage dividing unit 520 and generating data voltages based on the divided voltages Vdd1 to Vdd2. 430. (A plurality of data drive ICs 430 form a group of data drive ICs, and the divided voltages Vdd1 to Vdd2 are supplied for each data drive IC group.) The divided voltages Vdd1 to Vdd2. ), The number of resistors R is equal to the number of data drive IC groups in the voltage divider 520. In FIG. 5, three data drive ICs 430 are provided. ) Is shown as a group of data drive ICs, for example, but is not limited thereto.)

상기 분압부(520)에서 상기 분압전압(Vdd1)은 상기 저항(R)에 의해 상기 분압전압(Vdd2)과 비교하여 상대적으로 낮은 전압으로 출력된다. 즉, 상기 게이트 드라이브 IC들(420)로부터 상대적으로 가까운 #1-#3번째의 데이터 드라이브 IC들(430)에 제공되는 전압(Vdd1)은 상대적으로 먼 #n-2번째부터 #n까지의 데이터 드라이브 IC들(430)에 제공되는 전압(Vdd2)보다 상대적으로 작아지게된다. In the voltage dividing unit 520, the voltage dividing voltage Vdd1 is output by the resistor R at a voltage lower than that of the voltage dividing voltage Vdd2. That is, the voltage Vdd1 provided to the # 1- # 3 th data drive ICs 430 relatively close to the gate drive ICs 420 is data from # n-2 th to #n relatively far. It becomes relatively smaller than the voltage Vdd2 provided to the drive ICs 430.

도 6의 (a)는 상기 패널(410)의 A 부분에서 측정된 게이트 드라이브의 출력전압신호(601a)와 데이터 드라이브 IC의 출력전압신호(602a) 및 액정셀(또는 화소라 칭함)의 충전량(603a)을 나타내는 파형도이고, 도 6의 (b)는 상기 패널(410)의 B 부분에서 측정된 게이트 드라이브 IC의 출력전압신호(601b)와 데이터 드라이브 IC의 출력전압신호(602b) 및 액정셀의 충전량(603b)을 나타내는 파형도이다. FIG. 6A illustrates a charge amount of an output voltage signal 601a of a gate drive, an output voltage signal 602a of a data drive IC, and a liquid crystal cell (or pixel) measured at a portion A of the panel 410. 6B is a waveform diagram illustrating the voltage output signal 601b of the gate drive IC, the output voltage signal 602b of the data drive IC, and the liquid crystal cell measured in the portion B of the panel 410. It is a waveform diagram showing the charge amount 603b of.

도 6의 파형을 보면 알 수 있듯이, 상기 게이트 드라이브 IC(420)에 인접한 상기 패널(410)의 A 부분의 게이트 출력전압신호(601a)의 지연은 거의 없는 반면, 그 게이트 드라이브(420)로부터 상대적으로 떨어질수록 게이트 출력전압신호의 지연차가 커지므로 상기 패널(410)의 B 부분의 게이트 출력전압신호(601b)에는 지연이 발생한다. 하지만, 상기 게이트 드라이브 IC들(420)로부터 상대적으로 먼 #n-2번째부터 #n까지의 데이터 드라이브 IC들(430)로부터 출력되어 상기 B 부분의 해당 데이터 라인들에 제공되는 데이터 전압(Vdd2)은, 상대적으로 가까운 #1-#3번째의 데이터 드라이브 IC들(430)로부터 출력되어 상기 A 부분의 해당 데이터 라인들에 제공되는 데이터 전압(Vdd1) 보다, Vdd2에서 Vdd1을 뺀 Vdd2 - Vdd1 만큼 상대적으로 크기 때문에, 상기 A와 B 부분들의 액정셀의 충전량 파형(603a, 603b)을 보면 알 수 있듯이, 상기 게이트 출력전압신호(601a,601b)간의 지연에 의한 액정셀의 충전량의 차이를 보상해 준다. 따라서, 상기 A와 B 부분들의 액정셀의 충전량은 거의 동일해지므로, 액정 패널에서의 국부적인 밝기의 차이가 없어진다.As can be seen from the waveform of FIG. 6, there is almost no delay in the gate output voltage signal 601a of the A portion of the panel 410 adjacent to the gate drive IC 420, whereas the delay is relatively relative to the gate drive 420. Since the delay difference of the gate output voltage signal increases as it falls, the delay occurs in the gate output voltage signal 601b of the portion B of the panel 410. However, the data voltage Vdd2 output from the data drive ICs 430 of # n- 2nd to #n relatively far from the gate drive ICs 420 and provided to corresponding data lines of the B portion. Is relative to Vdd2-Vdd1 minus Vdd1 by Vdd2 than the data voltage Vdd1 output from the relatively closest # 1- # 3th data drive ICs 430 and provided to the corresponding data lines of the A portion. As shown in FIG. 2, the charge amount waveforms 603a and 603b of the liquid crystal cell of the A and B portions compensate for the difference in the charge amount of the liquid crystal cell due to the delay between the gate output voltage signals 601a and 601b. . Therefore, since the filling amount of the liquid crystal cell of the A and B portions is almost the same, there is no difference in local brightness in the liquid crystal panel.

이상 상세히 설명한 바와 같이 본 발명에 따른 액정 표시 장치의 화소 충전량 보상을 위한 회로 및 방법에 의하면, 액정 패널상에 매트릭스 형태로 배열된 화소들의 충전량이 균일해지도록 하여 화면상의 국부적인 휘도차를 방지하는 효과가 창출된다.As described in detail above, according to the circuit and the method for compensating the pixel charge of the liquid crystal display according to the present invention, it is possible to prevent the local luminance difference on the screen by making the amount of charge of the pixels arranged in a matrix form on the liquid crystal panel uniform. Effect is created.

Claims (7)

삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 액정 패널;Liquid crystal panels; 상기 액정 패널 상에 서로 교차하도록 형성된 복수개의 데이터 라인들과 게이트 라인들;A plurality of data lines and gate lines formed to cross each other on the liquid crystal panel; 상기 액정 패널의 일 측에 구비되어 상기 게이트 라인들에 게이트 신호를 인가하는 복수개의 게이트 드라이브들;A plurality of gate drives provided at one side of the liquid crystal panel to apply gate signals to the gate lines; 상기 액정 패널의 다른 측에 구비되어 상기 데이터 라인들에 데이터 신호를 인가하는 데이터 드라이브들로 구성된 복수개의 데이터 드라이브군;A plurality of data drive groups provided on the other side of the liquid crystal panel and configured to apply data signals to the data lines; 상기 게이트 드라이브들 및 상기 데이터 드라이브군들의 구동전압을 제공하는 전원 공급부; 및A power supply unit providing a driving voltage of the gate drives and the data drive groups; And 상기 전원 공급부로부터 상기 데이터 드라이브군들에 제공되는 해당 구동 전압을 복수의 전압들로 분압하고, 그 분압된 복수의 전압들을 상기 데이터 드라이브군들에 각각 제공하도록 복수개의 저항으로 구성된 분압부를 포함하며;A voltage divider configured to divide the corresponding driving voltage provided to the data drive groups from the power supply into a plurality of voltages and provide the divided voltages to the data drive groups, respectively; 상기 분압부는 게이트 드라이브로부터 상기 각 데이터 드라이브군까지의 거리가 가까울수록 낮은 전압이, 멀수록 높은 전압이 상기 각 데이터 드라이브군에 인가되도록 하고;The voltage divider is configured to apply a lower voltage as the distance from the gate drive to each of the data drive groups is closer, and a higher voltage as the distance is applied to each of the data drive groups; 상기 저항의 개수는 상기 데이터 드라이브군들의 개수와 동일한 것을 특징으로 하는 화소 충전량 보상 회로를 가진 액정 표시 장치.And the number of resistors is equal to the number of data drive groups. 삭제delete
KR1020040091929A 2004-11-11 2004-11-11 Circuit and Method for compensating pixel capacitance of Liquid Crystal Display Device KR101107676B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040091929A KR101107676B1 (en) 2004-11-11 2004-11-11 Circuit and Method for compensating pixel capacitance of Liquid Crystal Display Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040091929A KR101107676B1 (en) 2004-11-11 2004-11-11 Circuit and Method for compensating pixel capacitance of Liquid Crystal Display Device

Publications (2)

Publication Number Publication Date
KR20060044120A KR20060044120A (en) 2006-05-16
KR101107676B1 true KR101107676B1 (en) 2012-01-25

Family

ID=37148964

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040091929A KR101107676B1 (en) 2004-11-11 2004-11-11 Circuit and Method for compensating pixel capacitance of Liquid Crystal Display Device

Country Status (1)

Country Link
KR (1) KR101107676B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101325435B1 (en) * 2008-12-23 2013-11-08 엘지디스플레이 주식회사 Liquid crystal display
CN105609038B (en) * 2016-02-17 2018-05-11 京东方科技集团股份有限公司 A kind of compensation method of drive signal, compensation circuit and display panel

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990033178A (en) * 1997-10-23 1999-05-15 윤종용 Liquid crystal display including gray scale voltage variable circuit
KR20010053782A (en) * 1999-12-01 2001-07-02 윤종용 A driving circuit of Liquid Crystal Display

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990033178A (en) * 1997-10-23 1999-05-15 윤종용 Liquid crystal display including gray scale voltage variable circuit
KR20010053782A (en) * 1999-12-01 2001-07-02 윤종용 A driving circuit of Liquid Crystal Display

Also Published As

Publication number Publication date
KR20060044120A (en) 2006-05-16

Similar Documents

Publication Publication Date Title
KR101318043B1 (en) Liquid Crystal Display And Driving Method Thereof
US8159447B2 (en) Display driving apparatus and display apparatus comprising the same
RU2443071C1 (en) Display device and method for driving the same
US7646369B2 (en) Method of driving liquid crystal display device, liquid crystal display device,and electronic apparatus
US20070296682A1 (en) Liquid crystal display device and driving method thereof
US20120120044A1 (en) Liquid crystal display device and method for driving the same
KR20030083309A (en) Liquid crystal display
JP2007279539A (en) Driver circuit, and display device and its driving method
US20040104874A1 (en) Liquid crystal driving device
KR101438586B1 (en) LCD and method of compensating gamma curve of the same
KR101429909B1 (en) Liquid Crystal Display
KR20070116408A (en) Liquid crystal display and method for driving the same
KR20080070221A (en) Liquid crystal display and method for driving the same
KR100933449B1 (en) Method and apparatus for driving liquid crystal display panel
KR101507152B1 (en) Liquid crystal display and driving method there
KR101325199B1 (en) Display device and method for driving the same
KR101107676B1 (en) Circuit and Method for compensating pixel capacitance of Liquid Crystal Display Device
US10304406B2 (en) Display apparatus with reduced flash noise, and a method of driving the display apparatus
KR101186018B1 (en) LCD and drive method thereof
KR101057786B1 (en) Liquid crystal display
JP5418388B2 (en) Liquid crystal display
KR100861270B1 (en) Liquid crystal display apparatus and mehtod of driving the same
KR100994225B1 (en) Apparatus and Method of Driving Liquid Crystal Display
KR20040048623A (en) Liquid crystal display and method of dirving the same
KR100469504B1 (en) Driving apparatus of liquid crystal display panel and method for driving the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee