KR101102977B1 - Manufacturing method for mask read only memory - Google Patents

Manufacturing method for mask read only memory Download PDF

Info

Publication number
KR101102977B1
KR101102977B1 KR1020050127330A KR20050127330A KR101102977B1 KR 101102977 B1 KR101102977 B1 KR 101102977B1 KR 1020050127330 A KR1020050127330 A KR 1020050127330A KR 20050127330 A KR20050127330 A KR 20050127330A KR 101102977 B1 KR101102977 B1 KR 101102977B1
Authority
KR
South Korea
Prior art keywords
insulating film
mask
hard mask
ion implantation
code
Prior art date
Application number
KR1020050127330A
Other languages
Korean (ko)
Other versions
KR20070066306A (en
Inventor
박성근
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020050127330A priority Critical patent/KR101102977B1/en
Publication of KR20070066306A publication Critical patent/KR20070066306A/en
Application granted granted Critical
Publication of KR101102977B1 publication Critical patent/KR101102977B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks

Abstract

본 발명은 마스크롬의 제조방법에 관한 것으로, 이온주입홀을 형성하는 포토공정을 통해 별도의 하드마스크를 형성하고, 그 하드마스크를 이온주입마스크로 사용하여 이온주입마스크의 쓰러짐 현상을 원천적으로 방지함으로써, 마스크롬의 수율을 높일 수 있는 효과가 있다.The present invention relates to a method for manufacturing a mask rom, by forming a separate hard mask through a photo process for forming an ion implantation hole, using the hard mask as an ion implantation mask to prevent the fall of the ion implantation mask inherently This has the effect of increasing the yield of the mask rom.

이를 위한 본 발명에 의한 마스크롬의 제조방법은, 셀게이트가 형성된 기판의 상부에 절연막을 증착하는 단계와, 상기 절연막의 상부에 하드마스크를 형성하는 단계와, 상기 하드마스크를 패터닝하여 코드 이온을 주입할 셀게이트의 상부에 위치하는 절연막을 노출시키는 단계와, 상기 노출된 절연막과 그 절연막의 하부에 위치하는 셀게이트의 하부 기판에 이온을 주입하여, 코드 영역을 형성하는 단계를 포함한다.The method for manufacturing a mask rom according to the present invention includes the steps of depositing an insulating film on the substrate on which the cell gate is formed, forming a hard mask on the insulating film, and patterning the hard mask to form code ions. Exposing an insulating film positioned above the cell gate to be implanted, and implanting ions into the exposed insulating film and a lower substrate of the cell gate positioned below the insulating film to form a code region.

마스크롬, 코드 이온 주입, 하드마스크 Mask ROM, Code Ion Implantation, Hard Mask

Description

마스크롬의 제조방법{Manufacturing method for mask read only memory}Manufacturing method for mask read only memory

도 1a 내지 도 1d는 종래기술에 따른 마스크롬의 제조방법을 설명하기 위한 공정별 단면도.Figure 1a to 1d is a cross-sectional view for each process for explaining a method for manufacturing a mask rom according to the prior art.

도 2는 종래 마스크롬의 코드 이온주입과정에서 포토레지스트가 쓰러진 경우의 제조공정 단면도.Figure 2 is a cross-sectional view of the manufacturing process when the photoresist is collapsed in the code ion implantation process of the conventional mask.

도 3a 내지 도 3e는 본 발명의 실시예에 따른 마스크롬의 제조방법을 설명하기 위한 공정별 단면도.3A to 3E are cross-sectional views of processes for describing a method of manufacturing a mask rom according to an embodiment of the present invention.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

1: 기판 2: 절연막1: substrate 2: insulating film

3: 코드 영역 4: 층간절연막3: code region 4: interlayer insulating film

5: 콘택 10: 하드마스크5: contact 10: hardmask

20: 셀어레이영역 30: 로직영역20: cell array area 30: logic area

40: 와이드 액티브영역40: wide active area

본 발명은 마스크롬의 제조방법에 관한 것으로, 특히 코드 이온주입을 위한 포토레지스트 패턴의 쓰러짐을 방지하여, 마스크롬의 수율을 향상시킬 수 있는 마스크롬의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a mask rom, and more particularly, to a method for manufacturing a mask rom, which can prevent the collapse of the photoresist pattern for code ion implantation and improve the yield of the mask rom.

일반적으로, 마스크롬은 포토레지스트 패턴을 이온주입 마스크로 하는 이온주입 공정으로 이온을 주입하여, 프로그램을 코딩(coding)하고 있다. 이와 같은 이온주입 공정에서 기판을 빠르게 회전시키며, 그 회전속도에 의해 포토레지스트 패턴의 쓰러짐 현상이 나타날 수 있다.In general, the mask rom is implanted with an ion implantation process using the photoresist pattern as an ion implantation mask to encode a program. In such an ion implantation process, the substrate is rapidly rotated, and the photoresist pattern may collapse due to the rotation speed.

상기 포토레지스트 패턴의 쓰러짐 현상은 프로그램 오류 등의 문제점을 발생시켜 마스크롬의 수율을 저하시키는 원인이 되며, 이와 같은 종래 마스크롬의 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.The fall of the photoresist pattern causes a problem such as a program error, thereby lowering the yield of the mask ROM, and the method of manufacturing such a mask ROM will be described in detail with reference to the accompanying drawings.

도 1a 내지 도 1d는 종래기술에 따른 마스크롬의 제조방법을 설명하기 위한 공정별 단면도이다.1A to 1D are cross-sectional views of processes for describing a method of manufacturing a mask rom according to the prior art.

이를 참조하면, 먼저 도 1a에 도시한 바와 같이 셀어레이영역(20), 로직영역(30) 및 와이드 액티브영역(40)이 정의된 기판(1)의 상부에 셀게이트(21) 및 로직게이트(31)를 형성하고, 그 상부에 절연막(2)을 증착하고, 그 절연막(2)의 상부에 포토레지스트(PR)를 형성한다.Referring to this, first, as shown in FIG. 1A, the cell gate 21 and the logic gate (or gate) 21 are disposed on the substrate 1 on which the cell array region 20, the logic region 30, and the wide active region 40 are defined. 31 is formed, the insulating film 2 is deposited on the upper portion, and the photoresist PR is formed on the insulating film 2.

그 다음, 상기 포토레지스트(PR)의 패턴을 형성하여, 코드 이온주입이 수행될 셀게이트(21)의 상부에 위치하는 절연막(2)을 노출시킨다.Next, a pattern of the photoresist PR is formed to expose the insulating film 2 positioned on the cell gate 21 where the code ion implantation is to be performed.

그 다음, 코드 이온을 주입하여 상기 포토레지스트(PR)가 제거된 부분의 셀게이트(21)의 하부에 코드 영역(3)을 형성한다.Next, the code region is implanted to form the code region 3 under the cell gate 21 in the portion where the photoresist PR is removed.

그 다음, 도 1b에 도시한 바와 같이 상기 포토레지스트(PR)를 제거하고, 그 상부전면에 층간절연막(4)를 증착한다.Next, as shown in FIG. 1B, the photoresist PR is removed, and an interlayer insulating film 4 is deposited on the upper surface thereof.

그 다음, 도 1c에 도시한 바와 같이, 화학적 기계적 연마(chemical mechanical polishing; CMP)법을 통해 상기 증착된 층간절연막(4)의 상부면을 평탄화한다.Next, as shown in FIG. 1C, the upper surface of the deposited interlayer insulating film 4 is planarized by chemical mechanical polishing (CMP).

그 다음, 도 1d에 도시한 바와 같이 사진식각공정을 통해 상기 층간절연막(4)에 콘택홀을 형성하고, 도전체막을 증착한 후 평탄화하여 상기 로직게이트(31)에 연결되는 콘택(5)을 형성한다.Next, as shown in FIG. 1D, a contact hole is formed in the interlayer insulating film 4 through a photolithography process, a conductive film is deposited, and then the planarized contact 5 is connected to the logic gate 31. Form.

전술한 바와 같은 과정을 통해 포토레지스트(PR) 패턴을 이용한 마스크롬의 코딩을 수행할 수 있으나, 그 이온주입과정에서 고속으로 기판(1)이 회전하는 상태에서는 그 포토레지스트(PR)가 주변의 파티클과의 충돌 등에 의해 측면으로 쓰러지는 현상이 발생할 수 있다.The mask ROM may be coded using the photoresist PR pattern through the above-described process. However, in the state in which the substrate 1 is rotated at high speed in the ion implantation process, the photoresist PR may Collision with the particles may occur, such as falling to the side.

도 2는 종래 포토레지스트(PR)의 쓰러짐 현상이 발생한 경우, 종래 마스크롬의 제조공정 단면도이다.2 is a cross-sectional view illustrating a manufacturing process of a conventional mask rom when a fall phenomenon of the conventional photoresist PR occurs.

이를 참조하면, 포토레지스트(PR)의 일부가 측면으로 쓰러져 코드 이온주입이 행해져야 할 코드 이온주입홀의 일부 또는 전부를 막는 경우 이온주입시 정상적인 농도로 이온이 주입되지 않으며, 이는 마스크롬의 오동작을 유발하여 수율을 저하시킨다.Referring to this, when a part of the photoresist PR falls to the side and blocks some or all of the cord ion implantation hole to be implanted, the ion is not implanted at a normal concentration during ion implantation, which may cause malfunction of the mask. To lower the yield.

또한, 상기 코드 이온을 주입할 때 셀어레이영역(20)과 와이드 액티브(40) 영역에 형성된 포토레지스트(PR)에는 단차가 발생하며, 그 포토레지스트(PR)가 얇은 경우 코드 이온이 와이드 액티브영역(40)까지 주입되어 수율을 저하시키는 문제점이 있었다.In addition, when implanting the code ions, a step occurs in the photoresist PR formed in the cell array region 20 and the wide active 40 region, and when the photoresist PR is thin, the code ions are wide active region. There was a problem of lowering the yield by injection up to (40).

상기와 같은 문제점을 감안한 본 발명은 코드 이온주입 과정에서 이온주입 마스크가 쓰러지는 현상을 방지할 수 있는 마스크롬의 제조방법을 제공함에 그 목적이 있다.In view of the above problems, an object of the present invention is to provide a method for manufacturing a mask rom, which can prevent a phenomenon in which an ion implantation mask falls down during a code ion implantation process.

또한, 본 발명은 코드 이온주입시 그 이온이 와이드 액티브영역에 주입되는 것을 방지할 수 있는 마스크롬의 제조방법을 제공함에 다른 목적이 있다.In addition, another object of the present invention is to provide a method for manufacturing a mask rom which can prevent the ion from being implanted into the wide active region during the code ion implantation.

상기와 같은 목적은 달성하기 위한 본 발명 마스크롬의 제조방법은 셀게이트가 형성된 기판의 상부에 절연막을 증착하는 단계와, 상기 절연막의 상부에 하드마스크를 형성하는 단계와, 상기 하드마스크를 패터닝하여 코드 이온을 주입할 셀게이트의 상부에 위치하는 절연막을 노출시키는 단계와, 상기 노출된 절연막과 그 절연막의 하부에 위치하는 셀게이트의 하부 기판에 이온을 주입하여, 코드 영역을 형성하는 단계를 포함한다.In order to achieve the above object, the present invention provides a method for manufacturing a mask rom, including depositing an insulating film on an upper portion of a substrate on which a cell gate is formed, forming a hard mask on the insulating film, and patterning the hard mask. Exposing an insulating film positioned above the cell gate to be implanted with code ions, and implanting ions into the exposed insulating film and a lower substrate of the cell gate positioned below the insulating film to form a code region; do.

여기서, 상기 하드마스크는 산화막 또는 질화막을 증착하고, 그 상부면을 평 탄화하여 형성하는 것을 특징으로 한다.The hard mask may be formed by depositing an oxide film or a nitride film and flattening an upper surface thereof.

그리고, 상기 코드 영역이 형성된 결과물 상에 층간절연막을 증착하고, 그 층간절연막과 하부의 하드마스크 및 절연막에 콘택홀을 형성한 후, 그 콘택홀을 통해 로직게이트에 연결되는 콘택을 형성하는 단계를 더 포함하는 것을 특징으로 한다.And depositing an interlayer insulating film on the resultant formed code region, forming a contact hole in the interlayer insulating film, a hard mask and an insulating film below, and forming a contact connected to the logic gate through the contact hole. It further comprises.

이하 상기와 같이 구성된 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, described in detail with reference to the accompanying drawings a preferred embodiment of the present invention configured as described above.

도 3a 내지 도 3e는 본 발명의 실시예에 따른 마스크롬의 제조방법을 설명하기 위한 공정별 단면도이다.3A to 3E are cross-sectional views of processes for describing a method of manufacturing a mask rom according to an embodiment of the present invention.

이를 참조하면, 본 발명에 따른 마스크롬의 제조방법은 셀어레이영역(20), 로직영역(30) 및 와이드 액티브영역(40)이 정의된 기판(1)의 상부에 셀게이트(21) 및 로직게이트(31)를 형성하고, 그 상부에 절연막(2)을 증착하고, 그 절연막(2)의 상부에 하드마스크(10)를 형성하는 단계(도 3a)와, 상기 하드마스크(10)를 평탄화하고, 그 하드마스크(10)의 상부에 포토레지스트(PR) 패턴을 형성하여, 상기 코드 이온주입이 수행될 셀게이트(21)의 상부에 위치하는 하드마스크(10)의 일부를 노출시키는 단계(도 3b)와, 상기 노출된 하드마스크(10)를 제거하여, 그 하부의 절연막(2)을 노출시킨 후, 포토레지스트(PR) 패턴을 제거하는 단계(도 3c)와, 상기 잔존하는 하드마스크(10)를 이온주입 마스크로 사용하는 코드 이온주입을 통해 상기 노 출된 절연막(2)의 하부에 위치하는 셀게이트(21)의 하부 기판(1)에 코드 영역(3)을 형성하는 단계(도 1d)와, 상기 구조의 상부전면에 층간절연막(4)을 증착하고, 그 층간절연막(4)과 하드마스크(10) 및 절연막(2)을 통해 상기 로직게이트(31)에 연결되는 콘택(5)을 형성하는 단계(도 1e)를 포함한다.Referring to this, in the method of manufacturing a mask ROM according to the present invention, the cell gate 21 and the logic on the substrate 1 in which the cell array region 20, the logic region 30, and the wide active region 40 are defined are described. Forming a gate 31, depositing an insulating film 2 thereon, and forming a hard mask 10 over the insulating film 2 (FIG. 3A), and planarizing the hard mask 10. And forming a photoresist (PR) pattern on the hard mask 10 to expose a portion of the hard mask 10 positioned on the cell gate 21 where the code ion implantation is to be performed ( FIG. 3B), removing the exposed hard mask 10 to expose the lower insulating layer 2, and then removing the photoresist (PR) pattern (FIG. 3C), and remaining hard mask. Cell gay located under the exposed insulating film 2 through code ion implantation using (10) as an ion implantation mask Forming a code region 3 on the lower substrate 1 of (21) (FIG. 1D), and depositing the interlayer insulating film 4 on the upper surface of the structure, and the interlayer insulating film 4 and the hard mask ( 10) and forming a contact 5 connected to the logic gate 31 through the insulating film 2 (FIG. 1E).

이하, 상기와 같이 구성된 본 발명에 따른 마스크롬의 제조방법을 좀 더 상세히 설명한다.Hereinafter, a method of manufacturing a mask rom according to the present invention configured as described above will be described in more detail.

먼저, 도 3a에 도시한 바와 같이 셀어레이영역(20), 로직영역(30) 및 와이드 액티브영역(40)이 정의된 기판(1)의 상부에 셀게이트(21) 및 로직게이트(31)를 각각 형성한다.First, as illustrated in FIG. 3A, the cell gate 21 and the logic gate 31 are disposed on the substrate 1 on which the cell array region 20, the logic region 30, and the wide active region 40 are defined. Form each.

이때 도면에는 생략되었지만, 상기 셀게이트(21)와 로직게이트(31)의 측면 기판(1)의 하부에는 소스 및 드레인이 형성된 것이며, 주요 부분이 아니므로 그 상세한 설명은 본 발명의 기술적 사상을 보다 쉽게 이해하도록 하기 위하여 생략하였다.In this case, although omitted in the drawings, the source and the drain are formed in the lower portion of the side substrate 1 of the cell gate 21 and the logic gate 31 and are not main parts. Omitted for easy understanding.

그 다음, 상기 셀게이트(21)와 로직게이트(31)가 형성된 기판(1)의 상부전면에 절연막(2)을 증착한다.Next, an insulating film 2 is deposited on the upper surface of the substrate 1 on which the cell gate 21 and the logic gate 31 are formed.

그 다음, 상기 절연막(2)의 상부에 하드마스크(10)를 형성한다. 상기 하드마스크(10)는 산화막 또는 질화막을 사용할 수 있다.Next, a hard mask 10 is formed on the insulating film 2. The hard mask 10 may use an oxide film or a nitride film.

그 다음, 도 3b에 도시한 바와 같이 상기 하드마스크(10)를 평탄화한다. 이와 같은 평탄화공정에 의해 상기 셀어레이영역(20)에 비하여 와이드 액티브영역(40)의 상부에 더 두꺼운 하드마스크(10)가 위치하게 되며, 이후의 공정인 코드 이 온주입과정에서 코드이온이 와이드 액티브영역(40)으로 주입되는 것을 방지하게 된다.Then, the hard mask 10 is planarized as shown in FIG. 3B. By the planarization process, a thicker hard mask 10 is positioned on the upper portion of the wide active region 40 than in the cell array region 20. Injection into the active region 40 is prevented.

그 다음, 상기 평탄화된 하드마스크(10)의 상부에 포토레지스트(PR)를 도포하고, 노광 및 현상하여 코드 이온주입이 수행될 셀게이트(21)의 상부에 위치하는 하드마스크(10)의 일부를 노출시키는 패턴을 형성한다.Next, the photoresist PR is applied on the flattened hard mask 10, exposed and developed, and a part of the hard mask 10 positioned on the cell gate 21 where the code ion implantation is to be performed. Form a pattern that exposes.

그 다음, 도 3c에 도시한 바와 같이 상기 포토레지스트 패턴(10)을 식각마스크로 하는 식각공정으로 노출된 하드마스크(10)를 식각하여 그 하부의 절연막(2)을 노출시키는 코드 이온주입홀을 형성한다.Next, as illustrated in FIG. 3C, the code ion implantation hole for etching the hard mask 10 exposed through the etching process using the photoresist pattern 10 as an etching mask to expose the insulating layer 2 under the etching is performed. Form.

그 다음, 포토레지스트(PR) 패턴을 제거한다.Next, the photoresist (PR) pattern is removed.

그 다음, 도 3d에 도시한 바와 같이 상기 하드마스크(10)를 이온주입 마스크로 사용하는 이온주입 공정으로 상기 노출된 절연막(2)의 하부에 위치하는 셀게이트(21)의 하부 기판(1)에 이온을 주입하여 코드 영역(3)을 형성한다.Next, as shown in FIG. 3D, the lower substrate 1 of the cell gate 21 positioned under the exposed insulating film 2 by an ion implantation process using the hard mask 10 as an ion implantation mask. Ions are implanted to form the code region 3.

이때, 이온주입과정에서 기판이 회전을 하여 주변의 파티클이 충돌하는 경우에도, 상기 산화막 또는 질화막인 하드마스크(10)는 쓰러짐이 발생하지 않아 정확한 위치에 설정된 농도로 코드 영역(3)을 형성할 수 있게 된다.In this case, even when the substrate rotates during the ion implantation and the surrounding particles collide with each other, the hard mask 10, which is the oxide film or the nitride film, does not fall, thereby forming the code region 3 at a concentration set at an accurate position. It becomes possible.

상기 설명한 바와 같이 와이드 액티브영역(40)에는 이온이 주입될 수 없음은 물론이다.As described above, ions cannot be implanted into the wide active region 40.

그 다음, 도 3e에 도시한 바와 같이 상기 도 3c의 결과물 상부에 층간절연막(4)을 증착하고, 사진식각공정을 통해 상기 로직게이트(31)의 일부를 노출시키는 콘택홀을 형성한다.Next, as shown in FIG. 3E, an interlayer insulating layer 4 is deposited on the resultant of FIG. 3C, and a contact hole exposing a portion of the logic gate 31 is formed through a photolithography process.

그 다음, 상기 구조의 상부전면에 도전막을 증착하고, 평탄화하여 상기 로직게이트(31)에 연결되는 콘택(5)을 형성한다.Then, a conductive film is deposited on the upper surface of the structure and planarized to form a contact 5 connected to the logic gate 31.

이와 같이 본 발명은 포토레지스트 패턴을 이온주입마스크로 사용하지 않고, 별도의 하드마스크를 형성하여 이온주입마스크로 사용하며, 사용된 하드마스크는 층간절연막의 일부로 이용이 가능하여, 실질적인 공정의 추가 없이 마스크롬의 수율을 향상시키게 된다.As such, the present invention does not use a photoresist pattern as an ion implantation mask, but forms a separate hard mask to use as an ion implantation mask, and the used hard mask can be used as a part of an interlayer insulating film, without adding a substantial process. The yield of the mask rom is improved.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments. Accordingly, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concept of the present invention as defined in the following claims also fall within the scope of the present invention.

상기한 바와 같이 본 발명 마스크롬의 제조방법은 이온주입홀을 형성하는 포토공정을 통해 별도의 하드마스크를 형성하고, 그 하드마스크를 이온주입마스크로 사용하여 이온주입마스크의 쓰러짐 현상을 원천적으로 방지함으로써, 마스크롬의 수율을 높일 수 있는 효과가 있다.As described above, the method of manufacturing a mask rom of the present invention forms a separate hard mask through a photo process for forming an ion implantation hole, and prevents the ion implantation mask from falling down by using the hard mask as an ion implantation mask. This has the effect of increasing the yield of the mask rom.

또한, 상기 하드마스크는 층간절연막의 일부로 이용하여, 실질적인 공정의 추가 없이 마스크롬의 수율을 향상시킬 수 있는 효과가 있다.In addition, the hard mask may be used as a part of an interlayer insulating layer, thereby improving the yield of the mask rom without adding a substantial process.

아울러 하드마스크의 적용에 의해 와이드 액티브영역으로 코드 이온이 주입되는 것을 방지하여 소자의 특성의 열화를 방지하는 효과가 있다.In addition, by applying a hard mask, code ions are prevented from being injected into the wide active region, thereby preventing deterioration of device characteristics.

Claims (3)

다수의 셀게이트 및 로직게이트가 형성된 기판의 상부에 절연막을 증착하는 단계;Depositing an insulating film on the substrate on which the plurality of cell gates and logic gates are formed; 상기 절연막의 상부에 하드마스크를 형성하는 단계; 및 Forming a hard mask on the insulating film; And 상기 하드마스크를 패터닝하여 코드 이온을 주입할 셀게이트의 상부에 위치하는 절연막을 노출시키는 단계; 및 Patterning the hard mask to expose an insulating layer on the cell gate to which code ions are to be implanted; And 상기 노출된 절연막과 그 절연막의 하부에 위치하는 셀게이트의 하부 기판에 이온을 주입하여, 코드 영역을 형성하는 단계를 포함하는 마스크롬의 제조방법.Implanting ions into the exposed insulating film and a lower substrate of a cell gate positioned below the insulating film to form a code region. 제1항에 있어서,The method of claim 1, 상기 하드마스크는 산화막 또는 질화막을 증착하고, 그 상부면을 평탄화하여 형성하는 것을 특징으로 하는 마스크롬의 제조방법.The hard mask may be formed by depositing an oxide film or a nitride film and flattening an upper surface thereof. 제1항에 있어서, The method of claim 1, 상기 코드 영역이 형성된 결과물 상에 층간절연막을 증착하고, 그 층간절연막과 하부의 하드마스크 및 절연막에 콘택홀을 형성한 후, 그 콘택홀을 통해 로직게이트에 연결되는 콘택을 형성하는 단계를 더 포함하는 것을 특징으로 하는 마스 크롬의 제조방법.Depositing an interlayer insulating layer on the resultant formed code region, forming a contact hole in the interlayer insulating layer, a hard mask and an insulating layer below, and forming a contact connected to the logic gate through the contact hole; Method for producing mas chromium, characterized in that.
KR1020050127330A 2005-12-21 2005-12-21 Manufacturing method for mask read only memory KR101102977B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050127330A KR101102977B1 (en) 2005-12-21 2005-12-21 Manufacturing method for mask read only memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050127330A KR101102977B1 (en) 2005-12-21 2005-12-21 Manufacturing method for mask read only memory

Publications (2)

Publication Number Publication Date
KR20070066306A KR20070066306A (en) 2007-06-27
KR101102977B1 true KR101102977B1 (en) 2012-01-09

Family

ID=38365371

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050127330A KR101102977B1 (en) 2005-12-21 2005-12-21 Manufacturing method for mask read only memory

Country Status (1)

Country Link
KR (1) KR101102977B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06216348A (en) * 1992-12-10 1994-08-05 Samsung Electron Co Ltd Mask rom preparation
US5985723A (en) 1998-01-05 1999-11-16 Utek Semiconductor Corp. ROM coding by neuron activation
US6054353A (en) 1996-03-22 2000-04-25 United Microelectronics Corporation Short turn around time mask ROM process
US20060004848A1 (en) * 2004-05-25 2006-01-05 Williams Evelyn L Methods and system for presenting attributes and associations of managed objects

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06216348A (en) * 1992-12-10 1994-08-05 Samsung Electron Co Ltd Mask rom preparation
US6054353A (en) 1996-03-22 2000-04-25 United Microelectronics Corporation Short turn around time mask ROM process
US5985723A (en) 1998-01-05 1999-11-16 Utek Semiconductor Corp. ROM coding by neuron activation
US20060004848A1 (en) * 2004-05-25 2006-01-05 Williams Evelyn L Methods and system for presenting attributes and associations of managed objects

Also Published As

Publication number Publication date
KR20070066306A (en) 2007-06-27

Similar Documents

Publication Publication Date Title
KR101149632B1 (en) Semiconductor constructions, methods of forming multiple lines, and methods of forming high density structures and low density structures with a single photomask
US7531456B2 (en) Method of forming self-aligned double pattern
US6969686B2 (en) Memory device having isolation trenches with different depths and the method for making the same
KR101024712B1 (en) Method for manufacturing semiconductor device
US7473600B2 (en) Nonvolatile memory device and method of forming the same
KR20060048747A (en) Method for fabricating field-effect transistor structures with gate electrodes with a metal layer
US7638430B2 (en) Method of forming contact plug of semiconductor device
US20020068436A1 (en) Resist trim process to define small openings in dielectric layers
TW587279B (en) Method for forming bi-layer photoresist and application thereof
KR20080074529A (en) Method of manufacturing contact
KR101102977B1 (en) Manufacturing method for mask read only memory
KR100471410B1 (en) Bit line contact formation method of semiconductor device
US7008856B2 (en) Method for fabricating AND-type flash memory cell
US6673682B2 (en) Methods of fabricating high density mask ROM cells
KR20060099699A (en) Method for fabricating c-halo mask pattern of semiconductor device
KR100733228B1 (en) Semiconductor device and method for fabricating the same
KR100732272B1 (en) Method for fabricating semiconductor device
JP2003133443A (en) Manufacturing method of semiconductor device
KR100300053B1 (en) Fabricating method for self-aligned contact hole of semiconductor device
KR20010065901A (en) Method for forming storage node in semiconductor device
CN1327488C (en) Method for forming gate in semiconductor device
US20060199339A1 (en) Method and structure in the manufacture of mask read only memory
KR100382545B1 (en) Method for Fabricating of Semiconductor Device
US20030235941A1 (en) Method of fabricating mask ROM
KR20090070031A (en) Method for forming contact hole of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141119

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171117

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181120

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191119

Year of fee payment: 9