KR101098445B1

KR101098445B1 - 비휘발성 메모리 소자

Info

Publication number: KR101098445B1
Application number: KR1020050032439A
Authority: KR
Inventors: 고민경
Original assignee: 매그나칩 반도체 유한회사
Priority date: 2005-04-19
Filing date: 2005-04-19
Publication date: 2011-12-26
Also published as: KR20060110180A

Abstract

본 발명은 동일 비트라인에 연결된 셀의 수를 감소시켜 선택셀의 프로그램 동작시 비트라인을 통해 금지셀에 가해지는 바이어스(Vpp-4V)에 의한 스트레스를 감소시켜 셀이 열화되는 것을 방지할 수 있는 비휘발성 메모리 소자를 제공하기 위한 것으로, 이를 위해 본 발명에서는 더미 워드라인과, 상기 더미 워드라인을 경계로 이분할된 제1 및 제2 그룹 내에 각각 일방향으로 신장된 복수의 워드라인과, 상기 제1 및 제2 그룹 내에 각각 형성된 복수의 상기 워드라인과 수직으로 교차되도록 형성된 복수의 비트라인과, 상기 제1 및 제2 그룹 내에 각각 형성된 상기 비트라인과 교번적으로 나란하게 형성되되, 상기 제1 그룹에서 상기 제2 그룹까지 분리되지 않고 신장된 복수의 소오스 라인과, 상기 워드라인과 상기 비트라인이 수직으로 교차하는 지점에 형성된 복수의 셀을 포함하는 비휘발성 메모리 소자를 제공한다.

비휘발성 메모리 소자, 메모리 셀 어레이, 프로그램, 워드라인, 소오스 라인, 비트라인

Description

비휘발성 메모리 소자{NONVOLATILE MEMORY DEVICE}

도 1은 종래기술에 따른 비휘발성 메모리 소자의 메모리 셀 어레이를 도시한 평면도.

도 2는 도 1에 도시된 비휘발성 메모리 소자의 메모리 셀 어레이의 등가 회로도.

도 3은 본 발명의 바람직한 실시예에 따른 비휘발성 메모리 소자의 메모리 셀 어레이를 도시한 평면도.

<도면의 주요 부분에 대한 부호의 설명>

MCs : 선택셀

MCinh : 금지셀

WL0 내지 WL3 : 워드라인

BL0 내지 BL3 : 비트라인

SL0 내지 SL3 : 소오스 라인

FG : 플로팅 게이트

CG : 컨트롤 게이트

CNT : 컨택부

본 발명은 비휘발성 메모리 소자(nonvolatile memory device)에 관한 것으로, 특히 EEPROM(Electrical Erasable Programmable Read Only Memory) 소자의 소오스 라인 구조에 관한 것이다.

반도체 메모리 소자는 휘발성 메모리 소자 및 비휘발성 메모리 소자로 구분할 수 있다. 휘발성 메모리 소자는 전원공급이 차단되면, 메모리 셀의 데이터를 소실하는 메모리 소자로서, DRAM(Dynamic Random Access Memory) 소자 및 SRAM(Static RAM) 소자 등이 있다. 비휘발성 메모리 소자는 전원공급이 차단되더라도 메모리 셀의 데이터를 유지하는 기억소자, 예컨대 EEPROM 소자, 플래시(FLASH) 메모리 소자 등이 있다.

비휘발성 메모리 소자에서 프로그램(program) 동작은 F-N 터널링(Fowler-nordheim tunneling) 방식과 열전자 주입(hot electron injection) 방식에 의해 이루어진다. F-N 터널링 방식은 게이트 절연막으로 고전계를 인가하여 전자가 반도체 기판으로부터 플로팅 게이트로 주입됨으로써 프로그램 동작이 수행되도록 하는 방식이다. 열전자 주입방식은 드레인 부근의 채널영역에서 발생한 열전자(hot electron)가 플로팅 게이트에 주입됨으로써 프로그램 동작이 수행되도록 하는 방식 이다. 한편, 비휘발성 메모리 소자의 소거(erase) 동작은 프로그램 동작을 통해 플로팅 게이트에 주입된 전자를 반도체 기판 또는 소오스로 방출시킴으로써 이루어진다.

이와 같이, F-N 터널링 방식에 의한 프로그램 동작시에는 선택 셀의 컨트롤 게이트에 강한 고전압이 인가된다. 이러한 강한 고전압은 선택 셀 뿐만 아니라 워드라인(word line)을 공유하고 있는 모든 셀에 동일하게 인가된다. 이에 따라, 선택되지 않은 셀까지 프로그램이 이루어질 수 있는데, 이러한 현상을 방지하기 위하여 선택 셀과 인접한 비선택 셀의 비트라인에 소정의 전압, 예컨대 'Vpp-4V'을 인가한다.

도 1은 종래기술에 따른 비휘발성 메모리 소자의 메모리 셀 어레이를 도시한 평면도이고, 도 2는 도 1에 도시된 메모리 셀 어레이를 간략하게 도시한 등가 회로도이다.

도 1에 도시된 바와 같이, 종래기술에 따른 비휘발성 메모리 소자의 메모리 셀 어레이는 수평방향으로 신장된 복수의 워드라인(WL0 내지 WL6)과, 워드라인(WL0 내지 WL6)과 서로 교차되도록 수직한 방향으로 신장된 복수의 비트라인(BL0 내지 BL3)과, 비트라인(BLO 내지 BL3)과 나란한 방향으로 각 비트라인 사이에 교번적으로 형성된 복수의 소오스 라인(SL0 내지 SL3)과, 워드라인(WL0 내지 WL6)과 비트라인(BL0 내지 BL3)의 교차 지점에 각각 하나씩 형성된 복수의 메모리 셀(MC)로 이루어진다.

예컨대, 도 2에 도시된 바와 같이, 프로그램을 위해 선택된 셀(MCs)(이하, 선택셀이라 함)에 대해 프로그램 동작을 수행하는 경우, 인접 셀 중 도시된 'A'와 같이 워드라인에 '0V'가 인가되고, 비트라인에 'Vpp-4V'가 인가되는 셀(이하, 금지셀(inhibit cell)이라 함)이 존재하게 된다. 이러한 금지셀은 프로그램 동작시 선택되지 않은 셀로서, 프로그램 동작이 이루어지지 않아야 한다. 이를 위해, 이러한 금지 셀의 비트라인에는 'Vpp-4V'의 바이어스(bias)가 인가된다. 결국, 선택셀(MCs)에 대하여 프로그램 동작을 수행할 때마다 이러한 금지셀의 비트라인에는 'Vpp-4V'가 인가되어 스트레스를 받게 되며, 심한 경우 금지셀이 프로그램된 셀인 경우 셀의 플로팅 게이트에서 전자가 비트라인으로 빠져나가 소거셀로 변경될 수도 있다.

한편, 도 1에 도시된 'MCinh'는 금지셀이고, 'FG'는 플로팅 게이트이고, 'CG'는 컨트롤 게이트이며, 'CNT'는 소오스 영역과 소오스 라인을 접속시키는 컨택부이다.

따라서, 본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 동일 비트라인에 연결된 셀의 수를 감소시켜 선택셀의 프로그램 동작시 비트라인을 통해 금지셀에 가해지는 바이어스(Vpp-4V)에 의한 스트레스를 감소시켜 셀이 열화되는 것을 방지할 수 있는 비휘발성 메모리 소자를 제공하는데 그 목적이 있다.

상기한 목적을 달성하기 위한 일측면에 따른 본 발명은, 더미 워드라인과, 상기 더미 워드라인을 경계로 이분할된 제1 및 제2 그룹 내에 각각 일방향으로 신장된 복수의 워드라인과, 상기 제1 및 제2 그룹 내에 각각 형성된 복수의 상기 워드라인과 수직으로 교차되도록 형성된 복수의 비트라인과, 상기 제1 및 제2 그룹 내에 각각 형성된 상기 비트라인과 교번적으로 나란하게 형성되되, 상기 제1 그룹에서 상기 제2 그룹까지 분리되지 않고 신장된 복수의 소오스 라인과, 상기 워드라인과 상기 비트라인이 수직으로 교차하는 지점에 형성된 복수의 셀을 포함하는 비휘발성 메모리 소자를 제공한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다.

실시예

도 3은 본 발명의 바람직한 실시예에 따른 비휘발성 메모리 소자를 설명하기 위하여 도시한 메모리 셀 어레이의 평면도이다.

도 3에 도시된 바와 같이, 본 발명의 바람직한 실시예에 따른 비휘발성 메모리 소자의 메모리 셀 어레이는 더미(dummy) 워드라인(WLd)을 경계로 상하로 가상 분할된 각 그룹(GP1, GP2) 내에 수평방향으로 신장된 복수의 워드라인(WL0 내지 WL2)과, 워드라인(WL0 내지 WL2)과 교차하도록 수직방향으로 신장된 복수의 비트라인(BL0 내지 BL3)과, 비트라인(BL0 내지 BL3)과 나란한 방향으로 각 비트라인과 교 번적으로 형성되고, 인접한 그룹과 서로 공유하는 복수의 소오스 라인(SL0 내지 SL3)과, 워드라인(WL0 내지 WL2)과 비트라인(BL0 내지 BL3)이 교차하는 지점에 형성된 복수의 셀을 포함한다.

여기서, 더미 워드라인(WLd)은 컨택부를 통해 어떠한 셀과 접속되지 않고 독립적으로 기능한다. 복수의 각 셀은 워드라인과 접속된 컨트롤 게이트(CG)와, 컨트롤 게이트(CG)와 유전체막을 두고 중첩된 플로팅 게이트(FG)와, 컨택부(CNT)를 통해 비트라인과 접속된 드레인 영역과, 소오스 라인과 접속된 소오스 영역으로 이루어진다.

한편, 그룹(GP1, GP2) 간에는 비트라인(BL0 내지 BL3)과 소오스 라인(SL0 내지 SL3)이 서로 다른 순서로 형성될 수 있다. 예컨대, 도 3에 도시된 바와 같이, 그룹(GP1) 내에서는 비트라인(BL0)이 소오스 라인(SL0)보다 먼저 형성되어, 두라인이 교번적으로 형성된다. 반대로, 그룹(GP2) 내에서는 소오스 라인(SL0)이 비트라인(BL0)보다 먼저 형성된다. 이에 따라, 그룹(CP1, CP2) 간에 소오스 라인(SL0 내지 SL3)을 공동으로 공유하기 위하여 더미 워드라인(WLd)을 경계로 엇갈리는 형태로 접속된다. 한편, 도 3을 설명함에 있어서, 그룹 간에 비트라인과 소오스 라인이 서로 다른 순서로 형성되는 실시 예만을 도시하고 설명하였지만, 구현시에는 그룹 간에 비트라인과 소오스 라인의 순서 변경 없이 형성하는 형태로 구현할 수도 있다.

한편, 각 그룹(GP1, GP2) 내에서 비트라인(BL0 내지 BL3)과 소오스 라인(SL0 내지 SL3)은 서로 접속되지 않도록 적어도 하나의 층간 절연막(미도시)을 사이에 두고 서로 다른 층에 형성된다. 예컨대, 비트라인(BL0 내지 BL3)을 하부층에 형성하고, 소오스 라인(SL0 내지 SL3)을 상부층에 형성하거나, 반대로 비트라인(BL0 내지 BL3)을 하부층에 형성하고, 소오스 라인(SL0 내지 SL3)을 상부층에 형성할 수 있다. 또한, 비트라인(BL0 내지 BL3)과 소오스 라인(SL0 내지 SL3)을 동일층에 형성할 수도 있다.

이하에서는, 본 발명의 바람직한 실시예에 따른 비휘발성 메모리 소자의 프로그램 동작에 대해 설명하기로 한다.

먼저, 그룹(GP1) 내의 선택셀(MCs)에 프로그램 동작을 수행하고자 하는 경우, 워드라인(WL0)에 고전압(Vpp)(대략, 15V 이상), 비트라인(BL0)에 '0V'을 인가하고, 소오스 라인(SL0)은 플로팅시킨다. 그리고, 인접한 금지셀(MCinh)이 프로그램되는 것을 방지하기 위하여 비트라인(BL1 내지 BL3)에 바이어스 전압(Vpp-4V)을 인가한다.

도 1에 도시된 종래기술에서는 비트라인(BL0)을 제외한 비트라인(BL1 내지 BL3)에 바이어스 전압을 인가하는 경우 비트라인을 통해 총 18개의 금지셀(MCinh)의 드레인 영역으로 바이어스 전압이 인가된다. 그러나, 본 발명의 실시예에서는 비트라인(BL0 내지 BL3)이 그룹(GP1, GP2)으로 분리되어 있기 때문에 바이어스 전압이 인가되는 금지셀의 수는 6개로 종래기술에 비해 1/3로 감소시킬 수 있다. 이는, 그룹(GP1) 내에 존재하는 선택셀(MCs)에 대하여 프로그램을 수행하는 경우 그룹(GP2) 내에 존재하는 비트라인(BL0 내지 BL3)에는 바이어 전압을 인가할 필요가 없기 때문이다.

따라서, 본 발명의 바람직한 실시예에 따른 비휘발성 메모리 소자의 메모리 셀 어레이 구조에서는 각 비트라인(BL0 내지 BL3)에 연결되는 금지셀(MCinh)의 수를 감소시킬 수 있으며, 이를 통해 선택셀(MCs)의 프로그램 동작시 비트라인(BL0 내지 BL3)을 통해 바이어스 전압(Vpp-4V)이 가해지는 금지셀(MCinh)의 수를 감소킬 수 있다.

본 발명의 기술 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 이 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예들이 가능함을 이해할 수 있을 것이다.

이상에서 설명한 바와 같이, 본 발명에 의하면, 선택셀의 프로그램 동작시 인접한 비트라인에 접속된 금지셀의 수를 감소시킴으로써 비트라인을 통해 비교적인 높은 바이어스 전압이 가해지는 금지셀의 수를 최소화하여 금지셀이 열화되는 것을 방지할 수 있다.

Claims

더미 워드라인;

상기 더미 워드라인을 경계로 이분할된 제1 및 제2 그룹 내에 각각 일방향으로 신장된 복수의 워드라인;

상기 제1 및 제2 그룹 별로 복수의 워드라인과 수직으로 교차되도록 형성되는 복수의 비트라인;

상기 제1 및 제2 그룹 내에 각각 형성된 상기 비트라인과 교번적으로 나란하게 형성되되, 상기 제1 그룹에서 상기 제2 그룹까지 분리되지 않고 신장된 복수의 소오스 라인; 및

상기 워드라인과 상기 비트라인이 수직으로 교차하는 지점에 형성된 복수의 셀

을 포함하는 비휘발성 메모리 소자.
제 1 항에 있어서,

상기 비트라인과 상기 소오스 라인은 상기 제1 및 제2 그룹 내에서 서로 다른 순서로 교번적으로 형성된 비휘발성 메모리 소자.
제 1 항 또는 제 2 항에 있어서,

상기 복수의 셀 중 프로그램 동작을 수행하기 위한 선택셀의 프로그램 동작시 상기 제1 및 제2 그룹 중 상기 선택셀이 형성되지 않은 그룹 내에 형성된 상기 비트라인에는 프로그램을 방지하기 위한 바이어스 전압을 인가하지 않는 비휘발성 메모리 소자.
제 1 항 또는 제 2 항에 있어서,

상기 더미 워드라인은 상기 복수의 셀 중 어떠한 셀과 접속되지 않는 비휘발성 메모리 소자.
제 1 항 또는 제 2 항에 있어서,

상기 소오스 라인은 상기 더미 워드라인과 교차하는 비휘발성 메모리 소자.