KR101090198B1

KR101090198B1 - 고주파 회로용 동박, 그 제조법, 그 제조설비 및 그동박을 이용한 고주파 회로

Info

Publication number: KR101090198B1
Application number: KR1020040007128A
Authority: KR
Inventors: 타케미모테키; 유지스즈키; 카주히로호시노; 켄사쿠신노자키; 아키라마츠다
Original assignee: 후루카와 덴키 고교 가부시키가이샤
Priority date: 2003-02-04
Filing date: 2004-02-04
Publication date: 2011-12-07
Also published as: KR20040071624A; US20070042212A1; CN1543292A; TW200424359A; TWI336356B; EP1445351A1; US20050019599A1; CN1543292B; US20090324988A1; US7985485B2; US20110171486A1

Abstract

본 발명은 고주파용 기재로서의 동박으로서 고주파에서의 전송 로스를 저감하고, 수지 기판과의 접착 강도가 우수한 고주파 회로용 동박 및 그 제조방법, 제조장치를 제공하는 것을 목적으로 한다. 본 발명은 두께 방향으로 입상(粒狀)층과 주상(柱狀)층의 적어도 두 종의 층을 구비하는, 특히 고주파 회로용으로서 우수한 동박이다. 입상층으로 구성되는 동박 표면의 적어도 일면에 주상층이 형성되며, 혹은 주상층으로 구성된 동박 표면의 적어도 일면에 입상층이 형성되어 있는 동박이다. 상기 동박에서의 입상층의 두께A와 주상층의 두께B의 관계는, A/(A+B)=40~99%인 것이 바람직하다.

고주파용 동박

Description

고주파 회로용 동박, 그 제조법, 그 제조설비 및 그 동박을 이용한 고주파 회로{High frequency cooper foil and method for manufacturing the same, and high frequency circuit using the same}

도1은 본 발명의 제1 실시형태의 전해 동박 제조장치의 구조를 나타낸 설명도 이며,

도2는 본 발명의 제2 실시형태의 전해 동박 제조장치의 구조를 나타낸 설명도 이며,

도3은 본 발명의 제3 실시형태의 전해 동박 제조장치의 구조를 나타낸 설명도 이며,

도4는 본 발명의 제4 실시형태를 나타내는 전해 동박의 표면처리 장치를 나타낸 설명도이며,

도5는 볼 발명의 제5 실시형태를 나타내는 전해 동박의 표면처리 장치를 나타낸 설명도이다.

본 발명은 고주파 용도에서의 도체 손실이 적고, 기재로의 접착 강도가 우수한 동박, 특히 고주파 회로용으로서 적합한 동박에 관한 것으로서, 예를 들어 IC 카드의 안테나 등을 포함한 고주파 회로에 최적인 동박에 관한 것이며, 또한, 상기 동박의 제조방법 및 제조설비에 관한 것이다.

고주파 신호를 다루는 배선기판의 기재에 있어, 수지로는 폴리이미드 수지, 변성 폴리이미드 수지, 불소수지, 폴리스틸렌, 폴리에틸렌, 폴리페닐렌설파이드, 폴리페니렉시드, 폴리테트라플루오르에틸렌 등이 이용되고 있으며, 도체 회로로서는 도전율이 높고 방청성능이 우수하여, 통상 동박이 이용되고 있다.

고주파 회로용 프린트 배선기판에 있어서, 신호의 품질을 유지, 확보하기 위하여 전송 손실의 저감이 요구되고 있다. 전송 손실을 도체회로의 베이스가 되는 동박의 측면에서 보면, 첫째는 도체 손실에서의 전송손실의 증가, 둘째는 유전체(誘電體) 손실을 억제하기 위한 기재의 저유전율ㆍ저유전 정접화에 수반되는 수지와의 접착력 저하 (동박과 회로기판과의 접착 강도의 저하)가 문제가 되고 있다.

이 때, 도체 손실은 동박에 직접 관련되며, 신호가 고주파화 되면 표면저항의 증가에 따라 손실이 커지게 된다. 높은 주파수에서는 표피효과 (도체에 교로를 흘려주면 자속변화 때문에 도체 중심부에 역기전력이 생성되어 전류가 흐르기 어렵게 된다.)에 의하여 전류는 도체 표면부분으로 흐르게 된다. 때문에, 전류가 흐르는 유효단면적이 감소되어 저항이 상승한다.

동박에서의 주파수와 전류 흐름의 깊이 (표피 깊이)와의 관계는 10MHz에서 약 20㎛, 0.5GHz에서 약 3㎛, 1GHz에서 약 2㎛, 10GHz에서 약 0.6㎛로 계산되며, 표면의 거칠기나 불순물 함유에 수반되는 도전율의 저하에 의하여 크게 영향을 받는다.

이로 인하여, 동박 표면에서의 형상(프로파일)이 전송 손실에 크게 영향을 미쳐, 조도(粗度)가 큰 동박은 신호의 전파 거리가 길어지게 되어 신호의 감쇄나 지연이 문제가 되고 있다. 결국, 평활한 만큼 도체 손실은 감소하게 된다.

유전체(誘電體) 손실은 기재 수지의 유전율ㆍ유전 정접(正接)에 의하여 결정된다. 펄스 신호를 회로에 흘리면 회로의 주변의 전계(電界)에 변화가 일어난다. 이 전계가 변화하는 주기(주파수)가 수지의 분극의 완화시간에 근접하게 되면 전기 변위에 지연이 발생하게 된다. 이 때, 수지 내부에 분자마찰이 발생하여 열이 발생되고, 이 열이 유전체 손실이 된다. 따라서, 고주파 기재의 수지는 전계 변화에 의한 분극을 쉽게 일으키지 않는, 즉, 극성이 큰 치환기를 감소시키거나 없엔 수지가 바람직하다. 그러나, 한편으로는 극성이 큰 치환기는 수지와 동박의 화학적 접합성에 크게 기여하고 있다. 유전율ㆍ유전정합을 저하시키기 위하여 극성이 큰 치환기를 감소시킨 수지는 동박과의 밀착성이 악화되어 회로의 박리강도(필 강도)가 극단적으로 저하된다. 일반적으로 이용되고 있는 FR-4재는 응집파괴(수지 내)로 높은 필 강도를 얻을 수 있으나 저유전 정합기재로는 계면 파괴 (동박과 수지의 계면)가 되어 높은 필 강도를 얻을 수 없다. 이렇게 낮은 박리 강도로는 프린트 배선판의 제조공정에서 회로 박리나 최외층에서의 실장부품의 흠락(欠落)이 생길 가능성이 있다.

필 강도는 조도(粗度)가 큰 동박을 사용함으로서 회피할 수 있으나, 고주파 용도에서는 전술한 바와 같이 전송 손실이 커지기 때문에 사용하기 어렵다. 그 결과, 필 강도와 전송 손실은 양립하기 어려운 특성을 갖는다.

그런데, 최근 고기능 전자기기에서는 소형화, 처리 속도의 고속화로 인한 요구 조건으로 인하여, 그 회로배선에 이용되고 있는 기재는 일반적으로 미세 피치화, 경량화에 유리한 박형(薄型)이며, 동시에 고주파 전류에 대한 임피던스가 낮은 것이 요구되고 있다. 이러한 예중 하나가 IC 카드이다.

IC 카드는 카드 내에 IC를 내장하고 있기 때문에 보다 고도의 판단이나 복잡한 연산이 가능하며, 기억 용량은 자기 카드의 100배 정도로서, 정보의 입출력이 가능하여 안정성이 높은 특징이 있다. 이러한 IC 카드의 정보전달 방법에는 접점에서의 물리적 접촉을 통해 교신하는 접촉형 이외에, 전자파 등을 이용하여 최대 수m 정도의 공간적 거리를 두고 교신하는 것이 가능한 비접촉형로 있다.

상기 특징을 활용한 접촉형 IC 카드는, 예를 들어, ID 카드, 승차권, 정기권, 전자 머니, 고속도로 게이트 통행권, 건강보험증, 주민증, 의료카드, 물류관리 카드 등의 매우 폭넓게 사용되리라고 예상되고 있다.

또한, 비접촉형 IC 카드는, 그 통신 거리에 따라 밀착형(통신거리~2mm), 근접형(통신거리 10cm), 근방형(통신거리 70cm), 마이크로파형(통신거리 수미터)의 네가지 형태로 분류되며, 통신 주파수는 밀착형에서는 4.91MHz, 근접형, 근방형에서는 13.56MHz, 마이크로파형에서는 2.45 및 5.8GHz으로 MHz에서 GHz의 영역에 걸쳐있다.

이러한 비접촉형 IC 카드의 기본적 구조는, 절연 시트, 안테나, IC 칩으로 구성되며, IC 칩에는 강유전체 메모리, 불휘발성 메모리, ROM, RAM, 변복조회로, 전원회로, 암호회로, 제어회로 등이 조입(租入)되어 있다. 안테나부의 재질로서는 피복동선 권취선, 은(銀) 페이스트, 알루미 박(箔), 동박 등이 있으며 권취 회수, 용도, 제조 단가 등에 의하여 나뉘어 사용되고 있다. 권취수가 적고 고도전성이 필요한 경우는 안테나 재료로서 압연 동박이나 전해 동박을 이용하는 경우가 많다.

그러나, 리드 프레임의 재료 등으로서 이용되고 있는 고강도 고도전성 동합금은 순동박에 비하여 높은 재료 강도를 가지고 있으나, 최근의 신호 전달의 고속화, 소형화, 높은 신뢰성 등의 요구에 대처하기에는 충분하지 못하다. 따라서, 미세 피치화 및 경량화에 대응할 만한, 종래의 동합금의 특성을 향상시킨 동합금의 사용이 다수 제안되고 있으나, (예를 들어, 일본특허공개 2002-167633호 공보참조) 안테나용 재료로서 충분한 수지와의 접착강도와 고주파 영역에서의 전송손실의 저감이라고 하는 특성을 만족하지는 못하고 있다.

본 발명은, 이러한 종래 기술의 문제점을 해소하기 위한 것으로서, 고주파 영역에서의 전송 손실이 적고, 수지 기판과의 접착 강도가 우수한 고주파 회로용 동박 및 그 제조방법, 제조장치를 제공하는 것을 목적으로 하고 있다.

본 발명자들은 상기 과제를 해결하기 위해 예의 연구한 결과, 고주파 영역에서의 전송 손실이 적고, 수지 기판과의 높은 접착강도를 갖는 동박, 및 그 제조방 법, 제조장치를 개발하였다.

본 발명의 고주파 회로용 동박은, 두께 방향으로 입상(粒狀)층과 주상(柱狀)층의 적어도 두 종의 층을 구비한다.

또한, 본 발명의 고주파 회로용 동박은 입상층으로 이루어지는 동박 표면의 적어도 일단면에 주상층이 형성되어 있는 것을 특징으로 한다.

또한, 본 발명의 고주파 회로용 동박은 주상층으로 이루어지는 동박 표면의 적어도 일단면에 입상층이 형성되어 있는 것을 특징으로 한다.

상기 본 발명의 고주파 회로용 동박은, 바람직하게는 입상층의 두께A와 주상층의 두께B와의 관계가 A/(A+B)=40~99%인 것을 특징으로 한다.

상기 본 발명의 고주파 회로용 동박은, 바람직하게는 적어도 일면의 표면에 조화(粗化)처리가 되어 있는 것을 특징으로 한다.

상기 본 발명의 고주파 회로용 동박은, 바람직하게는 적어도 일면의 표면에 Ni, Zn, Cr, 및 이들의 합금의 도금처리, 크로매트 처리, 유기 방청처리 및 실란 커플링제 처리의 적어도 하나의 처리가 시행되어 있는 것을 특징으로 한다.

본 발명의 고주파 회로용 동박의 제조방법은, 전해조 내에 제박 드럼을 침지 회전시켜, 상기 제박 드럼 표면에 입상층을 형성한 후, 그 적어도 일면측에 주상층을 도금하는 것을 특징으로 한다.

또한, 본 발명의 고주파 회로용 동박의 제조방법은, 전해조 내에 제박 드럼을 침지 회전시켜, 상기 제박 드럼 표면에 주상층을 형성한 후, 그 적어도 일면측에 입상층을 도금하는 것을 특징으로 한다.

본 발명의 고주파 회로용 동박의 제조설비는, 입상층, 주상층 제박용 전해조 내에서 제박 드럼을 침지 회전시키고, 상기 제박 드럼에 입상층 및 주상층을 연속적으로 석출 시키는 것을 특징으로 하여, 상기 본 발명의 고주파 회로용 동박의 제조방법을 실시한다.

본 발명의 고주파 회로는 상기 본 발명의 고주파 회로용 동박을 이용하거나, 또는 상기 본 발명의 고주파 회로용 동박의 제조방법으로 제조되거나, 혹은 상기 고주파 회로용 동박의 제조장치에서 제조된 고주파 회로용 동박을 시용하여 제작된 것을 특징으로 한다.

동박 표면에 있어서, 일반적으로 주상층의 두께가 두꺼워지면 그 표면 조도는 증대된다. 한편, 입상층의 경우는 평활화되는 경향이 있다. 따라서, 이들의 단독층만으로는 표면의 조도, 실표면적비를 제어하는 것이 곤란하다.

동박에 고주파로 통전하면 표피 효과로 인하여 저항이 극단적으로 증대하여 임피던스의 증대를 초래하며, 정상적인 신호의 송수신이 불가능하게 되는 경우가 있다. 이 현상을 해석한 결과, 종래의 동합금 압연재를 사용하게 되면 순동 등에 비하여 도전율이 낮기 때문에 표피 효과로 인한 영향이 커져 사용할 수 있는 범위가 매우 협소해 진다는 것을 알게 되었다.

또한, 표면 거칠기가 거친 경우에도 상기와 같은 부적합이 발생된다. 표면 거칠기의 지표로서는 Rz, Ra와 겉보기 표면적과 실 표면적의 비가 영향을 주는 것 으로 알려져 있다.

결국, Rz에 대해서는 5.0㎛ 이하, Ra는 0.5㎛ 이하가 바람직하며, 한편 표면 거칠기가 지나치게 평활하면 수지와의 접착력이 저하되기 때문에 Rz는 1.0㎛이상, Ra로는 0.2㎛ 이상이 바람직하다.

Rz, Ra, 겉보기 표면적과 실 표면적의 비는 예를 들어, 키엔사의 초심도 형상 측정 현미경: 형식 VK8500을 이용하여, 다음 조건에서 측정하는 것이 가능하다.

측정조건: 렌즈 배율 2000배

RUN MODE 칼라 초심도

감도 흑백 Gamma3

칼라 Gamma1

피치 0.05㎛

본 발명에서는 상기 동박 표면의 거칠기나 실 표면적비를 만드는데 있어, 동박의 두께 방향으로 입상층과 주상층의 적어도 두 층으로 구성함으로써 가능하게 되고, 입상층의 두께A와 주상층의 두께B와의 비, 즉, A/(A+B)가 40~99%인 것이 바람직하며, 특히 50~99%가 보다 바람직하다고 하는 연구 결과를 얻었다.

입상층과 주상층의 분리 제작은, 전해욕(電解浴)을 바꿔 도금하는 것이 간편하기는 하나, 동일 전해욕에서 전류 밀도를 변화시켜 두가지 층을 형성하는 것도 좋다.

또한, 고주파 특성에서 보면, 표면에 조화(粗化)처리, 방청처리 등을 시행하 는 것은 바람직하지 않지만 수지 등과의 접착성이나 내식성이 요구되는 경우에는 고주파 특성을 일부 희생하여도 시행하는 것이 바람직한 경우가 있다라고 하는 결과를 얻었다.

조화처리라는 것은, 예를 들어, 후술하는 도4에 나타난 장치에 의하여 Cu 또는 Cu와 Co, Ni, Fe, Cr으로 이루어지는 미세입자, 혹은 이들과 V, Mo, W등의 원소 산화물과의 혼합물을 전해 석출시키고, 이 위에 평활한 Cu 도금을 시행하여 분말의 이탈을 방지하는 것으로서, 통상 0.01mg/dm² 이상의 부착량으로 기판 수지와의 밀착력을 향상시키는 것이다.

또한, 추가로 이 위에 방청처리, 실란 커플링처리를 시행해도 좋다. 방청처리로서는 일반적으로 Ni도금, Zn도금이나 Cr도금 또는 이들 합금의 도금이나 크로매트 처리, 또는 벤조트리아졸 등의 유기처리가 효과적이다. 또, 실란 커플링제 처리는 비닐계, 에폭시계 등, 사용되는 기판의 재질에 따라 적절하게 시행된다.

도1은 본 발명의 고주파 회로용 동박을 제조하는 장치의 일실시 형태를 나타낸 것으로서, 1은 캐소드를 구성하는 Ti제 전해 드럼이며, 상기 드럼1은 회전축2를 중심으로 일정 속도로 회전한다. 3은 전해 드럼1에 캐소드가 되는 전류를 통전하는 합전부이다. 4는 제1 도금조(鍍金槽)로서, 상기 도금조4에는 전해 드럼1의 표면에 입상층이 되는 전해박을 석출시키는 전해액 A1이 충전되어 있다. 5는 도금조4에 설치된 아노이드가 되는 전극이다. 6은 제2 도금조로서, 상기 도금조6에는 주상층을 석출시키는 전해액A2가 충전되어 있다. 7은 상기 도금조6에 설치된 아노이드가 되 는 전극이다.

도시한 바와 같이, 전해 드럼1을 제1 도금조4, 제2 도금조6를 순차적으로 연속하여 통과하도록 회전시켜, 드럼1 위에 석출된 동박10이 제2 도금조6를 다왔을 때, 드럼1로부터 박리되어 제품이 되는 것으로서, 이와 같이 전해 드럼1을 회전시킴으로써 연속적으로 입상층 위에 주상층이 형성된 동박을 제조하는 것이 가능하다.

또한, 전해액A1과 A2를 바꿈으로써, 주상층이 형성된 위에 입상층을 형성한 동박을 제조하는 것도 가능하다.

도2는 본 발명의 고주파 회로용 동박을 제조하는 장치의 제2 실시형태를 나타낸 것으로서, 도1과 공통적인 부분에는 동일 부호를 부여하고 있다. 도2는 도금액을 공통으로 사용하고, 아노이드의 전류 밀도를 변경하여 입상층과 주상층을 석출시키는 동박의 제조방법으로서, 전해 드럼1은 도금액 A에 침입(侵入)하여 곧바로 제1 아노이드 전극5에 의하여 입상층이 되는 전류밀도로 석출하고, 이어서 제2 전극7에 의하여 주상층이 되는 전류밀도로 석출하며, 생성된 동박10은 전해 드럼1로부터 박리되어 제품으로 완성된다.

또한, 아노이드 전류밀도를 상기와는 반대로 함으로써 주상층을 형성한 위에 입상층을 형성한 동박을 제조하는 것도 가능하다.

도3은 본 발명의 고주파 회로용 동박을 제조하는 제3 실시형태로서, 도1 및 도2와 공통되는 부분에는 동일부호를 사용하고 있다. 도3은 전해 드럼1을 제1 도금조4 내에서 회전시킴으로써 드럼1 위에 입상층 (또는 주상층)을 형성하고, 드럼1 위에 형성된 동박30을 제1 도금조4로부터 배출되면 박리하여 전해조31에 침지(浸漬)한다. 전해조31은 아노이드가 되는 전극32, 35 동박30을 캐소드로 하는 합전부33으로 구성되며, 전해조31 내에서는 도금액 B가 충전되어 있다.

또한, 전극32, 35는 동박의 일면에 도금층을 석출시키는 경우에는 한 방향의 소정 전극에만 통전하고, 동박의 양면에 도금층을 석출시키는 경우에는 양방의 전극에 통전하여 입상층과 주상층으로 이루어진 동박을 제조한다.

도3에서 동박을 제조하는 것은 전해 드럼1을 회전함으로써 연속적으로 입상층 (또는 주상층)으로 구성된 동박30을 제조하고, 이어서 전해조31에 동박30을 유입시켜 그 일면 또는 양면에 주상층 (또는 입상층)을 형성하여 제품화한다.

도4는 본 발명의 고주파 회로용 동박을 제조하는 제4 실시형태로서, 도2와 공통되는 부분은 동일 부호를 사용하고 있다. 도4는 도2의장치에서 제조된 동박의 후처리 공정을 나타낸 것으로서, 41은 도금조이며, 아노이드가 되는 전극42와 동박10을 캐소드로 하는 합전부43으로 구성되어 있다. 도금조41에 충전되는 도금액C는 동박의 표면처리에 필요한 배합으로서, 예를 들면, Cu, Ni, Zn, Cr 등의 도금액을 충전한다.

또한, 부호45는 아노이드가 되는 전극으로서, 전극42, 45를 나누어 사용함으로써 동박의 일면 혹은 양면에 조화처리 등의 후처리를 시행할 수 있다.

도4에 표시된 장치에 의하여, 전해 드럼1로부터 박리된 동박10은 연속적으로 도금조41로 안내되어, 도금조41에서 그 표면이 후처리 된다.

도5는 본 발명의 제5 실시형태를 나타낸 것으로서, 도1 및 도4와 공통되는 부분에는 동일 부호를 사용하고 있다. 도5는 도1의 장치에서 제조된 동박의 후처리 공정을 나타낸 것으로서, 전해 드럼1로부터 박리된 동박10은 연속적으로 도금조41로 안내되어 도금조41에서 그 표면이 후처리된다.

또한, 도3~도5는 전해 드럼1로부터 박리된 동박을 인라인으로 후처리 하는 공정을 나타내고 있으나, 전해 드럼1로부터 박리된 동박을 일단 보빈 등에 권취하고, 그 후에 필요에 따라 조화처리 등을 시행하는 것도 가능하다.

실시예

하기, 본 발명의 실시예를 기초로하여 설명한다.

본 실시예는 본 발명의 일반적인 설명을 목적으로 기재된 것으로서, 어떠한 한정적 의미를 갖는 것은 아니다.

1. 실시예에서의 도금, 표면처리 조건

(1) 입상층 도금 조건

도금욕: Cu 90g/l

H₂SO₄ 110g/l

3-멜카브트1-프로판슐폰산나트륨 1ppm

히드록시에틸셀룰로스 5ppm

저분자량 아교 (분자량 3000) 5ppm

염화물 이온 30ppm

전류밀도: 50 A/dm²

(2) 주상층 도금 조건

도금욕: Cu 80g/l

H₂SO₄ 100g/l

Cl (염소이온) 50ppm

전류밀도: 30A/dm²

(3) 조화처리 조건

제1처리에 이어 제2 처리를 시행한다. 이를 2회 실행한다.

제1 처리

도금욕: Cu 20g/l

H₂SO₄ 100g/l

욕온도 25℃

전류밀도: 30A/dm²

제2 처리

도금욕: Cu 60g/l

H₂SO₄ 100g/l

욕온도 60℃

전류밀도: 15A/dm²

(4) Ni도금 처리

도금욕: NiSO₄ㆍ7H₂O 300g/l

NiCl₂ㆍ6H₂O 60g/l

H₂BO₃ 40g/l

전류밀도: 4 A/dm²

(5) 아연도금 처리

도금욕: ZnO 8g/l

NaOH 90g/l

전류밀도: 0.7 A/dm²

(6) 크로매트 처리

도금욕: K₂Cr₂O₇ 5g/l

전류밀도: 0.1 A/dm²

(7) 실란 커플링제 처리

3-아미노프로필트리에톡시실란 0.2%를 용액 도포

(8) 벤조트리아졸 처리

치요타 화학제품 티오라이트 C-71AT 10% 수용액에 5초간 침지

2. 필 강도 및 고주파 전송 손실의 측정

(1) 필 강도의 측정

필 강도는 상온에서 측정하였다.

(2) 고주파 전송 손실의 측정

고주파 전송 손실의 측정은 각 동박을 수지 기재에 적층한 후, 배선 길이: 1,000mm, 선폭: 0.16mm의 패턴을 제작하여, 네트워크 애널라이져 (아딜렌드 테크놀로지(주) 제품 8753ET)로 85℃, 5GHz에서의전송 손실을 측정하였다.

실시예1

#2000 버프로 평활 연마한 Ti 전해 드럼을 캐소드로 하여 입상층 도금으로 28㎛ 동박을 제조하여 전해 드럼에서 박리한 후, 광택면 (전해 드럼에 접착되어 있던 면)에 2㎛의 주상층 도금을 실시하고 (입상층: 약 93%), Ni 도금 후 Zn 도금, 추가로 크로매트 처리 후, 실란 커플링제 처리를 실시하였다.

실시예2

실시예1과 동일한 방법으로, 입상층 도금으로 26㎛의 동박을 제조하고, 전해 드럼으로부터 박리한 후, 광택면에 4㎛의 주상층 도금을 실시하고 (입상층: 약 87%), Ni 도금 후 Zn 도금, 추가로 크로매트 처리 후, 실란 커플링제 처리를 실시하였다.

실시예3

실시예1과 동일한 방법으로, 입상층 도금으로 24㎛의 동박을 제조하고, 전해 드럼으로부터 박리한 후, 광택면에 6㎛의 주상층 도금을 실시하고 (입상층: 약 80%), Ni 도금 후 Zn 도금, 추가로 크로매트 처리 후, 실란 커플링제 처리를 실시하였다.

실시예4

실시예1과 동일한 방법으로, 입상층 도금으로 22㎛의 동박을 제조하고, 전해 드럼으로부터 박리한 후, 광택면에 8㎛의 주상층 도금을 실시하고 (입상층: 약 73%), Ni 도금 후 Zn 도금, 추가로 크로매트 처리 후, 실란 커플링제 처리를 실시하였다.

실시예5

실시예1과 동일한 방법으로, 입상층 도금으로 26㎛의 동박을 제조하고, 전해 드럼으로부터 박리한 후, 광택면에 4㎛의 주상층 도금을 실시하고 (입상층: 약 87%), 0.4g/dm²의 조화(粗化)처리를 시행한 후, Ni 도금 후 Zn 도금, 추가로 크로매트 처리 후, 실란 커플링제 처리를 실시하였다.

실시예6

실시예1과 동일한 방법으로, 입상층 도금으로 26㎛의 동박을 제조하고, 전해 드럼으로부터 박리한 후, 광택면에 4㎛의 주상층 도금을 실시하고 (입상층: 약 87%), 0.4g/dm²의 조화(粗化)처리를 시행한 후, Ni 도금 후 Zn 도금, 추가로 크로매트 처리 후, 벤조트리아졸 처리와 실란 커플링제 처리를 동시에 실시하였다.

실시예7

실시예1과 동일한 방법으로, 입상층 도금으로 22㎛의 동박을 제조하고, 전해 드럼으로부터 박리한 후, 양면에 각각 4㎛의 주상층 도금을 실시하고 (입상층: 약 73%), 제박시의 광택면 측에 0.4g/dm²의 조화(粗化)처리를 시행한 후, Zn 도금, 추가로 크로매트 처리 후, 실란 커플링 처리를 실시하였다.

실시예8

실시예1과 동일한 방법으로, 입상층 도금으로 8㎛의 동박을 제조하고, 전해 드럼으로부터 박리한 후, 매트면(광택면과 반대면)에 22㎛의 주상층 도금을 실시하고 (입상층: 약 27%), 0.4g/dm²의 조화(粗化)처리를 시행한 후, 크로매트 처리를 실시하였다.

실시예9

평활 연마된 Ti 전해 드럼을 캐소드로하여 주상층 도금으로 22㎛의 동박을 제조하고, 이어서 이 매트면에 8㎛의 입상층 도금을 실시하고 (입상층: 약 27%), Ni 도금 후 Zn 도금하고, 추가로 크로매트 처리 후 실란 커플링제 처리를 실시하였다.

비교예1

#2000 버프로 평활 연마한 Ti 전해 드럼을 캐소드로 하여 입상층 도금으로 30㎛ 동박을 제조하여 광택면에 Ni 도금 후 Zn 도금, 추가로 크로매트 처리 후, 실란 커플링제 처리를 실시하였다.

비교예2

비교예1과 동일한 방법으로 30㎛ 동박을 제조하여 광택면에 0.4g/dm²의 조화(粗化)처리를 시행한 후, Ni 도금 후 Zn 도금, 추가로 크로매트 처리 후, 실란 커플링제 처리를 실시하였다.

비교예3

비교예1과 동일한 방법으로 30㎛ 동박을 제조하여 광택면에 0.4g/dm²의 조화(粗化)처리를 시행한 후, Ni 도금 후 Zn 도금, 추가로 크로매트 처리 후, 벤조트리아졸 처리와 실란 커플링제 처리를 동시에 실시하였다.

비교예4

비교예1과 동일한 방법으로 30㎛ 동박을 제조하여 광택면에 0.4g/dm²의 조화(粗化)처리를 시행한 후, Zn 도금, 추가로 크로매트 처리 후, 실란 커플링제 처리를 실시하였다.

비교예5

비교예1과 동일한 방법으로 30㎛ 동박을 제조하여 광택면에 0.4g/dm²의 조화(粗化)처리를 시행한 후, 크로매트 처리를 실시하였다.

비교예6

#2000 버프로 평활 연마한 Ti 전해 드럼을 캐소드로 하여 주상층 도금 30㎛의 동박을 제조하여 광택면에 Ni 도금 후 Zn 도금, 추가로 크로매트 처리 후, 실란 커플링제 처리를 실시하였다.

실시예1~9 및 비교예1~6에 대하여, 후처리 (조화처리, 방청처리, 실란커플링제 처리 전의 동박의 표면 형상 (Rz, 표면적비), 필 강도 및 전송 손실을 측정하여 그 결과를 표1에 나타냈다. 또한, 전송 손실은 각 비교예에 대한 전송손실비로서 나타내고 있다.

각 실시예와 비교예를 표1에서 비교하여 보면, 실시예1~4는 입상층 동박의 광택면에 주상층을 도금하여, Ni도금 후 아연 도금하고 추가로 크로매트 처리 후, 실란커플링제 처리를 실시한 것으로, 동일한 후처리를 시행한 비교에1과 비교하여 주상층이 두꺼워질수록, Rz, 표면적비 (실질/겉보기)가 증대하고, 필 강도도 상승하고 있다.

또한, 실시예4에서는 비교예6 (주상층으로 이루어진 동박)과 비교하여, 필 강도는 비슷하지만, 전송 손실비가 적어진다.

실시예5에서는 입상층26㎛인 동박의 광택면에 주상층을 4㎛ 도금하여, 0.4g/dm²의 조화처리를 시행한 후, 니켈 도금 후 아연 도금하고, 추가로 크로매트 처리 후 실란커플링제 처리를 시행한 것으로서, 동일한 후처리를 시행한 비교예2와 비교하여 필 강도가 상승하고 있다.

실시예6에서는 입상층26㎛인 동박의 광택면에 주상층을 4㎛ 도금하여, 0.4g/dm²의 조화처리를 시행한 후, 니켈 도금 후 아연 도금하고, 추가로 크로매트 처리 후 벤조트리아졸 처리와 실란커플링제 처리를 동시에 시행한 것으로서, 동일한 후처리를 시행한 비교예3과 비교하여 필 강도가 상승하고 있다.

실시예7에서는 입상층22㎛인 동박의 양면에 주상층을 각각 4㎛ 도금하고, 그 일면에 0.4g/dm²의 조화처리를 시행한 후, 아연 도금하고, 추가로 크로매트 처리 후 실란커플링제 처리를 시행한 것으로서, 동일한 후처리를 시행한 비교예4와 비교하여 필 강도가 상승하고 있다.

실시예8에서는 입상층 8㎛인 동박의 매트면에 주상층을 22㎛ 도금하고, 0.4g/dm²의 조화처리를 시행한 후, 크로매트 처리 후 실란커플링제 처리를 시행한 것으로서, 동일한 후처리를 시행한 비교예5와 비교하여 필 강도가 상승하고 있다.

실시예9에서는 주상층22㎛의 동박의 매트면에 입상층을 8㎛ 도금하고, 니켈 도금 후 아연도금하고, 추가로 크로매트 처리 후, 실란커플링제 처리를 시행한 것으로서, 동일한 후처리를 시행한 비교예6과 비교하여 전송손실비가 적어진다.

비교예6은 주상층 30㎛의 동박의 광택면에 니켈 도금 후 아연 도금하고, 추가로 크로매트 처리 후, 실란커플링제 처리를 실시한 것으로서, Rz의 차이로 인하여 비교예6은 비교예1과 비교하여 전송손실비가 커지게 된다.

비교예7

비교예1과 동일한 방법으로, 30㎛의 동박을 제조하고, 광택면에 0.1g/dm²의 조화처리를 시행한 후, 니켈 도금 후 아연 도금하고, 추가로 크로매트 처리 후, 실란커플링제 처리를 실시하였다.

비교예8

비교예1과 동일한 방법으로, 30㎛의 동박을 제조하고, 광택면에 0.2g/dm²의 조화처리를 시행한 후, 니켈 도금 후 아연 도금하고, 추가로 크로매트 처리 후, 실란커플링제 처리를 실시하였다.

비교예9

비교예1과 동일한 방법으로, 30㎛의 동박을 제조하고, 광택면에 0.3g/dm²의 조화처리를 시행한 후, 니켈 도금 후 아연 도금하고, 추가로 크로매트 처리 후, 실란커플링제 처리를 실시하였다.

비교예10

비교예1과 동일한 방법으로, 30㎛의 동박을 제조하고, 광택면에 0.4g/dm²의 조화처리를 시행한 후, 니켈 도금 후 아연 도금하고, 추가로 크로매트 처리 후, 실란커플링제 처리를 실시하였다.

비교예11

비교예1과 동일한 방법으로, 30㎛의 동박을 제조하고, 광택면에 0.6g/dm²의 조화처리를 시행한 후, 니켈 도금 후 아연 도금하고, 추가로 크로매트 처리 후, 실란커플링제 처리를 실시하였다.

비교예12

비교예1과 동일한 방법으로, 30㎛의 동박을 제조하고, 광택면에 0.6g/dm²의 조화처리를 시행한 후, 니켈 도금 후 아연 도금하고, 추가로 크로매트 처리 후, 벤조트리아졸 처리와 실란커플링제 처리를 동시에 실시하였다.

비교예13

비교예1과 동일한 방법으로, 30㎛의 동박을 제조하고, 광택면에 0.6g/dm²의 조화처리를 시행한 후, 아연 도금하고, 추가로 크로매트 처리 후, 실란커플링제 처리를 실시하였다.

비교예14

비교예1과 동일한 방법으로, 30㎛의 동박을 제조하고, 광택면에 0.8g/dm²의 조화처리를 시행한 후, 크로매트 처리를 실시하였다.

표2에 상기 실시예1~8과 비교예7~14에 대하여 후처리 전의 동박의 표면형상 (Rz, 표면적비), 필 강도 및 전송 손실을 측정하여 그 결과를 표2에 나타내었다. 또한, 전송손실은 각 비교예에 대한 전송손실비로서 나타내고 있다.

표2로부터 명확한 바와 같이, 실시예1~4에서는 입상층 동박의 광택면에 주상층을 도금한 후, 니켈 도금 후 아연 도금하고 추가로 크로매트 처리 후, 실란커플링처리를 시행한 것으로서, 주상층 도금 대신에 조화처리를 시행한 비교예7~10과 비교하여 전송 손실이 적다. (실시예1과 비교예7, 실시예2와 비교예8, 실시예3과 비교예9, 실시예4과 비교예10을 비교) 또한, 필 강도가 높을 수록 전송 손실이 적어지는 경향을 나타내고 있다.

실시예5에서는 입상층 26㎛의 동박의 광택면에 주상층을 4㎛로 도금하고, 0.4g/dm²의 조화처리를 실시한 후, 니켈 도금 후 아연 도금하고 추가로 크로매트 처리 후, 실란커플링제 처리를 실시한 것으로서, 주상층 도금 없이 0.6g/dm²의 조화처리를 실시한 비교예11과 비교하여 전송 손실비가 적어졌다.

실시예6에서는 입상층 26㎛의 동박의 광택면에 주상층을 4㎛로 도금하고, 0.4g/dm²의 조화처리를 실시한 후, 니켈 도금 후 아연 도금하고 추가로 크로매트 처리 후, 벤조트리아졸 처리와 실란커플링제 처리를 동시에 실시한 것으로서, 주상층 도금 없이 0.6g/dm²의 조화처리를 실시한 비교예12과 비교하여 전송 손실비가 적어졌다.

실시예7에서는 입상층 22㎛의 동박의 양면에 주상층을 각각 4㎛로 도금하고, 그 일면에 0.4g/dm²의 조화처리를 실시한 후, 아연 도금하고 추가로 크로매트 처리 후, 실란커플링제 처리를 실시한 것으로서, 주상층 도금 없이 0.6g/dm²의 조화처리를 실시한 비교예13과 비교하여 전송 손실비가 적어졌다.

실시예8에서는 입상층 8㎛의 동박의 광택면에 주상층을 22㎛로 도금하고, 0.4g/dm²의 조화처리를 실시한 후, 크로매트 처리를 실시한 것으로서, 비교예14과 비교하여 전송 손실비가 적어졌다.

본 발명은 상술한 바와 같이 동박의 표면을 입상층과 주상층의 2층 구조로 함으로써 고주파 특성을 저하하지 않고 필 강도를 향상시키는 것이 가능하며, 미세 패턴 프린터 배선판 (특히, 고주파용)에 적합한 동박, 그 제조방법, 제조장치 및 상기 동박을 사용한 고주파 회로를 제공하는 것이 가능하다.

또한, 본 발명의 동박은 COF용, PDP용으로서도 높은 가치가 있으므로, 특별히 그 용도를 한정하는 것은 아니다.

Claims

두께 방향으로 입상(粒狀)층과 주상(柱狀)층의 적어도 2종의 층을 구비하는 고주파 회로용 동박.
입상층으로 이루어진 동박 표면의 적어도 일면에 주상층이 형성되어 있는 것을 특징으로 하는 고주파 회로용 동박.
주상층으로 이루어진 동박 표면이 적어도 일면에 입상층이 형성되어 있는 것을 특징으로 하는 고주파 회로용 동박.
제 2항의 동박에 있어서, 입상층의 두께A와 주상층의 두께B의 관계가 A/(A+B)=40~99%인 것을 특징으로 하는 고주파 회로용 동박.
제 3항의 동박에 있어서, 입상층의 두께A와 주상층의 두께B의 관계가 A/(A+B)=40~99%인 것을 특징으로 하는 고주파 회로용 동박.
제 1항의 동박에 있어서, 적어도 일면의 표면이 조화(粗化)처리되어 있는 것을 특징으로 하는 고주파 회로용 동박.
제 2항의 동박에 있어서, 적어도 일면의 표면이 조화(粗化)처리되어 있는 것을 특징으로 하는 고주파 회로용 동박.
제 3항의 동박에 있어서, 적어도 일면의 표면이 조화(粗化)처리되어 있는 것을 특징으로 하는 고주파 회로용 동박.
제 4항의 동박에 있어서, 적어도 일면의 표면이 조화(粗化)처리되어 있는 것을 특징으로 하는 고주파 회로용 동박.
제 5항의 동박에 있어서, 적어도 일면의 표면이 조화(粗化)처리되어 있는 것을 특징으로 하는 고주파 회로용 동박.
제 1항 내지 10항 중 어느 한 항에 있어서, 상기 동박의 적어도 일면의 표면에 Ni, Zn, Cr, 이들의 합금의 도금처리, 크로매트 처리, 유기 방청처리 및 실란커플링제 처리 중 적어도 1종의 처리가 실시된 것을 특징으로 하는 고주파 회로용 동박.
전해조(電解槽) 내에 제박 드럼을 침지 회전시켜, 상기 제박 드럼 표면에 입상층을 형성한 후, 그 적어도 일면에 주상층을 도금하는 것을 특징으로 하는 고주파 회로용 동박의 제조방법.
전해조(電解槽) 내에 제박 드럼을 침지 회전시켜, 상기 제박 드럼 표면에 주상층을 형성한 후, 그 적어도 일면에 입상층을 도금하는 것을 특징으로 하는 고주파 회로용 동박의 제조방법.
입상층, 주상층 제박용 전해조 내에 제박 드럼을 침지 회전시켜, 상기 제박 드럼에 입상층 및 주상층 양자를 연속적으로 석출시키는 것을 특징으로 하는 청구 항 12항 또는 13항의 고주파 회로용 동박의 제조방법을 실시하는 고주파 회로용 동박의 제조설비.
청구항 1 내지 청구항 10 중 어느 한 항에 기재된 상기 고주파 회로용 동박을 이용하여 제조된 것을 특징으로 하는 고주파 회로.
상기 청구항 11에 기재된 고주파 회로용 동박을 이용하여 제조된 것을 특징으로 하는 고주파 회로.
상기 청구항 12 또는 13항에 기재된 고주파 회로용 동박의 제조방법에 의하여 제조된 고주파 회로용 동박을 이용하여 제조된 것을 특징으로 하는 고주파 회로.
상기 청구항 14에 기재된 고주파 회로용 동박의 제조설비로 제조된 고주파 회로용 동박을 이용하여 제작된 것을 특징으로 하는 고주파 회로.