KR101089762B1 - Nano transistor using graphene and Pung bridge gate and manufacturing method thereof - Google Patents

Nano transistor using graphene and Pung bridge gate and manufacturing method thereof Download PDF

Info

Publication number
KR101089762B1
KR101089762B1 KR1020100030454A KR20100030454A KR101089762B1 KR 101089762 B1 KR101089762 B1 KR 101089762B1 KR 1020100030454 A KR1020100030454 A KR 1020100030454A KR 20100030454 A KR20100030454 A KR 20100030454A KR 101089762 B1 KR101089762 B1 KR 101089762B1
Authority
KR
South Korea
Prior art keywords
electron
bridge
beam resist
air
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020100030454A
Other languages
Korean (ko)
Other versions
KR20110111067A (en
Inventor
안도열
손맹호
이용윤
고석남
이문선
Original Assignee
서울시립대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울시립대학교 산학협력단 filed Critical 서울시립대학교 산학협력단
Priority to KR1020100030454A priority Critical patent/KR101089762B1/en
Publication of KR20110111067A publication Critical patent/KR20110111067A/en
Application granted granted Critical
Publication of KR101089762B1 publication Critical patent/KR101089762B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H10D62/121—Nanowire, nanosheet or nanotube semiconductor bodies oriented parallel to substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/014—Manufacture or treatment of FETs having zero-dimensional [0D] or one-dimensional [1D] channels, e.g. quantum wire FETs, single-electron transistors [SET] or Coulomb blockade transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/43—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 1D charge carrier gas channels, e.g. quantum wire FETs or transistors having 1D quantum-confined channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/881—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being a two-dimensional material
    • H10D62/882—Graphene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명에 따른 나노 트랜지스터는 그래핀 나노 리본 및 풍교 게이트를 포함한다. 그래핀 나노 리본은, 그래핀(graphene) 물질로 형성되어, 소오스 영역, 드레인 영역 및 상기 소오스 영역과 드레인 영역 사이의 채널 영역을 구비한다. 풍교 게이트는, 그래핀 나노 리본 위에서 그래핀 나노 리본의 채널 영역의 길이 방향에 대하여 교차한 방향으로 형성되되, 기둥들에 의하여 채널 영역과 이격되면서 지지된다. 풍교(風橋, air-bridge) 게이트는 전도체 선으로 되며, 풍교 게이트에 전류가 흐름에 따라 소오스 영역 측의 자기장 방향과 드레인 영역 측의 자기장 방향이 반대가 된다. 그래핀 나노 리본에서 드레인 영역으로부터 소오스 영역으로 흐르는 전류는 풍교 게이트에 흐르는 전류에 의하여 제어된다.The nano transistor according to the present invention includes a graphene nano ribbon and a bridge bridge gate. The graphene nano ribbon is formed of a graphene material and has a source region, a drain region, and a channel region between the source region and the drain region. The bridge bridge is formed in a direction crossing the length direction of the channel region of the graphene nano ribbon on the graphene nano ribbon, and is supported while being spaced apart from the channel region by pillars. The air-bridge gate becomes a conductor line, and as the current flows in the wind bridge gate, the magnetic field direction on the source region side and the magnetic field direction on the drain region side are reversed. The current flowing from the drain region to the source region in the graphene nano ribbon is controlled by the current flowing in the wind bridge gate.

Description

그래핀과 풍교 게이트를 이용한 나노 트랜지스터 및 그 제조 방법{Nano transistor utilizing graphene and air-bridge gate, and method for manufacturing the same}Nano transistor utilizing graphene and air-bridge gate, and method for manufacturing the same}

본 발명은, 나노 트랜지스터에 관한 것으로서, 보다 상세하게는, 그래핀 물질을 이용한 나노 트랜지스터에 관한 것이다.The present invention relates to a nano transistor, and more particularly, to a nano transistor using a graphene material.

21세기에 들어서면서 대용량의 정보를 초고속으로 처리할 수 있는 기술의 필요성이 커짐에 따라, 정보소자의 소형화, 고속화가 지속적으로 요구되고 있다. In the 21st century, as the necessity of a technology capable of processing a large amount of information at a high speed increases, miniaturization and high speed of information devices are continuously required.

이를 위하여 나노 트랜지스터가 개발되고 있으며, 그 대표적인 예가 단전자 트랜지스터(single-electron transistor)라고도 불리운다.For this purpose, nano transistors have been developed, a representative example of which is also called a single-electron transistor.

단전자 트랜지스터란, 단결정 실리콘으로 된 실리콘 나노 리본에서 전자 한 개의 변화에 의해 스위치 역할을 할 수 있는 전자 소자이다. 즉, 소오스와 드레인 전극 사이에 나노미터(nm) 크기의 반도체 입자를 배치하면 소위 단전자 충전 현상(single electron charging effect)에 의해 한 개의 전자가 들어가고 나옴에 따라, 온 및 오프(on-off)가 가능하다. A single electron transistor is an electronic device which can act as a switch by the change of one electron in the silicon nano ribbon made of single crystal silicon. That is, when nanometer (nm) -sized semiconductor particles are disposed between the source and drain electrodes, one electron enters and exits by a so-called single electron charging effect, thereby turning on and off. Is possible.

쿨롱의 법칙(Coulomb's law)에 의하면 고립된 공간에 전자를 밀어 넣기 위해서는 공간 크기의 역수에 비례한 만큼의 에너지가 필요하다. 즉 공간이 작으면 작을수록 전자 한 개를 그 공간에 밀어 넣기가 힘들다. 이것이 관통 현상과 함께 단전자 소자의 주요 동작원리로 작용하는 쿨롱 봉쇄(Coulomb blockade) 효과이다. 단전자 트랜지스터를 상온에서 작동시키기 위해서는 소자의 핵심 부분이 수 나노미터 수준이어야 한다.Coulomb's law states that to push electrons into an isolated space requires energy proportional to the inverse of the size of the space. In other words, the smaller the space, the harder it is to push one electron into the space. This is the Coulomb blockade effect that acts as the main operating principle of the single-electron device together with the penetrating phenomenon. To operate single-electron transistors at room temperature, the core of the device must be several nanometers.

상기와 같은 통상적인 나노 트랜지스터에 의하면, 제어의 정밀도 및 동작 속도의 향상이 요구된다. 또한, 제어 전극으로서의 게이트 전극과 채널 영역 사이의 누설 전류가 문제점으로 대두되고 있다.According to the conventional nano-transistors as described above, improvement in control accuracy and operation speed is required. In addition, a leakage current between the gate electrode and the channel region as a control electrode is a problem.

본 발명의 목적은, 제어의 정밀도 및 동작 속도가 향상될 수 있을 뿐만 아니라, 제어 전극으로서의 게이트 전극과 채널 영역 사이의 누설 전류도 방지할 수 있는 나노 트랜지스터 및 그 제조 방법을 제공하는 것이다.It is an object of the present invention to provide a nano transistor and a method of manufacturing the same, which can not only improve the precision and operation speed of the control, but also prevent leakage current between the gate electrode and the channel region as the control electrode.

본 발명의 나노 트랜지스터는 그래핀 나노 리본 및 풍교 게이트를 포함한다.The nano transistor of the present invention includes a graphene nano ribbon and a bridge bridge gate.

상기 그래핀 나노 리본은, 그래핀(graphene) 물질로 형성되어, 소오스 영역, 드레인 영역 및 상기 소오스 영역과 드레인 영역 사이의 채널 영역을 구비한다.The graphene nano ribbon is formed of a graphene material and has a source region, a drain region, and a channel region between the source region and the drain region.

상기 풍교 게이트는, 상기 그래핀 나노 리본 위에서 상기 그래핀 나노 리본의 채널 영역의 길이 방향에 대하여 교차한 방향으로 형성되되, 기둥들에 의하여 상기 채널 영역과 이격되면서 지지된다.
상기 풍교(風橋, air-bridge) 게이트는 전도체 선으로 되며, 상기 풍교 게이트에 전류가 흐름에 따라 상기 소오스 영역 측의 자기장 방향과 상기 드레인 영역 측의 자기장 방향이 반대가 된다.
상기 그래핀 나노 리본에서 상기 드레인 영역으로부터 상기 소오스 영역으로 흐르는 전류가 상기 풍교 게이트에 흐르는 전류에 의하여 제어된다.The wind bridge gate is formed in a direction crossing the length direction of the channel region of the graphene nano ribbon on the graphene nano ribbon, and is supported while being spaced apart from the channel region by pillars.
The air-bridge gate becomes a conductor line, and as the current flows through the wind-bridge gate, the magnetic field direction on the source region side and the magnetic field direction on the drain region side are reversed.
The current flowing from the drain region to the source region in the graphene nano ribbon is controlled by the current flowing through the wind bridge gate.

본 발명의 나노 트랜지스터의 제조 방법은 단계들 (a) 및 (b)를 포함한다.The method for producing a nanotransistor of the present invention comprises steps (a) and (b).

상기 단계 (a)에서는, 소오스 영역, 드레인 영역 및 상기 소오스 영역과 드레인 영역 사이의 채널 영역이 구비된 그래핀(graphene) 물질의 그래핀 나노 리본이 기판 위에 형성된다.In the step (a), a graphene nano ribbon of graphene material having a source region, a drain region, and a channel region between the source region and the drain region is formed on the substrate.

상기 단계 (b)에서는, 상기 그래핀 나노 리본 위에서 상기 그래핀 나노 리본의 채널 영역의 길이 방향에 대하여 교차한 방향을 가지고, 기둥들에 의하여 상기 채널 영역과 이격되면서 지지되는 풍교(風橋, air-bridge) 게이트가 형성된다.
상기 단계 (b)는 단계들 (b1) 내지 (b4)를 포함한다.
상기 단계 (b1)에서는, 제1 전자-빔(electron beam) 레지스트로써 상기 기판에 대한 상기 풍교(風橋, air-bridge) 게이트의 기둥들의 패턴이 형성된다.
상기 단계 (b2)에서는, 상기 풍교(風橋, air-bridge) 게이트의 기둥들의 패턴이 형성된 상태에서, 제2 전자-빔(electron beam) 레지스트로써 상기 풍교(風橋, air-bridge) 게이트의 평면 패턴이 형성된다.
상기 단계 (b3)에서는, 상기 풍교(風橋, air-bridge) 게이트의 기둥들의 패턴 및 평면 패턴이 형성된 상태에서, 전도체가 증착된다.
상기 단계 (b4)에서는, 상기 제1 전자-빔(electron beam) 레지스트 및 상기 제2 전자-빔(electron beam) 레지스트가 제거된다.In the step (b), the air bridge having a direction intersecting the longitudinal direction of the channel region of the graphene nano ribbon on the graphene nano ribbon, spaced apart from the channel region by pillars (wind bridge, air) -bridge) gate is formed.
Step (b) comprises steps (b1) to (b4).
In step (b1), a pattern of pillars of the air-bridge gate to the substrate is formed with a first electron-beam resist.
In the step (b2), in the state in which the pillars of the air-bridge gate are formed, the air-bridge gate is formed as a second electron-beam resist. Planar patterns are formed.
In the step (b3), the conductor is deposited in a state where the pattern and the planar pattern of the pillars of the air-bridge gate are formed.
In step (b4), the first electron-beam resist and the second electron-beam resist are removed.

본 발명의 상기 나노 트랜지스터 및 그 제조 방법에 의하면, 상기 그래핀 나노 리본에 사용되는 그래핀(graphene) 물질이 탄소로 이루어진 단층의 2차원 구조를 가진다. 또한, 상기 그래핀 나노 리본의 모서리가 "지그재그(zig-zag)" 형상의 대칭 구조를 가질 경우, 금속의 성질이 나타난다. 그리고, 상기 그래핀 나노 리본의 모서리가 "팔걸이-의자(armchair)" 형상의 대칭 구조를 가질 경우, 그 폭에 따라서 반도체 또는 금속의 성질이 나타난다. According to the nanotransistor of the present invention and a method of manufacturing the same, the graphene material used in the graphene nanoribbon has a monolayer two-dimensional structure made of carbon. In addition, when the edge of the graphene nano ribbon has a "zig-zag" symmetric structure, the properties of the metal appears. In addition, when the edge of the graphene nano ribbon has a "armchair" symmetrical structure, depending on the width of the semiconductor or metal properties appear.

여기에서, 상기 풍교 게이트에 전류가 흐름에 따라 상기 소오스 영역 측의 자기장 방향과 상기 드레인 영역 측의 자기장 방향은 반대가 된다. Here, as the current flows through the wind bridge gate, the magnetic field direction on the source region side and the magnetic field direction on the drain region side are reversed.

이에 따라, 상기 그래핀 나노 리본에서 상기 드레인 영역으로부터 상기 소오스 영역으로 전류가 흐르는 동안에 상기 풍교 게이트에 전류가 흐르면, 상기 교차 영역이 스핀 봉쇄(spin blockage) 영역으로 작용하므로, 상기 그래핀 나노 리본에서 상기 드레인 영역으로부터 상기 소오스 영역으로 전류가 흐르지 못한다.Accordingly, in the graphene nano ribbon, when the current flows in the wind bridge gate while the current flows from the drain region to the source region, the cross region acts as a spin blockage region. No current flows from the drain region to the source region.

이와 반대로, 상기 풍교 게이트에 전류가 흐르지 않을 경우, 상기 그래핀 나노 리본에서 상기 드레인 영역으로부터 상기 소오스 영역으로 전류가 계속 흐를 수 있다.On the contrary, when no current flows through the wind bridge gate, current may continue to flow from the drain region to the source region in the graphene nano ribbon.

즉, 본 발명의 상기 나노 트랜지스터에 의하면, 상기 그래핀 나노 리본에서 상기 드레인 영역으로부터 상기 소오스 영역으로 흐르는 전류가 상기 풍교 게이트에 흐르는 전류에 의하여 제어된다.That is, according to the nano transistor of the present invention, the current flowing from the drain region to the source region in the graphene nano ribbon is controlled by the current flowing through the wind bridge gate.

따라서, 본 발명의 상기 나노 트랜지스터에 의하면, 상기 그래핀 나노 리본 및 상기 풍교 게이트가 이용됨에 따라 제어의 정밀도가 향상될 수 있다.Therefore, according to the nano transistor of the present invention, the accuracy of control can be improved as the graphene nano ribbon and the wind bridge gate are used.

더 나아가, 상기 그래핀 물질은 나노 소자와 관련된 물질들 중에서 가장 높은 전자 이동도를 가진다. 현재까지의 측정 결과에 의하면, 그래핀의 전자 이동도가 약 200,000 (cm2/Vs)이고, 실리콘의 전자 이동도가 약 1,420 (cm2/Vs)이며, 안티몬화 인듐(InSb)의 전자 이동도가 약 77,000 (cm2/Vs)이다.Furthermore, the graphene material has the highest electron mobility among materials related to nano devices. According to the measurement results to date, the electron mobility of graphene is about 200,000 (cm 2 / Vs), the electron mobility of silicon is about 1,420 (cm 2 / Vs), and the electron mobility of indium antimonide (InSb) The degree is about 77,000 (cm 2 / Vs).

따라서, 본 발명의 상기 나노 트랜지스터에 의하면, 동작 속도도 급격히 향상될 수 있다.Therefore, according to the nano transistor of the present invention, the operation speed can also be dramatically increased.

추가적으로, 상기 풍교(風橋, air-bridge) 게이트와 상기 그래핀 나노 리본 사이에 절연체 또는 유전체가 존재하지 않으므로, 상기 풍교(風橋, air-bridge) 게이트와 상기 그래핀 나노 리본 사이의 누설 전류가 방지될 뿐만 아니라, 이들 사이의 계면 효과로 인하여 발생될 수 있는 문제점들도 방지될 수 있다. In addition, since there is no insulator or dielectric between the air-bridge gate and the graphene nanoribbon, a leakage current between the air-bridge gate and the graphene nanoribbon Not only can be prevented, but also problems that can arise due to the interfacial effect between them can be prevented.

도 1은 본 발명의 일 실시예에 의한 나노 트랜지스터를 보여주는 사시도이다.
도 2는 도 1의 나노 트랜지스터를 제조하기 위하여 그래핀 나노 리본이 기판 위에 형성됨을 보여주는 도 1의 A-A' 방향의 단면도이다.
도 3은 도 2의 상태에서 제1 전자-빔(electron beam) 레지스트가 기판 및 상기 그래핀 나노 리본 위에 도포됨을 보여주는 도 1의 A-A' 방향의 단면도이다.
도 4는, 도 3의 상태에서 전자-빔(electron beam) 식각에 의하여 제1 전자-빔(electron beam) 레지스트가 현상됨으로써, 풍교(風橋, air-bridge) 게이트의 기둥들의 패턴이 형성됨을 보여주는 도 1의 A-A' 방향의 단면도이다.
도 5는 도 4의 상태에서 제2 전자-빔(electron beam) 레지스트가 기둥들의 패턴에 도포됨을 보여주는 도 1의 A-A' 방향의 단면도이다.
도 6은, 도 5의 상태에서 전자-빔(electron beam) 식각에 의하여 제2 전자-빔(electron beam) 레지스트가 현상됨으로써, 풍교(風橋, air-bridge) 게이트의 평면 패턴이 형성됨을 보여주는 도 1의 A-A' 방향의 단면도이다.
도 7은 도 6의 상태에서 전도체가 증착됨을 보여주는 도 1의 A-A' 방향의 단면도이다.
도 8은 도 7의 상태에서 제1 전자-빔(electron beam) 레지스트 및 제2 전자-빔(electron beam) 레지스트가 제거됨을 보여주는 도 1의 A-A' 방향의 단면도이다.
도 9는 풍교 게이트의 아래쪽으로부터 위쪽으로 전류가 흐르는 경우를 보여주는 도 1의 나노 트랜지스터의 평면도이다.
도 10은 풍교 게이트의 위쪽으로부터 아래쪽으로 전류가 흐르는 경우를 보여주는 도 1의 나노 트랜지스터의 평면도이다. 1 is a perspective view showing a nano transistor according to an embodiment of the present invention.
FIG. 2 is a cross-sectional view taken along line AA ′ of FIG. 1 showing that a graphene nano ribbon is formed on a substrate to fabricate the nano transistor of FIG. 1.
FIG. 3 is a cross-sectional view in the AA ′ direction of FIG. 1 showing that a first electron beam resist is applied on a substrate and the graphene nano ribbon in the state of FIG. 2. FIG.
FIG. 4 illustrates that a pattern of pillars of an air-bridge gate is formed by developing a first electron beam resist by electron beam etching in the state of FIG. 3. 1 is a cross-sectional view taken along the AA ′ direction of FIG. 1.
FIG. 5 is a cross-sectional view in the AA ′ direction of FIG. 1 showing a second electron beam resist applied to the pattern of pillars in the state of FIG. 4. FIG.
FIG. 6 shows that a planar pattern of an air-bridge gate is formed by developing a second electron beam resist by electron beam etching in the state of FIG. 5. It is sectional drawing of the AA 'direction of FIG.
FIG. 7 is a cross-sectional view taken along the AA ′ direction of FIG. 1 showing that a conductor is deposited in the state of FIG. 6.
FIG. 8 is a cross-sectional view in the AA ′ direction of FIG. 1 showing that the first electron-beam resist and the second electron-beam resist in the state of FIG. 7 are removed.
FIG. 9 is a plan view of the nanotransistor of FIG. 1 illustrating a case where a current flows upward from a bottom of a bridge bridge.
FIG. 10 is a plan view of the nano-transistor of FIG. 1 showing a case where a current flows from the top to the bottom of the bridge bridge.

하기의 설명 및 첨부된 도면은 본 발명에 따른 동작을 이해하기 위한 것이며, 본 기술 분야의 통상의 기술자가 용이하게 구현할 수 있는 부분은 생략될 수 있다. The following description and the annexed drawings are for understanding the operation according to the present invention, and a part that can be easily implemented by those skilled in the art may be omitted.

또한 본 명세서 및 도면은 본 발명을 제한하기 위한 목적으로 제공된 것은 아니고, 본 발명의 범위는 청구의 범위에 의하여 정해져야 한다. 본 명세서에서 사용된 용어들은 본 발명을 가장 적절하게 표현할 수 있도록 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야 한다. In addition, the specification and drawings are not provided to limit the invention, the scope of the invention should be defined by the claims. Terms used in the present specification should be interpreted as meanings and concepts corresponding to the technical spirit of the present invention so as to best express the present invention.

이하 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다. BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.

도 1은 본 발명의 일 실시예에 의한 나노 트랜지스터를 보여주는 사시도이다. 1 is a perspective view showing a nano transistor according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 일 실시예에 의한 나노 트랜지스터는 그래핀 나노 리본(2) 및 풍교 게이트(110)를 포함한다. Referring to FIG. 1, a nano transistor according to an embodiment of the present invention includes a graphene nano ribbon 2 and a wind bridge gate 110.

그래핀 나노 리본(2)은, 그래핀(graphene) 물질로 형성되어, 소오스 영역(10), 드레인 영역(20) 및 상기 소오스 영역과 드레인 영역 사이의 채널 영역(50)을 구비한다. The graphene nano ribbon 2 is formed of a graphene material and includes a source region 10, a drain region 20, and a channel region 50 between the source region and the drain region.

그래핀 나노 리본(2)에 사용되는 그래핀(graphene) 물질은 잘 알려져 있는 바와 같이 탄소로 이루어진 단층의 2차원 구조를 가진다. 또한, 그래핀 나노 리본(2)의 모서리가 "지그재그(zig-zag)" 형상의 대칭 구조를 가질 경우, 금속의 성질이 나타난다. 그리고, 그래핀 나노 리본(2)의 모서리가 "팔걸이-의자(armchair)" 형상의 대칭 구조를 가질 경우, 그 폭에 따라서 반도체 또는 금속의 성질이 나타난다.Graphene materials used in the graphene nanoribbons 2 have a single layered two-dimensional structure of carbon, as is well known. In addition, when the edge of the graphene nano ribbon (2) has a "zig-zag" symmetric structure, the properties of the metal appears. And, when the edge of the graphene nano ribbon (2) has a "armchair" symmetrical structure, depending on the width of the semiconductor or metal properties appear.

풍교 게이트(110)는, 그래핀 나노 리본(2) 위에서 그래핀 나노 리본(2)의 채널 영역(50)의 길이 방향 즉, 드레인 영역(20)으로부터 소오스 영역(10)으로의 방향 또는 그 역방향에 대하여 교차한 방향으로 형성되되, 기둥들에 의하여 채널 영역(50)과 이격되면서 지지된다.The bridge bridge 110 is formed on the graphene nanoribbon 2 in the longitudinal direction of the channel region 50 of the graphene nanoribbon 2, that is, the drain region 20 from the source region 10 or the reverse direction thereof. It is formed in the direction crossing with respect to, and is supported while being spaced apart from the channel region 50 by the pillars.

이와 같은 풍교 게이트(110)에 전류가 흐르면, 소오스 영역(10) 측의 자기장 방향과 드레인 영역(20) 측의 자기장 방향은 반대가 된다. When the current flows through the wind bridge gate 110, the magnetic field direction on the source region 10 side and the magnetic field direction on the drain region 20 side are reversed.

이에 따라, 그래핀 나노 리본(2)에서 드레인 영역(20)으로부터 소오스 영역(10)으로 전류가 흐르는 동안에 풍교 게이트(110)에 전류가 흐르면, 풍교 게이트(110)과 채널 영역(50)의 교차 영역이 스핀 봉쇄(spin blockage) 영역으로 작용하므로, 그래핀 나노 리본(2)에서 드레인 영역(20)으로부터 소오스 영역(10)으로 전류가 흐르지 못한다.Accordingly, when the current flows in the air bridge gate 110 while the current flows from the drain region 20 to the source region 10 in the graphene nano ribbon 2, the intersection of the wind bridge gate 110 and the channel region 50 occurs. Since the region serves as a spin blockage region, current does not flow from the drain region 20 to the source region 10 in the graphene nano ribbon 2.

이와 반대로, 풍교 게이트(110)에 전류가 흐르지 않을 경우, 그래핀 나노 리본(2)의 채널 영역(50)에서 스핀 봉쇄(spin blockage)가 일어나지 않으므로, 그래핀 나노 리본(2)에서 드레인 영역(20)으로부터 소오스 영역(10)으로 전류가 계속 흐를 수 있다.On the contrary, when no current flows in the bridge bridge gate 110, spin blockage does not occur in the channel region 50 of the graphene nano ribbon 2, and thus, the drain region ( Current may continue to flow from the source 20 to the source region 10.

즉, 본 실시예의 나노 트랜지스터(1)에 의하면, 그래핀 나노 리본(2)에서 드레인 영역(20)으로부터 소오스 영역(10)으로 흐르는 전류가 풍교 게이트(110)에 흐르는 전류에 의하여 제어된다.That is, according to the nano transistor 1 of the present embodiment, the current flowing from the drain region 20 to the source region 10 in the graphene nano ribbon 2 is controlled by the current flowing through the wind bridge gate 110.

따라서, 본 실시예의 나노 트랜지스터(1)에 의하면, 그래핀 나노 리본(2) 및 이에 교차하는 풍교 게이트(110)가 이용됨에 의하여 제어의 정밀도가 향상될 수 있다.Therefore, according to the nano transistor 1 of the present embodiment, the precision of control can be improved by using the graphene nano ribbon 2 and the wind bridge gate 110 crossing the same.

더 나아가, 그래핀 물질은 나노 소자와 관련된 물질들 중에서 가장 높은 전자 이동도를 가진다. 현재까지의 측정 결과에 의하면, 그래핀의 전자 이동도가 약 200,000 (cm2/Vs)이고, 실리콘의 전자 이동도가 약 1,420 (cm2/Vs)이며, 안티몬화 인듐(InSb)의 전자 이동도가 약 77,000 (cm2/Vs)이다.Furthermore, graphene materials have the highest electron mobility among materials associated with nanodevices. According to the measurement results to date, the electron mobility of graphene is about 200,000 (cm 2 / Vs), the electron mobility of silicon is about 1,420 (cm 2 / Vs), and the electron mobility of indium antimonide (InSb) The degree is about 77,000 (cm 2 / Vs).

따라서, 본 실시예의 나노 트랜지스터(1)에 의하면, 동작 속도도 급격히 향상될 수 있다.Therefore, according to the nano transistor 1 of this embodiment, the operation speed can also be drastically improved.

추가적으로, 풍교(風橋, air-bridge) 게이트(110)와 그래핀 나노 리본(2) 사이에 절연체 또는 유전체가 존재하지 않으므로, 풍교(風橋, air-bridge) 게이트(110)와 그래핀 나노 리본(2) 사이의 누설 전류가 방지될 뿐만 아니라, 이들 사이의 계면 효과로 인하여 발생될 수 있는 문제점들도 방지될 수 있다. In addition, since there is no insulator or dielectric between the air-bridge gate 110 and the graphene nano ribbon 2, the air-bridge gate 110 and the graphene nano Not only are leakage currents between the ribbons 2 prevented, but problems that may arise due to the interfacial effect between them can also be prevented.

본 실시예의 나노 트랜지스터에 있어서, 기판(150, 121)은 실리콘 웨이퍼(150) 및 절연층으로서의 실리콘 옥사이드(SiO2)층(121)을 포함한다. 즉, 실리콘 웨이퍼(150) 위에 실리콘 옥사이드(SiO2)층(121)이 형성되고, 실리콘 옥사이드 층(121) 위에 그래핀 나노 리본(2)이 형성된다. In the nano transistor of the present embodiment, the substrates 150 and 121 include a silicon wafer 150 and a silicon oxide (SiO 2 ) layer 121 as an insulating layer. That is, the silicon oxide (SiO 2 ) layer 121 is formed on the silicon wafer 150, and the graphene nano ribbon 2 is formed on the silicon oxide layer 121.

물론, 실리콘 웨이퍼(150) 대신에 실리콘 카바이드(SiC) 기판이 사용되어, 에피택시(epitaxy) 성장에 의한 그래핀 층이 획득될 수도 있다.Of course, a silicon carbide (SiC) substrate may be used instead of the silicon wafer 150, so that a graphene layer by epitaxy growth may be obtained.

풍교 게이트(110)는 금속 재질 및 초전도체 재질 중에서 어느 하나로 되어 있다. 잘 알려져 있는 바와 같이, 초전도체 재질로는 나이오븀(Nb), 바나듐(V) 또는 나이오븀-게르마늄 합금(Nb3Ge) 등을 들 수 있다. The wind bridge gate 110 is made of any one of a metal material and a superconductor material. As is well known, superconducting materials include niobium (Nb), vanadium (V) or niobium-germanium alloys (Nb 3 Ge).

도 2는 도 1의 나노 트랜지스터(1)를 제조하기 위하여 그래핀 나노 리본(2)이 기판(150, 121) 위에 형성됨을 보여주는 도 1의 A-A' 방향의 단면도이다. 도 2에서 도 1과 동일한 참조 부호는 동일한 부재를 가리킨다.FIG. 2 is a cross-sectional view taken along the line A-A 'of FIG. 1 showing that the graphene nano ribbons 2 are formed on the substrates 150 and 121 to fabricate the nano transistor 1 of FIG. In FIG. 2, the same reference numerals as used in FIG. 1 indicate the same members.

도 1 및 2를 참조하면, 소오스 영역(10), 드레인 영역(20) 및 상기 소오스 영역과 드레인 영역 사이의 채널 영역(50)이 구비된 그래핀(graphene) 물질의 그래핀 나노 리본(2)이 기판(150, 121) 위에 형성된다.1 and 2, a graphene nano ribbon 2 of graphene material having a source region 10, a drain region 20, and a channel region 50 between the source region and the drain region. It is formed on the substrates 150 and 121.

상기한 바와 같이, 기판(150, 121)은 실리콘 웨이퍼(150) 및 절연층으로서의 실리콘 옥사이드(SiO2)층(121)을 포함한다. 즉, 실리콘 웨이퍼(150) 위에 실리콘 옥사이드(SiO2)층(121)이 형성되고, 실리콘 옥사이드(SiO2) 층(121) 위에 그래핀 나노 리본(2)이 형성된다. As described above, the substrates 150 and 121 include a silicon wafer 150 and a silicon oxide (SiO 2 ) layer 121 as an insulating layer. That is, the silicon oxide (SiO 2 ) layer 121 is formed on the silicon wafer 150, and the graphene nano ribbon 2 is formed on the silicon oxide (SiO 2 ) layer 121.

물론, 실리콘 웨이퍼(150) 대신에 실리콘 카바이드(SiC) 기판이 사용되어, 에피택시(epitaxy) 성장에 의한 그래핀 층이 획득될 수도 있다.Of course, a silicon carbide (SiC) substrate may be used instead of the silicon wafer 150, so that a graphene layer by epitaxy growth may be obtained.

이하에서 설명될 도 3 내지 8의 제조 공정들에 의하면, 그래핀 나노 리본(2) 위에서 그래핀 나노 리본(2)의 채널 영역(도 1의 50)의 길이 방향에 대하여 교차한 방향 예를 들어, 직교하는 방향을 가지고, 기둥들에 의하여 채널 영역(50)과 이격되면서 지지되는 풍교(風橋, air-bridge) 게이트(110)가 형성된다.According to the manufacturing processes of FIGS. 3 to 8 to be described below, for example, directions intersecting the length of the channel region (50 in FIG. 1) of the graphene nanoribbon 2 on the graphene nanoribbon 2 may be used. , Having an orthogonal direction, an air-bridge gate 110 is formed to be spaced apart from the channel region 50 by pillars.

도 3은 도 2의 상태에서 제1 전자-빔(electron beam) 레지스트로서의 제1 PMMA(Poly Methyl Methacrylate)가 기판(150, 121) 및 그래핀 나노 리본(2) 위에 도포됨을 보여주는 도 1의 A-A' 방향의 단면도이다. 도 3에서 도 2와 동일한 참조 부호는 동일한 부재를 가리킨다.3 is the AA of FIG. 1 showing that in the state of FIG. 2 a first polymethyl methacrylate (PMMA) as the first electron beam resist is applied onto the substrates 150 and 121 and the graphene nanoribbons 2. It is a cross section of the direction. In FIG. 3, the same reference numerals as used in FIG. 2 indicate the same members.

도 3을 참조하면, 그래핀 나노 리본(2)이 기판(150, 121) 위에 형성된 상태에서, 제1 전자-빔(electron beam) 레지스트로서의 제1 PMMA(Poly Methyl Methacrylate, 131)가 기판(150, 121) 및 그래핀 나노 리본(2) 위에 도포된다.Referring to FIG. 3, in a state in which the graphene nano ribbon 2 is formed on the substrates 150 and 121, the first polymethyl methacrylate (131) as the first electron beam resist is formed on the substrate 150. , 121) and graphene nano ribbons (2).

여기에서, 기판(150, 121) 보다 상세하게는, 실리콘 옥사이드(SiO2) 층(121)으로부터의 제1 PMMA(Poly Methyl Methacrylate, 131)의 도포 두께(T1)는, 그래핀 나노 리본(2)과 풍교(風橋, air-bridge) 게이트(도 1의 110)의 이격 거리(T3)에 그래핀 나노 리본(2)의 두께(t2)가 합쳐진 결과(T3 + T2)이다.Herein, in more detail, the coating thickness T1 of the first PMMA (Poly Methyl Methacrylate) 131 from the silicon oxide (SiO 2 ) layer 121 is represented by the graphene nano ribbon 2. ) And the thickness t2 of the graphene nanoribbon 2 is added to the separation distance T3 of the air-bridge gate 110 (in FIG. 1) (T3 + T2).

도 4는, 도 3의 상태에서 전자-빔(electron beam) 식각에 의하여 제1 전자-빔(electron beam) 레지스트로서의 제1 PMMA(Poly Methyl Methacrylate, 131)가 현상됨으로써, 풍교(風橋, air-bridge) 게이트(도 1의 110)의 기둥들의 패턴이 형성됨을 보여주는 도 1의 A-A' 방향의 단면도이다. 도 4에서 참조 부호 131a는 풍교(風橋, air-bridge) 게이트(110)의 기둥들의 패턴을 형성하는 제1 전자-빔(electron beam) 레지스트로서의 제1 PMMA(Poly Methyl Methacrylate)를 가리킨다. 도 4에서 도 3과 동일한 참조 부호는 동일한 부재를 가리킨다.FIG. 4 illustrates the development of a first PMMA (Poly Methyl Methacrylate) 131 as a first electron beam resist by electron beam etching in the state of FIG. 3. bridge) A cross-sectional view in the AA ′ direction of FIG. 1 showing the formation of a pattern of pillars of the gate (110 in FIG. 1). In FIG. 4, reference numeral 131a indicates a first polymethyl methacrylate (PMMA) as a first electron beam resist that forms a pattern of pillars of an air-bridge gate 110. In FIG. 4, the same reference numerals as used in FIG. 3 indicate the same members.

도 3 및 4를 참조하면, 제1 전자-빔(electron beam) 레지스트로서의 제1 PMMA(Poly Methyl Methacrylate)가 기판(150, 121) 및 그래핀 나노 리본(2) 위에 도포된 상태에서, 전자-빔(electron beam) 식각에 의하여 제1 전자-빔(electron beam) 레지스트로서의 제1 PMMA(Poly Methyl Methacrylate)가 현상된다. 여기에서, 풍교(風橋, air-bridge) 게이트(도 1의 110)의 기둥들의 패턴이 형성된다.3 and 4, in a state in which a first polymethyl methacrylate (PMMA) as a first electron-beam resist is applied on the substrates 150 and 121 and the graphene nano ribbons 2, the electron- The first polymethyl methacrylate (PMMA) as a first electron beam resist is developed by electron beam etching. Here, a pattern of pillars of an air-bridge gate (110 in FIG. 1) is formed.

요약하면, 도 3 및 4의 제조 공정들에 의하면, 제1 전자-빔(electron beam) 레지스트(131)로써 기판(150, 121)에 대한 풍교(風橋, air-bridge) 게이트(110)의 기둥들의 패턴이 형성된다.In summary, according to the fabrication processes of FIGS. 3 and 4, the air-bridge gate 110 for the substrates 150, 121 as the first electron beam resist 131 is described. A pattern of pillars is formed.

도 5는 도 4의 상태에서 제2 전자-빔(electron beam) 레지스트로서의 제2 PMMA(Poly Methyl Methacrylate, 151)가 기둥들의 패턴에 도포됨을 보여주는 도 1의 A-A' 방향의 단면도이다. 도 5에서 도 4와 동일한 참조 부호는 동일한 기능의 대상을 가리킨다.FIG. 5 is a cross-sectional view taken along the line A-A 'of FIG. 1 showing that a second poly methyl methacrylate (PMMA) 151 as a second electron beam resist is applied to a pattern of pillars in the state of FIG. In FIG. 5, the same reference numerals as used in FIG. 4 indicate objects of the same function.

도 4 및 5를 참조하면, 풍교(風橋, air-bridge) 게이트(도 1의 110)의 기둥들의 패턴이 형성된 상태에서, 제2 전자-빔(electron beam) 레지스트로서의 제2 PMMA(Poly Methyl Methacrylate, 151)가 기둥들의 패턴에 도포된다.4 and 5, in the state where the pillars of the air-bridge gate (110 in FIG. 1) are formed, a second polymethyl ethyl (PMMA) as a second electron-beam resist is formed. Methacrylate 151 is applied to the pattern of pillars.

여기에서, 제1 전자-빔(electron beam) 레지스트(131a)로부터의 제2 전자-빔(electron beam) 레지스트(151)의 두께(T4)가 풍교(風橋, air-bridge) 게이트(110)의 두께와 같아지도록 설정된다.Here, the thickness T4 of the second electron-beam resist 151 from the first electron-beam resist 131a is determined by the air-bridge gate 110. It is set to be equal to the thickness of.

따라서, 제1 전자-빔(electron beam) 레지스트(131a)와 제2 전자-빔(electron beam) 레지스트(151)의 총 두께(T1 + T4)가 풍교(風橋, air-bridge) 게이트(110)의 높이와 같아진다.Accordingly, the total thickness T1 + T4 of the first electron-beam resist 131a and the second electron-beam resist 151 is equal to the air-bridge gate 110. Will be equal to the height of).

도 6은, 도 5의 상태에서 전자-빔(electron beam) 식각에 의하여 제2 전자-빔(electron beam) 레지스트로서의 제2 PMMA(Poly Methyl Methacrylate, 151)가 현상됨으로써, 풍교(風橋, air-bridge) 게이트(도 1의 110)의 평면 패턴이 형성됨을 보여주는 도 1의 A-A' 방향의 단면도이다.FIG. 6 illustrates that the second PMMA (Poly Methyl Methacrylate) 151 as a second electron beam resist is developed by electron beam etching in the state of FIG. 5. bridge) A cross-sectional view in the AA ′ direction of FIG. 1 showing the formation of a planar pattern of gate 110 (FIG. 1).

도 6에서 참조 부호 151a는 풍교(風橋, air-bridge) 게이트(110)의 평면 패턴을 형성하는 제2 전자-빔(electron beam) 레지스트로서의 제2 PMMA(Poly Methyl Methacrylate)를 가리킨다. 도 6에서 도 5와 동일한 참조 부호는 동일한 부재를 가리킨다.In FIG. 6, reference numeral 151a indicates a second poly methyl methacrylate (PMMA) as a second electron beam resist forming a planar pattern of an air-bridge gate 110. 6, the same reference numerals as used in FIG. 5 denote the same members.

도 5 및 6을 참조하면, 제2 전자-빔(electron beam) 레지스트로서의 제2 PMMA(Poly Methyl Methacrylate, 151)가 도포된 상태에서 전자-빔(electron beam) 식각에 의하여 제2 전자-빔(electron beam) 레지스트(151)가 현상된다. 즉, 풍교(風橋, air-bridge) 게이트(110)의 평면 패턴이 형성된다.Referring to FIGS. 5 and 6, a second electron-beam (by electron beam) etching may be performed in a state where a second polymethyl methacrylate (PMMA) 151 as a second electron-beam resist is applied. The electron beam resist 151 is developed. That is, the planar pattern of the air-bridge gate 110 is formed.

여기에서, 제1 전자-빔(electron beam) 레지스트(131a)의 전자-빔 감도가 제2 전자-빔(electron beam) 레지스트(151)의 전자-빔 감도에 비하여 낮다. 이에 따라, 제1 전자-빔(electron beam) 레지스트(131a)에 의한 상기 기둥들의 패턴이 식각되지 않은 상태에서 풍교(風橋, air-bridge) 게이트(110)의 평면 패턴과 합쳐진다.Here, the electron-beam sensitivity of the first electron-beam resist 131a is lower than the electron-beam sensitivity of the second electron-beam resist 151. Accordingly, the pattern of the pillars by the first electron beam resist 131a is combined with the planar pattern of the air-bridge gate 110 in an unetched state.

도 5 및 6의 공정들을 요약하면, 풍교(風橋, air-bridge) 게이트(110)의 기둥들의 패턴이 형성된 상태에서, 제2 전자-빔(electron beam) 레지스트(151a)로써 풍교(風橋, air-bridge) 게이트(110)의 평면 패턴이 형성된다.Summarizing the processes of FIGS. 5 and 6, with the pattern of pillars of the air-bridge gate 110 formed, the wind bridge with the second electron-beam resist 151a is formed. A planar pattern of air-bridge gates 110 is formed.

도 7은 도 6의 상태에서 전도체가 증착됨을 보여주는 도 1의 A-A' 방향의 단면도이다. 도 7에서 도 6과 동일한 참조 부호는 동일한 부재를 가리킨다.FIG. 7 is a cross-sectional view taken along the line AA ′ of FIG. 1 showing that the conductor is deposited in the state of FIG. 6. 7, the same reference numerals as used in FIG. 6 denote the same members.

도 6 및 7을 참조하면, 풍교(風橋, air-bridge) 게이트(도 1의 110)의 기둥들의 패턴 및 평면 패턴이 형성된 상태에서, 전도체(171)가 증착된다.6 and 7, the conductor 171 is deposited in a state where a pattern and a planar pattern of pillars of an air-bridge gate (110 of FIG. 1) are formed.

여기에서, 풍교(風橋, air-bridge) 게이트(도 1의 110)의 재질로서 도포되는 전도체(171)는 금속 재질 및 초전도체 재질 중에서 어느 하나로 되어 있다. 상기한 바와 같이, 초전도체 재질로는 나이오븀(Nb), 바나듐(V) 또는 나이오븀-게르마늄 합금(Nb3Ge) 등을 들 수 있다. Here, the conductor 171 applied as a material of an air-bridge gate (110 in FIG. 1) is made of any one of a metal material and a superconductor material. As described above, the superconductor material may include niobium (Nb), vanadium (V), or niobium-germanium alloy (Nb 3 Ge).

도 8은 도 7의 상태에서 제1 전자-빔(electron beam) 레지스트(도 7의 131a) 및 제2 전자-빔(electron beam) 레지스트(도 7의 151a)가 제거됨을 보여주는 도 1의 A-A' 방향의 단면도이다. 도 8에서 도 7과 동일한 참조 부호는 동일한 기능의 대상을 가리킨다.FIG. 8 shows AA ′ of FIG. 1 showing that the first electron-beam resist (131a of FIG. 7) and the second electron-beam resist (151a of FIG. 7) are removed in the state of FIG. 7. It is a cross-sectional view of the direction. In FIG. 8, the same reference numerals as used in FIG. 7 indicate objects of the same function.

도 7 및 8을 참조하면, 전도체(171)가 증착된 상태에서, 제1 전자-빔(electron beam) 레지스트로서의 제1 PMMA(Poly Methyl Methacrylate, 131a) 및 제2 전자-빔(electron beam) 레지스트로서의 제2 PMMA(Poly Methyl Methacrylate, 151a)가 제거된다.7 and 8, in a state in which the conductor 171 is deposited, a first polymethyl methacrylate (PMMA) 131a and a second electron beam resist as first electron-beam resists. As a second PMMA (Poly Methyl Methacrylate, 151a) is removed.

여기에서, 제2 전자-빔(electron beam) 레지스트(151a) 위에 증착된 전도체(171)가 제2 전자-빔(electron beam) 레지스트(151a)와 함께 제거된다.Here, the conductor 171 deposited on the second electron beam resist 151a is removed along with the second electron beam resist 151a.

하지만, 상기 기둥들에 연결되고 제1 전자-빔(electron beam) 레지스트(131a) 위에 증착된 풍교(風橋, air-bridge) 게이트(110)의 전도체(171)는, 제1 전자-빔(electron beam) 레지스트(131a)가 제거됨에도 불구하고 제거되지 않는다.However, the conductor 171 of the air-bridge gate 110 connected to the pillars and deposited on the first electron-beam resist 131a is a first electron-beam ( Although the electron beam resist 131a is removed, it is not removed.

이에 따라, 그래핀 나노 리본(2) 위에서 기둥들에 의하여 채널 영역(50)과 이격되면서 지지되는 풍교 게이트(110)가 형성될 수 있다.Accordingly, the wind bridge gate 110 may be formed while being spaced apart from the channel region 50 by the pillars on the graphene nano ribbon 2.

도 9는 풍교 게이트(110)의 아래쪽으로부터 위쪽으로 전류가 흐르는 경우를 보여주는 도 1의 나노 트랜지스터(1)의 평면도이다. 도 9에서 도 1과 동일한 참조 부호는 동일한 부재를 가리킨다. FIG. 9 is a plan view of the nano transistor 1 of FIG. 1 illustrating a case where a current flows from the bottom of the wind bridge gate 110 upward. In FIG. 9, the same reference numerals as used in FIG. 1 indicate the same members.

도 1 및 9를 참조하면, 풍교 게이트(110)의 아래쪽으로부터 위쪽으로 전류가 흐르는 경우, 앙페에르(Ampere)의 오른나사 법칙에 따라 자기장이 발생되므로, 소오스 영역(10) 측에서는, 소오스 영역(10) 측 아래로부터 풍교 게이트(110) 위로 향하는 자기장이 형성된다.Referring to FIGS. 1 and 9, when a current flows from the bottom of the wind bridge gate 110 upward, a magnetic field is generated according to Ampere's right-screw law. On the source region 10 side, the source region 10 A magnetic field is directed upward from the bottom side) to the wind bridge gate 110.

또한, 드레인 영역(20) 측에서는, 풍교 게이트(110) 위로부터 드레인 영역(20) 측 아래로 향하는 자기장이 형성된다.In addition, on the drain region 20 side, a magnetic field directed from the top of the bridge bridge 110 toward the drain region 20 side is formed.

즉, 풍교 게이트(110)에 전류가 흐름에 따라 소오스 영역(10) 측의 자기장 방향과 드레인 영역(20) 측의 자기장 방향은 반대가 된다. That is, as the current flows through the wind bridge gate 110, the magnetic field direction on the source region 10 side and the magnetic field direction on the drain region 20 side are reversed.

이에 따라, 그래핀 나노 리본(2)에서 드레인 영역(20)으로부터 소오스 영역(10)으로 전류가 흐르는 동안에 풍교 게이트(110)에 전류가 흐르면, 풍교 게이트(110)과 채널 영역(50)의 교차 영역이 스핀 봉쇄(spin blockage) 영역으로 작용하므로, 그래핀 나노 리본(2)에서 드레인 영역(20)으로부터 소오스 영역(10)으로 전류가 흐르지 못한다.Accordingly, when the current flows in the air bridge gate 110 while the current flows from the drain region 20 to the source region 10 in the graphene nano ribbon 2, the intersection of the wind bridge gate 110 and the channel region 50 occurs. Since the region serves as a spin blockage region, current does not flow from the drain region 20 to the source region 10 in the graphene nano ribbon 2.

도 10은 풍교 게이트(110)의 위쪽으로부터 아래쪽으로 전류가 흐르는 경우를 보여주는 도 1의 나노 트랜지스터(1)의 평면도이다. 도 10에서 도 1과 동일한 참조 부호는 동일한 부재를 가리킨다. FIG. 10 is a plan view of the nano transistor 1 of FIG. 1 showing a case where a current flows from the top of the pung bridge gate 110 to the bottom thereof. In FIG. 10, the same reference numerals as used in FIG. 1 indicate the same members.

도 1 및 10을 참조하면, 풍교 게이트(110)의 위쪽으로부터 아래쪽으로 전류가 흐르는 경우, 앙페에르(Ampere)의 오른나사 법칙에 따라 자기장이 발생되므로, 소오스 영역(10) 측에서는, 풍교 게이트(110) 위로부터 소오스 영역(10) 측 아래로 향하는 자기장이 형성된다.Referring to FIGS. 1 and 10, when a current flows from the top of the air bridge to the bottom, a magnetic field is generated according to the right screw law of Ampere. Thus, on the source region 10 side, the wind bridge 110 A magnetic field directed from above) down toward the source region 10 side is formed.

또한, 드레인 영역(20) 측에서는, 드레인 영역(20) 측 아래로부터 풍교 게이트(110) 위로 향하는 자기장이 형성된다.In the drain region 20 side, a magnetic field directed from the bottom of the drain region 20 side to the wind bridge gate 110 is formed.

즉, 풍교 게이트(110)에 전류가 흐름에 따라 소오스 영역(10) 측의 자기장 방향과 드레인 영역(20) 측의 자기장 방향은 반대가 된다. That is, as the current flows through the wind bridge gate 110, the magnetic field direction on the source region 10 side and the magnetic field direction on the drain region 20 side are reversed.

이에 따라, 그래핀 나노 리본(2)에서 드레인 영역(20)으로부터 소오스 영역(10)으로 전류가 흐르는 동안에 풍교 게이트(110)에 전류가 흐르면, 풍교 게이트(110)과 채널 영역(50)의 교차 영역이 스핀 봉쇄(spin blockage) 영역으로 작용하므로, 그래핀 나노 리본(2)에서 드레인 영역(20)으로부터 소오스 영역(10)으로 전류가 흐르지 못한다. Accordingly, when the current flows in the air bridge gate 110 while the current flows from the drain region 20 to the source region 10 in the graphene nano ribbon 2, the intersection of the wind bridge gate 110 and the channel region 50 occurs. Since the region serves as a spin blockage region, current does not flow from the drain region 20 to the source region 10 in the graphene nano ribbon 2.

한편, 풍교 게이트(110)에 전류가 흐르지 않을 경우, 그래핀 나노 리본(2)의 채널 영역(50)에서 스핀 봉쇄(spin blockage)가 일어나지 않으므로, 그래핀 나노 리본(2)에서 드레인 영역(20)으로부터 소오스 영역(10)으로 전류가 계속 흐를 수 있다.On the other hand, when no current flows through the bridge bridge 110, since spin blockage does not occur in the channel region 50 of the graphene nano ribbon 2, the drain region 20 in the graphene nano ribbon 2 may not occur. Current may continue to flow from the source to the source region 10.

즉, 본 실시예의 나노 트랜지스터(1)에 의하면, 그래핀 나노 리본(2)에서 드레인 영역(20)으로부터 소오스 영역(10)으로 흐르는 전류가 풍교 게이트(110)에 흐르는 전류에 의하여 제어된다.That is, according to the nano transistor 1 of the present embodiment, the current flowing from the drain region 20 to the source region 10 in the graphene nano ribbon 2 is controlled by the current flowing through the wind bridge gate 110.

이상 설명된 바와 같이, 본 발명에 따른 나노 트랜지스터 및 그 제조 방법에 의하면, 그래핀 나노 리본에 사용되는 그래핀(graphene) 물질이 탄소로 이루어진 단층의 2차원 구조를 가진다. 또한, 그래핀 나노 리본의 모서리가 "지그재그(zig-zag)" 형상의 대칭 구조를 가질 경우, 금속의 성질이 나타난다. 그리고, 그래핀 나노 리본의 모서리가 "팔걸이-의자(armchair)" 형상의 대칭 구조를 가질 경우, 그 폭에 따라서 반도체 또는 금속의 성질이 나타난다. As described above, according to the nanotransistor and the manufacturing method thereof according to the present invention, the graphene material used in the graphene nanoribbons has a monolayer two-dimensional structure made of carbon. In addition, when the edge of the graphene nano ribbon has a "zig-zag" shaped symmetrical structure, the properties of the metal appear. And, when the edge of the graphene nano ribbon has a "armchair" symmetrical structure, depending on the width of the semiconductor or metal properties appear.

여기에서, 풍교 게이트에 전류가 흐름에 따라 소오스 영역 측의 자기장 방향과 드레인 영역 측의 자기장 방향은 반대가 된다. Here, as the current flows through the wind bridge gate, the magnetic field direction on the source region side and the magnetic field direction on the drain region side become opposite.

이에 따라, 그래핀 나노 리본에서 드레인 영역으로부터 소오스 영역으로 전류가 흐르는 동안에 풍교 게이트에 전류가 흐르면, 상기 교차 영역이 스핀 봉쇄(spin blockage) 영역으로 작용하므로, 그래핀 나노 리본에서 드레인 영역으로부터 소오스 영역으로 전류가 흐르지 못한다.Accordingly, when a current flows in the wind bridge gate while current flows from the drain region to the source region in the graphene nano ribbon, the crossing region acts as a spin blockage region, and thus, the source region from the drain region in the graphene nano ribbon. Current does not flow.

이와 반대로, 풍교 게이트에 전류가 흐르지 않을 경우, 그래핀 나노 리본에서 드레인 영역으로부터 소오스 영역으로 전류가 계속 흐를 수 있다.On the contrary, when no current flows through the gate bridge, current may continue to flow from the drain region to the source region in the graphene nano ribbon.

즉, 본 발명에 따른 나노 트랜지스터에 의하면, 그래핀 나노 리본에서 드레인 영역으로부터 소오스 영역으로 흐르는 전류가 풍교 게이트에 흐르는 전류에 의하여 제어된다.That is, according to the nano transistor according to the present invention, the current flowing from the drain region to the source region in the graphene nano ribbon is controlled by the current flowing through the wind bridge gate.

따라서, 본 발명에 따른 나노 트랜지스터에 의하면, 그래핀 나노 리본 및 풍교 게이트가 이용됨에 따라 제어의 정밀도가 향상될 수 있다.Therefore, according to the nanotransistor according to the present invention, as the graphene nanoribbon and the wind bridge gate are used, the precision of control can be improved.

더 나아가, 그래핀 물질은 나노 소자와 관련된 물질들 중에서 가장 높은 전자 이동도를 가진다. 따라서, 본 발명에 따른 나노 트랜지스터에 의하면, 동작 속도도 급격히 향상될 수 있다.Furthermore, graphene materials have the highest electron mobility among materials associated with nanodevices. Therefore, according to the nano transistor according to the present invention, the operation speed can also be drastically improved.

추가적으로, 풍교(風橋, air-bridge) 게이트와 그래핀 나노 리본 사이에 절연체 또는 유전체가 존재하지 않으므로, 풍교(風橋, air-bridge) 게이트와 나노 리본 사이의 누설 전류가 방지될 뿐만 아니라, 이들 사이의 계면 효과로 인하여 발생될 수 있는 문제점들도 방지될 수 있다. Additionally, since there is no insulator or dielectric between the air-bridge gate and the graphene nanoribbons, leakage currents between the air-bridge gate and the nanoribbons are not only prevented, Problems that may arise due to the interfacial effect between them can also be prevented.

이제까지 본 발명에 대하여 바람직한 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 본 발명을 구현할 수 있음을 이해할 것이다. 그러므로 상기 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 특허청구범위에 의해 청구된 발명 및 청구된 발명과 균등한 발명들은 본 발명에 포함된 것으로 해석되어야 한다.The present invention has been described above with reference to preferred embodiments. Those skilled in the art will understand that the present invention can be embodied in a modified form without departing from the essential characteristics of the present invention. Therefore, the above-described embodiments should be considered in an illustrative rather than a restrictive sense. The scope of the present invention is defined by the appended claims rather than by the foregoing description, and the inventions claimed by the claims and the inventions equivalent to the claimed invention are to be construed as being included in the present invention.

나노 트랜지스터 뿐만 아니라 메모리를 위한 나노 셀에 이용될 수 있다.It can be used in nano cell as well as nano transistor.

1...나노 트랜지스터, 2...그래핀 나노 리본,
10...소오스 영역, 20...드레인 영역,
50...채널 영역, 110...풍교 게이트,
121...실리콘 옥사이드 층, 150...실리콘 웨이퍼,
131...도포된 제1 전자-빔(electron beam) 레지스트,
131a...풍교(風橋, air-bridge) 게이트의 기둥들의 패턴을 형성하는 제1 전자-빔(electron beam) 레지스트,
151...도포된 제2 전자-빔(electron beam) 레지스트,
151a...풍교(風橋, air-bridge) 게이트의 평면 패턴을 형성하는 제2 전자-빔(electron beam) 레지스트,
171...증착된 전도체.1 ... nano transistor, 2 ... graphene nano ribbon,
10 ... source region, 20 ... drain region,
50 ... channel area, 110 ...
121 ... silicon oxide layer, 150 ... silicon wafer,
131 .. an applied first electron beam resist,
131a ... a first electron beam resist forming a pattern of pillars of an air-bridge gate,
151 .. applied second electron-beam resist,
151a ... second electron beam resist forming a planar pattern of an air-bridge gate,
171 ... deposited conductors.

Claims (18)

삭제delete 삭제delete 삭제delete 그래핀(graphene) 물질로 형성되어, 소오스 영역, 드레인 영역 및 상기 소오스 영역과 드레인 영역 사이의 채널 영역을 구비한 그래핀 나노 리본; 및
상기 그래핀 나노 리본 위에서 상기 그래핀 나노 리본의 채널 영역의 길이 방향에 대하여 교차한 방향으로 형성되되, 기둥들에 의하여 상기 채널 영역과 이격되면서 지지되는 풍교(風橋, air-bridge) 게이트를 포함하고,
상기 풍교(風橋, air-bridge) 게이트가 전도체 선으로 되며,
상기 풍교 게이트에 전류가 흐름에 따라 상기 소오스 영역 측의 자기장 방향과 상기 드레인 영역 측의 자기장 방향이 반대가 되고,
상기 그래핀 나노 리본에서 상기 드레인 영역으로부터 상기 소오스 영역으로 흐르는 전류가 상기 풍교 게이트에 흐르는 전류에 의하여 제어되는 나노 트랜지스터.A graphene nano ribbon formed of a graphene material and having a source region, a drain region, and a channel region between the source region and the drain region; And
It is formed on the graphene nano ribbon in a direction crossing with respect to the longitudinal direction of the channel region of the graphene nano ribbon, and comprises a wind-bridge (air-bridge) gate is supported while being spaced apart from the channel region by pillars and,
The wind bridge (air-bridge) gate is a conductor line,
As the current flows through the wind bridge gate, the magnetic field direction on the source region side and the magnetic field direction on the drain region side are reversed.
And a current flowing from the drain region to the source region in the graphene nano ribbon is controlled by a current flowing in the wind bridge gate. 제4항에 있어서,
실리콘 웨이퍼 위에 절연층이 형성되고,
상기 절연층 위에 상기 그래핀 나노 리본이 형성되는 나노 트랜지스터.The method of claim 4, wherein
An insulating layer is formed on the silicon wafer,
The graphene nano ribbon is formed on the insulating layer. 제5항에 있어서,
상기 절연층이 실리콘 옥사이드 층으로 된 나노 트랜지스터.The method of claim 5,
And the insulating layer is a silicon oxide layer. 제4항에 있어서,
상기 풍교 게이트가 금속 재질로 된 나노 트랜지스터.The method of claim 4, wherein
The nano-transistor of the wind bridge gate is made of a metal material. 제4항에 있어서,
상기 풍교 게이트가 초전도체 재질로 된 나노 트랜지스터.The method of claim 4, wherein
The nano-transistor of the wind bridge gate is made of a superconductor material. 삭제delete 삭제delete 삭제delete (a) 소오스 영역, 드레인 영역 및 상기 소오스 영역과 드레인 영역 사이의 채널 영역이 구비된 그래핀(graphene) 물질의 그래핀 나노 리본을 기판 위에 형성하는 단계; 및
(b) 상기 그래핀 나노 리본 위에서 상기 그래핀 나노 리본의 채널 영역의 길이 방향에 대하여 교차한 방향을 가지고, 기둥들에 의하여 상기 채널 영역과 이격되면서 지지되는 풍교(風橋, air-bridge) 게이트를 형성하는 단계를 포함하고,
상기 단계 (b)가,
(b1) 제1 전자-빔(electron beam) 레지스트로써 상기 기판에 대한 상기 풍교(風橋, air-bridge) 게이트의 기둥들의 패턴을 형성하는 단계;
(b2) 상기 풍교(風橋, air-bridge) 게이트의 기둥들의 패턴이 형성된 상태에서, 제2 전자-빔(electron beam) 레지스트로써 상기 풍교(風橋, air-bridge) 게이트의 평면 패턴을 형성하는 단계;
(b3) 상기 풍교(風橋, air-bridge) 게이트의 기둥들의 패턴 및 평면 패턴이 형성된 상태에서, 전도체를 증착하는 단계; 및
(b4) 상기 제1 전자-빔(electron beam) 레지스트 및 상기 제2 전자-빔(electron beam) 레지스트를 제거하는 단계를 포함한 나노 트랜지스터의 제조 방법. (a) forming a graphene nano ribbon of graphene material having a source region, a drain region, and a channel region between the source region and the drain region on a substrate; And
(b) an air-bridge gate having a direction intersecting the longitudinal direction of the channel region of the graphene nano ribbon on the graphene nano ribbon and spaced apart from the channel region by pillars; Forming a step;
In step (b),
(b1) forming a pattern of pillars of the air-bridge gate to the substrate with a first electron beam resist;
(b2) forming a planar pattern of the air-bridge gate with a second electron beam resist in a state where the pillars of the air-bridge gate are formed; Making;
(b3) depositing a conductor in a state where a pattern and a planar pattern of pillars of the air-bridge gate are formed; And
(b4) removing the first electron-beam resist and the second electron-beam resist. 제12항에 있어서, 상기 단계 (b1)이,
(b1a) 상기 제1 전자-빔(electron beam) 레지스트를 상기 기판 및 상기 그래핀 나노 리본 위에 도포하는 단계; 및
(b1b) 전자-빔(electron beam) 식각에 의하여 상기 제1 전자-빔(electron beam) 레지스트를 현상함으로써, 상기 풍교(風橋, air-bridge) 게이트의 기둥들의 패턴을 형성하는 단계를 포함한 나노 트랜지스터의 제조 방법. The method of claim 12, wherein step (b1) comprises:
(b1a) applying the first electron beam resist onto the substrate and the graphene nano ribbons; And
(b1b) forming the pattern of the pillars of the air-bridge gate by developing the first electron beam resist by electron beam etching; Method of manufacturing a transistor. 제13항에 있어서, 상기 단계 (b1a)에서,
상기 기판으로부터의 상기 제1 전자-빔(electron beam) 레지스트의 도포 두께가,
상기 그래핀 나노 리본과 상기 풍교(風橋, air-bridge) 게이트의 이격 거리에 상기 그래핀 나노 리본의 두께가 합쳐진 결과인 나노 트랜지스터의 제조 방법. The method of claim 13, wherein in step (b1a),
The coating thickness of the first electron beam resist from the substrate is
The graphene nano ribbon and the manufacturing method of the nano-transistor is a result of the thickness of the graphene nano ribbon is added to the separation distance between the air-bridge (wind-bridge, air-bridge) gate. 제12항에 있어서, 상기 단계 (b2)가,
(b2a) 상기 풍교(風橋, air-bridge) 게이트의 기둥들의 패턴이 형성된 상태에서, 상기 제2 전자-빔(electron beam) 레지스트를 상기 기둥들의 패턴에 도포하는 단계; 및
(b2b) 전자-빔(electron beam) 식각에 의하여 상기 제2 전자-빔(electron beam) 레지스트를 현상함으로써, 상기 풍교(風橋, air-bridge) 게이트의 평면 패턴을 형성하는 단계를 포함한 나노 트랜지스터의 제조 방법. The method of claim 12, wherein step (b2) comprises
(b2a) applying the second electron-beam resist to the pattern of the pillars in a state where the pattern of the pillars of the air-bridge gate is formed; And
(b2b) forming a planar pattern of the air-bridge gate by developing the second electron beam resist by electron-beam etching; Method of preparation. 제15항에 있어서, 상기 단계 (b2a)에서,
상기 제1 전자-빔(electron beam) 레지스트로부터의 상기 제2 전자-빔(electron beam) 레지스트의 두께가 상기 풍교(風橋, air-bridge) 게이트의 두께와 같고,
상기 제1 전자-빔(electron beam) 레지스트와 상기 제2 전자-빔(electron beam) 레지스트의 총 두께가 상기 풍교(風橋, air-bridge) 게이트의 높이와 같은 나노 트랜지스터의 제조 방법. The method of claim 15, wherein in step (b2a),
The thickness of the second electron beam resist from the first electron beam resist is equal to the thickness of the air-bridge gate,
And a total thickness of the first electron-beam resist and the second electron-beam resist is equal to the height of the air-bridge gate. 제16항에 있어서, 상기 단계 (b2b)에서,
상기 제1 전자-빔(electron beam) 레지스트의 전자-빔 감도가 상기 제2 전자-빔(electron beam) 레지스트의 전자-빔 감도에 비하여 낮음에 따라,
상기 제1 전자-빔(electron beam) 레지스트에 의한 상기 기둥들의 패턴이 식각되지 않은 상태에서 상기 풍교(風橋, air-bridge) 게이트의 평면 패턴과 합쳐지는 나노 트랜지스터의 제조 방법. The method of claim 16, wherein in step (b2b),
As the electron-beam sensitivity of the first electron-beam resist is lower than the electron-beam sensitivity of the second electron-beam resist,
And a planar pattern of the air-bridge gate combined with the pattern of the pillars by the first electron beam resist. 제12항에 있어서, 상기 단계 (b4)에서,
상기 제2 전자-빔(electron beam) 레지스트 위에 증착된 전도체가 상기 제2 전자-빔(electron beam) 레지스트와 함께 제거되지만,
상기 기둥들에 연결되고 상기 제1 전자-빔(electron beam) 레지스트 위에 증착된 상기 풍교(風橋, air-bridge) 게이트의 전도체는, 상기 제1 전자-빔(electron beam) 레지스트가 제거됨에도 불구하고 제거되지 않는 나노 트랜지스터의 제조 방법. The method of claim 12, wherein in step (b4),
The conductor deposited on the second electron-beam resist is removed along with the second electron-beam resist,
The conductor of the air-bridge gate connected to the pillars and deposited on the first electron-beam resist, despite the removal of the first electron-beam resist And a method of manufacturing a nano transistor that is not removed.
KR1020100030454A 2010-04-02 2010-04-02 Nano transistor using graphene and Pung bridge gate and manufacturing method thereof Active KR101089762B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100030454A KR101089762B1 (en) 2010-04-02 2010-04-02 Nano transistor using graphene and Pung bridge gate and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100030454A KR101089762B1 (en) 2010-04-02 2010-04-02 Nano transistor using graphene and Pung bridge gate and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20110111067A KR20110111067A (en) 2011-10-10
KR101089762B1 true KR101089762B1 (en) 2011-12-07

Family

ID=45027349

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100030454A Active KR101089762B1 (en) 2010-04-02 2010-04-02 Nano transistor using graphene and Pung bridge gate and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR101089762B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114597260B (en) * 2020-12-04 2024-07-02 北京大学 An electrically controllable single-molecule switch device and preparation method thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090225592A1 (en) * 2008-03-03 2009-09-10 The Regents Of The University Of California Suspended structures

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090225592A1 (en) * 2008-03-03 2009-09-10 The Regents Of The University Of California Suspended structures

Also Published As

Publication number Publication date
KR20110111067A (en) 2011-10-10

Similar Documents

Publication Publication Date Title
Shen et al. The trend of 2D transistors toward integrated circuits: scaling down and new mechanisms
US8659009B2 (en) Locally gated graphene nanostructures and methods of making and using
Shin et al. Si-based ultrasmall multiswitching single-electron transistor operating at room-temperature
US8168964B2 (en) Semiconductor device using graphene and method of manufacturing the same
US8841650B2 (en) Electronic-structure modulation transistor
Pennelli Top down fabrication of long silicon nanowire devices by means of lateral oxidation
CN105489495B (en) Tunneling field effect transistors and methods of making such transistors
Horibe et al. Lithographically defined few-electron silicon quantum dots based on a silicon-on-insulator substrate
JP7430658B2 (en) semiconductor equipment
KR101150270B1 (en) Semiconductor device using graphene, and fabricating method for the device
KR101089762B1 (en) Nano transistor using graphene and Pung bridge gate and manufacturing method thereof
CN117730641A (en) Semiconductor-superconductor hybrid device including an array of electrodes
Lu et al. Fabrication of quantum dots in undoped Si/Si0. 8Ge0. 2 heterostructures using a single metal-gate layer
JP5610072B2 (en) Spin filter and driving method thereof
US8164086B2 (en) Phase-controlled field effect transistor device and method for manufacturing thereof
KR101101387B1 (en) Nano transistor using graphene and conductor wire
EP2991118B1 (en) Method of controlling a logical operation element
CN108206214A (en) A kind of negative differential resistance field-effect transistor and its preparation based on gold-black phosphorus alkene
KR100905869B1 (en) Method of manufacturing a dual gate single electron logic device operating at room temperature
KR101123958B1 (en) Nano transistor utilizing graphene and conductor lines
EP4567898A1 (en) Field-effect transistor element and quantum computer device
KR101176166B1 (en) Nano transistor utilizing graphene and magnetic body
Hu et al. Proximity effect of electron beam lithography for single-electron transistor fabrication
Stucchi-Zucchi et al. Silicon Nanowire Technologies: brief review, home-made solutions and future trends
Abramov et al. Classification of single-electron devices

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20100402

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110526

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20111117

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20111129

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20111130

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20141118

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20141118

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20151102

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20151102

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20161111

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20161111

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20171102

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20171102

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20181001

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20191001

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20220929

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20241002

Start annual number: 14

End annual number: 14