KR101069670B1 - 반도체 메모리 장치 - Google Patents
반도체 메모리 장치 Download PDFInfo
- Publication number
- KR101069670B1 KR101069670B1 KR1020090021162A KR20090021162A KR101069670B1 KR 101069670 B1 KR101069670 B1 KR 101069670B1 KR 1020090021162 A KR1020090021162 A KR 1020090021162A KR 20090021162 A KR20090021162 A KR 20090021162A KR 101069670 B1 KR101069670 B1 KR 101069670B1
- Authority
- KR
- South Korea
- Prior art keywords
- input
- line
- block
- signal
- connection control
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 239000012190 activator Substances 0.000 claims description 21
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 6
- 230000003213 activating effect Effects 0.000 claims description 2
- 238000000034 method Methods 0.000 claims 13
- 238000000926 separation method Methods 0.000 claims 1
- 230000004913 activation Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 18
- 238000011955 best available control technology Methods 0.000 description 9
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000005086 pumping Methods 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000009849 deactivation Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dram (AREA)
Abstract
Description
Claims (16)
- 어드레스 및 액티브 명령에 따라 라인 연결 제어신호를 생성하는 행 경로 활성화부; 및셀 블록, 내부의 제 1 입출력 라인과 외부로 연장되는 제 2 입출력 라인을 연결하기 위한 입출력 라인 스위치 및 한 쌍의 비트 라인을 서로 연결하기 위한 비트 라인 스위치를 구비하며, 상기 라인 연결 제어신호를 이용하여 상기 입출력 라인 스위치 및 상기 비트 라인 스위치를 제어하도록 구성된 셀 어레이 회로부를 구비하는 반도체 메모리 장치.
- 제 1 항에 있어서,상기 액티브 명령을 기설정된 시간만큼 지연시켜 생성한 워드 라인 인에이블 신호와, 외부 어드레스를 디코딩한 상기 어드레스를 상기 행 경로 활성화부에 제공하도록 구성된 행 경로 제어부를 더 구비하는 반도체 메모리 장치.
- 제 2 항에 있어서,상기 행 경로 활성화부는상기 워드 라인 인에이블 신호 및 상기 어드레스에 따라 상기 셀 블록을 선택하기 위한 블록 선택 신호를 생성하는 블록 선택부, 및상기 블록 선택 신호 및 다른 셀 블록을 선택하기 위한 블록 선택 신호를 이 용하여 상기 라인 연결 제어신호를 생성하는 드라이버를 구비하는 반도체 메모리 장치.
- 제 3 항에 있어서,상기 드라이버는상기 블록 선택 신호와 상기 다른 셀 블록을 선택하기 위한 블록 선택 신호를 논리 조합한 결과를 레벨 시프팅하여 상기 라인 연결 제어신호를 생성하도록 구성된 반도체 메모리 장치.
- 제 1 항에 있어서,상기 셀 어레이 회로부는상기 라인 연결 제어신호를 내부적으로 반전시킨 신호를 이용하여 상기 비트 라인 스위치를 제어하도록 구성된 반도체 메모리 장치.
- 액티브 명령과 자신에 해당하는 어드레스가 입력되면 라인 연결 제어신호를 활성화시키는 행 경로 활성화부; 및셀 블록, 입출력 라인 스위치 및 비트 라인 스위치를 갖는 셀 어레이 회로부를 구비하며;상기 셀 어레이 회로부는 활성화된 상기 라인 연결 제어신호에 따라 상기 입출력 라인 스위치를 제어하여 셀 어레이 회로부 내부의 제 1 입출력 라인과 셀 어레이 회로부 외부로 연장되는 제 2 입출력 라인을 연결하고, 상기 비트 라인 스위치를 제어하여 한 쌍의 비트 라인을 분리하는 반도체 메모리 장치.
- 제 6 항에 있어서,상기 액티브 명령을 기설정된 시간만큼 지연시켜 생성한 워드 라인 인에이블 신호와, 외부 어드레스를 디코딩한 상기 어드레스를 상기 행 경로 활성화부에 제공하도록 구성된 행 경로 제어부를 더 구비하는 반도체 메모리 장치.
- 제 7 항에 있어서,상기 행 경로 활성화부는상기 워드 라인 인에이블 신호 및 상기 어드레스에 따라 상기 셀 블록을 선택하기 위한 블록 선택 신호를 생성하는 블록 선택부, 및상기 블록 선택 신호, 다른 셀 블록을 선택하기 위한 블록 선택 신호를 이용하여 상기 라인 연결 제어신호를 생성하는 드라이버를 구비하는 반도체 메모리 장치.
- 제 8 항에 있어서,상기 드라이버는상기 블록 선택 신호와 상기 다른 셀 블록을 선택하기 위한 블록 선택 신호를 논리 조합한 결과를 레벨 시프팅하여 상기 라인 연결 제어신호를 생성하도록 구 성된 반도체 메모리 장치.
- 제 6 항에 있어서,상기 셀 어레이 회로부는 비활성화된 상기 라인 연결 제어신호에 따라 상기 입출력 라인 스위치를 제어하여 셀 어레이 회로부 내부의 제 1 입출력 라인과 셀 어레이 회로부 외부로 연장되는 제 2 입출력 라인을 분리하고, 상기 비트 라인 스위치를 제어하여 한 쌍의 비트 라인을 연결하도록 구성된 반도체 메모리 장치.
- 액티브 명령 및 어드레스에 따라 라인 연결 제어신호를 생성하는 신호 생성 회로 블록;메모리 셀 및 상기 메모리 셀과 한 쌍의 비트 라인을 통해 연결된 비트 라인 센스 앰프를 구비하는 셀 블록;상기 라인 연결 제어신호에 따라 상기 비트 라인 센스 앰프와 연결된 제 1 입출력 라인과 상기 셀 블록 외부로 연장되는 제 2 입출력 라인을 연결 또는 분리하기 위한 입출력 라인 스위치; 및상기 라인 연결 제어신호에 따라 상기 한 쌍의 비트 라인을 서로 분리 또는 연결하기 위한 비트 라인 스위치를 구비하는 반도체 메모리 장치.
- 제 11 항에 있어서,상기 신호 생성 회로 블록은상기 액티브 명령이 입력되고 상기 어드레스가 자신에 해당하는 어드레스이면 상기 셀 블록을 선택하기 위한 블록 선택 신호를 생성하는 블록 선택부, 및상기 블록 선택 신호, 다른 셀 블록을 선택하기 위한 블록 선택 신호를 이용하여 상기 라인 연결 제어신호를 생성하는 드라이버를 구비하는 반도체 메모리 장치.
- 제 12 항에 있어서,상기 드라이버는상기 블록 선택 신호와 상기 다른 셀 블록을 선택하기 위한 블록 선택 신호를 논리 조합한 결과를 레벨 시프팅하여 상기 라인 연결 제어신호를 생성하도록 구성된 반도체 메모리 장치.
- 제 11 항에 있어서,상기 셀 어레이 회로부는상기 라인 연결 제어신호를 내부적으로 반전시켜 상기 입출력 라인 스위치에 전달하기 위한 리피터(Repeater)를 더 구비하는 반도체 메모리 장치.
- 제 11 항에 있어서,상기 액티브 명령이 입력되고 상기 어드레스가 자신에 해당하는 어드레스이면, 상기 입출력 라인 스위치는 상기 라인 연결 제어신호에 따라 상기 비트 라인 센스 앰프와 연결된 제 1 입출력 라인과 상기 셀 블록 외부로 연장되는 제 2 입출력 라인을 연결하고,상기 비트 라인 스위치는 상기 라인 연결 제어신호에 따라 상기 한 쌍의 비트 라인을 서로 분리하는 반도체 메모리 장치.
- 제 11 항에 있어서,상기 액티브 명령이 입력되지 않고 상기 어드레스가 자신에 해당하는 어드레스가 아니면, 상기 입출력 라인 스위치는 상기 라인 연결 제어신호에 따라 상기 비트 라인 센스 앰프와 연결된 제 1 입출력 라인과 상기 셀 블록 외부로 연장되는 제 2 입출력 라인을 분리하고,상기 비트 라인 스위치는 상기 라인 연결 제어신호에 따라 상기 한 쌍의 비트 라인을 서로 연결하는 반도체 메모리 장치.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090021162A KR101069670B1 (ko) | 2009-03-12 | 2009-03-12 | 반도체 메모리 장치 |
US12/493,734 US7969800B2 (en) | 2009-03-12 | 2009-06-29 | Semiconductor memory apparatus |
TW098125435A TWI485715B (zh) | 2009-03-12 | 2009-07-28 | 半導體記憶裝置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090021162A KR101069670B1 (ko) | 2009-03-12 | 2009-03-12 | 반도체 메모리 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20100102878A KR20100102878A (ko) | 2010-09-27 |
KR101069670B1 true KR101069670B1 (ko) | 2011-10-04 |
Family
ID=42730601
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090021162A KR101069670B1 (ko) | 2009-03-12 | 2009-03-12 | 반도체 메모리 장치 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7969800B2 (ko) |
KR (1) | KR101069670B1 (ko) |
TW (1) | TWI485715B (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021030750A1 (en) * | 2019-08-14 | 2021-02-18 | Supermem, Inc. | Computing memory systems |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100790446B1 (ko) | 2006-06-30 | 2008-01-02 | 주식회사 하이닉스반도체 | 스택뱅크 구조를 갖는 반도체 메모리 장치 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0757466A (ja) * | 1993-08-12 | 1995-03-03 | Toshiba Corp | 半導体集積回路 |
KR100543935B1 (ko) * | 2001-12-29 | 2006-01-23 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 홀 드라이버 |
KR100562654B1 (ko) * | 2004-04-20 | 2006-03-20 | 주식회사 하이닉스반도체 | 균등화신호(bleq) 구동회로 및 이를 사용한 반도체메모리 소자 |
KR100555568B1 (ko) * | 2004-08-03 | 2006-03-03 | 삼성전자주식회사 | 온/오프 제어가 가능한 로컬 센스 증폭 회로를 구비하는반도체 메모리 장치 |
KR100689707B1 (ko) * | 2004-11-12 | 2007-03-08 | 삼성전자주식회사 | 뱅크 선택신호 제어회로, 이를 포함하는 반도체 메모리 장치 및 뱅크 선택신호 제어방법 |
KR100597791B1 (ko) * | 2004-12-08 | 2006-07-06 | 삼성전자주식회사 | 프리차아지 전압 변화시점이 지연되는 로컬 데이터라인쌍을 가지는 반도체 메모리 장치 |
KR100630280B1 (ko) * | 2005-10-06 | 2006-10-04 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 및 그 입출력 라인 리셋방법 |
KR100878313B1 (ko) * | 2007-06-11 | 2009-01-14 | 주식회사 하이닉스반도체 | 데이터 입출력 라인 제어 회로 및 이를 포함하는 반도체집적 회로 |
KR100915807B1 (ko) * | 2008-01-02 | 2009-09-07 | 주식회사 하이닉스반도체 | 입출력 제어회로를 가지는 반도체 메모리장치 및 그제어방법 |
-
2009
- 2009-03-12 KR KR1020090021162A patent/KR101069670B1/ko active IP Right Grant
- 2009-06-29 US US12/493,734 patent/US7969800B2/en active Active
- 2009-07-28 TW TW098125435A patent/TWI485715B/zh active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100790446B1 (ko) | 2006-06-30 | 2008-01-02 | 주식회사 하이닉스반도체 | 스택뱅크 구조를 갖는 반도체 메모리 장치 |
Also Published As
Publication number | Publication date |
---|---|
TW201034024A (en) | 2010-09-16 |
US20100232239A1 (en) | 2010-09-16 |
TWI485715B (zh) | 2015-05-21 |
US7969800B2 (en) | 2011-06-28 |
KR20100102878A (ko) | 2010-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8259509B2 (en) | Semiconductor memory device and method with auxiliary I/O line assist circuit and functionality | |
US8208328B2 (en) | Semiconductor memory device | |
US6172918B1 (en) | Semiconductor memory device allowing high-speed operation of internal data buses | |
US8036049B2 (en) | Semiconductor memory device including a global input/output line of a data transfer path and its surrounding circuits | |
KR20130098681A (ko) | 반도체 메모리 장치 | |
US9070428B2 (en) | Semiconductor device | |
KR20110073319A (ko) | 메모리 소자 내의 데이터 선의 프리차징에 필요한 피크 전류의 감소 방법 | |
KR100847314B1 (ko) | 메모리 장치 및 메모리 장치의 프리차지 방법 | |
KR100920829B1 (ko) | 반도체 메모리 장치 | |
KR100744657B1 (ko) | 공유 비트라인 감지증폭기 구조를 가진 반도체 메모리 소자및 그 구동방법 | |
KR101097437B1 (ko) | 반도체 메모리 장치 및 이의 데이터 입출력 방법 | |
JP2003007056A (ja) | 半導体記憶装置 | |
KR20000009375A (ko) | 기입 시간을 최소화하는 메모리장치 및 데이터 기입방법 | |
KR0172368B1 (ko) | 저전력 반도체 메모리 장치 | |
JP2001043683A (ja) | 入出力ライン対等化回路及びこれを備えたメモリ装置 | |
KR101069670B1 (ko) | 반도체 메모리 장치 | |
US7986577B2 (en) | Precharge voltage supplying circuit | |
US9160337B2 (en) | Semiconductor device | |
US6768699B2 (en) | Semiconductor integrated circuit device with embedded synchronous memory precisely operating in synchronization with high speed clock | |
KR100668512B1 (ko) | 공유 비트라인 감지증폭기 구조를 가진 반도체 메모리 소자및 그 구동방법 | |
US10319419B2 (en) | Semiconductor memory device, and signal line layout structure thereof | |
US9396773B2 (en) | Semiconductor device | |
KR100702767B1 (ko) | 반도체 메모리 장치의 고속 동작을 위한 로컬 데이터 버스프리차지 회로 | |
US20130107643A1 (en) | Semiconductor memory device and driving method thereof | |
KR100942979B1 (ko) | 반도체 메모리 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20140822 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20150824 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20160822 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20170824 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20180822 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20190826 Year of fee payment: 9 |