KR101062043B1 - 다중-반송파 무선 통신 시스템에서 역방향 링크의 전력스로틀링 - Google Patents

다중-반송파 무선 통신 시스템에서 역방향 링크의 전력스로틀링 Download PDF

Info

Publication number
KR101062043B1
KR101062043B1 KR1020087003051A KR20087003051A KR101062043B1 KR 101062043 B1 KR101062043 B1 KR 101062043B1 KR 1020087003051 A KR1020087003051 A KR 1020087003051A KR 20087003051 A KR20087003051 A KR 20087003051A KR 101062043 B1 KR101062043 B1 KR 101062043B1
Authority
KR
South Korea
Prior art keywords
power
throttling
reverse link
channel
data
Prior art date
Application number
KR1020087003051A
Other languages
English (en)
Other versions
KR20080077079A (ko
Inventor
라쉬드 아메드 아크바 아타르
돈나 고쉬
크리스토퍼 제랄드 로트
나가 부산
Original Assignee
콸콤 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 콸콤 인코포레이티드 filed Critical 콸콤 인코포레이티드
Publication of KR20080077079A publication Critical patent/KR20080077079A/ko
Application granted granted Critical
Publication of KR101062043B1 publication Critical patent/KR101062043B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/04—TPC
    • H04W52/30—TPC using constraints in the total amount of available transmission power
    • H04W52/34—TPC management, i.e. sharing limited amount of power among users or channels or data types, e.g. cell loading
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/04—TPC
    • H04W52/30—TPC using constraints in the total amount of available transmission power
    • H04W52/36—TPC using constraints in the total amount of available transmission power with a discrete range or set of values, e.g. step size, ramping or offsets
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/04—TPC
    • H04W52/30—TPC using constraints in the total amount of available transmission power
    • H04W52/36—TPC using constraints in the total amount of available transmission power with a discrete range or set of values, e.g. step size, ramping or offsets
    • H04W52/365—Power headroom reporting
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/04—TPC
    • H04W52/30—TPC using constraints in the total amount of available transmission power
    • H04W52/36—TPC using constraints in the total amount of available transmission power with a discrete range or set of values, e.g. step size, ramping or offsets
    • H04W52/367—Power values between minimum and maximum limits, e.g. dynamic range

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Transmitters (AREA)
  • Transceivers (AREA)

Abstract

실시예에서, 본 출원은 액세스 단말을 포함하는데, 상기 액세스 단말은 처리 유닛, 상기 처리 유닛에 동작가능하게 접속되는 메모리, 상기 처리 유닛에 동작가능하게 접속되는 수신 회로, 단일 반송파 및 다중 반송파 동작들 모두에서 사용되는 전력 증폭기를 구비한 전송 회로 ― 상기 전송 회로는 상기 처리 유닛에 동작가능하게 접속됨 ―, 및 상기 전력 증폭기를 위한 충분한 헤드룸을 제공하기 위해서 전력을 스로틀링하도록 적응되는, 상기 전력 증폭기에 동작가능하게 접속되는 스로틀 제어 유닛을 포함한다.

Description

다중-반송파 무선 통신 시스템에서 역방향 링크의 전력 스로틀링{POWER THROTTLING IN THE REVERSE LINK IN A MULTI-CARRIER WIRELESS COMMUNICATION SYSTEM}
본 출원은 2005년 7월 18일에 "Method and Apparatus for Reverse Link Throttling in a Multi-Carrier Wireless Communication System"이란 명칭으로 미국 가출원된 제 60/700,532호의 우선권을 청구하며, 상기 미국 가출원은 본 출원의 양수인에게 양도되었고 본 명세서에서 참조문헌으로서 포함된다.
본 특허 출원은 전반적으로 다중-반송파 무선 통신 시스템에 관한 것으로, 더 상세하게는 역방향 링크 전력 스로틀링에 관한 것이다.
통신 시스템들(100)은 단일 반송파 주파수 또는 다중 반송파 주파수들을 사용할 수 있다. 무선 통신 시스템들(100)에 있어서, 순방향 링크는 액세스 네트워크(AN)(120)로부터 원격국(106)(또는 액세스 단말(106))으로의 통신들을 지칭하는 반면에, 역방향 링크는 원격국(106)으로부터 네트워크(120)로의 통신들을 지칭한다. (AT(106)는 원격국, 이동국 또는 가입자국으로도 공지되어 있다. 또한, 액세스 단말(AT)(106)는 이동적이거나 혹은 고정적일 수 있다.) 각각의 링크는 상이한 수의 반송파 주파수들을 포함할 수 있다. 셀룰러 통신 시스템(100)의 일예가 도 1A에 도시되어 있는데, 상기 도 1A에서는 참조번호들(102A 내지 102G)이 셀들을 지칭하고, 참조번호들(160A 내지 160G)이 기지국들을 지칭하며, 참조번호들(106A 내지 106G)이 액세스 단말들을 지칭한다.
통신 시스템(100)은 HDR 표준에 규정된 바와 같은 고 데이터 속도(HDR) 오버레이 시스템을 구비한 코드 분할 다중 액세스(CDMA) 시스템일 수 있다. AN(120)은 무선 인터페이스를 통해서 AT뿐만 아니라 시스템 내의 임의의 다른 AT들(106)과 통신한다. AN(120)은 여러 섹터들을 포함하는데, 각각의 섹터는 적어도 하나의 채널을 제공한다. 채널은 정해진 주파수 할당 내에서 AN(120)과 AT들(106) 간의 전송을 위한 통신 링크들 세트로서 정해진다. 채널은 순방향 링크 및 역방향 링크를 포함한다.
고 데이터 속도 가입자국(106)은 여기서 모뎀 풀 트랜시버들(MPTs:modem pool transceivers)(160)로 지칭되는 하나 이상의 HDR 기지국들(160)과 무선 인터페이스를 통해서 통신할 수 있다. 액세스 단말(106)는 여기서 모뎀 풀 제어기(MPC)(130)로서 지칭되는 HDR 기지국 제어기(130)에 하나 이상의 모뎀 풀 트랜시버(160)를 통해 데이터 패킷들을 전송 및 수신한다. 모뎀 풀 트랜시버들(160) 및 모뎀 풀 제어기들(130)은 액세스 네트워크(AN)(120)의 일부분들이다. 액세스 네트워크(120)는 기업 인트라넷 또는 인터넷과 같이 그 액세스 네트워크(120) 외부에 있는 추가적인 네트워크들(104)에 또한 접속될 수 있으며, 각각의 액세스 단말(106)와 이러한 외부 네트워크들 간에 데이터 패킷들을 전송할 수 있다. 하나 이상의 모뎀 풀 트랜시버들(160)과 활성 트래픽 채널 접속을 형성한 액세스 단말(106)는 활성 액세스 단말(106)로 불리며 또한 트래픽 상태에 있는 것으로 불린다. 하나 이상의 모뎀 풀 트랜시버들(130)과 활성 트래픽 채널 접속을 형성하는 과정에 있는 액세스 단말(106)는 접속 셋업 상태에 있다라고 한다. 액세스 단말(106)는 무선 채널을 통해서나 또는 예컨대 광섬유 또는 동축케이블들을 사용하는 유선 채널을 통해서 통신하는 임의의 데이터 장치일 수 있다. 액세스 단말(106)는 또한 PC 카드, 콤팩트 플래시 외장 또는 내장 모뎀, 또는 무선 또는 유선 전화기를 포함하는 여러 타입들의 장치들(그러나 이러한 것들로 제한되지는 않음) 중 임의의 장치일 수 있다. 액세스 단말(106)가 모뎀 풀 트랜시버(160)에 신호를 전송할 수 있게 하는 통신 링크는 역방향 링크로 불린다. 모뎀 풀 트랜시버(160)가 액세스 단말(106)에 신호를 전송할 수 있게 하는 통신 링크는 순방향 링크로 불린다.
도 1B는 예시적인 CDMA 통신 시스템의 간략한 기능 블록도이다. 기지국 제어기(130)는 지리적인 영역 전체에 걸쳐 분산되어 있는 모든 기지국들(160)과 네트워크(104) 간의 인터페이스를 제공하기 위해서 사용될 수 있다. 설명을 쉽게 하기 위해서, 단지 하나의 기지국(160)만이 도시되어 있다. 지리적인 영역은 일반적으로 셀들(102)로 알려진 작은 영역들로 세분된다. 각각의 기지국(160)은 각 셀 내의 모든 가입자국들(106)에 서비스를 제공하도록 구성된다. 일부 고 트래픽 애플리케이션들에 있어서, 셀(102)은 각각의 섹터에 서비스를 제공하는 기지국(160)을 구비한 섹터들로 분할될 수 있다. 설명된 예시적인 실시예에서는, 3 개의 가입자국들(106A 내지 106C)이 기지국(106)과 통신하는 것으로 도시되어 있다. 각각의 가입자국(106A 내지 106C)은 기지국 제어기(130)의 제어 하에서 하나 이상의 기지 국들(160)을 통해 네트워크(104)에 액세스할 수 있거나 다른 가입자국들(106)과 통신할 수 있다.
현대의 통신 시스템들은 여러 사용자들로 하여금 공통 통신 매체에 액세스할 수 있도록 설계된다. 시분할 다중 액세스(TDMA), 주파수 분할 다중 액세스(FDMA), 공간 분할 다중 액세스, 극성(polarization) 분할 다중 액세스, 코드 분할 다중 액세스(CDMA), 및 다른 유사한 다중 액세스 기술들과 같은 여러 다중-액세스 기술들이 해당 분야에 공지되어 있다. 다중 액세스 개념은 여러 사용자로 하여금 공통 통신 링크에 액세스할 수 있게 하는 채널 할당 방법론이다. 채널 할당들은 특정의 다중 액세스 기술에 따라 여러 형태를 취할 수 있다. 일예로서, FDMA 시스템들에서는, 총 주파수 스펙트럼이 다수의 작은 서브-대역들로 분할되고, 각각의 사용자에게는 통신 링크에 액세스하도록 고유의 서브-대역이 제공된다. 대안적으로, TDMA 시스템들에서는, 주기적으로 순환되는 시간 슬롯들 동안 각각의 사용자에게 전체 주파수 스펙트럼이 제공된다. CDMA 시스템들에서, 각각의 사용자는 언제나 전체 주파수 스펙트럼을 제공받지만, 코드의 사용을 통해서 자신의 전송을 구별짓는다.
다중-액세스 통신 시스템들에서는, 여러 사용자들 간의 상호 간섭을 감소시키기 위한 기술들이 사용자 용량을 증가시키기 위해서 종종 활용된다. 일예로서, 전력 제어 기술들은 원하는 서비스 품질을 달성하기 위해서 필요시에 각 사용자의 전송 전력을 제한하는데 이용될 수 있다. 이러한 해결법은 각각의 사용자가 단지 필요한 최소 전력만을 전송하고 그보다 높은 전력을 전송하지 않고, 그 결과 다른 사용자들에 의해서 확인되는(seen) 총 잡음에 가능한 가장 작게 관여하는 것을 보장한다. 이러한 전력 제어 기술들은 다중 채널 성능을 사용자들에게 지원하는 다중-액세스 통신 시스템들에 있어 더욱 복잡해질 수 있다. 사용자의 전송 전력을 제한하는 것 이외에도, 할당되는 전력은 성능을 최적화시키는 방식으로 여러 채널들 간에 균형이 이루어져야 한다.
전력 제어 시스템은 여러 가입자국들(106) 간의 상호 간섭을 감소시키기 위해 이용된다. 전력 제어 시스템은 원하는 서비스 품질을 달성하기 위해서 순방향 및 역방향 링크들 모두를 통한 전송 전력을 제한하는데 이용될 수 있다. 설명을 위해서, 이득 계산 기술들은 역방향 링크에 관련하여 설명될 것이지만, 당업자들이라면 쉽게 알게 될 바와 같이, 이득 계산 기술은 순방향 링크에도 동일하게 적용될 수 있다.
역방향 링크 전송 전력은 통상적으로 두 개의 전력 제어 루프를 통해 제어된다. 제 1 전력 제어 루프는 개방 제어 루프이다. 개방 제어 루프는 경로 손실, 기지국(160) 부하의 영향, 및 고속 페이딩 및 섀도우잉과 같이 주위 환경으로부터 초래되는 현상들에 따라 역방향 링크 전송 전력을 제어하도록 설계된다. 이러한 개방 제어 루프 추정 처리는 CDMA 통신 시스템들에서 널리 공지되어 있다.
제 2 전력 제어 루프는 폐쇄 제어 루프이다. 폐쇄 제어 루프는 기지국(160)에서 원하는 신호-대-잡음비(SNR)를 획득하기 위해서 개방 루프 추정치를 정정하는 기능을 갖는다. 이는 기지국(160)에서 역방향 링크 전송 전력을 측정하고 또한 가입자국(106)에 피드백을 제공하여 역방향 링크 전송 전력을 조정함으로써 달성될 수 있다. 피드백 신호는 기지국(160)에서 측정된 역방향 링크 전송 전력을 전력 제어 세트 포인트와 비교함으로써 생성되는 역방향 전력 제어(RPC) 명령의 형태일 수 있다. 만약 측정된 역방향 링크 전송 전력이 그 세트 포인트 미만이라면, RPC 업 명령이 가입자국(106)에 제공되어 역방향 링크 전송 전력을 증가시킨다. 만약 측정된 역방향 링크 전송 전력이 세트 포인트 초과라면, RPC 다운 명령이 가입자국(106)에 제공되어 역방향 링크 전송 전력을 감소시킨다.
개방 및 폐쇄 제어 루프들이 여러 역방향 링크 채널 구조들의 전송 전력을 제어하기 위해 이용될 수 있다. 일예로서, 일부 CDMA 통신 시스템들에서는, 역방향 링크 파형은 기지국(160)에 음성 및 데이터 서비스들을 전달하기 위한 트래픽 채널 및 음성 및 데이터의 코히어런트한 복조를 위해 기지국(160)에 의해 이용되는 파일롯 채널을 포함한다. 이러한 시스템들에서, 개방 및 폐쇄 제어 루프들은 파일롯 채널의 역방향 링크 전력을 제어하기 위해서 이용될 수 있다. 성능을 최적화시키기 위해서, 파일롯 채널의 전력이 이어서 트래픽 채널의 전력과 균형을 이룰 수(balance) 있다. 특히, 각각의 채널은 월시 함수들을 사용함으로써 생성된 고유 직교 코드를 통해 확산될 수 있다. 다음으로, 최적의 트래픽-대-파일롯 채널 전력 비를 유지하기 위해서 트래픽 채널에 이득이 적용될 수 있다.
이러한 원리는 역방향 링크 파형에서 추가적인 채널로 확장될 수 있다. 가변 데이터 속도를 갖는 CDMA 통신 시스템에서는, 예컨대, DRC 메시지를 포함하는 데이터 속도 제어(DRC) 채널이 통상적으로 역방향 링크 전송에 의해 지원된다. 가변 데이터 속도 모드에서는, 순방향 링크 전송의 데이터 속도가 DRC 메시지에 의해 지시된다(dictate). DRC 메시지는 통상적으로 가입자국(106)에서 수행되는 반송파-대-간섭(C/I) 추정에 기초한다. 이러한 해결법은 가장 높은 가능한 속도로 순방향 링크 데이터를 효율적으로 제공하기 위해서 기지국(160)에 대한 메커니즘을 제공한다. 가변 데이터 속도 요청 방식을 지원하는 예시적인 CDMA 통신 시스템으로는 고 데이터 속도(HDR) 통신 시스템이 있다. HDR 통신 시스템은 통상적으로 "3.sup.rd Generation Partnership Project"로 불리는 컨소시엄에 의해서 공표된 "cdma2000 High Rate Packet Data Air Interface Specification"(3GPP2 C.S0024, 버전 2, 2000년 10월 27일)와 같은 하나 이상의 표준들을 따르도록 설계된다.
개방 및 폐쇄 제어 루프들은 여러 역방향 링크 채널 구조들의 전송 전력을 제어하기 위해 사용될 수 있다. 예컨대, "System and Techniques for Channel Gain Computations"라는 명칭의 미국특허 제 6,594,501호에는 총 역방향 링크 전송 전력이 전송기의 최대 전력 성능을 초과하는 경우에 파일롯 채널에 대해서 데이터 속도 제어 채널들(DRC) 및 확인응답(ACK) 채널들의 미리 결정된 전력 비들을 스로틀링하거나 백오프시키는 것이 개시되어 있다.
위의 설명으로부터, 본 발명의 설명된 특징들은 일반적으로 통신 음성을 위한 하나 이상의 개선된 시스템들, 방법들, 및/또는 장치들에 관련된다.
일실시예에서, 본 발명은 액세스 단말을 포함하는데, 상기 액세스 단말은 처리 유닛, 상기 처리 유닛에 동작가능하게 접속되는 메모리, 상기 처리 유닛에 동작가능하게 접속되는 수신 회로, 단일 반송파 및 다중 반송파 동작들 모두에서 사용되는 전력 증폭기(PA)를 구비한 전송 회로 - 상기 전송 회로는 상기 처리 유닛에 동작가능하게 접속됨 -, 및 상기 전력 증폭기를 위한 충분한 헤드룸을 제공하기 위해서 전력을 스로틀링하도록 적응되는, 상기 전력 증폭기에 동작가능하게 접속되는 스로틀 제어 유닛을 포함한다.
다른 실시예에서, 스로틀 제어 유닛은 단일 반송파를 갖는 역방향 링크에 대한 전력을 스로틀링하도록 또한 적응되는데, 상기 스로틀링은 데이터 소스 제어(DSC) 채널 전력을 디폴트 레벨까지 스로틀링 다운시키는 단계, 충분한 PA 헤드룸이 존재하거나 DRC 전력이 스로틀링 다운될 때까지 1차 역방향 링크(RL) 캐리어 상의 적어도 한 DRC 채널에 대한 전력을 스로틀링시키는 단계, 충분한 PA 헤드룸이 존재하거나 ACK 전력이 스로틀링 다운될 때까지 1차 역방향 링크 반송파 상의 적어도 한 ACK 채널에 대한 전력을 스로틀링시키는 단계, 및 충분한 헤드룸이 존재할 때까지 파일롯, 데이터, 또는 역방향 링크 속도 표시자(RRI) 채널 전력들 중 하나 이상을 스로틀링시키는 단계를 포함한다.
또 다른 실시예에서, 스로틀 제어 유닛은 다중 반송파들을 갖는 역방향 링크에 대한 전력을 스로틀링하도록 또한 적응되는데, 상기 스로틀링은 하나의 1차 RL 반송파의 전력을 스로틀링하는 단계 및 적어도 하나의 2차 RL 반송파의 전력을 스로틀링하는 단계를 포함하고, 여기서 1차 RL 반송파의 전력을 스로틀링하는 상기 단계는 데이터 소스 제어 채널을 위한 전력을 디폴트 레벨까지 스로틀링 다운시키는 단계, 적어도 하나의 데이터 속도 제어 채널에 대한 전력을 스로틀링시키는 단계, 적어도 하나의 확인응답 채널에 대한 전력을 스로틀링시키는 단계, 및 파일롯, 데이터, 또는 역방향 속도 표시자 채널 전력들 중 하나 이상을 스로틀링시키는 단계를 포함하고, 적어도 하나의 2차 역방향 링크 반송파의 전력을 스로틀링시키는 상기 단계는 제 1의 2차 반송파 상의 파일롯, 데이터, 또는 역방향 속도 표시자 채널 전력들 중 하나 이상을 스로틀링시키는 단계, 제 2의 2차 반송파 상의 데이터 또는 역방향 속도 표시자 채널 전력들 중 하나 이상을 스로틀링시키는 단계, 제 2의 2차 반송파 상의 적어도 한 데이터 속도 제어 채널에 대한 전력을 스로틀링시키는 단계, 제 2의 2차 반송파 상의 적어도 한 확인응답 채널에 대한 전력을 스로틀링시키는 단계, 및 제 2의 2차 반송파 상의 적어도 한 파일롯 채널에 대한 전력을 스로틀링시키는 단계를 포함한다.
도 1A는 셀룰러 통신 시스템을 나타낸다.
도 1B는 CDMA 통신 시스템에서 동작하도록 적응되는 예시적인 가입자국의 간략한 기능 블록도를 나타낸다.
도 2는 고 데이터 속도(HDR) 전송들을 지원하고 또한 여러 사용자들로의 전송들을 스케줄링하도록 적응되는 통신 시스템의 일예를 나타낸다.
도 3은 CDMA 통신 시스템에서 동작하도록 적응되는 예시적인 가입자국의 기능 블록도를 나타낸다.
도 4는 도 1B의 가입자국의 예시적인 전송기 이득 제어부 및 전송기에 대한 기능 블록도를 나타낸다.
도 5는 도 4의 전송기 이득 제어부에 의해 구현되는 백오프 방법을 나타내는 흐름도를 나타낸다.
도 6은 도 4의 전송기 이득 제어부에 의해 구현되는 다른 백오프 방법을 나타내는 흐름도를 나타낸다.
도 7은 본 발명에 따른 액세스 단말(AT)를 나타낸다.
도 8은 할당된 역방향 링크(RL)의 수가 '1'인 경우에 전력 증폭기에 입력되는 전송 전력들을 감소시키기 위해서 실행되는 단계들을 나타내는 흐름도를 나타낸다.
도 9는 전력 증폭기에 입력되는 전송 전력들을 감소시키기 위해서 실행되는 단계들을 나타내는 흐름도를 나타낸다.
도 10은 비대칭 모드에서, 역방향 링크가 단일 반송파를 가지고 순방향 링크가 다중 반송파들을 가지며 PA 헤드룸이 충분하지 않은 경우에 전력 증폭기에 입력되는 전송 전력들을 감소시키기 위해서 실행되는 단계들을 나타내는 흐름도를 나타낸다.
도 11은 할당된 역방향 링크(RL) 반송파의 수가 '1'보다 큰 경우에 전력 증폭기에 입력되는 전송 전력들을 감소시키기 위해서 실행되는 단계들을 나타내는 흐름도를 나타낸다.
도 12는 일부 2차 역방향 링크 반송파 상의 DRC 및 ACK 채널을 전송하고 PA 헤드룸이 충분하지 않은 경우에 전력 증폭기에 입력되는 전송 전력들을 감소시키기 위해서 실행되는 단계들을 나타내는 흐름도를 나타낸다.
도 13은 1차 역방향 링크 반송파 상의 모든 DRC 및 ACK 채널들을 전송하고 PA 헤드룸이 충분하지 않은 경우에 전력 증폭기에 입력되는 전송 전력들을 감소시 키기 위해서 실행되는 단계들을 나타내는 흐름도를 나타낸다.
도 14는 할당된 역방향 링크(RL) 반송파들의 수가 '1'보다 크고 모든 RL 반송파들에 대해서 TxT2P≤TxT2Pmin인 경우에 전력 증폭기에 입력되는 전송 전력들을 감소시키기 위해 실행되는 단계들을 나타내는 흐름도를 나타낸다.
도 15는 일부 2차 역방향 링크 반송파 상의 DRC 및 ACK 채널들을 전송하고 PA 헤드룸이 충분하지 않은 경우에 전력 증폭기에 입력되는 전송 전력들을 감소시키기 위해서 실행되는 단계들을 나타내는 흐름도를 나타낸다.
도 16은 일부 2차 역방향 링크 반송파 상의 DRC 및 ACK 채널들을 전송하고 PA 헤드룸이 충분하지 않은 경우에 전력 증폭기에 입력되는 전송 전력들을 감소시키기 위해서 실행되는 단계들을 나타내는 흐름도를 나타낸다.
도 17은 1차 역방향 링크 반송파 상의 모든 DRC 및 ACK 채널들을 전송하고 PA 헤드룸이 충분하지 않은 경우에 전력 증폭기에 입력되는 전송 전력을 감소시키기 위해 실행되는 단계들을 나타내는 흐름도를 나타낸다.
도 18은 해당 분야에 공지되어 있는 WCDMA 프로토콜 구조의 예를 나타낸다.
도 19는 할당된 역방향 링크(RL)의 수가 '1'인 경우에 전력 증폭기에 입력되는 전송 전력들을 감소시키기 위한 수단을 나타내는 기능 블록도를 나타낸다.
도 20은 전력 증폭기에 입력되는 전송 전력들을 감소시키기 위한 수단을 나타내는 기능 블록도를 나타낸다.
도 21은 비대칭 모드에서 역방향 링크가 단일 반송파를 갖고 순방향 링크가 다중 반송파들을 가지며 PA 헤드룸이 충분하지 않은 경우에 전력 증폭기에 입력되 는 전송 전력들을 감소시키기 위한 수단을 나타내는 기능 블록도를 나타낸다.
도 22는 할당된 역방향 링크(RL) 반송파의 수가 '1'보다 큰 경우에 전력 증폭기에 입력되는 전송 전력들을 감소시키기 위한 수단을 나타내는 기능 블록도를 나타낸다.
도 23은 일부 2차 역방향 링크 반송파 상의 DRC 및 ACK 채널을 전송하고 PA 헤드룸이 충분하지 않은 경우에 전력 증폭기에 입력되는 전송 전력들을 감소시키기 위한 수단을 나타내는 기능 블록도를 나타낸다.
도 24는 1차 역방향 링크 반송파 상의 모든 DRC 및 ACK 채널들을 전송하고 PA 헤드룸이 충분하지 않은 경우에 전력 증폭기에 입력되는 전송 전력들을 감소시키기 위한 수단을 나타내는 기능 블록도를 나타낸다.
도 25는 할당된 역방향 링크(RL) 반송파들의 수가 '1'보다 크고 모든 RL 반송파들에 대해서 TxT2P≤TxT2Pmin인 경우에 전력 증폭기에 입력되는 전송 전력들을 감소시키기 위한 수단을 나타내는 기능 블록도를 나타낸다.
도 26은 일부 2차 역방향 링크 반송파 상의 DRC 및 ACK 채널들을 전송하고 PA 헤드룸이 충분하지 않은 경우에 전력 증폭기에 입력되는 전송 전력들을 감소시키기 위한 수단을 나타내는 기능 블록도를 나타낸다.
도 27은 일부 2차 역방향 링크 반송파 상의 DRC 및 ACK 채널들을 전송하고 PA 헤드룸이 충분하지 않은 경우에 전력 증폭기에 입력되는 전송 전력들을 감소시키기 위한 수단을 나타내는 기능 블록도를 나타낸다.
도 28은 1차 역방향 링크 반송파 상의 모든 DRC 및 ACK 채널들을 전송하고 PA 헤드룸이 충분하지 않은 경우에 전력 증폭기에 입력되는 전송 전력을 감소시키기 위한 수단을 나타내는 기능 블록도를 나타낸다.
첨부된 도면들과 관련하여 아래에 기재되는 상세한 설명은 본 발명의 예시적인 실시예들에 대한 설명으로서 의도될 뿐 본 발명이 실행될 수 있는 유일한 실시예들을 나타내도록 의도되지는 않는다. 본 설명에서 사용되는 "예시적인"이란 용어는 "예, 인스턴스, 또는 예증으로서 제공되는 것"을 의미하며, 다른 실시예들에 비해 바람직하거나 유리한 것으로 반드시 해석되지는 않아야 한다. 상세한 설명은 본 발명의 철저한 이해를 제공하기 위해서 특별한 세부사항들을 포함한다. 그러나, 당업자라면 본 발명이 이러한 특별한 세부사항들이 없이도 실행될 수 있다는 것을 알 것이다. 일부 경우들에서는, 널리 공지된 구조들 및 장치들이 본 발명의 개념들을 불명료하지 않게 하기 위해서 블록도의 형태로 도시된다.
통신 시스템의 예시적인 실시예에 있어서, 전력 제어 시스템은 그 시스템에 의해 지원될 수 있는 사용자들의 수를 증가시키기 위해 사용될 수 있다. 다중-채널 성능을 갖는 이러한 사용자들의 경우에, 이득 계산 기술들이 채널들 간의 상대적인 전송 전력의 균형을 이루기 위해서 이용될 수 있다. 이득 계산들은 하나 이상의 채널들에 대한 전송 전력을 제어하는 전력 추정 처리를 통해 수행될 수 있다. 총 전송 전력이 사용자의 전력 제한치들을 초과하는 경우, 체계적인 백오프 절차가 하나 이상의 채널들의 이득을 감소시키기 위해서 사용될 수 있다.
이러한 이득 계산 기술들의 여러 양상들이 CDMA 통신 시스템과 관련하여 설 명될 것이지만, 당업자들이라면 다중 채널들의 이득 계산을 위한 기술들이 여러 다른 통신 환경들에서도 사용하기에 마찬가지로 적합하다는 것을 알 것이다. 따라서, CDMA 통신 시스템에 대한 임의적인 참조는 단순히 본 발명의 신규한 양상들을 설명하기 위해 의도되며, 이러한 신규한 양상들이 넓은 범위의 애플리케이션들을 갖는다는 것을 이해되어야 한다.
CDMA는 확산-스펙트럼 통신에 기초하는 변조 및 다중 액세스 방식이다. CDMA 통신 시스템에서는, 매우 많은 수의 신호들이 동일한 주파수 스펙트럼을 공유하고, 그 결과로 사용자 용량의 증가를 제공한다. 이는 반송파를 변조시킴으로써 신호 파형의 스펙트럼을 확산시키는 상이한 의사-랜덤 잡음(PN) 코드를 통해서 각각의 신호를 전송하여 달성된다. 전송되는 신호들은 원하는 신호의 스펙트럼을 역확산시키기 위해서 상응하는 PN 코드를 사용하는 상관기에 의해 수신기에서 분리된다. PN 코드들이 일치하지 않는 불필요한 신호들은 대역폭에서 역확산되지 않고 단지 잡음의 원인이 된다.
데이터 전송들의 경우에, AN(120)은 AT(106)로부터 데이터 요청을 수신한다. 데이터 요청은 데이터가 전송될 데이터 속도, 전송되는 데이터 패킷의 길이, 및 데이터가 전송될 섹터를 명시한다. AT(106)는 AN(120)과 AT(106) 간의 채널 품질에 기초하여 데이터 속도를 결정한다. 일실시예에서, 채널의 품질은 반송파-대-간섭 비(C/I)에 의해서 결정된다. 대안적인 실시예들은 채널의 품질에 상응하는 다른 메트릭들(metrics)을 사용할 수 있다. AT(106)는 DRC 채널로 지칭되는 특정 채널을 통해 데이터 속도 제어 메시지를 전송함으로써 데이터 전송에 대한 요청들을 제공한다. DRC 메시지는 데이터 속도 부분 및 섹터 부분을 포함한다. 데이터 속도 부분은 데이터를 전송할 AN(120)에 대한 요청된 데이터 속도를 나타내고, 섹터 부분은 섹터를 나타내는데, 그 섹터로부터 AN(120)이 데이터를 전송한다. 데이터 속도 및 섹터 정보 양쪽 모두는 통상적으로 데이터 전송을 처리하는데 필요하다. 데이터 속도 부분은 DRC 값으로 지칭되고, 섹터 부분은 DRC 커버로 지칭된다. DRC 값은 무선 인터페이스를 통해 AN(120)에 전송되는 메시지이다. 일실시예에서, 각각의 DRC 값은 미리 결정된 DRC 값 할당에 따른 연관된 패킷 길이를 갖는 데이터 속도(kbits/sec)에 상응한다. 그 할당은 널(null) 데이터 속도를 규정하는 DRC 값을 포함한다. 실제로, 널 데이터 속도는 AT(106)가 데이터를 수신할 수 없다는 것을 AN(120)에 알린다. 한 상황에 있어서, 예컨대, 채널의 품질은 AT(106)가 데이터를 정확히 수신하기에 충분하지 않다.
동작 중에, AT(106)는 AT(126)가 그 다음 데이터 패킷 전송을 수신할 수 있는 데이터 속도를 계산하기 위해서 채널의 품질을 계속해서 모니터링할 수 있다. 다음으로, AT(106)는 상응하는 DRC 값을 생성하고, DCR 값은 데이터 전송을 요청하기 위해서 AN(120)에 전송된다. 통상적으로 데이터 전송들은 패킷들로 분할된다는 것을 주시하자. 데이터 패킷을 전송하는데 필요한 시간은 적용되는 데이터 속도에 따라 좌우된다.
이러한 DRC 신호는 또한 정보를 제공하는데, 그 정보는 채널 스케줄러(132)(아래 참조)가 각각의 큐(queue)와 연관된 원격국들(106) 각각에 대한 정보를 소비(또는 전송된 데이터를 수신)하기 위한 순간적인 속도를 결정하는데 사용된다. 실시예에 따르면, 임의의 원격국(106)으로부터 전송되는 DRC 신호는 그 원격국(106)이 여러 유효 데이터 속도들 중 어느 하나로 데이터를 수신할 수 있다는 것을 나타낸다.
HDR 전송들을 지원하고 또한 여러 사용자들로의 전송들을 스케줄링하도록 적응되는 통신 시스템(100)의 일예가 도 2에 도시되어 있다. 도 2는 아래에서 상세히 설명되는데, 특히, 기지국(160) 및 기지국 제어기(130)는 패킷 네트워크 인터페이스(146)와 인터페이싱한다. 기지국 제어기(130)는 통신 시스템(100)에서 전송들을 위해 스케줄링 알고리즘을 구현하기 위한 채널 스케줄러(132)를 포함한다. 채널 스케줄러(132)는 데이터를 수신하기 위한 원격국(106)의 연관된 순간 속도(가장 최근에 수신된 DRC 신호에서 나타내는 바와 같은)에 기초하여 임의의 특정 원격국(106)에 데이터가 전송되는 서비스 인터벌의 길이를 결정한다. 서비스 인터벌은 시간적으로 인접할 수 없지만 n 개의 슬롯들마다 한 번씩 발생할 수 있다. 일실시예에 따르면, 패킷의 제 1 부분은 제 1 시간의 제 1 슬롯 동안에 전송되고, 제 2 부분은 후속하는 시간에 나중의 4 개의 슬롯들 동안에 전송된다. 또한, 패킷의 임의의 후속하는 부분들은 확산된 유사한 4 개의 슬롯들, 즉, 서로로부터 떨어지는 4 개의 슬롯들을 갖는 여러 슬롯들에서 전송된다. 실시예에 따르면, 데이터를 수신하는 순간 속도(Ri)는 특정 데이터 큐와 연관된 서비스 인터벌 길이(Li)를 결정한다.
또한, 채널 스케줄러(132)는 전송을 위한 특정 데이터 큐(172)를 선택한다. 다음으로, 전송될 연관된 데이터 양이 데이터 큐(172)로부터 검색되며, 그 데이터 큐(172)와 연관된 원격국(106)으로의 전송을 위해 채널 엘리먼트(168)에 제공된다. 아래에 설명되는 바와 같이, 채널 스케줄러(132)는 데이터를 제공하기 위한 큐(172)를 선택하는데, 상기 데이터는 큐들(172) 각각과 연관된 가중치를 포함하는 정보를 사용하여 후속하는 서비스 인터벌에서 전송된다. 이어서, 전송되는 큐(172)와 연관된 가중치가 업데이팅된다.
기지국 제어기(130)는 패킷 네트워크 인터페이스(146), PSTN(public switched telephone network)(148), 및 통신 시스템(100) 내의 모든 기지국들(160)(간략성을 위해서 도 2에는 단지 하나의 기지국(160)만이 도시되었음)과 인터페이싱한다. 기지국 제어기(130)는 통신 시스템(100) 내의 원격국들(106)과 패킷 네트워크 인터페이스(146) 및 PSTN(148)에 접속된 다른 사용자들 간의 통신을 조정한다. PSTN(148)은 표준 전화 네트워크(도 2에 미도시되었음)를 통해서 사용자들과 인터페이싱한다.
비록 도 2에서는 간략성을 위해서 하나의 선택기 엘리먼트(136)가 도시되었지만, 기지국 제어기(130)는 다수의 선택기 엘리먼트들(136)을 포함한다. 각각의 선택기 엘리먼트(136)는 하나 이상의 기지국들(160)과 하나의 원격국(106)(미도시) 간의 통신을 제어하기 위해 할당된다. 만약 선택기 엘리먼트(136)가 정해진 원격국(106)에 할당되지 않았다면, 호 제어 프로세서(141)는 원격국(106)을 페이징할 필요성을 알게 된다. 다음으로, 호 제어 프로세서(141)는 원격국(106)을 페이징하도록 기지국(160)에 지시한다.
데이터 소스(122)는 정해진 원격국(106)에 전송될 데이터의 양을 포함한다. 데이터 소스(122)는 패킷 네트워크 인터페이스(146)에 데이터를 제공한다. 패킷 네트워크 인터페이스(146)는 데이터를 수신하고 그 데이터를 선택기 엘리먼트(136)에 라우팅한다. 다음으로, 선택기 엘리먼트(136)는 목표 원격국(106)과 통신하는 각각의 기지국(160)에 데이터를 전송한다. 예시적인 실시예에서, 각각의 기지국(160)은 데이터 큐(172)를 보유하는데, 상기 데이터 큐(172)는 원격국(106)에 전송될 데이터를 저장한다.
데이터는 데이터 패킷들을 통해 데이터 큐(172)로부터 채널 엘리먼트(168)에 전송된다. 예시적인 실시예에서, 순방향 링크 상에서, "데이터 패킷"은 최대 1024 비트들인 데이터의 양 및 미리 결정된 "시간 슬롯"(
Figure 112010018981743-pct00001
) 내에 목적지 원격국(106)에 전송될 데이터의 양을 지칭한다. 각각의 데이터 패킷의 경우에, 채널 엘리먼트(168)는 필요한 제어 필드들을 삽입한다. 예시적인 실시예에서, 채널 엘리먼트(168)는 데이터 패킷 및 제어 필드들의 순환 중복 검사(CRC) 인코딩을 수행하며, 코드 테일(tail) 비트들 세트를 삽입한다. 데이터 패킷, 제어 필드들, CRC 패리티 비트들, 및 코드 테일 비트들은 포맷된 패킷을 포함한다. 예시적인 실시예에서, 채널 엘리먼트(168)는 포맷된 패킷을 인코딩하고, 인코딩된 패킷 내에 심볼들을 인터리빙한다(또는 재정렬한다). 예시적인 실시예에서, 인터리빙된 패킷은 월시 코드로 커버되고, 숏(short) PNI 및 PNQ 코드들을 통해 확산된다. 확산된 데이터는 신호를 직교 변조, 필터링, 및 증폭시키는 RF 유닛(170)에 제공된다. 순방향 링크 신호는 안테나(165)를 통해서 무선으로 순방향 링크에 전송된다.
원격국(106)에서는, 순방향 링크 신호가 안테나에 의해 수신되어 수신기(408)에 라우팅된다. 수신기(408)는 신호를 필터링, 증폭, 직교 복조, 및 양자화한다. 디지털화된 신호는 복조기(DEMOD)(256)에 제공되고, 상기 복조기(256)에서 상기 디지털화된 신호는 숏 PNI 및 PNQ 코드들을 통해 역확산되고 월시 커버를 통해 디커버(decover)된다. 복조된 데이터는 디코더(258)에 제공되고, 상기 디코더(258)는 기지국(160)에서 이루어진 신호 처리 기능들의 역기능, 특히 디인터리빙, 디코딩, 및 CRC 검사 기능들을 수행한다. 디코딩된 데이터는 데이터 싱크에 제공된다.
하드웨어는, 위에서 설명된 바와 같이, 데이터, 메시징, 음성, 비디오, 및 순방향 링크를 통한 다른 통신의 가변 속도 전송들을 지원한다. 데이터 큐(172)로부터 전송되는 데이터의 속도는 원격국(106)에서 잡음 환경 및 신호 강도의 변화들을 수용하도록 가변된다. 원격국들(106) 각각은 각각의 시간 슬롯에서 DRC 신호를 연관된 기지국(160)에 바람직하게 전송한다. DRC 신호는 기지국(160)에 정보를 제공하는데, 그 정보는 원격국(106)의 신원 및 그 원격국(106)이 자신의 연관된 데이터 큐(172)로부터 데이터를 수신할 속도를 포함한다. 따라서, 원격국(106)에 있는 회로는 DRC 신호를 통해 전송될 속도 정보를 결정하기 위해서 그 원격국(106)에서의 신호 강도를 측정하고 잡음 환경을 추정한다.
각각의 원격국(106)에 의해 전송되는 DRC 신호는 역방향 링크 채널을 통해 이동하고, RF 유닛(170)에 연결된 수신 안테나(165)를 통해 기지국(160)에서 수신된다. 예시적인 실시예에 있어서, DRC 정보는 채널 엘리먼트(168)에서 복조되고, 기지국 제어기(130) 내에 위치한 채널 스케줄러(174) 및 기지국(160) 내에 위치한 채널 스케줄러(132)에 제공된다. 제 1 예시적인 실시예에서, 채널 스케줄러(174)는 기지국(160) 내에 위치된다. 대안적인 실시예에서, 채널 스케줄러(132)는 기지국 제어기(130) 내에 위치되며, 그 기지국 제어기(130) 내의 모든 선택기 엘리먼트들(136)에 접속한다.
이러한 HDR 통신 시스템들(100)에서는, 파일롯 채널의 전력이 또한 DRC 및 ACK 채널들의 전력과 균형을 이룰 수 있다. 이러한 처리는 월시 함수들을 사용하여 생성되는 고유 직교 코드를 통해서 DRC 및 ACK 채널들 각각을 확산시키는 것을 수반한다. 다음으로, DRC 이득은 최적의 DRC-대-파일롯 채널 전력 비를 유지하기 위해서 DRC 채널에 적용될 수 있다. 마찬가지로, ACK 이득은 또한 최적의 ACK-대-파일롯 채널 전력 비를 유지하기 위해서 ACK 채널에 적용될 수 있다.
HDR 통신 시스템(100)에서 동작하기 위한 예시적인 가입자국(106)의 기능 블록도가 도 3에 도시되어 있다. 예시적인 가입자국(106)은 안테나(252)에 모두 연결되는 수신기 및 전송기를 포함한다. 수신기는 RF 프런트 엔드(254), 복조기(256) 및 디코더(258)를 구비한다. 전송기는 인코더(259) 및 변조기(260)를 구비하고, 수신기와 RF 프런트 엔드(254)를 공유한다. 전송기는 또한 나중에 더 상세히 설명될 방식으로 역방향 링크 전송 전력을 제어하기 위해서 전송기 이득 제어부(264)를 구비한다.
RF 프런트 엔드(254)는 안테나(252)에 연결된다. 프런트 엔드(254)의 수신기 부분은 안테나(252)에 의해 수신되는 신호를 다운컨버팅, 필터링, 증폭 및 디지털화한다. RF 프런트 엔드(254)의 수신기 부분은 또한 디지털화된 신호의 다이내믹 한 범위를 극대화시키기 위해서 AGC(미도시)를 구비한다. AGC는 개방 루프 전력 제어 추정 동안에 기지국(160)과 가입자국(106) 간의 경로 손실을 계산하기 위해서 전송기 이득 제어부(264)에 의해 활용될 수 있다. 다음으로, RF 프런트 엔드(254)의 수신기 부분으로부터의 디지털화된 신호는 복조기(256)에 연결될 수 있고, 그 복조기(256)에서 상기 디지털화된 신호는 숏 PN 코드들을 통해 직교 복조되고, 월시 코드들에 의해 디커버되며, 롱 PN 코드를 사용하여 디스크램블링된다. 다음으로, 복조된 신호는 순방향 에러 정정을 위해 디코더(258)에 제공될 수 있다. 복조기(256)는 또한 역방향 링크 전송으로부터 RPC 명령을 추출하고 추출된 RPC 명령을 폐쇄 루프 전력 제어 계산들을 위해 전송기 이득 제어부(264)에 제공할 목적으로 사용될 수 있다.
전송기는 역방향 링크 트래픽 채널의 컨볼루션 코딩 및 인터리빙을 통상적으로 제공하는 인코더(259)를 구비한다. 인코딩된 트래픽 채널이 변조기(260)에 제공되고, 상기 변조기(260)에서는 상기 인코딩된 트래픽 채널이 월시 커버를 통해 확산되며, 전송기 이득 제어부(264)에 의해 계산된 트래픽 채널 이득(GT)에 의해서 증폭된다. 파일롯 채널, DRC 채널, 및 ACK 채널이 또한 변조기(260)에 제공되고, 상기 변조기(260)에서 상기 채널들은 각자 다른 월시 커버를 통해 각각 확산되며, 전송기 이득 제어부(264)에 의해 계산된 각각의 채널 이득들(GP, GD, 및 GA)에 의해서 증폭된다. 다음으로, 상기 채널들은 결합되고, 롱 PN 코드를 통해 확산되며, 숏 PN 코드들을 통해 직교 변조된다. 직교 변조된 신호는 RF 프런트 엔드(254)의 전송기 부분에 제공되고, 거기서는 상기 신호가 안테나(252)를 통한 무선 순방향 링크 전송을 위해서 업컨버팅, 필터링, 및 증폭된다. RF 프런트 엔드(254)의 전송기 부분에서 직교 변조된 신호의 증폭은 전송기 이득 제어부(264)로부터의 AGC 신호에 의해서 제어된다.
예시적인 전송기 이득 제어부(264), 변조기(260) 및 RF 프런트 엔드(254)의 전송기 부분에 대한 기능 블록도가 도 4에 도시되어 있다. 전송기 이득 제어부(264)는 파일롯, 트래픽, DRC, 및 ACK 채널들에 대한 이득들을 계산하기 위한 전력 및 이득 계산 블록(302)을 구비한다. 이득 계산들은 파일롯 채널에 대해서 트래픽, DRC 및 ACK 채널들에 대한 미리 결정된 전력 비들에 기초한다. DRC 및 ACK 채널들에 대한 미리 결정된 전력 비들을 "스로틀링" 또는 "백오프"함으로써 전력 제한 상황들 하에서 채널 이득들을 감소시키기 위해 피드백 루프가 사용될 수 있다. 피드백 루프는 리미터(304) 및 전력 스로틀 블록(306)을 구비한다. 리미터(304)는 미리 결정된 전력 비들로부터 발생된 총 역방향 링크 전송 전력이 전송기의 최대 전력 성능을 초과하는지 여부를 결정한다. 전송기의 최대 전력 성능은 RF 프런트 엔드(254)의 전력 증폭기(미도시) 및 가변 이득 증폭기(VGA)(308)에 의해 제한된다. 설명된 예시적인 실시예에서, 전력 및 이득 계산 블록(302)은 파일롯 채널에 대한 추정된 역방향 링크 전력 및 미리 결정된 전력 비들에 기초하여 총 역방향 링크 전송 전력을 계산한다. 만약 그로 인한 최종적인 총 역방향 링크 전송 전력이 전송기의 전력 성능을 초과한다면, 전력 스로틀 블록(306)이 나중에 더 상세히 설명될 방식으로 DRC 및 ACK 채널들에 대한 전력 비들을 백오프시키기 위해 사용된다.
전송기 이득 제어부(264)는 일예로서 삽입된 통신 소프트웨어를 구비하는 다양한 기술들을 통해 구현될 수 있다. 삽입된 통신 소프트웨어는 프로그램가능 디지털 신호 프로세서(DSP) 상에서 실행될 수 있다. 대안적으로, 전송기 이득 제어부(254)는 소프트웨어 프로그램을 실행하는 범용 프로세서, ASIC(application specific integrated circuit), FPGA(field programmable gate array) 또는 다른 프로그램가능 로직 장치, 이산 게이트 또는 트랜지스터 로직, 이산 하드웨어 성분들, 또는 그것들의 임의의 결합을 통해 구현될 수 있다.
설명된 예시적인 실시예에서, 파일롯 채널에 대한 트래픽, DRC 및 ACK 채널들에 대한 전력 비들은 채널 이득들을 계산하는데 사용될 수 있다. 따라서, 만약 이득 계산들이 수행되기 이전에 적절한 전력 비들이 피드백 루프를 사용하여 제일 먼저 결정된다면, 계산적인 복잡성이 감소될 수 있다. 위에 설명된 바와 같이, 피드백 루프는, 총 역방향 링크 전송 전력이 전송기의 최대 전력 성능을 초과하는 경우에, 파일롯 채널에 대해서 DRC 및 ACK 채널들의 미리 결정된 전력 비들을 "스로틀링" 또는 "백오프"하는데 사용된다. 총 역방향 링크 전송 전력은 다음의 식을 해결함으로써 계산될 수 있다:
Figure 112008009316933-pct00002
식(1)
여기서,
PT는 트래픽-대-파일롯 채널 전력 비이고;
PD는 DRC-대-파일롯 채널 전력 비이고;
Figure 112010018981743-pct00003
는 DRC 전력 비를 백오프시키는데 사용되는 값이고;
PA는 ACK-대-파일롯 채널 전력 비이며;
Figure 112010018981743-pct00004
는 ACK 전력 비를 백오프시키는데 사용되는 값이다.
"파일롯 채널 전력"은 두 개의 전력 제어 루프들을 통해 추정된다. 개방 제어 루프(310)는 수신기로부터의 AGC의 평균 값에 기초하여 파일롯 채널 상에서 필요한 전송 전력의 추정치를 생성한다. 이어서, 해당 분야에 널리 공지된 수단을 통해서 공칭적인 기지국(160) 부하 및 유효 방사 전력(ERP)에 대한 개방 루프 추정치가 계산될 수 있다. 공칭적인 기지국(160) 부하 및 ERP로부터의 변동에 대한 정보가 그 기지국(160)으로부터 가입자국(106)에 전달될 수 있으며, 해당 분야에 널리 공지된 수단에 의해서 개방 루프 추정치를 조정하기 위해 사용될 수 있다.
폐쇄 제어 루프(312)는 복조기(256)로부터 복원된 RPC 명령에 기초하여 현재의 폐쇄 루프 추정치를 증가 또는 감소시키기 위해 사용될 수 있다. 그로 인한 최종적인 폐쇄 루프 추정치는 합산기(314)에 의해 개방 루프 추정치와 합산된다. 개방 및 폐쇄 루프 추정치들의 합은 파일롯 채널에 대한 총 역방향 링크 전력을 산출한다. 이러한 합은 전력 및 이득 계산 블록(302)에 제공되고, 그 블록(302)에서 상기 합은 식(1)에서의 "파일롯 채널 전력"으로 사용된다.
트래픽-대-파일롯 채널 전력 비(PT)은 다양한 형태들로 계산될 수 있다. 적어도 하나의 실시예에서, 트래픽-대-파일롯 채널 전력 비는 원하는 서비스 품질을 획득할 목적으로 경험적인 분석, 시뮬레이션, 실험, 또는 어떤 다른 수단을 통해서 역방향 링크 전송에 의해 지원되는 각각의 데이터 속도에 대하여 미리 결정될 수 있다. 일예로서, 적어도 하나의 시뮬레이션에서는, 9.6k 데이터 속도의 경우에 트래픽-대-파일롯 채널이 -2.25db와 9dB 사이에 있을 수 있다. 만약 데이터 속도가 38.4k로 증가된다면, 트래픽-대-파일롯 채널 전력 비는 3.75dB와 15dB 사이에 있어야 한다. 당업자들이라면 그들의 특정 애플리케이션에 의해 지원되는 모든 데이터 속도들에 대해서 적합한 트래픽-대-파일롯 채널 전력 비 값들을 쉽게 결정할 수 있을 것이다. 이러한 미리 결정된 전력 비 값들은 기지국(160)에 저장될 수 있고, 순방향 링크 제어 채널을 통해서 각각의 셀 또는 섹터 내에 있는 각각의 가입자국(106)에 전송될 수 있다. 대안적으로, 미리 결정된 전력 비 값들은 가입자국(106)에서 저장되거나 계산될 수 있다.
DRC-대-파일롯 채널 전력 비(PD) 및 ACK-대-파일롯 채널 비율(PA)이 또한 다양한 방식들로 계산될 수 있다. 트래픽-대-파일롯 채널 전력 비과 마찬가지로, DRC 및 ACK 전력 비들은 원하는 서비스 품질을 획득하기 위해서 경험적인 분석, 시뮬레이션, 실험, 또는 어떤 다른 수단에 의해서 미리 결정될 수 있다. 예시적인 HDR 통신 시스템의 적어도 한 실시예에서, DRC-대-파일롯 채널 전력 비는 1dB 증가들을 통해 -9dB와 6dB 사이의 값들 사이에 취해질 수 있고, ACK-대-파일롯 채널 전력 비는 1dB 증가들을 통해 -3dB와 6dB 사이에 취해질 수 있다. 이러한 미리 결정된 전력 비 값들은 기지국(160)에 저장될 수 있으며, 제어 채널을 통해서 각각의 셀 또는 섹터에 있는 각각의 가입자국(106)에 전송될 수 있다. 대안적으로, 미리 결정된 전력 비 값들은 가입자국(106)에서 저장되거나 계산될 수 있다.
식(1)으로부터 총 역방향 링크 전송 전력을 계산하기 위해서, 채널 전력 비 값들이 다음과 같이 선형 도메인으로 변환될 수 있다:
PT = 10(트래픽 전력 비 값/10) 식(2)
PD = 10(DRC 전력 비 값/10) 식(3)
PA = 10(ACK 전력 비 값/10) 식(4)
전력 제한 상황들 하에서 DRC 및 ACK 채널들에 대한 전력 비들을 감소시키기 위해 전력 스로틀 블록(306)이 사용된다. 전력 스로틀 블록(306)은
Figure 112010018981743-pct00005
및 값들을 생성하고 DRC 및 ACK 전력 비들을 스케일링하기 위한 전력 및 이득 계산 블록(302)에 상기 값들을 제공함으로써 상기 감소를 달성할 수 있다. DRC 및 ACK 값들은 다음과 같이 선형 도메인으로 각각 표현될 수 있다:
Figure 112010018981743-pct00007
= 10(-DRC백오프/10) 식(5)
Figure 112008009316933-pct00008
= 10(- ACK백오프 /10) 식(6)
위의 식들로부터, 당업자라면 DRC-대-파일롯 채널 전력 비의 1dB 감소가 식(5)의 "DRC백오프"를 '1'로 설정함으로써 달성될 수 있다는 것을 알 것이다. ACK-대-파일롯 채널 전력 비의 2dB 감소는 식(6)의 "ACK백오프"를 '2'로 설정함으로써 달성될 수 있다. 따라서, 임의의 점진적인(incremental) 감소 방식은 특정 설계 파라미터들 및 특수 통신 애플리케이션에 따라 구현될 수 있다.
설명된 예시적인 실시예에 있어서, 식(1)의 "총 전력"은 '1'로 설정된
Figure 112010018981743-pct00009
및
Figure 112010018981743-pct00010
값들을 통해서 전력 및 이득 계산 블록(302)에 의해 초기에 계산됨으로써, 각 채널의 전력 비들이 그들의 미리 결정된 최적 또는 원하는 값들로 설정된다. 계산된 "총 전력"은 리미터(304)에 제공된다. 리미터(304)는 계산된 "총 전력"을 전송기의 최대 전력 성능에 비교한다. 만약 "총 전력"이 전송기의 전력 제한치들을 초과한다면, 역방향 링크 데이터 속도는 총 역방향 링크 전송 전력을 감소시키기 위해서 더 낮아질 수 있다. 감소된 데이터 속도에 따라서, 전력 및 이득 계산 블록(302)은 감소된 데이터 속도에 상응하는 새로운 미리 결정된 트래픽-대-파일롯 채널 전력 비를 선택한다. 다음으로, "총 전력"은 전력 및 이득 계산 블록(302)에 의해 재계산될 수 있으며, 전송기의 최대 전력 성능과의 비교를 위해 리미터(304)에 제공된다. 이러한 절차는 계산된 "총 전력"이 전송기의 전력 성능 내에 들어가거나 또는 역방향 링크 데이터 속도가 통신 시스템(120)에 의해 지원되는 가장 낮은 데이터 속도로 감소될 때까지 계속된다.
전력 및 이득 계산 블록(302)에 의해 계산된 "총 전력"이 통신 시스템에 의해 지원되는 가장 낮은 데이터 속도에서 전송기의 최대 전력 성능을 초과하는 경우, 리미터(304)는 RPC 업 명령들이 무시되도록 하기 위해 폐쇄 제어 루프(312)를 래칫(ratchet)시키는데 사용될 수 있다. 이는 RPC 업 명령에 따라서 현재의 폐쇄 루프 추정치를 일정하게 유지하고 또한 RPC 다운 명령에 따라서 현재의 폐쇄 루프 추정치를 감소시킴으로써 이루어질 수 있다. 일부 실시예들에서, 래칭하는 것은, 만약 역방향 링크 전송 전력이 최소 동작 임계치 아래에 있다면 RPC 다운 명령들이 무시되도록 하기 위해서, 전송기 전력 레벨의 양 단부들에서 지원될 수 있다.
리미터(304)는 또한 전력 스로틀 블록(306)으로 하여금 전력 및 이득 계산 블록에 의해 계산된 "총 전력"이 전송기의 최대 전력 성능 내에 있을 때까지 DRC 및 ACK 채널들 중 하나 또는 둘 모두에 대한 전력 비들을 체계적으로 감소시킬 목적으로
Figure 112010018981743-pct00011
및
Figure 112010018981743-pct00012
값들을 조정하기 위해 "백오프" 알고리즘을 구현할 수 있게 한다. 이러한 방식을 통해서,
Figure 112010018981743-pct00013
및
Figure 112010018981743-pct00014
값들이 감소되고 그로 인한 채널들의 전력 비들의 점진적인 감소는 시스템 애플리케이션 및 전체적인 설계 제약들에 따라 변할 수 있다.
예시적인 백오프 방법을 나타내는 흐름도가 도 5에 도시되어 있다. 처음에는, 리미터가 단계(402)에서 백오프 알고리즘을 인에이블시키기 위해 사용된다. 일단 백오프 방법이 인에이블되면, DRC 전력 루프(404)가 시작된다. DRC 전력 루프(404)에서는, DRC-대-파일롯 채널 전력 비가 단계(406)에서 1dB만큼 백오프될 수 있다. 이는 식(5)에서 '1'인 "DRC백오프"를 통해 DRC 값(
Figure 112010018981743-pct00015
)을 재계산함으로써 달성될 수 있다. 대안적으로, 식(5)에서의 "DRC백오프"는 DRC-대-파일롯 채널 전력 비의 원하는 감소를 달성하기 위해서 임의의 값으로 설정될 수 있다. 어느 경우든, 재계산된 DRC 값(
Figure 112010018981743-pct00016
)은 전력 및 이득 계산 블록(302)에 피드백될 수 있다. 다음으로, 총 역방향 링크 전송 전력이 전송기의 최대 전력 성능 내에 있는지 여부를 결정하기 위해서 "총 전력"이 계산되어 리미터(304)에 제공될 수 있다.
단계(408)에서는, 리미터(304)로부터의 결과들이 이득 스로틀 블록에 제공된다. 만약 재계산된 "총 전력"이 전송기의 최대 전력 성능 내에 있다면, 단계(410)에서 전력 스로틀 블록(306)은 디스에이블된다. 반대로, 만약 재계산된 "총 전력"이 전송기의 최대 전력 성능을 초과한다면, 단계(412)에서 전력 스로틀 블록(306)은 DRC 채널이 "온" 상태인지 여부를 결정한다. DRC 채널은 DRC
Figure 112010018981743-pct00017
가 '0'보다 크거나 또는 어떤 다른 최소 임계값보다 크다면 "온" 상태에 있는 것으로 결정된다. 만약 DRC 채널이 "온" 상태에 있다면, 방법은 단계(406)로 루프백하며, 식(5)의 "DRC백오프"를 '2'로 설정함으로써 DRC-대-파일롯 채널 전력 비를 다른 dB로 감소시키고, 이는 DRC-대-파일롯 채널 비율의 2dB 감소를 유도할 것이다. 백오프 방법은, 단계(410)에서 전력 스로틀 블록(306)이 디스에이블되거나 혹은 DRC 값(
Figure 112010018981743-pct00018
)이 최소 임계치 아래로 감소될 때까지, DRC 전력 루프(404)에서 유지된다. DRC 값(
Figure 112010018981743-pct00019
)이 최소 임계치 아래로 감소되는 경우, 백오프 알고리즘은 DRC 전력 이득 루프(404)를 나가서 ACK 전력 루프(416)로 들어간다.
ACK 전력 루프(416)에서는, ACK-대-파일롯 채널 전력 비가 단계(418)에서 1dB만큼 백오프될 수 있다. 이는 식(6)에서 '1'인 "ACK백오프"를 통해 ACK 값(
Figure 112010018981743-pct00020
)을 재계산함으로써 달성된다. 대안적으로, 식(6)에서 "ACK백오프"는 ACK-대-파일롯 채널 전력 비의 원하는 감소를 달성하기 위해 임의의 값으로 설정될 수 있다. 어느 경우든, 재계산된 ACK 값(
Figure 112010018981743-pct00021
)은 전력 및 이득 계산 블록으로 피드백될 수 있다. 다음으로, "총 전력"이 재계산될 수 있고 리미터(304)에 제공될 수 있음으로써, 총 역방향 링크 전송 전력이 전송기의 최대 전력 성능 내에 있는지 여부를 결정한다.
단계(420)에서는, 리미터(304)로부터의 결과들이 이득 스로틀 블록에 제공된다. 만약 재계산된 "총 전력"이 전송기의 최대 전력 성능 내에 있다면, 전력 스로틀 블록(306)은 단계(424)에서 디스에이블된다. 반대로, 만약 재계산된 "총 전력"이 전송기의 최대 전력 성능을 초과한다면, 전력 스로틀 블록(306)은 ACK 채널이 "온" 상태에 있는지 여부를 결정한다. ACK 채널은 만약 ACK 값(
Figure 112010018981743-pct00022
)이 '0'보다 크거나 또는 어떤 다른 최소 임계값보다 크다면 "온" 상태에 있는 것으로 결정된다. 만약 ACK 채널이 "온" 상태에 있다면, 방법은 단계(418)로 루프백하며, 식(6)에서의 "ACK백오프"를 '2'로 설정함으로써 ACK-대-파일롯 채널 전력 비를 다른 dB로 감소시키고, 이는 ACK-대-파일롯 채널 비율의 2dB 감소를 유도할 것이다. 백오프 방법은, 단계(424)에서 전력 스로틀 블록(306)이 리미터(304)에 의해 디스에이블되거나 혹은 ACK 값(
Figure 112010018981743-pct00023
)이 최소 임계치 아래로 감소될 때까지, ACK 전력 루프(416)에 남아 있는다. ACK 값(
Figure 112010018981743-pct00024
)이 최소 임계치 아래로 감소되는 경우, 백오프 알고리즘은 단계(424)에서 ACK 전력 이득 루프(404)를 나감으로써 디스에이블된다. 이 경우에는, 총 역방향 링크 전송 전력이 전송기의 최대 전력 성능 내에 있도록 하기 위해서 다른 전력 감소 기술들이 이용될 수 있다.
도 5와 연관되어 설명된 백오프 방법의 예시적인 실시예는 DRC 및 ACK 채널들에 대한 미리 결정된 전력 비들에 따라 계산집약적일 수 있다. 일예로서, 만약 DRC 및 ACK 채널들에 대한 미리 결정된 전력 비들이 각각 최대 6dB로 설정된다면, DRC 전력 루프(404)를 통한 16개의 경로들 및 ACK 전력 루프(416)를 통한 10개의 경로들이 DRC 및 ACK 전력 비들을 백오프시키기 위해 필요할 수 있는 가능성이 있다. 잠재적인 계산 복잡성을 감소시키기 위해서, 단일 단계에서 DRC 값(
Figure 112010018981743-pct00025
)을 계산하고 필요시에는 단일 단계에서 ACK 값(
Figure 112010018981743-pct00026
)을 계산하는 대안적인 백오프 방법이 구현될 수 있다. 이는 다양한 방식들로 달성될 수 있다. 일예로서, 식(1)은 총 전력-대-파일롯 채널 전력 비를 정하고 또한 그것은 전송기의 최대 전력 성능에 관련된 값으로 설정함으로써 해당 값을 구하기 위해 처리될 수 있다. 이는 다음과 같이 선형 도메인으로 식(1)을 다시 표현함으로써 달성될 수 있다:
R=1+PT+PD+PA 식(7)
Figure 112008009316933-pct00027
식(8)
여기서, R은 백오프 방법을 인에이블하기 이전의 총 전력-대-파일롯 채널 전력 비를 나타내고, RM은
Figure 112010018981743-pct00028
및
Figure 112010018981743-pct00029
값들을 계산한 이후의 R의 최대 허용된 값이다.
식들 (7) 및 (8)을 활용하는 예시적인 방법을 나타낸 흐름도가 도 6에 도시되어 있다. 단계(502)에서는, 총 전력-대-파일롯 채널 전력 비(R)이 계산된다. 다음으로, 계산된 전력 비가 단계(504)에서 최대 허용가능한 총 전력-대-파일롯 채널 전력 비(RM)과 비교된다. 만약 R≤RM이라면, DRC 및 ACK 전력 비들은 백오프를 필요로 하지 않는다. 이 경우에, 단계(506)에서는
Figure 112010018981743-pct00030
및
Figure 112010018981743-pct00031
값들이 전력 스로틀 블록(306)에 의해서 '1'로 설정되며 전력 및 이득 계산 블록(302)으로 피드백된다. 반대로, 만약 R이 RM보다 크다면, 단계(508)에서 DRC 값(
Figure 112010018981743-pct00032
)이 계산될 수 있다.
DRC 값(
Figure 112008009316933-pct00033
)은 식(8)에서 ACK 값(
Figure 112008009316933-pct00034
)을 '1'로 설정하고 DRC 값(
Figure 112008009316933-pct00035
)을 구함으로써 계산될 수 있다. '1'로 설정된 ACK 값(
Figure 112008009316933-pct00036
)을 통해, 식(8)은 다음과 같이 다시 표현될 수 있다:
Figure 112008009316933-pct00037
식(9)
단계(510)에서는, 최종적인 DRC 값이 양의 값인지 여부를 결정하기 위해서 그 최종적인 DRC 값 계산이 검사된다. 만약
Figure 112010018981743-pct00038
≥0이라면, 계산된 DRC 값(
Figure 112010018981743-pct00039
)은 전송기의 최대 전력 성능 내에서 "총 전력" 계산을 유도할 레벨까지 DRC-대-파일롯 채널 전력 비를 감소시킬 것이다. 이 경우에, 단계(512)에서는, ACK 값(
Figure 112010018981743-pct00040
)이 '1'로 설정되며, 전력 및 이득 계산 블록(302)에 계산된 DRC 값(
Figure 112010018981743-pct00041
)과 함께 피드백된다. 반대로, 만약 DRC 값(
Figure 112010018981743-pct00042
)이 음의 값이라면, 단계(514)에서 DRC 채널은 DRC 값(
Figure 112010018981743-pct00043
)을 '0'으로 설정함으로써 게이트오프된다.
일단 DRC 채널이 게이트오프되면, ACK 값(
Figure 112010018981743-pct00044
)은 단계(516)에서 계산될 수 있다. 상기 ACK 값(
Figure 112010018981743-pct00089
)은 DRC 값(
Figure 112010018981743-pct00045
)을 '0'으로 설정하고 또한 식(8)에서 ACK 값(
Figure 112010018981743-pct00046
)을 구함으로써 계산될 수 있다. 'DRC 값(
Figure 112010018981743-pct00047
)을 0'으로 설정하여, 식(8)은 다음과 같이 다시 표현될 수 있다:
Figure 112010018981743-pct00048
식(10)
단계(518)에서는, 최종적인 ACK 값이 양의 값인지 여부를 결정하기 위해서 최종적인 ACK 값 계산이 검사된다. 만약
Figure 112010018981743-pct00049
≥0이라면, 계산된 ACK 값(
Figure 112010018981743-pct00050
)은 전송기의 최대 전력 성능 내에서 전력 및 이득 계산 블록(302)에 의한 "총 전력" 계산을 유도할 레벨까지 ACK-대-파일롯 채널 전력 비를 감소시킬 것이다. 이 경우에, 단계(520)에서는, DRC 값(
Figure 112010018981743-pct00051
)이 '0'으로 설정되며, 전력 및 이득 계산 블록(302)에 계산된 ACK 값(
Figure 112010018981743-pct00052
)과 함께 피드백된다. 반대로, 만약 ACK 값(
Figure 112010018981743-pct00053
)이 음의 값이라면, 단계(522)에서 ACK 채널은 ACK 값(
Figure 112010018981743-pct00054
)을 '0'으로 설정함으로써 게이트오프된다.
전력 스로틀 블록(306)에 의해 구현되는 백오프 방법에 상관없이, 전력 및 이득 계산 블록(302)은, 일단 리미터(304)가 총 역방향 링크 전송 전력이 전송기의 최대 전력 성능 내에 있다고 결정하면, 트래픽, DRC, ACK 및 파일롯 채널들에 대한 이득들을 계산할 것이다. 그 이득들은 디지털 도메인에서 그들의 각 채널들에 적용될 것이기 때문에, 이득 조정된 채널들이 변조기(260)에서 모두 더해질 때 비트들 수의 증가를 막기 위해 이득들을 스케일링하는 것이 유리하다. 이는 그 이득들의 제곱들의 합이 다음과 같이 '1'이 되도록 그 이득들을 설정함으로써 달성될 수 있다:
Figure 112008009316933-pct00055
식(11)
식(11)은 각각의 채널 이득에 대해서 다음과 같이 구해질 수 있다:
Figure 112008009316933-pct00056
식(12)
Figure 112008009316933-pct00057
식(13)
Figure 112008009316933-pct00058
식(14)
Figure 112008009316933-pct00059
식(15)
도 4를 다시 참조하면, 전력 및 이득 계산 블록(302)에 의해 계산되는 채널 이득들은 변조기(260)에 연결될 수 있다. 변조기(260)는 혼합기(316B)를 구비하는데, 상기 혼합기(316B)는 인코더(259)로부터의 인코딩된 트래픽 채널을 월시 함수를 통해 확산시키는데 사용된다. 파일롯, DRC 및 ACK 채널들이 또한 혼합기들(316A, 316C, 및 316D)에 각각 제공되고, 상기 혼합기들에서는 상기 채널들이 각기 다른 월시 커버를 통해 확산된다. 월시 커버링된 트래픽, 파일롯, DRC 및 ACK 채널들은 이득 엘리먼트들(318A 내지 318D)에 각각 제공되고, 상기 이득 엘리먼트들에서는 전력 및 이득 계산 블록(302)에 의해 계산되는 상기 채널들의 각각의 이득들이 적용된다. 이득 엘리먼트들(318A 내지 318D)의 출력들은 합산기(320)에 제공되고, 상기 합산기에서는 상기 출력들이 파일롯 채널과 결합된다. 다음으로, 상기 결합된 채널들은 혼합기(322)에 연결되고, 상기 혼합기에서는 상기 채널들이 롱 PN 코드를 사용하여 확산된다. 다음으로, 확산된 채널들은 동위상(I) 성분 및 직교위상(Q) 성분을 갖는 복소 신호들로 분할된다. 그 복소 신호는 RF 프런트 엔드(254)의 전송기 부분에 출력되기 이전에 혼합기들(324A 및 324B)에 의해서 숏 PN 코드들을 통해 직교변조된다.
복소 기저대역 필터(326)가 직교변조된 신호의 대역외 성분들을 버리기 위해서 RF 프런트 엔드(254)의 입력단에 위치된다. 필터링된 복소 신호는 직교 혼합기들(328A 및 328B)에 제공되고, 상기 직교 혼합기들에서 상기 복소 신호는 합산기(330)에 의해서 결합되기 이전에 반송파 파형 상에서 변조된다. 다음으로, 결합된 신호는 안테나를 통한 역방향 링크 전송의 전력을 제어하기 위해서 VGA(308)에 제공된다. 전력 및 이득 계산 블록(302)으로부터의 AGC 신호는 VGA(308)의 이득을 설정하는데 사용된다. AGC 신호는 식(1)으로부터 전력 및 이득 계산 블록(302)에 의해 계산되는 "총 전력"에 기초한다.
회선-교환 시스템에서의 전송 스케줄링은 비례적인 공평성 알고리즘을 수반할 수 있는데, 상기 비례적인 공평성(fair) 알고리즘에서는 각각의 사용자에 대한 우선순위 함수가 정해진다. 비례적인 공평성 알고리즘의 일예가 아래에서 제공된다. 우선순위 함수는 정해진 사용자를 위한 요청된 데이터 속도, 통상적으로 사용자로의 순방향 링크 채널 품질에 대한 함수, 및 사용자를 위한 작업처리량을 고려할 수 있다. 따라서, 작업처리량에 비교되는 높은 요청된 데이터 속도들을 갖는 그러한 사용자들에게 먼저 서비스를 제공함으로써 용량이 균형을 이룬다.
패킷-교환 시스템에서의 전송 스케줄링은, 일실시예에 따르면, 용량을 사용자 지연과 균형을 이룬다. 애플리케이션 흐름은 네트워크를 통해 전송되는 자유로운 독립형 메시지들인 데이터그램들로서 전송된다. 데이터그램 도달, 도달 시간, 및 컨텐트는 일반적으로 보장되지 않는다. 동일한 애플리케이션 흐름과 연관된 데이터그램들은 동일한 사용자에게 상이한 라우트들에 의해서 전송될 수 있다. 데이 터그램들은 수신기에서 리어셈블링된다.
본 명세서에서 제공되는 경우들은 i) 다중 반송파 역방향 링크; 및 ii) 비대칭 모드로서 지칭되는, 다중 반송파 순방향 링크 및 단일 반송파 역방향 링크를 포함한다. 본 특허 출원은 i) 단일 반송파 RL; 및 ii) 다중 반송파 RL 실시예들에 대한 RL 전력 스로틀링 규칙들을 제공한다. 자원들을 절감하고 또한 다른 원격국들(106)로부터 기지국(160)으로의 통신 등과 같은 다른 통신들로 인한 간섭을 감소시키기 위해서 역방향 링크 상의 전력을 스로틀링하는 것이 필요하다. 일실시예에서, 스로틀링은 전력 증폭기(PA)(308) 제약사항들을 충족시키기 위해 전력을 감소시키는 것을 나타내도록 사용된다. 다중 반송파 시스템에서, AN(120)은 어떤 것이 1차 반송파이고 어떤 것이 2차 반송파들인지를 알려주는 트래픽 채널 할당 메시지를 AT(106)에 전송한다.
도 7에 도시된 일실시예에서는, 핸드셋이 AT(106)이다. AT(106)의 전송 회로(264) 내에 위치하는 전력 증폭기(PA)(308)는 너무 큰 RF 전력이 입력되는 경우에는 포화될 수 있다. PA(308)에 입력되는 RF 전력은 PA(308)가 동작 동안에 포화되는 것을 막기에 충분한 헤드룸을 허용하기 위해서 감소될 수 있다.
일실시예에서, 2차 반송파 전력은 1차 반송파를 위한 헤드룸을 허용하기 위해서 스로틀링된다(예컨대, RF 전송 전력이 감소된다). 이 경우에, 파일롯, 오버헤드 및 트래픽 채널 RF 전력 레벨들은 그 AT(106)를 위해 할당된 모든 역방향 링크 반송파들에 걸쳐 합산된다. 그 합은 PA(308)에 대한 최대 허용된 전송 전력보다 작거나 혹은 그와 동일하게 유지된다. 만약 PA(308)에 입력되는 전송 전력들의 총 합이 AT(106) 내에 존재하는 PA(308)의 최대 정격 전력을 초과한다면, 도 8 내지 도 17에 설명된 전력 감소 방법이 각각의 할당 반송파의 여러 채널들에 걸쳐 구현될 수 있다. 만약 충분한 헤드룸이 존재하지 않는다면, 1차 반송파 전력이 또한 스로틀링된다.
다른 실시예들은 i) 다중 반송파 RL을 갖는 다중 반송파 FL 링크 및 ii) 단일 반송파 RL을 갖는 다중 반송파 FL(비대칭 모드)를 포함한다. RL 전력 스로틀링 규칙들은 단일 반송파 및 다중 반송파 규칙들을 포함한다. 아래에 설명될 바와 같이, 다른 반송파들, 2차 및 1차, 및 각 반송파 상의 상이한 채널들이 아래의 내용에서 설명되는 순서 또는 시퀀스에 따라 스로틀링될 수 있다. 전력을 스로틀링할 때 아래에 기재된 시퀀스들을 따르는 이유는 일부 반송파들 또는 채널들이 낮은 값을 갖는 것으로 간주될 수 있고 다른 반송파나 채널보다 먼저 스로틀링될 수 있기 때문이다. 예컨대, 확인응답(ACK)은 절반의 슬롯에서 전송되기 때문에 높은 값을 갖는 것으로 간주될 수 있다. 다른 한편으로는, 데이터 속도 제어(DRC)가 수 개의 슬롯들 동안에 전송됨으로써 가치가 덜 할 수 있다. 따라서, DRC는 ACK보다 먼저 스로틀링될 수 있다. 그러나, DRC는 서비스 중인 섹터 및 속도를 결정할 수 있기 때문에, 임계치보다 큰 성능이 유용할 수 있다. 데이터 소스 제어(DSC)는 서비스 중인 셀을 결정함으로써 임계치보다 큰 성능이 또한 유용하다.
단일 반송파 RL 스로틀 규칙들
단일 반송파 RL 전력 스로틀 규칙들의 경우에(단계 3200), 만약 i) AT의 전 송 전력 레벨(TxTAT)이 그 AT에 대한 최소 전송 전력 레벨(TxTminAT)보다 작거나 그와 동일하고(즉, TxTAT≤TxTminAT)(단계 3202) 또한 ii) AT(106)가 PA 헤드룸이 제한된다면(단계 3204), 전력은 다음의 순서에 따라 스로틀링된다: i) 하나 이상의 오버헤드 채널들(단계 3206) 및 ii) 파일롯 및 데이터 채널들(단계 3210). 도 8은 이 실시예에서 실행되는 단계들을 나타낸다.
도 8
단계(3200)에서는 RL 상의 할당된 반송파들 수가 '1'보다 큰지가 결정된다. 만약 응답이 '아니오'라면, 실행단계(3202)에서는 TxTAT≤TxTminAT인지가 결정된다. 만약 단계(3202)에서의 응답이 '예'라면, 실행단계(3204)에서는 PA 헤드룸이 충분한지가 결정된다. 만약 단계(3204)에서의 응답이 '예'라면, 실행단계(3214)에서는 모든 할당된 반송파들을 통한 현재의 전력 레벨들로 데이터 및 오버헤드 전송들이 계속된다.
만약 단계(3204)에서의 응답이 '아니오'라면, 실행단계(3206)에서는 하나 이상의 오버헤드 채널들이 스로틀링된다. 실행단계(3208)에서는 PA 헤드룸이 충분한지가 결정된다. 만약 단계(3208)에서의 응답이 '예'라면, 실행단계(3209)에서는 모든 할당된 반송파들에 상응하는 RL 반송파 상의 모든 채널들에 대한 현재의 전력 레벨들로 데이터 및 오버헤드 전송들이 계속된다. 만약 단계(3208)에서의 응답이 '아니오'라면, 실행단계(3210)에서는 FL 상의 모든 반송파들에 대한 정보를 전달하는 RL 상의 파일롯 및 데이터 채널들에 대한 전력이 스로틀링된다. 단계(3200)로 돌아간다.
만약 단계(3202)에서의 응답이 '아니오'라면, 실행단계(3212)에서는 PA 헤드룸이 충분한지가 결정된다. 만약 단계(3212)에서의 응답이 '예'라면, 실행단계(3215)에서는 모든 할당된 반송파들을 통한 현재 전력 레벨들로 데이터 및 오버헤드 전송들이 계속된다. 만약 단계(3212)에서의 응답이 '아니오'라면, 실행단계(3217)에서는 TxTAT=TxTminAT이거나 PA 헤드룸이 충분할 때까지 RL 상의 데이터 채널 전력이 스로틀링된다. 단계(3200)로 돌아간다.
일실시예에서는, 단일 반송파 RL 전력 스로틀 규칙들의 경우에, 만약 i) AT(106)의 전송되는 파일롯 채널-대-파일롯 채널 전송 전력 비(TxT2P)가 그 AT(106)에 대한 전송되는 최소 트래픽 채널-대-파일롯 채널 전송 전력 비(TxT2Pmin)보다 작거나 동일하고(즉, TxT2P≤TxT2Pmin) 또한 ii) AT(106)에 PA 헤드룸이 제한된다면, 전력은 다음의 순서에 따라 스로틀링된다: ⅰ) DSC, ⅱ) DRC, ⅲ) ACK, ⅳ) 파일롯, 데이터 및 역방향 속도 표시자(RRI).
DRC, DSC, ACK, RRI, 파일롯 및 데이터(또는 트래픽)가 역방향 링크를 통해 전송되는 채널들이라는 것이 주시된다. DRC, DSC, ACK, RRI 및 파일롯은 오버헤드 채널들이다. 일실시예에서는, 한 순방향 링크 반송파에 대한 정보를 기지국(160)에 제공하는 역방향 링크 상의 한 DSC만이 존재한다. 다른 한편으로는, 1차 및 2차 FL 반송파들에 대한 정보를 기지국(160)에 제공하는 다수의 DRC 및 ACK 채널들이 존재할 수 있다. 또한, AT(106)에 정보를 제공하는 역방향 링크 반송파 상의 한 RRI 및 한 파일롯 채널이 존재할 것이다. FL 반송파들은 ACK 채널, 역방향 전력 채널(RPC) 및 역방향 활성 비트(RAB) 채널과 같은 오버헤드 채널들 및 트래픽(또는 데이터) 채널들을 전달한다는 것이 또한 주시된다. 이러한 오버헤드 채널들은 AT(106)에 정보를 제공한다.
따라서, 역방향 링크 반송 상에서 TxT2P≤TxT2Pmin이고 PA 헤드룸이 충분하지 않은 N=1(단일 반송파 RL 동작 범위, 여기서 N은 역방향 링크 상의 반송파들 수를 나타냄)인 비대칭 모드(그것의 다중 반송파 FL 및 단일 반송파 RL로 인한 그것의 비대칭 모드)의 경우에, RL 전력은 충분한 PA(308) 헤드룸에 이루어질 때까지 다음의 순서에 따라 스로틀링된다: RL 상의 DSC 전력을 디폴트 값까지 스로틀링 다운한다(단계 1). 만약 아직 충분한 PA 헤드룸이 존재하지 않는다면, 다음의 두 상황들 중 하나가 발생할 때까지는 FL 상의 모든 1차 및 2차 반송파들에 대한 정보를 전달하는 역방향 링크 상의 DRC에 대한 DRC 전력을 스로틀링한다(단계 2): i) 충분한 PA 헤드룸이 존재하는 상황 또는 ii) DRC 전력이 스로틀링 다운되는 경우. 만약 아직 충분한 PA 헤드룸이 존재하지 않는다면, 다음의 두 상황들 중 하나가 발생할 때까지는 FL 상의 모든 1차 및 2차 반송파들에 대한 정보를 전달하는 역방향 링크 상의 ACK 채널들에 대한 ACK 전력을 스로틀링한다(단계 3): i) 아직 충분한 PA 헤드룸이 존재하지 않는 경우 또는 ii) ACK 전력이 스로틀링 다운되는(throttling down) 경우. 아직 충분한 PA 헤드룸이 존재하지 않는다면, 충분한 헤드룸이 존재할 때까지 RL 상의 파일롯, 데이터, RRI 및 DSC 채널들 중 하나 이상을 스로틀링한다(단계 4).
도 9 및 도 10에서는, 전력을 스로틀링하는 이러한 방법이 다음의 단계들에 상응한다:
도 9
단계(200)에서는, RL 상의 할당된 반송파들의 수가 '1'보다 큰지가 결정된다. 만약 응답이 '아니오'라면, 실행단계(202)에서 TxT2P≤TxT2Pmin인지가 결정된다. 만약 단계(202)에서의 응답이 '예'라면, 실행단계(204)에서 PA 헤드룸이 충분한지가 결정된다. 만약 단계(204)에서의 응답이 '예'라면, 실행단계(214)에서는 모든 할당된 반송파들에서의 현재 전력 레벨로 데이터 및 오버헤드 전송들이 계속된다.
도 10
만약 단계(204)에서의 응답이 '아니오'라면, 실행단계(205)(도 10에 도시되어 있음)에서 RL 상의 DSC 전력이 디폴트 레벨로 스로틀링된다. 다음으로, 실행단계(205A)에서는 PA 헤드룸이 충분한지가 결정된다. 만약 단계(205A)에서의 응답이 '예'라면, 실행단계(205B)에서는 모든 할당된 반송파들에 상응하는 RL 반송파 상의 모든 채널들에 대한 현재 전력 레벨들로의 데이터 및 오버헤드 전송들이 계속된다. 만약 단계(205A)에서의 응답이 '아니오'라면, 실행단계(206)에서는 FL 상의 모든 반송파들에 대한 정보를 전달하는 RL 상의 DRC들에 대한 전력이 스로틀링된다. 단계(206) 이후에, 실행단계(206A)에서는 PA 헤드룸이 충분한지가 결정된다. 만약 단계(206A)에서의 응답이 '예'라면, 실행단계(206B)에서는 모든 할당된 반송파들을 통한 현재 전력 레벨들로 데이터 및 오버헤드 전송들이 계속된다. 만약 단 계(206A)에서의 응답이 '아니오'라면, 실행단계(208)에서는 FL 상의 모든 반송파들에 대한 정보를 전달하는 RL 상의 ACK 채널들에 대한 전력이 스로틀링된다. 단계(208) 이후에, 단계(208A)에서는 PA 헤드룸이 충분한지가 결정된다. 만약 단계(208A)에서의 응답이 '예'라면, 실행단계(208B)에서는 모든 할당된 반송파들을 통한 현재 전력 레벨들로 데이터 및 오버헤드 전송들이 계속된다. 만약 단계(208A)에서의 응답이 '아니오'라며, 실행단계(210)에서는 RL 반송파 상의 파일롯, 데이터 및 RRI 채널 전력들이 스로틀링된다. 단계(200)로 돌아간다.
도 9
만약 단계(202)에서의 응답이 '아니오'라면, 실행단계(212)(도 9에 도시되어 있음)에서는 PA 헤드룸이 충분한지가 결정된다. 만약 단계(212)에서의 응답이 '예'라면, 실행단계(215)에서는 모든 할당된 반송파들을 통한 현재 전력 레벨들로 데이터 및 오버헤드 전송들이 계속된다. 만약 단계(212)에서의 응답이 '아니오'라면, 실행단계(217)에서는 TxT2P=TxT2Pmin이거나 또는 PA 헤드룸이 충분할 때까지 RL 상의 데이터 채널 전력을 스로틀링시킨다. 단계(200)로 돌아간다.
다중 반송파 RL 스로틀 규칙들
액세스 단말(106)에 할당된 모든 RL 반송파들(N) 상에서 TxTAT≤TxTminAT이고 액세스 단말(106)가 PA 헤드룸이 충분하다면, 다중 반송파 스로틀 규칙들이 적용된다.
다중 반송파 경우(N>1)에는 다음과 같은 두 가지 실시예들이 존재한다: i) AT(106)가 일부 2차 RL 반송파들을 통해 오버헤드 채널들을 전송하는 경우, 및 ii) AT(106)가 1차 역방향 링크 반송파를 통해 모든 오버헤드 채널들을 전송하는 경우. AT(106)가 일부 2차 RL 반송파들을 통해 오버헤드 채널들을 전송하고 또한 모든 "N" 개의 RL 반송파들에 대해서 TxT2P≤TxT2Pmin이고 PA(308) 헤드룸이 충분하지 않은 다중 반송파의 경우(N>1)는, PA(308) 헤드룸이 충분할 때까지 RL 전력이 다음의 순서에 따라 스로틀링된다:
1) 2차 RL 반송파들(RL 트래픽만을 가짐)의 경우에, 상응하는 RL 반송파 상의 파일롯 및 데이터 채널들이 스로틀링된다. 2) 2차 RL 반송파들(오버헤드 채널들 및 RL 트래픽을 가짐)의 경우에, i) 상응하는 RL 반송파 상의 데이터 채널이 스로틀링되고, ii) FL 상의 모든 반송파들에 대한 정보를 전달하는 하나 이상의 오버헤드 채널들이 스로틀링되며, iii) 상응하는 RL 반송파 상의 파일롯 및 데이터 소스 채널들이 스로틀링된다. (i 및 ii의 순서는 바뀔 수 있다.) 3) 1차 RL 반송파의 경우에, ⅰ) FL 상의 모든 반송파들에 대한 정보를 전달하는 오버헤드 채널들 중 하나 이상이 스로틀링되고, ii) 1차 RL 반송파 상의 파일롯 및 데이터 채널들이 스로틀링된다. 도 11에서는, 전력을 스로틀링하는 이러한 방법이 다음의 단계들에 상응한다:
도 11
도 11에서는, 실행단계(3200)에서 RL 상의 할당된 반송파들 수가 '1'보다 큰지가 결정된다. 만약 응답이 '예'라면, 실행단계(3220)에서는 모든 RL 반송파들에 대해 TxTPA≤TxTPAmin인지가 결정된다.
만약 단계(3220)에서의 응답이 '아니오'라면, 실행단계(3221)에서는 PA 헤드룸이 충분한지가 결정된다. 만약 단계(3221)에서의 응답이 '예'라면, 실행단계(3221A)에서는 모든 할당된 반송파들을 통한 현재 전력 레벨들로 데이터 및 오버헤드 전송들이 계속된다. 만약 단계(3221)에서의 응답이 '아니오'라면, 실행단계(3221B)에서는 모든 반송파들에서 TxTPA=TxTPAmin이거나 PA 헤드룸이 충분할 때까지 데이터 채널 전력이 스로틀링된다. 단계(3200)로 돌아간다.
만약 단계(3220)에서의 응답이 '예'라면, 실행단계(3222)에서는 PA 헤드룸이 충분한지가 결정된다. 만약 단계(3222)에서의 응답이 '예'라면, 실행단계(3222A)에는 모든 할당된 반송파들을 통한 현재 전력 레벨들로 데이터 및 오버헤드 전송들이 계속된다. 만약 단계(3222)에서의 응답이 '아니오'라면, 실행단계(3223)에서 모든 오버헤드 채널들이 1차 RL 반송파를 통해 전송되고 있는지가 결정된다.
도 12
만약 단계(3223)에서의 응답이 '아니오'라면, 실행단계(3230)(도 12에 도시되어 있음)에서는, 충분한 PA 헤드룸이 존재하거나 또는 파일롯 및 데이터 채널들에서 스로틀링할 더 이상의 전력이 존재하지 않을 때까지, 단지 트래픽 채널들만을 갖고 오버헤드 채널들을 갖지 않는 2차 RL 반송파들 상의 파일롯 및 데이터 채널들이 스로틀링된다.
실행단계(3230) 이후에, 실행단계(3231)에서는 PA 헤드룸이 충분한지가 결정 된다. 만약 단계(3231)에서의 응답이 '예'라면, 실행단계(3231B)에서는 모든 할당된 반송파들을 통한 현재 전력 레벨로 데이터 및 오버헤드 전송들이 계속된다. 만약 단계(3231)에서의 응답이 '아니오'라면, 실행단계(3231C)에서는 PA 헤드룸이 충분하거나 데이터 채널에 스로틀링할 더 이상의 전력이 없을 때까지 오버헤드 및 RL 트래픽 채널들을 갖는 2차 RL 반송파들 상의 데이터 채널이 스로틀링된다. 실행단계(3231C) 이후에, 실행단계(3231D)에서는 PA 헤드룸이 충분하지가 결정된다. 만약 단계(3231D)에서의 응답이 '예'라면, 실행단계(3231E)에서는 모든 할당된 반송파들을 통한 현재 전력 레벨들로 데이터 및 오버헤드 전송들이 계속된다.
만약 단계(3231D)에서의 응답이 '아니오'라면, 실행단계(3232)에서는 오버헤드 및 트래픽 채널들을 갖는 2차 RL 반송파들에 대해 하나 이상의 오버헤드 채널들에 대한 전력이 스로틀링된다. 실행단계(3232) 이후에, 실행단계(3234)에서는 PA 헤드룸이 충분한지가 결정된다. 만약 단계(3234)에서의 응답이 '예'라면, 실행단계(3234B)에서는 모든 할당된 반송파들을 통한 현재 전류 레벨들로 데이터 및 오버헤드 전송들이 계속된다. 만약 단계(3234)에서의 응답이 '아니오'라면, 실행단계(3236)에서는 오버헤드 및 트래픽 채널들을 갖는 2차 RL 반송파들 상의 파일롯 채널들에 대한 전력이 스로틀링된다.
실행단계(3236) 이후에, 실행단계(3238)에서는 PA 헤드룸이 충분한지가 결정된다. 만약 단계(3238)에서의 응답이 '예'라면, 실행단계(3238B)에서는 모든 할당된 반송파들을 통한 현재 전력 레벨들로 데이터 및 오버헤드 전송들이 계속된다. 만약 단계(3238)에서의 응답이 '아니오'라면, 실행단계(32205)에서는 1차 역방향 링크 반송파 상의 하나 이상의 오버헤드 채널들이 스로틀링된다. 다음으로, 실행단계(32205A)에서는 PA 헤드룸이 충분한지가 결정된다. 만약 단계(32205A)에서의 응답이 '예'라면, 실행단계(32205B)에서는 모든 할당된 반송파들을 통한 현재 전력 레벨들로 데이터 및 오버헤드 전송들이 계속된다. 만약 단계(32205A)에서의 응답이 '아니오'라면, 실행단계(32206)에서는 1차 RL 반송파 상의 파일롯 및 데이터 채널들에 대한 전력이 스로틀링된다. 다음으로, 단계(3200)로 돌아간다.
다중 반송파 역방향 링크 경우(N>1)에는, 만약 모든 오버헤드 채널들을 1차 역방향 링크 반송파를 통해 전송하고 "N"개의 모든 링크 반송파들에 대해서 TxTPA≤TxTPAmin이며 PA 헤드룸이 충분하지 않다면, PA 헤드룸이 충분할 때까지 다음의 순서에 따라 RL 전력이 스로틀링된다:
1) 2차 RL 반송파들의 경우에, 상응하는 RL 반송파 상의 파일롯 및 데이터 채널들이 스로틀링된다. 2) 1차 RL 반송파의 경우에, 하나 이상의 오버헤드 채널들이 스로틀링된다. 3) 1차 RL 반송파의 경우에, 파일롯 및 데이터 채널들이 스로틀링된다.
도 11 및 도 13에서는, 전력을 스로틀링하는 이러한 방법이 다음의 단계들에 상응한다:
도 11
도 11에서는, 실행단계(3200)에서 RL 상의 할당된 반송파들 수가 1보다 큰지가 결정된다. 만약 '예'라면, 실행단계(3220)에서는 모든 RL 반송파들에 대해서 TxTPA≤TxTPAmin인지가 결정된다. 만약 단계(3220)에서의 응답이 '예'라면, 실행단계(3222)에서는 PA 헤드룸이 충분한지가 결정된다. 만약 단계(3222)에서의 응답이 '예'라면, 실행단계(3222A)에서는 모든 할당된 반송파들을 통한 현재 전력 레벨들로 데이터 및 오버헤드 전송들이 계속된다. 만약 단계(3222)에서의 응답이 '아니오'라면, 실행단계(3223)에서는 모든 오버헤드 채널들이 1차 RL 반송파를 통해 전송되고 있는지가 결정된다. 만약 단계(3223)에서의 응답이 '예'라면, 실행단계(3223A)에서는 충분한 PA 헤드룸이 존재하거나 또는 파일롯 및 데이터 채널들에 스로틀링할 더 이상의 전력이 없을 때까지는 어떠한 오버헤드 채널들도 갖지 않는 2차 RL 반송파들 상의 파일롯 및 데이터 채널들이 스로틀링된다.
도 13
다음으로, 실행단계(3223C)(도 13에 도시되어 있음)에서는 PA 헤드룸이 충분한지가 결정된다. 만약 단계(3223C)에서의 응답이 '예'라면, 실행단계(3223D)에서는 모든 할당된 반송파들을 통한 현재 전력 레벨들로 데이터 및 오버헤드 전송들이 계속된다. 만약 단계(3223C)에서의 응답이 '아니오'라면, 실행단계(31205)에서는 1차 RL 상의 하나 이상의 오버헤드 채널들에 대한 전력이 스로틀링된다. 실행단계(31205) 이후에는, 실행단계(31205A)에서 PA 헤드룸이 충분한지가 결정된다. 만약 단계(31205A)에서의 응답이 '예'라면, 실행단계(31205B)에서는 모든 할당된 반송파들을 통한 현재 전력 레벨들로 데이터 및 오버헤드 전송들이 계속된다. 만약 단계(31205A)에서의 응답이 '아니오'라면, 실행단계(31206)에서는 1차 RL 상의 파 일롯 및 데이터 채널들에 대한 전력이 스로틀링된다. 다음으로, 단계(3200)로 돌아간다.
일실시예에서는, 액세스 단말(106)에 할당된 모든 RL 반송파들(N)에서 TxT2P≤TxT2Pmin이고 액세스 단말(106)가 PA 헤드룸이 제한될 때, 다중 반송파 스로틀 규칙들이 적용된다.
다중 반송의 경우(N>1)에 있어서는, AT가 일부 2차 RL 반송파들 상의 DRC 및 ACK 채널들을 전송하고 있는 경우와 또한 "N"개의 모든 반송파들에 대해서 TxT2P≤TxT2Pmin이고 PA 헤드룸(405)이 충분하지 않을 경우, PA 헤드룸(405)이 충분할 때까지 다음의 순서에 따라 RL 전력이 스로틀링된다:
1) (RL 트래픽만을 갖는) 2차 RL 반송파들의 경우에, 상응하는 RL 반송파 상의 파일롯, 데이터 및 RRI 채널들이 스로틀링된다. 2) (DRC, ACK 채널 및 RL 트래픽을 갖는) 2차 RL 반송파들의 경우에, ⅰ)DSC 채널이 디폴트 레벨까지 스로틀링 다운되고, ⅱ)상응하는 RL 반송파 상의 데이터 및 RRI 채널들이 스로틀링되고, ⅲ)FL 상의 모든 반송파들에 대한 정보를 전달하는 상응하는 RL 반송파 상의 DRC들이 스로틀링되고, ⅳ)FL 상의 모든 반송파들에 대한 정보를 전달하는 상응하는 RL 반송파 상의 ACK 채널들이 스로틀링되며, ⅴ)상응하는 RL 반송파 상의 파일롯 및 DSC 채널들이 스로틀링된다. (일실시예에서, 단계들 ⅲ) 및 ⅳ)는 단계 ⅱ) 이전에 올 수 있다.) 3)1차 RL 반송파의 경우에, DC 채널은 디폴트 값까지 스로틀링 다운되고, FL 상의 모든 반송파에 대한 정보를 전달하는 1차 RL 반송파 상의 DRC 채널에 대한 전력이 스로틀링되고, FL 상의 모든 반송파에 대한 정보를 전달하는 1차 RL 반송파 상의 ACK 채널에 대한 전력이 스로틀링되며, 1차 RL 반송파 상의 파일롯, 데이터 및 RRI 채널들이 스로틀링된다. 도 9, 도 15, 도 14 및 도 16에서는, 전력을 스로틀링하는 이러한 방법이 다음의 단계들에 상응한다:
도 9
도 9에서는, 실행단계(200)에서 RL 상의 할당된 반송파들 수가 '1'보다 큰지가 결정된다. 만약 응답이 '예'라면, 실행단계(220)에서는 모든 RL 반송파들에 대해 TxT2P≤TxT2Pmin인지가 결정된다.
도 14
만약 단계(220)에서의 응답이 '아니오'라면, 실행단계(221)(도 14에 도시되어 있음)에서는 PA 헤드룸이 충분한지가 결정된다. 만약 단계(221)에서의 응답이 '예'라면, 실행단계(221A)에서는 모든 할당된 반송파들을 통한 현재 전력 레벨들로 데이터 및 오버헤드 전송들이 계속된다. 만약 단계(221)에서의 응답이 '아니오'라면, 실행단계(221B)에서는 모든 반송파들에서 TxT2P=TxT2Pmin이거나 또는 PA 헤드룸이 충분할 때까지 데이터 채널 전력이 스로틀링된다. 다음으로, 단계(200)로 돌아간다.
도 9
만약 단계(220)에서의 응답이 '예'라면, 실행단계(222)에서는 PA 헤드룸이 충분한지가 결정된다. 만약 단계(222)에서의 응답이 '예'라면, 실행단계(222A)에서는 모든 할당된 반송파들을 통한 현재 전력 레벨들로 데이터 및 오버헤드 전송들이 계속된다. 만약 단계(222)에서의 응답이 '아니오'라면, 실행단계(223)에서는 1 차 RL 반송파를 통해 모든 DRC 및 ACK가 전송되고 있는지가 결정된다.
도 15
만약 단계(223)에서의 응답이 '아니오'라면, 실행단계(230)(도 15에 도시되어 있음)에서는, PA 헤드룸이 충분히 존재하거나 또는 파일롯, 데이터 및 RRI 채널들에 스로틀링할 더 이상의 전력이 없을 때까지, 단지 트래픽 채널들만을 갖고 어떠한 DRC 또는 ACK 채널들도 갖지 않는 2차 RL 반송파들 상의 파일롯, 데이터 및 RRI 채널들이 스로틀링된다. 실행단계(230) 이후에는, 실행단계(231)에서 PA 헤드룸이 충분한지가 결정된다. 만약 단계(231)에서의 응답이 '예'라면, 실행단계(231B)에서는 모든 할당된 반송파들을 통한 현재 전력 레벨들로 데이터 및 오버헤드 전송들이 계속된다. 만약 단계(231)에서의 응답이 '아니오'라면, 실행단계(231A)에서는 상응하는 2차 RL 반송파들 상의 DSC 채널들이 디폴트 레벨까지 스로틀링 다운된다. 다음으로, 실행단계(231AF)에서는 PA 헤드룸이 충분한지가 결정된다. 만약 단계(231AF)에서의 응답이 '예'라면, 실행단계(231AG)에서는 모든 할당된 반송파들을 통한 현재 전력 레벨로 데이터 및 오버헤드 전송들이 계속된다.
만약 단계(231AF)에서의 응답이 '아니오'라면, 실행단계(231C)에서는, PA 헤드룸이 충분히 존재하거나 또는 데이터 및 RRI 채널들에 스로틀링할 더 이상의 전력이 없을 때까지, DRC, ACK 및 RL 트래픽 채널들을 갖는 2차 RL 반송파들 상의 데이터 및 RRI 채널들이 스로틀링된다. 실행단계(231C) 이후에는, 실행단계(231D)에서 PA 헤드룸이 충분한지가 결정된다. 만약 단계(231D)에서의 응답이 '예'라면, 실행단계(231E)에서는 모든 할당된 반송파들을 통한 현재 전력 레벨들로 데이터 및 오버헤드 전송들이 계속된다.
만약 단계(231D)에서의 응답이 '아니오'라면, 실행단계(232)에서는 모든 2차 RL 반송파들 상의 DRC 채널들에 대한 전력이 스로틀링된다. 실행단계(232) 이후에는 단계(234)에서 PA 헤드룸이 충분한지가 결정된다. 단계(234)에서 응답이 '예'라면, 실행단계(234B)에서 모든 할당된 반송파들을 통한 현재 전력 레벨들로 데이터 및 오버헤드 전송들이 계속된다. 만약 단계(234)에서의 응답이 '아니오'라면, 실행단계(236)에서는 모든 2차 RL 반송파들 상의 ACK 채널들에 대한 전력이 스로틀링된다. 실행단계(236) 이후에는, 실행단계(238)에서 PA 헤드룸이 충분한지가 결정된다. 만약 단계(238)에서의 응답이 '예'라면, 실행단계(238B)에서는 모든 할당된 반송파들을 통한 현재 전력 레벨들로 데이터 및 오버헤드 전송들이 계속된다. 만약 단계(238)에서의 응답이 '아니오'라면, 실행단계(240)에서는 상응하는 2차 RL 반송파들 상의 파일롯 및 DSC 채널들에 대한 전력이 스로틀링된다. 실행단계(240) 이후에는, 실행단계(242)에서 PA 헤드룸이 충분한지가 결정된다. 만약 단계(242)에서의 응답이 '예'라면, 실행단계(242B)에서는 모든 할당된 반송파들을 통한 현재 전력 레벨들로 데이터 및 오버헤드 전송들이 계속된다.
도 16
만약 단계(242)에서의 응답이 '아니오'라면, 실행단계(2205)(도 16에 도시되어 있음)에서는 1차 역방향 링크 반송파 상의 DSC 채널 전력이 디폴트 레벨까지 스로틀링된다. 다음으로, 실행단계(2205A)에서는 PA 헤드룸이 충분한지가 결정된다. 만약 단계(2205A)에서의 응답이 '예'라면, 실행단계(2205B)에서는 모든 할당된 반송파들을 통한 현재 전력 레벨들로 데이터 및 오버헤드 전송들이 계속된다. 만약 단계(2205A)에서의 응답이 '아니오'라면, 실행단계(2206)에서는 FL 상의 모든 반송파들에 대한 정보를 전달하는 1차 RL 상의 DRC들에 대한 전력이 스로틀링된다. 실행단계(2206) 이후에는, 실행단계(2206A)에서 PA 헤드룸이 충분한지가 결정된다. 만약 단계(2206A)에서의 응답이 '예'라면, 실행단계(2206B)에서는 모든 할당된 반송파들을 통한 현재 전력 레벨들로 데이터 및 오버헤드 전송들이 계속된다. 만약 단계(2206A)에서의 응답이 '아니오'라면, 실행단계(2208)에서는 FL 상의 모든 반송파들에 대한 정보를 전달하는 1차 RL 상의 ACK 채널들에 대한 전력이 스로틀링된다. 실행단계(2208) 이후에는, 실행단계(2208A)에서 PA 헤드룸이 충분한지가 결정된다. 만약 단계(2208A)에서의 응답이 '예'라면, 실행단계(2208B)에서는 모든 할당된 반송파들을 통한 현재 전력 레벨들로 데이터 및 오버헤드 전송들이 계속된다. 만약 단계(2208A)에서의 응답이 '아니오'라면, 실행단계(2210)에서는 1차 RL 반송파 상의 파일롯, 데이터, RRI 및 DSC 채널 전력들이 스로틀링된다.
다중 반송파 역방향 링크 경우(N>1)에 있어서는, 만약 1차 역방향 링크 반송파 상의 모든 DRC 및 ACK 채널들이 전송되고 또한 "N"개의 모든 역방향 링크 반송파들의 경우에 TxT2P≤TxT2Pmin이고 PA 헤드룸이 충분하지 않다면, PA 헤드룸이 충분할 때까지 다음의 순서에 따라 RL 전력이 스로틀링된다.
1) 2차 RL 반송파들의 경우에, 상응하는 RL 반송파 상의 파일롯, 데이터, 및 RRI 채널들이 스로틀링된다. 2) 1차 RL 반송파의 경우에, DSC가 디폴트 레벨까지 스로틀링 다운된다. FL 상의 모든 반송파들에 대한 정보를 전달하는 1차 RL 상의 DRC들에 대한 전력이 스로틀링된다. FL 상의 모든 반송파들에 대한 정보를 전달하는 1차 RL 반송파 상의 ACK 채널들에 대한 전력이 스로틀링된다. 1차 RL 반송파 상의 파일롯, 데이터, RRI 및 DSC 채널들이 스로틀링된다.
도 9 및 도 17에는, 전력을 스로틀링하는 이러한 방법이 다음의 단계들에 상응한다.
도 9
도 9에서는, 실행단계(200)에서 RL 상의 할당된 반송파들 수가 1보다 큰지가 결정된다. 만약 '예'라면, 실행단계(220)에서는 모든 RL 반송파들에 대해 TxT2P≤TxT2Pmin인지가 결정된다. 만약 단계(220)에서의 응답이 '예'라면, 실행단계(222)에서는 PA 헤드룸이 충분한지가 결정된다. 만약 단계(222)에서의 응답이 '예'라면, 실행단계(222A)에서는 모든 할당된 반송파들을 통한 현재 전력 레벨들로 데이터 및 오버헤드 전송들이 계속된다. 만약 단계(222)에서의 응답이 '아니오'라면, 실행단계(223)에서는 1차 RL 반송파를 통해 모든 DRC 및 ACK가 전송되고 있는지가 결정된다. 만약 단계(223)에서의 응답이 '예'라면, 실행단계(223A)에서는, PA 헤드룸이 충분히 존재하거나 또는 파일롯, 데이터 및 RRI 채널들에 스로틀링할 더 이상의 전력이 없을 때까지, 2차 RL 반송파들 상의 파일롯, 데이터 및 RRI 채널들이 스로틀링된다.
도 17
다음으로, 실행단계(223C)(도 17에 도시되어 있음)에서는 PA 헤드룸이 충분한지가 결정된다. 만약 단계(223C)에서의 응답이 '예'라면, 단계(223D)에서는 모든 할당된 반송파들을 통한 현재 전력 레벨들로 데이터 및 오버헤드 전송들이 계속 된다. 만약 단계(223C)에서의 응답이 '아니오'라면, 실행단계(1205)에서는 DSC 전력이 디폴트 레벨로 스로틀링된다.
다음으로, 실행단계(1205A)에서는 PA 헤드룸이 충분한지가 결정된다. 만약 단계(1205A)에서의 응답이 '예'라면, 실행단계(1205B)에서는 모든 할당된 반송파들을 통한 현재 전력 레벨들로 데이터 및 오버헤드 전송들이 계속된다. 만약 단계(1205A)에서의 응답이 '아니오'라면, 실행단계(1206)에서는 FL 상의 모든 반송파들에 대한 정보를 전달하는 1차 RL 상의 DRC들에 대한 전력이 스로틀링된다. 실행단계(1206) 이후에는, 실행단계(1206A)에서 PA 헤드룸이 충분한지가 결정된다. 만약 단계(1206A)에서의 응답이 '예'라면, 단계(1206B)에서는 모든 할당된 반송파들을 통한 현재 전력 레벨들로 데이터 및 오버헤드 전송들이 계속된다. 단계(1208A)에서의 응답이 '예'라면, 실행단계(1208B)에서는 모든 할당된 반송파들에서의 현재 전력 레벨들로의 데이터 및 오버헤드 전송들이 계속된다. 만약 단계(1206A)에서의 응답이 '아니오'라면, 실행단계(1208)에서는 FL 상의 모든 반송파들에 대한 정보를 전달하는 1차 RL 상의 ACK 채널에 대한 전력이 스로틀링된다. 실행단계(1208) 이후에는, 실행단계(1208B)에서 모든 할당된 반송파들을 통한 현재 전력 레벨들로 데이터 및 오버헤드 전송들이 계속된다. 만약 단계(1208A)에서의 응답이 '아니오'라면, 실행단계(1210)에서는 1차 RL 반송파 상의 파일롯, 데이터, RRI 및 DSC 채널 전력들이 스로틀링된다. 다음으로, 단계(200)로 돌아간다.
도 7은 본 특허 출원에 따른 AT(106)의 실시예를 나타내고 있는데, 상기 AT(106)는 전송 회로(264)(PA(308)를 포함함), 수신 회로(8408), 스로틀 제어부(306), 디코드 처리 유닛(258), 처리 유닛(302), DTX 제어 유닛(8404), RRI 제어 유닛(8406), DRC 제어 유닛(8412) 및 메모리(8416)를 포함한다. 스로틀 제어 유닛(306)은 위에 설명된 바와 같은 적어도 한 세트의 스로틀 규칙들을 구현한다. 스로틀 규칙들은 RL 상의 전송 전력을 제어하기 위한 수단 및 방법들을 제공한다. 도 8 내지 도 17 및 도 19 내지 도 28에 도시된 단계들은 메모리(8416) 내에 위치하는 소프트웨어 또는 펌웨어(42)로서 위치되는 명령들로서 저장될 수 있다. 이러한 명령들은 처리 유닛(302)에 의해서 실행될 수 있다.
다른 실시예에서는, 위에서 설명되고 도 8 내지 도 17에 도시된 위의 RL 전력 스로틀링 규칙들이 트래픽 채널들(즉, 음성 및 데이터), 파일롯 및 오버헤드 채널들을 포함하는 릴리즈 6과 같은 WCDMA 시스템에 사용될 수 있다. 업링크(WCDMA의 역방향 링크 버전) 채널들은 DPCH(dedicated physical channel), PRACH(physicl random access channel), DCH(dedicated channel), RACH(random access channel), DCCH(dedicated control channel), 및 CCCH(common control channel)를 포함할 수 있다. DPCH는 사용자 데이터를 전달하는 DPDCH(dedicated physical data channel) 및 물리 층 제어 정보(파일롯 데이터, TFCI 및 TPC)를 전달하는 DPCCH(dedicated physical control channel)을 포함한다. 도 18은 해당 분야에 공지되어 있는 WCDMA 프로토콜 구조의 예이다.
위에 설명된 도 7 내지 도 17의 방법들 및 장치들은 도 19 내지 도 28에 도시된 상응하는 수단 및 기능 블록들에 의해서 수행된다.
당업자들이라면 정보 및 신호들이 여러 다른 기술들 및 기법들 중 임의의 기술 및 기법을 사용하여 표현될 수 있다는 것을 알 것이다. 예컨대, 위의 설명에 걸쳐 참조되어질 수 있는 데이터, 명령들, 코멘드들, 정보, 신호들, 비트들, 심볼 들, 및 칩들은 전압들, 전류들, 전자기 파들, 자기 필드들 및 입자들, 광학 필드들 또는 입자들, 또는 그것들의 임의의 결합에 의해서 표현될 수 있다.
당업자라면, 본 명세서에 설명된 실시예들과 연관되어 기술된 여러 예시적인 논리 블록들, 모듈들, 회로들, 및 알고리즘 단계들이 전자 하드웨어, 컴퓨터 소프트웨어, 또는 그 둘의 결합으로서 구현될 수 있다는 것을 또한 알 것이다. 하드웨어 및 소프트웨어의 이러한 상호교환성을 명확히 설명하기 위해서, 여러 도시적인 성분들, 블록들, 모듈들, 회로들, 및 단계들이 그들의 기능과 관련해서 일반적으로 위에 설명되었다. 이러한 기능이 하드웨어 또는 소프트웨어로 구현되는지 여부는 전체적인 시스템에 부여되는 특정 애플리케이션 및 설계 제약들에 따라 좌우된다. 숙련된 기술자들은 각각의 특정 애플리케이션에 대해 가변적인 방법들을 통해 설명된 기능을 구현할 수 있지만, 이러한 구현 결정들은 본 발명의 범위로부터 벗어나는 것으로서 해석되지 않아야 한다.
본 명세서에 설명된 실시예들과 연관되어 기술된 여러 도시적인 논리 블록들, 모듈들, 및 회로들은 범용 프로세서, DSP(digital signal processor), ASIC(application specific integrated circuit), FPGA(field programmable gate array) 또는 다른 프로그램가능 로직 장치, 이산 게이트 또는 트랜지스터 로직, 이산 하드웨어 성분들, 또는 본 명세서에 설명된 기능들을 수행하도록 설계된 그것들의 임의의 결합을 통해서 구현되거나 수행될 수 있다. 범용 프로세서는 마이크로프로세서일 수 있지만, 대안적으로는, 상기 프로세서는 임의의 종래 프로세서, 제어기, 마이크로제어기, 또는 상태 머신일 수 있다. 프로세서는 또한 예컨대 DSP와 마이크로프로세서의 결합과 같은 컴퓨팅 장치들의 결합, 다수의 마이크로프로세서들, DSP 코어와 연관된 하나 이상의 마이크로프로세서들, 또는 임의의 다른 이러한 구성으로서 구현될 수 있다.
본 명세서에 기재된 실시예들과 관련하여 설명된 방법 또는 알고리즘의 단계들은 하드웨어, 프로세서에 의해 실행되는 소프트웨어 모듈, 또는 그들의 결합을 통해 직접 구현될 수 있다. 소프트웨어 모듈은 RAM(random access memory), 플래시 메모리, ROM(read only memory), EPROM(electrically programmable ROM), EEPROM(electrically erasable programmable ROM), 레지스터들, 하드디스크, 제거가능 디스크, CD-ROM, 또는 해당 분야에 공지되어 있는 임의의 다른 형태의 저장 매체에 존재할 수 있다. 예시적인 저장 매체는 프로세서가 저장매체로부터 정보를 판독하고 그 정보를 상기 저장매체에 기록할 수 있도록 상기 프로세서에 연결된다. 대안적으로, 저장 매체는 프로세서에 통합될 수 있다. 프로세서 및 저장 매체는 ASIC 내에 존재할 수 있다. ASIC은 사용자 단말기에 존재할 수 있다. 대안적으로, 프로세서 및 저장 매체는 사용자 단말기 내에서 이산적인 성분들로서 존재할 수 있다.
기재된 실시예들에 대한 앞선 설명은 당업자가 본 발명을 구현하거나 사용할 수 있을 정도로 제공되었다. 이러한 실시예들에 대한 여러 변경들이 당업자에게는 쉽게 자명할 것이며, 여기서 정의된 일반 원리들은 본 발명의 사상 및 범위로부터 벗어나지 않고 다른 실시예들에 적용될 수 있다. 따라서, 본 발명은 본 명세서에 제시된 실시예들로 제한되도록 의도되지 않고, 다음의 청구범위에 의해 정해지는 원리들 및 새로운 특징들에 따른 가장 넓은 범위가 제공된다.

Claims (51)

  1. 처리 유닛;
    상기 처리 유닛에 동작가능하게 연결되는 메모리;
    상기 처리 유닛에 동작가능하게 연결되는 수신 회로;
    단일 반송파 및 다중 반송파 동작들 양쪽 모두에서 사용되는 전력 증폭기를 구비한 전송 회로 ― 상기 전송 회로는 상기 처리 유닛에 동작가능하게 연결됨 ―; 및
    상기 전력 증폭기에 동작가능하게 연결되는 스로틀 제어 유닛(throttle control unit)을 포함하고,
    상기 처리 유닛은, 상기 전력 증폭기를 위한 충분한 헤드룸(headroom)을 제공하기 위해서 전력을 스로틀링하게 하는 명령을 포함하는, 상기 메모리에 저장된 명령들을 실행하도록 적응되고,
    전력 증폭기를 위한 충분한 헤드룸을 제공하기 위해서 전력을 스로틀링하게 하는 상기 명령들은 역방향 링크에 대한 전력을 스로틀링하게 하는 명령들을 더 포함하고,
    상기 역방향 링크에 대한 전력을 스로틀링하게 하는 명령들은 충분한 전력 증폭기 헤드룸이 존재하거나 또는 다수의 오버헤드 채널들이 스로틀링 다운(throttling down)될 때까지 하나 이상의 오버헤드 채널들을 스로틀링하게 하는 명령을 포함하는,
    액세스 단말.
  2. 삭제
  3. 제 1항에 있어서,
    상기 역방향 링크에 대한 전력을 스로틀링하게 하는 명령들 ― 상기 역방향 링크는 단일 반송파를 가짐 ― 은,
    충분한 전력 증폭기 헤드룸이 존재하거나 또는 적어도 하나의 데이터 속도 제어 채널 전력이 스로틀링 다운될 때까지 역방향 링크 반송파 상의 적어도 한 오버헤드 채널에 대한 전력을 스로틀링하게 하는 명령; 및
    충분한 헤드룸이 존재할 때까지 파일롯 및 데이터 채널 전력들 중 하나 이상을 스로틀링하게 하는 명령을 포함하는,
    액세스 단말.
  4. 제 1항에 있어서,
    단일 반송파를 갖는 상기 역방향 링크에 대한 전력을 스로틀링하게 하는 명령들을 더 포함하고,
    상기 역방향 링크에 대한 전력을 스로틀링하게 하는 명령들은,
    데이터 소스 제어 채널 전력을 디폴트 레벨까지 스로틀링 다운하게 하는 명령;
    충분한 전력 증폭기 헤드룸이 존재하거나 또는 적어도 하나의 데이터 속도 제어 채널 전력이 스로틀링 다운될 때까지 역방향 링크 반송파 상의 적어도 한 데이터 속도 제어 채널에 대한 전력을 스로틀링하게 하는 명령;
    충분한 전력 증폭기 헤드룸이 존재하거나 또는 적어도 하나의 확인응답 채널 전력이 스로틀링 다운될 때까지 역방향 링크 반송파 상의 적어도 한 확인응답 채널에 대한 전력을 스로틀링하게 하는 명령; 및
    충분한 헤드룸이 존재할 때까지 파일롯, 데이터, 역방향 속도 표시자 및 데이터 소스 제어 채널 전력들 중 하나 이상을 스로틀링하게 하는 명령을 포함하는,
    액세스 단말.
  5. 제 1항에 있어서,
    상기 역방향 링크에 대한 전력을 스로틀링하게 하는 명령들 ― 상기 역방향 링크는 다중 반송파들을 가짐 ― 은,
    적어도 하나의 2차 역방향 링크 반송파의 전력을 스로틀링하게 하는 명령; 및
    1차 역방향 링크 반송파의 전력을 스로틀링하게 하는 명령을 포함하는,
    액세스 단말.
  6. 제 1항에 있어서,
    상기 하나 이상의 오버헤드 채널들은 데이터 소스 제어 채널, 데이터 속도 제어 채널, 확인응답 채널, 파일롯 채널 및 역방향 속도 표시자 채널 중 하나 이상을 포함하는,
    액세스 단말.
  7. 제 1항에 있어서,
    적어도 하나의 트래픽 채널을 스로틀링하게 하는 명령을 더 포함하는,
    액세스 단말.
  8. 제 1항에 있어서,
    적어도 하나의 파일롯 채널을 스로틀링하게 하는 명령을 더 포함하는,
    액세스 단말.
  9. 제 1항에 있어서,
    적어도 하나의 트래픽 채널 및 적어도 하나의 파일롯 채널을 스로틀링하게 하는 명령을 더 포함하는,
    액세스 단말.
  10. 제 5항에 있어서,
    상기 적어도 하나의 2차 역방향 링크 반송파의 전력을 스로틀링하게 하는 명령은 파일롯, 데이터, 및 역방향 속도 표시자 채널 전력들 중 하나 이상을 스로틀링하게 하는 명령을 포함하는,
    액세스 단말.
  11. 제 5항에 있어서,
    전력 증폭기를 위한 충분한 헤드룸을 제공하기 위해서 전력을 스로틀링하게 하는 상기 명령들은 1차 역방향 링크 반송파의 전력을 스로틀링하기 이전에 적어도 하나의 2차 역방향 링크 반송파의 전력을 스로틀링하게 하는 명령을 더 포함하고,
    상기 적어도 하나의 2차 역방향 링크 반송파의 전력을 스로틀링하게 하는 명령은 파일롯, 데이터, 및 역방향 속도 표시자 채널 전력들 중 하나 이상을 스로틀링함으로써 전력을 스로틀링하게 하는 명령을 포함하고,
    1차 역방향 링크 반송파의 전력을 스로틀링하게 하는 명령은,
    데이터 소스 제어 채널 전력을 디폴트 레벨까지 스로틀링 다운하고;
    충분한 전력 증폭기 헤드룸이 존재하거나 또는 적어도 하나의 데이터 속도 제어 채널 전력이 스로틀링 다운될 때까지 역방향 링크 반송파 상의 적어도 한 데이터 속도 제어 채널에 대한 전력을 스로틀링하고;
    충분한 전력 증폭기 헤드룸이 존재하거나 또는 적어도 하나의 확인응답 채널 전력이 스로틀링 다운될 때까지 역방향 링크 반송파 상의 적어도 한 확인응답 채널에 대한 전력을 스로틀링하며;
    충분한 헤드룸이 존재할 때까지 파일롯, 데이터, 역방향 속도 표시자 및 데이터 소스 제어 채널 전력들 중 하나 이상을 스로틀링하는 순서에 따라 전력을 스로틀링하게 하는 명령을 포함하는,
    액세스 단말.
  12. 제 5항에 있어서,
    상기 적어도 하나의 2차 역방향 링크 반송파의 전력을 스로틀링하게 하는 명령은 파일롯 및 데이터 채널 전력들 중 하나 이상을 스로틀링하게 하는 명령을 포함하는,
    액세스 단말.
  13. 제 5항에 있어서,
    상기 적어도 하나의 2차 역방향 링크 반송파의 전력을 스로틀링하게 하는 명령은 파일롯 및 데이터 채널 전력들 중 하나 이상을 스로틀링하게 하는 명령을 포함하고,
    상기 1차 역방향 링크 반송파의 전력을 스로트링하게 하는 명령은,
    충분한 전력 증폭기 헤드룸이 존재하거나 또는 적어도 하나의 데이터 속도 제어 채널 전력이 스로틀링 다운될 때까지 1차 역방향 링크 반송파 상의 적어도 한 오버헤드 채널에 대한 전력을 스로틀링하게 하는 명령; 및
    충분한 헤드룸이 존재할 때까지 파일롯 및 데이터 채널 전력들 중 하나 이상을 스로틀링하게 하는 명령을 포함하는,
    액세스 단말.
  14. 제 5항에 있어서,
    상기 적어도 하나의 2차 역방향 링크 반송파의 전력을 스로틀링하게 하는 명령은,
    제 1의 2차 반송파 상의 파일롯, 데이터, 및 역방향 속도 표시자 채널 전력들 중 하나 이상을 스로틀링하게 하는 명령;
    데이터 소스 제어를 위한 전력을 제 2의 2차 반송파 상의 디폴트 레벨까지 스로틀링 다운하게 하는 명령;
    충분한 전력 증폭기 헤드룸이 존재하거나 또는 데이터 및 역방향 속도 표시자 채널 전력들이 스로틀링 다운될 때까지 제 2의 2차 반송파 상의 데이터 및 역방향 속도 표시자 채널 전력들 중 하나 이상에 대한 전력을 스로틀링하게 하는 명령;
    충분한 전력 증폭기 헤드룸이 존재하거나 또는 적어도 하나의 데이터 속도 제어 채널 전력이 스로틀링 다운될 때까지 제 2의 2차 반송파 상의 적어도 한 데이터 속도 제어 채널에 대한 전력을 스로틀링하게 하는 명령;
    충분한 전력 증폭기 헤드룸이 존재하거나 또는 확인응답 채널 전력이 스로틀링 다운될 때까지 제 2의 2차 반송파 상의 적어도 한 확인응답 채널에 대한 전력을 스로틀링하게 하는 명령; 및
    충분한 전력 증폭기 헤드룸이 존재하거나 또는 적어도 하나의 파일롯 및 데이터 소스 제어 채널 전력들이 스로틀링 다운될 때까지 제 2의 2차 반송파 상의 적어도 한 파일롯 채널 및 데이터 소스 제어 채널에 대한 전력을 스로틀링하게 하는 명령을 포함하는,
    액세스 단말.
  15. 제 5항에 있어서,
    전력 증폭기를 위한 충분한 헤드룸을 제공하기 위해서 전력을 스로틀링하게 하는 상기 명령들은 1차 역방향 링크 반송파의 전력을 스로틀링하기 이전에 적어도 하나의 2차 역방향 링크 반송파의 전력을 스로틀링하게 하는 명령을 포함하고,
    상기 적어도 하나의 2차 역방향 링크 반송파의 전력을 스로틀링하게 하는 명령은,
    제 1의 2차 반송파 상의 파일롯, 데이터, 및 역방향 속도 표시자 채널 전력들 중 하나 이상을 스로틀링하고;
    제 2의 2차 반송파 상의 데이터 소스 채널에 대한 전력을 스로틀링하고;
    제 2의 2차 반송파 상의 데이터 및 역방향 속도 표시자 채널 전력들 중 하나 이상에 대한 전력을 스로틀링하고;
    제 2의 2차 반송파 상의 적어도 한 데이터 속도 제어 채널에 대한 전력을 스로틀링하고;
    제 2의 2차 반송파 상의 적어도 한 확인응답 채널에 대한 전력을 스로틀링하며;
    제 2의 2차 반송파 상의 적어도 한 파일롯 채널 및 데이터 소스 채널에 대한 전력을 스로틀링하는 순서에 따라 전력을 스로틀링하게 하는 명령을 포함하고,
    상기 1차 역방향 링크 반송파의 전력을 스로틀링하게 하는 명령은,
    데이터 소스 제어 채널 전력을 디폴트 레벨까지 스로틀링 다운하고;
    충분한 전력 증폭기 헤드룸이 존재하거나 또는 적어도 하나의 데이터 속도 제어 채널 전력이 스로틀링 다운될 때까지 1차 역방향 링크 반송파 상의 적어도 한 데이터 속도 제어 채널에 대한 전력을 스로틀링하고;
    충분한 전력 증폭기 헤드룸이 존재하거나 또는 적어도 하나의 확인응답 채널 전력이 스로틀링 다운될 때까지 1차 역방향 링크 반송파 상의 적어도 한 확인응답 채널에 대한 전력을 스로틀링하며;
    충분한 헤드룸이 존재할 때까지 파일롯, 데이터, 역방향 속도 표시자 및 데이터 소스 제어 채널 전력들 중 하나 이상을 스로틀링하는 순서에 따라 전력을 스로틀링하게 하는 명령을 포함하는,
    액세스 단말.
  16. 제 5항에 있어서,
    상기 적어도 하나의 2차 역방향 링크 반송파의 전력을 스로틀링하게 하는 명령은,
    제 1의 2차 반송파 상의 하나 이상의 파일롯 및 데이터 채널 전력들을 스로틀링하게 하는 명령;
    제 2의 2차 반송파 상의 하나 이상의 데이터 채널 전력들에 대한 전력을 스로틀링하게 하는 명령; 및
    제 2의 2차 반송파 상의 적어도 한 오버헤드 채널에 대한 전력을 스로틀링하게 하는 명령을 포함하는,
    액세스 단말.
  17. 제 5항에 있어서,
    상기 적어도 하나의 2차 역방향 링크 반송파의 전력을 스로틀링하게 하는 명령은,
    제 1의 2차 반송파 상의 하나 이상의 파일롯 및 데이터 채널 전력들을 스로틀링하게 하는 명령;
    제 2의 2차 반송파 상의 데이터 채널 전력들 중 하나 이상에 대한 전력을 스로틀링하게 하는 명령; 및
    제 2의 2차 반송파 상의 적어도 한 오버헤드 채널에 대한 전력을 스로틀링하게 하는 명령을 포함하고,
    상기 1차 역방향 링크 반송파의 전력을 스로틀링하게 하는 명령은,
    충분한 전력 증폭기 헤드룸이 존재하거나 또는 적어도 하나의 데이터 속도 제어 채널 전력이 스로틀링 다운될 때까지 1차 역방향 링크 반송파 상의 적어도 한 오버헤드 채널에 대한 전력을 스로틀링하게 하는 명령; 및
    충분한 헤드룸이 존재할 때까지 파일롯 및 데이터 채널 전력들 중 하나 이상을 스로틀링하게 하는 명령을 포함하는,
    액세스 단말.
  18. 역방향 링크에 대한 전력을 스로틀링하기 위한 장치로서,
    전력 증폭기를 위한 충분한 헤드룸을 제공하기 위해서 전력을 스로틀링하기 위한 수단; 및
    충분한 전력 증폭기 헤드룸이 존재하거나 또는 다수의 오버헤드 채널들이 스로틀링 다운될 때까지 하나 이상의 오버헤드 채널들을 스로틀링하기 위한 수단을 포함하는
    역방향 링크에 대한 전력을 스로틀링하기 위한 장치.
  19. 삭제
  20. 제 18항에 있어서,
    상기 역방향 링크는 단일 반송파를 가지고,
    상기 장치는,
    충분한 전력 증폭기 헤드룸이 존재하거나 또는 적어도 하나의 데이터 속도 제어 채널 전력이 스로틀링 다운될 때까지 역방향 링크 반송파 상의 적어도 한 오버헤드 채널에 대한 전력을 스로틀링하기 위한 수단; 및
    충분한 헤드룸이 존재할 때까지 파일롯 및 데이터 채널 전력들 중 하나 이상을 스로틀링하기 위한 수단을 포함하는,
    역방향 링크에 대한 전력을 스로틀링하기 위한 장치.
  21. 제 18항에 있어서,
    상기 역방향 링크는 단일 반송파를 가지고,
    상기 장치는,
    데이터 소스 제어 채널 전력을 디폴트 레벨까지 스로틀링 다운하기 위한 수단;
    충분한 전력 증폭기 헤드룸이 존재하거나 또는 적어도 하나의 데이터 속도 제어 채널 전력이 스로틀링 다운될 때까지 역방향 링크 반송파 상의 적어도 한 데이터 속도 제어 채널에 대한 전력을 스로틀링하기 위한 수단;
    충분한 전력 증폭기 헤드룸이 존재하거나 또는 적어도 하나의 확인응답 채널 전력이 스로틀링 다운될 때까지 역방향 링크 반송파 상의 적어도 한 확인응답 채널에 대한 전력을 스로틀링하기 위한 수단; 및
    충분한 헤드룸이 존재할 때까지 파일롯, 데이터, 역방향 속도 표시자 및 데이터 소스 제어 채널 전력들 중 하나 이상을 스로틀링하기 위한 수단을 포함하고, 상기 수단들의 순서에 따라 역방향 링크에 대한 전력을 스로틀링하는,
    역방향 링크에 대한 전력을 스로틀링하기 위한 장치.
  22. 제 18항에 있어서,
    상기 역방향 링크는 다중 반송파들을 가지고,
    상기 장치는,
    적어도 하나의 2차 역방향 링크 반송파의 전력을 스로틀링하기 위한 수단; 및
    1차 역방향 링크 반송파의 전력을 스로틀링하기 위한 수단을 포함하는,
    역방향 링크에 대한 전력을 스로틀링하기 위한 장치.
  23. 제 18항에 있어서,
    상기 하나 이상의 오버헤드 채널들은 데이터 소스 제어 채널, 데이터 속도 제어 채널, 확인응답 채널, 파일롯 채널 및 역방향 속도 표시자 채널 중 하나 이상을 포함하는,
    역방향 링크에 대한 전력을 스로틀링하기 위한 장치.
  24. 제 18항에 있어서,
    적어도 하나의 트래픽 채널을 스로틀링하기 위한 수단을 더 포함하는,
    역방향 링크에 대한 전력을 스로틀링하기 위한 장치.
  25. 제 18항에 있어서,
    적어도 하나의 파일롯 채널을 스로틀링하기 위한 수단을 더 포함하는,
    역방향 링크에 대한 전력을 스로틀링하기 위한 장치.
  26. 제 18항에 있어서,
    적어도 하나의 트래픽 채널 및 적어도 하나의 파일롯 채널을 스로틀링하기 위한 수단을 더 포함하는,
    역방향 링크에 대한 전력을 스로틀링하기 위한 장치.
  27. 제 22항에 있어서,
    상기 적어도 하나의 2차 역방향 링크 반송파의 전력을 스로틀링하기 위한 수단은 파일롯, 데이터, 및 역방향 속도 표시자 채널 전력들 중 하나 이상을 스로틀링하기 위한 수단을 포함하는,
    역방향 링크에 대한 전력을 스로틀링하기 위한 장치.
  28. 제 22항에 있어서,
    상기 전력 증폭기를 위한 충분한 헤드룸을 제공하기 위해서 전력을 스로틀링하기 위한 수단은 1차 역방향 링크 반송파의 전력을 스로틀링하기 위한 수단 이전에 적어도 하나의 2차 역방향 링크 반송파의 전력을 스로틀링하기 위한 수단을 더 포함하고,
    상기 적어도 하나의 2차 역방향 링크 반송파의 전력을 스로틀링하기 위한 수단은 파일롯, 데이터, 및 역방향 속도 표시자 채널 전력들 중 하나 이상을 스로틀링하기 위한 수단에 의해 전력을 스로틀링하는 것을 포함하고,
    상기 1차 역방향 링크 반송파의 전력을 스로틀링하기 위한 수단은,
    데이터 소스 제어 채널 전력을 디폴트 레벨까지 스로틀링 다운하기 위한 수단;
    충분한 전력 증폭기 헤드룸이 존재하거나 또는 적어도 하나의 데이터 속도 제어 채널 전력이 스로틀링 다운될 때까지 역방향 링크 반송파 상의 적어도 한 데이터 속도 제어 채널에 대한 전력을 스로틀링하기 위한 수단;
    충분한 전력 증폭기 헤드룸이 존재하거나 또는 적어도 하나의 확인응답 채널 전력이 스로틀링 다운될 때까지 역방향 링크 반송파 상의 적어도 한 확인응답 채널에 대한 전력을 스로틀링하기 위한 수단; 및
    충분한 헤드룸이 존재할 때까지 파일롯, 데이터, 역방향 속도 표시자 및 데이터 소스 제어 채널 전력들 중 하나 이상을 스로틀링하기 위한 수단을 포함하고, 상기 수단들의 순서에 따라 전력을 스로틀링하는,
    역방향 링크에 대한 전력을 스로틀링하기 위한 장치.
  29. 제 22항에 있어서,
    상기 적어도 하나의 2차 역방향 링크 반송파의 전력을 스로틀링하기 위한 수단은 파일롯 및 데이터 채널 전력들 중 하나 이상을 스로틀링하기 위한 수단을 포함하는,
    역방향 링크에 대한 전력을 스로틀링하기 위한 장치.
  30. 제 22항에 있어서,
    상기 적어도 하나의 2차 역방향 링크 반송파의 전력을 스로틀링하기 위한 수단은 파일롯 및 데이터 채널 전력들 중 하나 이상을 스로틀링하기 위한 수단을 포함하고,
    상기 1차 역방향 링크 반송파의 전력을 스로트링하기 위한 수단은,
    충분한 전력 증폭기 헤드룸이 존재하거나 또는 적어도 하나의 데이터 속도 제어 채널 전력이 스로틀링 다운될 때까지 1차 역방향 링크 반송파 상의 적어도 한 오버헤드 채널에 대한 전력을 스로틀링하기 위한 수단; 및
    충분한 헤드룸이 존재할 때까지 파일롯 및 데이터 채널 전력들 중 하나 이상을 스로틀링하기 위한 수단을 포함하는,
    역방향 링크에 대한 전력을 스로틀링하기 위한 장치.
  31. 제 22항에 있어서,
    상기 적어도 하나의 2차 역방향 링크 반송파의 전력을 스로틀링하기 위한 수단은,
    제 1의 2차 반송파 상의 파일롯, 데이터, 및 역방향 속도 표시자 채널 전력들 중 하나 이상을 스로틀링하기 위한 수단;
    데이터 소스 제어를 위한 전력을 제 2의 2차 반송파 상의 디폴트 레벨까지 스로틀링 다운하기 위한 수단;
    충분한 전력 증폭기 헤드룸이 존재하거나 또는 데이터 및 역방향 속도 표시자 채널 전력들이 스로틀링 다운될 때까지 제 2의 2차 반송파 상의 데이터 및 역방향 속도 표시자 채널 전력들 중 하나 이상에 대한 전력을 스로틀링하기 위한 수단;
    충분한 전력 증폭기 헤드룸이 존재하거나 또는 적어도 하나의 데이터 속도 제어 채널 전력이 스로틀링 다운될 때까지 제 2의 2차 반송파 상의 적어도 한 데이터 속도 제어 채널에 대한 전력을 스로틀링하기 위한 수단;
    충분한 전력 증폭기 헤드룸이 존재하거나 또는 확인응답 채널 전력이 스로틀링 다운될 때까지 제 2의 2차 반송파 상의 적어도 한 확인응답 채널에 대한 전력을 스로틀링하기 위한 수단; 및
    충분한 전력 증폭기 헤드룸이 존재하거나 또는 적어도 하나의 파일롯 및 데이터 소스 제어 채널 전력들이 스로틀링 다운될 때까지 제 2의 2차 반송파 상의 적어도 한 파일롯 채널 및 데이터 소스 제어 채널에 대한 전력을 스로틀링하기 위한 수단을 포함하는,
    역방향 링크에 대한 전력을 스로틀링하기 위한 장치.
  32. 제 22항에 있어서,
    상기 전력 증폭기를 위한 충분한 헤드룸을 제공하기 위해서 전력을 스로틀링하기 위한 수단은 1차 역방향 링크 반송파의 전력을 스로틀링하기 이전에 적어도 하나의 2차 역방향 링크 반송파의 전력을 스로틀링하기 위한 수단을 포함하고,
    상기 적어도 하나의 2차 역방향 링크 반송파의 전력을 스로틀링하기 위한 수단은,
    제 1의 2차 반송파 상의 파일롯, 데이터, 및 역방향 속도 표시자 채널 전력들 중 하나 이상을 스로틀링하기 위한 수단;
    제 2의 2차 반송파 상의 데이터 소스 채널에 대한 전력을 스로틀링하기 위한 수단;
    제 2의 2차 반송파 상의 데이터 및 역방향 속도 표시자 채널 전력들 중 하나 이상에 대한 전력을 스로틀링하기 위한 수단;
    제 2의 2차 반송파 상의 적어도 한 데이터 속도 제어 채널에 대한 전력을 스로틀링하기 위한 수단;
    제 2의 2차 반송파 상의 적어도 한 확인응답 채널에 대한 전력을 스로틀링하기 위한 수단; 및
    제 2의 2차 반송파 상의 적어도 한 파일롯 채널 및 데이터 소스 채널에 대한 전력을 스로틀링하기 위한 수단을 포함하고, 또한 상기 수단들의 순서에 따라 전력을 스로틀링하고,
    상기 1차 역방향 링크 반송파의 전력을 스로틀링하기 위한 수단은,
    데이터 소스 제어 채널 전력을 디폴트 레벨까지 스로틀링 다운하기 위한 수단;
    충분한 전력 증폭기 헤드룸이 존재하거나 또는 적어도 하나의 데이터 속도 제어 채널 전력이 스로틀링 다운될 때까지 1차 역방향 링크 반송파 상의 적어도 한 데이터 속도 제어 채널에 대한 전력을 스로틀링하기 위한 수단;
    충분한 전력 증폭기 헤드룸이 존재하거나 또는 적어도 하나의 확인응답 채널 전력이 스로틀링 다운될 때까지 1차 역방향 링크 반송파 상의 적어도 한 확인응답 채널에 대한 전력을 스로틀링하기 위한 수단; 및
    충분한 헤드룸이 존재할 때까지 파일롯, 데이터, 역방향 속도 표시자 및 데이터 소스 제어 채널 전력들 중 하나 이상을 스로틀링하기 위한 수단을 포함하고, 상기 수단들의 순서에 따라 전력을 스로틀링하는,
    역방향 링크에 대한 전력을 스로틀링하기 위한 장치.
  33. 제 22항에 있어서,
    상기 적어도 하나의 2차 역방향 링크 반송파의 전력을 스로틀링하기 위한 수단은,
    제 1의 2차 반송파 상의 하나 이상의 파일롯 및 데이터 채널 전력들을 스로틀링하기 위한 수단;
    제 2의 2차 반송파 상의 하나 이상의 데이터 채널 전력들에 대한 전력을 스로틀링하기 위한 수단; 및
    제 2의 2차 반송파 상의 적어도 한 오버헤드 채널에 대한 전력을 스로틀링하기 위한 수단을 포함하는,
    역방향 링크에 대한 전력을 스로틀링하기 위한 장치.
  34. 제 22항에 있어서,
    상기 적어도 하나의 2차 역방향 링크 반송파의 전력을 스로틀링하기 위한 수단은,
    제 1의 2차 반송파 상의 하나 이상의 파일롯 및 데이터 채널 전력들을 스로틀링하기 위한 수단;
    제 2의 2차 반송파 상의 데이터 채널 전력들 중 하나 이상에 대한 전력을 스로틀링하기 위한 수단; 및
    제 2의 2차 반송파 상의 적어도 한 오버헤드 채널에 대한 전력을 스로틀링하기 위한 수단을 포함하고,
    상기 1차 역방향 링크 반송파의 전력을 스로틀링하기 위한 수단은,
    충분한 전력 증폭기 헤드룸이 존재하거나 또는 적어도 하나의 데이터 속도 제어 채널 전력이 스로틀링 다운될 때까지 1차 역방향 링크 반송파 상의 적어도 한 오버헤드 채널에 대한 전력을 스로틀링하기 위한 수단; 및
    충분한 헤드룸이 존재할 때까지 파일롯 및 데이터 채널 전력들 중 하나 이상을 스로틀링하기 위한 수단을 포함하는,
    역방향 링크에 대한 전력을 스로틀링하기 위한 장치.
  35. 역방향 링크에 대한 전력을 스로틀링하는 방법으로서,
    전력 증폭기를 위한 충분한 헤드룸을 제공하기 위해서 전력을 스로틀링하는 단계를 포함하고,
    상기 전력 증폭기를 위한 충분한 헤드룸을 제공하기 위해서 전력을 스로틀링하는 단계는 충분한 전력 증폭기 헤드룸이 존재하거나 또는 다수의 오버헤드 채널들이 스로틀링 다운될 때까지 하나 이상의 오버헤드 채널들을 스로틀링하는 단계를 더 포함하는,
    역방향 링크에 대한 전력을 스로틀링하는 방법.
  36. 삭제
  37. 제 35항에 있어서,
    상기 전력 증폭기를 위한 충분한 헤드룸을 제공하기 위해서 전력을 스로틀링하는 단계는 단일 반송파를 갖는 역방향 링크에 대한 전력을 스로틀링하는 단계를 더 포함하고,
    상기 역방향 링크에 대한 전력을 스로틀링하는 단계는,
    충분한 전력 증폭기 헤드룸이 존재하거나 또는 적어도 하나의 데이터 속도 제어 채널 전력이 스로틀링 다운될 때까지 역방향 링크 반송파 상의 적어도 한 오버헤드 채널에 대한 전력을 스로틀링하는 단계; 및
    충분한 헤드룸이 존재할 때까지 파일롯 및 데이터 채널 전력들 중 하나 이상을 스로틀링하는 단계를 포함하는,
    역방향 링크에 대한 전력을 스로틀링하는 방법.
  38. 제 35항에 있어서,
    상기 전력 증폭기를 위한 충분한 헤드룸을 제공하기 위해서 전력을 스로틀링하는 단계는 단일 반송파를 갖는 역방향 링크에 대한 전력을 스로틀링하는 단계를 더 포함하고,
    상기 역방향 링크에 대한 전력을 스로틀링하는 단계는,
    데이터 소스 제어 채널 전력을 디폴트 레벨까지 스로틀링 다운하는 단계;
    충분한 전력 증폭기 헤드룸이 존재하거나 또는 적어도 하나의 데이터 속도 제어 채널 전력이 스로틀링 다운될 때까지 역방향 링크 반송파 상의 적어도 한 데이터 속도 제어 채널에 대한 전력을 스로틀링하는 단계;
    충분한 전력 증폭기 헤드룸이 존재하거나 또는 적어도 하나의 확인응답 채널 전력이 스로틀링 다운될 때까지 역방향 링크 반송파 상의 적어도 한 확인응답 채널에 대한 전력을 스로틀링하는 단계; 및
    충분한 헤드룸이 존재할 때까지 파일롯, 데이터, 역방향 속도 표시자 및 데이터 소스 제어 채널 전력들 중 하나 이상을 스로틀링하는 단계를 포함하고, 상기 단계들의 순서에 따라 역방향 링크에 대한 전력을 스로틀링하는,
    역방향 링크에 대한 전력을 스로틀링하는 방법.
  39. 제 35항에 있어서,
    상기 역방향 링크는 다중 반송파들을 가지고,
    상기 방법은,
    적어도 하나의 2차 역방향 링크 반송파의 전력을 스로틀링하는 단계; 및
    1차 역방향 링크 반송파의 전력을 스로틀링하는 단계를 포함하는,
    역방향 링크에 대한 전력을 스로틀링하는 방법.
  40. 제 35항에 있어서,
    상기 하나 이상의 오버헤드 채널들은 데이터 소스 제어 채널, 데이터 속도 제어 채널, 확인응답 채널, 파일롯 채널 및 역방향 속도 표시자 채널 중 하나 이상을 포함하는,
    역방향 링크에 대한 전력을 스로틀링하는 방법.
  41. 제 35항에 있어서,
    적어도 하나의 트래픽 채널을 스로틀링하는 단계를 더 포함하는,
    역방향 링크에 대한 전력을 스로틀링하는 방법.
  42. 제 35항에 있어서,
    적어도 하나의 파일롯 채널을 스로틀링하는 단계를 더 포함하는,
    역방향 링크에 대한 전력을 스로틀링하는 방법.
  43. 제 35항에 있어서,
    적어도 하나의 트래픽 채널 및 적어도 하나의 파일롯 채널을 스로틀링하는 단계를 더 포함하는,
    역방향 링크에 대한 전력을 스로틀링하는 방법.
  44. 제 39항에 있어서,
    상기 적어도 하나의 2차 역방향 링크 반송파의 전력을 스로틀링하는 단계는 파일롯, 데이터, 및 역방향 속도 표시자 채널 전력들 중 하나 이상을 스로틀링하는 단계를 포함하는,
    역방향 링크에 대한 전력을 스로틀링하는 방법.
  45. 제 39항에 있어서,
    상기 전력 증폭기를 위한 충분한 헤드룸을 제공하기 위해서 전력을 스로틀링하는 단계는 상기 1차 역방향 링크 반송파의 전력을 스로틀링하기 이전에 적어도 하나의 2차 역방향 링크 반송파의 전력을 스로틀링하는 단계를 더 포함하고,
    상기 적어도 하나의 2차 역방향 링크 반송파의 전력을 스로틀링하는 단계는 파일롯, 데이터, 및 역방향 속도 표시자 채널 전력들 중 하나 이상을 스로틀링함으로써 전력을 스로틀링하는 단계를 포함하고,
    상기 1차 역방향 링크 반송파의 전력을 스로틀링하는 단계는,
    데이터 소스 제어 채널 전력을 디폴트 레벨까지 스로틀링 다운하는 단계;
    충분한 전력 증폭기 헤드룸이 존재하거나 또는 적어도 하나의 데이터 속도 제어 채널 전력이 스로틀링 다운될 때까지 역방향 링크 반송파 상의 적어도 한 데이터 속도 제어 채널에 대한 전력을 스로틀링하는 단계;
    충분한 전력 증폭기 헤드룸이 존재하거나 또는 적어도 하나의 확인응답 채널 전력이 스로틀링 다운될 때까지 역방향 링크 반송파 상의 적어도 한 확인응답 채널에 대한 전력을 스로틀링하는 단계; 및
    충분한 헤드룸이 존재할 때까지 파일롯, 데이터, 역방향 속도 표시자 및 데이터 소스 제어 채널 전력들 중 하나 이상을 스로틀링하는 단계를 포함하고, 상기 단계들의 순서에 따라 전력을 스로틀링하는,
    역방향 링크에 대한 전력을 스로틀링하는 방법.
  46. 제 39항에 있어서,
    상기 적어도 하나의 2차 역방향 링크 반송파의 전력을 스로틀링하는 단계는 파일롯 및 데이터 채널 전력들 중 하나 이상을 스로틀링하는 단계를 포함하는,
    역방향 링크에 대한 전력을 스로틀링하는 방법.
  47. 제 39항에 있어서,
    상기 적어도 하나의 2차 역방향 링크 반송파의 전력을 스로틀링하는 단계는 파일롯 및 데이터 채널 전력들 중 하나 이상을 스로틀링하는 단계를 포함하고,
    상기 1차 역방향 링크 반송파의 전력을 스로트링하는 단계는,
    충분한 전력 증폭기 헤드룸이 존재하거나 또는 적어도 하나의 데이터 속도 제어 채널 전력이 스로틀링 다운될 때까지 1차 역방향 링크 반송파 상의 적어도 한 오버헤드 채널에 대한 전력을 스로틀링하는 단계; 및
    충분한 헤드룸이 존재할 때까지 파일롯 및 데이터 채널 전력들 중 하나 이상을 스로틀링하는 단계를 포함하는,
    역방향 링크에 대한 전력을 스로틀링하는 방법.
  48. 제 39항에 있어서,
    상기 적어도 하나의 2차 역방향 링크 반송파의 전력을 스로틀링하는 단계는,
    제 1의 2차 반송파 상의 파일롯, 데이터, 및 역방향 속도 표시자 채널 전력들 중 하나 이상을 스로틀링하는 단계;
    데이터 소스 제어를 위한 전력을 제 2의 2차 반송파 상의 디폴트 레벨까지 스로틀링 다운하는 단계;
    충분한 전력 증폭기 헤드룸이 존재하거나 또는 데이터 및 역방향 속도 표시자 채널 전력들이 스로틀링 다운될 때까지 제 2의 2차 반송파 상의 데이터 및 역방향 속도 표시자 채널 전력들 중 하나 이상에 대한 전력을 스로틀링하는 단계;
    충분한 전력 증폭기 헤드룸이 존재하거나 또는 적어도 하나의 데이터 속도 제어 채널 전력이 스로틀링 다운될 때까지 제 2의 2차 반송파 상의 적어도 한 데이터 속도 제어 채널에 대한 전력을 스로틀링하는 단계;
    충분한 전력 증폭기 헤드룸이 존재하거나 또는 확인응답 채널 전력이 스로틀링 다운될 때까지 제 2의 2차 반송파 상의 적어도 한 확인응답 채널에 대한 전력을 스로틀링하는 단계; 및
    충분한 전력 증폭기 헤드룸이 존재하거나 또는 적어도 하나의 파일롯 및 데이터 소스 제어 채널 전력들이 스로틀링 다운될 때까지 제 2의 2차 반송파 상의 적어도 한 파일롯 채널 및 데이터 소스 제어 채널에 대한 전력을 스로틀링하는 단계를 포함하는,
    역방향 링크에 대한 전력을 스로틀링하는 방법.
  49. 제 39항에 있어서,
    상기 전력 증폭기를 위한 충분한 헤드룸을 제공하기 위해서 전력을 스로틀링하는 단계는 1차 역방향 링크 반송파의 전력을 스로틀링하기 이전에 적어도 하나의 2차 역방향 링크 반송파의 전력을 스로틀링하는 단계를 포함하고,
    상기 적어도 하나의 2차 역방향 링크 반송파의 전력을 스로틀링하는 단계는,
    제 1의 2차 반송파 상의 파일롯, 데이터, 및 역방향 속도 표시자 채널 전력들 중 하나 이상을 스로틀링하는 단계;
    제 2의 2차 반송파 상의 데이터 소스 채널에 대한 전력을 스로틀링하는 단계;
    제 2의 2차 반송파 상의 데이터 및 역방향 속도 표시자 채널 전력들 중 하나 이상에 대한 전력을 스로틀링하는 단계;
    제 2의 2차 반송파 상의 적어도 한 데이터 속도 제어 채널에 대한 전력을 스로틀링하는 단계;
    제 2의 2차 반송파 상의 적어도 한 확인응답 채널에 대한 전력을 스로틀링하는 단계; 및
    제 2의 2차 반송파 상의 적어도 한 파일롯 채널 및 데이터 소스 채널에 대한 전력을 스로틀링하는 단계를 포함하고, 또한 상기 단계들의 순서에 따라 전력을 스로틀링하고,
    상기 1차 역방향 링크 반송파의 전력을 스로틀링하는 단계는,
    데이터 소스 제어 채널 전력을 디폴트 레벨까지 스로틀링 다운하는 단계;
    충분한 전력 증폭기 헤드룸이 존재하거나 또는 적어도 하나의 데이터 속도 제어 채널 전력이 스로틀링 다운될 때까지 1차 역방향 링크 반송파 상의 적어도 한 데이터 속도 제어 채널에 대한 전력을 스로틀링하는 단계;
    충분한 전력 증폭기 헤드룸이 존재하거나 또는 적어도 하나의 확인응답 채널 전력이 스로틀링 다운될 때까지 1차 역방향 링크 반송파 상의 적어도 한 확인응답 채널에 대한 전력을 스로틀링하는 단계; 및
    충분한 헤드룸이 존재할 때까지 파일롯, 데이터, 역방향 속도 표시자 및 데이터 소스 제어 채널 전력들 중 하나 이상을 스로틀링하는 단계를 포함하고, 상기 단계들의 순서에 따라 전력을 스로틀링하는,
    역방향 링크에 대한 전력을 스로틀링하는 방법.
  50. 제 39항에 있어서,
    상기 적어도 하나의 2차 역방향 링크 반송파의 전력을 스로틀링하는 단계는,
    제 1의 2차 반송파 상의 하나 이상의 파일롯 및 데이터 채널 전력들을 스로틀링하는 단계;
    제 2의 2차 반송파 상의 하나 이상의 데이터 채널 전력들에 대한 전력을 스로틀링하는 단계; 및
    제 2의 2차 반송파 상의 적어도 한 오버헤드 채널에 대한 전력을 스로틀링하는 단계를 포함하는,
    역방향 링크에 대한 전력을 스로틀링하는 방법.
  51. 제 39항에 있어서,
    상기 적어도 하나의 2차 역방향 링크 반송파의 전력을 스로틀링하는 단계는,
    제 1의 2차 반송파 상의 하나 이상의 파일롯 및 데이터 채널 전력들을 스로틀링하는 단계;
    제 2의 2차 반송파 상의 데이터 채널 전력들 중 하나 이상에 대한 전력을 스로틀링하는 단계; 및
    제 2의 2차 반송파 상의 적어도 한 오버헤드 채널에 대한 전력을 스로틀링하는 단계를 포함하고,
    상기 1차 역방향 링크 반송파의 전력을 스로틀링하는 단계는,
    충분한 전력 증폭기 헤드룸이 존재하거나 또는 적어도 하나의 데이터 속도 제어 채널 전력이 스로틀링 다운될 때까지 1차 역방향 링크 반송파 상의 적어도 한 오버헤드 채널에 대한 전력을 스로틀링하는 단계; 및
    충분한 헤드룸이 존재할 때까지 파일롯 및 데이터 채널 전력들 중 하나 이상을 스로틀링하는 단계를 포함하는,
    역방향 링크에 대한 전력을 스로틀링하는 방법.
KR1020087003051A 2005-07-18 2006-07-18 다중-반송파 무선 통신 시스템에서 역방향 링크의 전력스로틀링 KR101062043B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US70053205P 2005-07-18 2005-07-18
US60/700,532 2005-07-18
US11/487,182 US7734262B2 (en) 2005-07-18 2006-07-13 Method and apparatus for reverse link throttling in a multi-carrier wireless communication system
US11/487,182 2006-07-13
PCT/US2006/027968 WO2007011984A1 (en) 2005-07-18 2006-07-18 Power throttling in the reverse link in a multi-carrier wireless communication system

Publications (2)

Publication Number Publication Date
KR20080077079A KR20080077079A (ko) 2008-08-21
KR101062043B1 true KR101062043B1 (ko) 2011-09-02

Family

ID=37662217

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087003051A KR101062043B1 (ko) 2005-07-18 2006-07-18 다중-반송파 무선 통신 시스템에서 역방향 링크의 전력스로틀링

Country Status (7)

Country Link
US (1) US7734262B2 (ko)
JP (3) JP4927838B2 (ko)
KR (1) KR101062043B1 (ko)
CN (1) CN101268627B (ko)
CA (1) CA2616476C (ko)
RU (1) RU2391776C2 (ko)
WO (1) WO2007011984A1 (ko)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE602005017520D1 (de) * 2005-09-08 2009-12-17 Huawei Tech Co Ltd Detektionsverfahren für ack/nack-signale und detektor dafür
US20070149132A1 (en) 2005-12-22 2007-06-28 Junyl Li Methods and apparatus related to selecting control channel reporting formats
US7729433B2 (en) * 2006-03-07 2010-06-01 Motorola, Inc. Method and apparatus for hybrid CDM OFDMA wireless transmission
US8000285B2 (en) * 2006-06-29 2011-08-16 Alcatel Lucent Reverse link overload power gain control
US8098643B2 (en) * 2006-08-24 2012-01-17 Alcatel Lucent Method of increasing the capacity of the forward link MAC channel in a wireless communication system
US8081997B2 (en) * 2007-01-22 2011-12-20 Qualcomm Incorporated Power and/or data rate control based on pilot channel information
CA2691230C (en) * 2007-06-20 2015-11-24 Nokia Siemens Networks Oy Power headroom reporting method
US7655916B2 (en) * 2007-08-10 2010-02-02 Fujifilm Corporation Radiation image capturing system
US7935931B2 (en) * 2007-08-10 2011-05-03 Fujifilm Corporation Radiation image capturing system
US9084201B2 (en) * 2008-01-25 2015-07-14 Qualcomm Incorporated Power headroom management in wireless communication systems
WO2009120125A1 (en) * 2008-03-25 2009-10-01 Telefonaktiebolaget L M Ericsson (Publ) Anchor carrier selection in multi-carrier wireless network
US8830982B2 (en) * 2008-05-05 2014-09-09 Industrial Technology Research Institute System and method for multicarrier uplink control
US8275408B2 (en) * 2008-08-27 2012-09-25 Qualcomm, Incorporated Power control in a wireless communication system
WO2010048451A2 (en) * 2008-10-22 2010-04-29 Zte (Usa) Inc. Reverse link acknowledgment signaling
KR101674940B1 (ko) 2009-01-29 2016-11-10 엘지전자 주식회사 전송 전력을 제어하는 방법 및 이를 위한 장치
WO2010101433A2 (ko) * 2009-03-05 2010-09-10 엘지전자주식회사 다중안테나 시스템에서 신호 전송방법 및 장치
JP2012521150A (ja) * 2009-03-17 2012-09-10 テレフオンアクチーボラゲット エル エム エリクソン（パブル） マルチキャリア上りリンク送信のための電力バックオフ
AR076392A1 (es) * 2009-04-23 2011-06-08 Interdigital Patent Holdings Metodo y aparato para una escala de potencia para terminales inalambricas multi-portadoras
CN102422569B (zh) 2009-05-08 2015-04-15 中兴通讯(美国)公司 用于无线通信系统的反向链路信令技术
US8588152B1 (en) * 2009-09-24 2013-11-19 Sprint Spectrum L.P. Using the reverse activity bit (RAB) to dynamically configure parameters of the EV-DO data rate control (DRC) channel
EP4307760A1 (en) 2009-09-25 2024-01-17 BlackBerry Limited Multi-carrier network operation
EP3474621B1 (en) 2009-09-25 2022-05-04 BlackBerry Limited System and method for multi-carrier network operation
CN102823181B (zh) * 2009-09-25 2016-03-30 黑莓有限公司 用于多载波网络操作的系统和方法
EP2481182B1 (en) 2009-09-25 2016-01-13 BlackBerry Limited System and method for multi-carrier network operation
WO2011041719A2 (en) 2009-10-02 2011-04-07 Interdigital Patent Holdings, Inc. Method and apparatus for transmit power control for multiple antenna transmissions in the uplink
US8774123B1 (en) 2010-04-01 2014-07-08 Telefonaktiebolaget L M Ericsson (Publ) System and method for signaling control information in a mobile communication network
EP2892173A1 (en) 2010-10-01 2015-07-08 Interdigital Patent Holdings, Inc. Method and apparatus for transmitting pilot on multiple antennas
WO2012046989A2 (en) * 2010-10-04 2012-04-12 Lg Electronics Inc. Power limited case signalling
US9215663B2 (en) 2012-06-29 2015-12-15 Qualcomm Incorporated Methods and devices for controlling uplink transmit power at an access terminal
US8805393B2 (en) 2012-07-27 2014-08-12 Sony Corporation Dynamic adaptation of communication parameters for communication between a base station and a terminal in a wireless communication network
US9271234B2 (en) 2012-08-03 2016-02-23 Sony Corporation Terminal requested base station controlled terminal transmission throttling
US9247548B2 (en) 2012-09-24 2016-01-26 Blackberry Limited Data service level uplink data flow control
US9608764B2 (en) * 2014-12-11 2017-03-28 Qualcomm Incorporated Uplink data routing during multiple carrier power imbalance
US10014705B2 (en) 2015-04-02 2018-07-03 Apple Inc. Signal quality dependent throttling of devices for reducing electromagnetic interference

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030058811A1 (en) 1999-12-24 2003-03-27 William Shurvinton Control of a multi-carrier power amplifier
US6594501B2 (en) 2001-12-14 2003-07-15 Qualcomm Incorporated Systems and techniques for channel gain computations
US20050059421A1 (en) 2003-09-16 2005-03-17 Reed John D. System, method, and apparatus for establishing headroom for a mobile station
US20050147022A1 (en) 2003-12-22 2005-07-07 Texas Instruments Incorporated Preamble transmit power tailoring system, a method of tailoring preamble transmit power and an OFDM transmitter employing the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5923650A (en) * 1997-04-08 1999-07-13 Qualcomm Incorporated Method and apparatus for reverse link rate scheduling
US6415388B1 (en) 1998-10-30 2002-07-02 Intel Corporation Method and apparatus for power throttling in a microprocessor using a closed loop feedback system
US6374116B1 (en) * 1999-06-14 2002-04-16 Qualcomm Incorporated Adjusting maximum transmit power to maintain constant margin for adjacent channel power rejection
US6563810B1 (en) 1999-09-30 2003-05-13 Qualcomm Incorporated Closed loop resource allocation
US6377814B1 (en) 2000-02-07 2002-04-23 Qualcomm Incorporated Method and apparatus for supervising transmit power in a high data rate system
US6876866B1 (en) 2000-07-13 2005-04-05 Qualcomm Incorporated Multi-state power control mechanism for a wireless communication system
CN1329403C (zh) * 2001-12-13 2007-08-01 钱吉子 一种n－酰基溶血磷脂酰胆碱化合物的制备方法以及含有此化合物的治疗代谢性骨病的药物组合物
US7630321B2 (en) * 2002-09-10 2009-12-08 Qualcomm Incorporated System and method for rate assignment
US7155249B2 (en) 2003-01-10 2006-12-26 Qualcomm Incorporated Modified power control for hybrid ARQ on the reverse link
US9078225B2 (en) 2003-06-16 2015-07-07 Telefonaktiebolaget L M Ericsson (Publ) Dynamic mobile power headroom threshold for determining rate increases in the reverse traffic channel of a CDMA network

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030058811A1 (en) 1999-12-24 2003-03-27 William Shurvinton Control of a multi-carrier power amplifier
US6594501B2 (en) 2001-12-14 2003-07-15 Qualcomm Incorporated Systems and techniques for channel gain computations
US20050059421A1 (en) 2003-09-16 2005-03-17 Reed John D. System, method, and apparatus for establishing headroom for a mobile station
US20050147022A1 (en) 2003-12-22 2005-07-07 Texas Instruments Incorporated Preamble transmit power tailoring system, a method of tailoring preamble transmit power and an OFDM transmitter employing the same

Also Published As

Publication number Publication date
RU2008105877A (ru) 2009-08-27
JP2009502102A (ja) 2009-01-22
CA2616476A1 (en) 2007-01-25
US20070015476A1 (en) 2007-01-18
CA2616476C (en) 2012-08-14
JP4927838B2 (ja) 2012-05-09
WO2007011984A1 (en) 2007-01-25
JP5425861B2 (ja) 2014-02-26
KR20080077079A (ko) 2008-08-21
JP2012075132A (ja) 2012-04-12
JP2014042275A (ja) 2014-03-06
RU2391776C2 (ru) 2010-06-10
US7734262B2 (en) 2010-06-08
CN101268627A (zh) 2008-09-17
CN101268627B (zh) 2013-12-25

Similar Documents

Publication Publication Date Title
KR101062043B1 (ko) 다중-반송파 무선 통신 시스템에서 역방향 링크의 전력스로틀링
EP1908184B1 (en) Reverse link transmit power control in a wireless communication system
JP4481545B2 (ja) 電力制御方法及び電力制御装置
KR100950416B1 (ko) 무선 통신 시스템에서 전력 제어를 위한 방법 및 장치
US7069035B2 (en) Method and apparatus for power control in a communication system
US7215653B2 (en) Controlling data transmission rate on the reverse link for each mobile station in a dedicated manner
EP1421711B1 (en) Systems and techniques for power control
JP2009515373A5 (ko)
US20040110525A1 (en) Systems and techniques for channel gain computations
JP4694470B2 (ja) 無線通信システムのためのアウターループ出力制御
KR20050048629A (ko) 변경된 데이터 레이트를 갖는 업링크 로드의 추정
KR20050052494A (ko) 레이트 할당을 위한 시스템 및 방법
US8145228B2 (en) Method and apparatus for controlling call request in a communication system
KR100952862B1 (ko) Ｃｄｍａ 통신 시스템에서 통신 채널의 이득 레벨을제어하는 방법 및 장치
EP1905170B1 (en) Power throttling in the reverse link in a multi-carrier wireless communication system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140730

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170629

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180628

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190624

Year of fee payment: 9