KR101039992B1 - Switching mode power supply using frequency modulation type and pulse width modulation type - Google Patents

Switching mode power supply using frequency modulation type and pulse width modulation type Download PDF

Info

Publication number
KR101039992B1
KR101039992B1 KR1020090025426A KR20090025426A KR101039992B1 KR 101039992 B1 KR101039992 B1 KR 101039992B1 KR 1020090025426 A KR1020090025426 A KR 1020090025426A KR 20090025426 A KR20090025426 A KR 20090025426A KR 101039992 B1 KR101039992 B1 KR 101039992B1
Authority
KR
South Korea
Prior art keywords
pulse width
unit
voltage
flip
switching
Prior art date
Application number
KR1020090025426A
Other languages
Korean (ko)
Other versions
KR20100107238A (en
Inventor
이범길
김서형
김현정
Original Assignee
주식회사 케이이씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 케이이씨 filed Critical 주식회사 케이이씨
Priority to KR1020090025426A priority Critical patent/KR101039992B1/en
Publication of KR20100107238A publication Critical patent/KR20100107238A/en
Application granted granted Critical
Publication of KR101039992B1 publication Critical patent/KR101039992B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H02M1/092—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices the control signals being transmitted optically
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

본 발명은 주파수 가변 회로를 이용하여 메인 스위치의 스위칭 주파수를 피드백 전압에 따라 계단형으로 가변시킴으로써, 저부하에서 대기 전력을 줄일 수 있고 메인 스위치의 스위칭 손실을 줄일 수 있는 주파수 변조 방식 및 펄스폭 변조 방식을 이용한 스위칭 모드 파워 서플라이에 관한 것이다.According to the present invention, the switching frequency of the main switch is changed stepwise according to the feedback voltage by using a frequency variable circuit, so that the standby power can be reduced at low load and the switching loss of the main switch can be reduced. The present invention relates to a switching mode power supply using a scheme.

본 발명에 따른 주파수 변조 방식 및 펄스폭 변조 방식을 이용한 스위칭 모드 파워 서플라이는 트랜스포머의 1 차 코일로 직류전압을 공급하는 전력 공급부; 상기 트랜스포머의 2 차 코일을 통해 출력 전압을 출력하는 출력부; 상기 출력부와 연결되어 상기 출력 전압으로부터 피드백 전압을 생성하는 피드백 회로부; 및 상기 전력 공급부와 연결된 초기 전압 공급부, 상기 초기 전압 공급부와 상기 피드백 회로부 사이에 연결된 펄스폭 변조부, 및 상기 펄스폭 변조부와 상기 트랜스포머의 1 차 코일 사이에 연결되는 메인 스위치를 포함하며, 상기 펄스폭 변조부로부터 공급되는 스위칭 주파수로 상기 메인 스위치의 스위칭을 제어하는 스위칭 제어부; 상기 펄스폭 변조부로 바이어스 전압을 공급하는 바이어스 전압 공급부를 포함하며, 상기 펄스폭 변조부는 상기 스위칭 주파수를 상기 피드백 전압에 따라 가변하는 계단형 주파수로 설정하는 것을 특징으로 한다.  The switching mode power supply using the frequency modulation method and the pulse width modulation method according to the present invention includes a power supply unit for supplying a DC voltage to the primary coil of the transformer; An output unit for outputting an output voltage through the secondary coil of the transformer; A feedback circuit unit connected to the output unit to generate a feedback voltage from the output voltage; And a main switch connected to the power supply unit, a pulse width modulator connected between the initial voltage supply unit and the feedback circuit unit, and a main switch connected between the pulse width modulator and the primary coil of the transformer. A switching controller controlling the switching of the main switch at a switching frequency supplied from a pulse width modulator; And a bias voltage supply unit configured to supply a bias voltage to the pulse width modulator, wherein the pulse width modulator sets the switching frequency to a stepped frequency that varies according to the feedback voltage.

Description

주파수 변조 방식 및 펄스폭 변조 방식을 이용한 스위칭 모드 파워 서플라이{Switching mode power supply using frequency modulation type and pulse width modulation type}Switching mode power supply using frequency modulation type and pulse width modulation type

본 발명은 주파수 가변 회로를 이용하여 메인 스위치의 스위칭 주파수를 피드백 전압에 따라 계단형으로 가변시킴으로써, 저부하에서 대기 전력을 줄일 수 있고 메인 스위치의 스위칭 손실을 줄일 수 있는 주파수 변조 방식 및 펄스폭 변조 방식을 이용한 스위칭 모드 파워 서플라이에 관한 것이다. According to the present invention, the switching frequency of the main switch is changed stepwise according to the feedback voltage by using a frequency variable circuit, so that the standby power can be reduced at low load and the switching loss of the main switch can be reduced. The present invention relates to a switching mode power supply using a scheme.

스위칭 모드 파워 서플라이는 하나의 직류 전압을 하나 이상의 직류 전압으로 변환하는 장치를 의미한다. 이때, 직류 출력 전압은 입력 전압보다 크거나 또는더 작은 크기를 갖는다. 이와 같은 스위칭 모드 파워 서플라이는 PC, 모니터, 복사기, 팩시밀리 프린터, TV, 위성방송 수신기, 모뎀 등의 외부 전자기기에 사용된다. Switched mode power supplies are devices that convert one DC voltage into one or more DC voltages. At this time, the DC output voltage has a magnitude larger or smaller than the input voltage. Such switched-mode power supplies are used in external electronics such as PCs, monitors, copiers, facsimile printers, televisions, satellite receivers, and modems.

이러한 스위칭 모드 파워 서플라이는 작은 크기를 가지며 안정된 정전압을 가질 수 있는 장점이 있지만, 수십~수백 kHz의 스위칭이 필요하기 때문에 스위칭 손실 및 스위칭 노이즈를 발생시키는 단점이 있다. This switching mode power supply has the advantage of having a small size and a stable constant voltage, but there is a disadvantage in that switching loss and switching noise are generated because switching of several tens to hundreds of kHz is required.

일반적으로 스위칭 모드 파워 서플라이에서 스위치의 온/오프 동작시 발생하는 스위칭 손실은 스위치의 스위칭을 제어하는 데 이용되는 스위칭 주파수가 증가함에 따라 증가하며, 특히 스위칭 모드 파워 서플라이가 적용된 외부 전자 기기의 대기 모드에서의 스위칭 손실은 급증하는 전기, 전자 제품의 수요에서 전력의 낭비를 발생시키고 있다. In switching mode power supplies, switching losses incurred during on / off operation of a switch typically increase as the switching frequency used to control the switching of the switch increases, especially in standby mode of external electronic equipment with a switched mode power supply. Switching losses in the circuit are causing power wastage in the rapidly growing demand for electrical and electronic products.

본 발명은 주파수 가변 회로를 이용하여 메인 스위치의 스위칭 주파수를 계단형으로 가변시킴으로써, 저부하에서 대기 전력을 줄일 수 있고 메인 스위치의 스위칭 손실을 줄일 수 있는 주파수 변조 방식 및 펄스폭 변조 방식을 이용한 스위칭 모드 파워 서플라이를 제공하는 것을 목적으로 한다.According to the present invention, the switching frequency of the main switch is changed stepwise using a frequency variable circuit, so that standby power can be reduced at low load and switching loss of the main switch can be reduced using a frequency modulation method and a pulse width modulation method. It is an object to provide a mode power supply.

상기한 목적을 달성하기 위해 본 발명에 따른 주파수 변조 방식 및 펄스폭 변조 방식을 이용한 스위칭 모드 파워 서플라이는 트랜스포머의 1 차 코일로 직류전압을 공급하는 전력 공급부; 상기 트랜스포머의 2 차 코일을 통해 출력 전압을 출력하는 출력부; 상기 출력부와 연결되어 상기 출력 전압으로부터 피드백 전압을 생성하는 피드백 회로부; 및 상기 전력 공급부와 연결된 초기 전압 공급부, 상기 초기 전압 공급부와 상기 피드백 회로부 사이에 연결된 펄스폭 변조부, 및 상기 펄스폭 변조부와 상기 트랜스포머의 1 차 코일 사이에 연결되는 메인 스위치를 포함하며, 상기 펄스폭 변조부로부터 공급되는 스위칭 주파수로 상기 메인 스위치의 스위칭을 제어하는 스위칭 제어부; 상기 펄스폭 변조부로 바이어스 전압을 공급하는 바이어스 전압 공급부를 포함하며, 상기 펄스폭 변조부는 상기 스위칭 주파수를 상기 피드백 전압에 따라 가변하는 계단형 주파수로 설정하는 것을 특징으로 한다. In order to achieve the above object, a switching mode power supply using a frequency modulation method and a pulse width modulation method according to the present invention includes a power supply unit supplying a DC voltage to a primary coil of a transformer; An output unit for outputting an output voltage through the secondary coil of the transformer; A feedback circuit unit connected to the output unit to generate a feedback voltage from the output voltage; And a main switch connected to the power supply unit, a pulse width modulator connected between the initial voltage supply unit and the feedback circuit unit, and a main switch connected between the pulse width modulator and the primary coil of the transformer. A switching controller controlling the switching of the main switch at a switching frequency supplied from a pulse width modulator; And a bias voltage supply unit configured to supply a bias voltage to the pulse width modulator, wherein the pulse width modulator sets the switching frequency to a stepped frequency that varies according to the feedback voltage.

상기 계단형 주파수는 플랫부와 수직부가 반복되는 파형 형태이며, 상기 플 랫부와 수직부는 상기 피드백 전압이 증가할 수록 증가되는 형태일 수 있다.The stepped frequency may be in the form of a waveform in which the flat portion and the vertical portion are repeated, and the flat portion and the vertical portion may be increased as the feedback voltage increases.

상기 펄스폭 변조부는 상기 바이어스 전압으로부터 복수의 기준 전압을 생성하는 전압 생성부; 상기 복수의 기준 전압 각각과 상기 피드백 전압을 비교하여 비교 신호를 출력하는 복수의 비교기를 갖는 비교부; 상기 비교 신호로부터 스위치 선택 제어 신호를 생성하는 제어 회로부; 상기 제어 회로부와 상기 메인 스위치 사이에 연결되며 상기 스위치 선택 제어 신호에 의해 스위칭되는 OSC 스위치 및 복수의 선택 스위치와, 상기 OSC 스위치와 상기 메인 스위치 사이에서 상기 복수의 선택 스위치 각각과 연결되는 복수의 플립플롭을 포함하는 주파수 가변 회로부를 구비하며, 상기 OSC 스위치에 오실레이터의 기준 클럭이 인가될 수 있다.The pulse width modulator may include a voltage generator configured to generate a plurality of reference voltages from the bias voltage; A comparator having a plurality of comparators configured to compare the respective reference voltages with the feedback voltages and output a comparison signal; A control circuit unit generating a switch selection control signal from the comparison signal; An OSC switch and a plurality of selection switches connected between the control circuit unit and the main switch and switched by the switch selection control signal, and a plurality of flips connected between each of the plurality of selection switches between the OSC switch and the main switch. A frequency variable circuit unit including a flop may be provided, and a reference clock of an oscillator may be applied to the OSC switch.

상기 비교 신호는 상기 피드백 전압이 상기 기준 전압보다 크면 출력될 수 있다.The comparison signal may be output when the feedback voltage is greater than the reference voltage.

상기 복수의 선택 스위치는 제 1 내지 n(n은 2 이상의 자연수)번째 선택 스위치를 포함하고, 상기 복수의 플립플롭은 제 1 내지 n(n은 2 이상의 자연수)번째 플립플롭을 포함할 수 있다. 상기 제 1 플립플롭은 상기 OSC 스위치와 상기 제 1 선택 스위치 사이에 연결되며, 상기 제 1 플립플롭의 입력 클럭부에 상기 오실레이터의 기준 클럭이 인가되고, 상기 제 1 플립플롭의 부출력부의 신호가 피드백되어 입력부로 입력되고 출력부로 전달되어 출력된 분주 클럭이 상기 제 1 선택 스위치로 입력될 수 있다.The plurality of select switches may include first to n (n is a natural number of two or more) th select switches, and the plurality of flip flops may include first to n (n is a natural number of two or more natural) flip flops. The first flip-flop is connected between the OSC switch and the first selection switch, a reference clock of the oscillator is applied to an input clock portion of the first flip-flop, and a signal of the sub-output portion of the first flip-flop is The divided clock fed back to the input unit and transmitted to the output unit may be input to the first selection switch.

상기 제 1 플립플롭의 분주 클럭은 상기 기준 클럭을 2분주한 클럭일 수 있다.The divided clock of the first flip-flop may be a clock obtained by dividing the reference clock by two.

상기 n 번째 플립플롭은 n-1 번째 플립플롭과 상기 n 번째 선택 스위치 사이에 연결되며, 상기 n 번째 플립플롭의 클럭 입력부에 상기 n-1 번째 플립플롭의 출력부로부터 출력된 분주 클럭이 인가되고, 상기 n 번째 플립플롭의 부출력부의 신호가 피드백되어 입력부로 입력되고 출력부로 전달되어 출력된 분주 클럭이 상기 n 번째 선택 스위치로 입력될 수 있다.The n th flip flop is connected between an n-1 th flip flop and the n th select switch, and a divided clock output from the output of the n-1 th flip flop is applied to a clock input of the n th flip flop. The divided clock output from the sub-output part of the n-th flip-flop is fed back to the input part and transferred to the output part may be input to the n-th selection switch.

상기 n번째 플립플롭의 분주 클럭은 상기 기준 클럭을 2n분주한 클럭일 수 있다.The divided clock of the nth flip-flop may be a clock obtained by dividing the reference clock by 2n.

상기 복수의 플립플롭은 D 플립플롭으로 이루어지질 수 있다.The plurality of flip-flops may consist of D flip-flops.

본 발명의 실시예에 따른 주파수 변조 방식 및 펄스폭 변조 방식을 이용한 스위칭 모드 파워 서플라이는 주파수 가변 회로를 이용하여 메인 스위치의 스위칭 주파수를 계단형으로 가변시킴으로써, 저부하(light load)에서 대기 전력을 줄일 수 있고 메인 스위치의 스위칭 손실을 줄일 수 있으며, 피드백 전압의 변동에 의해 발생되는 노이즈로 인해 스위칭 주파수가 변화하는 것을 감소시킬 수 있다. In the switching mode power supply using the frequency modulation method and the pulse width modulation method according to an embodiment of the present invention, the switching frequency of the main switch is changed stepwise using a frequency variable circuit, thereby reducing standby power at light load. It is possible to reduce the switching loss of the main switch and to reduce the change in switching frequency due to the noise generated by the change in the feedback voltage.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings, so that those skilled in the art can easily carry out the present invention.

도 1은 본 발명의 일 실시예에 따른 주파수 변조 방식 및 펄스폭 변조 방식을 이용한 스위칭 모드 파워 서플라이의 회로도이고, 도 2는 도 1의 펄스폭 변조부의 상세 회로도이고, 도 3은 도 1의 메인 스위치가 계단형 스위칭 주파수에 의해 제어되는 경우 선형 스위칭 주파수에 의해 제어되는 경우보다 스위칭 손실을 절감함을 보여주는 그래프이고, 도 4는 도 1의 메인 스위치가 계단형 스위칭 주파수에 의해 제어되는 경우 선형 스위칭 주파수에 의해 제어되는 경우보다 피드백 전압의 노이즈에 대한 스위칭 주파수의 변동이 감소함을 보여주는 그래프이다.1 is a circuit diagram of a switching mode power supply using a frequency modulation method and a pulse width modulation method according to an embodiment of the present invention, FIG. 2 is a detailed circuit diagram of the pulse width modulation unit of FIG. 1, and FIG. 3 is a main diagram of FIG. 1. When the switch is controlled by the stepped switching frequency is a graph showing the switching loss is reduced than when it is controlled by the linear switching frequency, Figure 4 is a linear switching when the main switch of Figure 1 is controlled by the stepped switching frequency It is a graph showing that the variation of the switching frequency with respect to the noise of the feedback voltage decreases compared with the case of being controlled by the frequency.

도 1을 참조하면, 본 발명의 일 실시예에 따른 주파수 변조 방식 및 펄스폭 변조 방식을 이용한 스위칭 모드 파워 서플라이(10)는 전력 공급부(100), 출력부(200), 피드백 회로부(300), 스위칭 제어부(400) 및 바이어스 전압 공급부(500)를 포함한다. Referring to FIG. 1, the switching mode power supply 10 using the frequency modulation method and the pulse width modulation method according to an embodiment of the present invention may include a power supply unit 100, an output unit 200, a feedback circuit unit 300, The switching controller 400 and the bias voltage supply unit 500 is included.

전력 공급부(100)는 교류 입력(AC)을 정류하기 위한 브리지 다이오드(BD), 정류된 전압을 평활화하기 위한 커패시터(Cin), 커패시터(Cin)에 일단이 연결되는 트랜스포머(transfomer)의 1차 코일(L1)을 포함한다. 여기서, 트랜스포머의 1차 코일(L1)의 타단은 스위칭 제어부(400)에 포함되어 있는 메인 스위치(Qsw)에 연결된다. 전력 공급부(100)는 브리지 다이오드(BD) 및 커패시터(Cin)에 의해 교류 전압(AC)을 직류 전압(Vin)으로 변환하여 트랜스포머의 1차 코일(L1)로 인가하며, 메인 스위치(Qsw)의 듀티(duty)에 따라 트랜지스포머의 2차측 즉, 출력부(200)에 원하는 전력을 공급한다.The power supply unit 100 may include a bridge diode BD for rectifying the AC input AC, a capacitor Cin for smoothing the rectified voltage, and a primary coil of a transformer having one end connected to the capacitor Cin. (L1). Here, the other end of the primary coil L1 of the transformer is connected to the main switch Qsw included in the switching controller 400. The power supply unit 100 converts the AC voltage AC into the DC voltage Vin by the bridge diode BD and the capacitor Cin, and applies the voltage to the primary coil L1 of the transformer. According to the duty, the desired power is supplied to the secondary side of the transistor, that is, the output unit 200.

출력부(200)는 트랜스포머의 2차 코일(L2)의 일단에 애노드가 연결되는 다이오드(D1), 다이오드(D1)의 캐소드와 접지 사이에 연결되는 커패시터(C1)를 포함하며, 트랜스포머의 2차 코일(L2)의 타단은 접지에 연결된다. 여기서, 커패시터(C1)에 양단에 걸리는 전압이 출력 전압(Vout)이다. 이러한 출력부(200)는 출력 전압(Vout)을 출력하여 외부 전자 기기와 같은 부하(load)에 공급한다.The output unit 200 includes a diode D1 having an anode connected to one end of the secondary coil L2 of the transformer, and a capacitor C1 connected between the cathode of the diode D1 and ground, and the secondary of the transformer. The other end of the coil L2 is connected to ground. Here, the voltage across the capacitor C1 is the output voltage Vout. The output unit 200 outputs an output voltage Vout and supplies the same to a load such as an external electronic device.

피드백 회로부(300)는 출력부(200)와 연결되어 상기 출력 전압(Vout)으로부터 피드백 전압(Vfb)을 생성한다. 구체적으로, 상기 피드백 회로부(300)는 다이오드(D1)의 캐소드에 일단이 연결되는 저항(R1), 저항(R1)의 타단과 접지 사이에 연결되는 저항(R2), 저항(R1)의 타단에 캐소드가 연결되고 접지에 애노드가 연결되는 제너 다이오드(ZD1), 저항(R1)의 일단에 애노드가 연결되며 저항(R1)의 타단에 캐소드가 연결되는 포토 다이오드(PC1), 스위칭 제어부(400)에 포함된 펄스폭 변조부(440)와 접지 사이에 연결되는 포토 트랜지스터(PC2) 및 포토 트랜지스터(PC2)와 병렬로 연결되며 펄스폭 변조부(440)와 접지 사이에 연결되는 피드백 커패시터(Cfb)를 포함한다. 여기서, 포토 다이오드(PC1)와 포토 트랜지스터(PC2)는 함께 포토 커플러를 형성한다. 상기 출력 전압(Vout)은 저항(R1, R2)에 의해 분배되고, 이 출력 전압(Vout)에 비례하여 포토 다이오드(PC1)에 흐르는 전류가 결정되고, 이 포토 다이오드(PC1)를 통해 흐르는 전류에 비례하여 포토 트랜지스터(PC2)를 통해 흐르는 전류가 결정된다. 이에 따라 피드백 커패시터(Cfb)의 양단에 걸리는 피드백 전압(Vfb)은 출력 전압(Vout)에 따라 반비례하여 형성되어, 출력 전압(Vout)이 일정한 전압으로 레귤레이션 된다.The feedback circuit unit 300 is connected to the output unit 200 to generate a feedback voltage Vfb from the output voltage Vout. Specifically, the feedback circuit unit 300 is connected to the resistor R1 having one end connected to the cathode of the diode D1, the resistor R2 connected between the other end of the resistor R1 and the ground, and the other end of the resistor R1. Zener diode ZD1 having a cathode connected and an anode connected to ground, an anode connected to one end of resistor R1 and a cathode connected to the other end of resistor R1, to switching controller 400 A feedback capacitor Cfb connected in parallel with the photo transistor PC2 and the photo transistor PC2 connected between the included pulse width modulator 440 and ground, and connected between the pulse width modulator 440 and ground. Include. Here, the photodiode PC1 and the phototransistor PC2 together form a photo coupler. The output voltage Vout is divided by the resistors R1 and R2, and the current flowing through the photodiode PC1 is determined in proportion to the output voltage Vout, and the current flowing through the photodiode PC1 is determined. In proportion, a current flowing through the photo transistor PC2 is determined. Accordingly, the feedback voltage Vfb across the feedback capacitor Cfb is formed in inverse proportion to the output voltage Vout, so that the output voltage Vout is regulated to a constant voltage.

스위칭 제어부(400)는 초기 바이어스 전압 공급부(420), 펄스폭 변조부(Pulse width modulator: PWM)(440) 및 메인 스위치(Qsw)를 포함한다. 이러한 스위칭 제어부(400)는 펄스폭 변조부(420)로부터 공급되는 스위칭 주파수를 이용하여 메인 스위치(Qsw)의 스위칭을 제어한다. 여기서, 메인 스위치(Qsw)는 모스 트랜지스터(MOFET)일 수 있으며, 메인 스위치(Qsw)의 드레인은 트랜스포머의 1차코일(L1)의 타단에 연결되고 소스는 접지에 연결되며 게이트는 펄스폭 변조부(420)의 출력에 연결된다. 도 1에서 메인 스위치(Qsw)는 모스 트랜지스터(MOSFET)로 나타내었지만 이외의 스위칭 소자가 대체될 수 있음은 당연하며, 메인 스위치(Qsw)는 도 1과 같이 스위칭 제어부(400)의 IC 내에 형성될 수 있을 뿐만 아니라 IC 외부에 별도로 형성될 수 있다.The switching controller 400 includes an initial bias voltage supply unit 420, a pulse width modulator (PWM) 440, and a main switch Qsw. The switching controller 400 controls the switching of the main switch Qsw by using the switching frequency supplied from the pulse width modulator 420. Here, the main switch (Qsw) may be a MOS transistor (MOFET), the drain of the main switch (Qsw) is connected to the other end of the primary coil (L1) of the transformer, the source is connected to the ground, the gate is a pulse width modulator Is connected to the output of 420. In FIG. 1, the main switch Qsw is represented as a MOS transistor, but it is obvious that other switching elements may be replaced. The main switch Qsw may be formed in the IC of the switching controller 400 as shown in FIG. 1. Not only can it be formed, it can be formed separately outside the IC.

구체적으로, 초기 바이어스 전압 공급부(420)는 전력 공급부(100) 및 바이어스 전압 공급부(500)와 연결되어, 주파수 변조 방식 및 펄스폭 변조 방식을 이용한 스위칭 모드 파워 서플라이(10)의 초기 기동시 커패시터(Cin)에 충전된 직류전압(Vin)을 이용하여 바이어스 전압 공급부(500)에 포함된 커패시터(C2)에 바이어스 전압(Vcc)을 충전시킨다. 또한, 상기 초기 바이어스 전압 공급부(420)는 펄스폭 변조부(440)와 연결되어, 상기 펄스폭 변조부(440)로부터 바이어스 전압(Vcc)의 충전을 중지하는 신호를 받으면 충전 동작을 중지한다. In detail, the initial bias voltage supply unit 420 is connected to the power supply unit 100 and the bias voltage supply unit 500, so that a capacitor (i.e., initial startup of the switching mode power supply 10 using the frequency modulation method and the pulse width modulation method) The bias voltage Vcc is charged to the capacitor C2 included in the bias voltage supply unit 500 by using the DC voltage Vin charged in Cin. In addition, the initial bias voltage supply unit 420 is connected to the pulse width modulator 440, and stops the charging operation when receiving the signal to stop the charge of the bias voltage (Vcc) from the pulse width modulator 440.

펄스폭 변조부(440)는 바이어스 전압 공급부(500) 및 피드백 회로부(300)와 연결되어, 바이어스 전압 공급부(500)로부터 바이어스 전압(Vcc)을 인가받고 피드백 회로부(300)로부터 피드백 전압(Vfb)을 인가받는다. 이러한 펄스폭 변조부(440)는 바이어스 전압(Vcc)을 이용하여 메인 스위치(Qsw)를 스위칭하기 시작하며, 피드백 전압(Vfb)을 이용하여 메인 스위치(Qsw)의 듀티를 조절한다. The pulse width modulator 440 is connected to the bias voltage supply unit 500 and the feedback circuit unit 300 to receive the bias voltage Vcc from the bias voltage supply unit 500 and receive the feedback voltage Vfb from the feedback circuit unit 300. Is authorized. The pulse width modulator 440 starts switching the main switch Qsw by using the bias voltage Vcc and adjusts the duty of the main switch Qsw by using the feedback voltage Vfb.

상기 펄스폭 변조부(440)는 전압 생성부(441), 비교부(442), 제어 회로부(443) 및 주파수 가변 회로부(444)를 포함하여 구성된다. The pulse width modulator 440 includes a voltage generator 441, a comparator 442, a control circuit 443, and a frequency variable circuit 444.

전압 생성부(441)는 바이어스 전압(Vcc)으로부터 복수의 기준 전압(Vref1~Vrefn; n은 2 이상의 자연수)을 생성한다. 여기서, 복수의 기준 전압(Vref1~Vrefn)은, 스위칭 주파수를 가변시 이용되는 피드백 전압(Vfb)에 대한 기준 전압들이다. 예를 들어, 피드백 전압(Vfb)이 1V일 경우, 복수의 기준 전압(Vref1~Vrefn)은 0.9V, 1.1V, 1.2V로 생성될 수 있다. The voltage generator 441 generates a plurality of reference voltages Vref1 to Vrefn (n is a natural number of two or more) from the bias voltage Vcc. Here, the plurality of reference voltages Vref1 to Vrefn are reference voltages with respect to the feedback voltage Vfb used when the switching frequency is changed. For example, when the feedback voltage Vfb is 1V, the plurality of reference voltages Vref1 to Vrefn may be generated as 0.9V, 1.1V, and 1.2V.

비교부(442)는 상기 복수의 기준 전압(Vref1~Vrefn)과 피드백 전압을 비교하여 비교 신호를 출력하는 복수의 비교기(442_1~442_n; n은 2 이상의 자연수)를 포함한다. 상기 복수의 비교기(442_1~442_n)는 피드백 전압(Vfb)이 공통적으로 인가되는 비반전 단자(+)와, 상기 복수의 기준 전압(Vref1~Vrefn) 각각 인가되는 반전 단자(-)를 갖는다. 여기서, 상기 비교 신호는 상기 피드백 전압(Vfb)이 상기 복수의 기준 전압(Vref1~Vrefn) 각각 보다 크면 출력되며, 예를 들어 하이(high) 신호로 출력될 수 있다.The comparator 442 includes a plurality of comparators 442_1 to 442_n (n is a natural number of two or more) for comparing the plurality of reference voltages Vref1 to Vrefn and a feedback voltage to output a comparison signal. The plurality of comparators 442_1 to 442_n have a non-inverting terminal + to which a feedback voltage Vfb is commonly applied, and an inverting terminal to which each of the plurality of reference voltages Vref1 to Vrefn is applied. Here, the comparison signal is output when the feedback voltage Vfb is greater than each of the plurality of reference voltages Vref1 to Vrefn, and for example, may be output as a high signal.

제어 회로부(443)는 비교부(442)로부터 인가된 비교 신호로부터 스위치 선택 제어 신호를 생성한다. 즉, 상기 제어 회로부(443)는 비교부(442)로부터 인가된 하이 신호에 대한 스위치 선택 제어 신호를 생성하여, 주파수 가변 회로부(444)에 포함된 복수의 선택 스위치의 스위칭을 제어한다. 또한, 제어 회로부(443)는 히스테리시스 회로를 사용하여 피드백 전압(Vfb)의 변동에 의한 노이즈로 인해 스위칭 주파수의 변동을 방지할 수 있다. The control circuit unit 443 generates a switch selection control signal from the comparison signal applied from the comparator 442. That is, the control circuit unit 443 generates a switch selection control signal for the high signal applied from the comparator 442 to control the switching of the plurality of selection switches included in the frequency variable circuit unit 444. In addition, the control circuit unit 443 may prevent the change in the switching frequency due to the noise caused by the change in the feedback voltage Vfb using the hysteresis circuit.

주파수 가변 회로부(444)는 제어 회로부(443)와 메인 스위치(Qsw) 사이에 연결되며, 오실레이터(OSC)로부터 기준 클럭이 인가되는 복수의 플립플롭(FF1 내지 FFn: n은 2 이상의 자연수)과, OSC 스위치(Q0) 및 복수의 선택 스위치(Q1 내지 Qn; n은 2 이상의 자연수)를 포함한다. The frequency variable circuit unit 444 is connected between the control circuit unit 443 and the main switch Qsw, and includes a plurality of flip-flops (FF1 to FFn: n is a natural number of two or more) to which a reference clock is applied from the oscillator OSC, OSC switch Q0 and a plurality of select switches Q1 to Qn (n is a natural number of two or more).

이러한 주파수 가변 회로부(444)는 오실레이터(OSC)로부터 기준 클럭을 인가받아 복수의 플립플롭(FF1 내지 FFn)을 이용하여 분주된 클럭을 출력한다. The frequency variable circuit unit 444 receives a reference clock from an oscillator OSC and outputs a divided clock using a plurality of flip-flops FF1 to FFn.

상기 복수의 플립플롭(FF1 내지 FFn)은 오실레이터(OSC)로부터 클럭을 입력받아 분주율에 따라 예를 들어 2분주, 4분주, 8분주, 16분주,...2n분주한다. The plurality of flip-flops FF1 to FFn receive a clock from an oscillator OSC and divide, for example, 2, 4, 8, 16, ... 2n according to the division ratio.

상기 제 1 플립플롭(FF1)은 상기 OSC 스위치(Q0)와 제 1 선택 스위치(Q1) 사이에 연결되며, 상기 오실레이터(OSC)의 기준 클럭이 인가되는 클럭 입력부와, 부출력부(Qb)의 피드백된 신호가 입력되는 입력부(D), 2분주한 클럭(기준 클럭 주파수/2)을 출력하여 제 1 선택 스위치(Q1)로 인가하는 출력부(Q)를 포함한다.The first flip-flop FF1 is connected between the OSC switch Q0 and the first selection switch Q1, and includes a clock input unit to which a reference clock of the oscillator OSC is applied, and a sub output unit Qb. An input unit D to which the feedback signal is input, and an output unit Q for outputting a divided clock (reference clock frequency / 2) and applying the same to the first selection switch Q1.

상기 n 번째 플립플롭(FFn)은 n-1 번째 플립플롭(FFn-1)과 n 번째 선택 스위치(Qn)사이에 연결되며, n-1 번째 플립플롭(FFn-1)의 출력부(Q)로부터 출력된 클럭이 입력되는 클럭 입력부와, 부출력부(Qb)의 피드백된 신호가 입력되는 입력부(D) 와, 2n분주한 클럭(기준 클럭 주파수/2n)을 출력하여 n 번째 선택 스위치(Qn)로 인가하는 출력 부(Q)를 포함한다. The n th flip-flop FFn is connected between the n-1 th flip-flop FFn-1 and the n th select switch Qn, and the output unit Q of the n-1 th flip-flop FFn-1 is provided. A n-th select switch Qn by outputting a clock input unit into which a clock output from the input signal is input, an input unit D into which a feedback signal of the sub-output unit Qb is input, and a clock divided by 2n (reference clock frequency / 2n). It includes an output unit (Q) to apply to).

예를 들어, n=2인 경우인 제 2 플립플롭(FF2)은 제 1 플립플롭(FF1)과 제 2 선택 스위치(Q2)사이에 연결되며, 제 1 플립플롭(FF1)의 출력부(Q)로부터 출력된 클럭(기준 클럭 주파수/4)가 입력되는 클럭 입력부와, 부출력부(Qb)의 피드백된 신호가 입력되는 입력부(D)와, 4분주한 클럭신호(기준 클럭 주파수/4)를 출력하여 제 2 선택 스위치(Q2)로 인가하는 출력부(Q)를 포함한다. For example, when n = 2, the second flip-flop FF2 is connected between the first flip-flop FF1 and the second selection switch Q2, and the output unit Q of the first flip-flop FF1 is provided. Clock input (reference clock frequency / 4) to which the clock output from the input signal is input, input unit (D) to which the fed-back signal of the sub output unit (Qb) is input, and clock signal divided by four (reference clock frequency / 4) It includes an output unit (Q) for outputting and applying to the second selection switch (Q2).

이와 같은 복수의 플립플롭(FF1 내지 FFn)은 입력되는 클럭에 응답하여 구동하고, 부출력부(Qb)의 신호가 입력부(D)로 피드백되고 다시 출력부(Q)로 전달하여 분주 클럭을 생성하는 D 플립플롭으로 이루어질 수 있다.The plurality of flip-flops FF1 to FFn are driven in response to an input clock, and a signal of the sub output unit Qb is fed back to the input unit D and transferred to the output unit Q to generate a divided clock. D flip-flop can be made.

그리고, 상기 주파수 가변 회로부(444)는 복수의 플립플롭(FF1 내지 FFn)을 이용하여 분주한 클럭을 복수의 선택 스위치(Q1 내지 Qn)를 이용하여 원하는 클럭으로 출력한다. The frequency variable circuit unit 444 outputs a clock divided by a plurality of flip-flops FF1 to FFn to a desired clock using a plurality of selection switches Q1 to Qn.

복수의 선택 스위치(Q1 내지 Qn)는 제어 회로부(423)의 스위치 선택 제어 신호에 의해 스위칭이 제어된다. 복수의 선택 스위치(Q1 내지 Qn)의 스위칭에 의해 선택된 클럭은 주파수 가변 회로부(424)와 메인 스위치(Qsw) 사이에 위치하는 출력 클럭부를 거침으로써, 최종적으로 메인 스위치(Qsw)의 스위칭 주파수로 변환된다. 상기 스위칭 주파수는 상기 주파수 가변 회로부(444)에 의해 상기 피드백 전압(Vfb)에 따라 가변하는 계단형 스위칭 주파수로 설정된다. 여기서, 계단형 주파수는, 도 3에 도시된 바와 같이, 플랫부와 수직부가 반복되는 파형 형태이며, 상기 플랫부와 수직부는 상기 피드백 전압(Vfb)이 증가할 수록 증가되는 형태이다. The switching of the plurality of selection switches Q1 to Qn is controlled by a switch selection control signal of the control circuit unit 423. The clock selected by the switching of the plurality of select switches Q1 to Qn passes through the output clock section located between the frequency variable circuit section 424 and the main switch Qsw, and finally converted to the switching frequency of the main switch Qsw. do. The switching frequency is set by the frequency variable circuit unit 444 to a stepped switching frequency that varies according to the feedback voltage Vfb. Here, the stepped frequency has a waveform form in which the flat portion and the vertical portion are repeated as shown in FIG. 3, and the flat portion and the vertical portion are increased as the feedback voltage Vfb increases.

이와 같이, 주파수 가변 회로부(444)가 피드백 전압(Vfb)에 따른 분주된 클럭을 출력 클럭부로 출력하고, 출력 클럭부에서 분주된 클럭에 따른 계단형 스위칭 주파수가 생성되어 메인 스위치(Qsw)의 스위칭이 제어된다. 여기서, 도 3을 참조하면, 메인 스위치(Qsw)가 계단형 스위칭 주파수에 의해 제어되는 경우 선형 스위칭 주파수에 의해 제어되는 경우보다 스위칭 손실이 선형 스위칭 주파수와 계단형 스위칭 주파수 사이의 공간 만큼 절감됨을 알 수 있다. 또한, 도 4를 참조하면, 메인 스위치(Qsw)가 계단형 스위칭 주파수에 의해 제어되는 경우 피드백 전압(Vfb)에 노이즈가 발생하더라도, 선형 스위칭 주파수에 의해 제어되는 경우에 비해 스위칭 주파수의 변동이 감소됨을 알 수 있다.As such, the frequency variable circuit unit 444 outputs the divided clock corresponding to the feedback voltage Vfb to the output clock unit, and a stepped switching frequency is generated according to the divided clock in the output clock unit, thereby switching the main switch Qsw. This is controlled. 3, it can be seen that when the main switch Qsw is controlled by the stepped switching frequency, the switching loss is reduced by the space between the linear switching frequency and the stepped switching frequency than when the main switch Qsw is controlled by the stepped switching frequency. Can be. In addition, referring to FIG. 4, when the main switch Qsw is controlled by the stepped switching frequency, even if noise is generated in the feedback voltage Vfb, the variation in the switching frequency is reduced as compared with the case where the main switch Qsw is controlled by the linear switching frequency. It can be seen.

바이어스 전압 공급부(500)는 트랜스포머의 보조 코일(L3), 트랜스포머의 보조 코일(L3)의 일단에 애노드가 연결되는 다이오드(D2) 및 다이오드(D2)의 캐소드와 접지 사이에 연결되는 커패시터(C2)를 포함한다. 그리고, 커패시터(C2)와 다이오드(D2)의 접점은 스위칭 제어부(400)에 연결된다. 여기서, 커패시터(C2)의 양단에는 스위칭 제어부(400)의 펄스폭 변조부(440)를 동작시키기 위한 바이어스 전압(Vcc)이 충전된다. 한편, 트랜스포머의 보조 코일(L3) 및 다이오드(D2)는 메인 스위치(Qsw)가 스위칭을 시작하는 경우에 동작하여, 커패시터(C2)에 바이어스 전압(Vcc)을 충전시킨다. 그리고, 주파수 변조 방식 및 펄스폭 변조 방식을 이용한 스위칭 모드 파워 서플라이(10)의 초기 기동시에는 초기 바이어스 전압 공급 부(420)에 의해 커패시터(C2)에 바이어스 전압(Vcc)이 충전된다.The bias voltage supply unit 500 includes a diode D2 having an anode connected to the auxiliary coil L3 of the transformer and an auxiliary coil L3 of the transformer, and a capacitor C2 connected between the cathode of the diode D2 and the ground. It includes. In addition, the contact point of the capacitor C2 and the diode D2 is connected to the switching controller 400. Here, the bias voltage Vcc for operating the pulse width modulator 440 of the switching controller 400 is charged at both ends of the capacitor C2. On the other hand, the auxiliary coil L3 and the diode D2 of the transformer operate when the main switch Qsw starts switching to charge the bias voltage Vcc to the capacitor C2. In the initial startup of the switching mode power supply 10 using the frequency modulation method and the pulse width modulation method, the bias voltage Vcc is charged to the capacitor C2 by the initial bias voltage supply unit 420.

상술한 바와 같이, 본 발명의 일 실시예에 따른 주파수 변조 방식 및 펄스폭 변조 방식을 이용한 스위칭 모드 파워 서플라이(10)는 주파수 가변 회로부(444)를 이용하여 메인 스위치(Qsw)의 스위칭 주파수를 피드백 전압(Vfb)에 따라 계단형으로 가변시킴으로써, 특히 저부하에서 대기 전력을 줄일 수 있고 메인 스위치의 스위칭 손실을 줄일 수 있으며, 피드백 전압(Vfb)의 변동에 의해 발생되는 노이즈로 인해 스위칭 주파수가 변화하는 것을 감소시킬 수 있다. As described above, the switching mode power supply 10 using the frequency modulation method and the pulse width modulation method according to an embodiment of the present invention feeds back the switching frequency of the main switch Qsw by using the frequency variable circuit unit 444. By varying stepwise according to the voltage Vfb, the standby power can be reduced, especially at low loads, the switching loss of the main switch can be reduced, and the switching frequency is changed due to the noise generated by the variation of the feedback voltage Vfb. You can reduce what you do.

이상에서 설명한 것은 본 발명에 따른 주파수 변조 방식 및 펄스폭 변조 방식을 이용한 스위칭 모드 파워 서플라이를 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.What has been described above is just one embodiment for implementing a switching mode power supply using the frequency modulation method and the pulse width modulation method according to the present invention, the present invention is not limited to the above embodiment, the following claims As claimed in the scope of the present invention, those skilled in the art to which the present invention pertains will have the technical spirit of the present invention to the extent that various modifications can be made.

도 1은 본 발명의 일 실시예에 따른 주파수 변조 방식 및 펄스폭 변조 방식을 이용한 스위칭 모드 파워 서플라이의 회로도이다.1 is a circuit diagram of a switching mode power supply using a frequency modulation method and a pulse width modulation method according to an embodiment of the present invention.

도 2는 도 1의 펄스폭 변조부의 상세 회로도이다.FIG. 2 is a detailed circuit diagram of the pulse width modulator of FIG. 1.

도 3은 도 1의 메인 스위치가 계단형 스위칭 주파수에 의해 제어되는 경우 선형 스위칭 주파수에 의해 제어되는 경우보다 스위칭 손실을 절감함을 보여주는 그래프이다. FIG. 3 is a graph showing that when the main switch of FIG. 1 is controlled by the stepped switching frequency, switching loss is reduced compared to when the main switch is controlled by the linear switching frequency.

도 4는 도 1의 메인 스위치가 계단형 스위칭 주파수에 의해 제어되는 경우 선형 스위칭 주파수에 의해 제어되는 경우보다 피드백 전압의 노이즈에 대한 스위칭 주파수의 변동이 감소함을 보여주는 그래프이다.FIG. 4 is a graph showing that when the main switch of FIG. 1 is controlled by the stepped switching frequency, the variation of the switching frequency with respect to noise of the feedback voltage is reduced compared to when the main switch is controlled by the linear switching frequency.

< 도면의 주요 부분에 대한 부호의 설명 > <Description of Symbols for Main Parts of Drawings>

10: 주파수 변조 방식 및 펄스폭 변조 방식을 이용한 스위칭 모드 파워 서플라이10: Switching Mode Power Supply Using Frequency Modulation and Pulse Width Modulation

100: 전력 공급부 200: 출력부 100: power supply unit 200: output unit

300: 피드백 회로부 400: 스위칭 제어부300: feedback circuit portion 400: switching control unit

420: 초기 바이어스 전압 공급부 440: 펄스폭 변조부 420: initial bias voltage supply unit 440: pulse width modulator

441: 전압 생성부 442: 비교부 441: voltage generator 442: comparator

443: 제어 회로부 444: 주파수 가변 회로부443: control circuit section 444: frequency variable circuit section

500: 바이어스 전압 공급부500: bias voltage supply

Claims (9)

트랜스포머의 1 차 코일로 직류전압을 공급하는 전력 공급부;A power supply for supplying a DC voltage to the primary coil of the transformer; 상기 트랜스포머의 2 차 코일을 통해 출력 전압을 출력하는 출력부;An output unit for outputting an output voltage through the secondary coil of the transformer; 상기 출력부와 연결되어 상기 출력 전압으로부터 피드백 전압을 생성하는 피드백 회로부; 및A feedback circuit unit connected to the output unit to generate a feedback voltage from the output voltage; And 상기 전력 공급부와 연결된 초기 전압 공급부, 상기 초기 전압 공급부와 상기 피드백 회로부 사이에 연결된 펄스폭 변조부, 및 상기 펄스폭 변조부와 상기 트랜스포머의 1 차 코일 사이에 연결되는 메인 스위치를 포함하며, 상기 펄스폭 변조부로부터 공급되는 스위칭 주파수로 상기 메인 스위치의 스위칭을 제어하는 스위칭 제어부; An initial voltage supply unit connected to the power supply unit, a pulse width modulation unit connected between the initial voltage supply unit and the feedback circuit unit, and a main switch connected between the pulse width modulation unit and the primary coil of the transformer; A switching controller controlling the switching of the main switch at a switching frequency supplied from a width modulator; 상기 펄스폭 변조부로 바이어스 전압을 공급하는 바이어스 전압 공급부를 포함하며,A bias voltage supply unit supplying a bias voltage to the pulse width modulation unit, 상기 펄스폭 변조부는 상기 스위칭 주파수를 상기 피드백 전압에 따라 가변하는 계단형 주파수로 설정하고,The pulse width modulator sets the switching frequency to a stepped frequency that varies according to the feedback voltage, 상기 계단형 주파수는 플랫부와 수직부가 반복되는 파형 형태이며, 상기 플랫부와 수직부는 상기 피드백 전압이 증가할 수록 증가되는 형태인 것을 특징으로 하는 주파수 변조 방식 및 펄스폭 변조 방식을 이용한 스위칭 모드 파워 서플라이. The stepped frequency has a waveform form in which the flat portion and the vertical portion are repeated, and the flat portion and the vertical portion increase in accordance with the increase of the feedback voltage, the switching mode power using the frequency modulation method and the pulse width modulation method Supply. 삭제delete 제 1 항에 있어서,The method of claim 1, 상기 펄스폭 변조부는 The pulse width modulator 상기 바이어스 전압으로부터 복수의 기준 전압을 생성하는 전압 생성부;A voltage generator configured to generate a plurality of reference voltages from the bias voltages; 상기 복수의 기준 전압 각각과 상기 피드백 전압을 비교하여 비교 신호를 출력하는 복수의 비교기를 갖는 비교부;A comparator having a plurality of comparators configured to compare the respective reference voltages with the feedback voltages and output a comparison signal; 상기 비교 신호로부터 스위치 선택 제어 신호를 생성하는 제어 회로부;A control circuit unit generating a switch selection control signal from the comparison signal; 상기 제어 회로부와 상기 메인 스위치 사이에 연결되며 상기 스위치 선택 제어 신호에 의해 스위칭되는 OSC 스위치 및 복수의 선택 스위치와, 상기 OSC 스위치와 상기 메인 스위치 사이에서 상기 복수의 선택 스위치 각각과 연결되는 복수의 플립플롭을 포함하는 주파수 가변 회로부를 구비하며,An OSC switch and a plurality of selection switches connected between the control circuit unit and the main switch and switched by the switch selection control signal, and a plurality of flips connected between each of the plurality of selection switches between the OSC switch and the main switch. A frequency variable circuit section including a flop, 상기 OSC 스위치에 오실레이터의 기준 클럭이 인가되는 것을 특징으로 하는 주파수 변조 방식 및 펄스폭 변조 방식을 이용한 스위칭 모드 파워 서플라이.Switching mode power supply using a frequency modulation method and a pulse width modulation method characterized in that the oscillator reference clock is applied to the OSC switch. 제 3 항에 있어서,The method of claim 3, wherein 상기 비교 신호는 상기 피드백 전압이 상기 기준 전압보다 크면 출력되는 것을 특징으로 하는 주파수 변조 방식 및 펄스폭 변조 방식을 이용한 스위칭 모드 파워 서플라이.The comparison signal is output when the feedback voltage is greater than the reference voltage switching mode power supply using a frequency modulation method and a pulse width modulation method. 제 3 항에 있어서,The method of claim 3, wherein 상기 복수의 선택 스위치는 제 1 내지 n(n은 2 이상의 자연수)번째 선택 스위치를 포함하고, 상기 복수의 플립플롭은 제 1 내지 n(n은 2 이상의 자연수)번째 플립플롭을 포함하며,Wherein the plurality of selection switches include first to nth (n is a natural number of two or more) th switches, and the plurality of flip-flops include first to nth (n is a natural number of two or more) th flip-flops, 상기 제 1 플립플롭은 상기 OSC 스위치와 상기 제 1 선택 스위치 사이에 연결되며, The first flip-flop is connected between the OSC switch and the first select switch, 상기 제 1 플립플롭의 입력 클럭부에 상기 오실레이터의 기준 클럭이 인가되고, 상기 제 1 플립플롭의 부출력부의 신호가 피드백되어 입력부로 입력되고 출력부로 전달되어 출력된 분주 클럭이 상기 제 1 선택 스위치로 입력되는 것을 특징으로 하는 주파수 변조 방식 및 펄스폭 변조 방식을 이용한 스위칭 모드 파워 서플라이.A reference clock of the oscillator is applied to an input clock portion of the first flip-flop, and a divided clock inputted to an input unit and transmitted to an output unit by feeding a signal of a sub-output unit of the first flip-flop into the input unit is output to the first selection switch. Switching mode power supply using a frequency modulation method and a pulse width modulation method characterized in that the input. 제 5 항에 있어서,The method of claim 5, 상기 제 1 플립플롭의 분주 클럭은 상기 기준 클럭을 2분주한 클럭인 것을 특징으로 하는 주파수 변조 방식 및 펄스폭 변조 방식을 이용한 스위칭 모드 파워 서플라이.The divided clock of the first flip-flop is a clock obtained by dividing the reference clock by two. The switching mode power supply using the frequency modulation method and the pulse width modulation method. 제 5 항에 있어서,The method of claim 5, 상기 n 번째 플립플롭은 n-1 번째 플립플롭과 상기 n 번째 선택 스위치 사이에 연결되며, The n th flip-flop is connected between an n-1 th flip flop and the n th select switch; 상기 n 번째 플립플롭의 클럭 입력부에 상기 n-1 번째 플립플롭의 출력부로부터 출력된 분주 클럭이 인가되고, 상기 n 번째 플립플롭의 부출력부의 신호가 피드백되어 입력부로 입력되고 출력부로 전달되어 출력된 분주 클럭이 상기 n 번째 선택 스위치로 입력되는 것을 특징으로 하는 주파수 변조 방식 및 펄스폭 변조 방식을 이용한 스위칭 모드 파워 서플라이.The divided clock output from the output unit of the n-th flip-flop is applied to the clock input of the n-th flip-flop, and the signal of the sub-output unit of the n-th flip-flop is fed back to the input unit and transmitted to the output unit. Switched mode power supply using a frequency modulation method and a pulse width modulation method characterized in that the divided divided clock is input to the n-th selection switch. 제 7 항에 있어서,The method of claim 7, wherein 상기 n번째 플립플롭의 분주 클럭은 상기 기준 클럭을 2n분주한 클럭인 것을 특징으로 하는 주파수 변조 방식 및 펄스폭 변조 방식을 이용한 스위칭 모드 파워 서플라이.The divided clock of the nth flip-flop is a clock obtained by dividing the reference clock by 2n. 2. The switching mode power supply using the frequency modulation method and the pulse width modulation method. 제 3 항에 있어서,The method of claim 3, wherein 상기 복수의 플립플롭은 D 플립플롭으로 이루어지는 것을 특징으로 하는 주파수 변조 방식 및 펄스폭 변조 방식을 이용한 스위칭 모드 파워 서플라이.The plurality of flip-flops are D flip-flop, characterized in that the switching mode power supply using a frequency modulation method and a pulse width modulation method.
KR1020090025426A 2009-03-25 2009-03-25 Switching mode power supply using frequency modulation type and pulse width modulation type KR101039992B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090025426A KR101039992B1 (en) 2009-03-25 2009-03-25 Switching mode power supply using frequency modulation type and pulse width modulation type

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090025426A KR101039992B1 (en) 2009-03-25 2009-03-25 Switching mode power supply using frequency modulation type and pulse width modulation type

Publications (2)

Publication Number Publication Date
KR20100107238A KR20100107238A (en) 2010-10-05
KR101039992B1 true KR101039992B1 (en) 2011-06-09

Family

ID=43129076

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090025426A KR101039992B1 (en) 2009-03-25 2009-03-25 Switching mode power supply using frequency modulation type and pulse width modulation type

Country Status (1)

Country Link
KR (1) KR101039992B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9535440B2 (en) 2012-10-30 2017-01-03 Samsung Display Co., Ltd. DC-DC converter and organic light emitting display device using the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10327575A (en) 1997-05-23 1998-12-08 Kyocera Corp Power circuit
JP2000278937A (en) * 1999-03-23 2000-10-06 Hitachi Ltd Booster circuit and power supply circuit for liquid crystal display employing the same
KR20010006626A (en) * 1999-02-15 2001-01-26 가네꼬 히사시 Booster including charge pumping circuit with its electric power consumption reduced and method of operating the same
KR20050108281A (en) * 2004-05-12 2005-11-16 삼성전자주식회사 Switching mode power supply

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10327575A (en) 1997-05-23 1998-12-08 Kyocera Corp Power circuit
KR20010006626A (en) * 1999-02-15 2001-01-26 가네꼬 히사시 Booster including charge pumping circuit with its electric power consumption reduced and method of operating the same
JP2000278937A (en) * 1999-03-23 2000-10-06 Hitachi Ltd Booster circuit and power supply circuit for liquid crystal display employing the same
KR20050108281A (en) * 2004-05-12 2005-11-16 삼성전자주식회사 Switching mode power supply

Also Published As

Publication number Publication date
KR20100107238A (en) 2010-10-05

Similar Documents

Publication Publication Date Title
US9621053B1 (en) Peak power control technique for primary side controller operation in continuous conduction mode
US8787040B2 (en) Voltage-regulating circuit with input voltage detecting circuit and parallel voltage-regulating circuit system using the same
US9413252B2 (en) Transmission voltage loss compensation circuit, compensation method, controlling chip and switching power supply
US7944090B2 (en) Multi-output power conversion circuit
US7518885B2 (en) Method and apparatus for a control circuit with multiple operation modes
US6297976B1 (en) Thin, cascade-connected direct current source circuit
KR101425668B1 (en) Frequency modulation device and switch mode power supply using the same
CN110999053B (en) Adjustable power supply device for supplying power to power switch control device
KR101365502B1 (en) Power supply apparatus
US20110227506A1 (en) Controllers, systems and methods for controlling power of light sources
US20160134186A1 (en) Introducing jitter to a switching frequency by way of modulating current limit
TWI590574B (en) Power supply apparatus
US8300437B2 (en) Multi-output DC-to-DC conversion apparatus with voltage-stabilizing function
US9344000B2 (en) Power module varying bias power and distributed power supply apparatus
US10088854B2 (en) Modulating jitter frequency as switching frequency approaches jitter frequency
KR101489962B1 (en) Power converter, switching control device thereof and driving method thereof
KR20070044536A (en) Switching mode power supply
US10924005B2 (en) Switching-mode power supplies and power controllers capable of jittering switching frequency
EP3557768B1 (en) Current-based feedback control for voltage regulators
KR101039992B1 (en) Switching mode power supply using frequency modulation type and pulse width modulation type
US11496052B2 (en) Insulated power supply circuit
KR100997545B1 (en) Power supplying device
JPH037062A (en) Resonance switching power source
KR101493520B1 (en) Dual output SMPS Device
CN111564837A (en) Power supply device supporting power over Ethernet

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120531

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130529

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160523

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180510

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190513

Year of fee payment: 9