KR101026798B1 - Thin film transistor and manufacturing method thereof - Google Patents
Thin film transistor and manufacturing method thereof Download PDFInfo
- Publication number
- KR101026798B1 KR101026798B1 KR1020030072453A KR20030072453A KR101026798B1 KR 101026798 B1 KR101026798 B1 KR 101026798B1 KR 1020030072453 A KR1020030072453 A KR 1020030072453A KR 20030072453 A KR20030072453 A KR 20030072453A KR 101026798 B1 KR101026798 B1 KR 101026798B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- electrode
- film transistor
- source electrode
- drain electrode
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/481—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
- H10K10/80—Constructional details
- H10K10/82—Electrodes
- H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
- H10K77/10—Substrates, e.g. flexible substrates
- H10K77/111—Flexible substrates
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/549—Organic PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Abstract
본 발명에 따른 박막 트랜지스터는 투명한 절연 기판, 절연 기판의 일면 위에 형성되어 있으며 소정의 간격을 두고 마주하는 소스 전극과 드레인 전극, 소스 전극과 드레인 전극에 의해 노출되는 절연 기판의 타면 위에 형성되어 있는 게이트 전극, 소스 전극 및 드레인 전극 사이의 절연 기판 상부에 형성되어 있는 유기 반도체층, 게이트 전극, 소스 전극 및 드레인 전극은 투명한 도전 물질로 형성되어 있다. The thin film transistor according to the present invention is formed on a transparent insulating substrate, one surface of the insulating substrate, and a gate formed on the other surface of the insulating substrate exposed by the source electrode and the drain electrode facing each other at a predetermined interval, and the source electrode and the drain electrode. The organic semiconductor layer, the gate electrode, the source electrode, and the drain electrode formed on the insulating substrate between the electrode, the source electrode, and the drain electrode are formed of a transparent conductive material.
박막트랜지스터, 유기반도체, 투명전극Thin film transistor, organic semiconductor, transparent electrode
Description
도 1은 본 발명의 실시예에 따른 박막 트랜지스터의 단면도이고,1 is a cross-sectional view of a thin film transistor according to an embodiment of the present invention,
도 2는 도 1에 도시한 본 발명의 실시예에 따른 박막 트랜지스터를 형성하는 공정 중 중간 단계에서의 단면도이고,FIG. 2 is a cross-sectional view at an intermediate stage in the process of forming the thin film transistor according to the embodiment of the present invention shown in FIG. 1,
도 3은 도 2의 다음 단계에서의 단면도이고,3 is a cross-sectional view at the next step of FIG. 2,
도 4는 도 3의 다음 단계에서의 단면도이다. 4 is a cross-sectional view at the next step of FIG. 3.
?도면의 주요 부분에 대한 도면부호 설명?? Description of the reference numerals for the main parts of the drawing
110 : 절연 기판 124 : 게이트 전극110: insulating substrate 124: gate electrode
154 : 반도체층 173 : 소스 전극154
175 : 드레인 전극175: drain electrode
본 발명은 박막 트랜지스터 및 그 제조 방법에 관한 것으로 특히, 유기 반도체층을 가지는 박막 트랜지스터에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor and a method of manufacturing the same, and more particularly, to a thin film transistor having an organic semiconductor layer.
박막 트랜지스터 표시판(Thin Film Transistor, TFT)은 액정 표시 장치나 유 기 EL(Electro Luminescence) 표시 장치 등에서 각 화소를 독립적으로 구동하기 위한 회로 기판으로써 사용된다. 박막 트랜지스터 표시판은 주사 신호를 전달하는 주사 신호선 또는 게이트선과 화상 신호를 전달하는 화상 신호선 또는 데이터선이 형성되어 있고, 게이트선 및 데이터선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터와 연결되어 있는 화소 전극 등을 포함하고 있다. Thin film transistors (TFTs) are used as circuit boards for independently driving each pixel in a liquid crystal display or an organic electroluminescence (EL) display. The thin film transistor array panel includes a scan signal line or a gate line for transmitting a scan signal and an image signal line or a data line for transferring an image signal, and includes a thin film transistor connected to the gate line and the data line, a pixel electrode connected to the thin film transistor, and the like. It is included.
여기서 박막 트랜지스터는 게이트선에 연결되어 있는 게이트 전극과 채널을 형성하는 반도체층, 데이터선에 연결되어 있는 소스 전극과 반도체층을 중심으로 소스 전극과 마주하는 드레인 전극 등으로 이루어진다. 박막 트랜지스터는 게이트선을 통하여 전달되는 주사 신호에 따라 데이터선을 통하여 화소 전극에 전달되는 화상 신호를 제어하는 스위칭 소자이다. The thin film transistor may include a semiconductor layer forming a channel and a gate electrode connected to the gate line, a source electrode connected to the data line and a drain electrode facing the source electrode with respect to the semiconductor layer. The thin film transistor is a switching element that controls an image signal transmitted to a pixel electrode through a data line according to a scan signal transmitted through a gate line.
이때, 반도체층과 게이트 전극과의 상대적인 위치에 따라 박막 트랜지스터는 탑 게이트(top gate) 방식과 바텀 게이트(bottom gate) 방식으로 나눌 수 있다. 다결정 규소 박막 트랜지스터 표시판의 경우, 게이트 전극이 반도체층의 상부에 위치하는 탑 게이트 방식이 주로 이용된다. In this case, the thin film transistor may be divided into a top gate method and a bottom gate method according to a relative position between the semiconductor layer and the gate electrode. In the case of a polysilicon thin film transistor array panel, a top gate method in which a gate electrode is located above the semiconductor layer is mainly used.
이러한 구조를 가지는 각각의 박막 트랜지스터를 형성하기 위해서는 각 박막에 따른 다수의 사진 식각 공정을 필요로 한다. 사진 식각 공정은 광마스크를 이용하여 감광막을 노광한 후, 현상하여 감광막 패턴을 형성한다. 그런 다음 감광막 패턴을 이용하여 하부 박막을 식각하는 것으로 횟수가 증가할수록 생산비용이 증가하며 공정이 복잡해지는 문제점이 있다. In order to form each thin film transistor having such a structure, a plurality of photolithography processes for each thin film are required. In the photolithography process, the photoresist film is exposed using a photomask, and then developed to form a photoresist pattern. Then, the lower thin film is etched using the photoresist pattern, and as the number of times increases, the production cost increases and the process becomes complicated.
그리고, 박막 트랜지스터가 형성되는 기판은 빛이 통과할 수 있도록 투명한 절연 물질로 이루어지는데 투명한 절연 물질로는 주로 유리를 사용하고 있다. The substrate on which the thin film transistor is formed is made of a transparent insulating material to allow light to pass therethrough, but glass is mainly used as the transparent insulating material.
그러나 유리는 무겁고, 유연성이 떨어진다. 유연성을 증가시키기 위해서 얇게 형성할 경우에는 쉽게 깨지는 문제점이 있어 다양한 제품 형태로 가공하기가 어렵다. 따라서 현재 다양한 형태로 개발되고 있는 액정 표시 장치 제품에 적용하기 위해서는 유연성(flexible)이 우수한 표시판이 요구되고 있다. But glass is heavy and inflexible. When thinly formed in order to increase flexibility, there is a problem that it is easily broken, so it is difficult to process into various product forms. Accordingly, in order to apply to liquid crystal display products that are currently being developed in various forms, a display panel having excellent flexibility is required.
또한, 박막 트랜지스터의 반도체층을 형성하는 비정질 규소 또는 다결정 규소도 박막으로 형성될 경우에 유연성이 전혀 없다. In addition, amorphous silicon or polycrystalline silicon forming the semiconductor layer of the thin film transistor also has no flexibility when formed into a thin film.
상기한 문제점을 해결하기 위해서 유연성이 우수한 박막 트랜지스터 및 공정을 간소화할 수 있는 박막 트랜지스터의 제조 방법을 제공한다. In order to solve the above problems, there is provided a thin film transistor having excellent flexibility and a method of manufacturing a thin film transistor that can simplify the process.
상기한 목적을 달성하기 위해 본 발명에 따른 박막 트랜지스터는 투명한 절연 기판, 절연 기판의 일면 위에 형성되어 있으며 소정의 간격을 두고 마주하는 소스 전극과 드레인 전극, 소스 전극과 드레인 전극에 의해 노출되는 절연 기판의 타면 위에 형성되어 있는 게이트 전극, 소스 전극 및 드레인 전극 사이의 절연 기판 상부에 형성되어 있는 유기 반도체층, 게이트 전극, 소스 전극 및 드레인 전극은 투명한 도전 물질로 형성되어 있다. In order to achieve the above object, the thin film transistor according to the present invention is formed on one surface of a transparent insulating substrate and an insulating substrate and is exposed by a source electrode and a drain electrode facing each other at predetermined intervals, and exposed by the source electrode and the drain electrode. The organic semiconductor layer, the gate electrode, the source electrode, and the drain electrode formed on the insulating substrate between the gate electrode, the source electrode, and the drain electrode formed on the other surface of the substrate are formed of a transparent conductive material.
이때, 투명한 도전 물질은 ITO 또는 IZO로 형성되어 있는 것이 바람직하다. At this time, the transparent conductive material is preferably formed of ITO or IZO.
상기한 다른 목적을 달성하기 위한 본 발명에 따른 박막 트랜지스터의 제조 방법은 투명한 절연 기판의 양면 위에 투명한 도전 물질을 증착하여 제1 및 제2 도 전막을 형성하는 단계, 제1 도전막 위에 양의 감광막을 형성하는 단계, 제2 도전막 위에 음의 감광막을 형성하는 단계, 광마스크를 통하여 감광막을 노광한 후 현상하여 제1 및 제2 감광막 패턴을 형성하는 단계, 감광막 패턴을 마스크로 제1 및 제2 도전막을 식각하여 소스 전극, 드레인 전극 및 게이트 전극을 형성하는 단계, 소스 전극 및 드레인 전극을 포함하는 기판 위에 유기 반도체층을 형성하는 단계를 포함한다. According to another aspect of the present invention, there is provided a method of manufacturing a thin film transistor, by depositing a transparent conductive material on both surfaces of a transparent insulating substrate to form first and second conductive films, and forming a positive photoresist film on the first conductive film. Forming a negative photoresist film on the second conductive film, exposing the photoresist film through a photomask, and then developing the first and second photoresist patterns, using the first and second photoresist patterns as masks. And etching the second conductive film to form a source electrode, a drain electrode, and a gate electrode, and forming an organic semiconductor layer on the substrate including the source electrode and the drain electrode.
이때, 투명한 도전 물질은 ITO 또는 IZO로 형성하는 것이 바람직하다.In this case, the transparent conductive material is preferably formed of ITO or IZO.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.DETAILED DESCRIPTION Embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification. When a part of a layer, film, region, plate, etc. is said to be "on" another part, this includes not only the other part being "right over" but also another part in the middle. On the contrary, when a part is "just above" another part, there is no other part in the middle.
그러면 도면을 참고로 하여 본 발명의 실시예에 따른 박막 트랜지스터 및 그 제조 방법에 대하여 도면을 참고로 하여 상세하게 설명한다. Next, a thin film transistor and a method of manufacturing the same according to an embodiment of the present invention will be described in detail with reference to the drawings.
도 1은 본 발명의 실시예에 따른 트랜지스터의 단면도이다. 1 is a cross-sectional view of a transistor according to an embodiment of the present invention.
도 1에 도시한 바와 같이, 투명한 절연 기판(110)의 일면 위에 게이트 전극(124)이 형성되어 있다. 절연 기판(110)은 폴리 이미드(poly imide) 계열의 고분자 필름으로 유연성이 우수하며 투명한 물질로 이루어지며, 예를 들어 듀퐁(dupont)사에서 제작한 Mylar(상품명)으로 이루어진다. As shown in FIG. 1, a
게이트 전극(124)은 투명한 도전 물질, 예를 들어 IZO(indium zinc oxide), ITO(indium tin oxide) 등으로 형성되어 있다. The
그리고 기판(110)의 타면 위에는 소스 전극(173)과 드레인 전극(175)이 형성되어 있다. 소스 전극(173) 및 드레인 전극(175)도 게이트 전극(124)과 같이 투명한 도전 물질로 형성되어 있다. 이때 소스 전극(173)과 드레인 전극(175)은 소정 영역만큼 떨어져 형성되어 있는데 소스 전극(173)과 드레인 전극(175) 사이의 폭은 게이트 전극(124)의 폭과 동일하다. The
또한, 소스 전극(173)과 드레인 전극(175) 사이에는 유기 반도체 물질로 이루어지는 반도체층(154)이 형성되어 있다. 반도체층(154)은 규소를 포함하는 반도체 물질이 아닌 벤젠 고리를 가지는 고분자 물질로, 예를 들어 펜타센(pentacene) 등으로 이루어진다. 이러한 유기 물질로 반도체층(154)을 형성하면 유연성이 비정질 또는 다결정 규소막에 비해서 우수하다. 그리고, 비정질 규소를 이용한 반도체층의 전자 이동도(mobility)보다 빠르다. 또한, 다결정 실리콘으로 반도체층을 형성할 때 필요한 결정화 공정 등이 필요하지 않으므로 형성 공정을 단순화하면서도 결정의 특성에 영향을 받지 않는 균일한 반도체층을 얻을 수 있다. In addition, a
이상 설명한 유기 박막 트랜지스터의 제조 방법을 도 2 내지 도 4 및 기 설명 한 도 1을 참고하여 상세히 설명한다.The method of manufacturing the organic thin film transistor described above will be described in detail with reference to FIGS. 2 to 4 and FIG. 1.
도 2 내지 도 4는 도 1에 도시한 유기 트랜지스터의 형성 공정 중 중간 단계에서의 단면도를 순차적으로 도시한 도면이다. 2 to 4 are sectional views sequentially showing cross sections at an intermediate stage in the process of forming the organic transistor shown in FIG. 1.
먼저 도 2에 도시한 바와 같이, 투명한 절연 기판(110)의 양면에 투명한 도전 물질을 증착하여 제1 및 제2 도전막(10, 20)을 형성한다. 투명한 절연 기판(110)은 듀퐁사에서 제작한 Mylar를 사용하며, 투명한 도전 물질은 IZO 또는 ITO 등을 사용하여 형성한다. First, as illustrated in FIG. 2, transparent conductive materials are deposited on both surfaces of the transparent
그런 다음 제1 및 제2 도전막(10, 20) 위에 감광 물질을 각각 도포하여 제1 및 제2 감광막(30, 40)을 형성한다. 이때, 제1 감광막(30)과 제2 감광막(40)에는 감광막의 감광 특성이 반대가 되도록 형성한다. 즉, 제1 감광막(30)이 양의 감광막으로 형성할 경우 제2 감광막(40)은 음의 감광막으로 형성한다. 그리고 제1 감광막(30)이 음일 경우는 제2 감광막(40)은 양의 감광막으로 형성한다. Then, the first and second
감광 물질은 감광성을 가지는 물질로, 빛을 받으면 분해 되거나 경화 되는 특성을 나타낸다. 이때, 빛을 받은 부분이 분해되는 특성을 가진 감광 물질로 형성한 감광막을 양감광막(positive photoresist)이라 하고 빛을 받은 부분이 경화되는 특성을 가진 감광 물질로 형성한 감광막을 음감광막(negative photoresist)이라 한다. The photosensitive material is a photosensitive material, and exhibits a property of being decomposed or cured upon receiving light. At this time, a photoresist film formed of a photosensitive material having a property of decomposing light is called a positive photoresist, and a photoresist film formed of a photosensitive material having a property of curing a lighted part is a negative photoresist. This is called.
이후 도 3에 도시한 바와 같이, 광마스크(PM)를 이용하여 제1 및 제2 감광막(30, 40)을 노광한 후 현상한다. 이때, 절연 기판(110) 및 도전막(10, 20)은 모두 투명한 물질로 형성되어 있으므로 동시에 제1 감광막(30)과 제2 감광막(40)을 노광할 수 있다. 노광 후 제1 감광막(10)은 노광된 부분이 제거되고, 반대로 제2 감광막(20)은 노광된 부분만 남고 나머지는 모두 제거된다. Thereafter, as illustrated in FIG. 3, the first and second photoresist layers 30 and 40 are exposed using a photomask PM and then developed. In this case, since the insulating
그런 다음 도 4에 도시한 바와 같이, 감광막 패턴(MP)을 마스크로 제1 및 제2 도전막(10, 20)을 습식 식각하여 소스 전극(173), 드레인 전극(175) 및 게이트 전극(124)을 형성한다. 여기서 게이트 전극(124)은 소스 전극(173)과 드레인 전극(175) 사이의 노출된 기판(110)과 대응하여 형성된다. 4, the first and second
다음 도 1에 도시한 바와 같이, 감광막 패턴(MP)을 제거한 후 소스 전극(173) 및 드레인 전극(175) 사이의 노출된 기판(110)을 덮도록 유기 반도체 물질을 도포하여 반도체층(154)을 형성한다. 반도체층(154)은 펜타센(pentacene)과 같은 반도체 특성을 가지는 유기 물질로 형성한다. 반도체층(154)은 구동시에 소스 전극(173)과 드레인 전극(175) 사이에 채널을 형성한다. Next, as shown in FIG. 1, after removing the photoresist pattern MP, an organic semiconductor material is coated to cover the exposed
이처럼 음의 감광막 및 양의 감광막을 함께 사용하면 기판의 양면에 형성되는 전극을 1회의 사진 공정으로 형성할 수 있어 공정을 간소화할 수 있다. When the negative photoresist film and the positive photoresist film are used together, the electrodes formed on both sides of the substrate can be formed in one photo process, thereby simplifying the process.
이러한 박막 트랜지스터는 박막 트랜지스터를 형성하는 전극, 반도체 및 절연 기판 등이 투명한 물질로 형성되어 있기 때문에 액정 표시 장치용 박막 트랜지스터 표시판에도 사용할 수 있다. Such a thin film transistor can be used for a thin film transistor array panel for a liquid crystal display device because the thin film transistor is formed of a transparent material such as an electrode, a semiconductor, an insulating substrate, and the like.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다. Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.
이상 설명한 바와 같이, 본 발명에 따른 박막 트랜지스터는 유연성이 우수하므로 다양한 제품에 적용이 가능하다. 또한, 본 발명에 따른 제조 방법에 의해 박막 트랜지스터를 생산하는 공정이 간소화되므로 생산성이 향상된다.
As described above, the thin film transistor according to the present invention is excellent in flexibility and can be applied to various products. In addition, since the process of producing the thin film transistor is simplified by the manufacturing method according to the present invention, productivity is improved.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030072453A KR101026798B1 (en) | 2003-10-17 | 2003-10-17 | Thin film transistor and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030072453A KR101026798B1 (en) | 2003-10-17 | 2003-10-17 | Thin film transistor and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050037051A KR20050037051A (en) | 2005-04-21 |
KR101026798B1 true KR101026798B1 (en) | 2011-04-04 |
Family
ID=37239953
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030072453A KR101026798B1 (en) | 2003-10-17 | 2003-10-17 | Thin film transistor and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101026798B1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100817215B1 (en) * | 2006-11-30 | 2008-03-27 | 한국전자통신연구원 | Self-aligned organic field effect transistors and manufacturing method the same |
US8017045B2 (en) | 2008-04-16 | 2011-09-13 | Electronics And Telecommunications Research Institute | Composition for oxide semiconductor thin film and field effect transistor using the composition |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6326640B1 (en) * | 1996-01-29 | 2001-12-04 | Motorola, Inc. | Organic thin film transistor with enhanced carrier mobility |
-
2003
- 2003-10-17 KR KR1020030072453A patent/KR101026798B1/en active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6326640B1 (en) * | 1996-01-29 | 2001-12-04 | Motorola, Inc. | Organic thin film transistor with enhanced carrier mobility |
Also Published As
Publication number | Publication date |
---|---|
KR20050037051A (en) | 2005-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8054395B2 (en) | Liquid crystal display device and fabrication method thereof | |
CN109671726B (en) | Array substrate, manufacturing method thereof, display panel and display device | |
US7936409B2 (en) | Liquid crystal display device and fabrication method thereof | |
WO2018120691A1 (en) | Array substrate and method for manufacturing same, and display device | |
US20070148799A1 (en) | Liquid crystal display and fabrication method thereof | |
CN107086181B (en) | Thin film transistor, manufacturing method thereof, array substrate and display | |
US20210296406A1 (en) | Array substrate, preparation method therefor, and display device | |
KR20120099909A (en) | Thin film transistor display panel and the method thereof | |
KR101415484B1 (en) | Organic tft array substrate and manufacture method thereof | |
KR101051586B1 (en) | Method for manufacturing thin film transistor using two photo masks | |
US20090166630A1 (en) | Array substrate of liquid crystal display and method for fabricating the same | |
US8357937B2 (en) | Thin film transistor liquid crystal display device | |
US7795057B2 (en) | Liquid crystal display device and fabrication method thereof | |
US8076171B2 (en) | Mold and manufacturing method for display device | |
KR101026798B1 (en) | Thin film transistor and manufacturing method thereof | |
US8263447B2 (en) | Pixel structure and manufacturing method thereof and display panel | |
JP2004318058A (en) | Organic thin film transistor array structure and manufacturing method therefor | |
KR101649732B1 (en) | Thin film transistor array panel and manufacturing method thereof | |
KR20130037963A (en) | Thin film transistor array panel and manufacturing method thereof | |
JP3857142B2 (en) | Manufacturing method of matrix substrate for liquid crystal | |
CN109037348B (en) | Thin film transistor, preparation method thereof and array substrate | |
CN108336143B (en) | Flexible backboard, manufacturing method thereof and flexible display device | |
KR100626050B1 (en) | Organic thin film transistor, organic thin film transistor array, flat panel display device therewith and method of manufacturing the organic thin film transistor array | |
KR100974885B1 (en) | Thin film transistor and manufacturing method thereof | |
US10983405B2 (en) | Control component for optoelectronic device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20140303 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20150227 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20180302 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20190304 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20200227 Year of fee payment: 10 |