KR101019368B1 - Semiconductor memory module and socket - Google Patents

Semiconductor memory module and socket Download PDF

Info

Publication number
KR101019368B1
KR101019368B1 KR1020080103350A KR20080103350A KR101019368B1 KR 101019368 B1 KR101019368 B1 KR 101019368B1 KR 1020080103350 A KR1020080103350 A KR 1020080103350A KR 20080103350 A KR20080103350 A KR 20080103350A KR 101019368 B1 KR101019368 B1 KR 101019368B1
Authority
KR
South Korea
Prior art keywords
signal
circuit board
printed circuit
signal pad
array
Prior art date
Application number
KR1020080103350A
Other languages
Korean (ko)
Other versions
KR20100044046A (en
Inventor
권용태
Original Assignee
권용태
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 권용태 filed Critical 권용태
Priority to KR1020080103350A priority Critical patent/KR101019368B1/en
Publication of KR20100044046A publication Critical patent/KR20100044046A/en
Application granted granted Critical
Publication of KR101019368B1 publication Critical patent/KR101019368B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/51—Fixed connections for rigid printed circuits or like structures
    • H01R12/52—Fixed connections for rigid printed circuits or like structures connecting to other rigid printed circuits or like structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70—Coupling devices
    • H01R12/71—Coupling devices for rigid printing circuits or like structures
    • H01R12/72—Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures
    • H01R12/73—Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures connecting to other rigid printed circuits or like structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

본 발명은 반도체 메모리 모듈 및 그와 결합되는 전자 부품 소켓에 관한 것으로서, 제1면과 제2면 그리고 제3면을 갖는 인쇄 회로 기판에서 상기 제1면과 제2면 그리고 제3면의 각 일측에 횡 방향으로 길게 형성되는 세개의 신호 패드 배열들을 구비하고, 상기 인쇄 회로 기판과 결합되는 전자 부품 소켓에도 세개의 핀 배열을 구비하여 상기 메모리 모듈과 전자 부품 소켓의 크기가 커지지 않으면서도 많은 신호 패드들을 구비할 수 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor memory module and an electronic component socket coupled thereto, each side of the first, second and third surfaces of a printed circuit board having a first surface, a second surface, and a third surface. Three signal pad arrays are formed to extend in the lateral direction, and three pin arrays are also provided in the electronic component socket coupled to the printed circuit board, thereby increasing the number of signal pads without increasing the size of the memory module and the electronic component socket. Can be provided.

메모리 모듈, 인쇄 회로 기판, 전자 부품 소켓 Memory module, printed circuit board, electronic component socket

Description

반도체 메모리 모듈 및 그와 결합 되는 전자 부품 소켓{SEMICONDUCTOR MEMORY MODULE AND SOCKET}Semiconductor memory module and electronic component socket associated with it {SEMICONDUCTOR MEMORY MODULE AND SOCKET}

본 발명은 컴퓨터 메모리 분야에 관한 것으로서, 특히 다수개의 반도체 메모리 장치들이 장착되는 메모리 모듈 및 그와 결합 되는 전자 부품 소켓에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to the field of computer memory, and more particularly, to a memory module in which a plurality of semiconductor memory devices are mounted and an electronic component socket coupled thereto.

최근 인터넷을 포함한 정보산업의 급속한 발달과 또한 이를 뒷받침하는 반도체 산업의 급속한 발달로 컴퓨터가 점차 고용량화 및 고성능화되고 있다. 이에 따라 상기 컴퓨터에 이용되는 반도체 메모리 장치도 고용량화 및 고성능화되고 있으며, 이처럼 컴퓨터의 메모리 용량을 증대시키기 위해 하나의 메모리 모듈에 다수개의 반도체 메모리 장치들을 장착하여 사용하고 있다. 오늘날 가장 많이 사용되고 있는 듀얼 인라인 메모리 모듈은 신호 패드들이 인쇄 회로 기판의 제1면과 제2면의 일측에 각 1열씩 전체 2열로 배열되어 있다. Recently, due to the rapid development of the information industry including the Internet, and also the rapid development of the semiconductor industry supporting it, computers are gradually becoming higher in capacity and higher in performance. Accordingly, the semiconductor memory devices used in the computer are also becoming higher in capacity and higher in performance. Thus, in order to increase the memory capacity of the computer, a plurality of semiconductor memory devices are mounted and used in one memory module. The most popular dual in-line memory module today is that the signal pads are arranged in two rows, one row each on one side of the first and second sides of the printed circuit board.

도 1을 참조하면, 종래의 듀얼 인라인 메모리 모듈(101)은 인쇄 회로 기판 (102)과 상기 기판의 제1면과 제2면 중 적어도 한면에 실장되어 있는 반도체 메모리 장치들(103)과 상기 메모리 장치들(103)을 외부 시스템과 전기적으로 연결시키는 제1신호 패드 배열(104)과 제2신호 패드 배열(105)을 가지고 있다. 상기 신호 패드 배열(104, 105)은 다수개의 신호용 패드들을 일정한 간격으로 구비한다. Referring to FIG. 1, a conventional dual in-line memory module 101 includes a printed circuit board 102, semiconductor memory devices 103 mounted on at least one of first and second surfaces of the substrate, and the memory. It has a first signal pad array 104 and a second signal pad array 105 that electrically connect the devices 103 to an external system. The signal pad arrays 104 and 105 include a plurality of signal pads at regular intervals.

도 2를 참조하면, 종래의 전자 부품 소켓(201)이 외부 회로 기판(301)에 장착되어 있고, 상기 전자 부품 소켓(201)은 제1핀 배열(204)과 제2핀 배열(205)을 가지고 있으며, 각 핀 배열들(204, 205)은 다수개의 금속 핀들로 구성된다. 상기 전자 부품 소켓(201)은 도 1에 도시된 듀얼 인라인 메모리 모듈(101)과 결합되어 사용된다. 듀얼 인라인 메모리 모듈(101)이 전자 부품 소켓(201)에 결합되면 듀얼 인라인 메모리 모듈(101)의 신호 패드들은 전자 부품 소켓(201)에 있는 금속 핀들과 전기적으로 연결되어 외부 회로 기판(301)에 장착되어 있는 신호 패드들(304, 305)과 전기적으로 연결된다.Referring to FIG. 2, a conventional electronic component socket 201 is mounted on an external circuit board 301, and the electronic component socket 201 is configured to form a first pin array 204 and a second pin array 205. Each pin arrangement 204, 205 consists of a plurality of metal pins. The electronic component socket 201 is used in combination with the dual inline memory module 101 shown in FIG. 1. When the dual inline memory module 101 is coupled to the electronic component socket 201, the signal pads of the dual inline memory module 101 are electrically connected to the metal pins of the electronic component socket 201 to the external circuit board 301. It is electrically connected to the mounted signal pads 304, 305.

종래의 듀얼 인라인 메모리 모듈(101)의 성능과 메모리 용량을 더 크게 발전시키기 위해서는 상기 제1면과 제2면에 있는 신호 패드의 수를 증가시켜야 하며, 이를 위해서는 상기 신호 패드들간의 피치(pitch)를 줄이거나 인쇄 회로 기판(102)의 크기를 더 크게 해야 한다. 그런데, 상기 신호 패드들 간의 피치를 줄이는 것에는 기술적 한계가 따를 수 밖에 없다. 따라서, 다수개의 신호 패드들의 수를 증가시키기 위해서는 인쇄 회로 기판(102)의 크기를 크게 할 수밖에 없으며, 이는 또한 상기 인쇄 회로 기판과 결합되는 전자 부품 소켓(201)의 크기를 증가시켜 최종적으로는 시스템 보드의 크기를 증가시키게 된다. 이는 오늘날 시스템의 소형화 및 경 량화 추세에 크게 반하는 것이다.In order to further develop the performance and memory capacity of the conventional dual in-line memory module 101, the number of signal pads on the first and second surfaces must be increased, and for this purpose, the pitch between the signal pads is increased. Or reduce the size of the printed circuit board 102. However, there is a technical limit to reducing the pitch between the signal pads. Therefore, in order to increase the number of the plurality of signal pads, the size of the printed circuit board 102 must be increased, which also increases the size of the electronic component socket 201 that is coupled with the printed circuit board, thereby ultimately the system. This will increase the board size. This is in stark contrast to the trend towards smaller and lighter systems today.

또한 종래와 동일한 성능의 메모리 모듈의 크기를 줄이고 싶어도 도 3에서 보는 바와 같이 제1면과 제2면에 형성되어 있는 제1신호 패드 배열(204)과 제2신호 패드 배열(205) 때문에 그 크기를 줄일 수가 없다. 이 역시 오늘날 시스템의 소형화와 경량화 요구에 반하는 것이다.In addition, even if the size of the memory module having the same performance as in the prior art is reduced, the size of the first signal pad array 204 and the second signal pad array 205 formed on the first and second surfaces as shown in FIG. Cannot be reduced. This is also contrary to the demands of miniaturization and lightening of today's systems.

본 발명이 이루고자하는 기술적 과제는 인쇄 회로 기판의 크기를 키우지 않으면서도 핀 수를 늘릴 수 있는 메모리 모듈을 제공함과 동시에, 또한 신호 패드 피치(Pitch)를 줄이지 않으면서도 동일한 기능의 크기가 감소된 반도체 메모리 모듈과 상기 메모리 모듈에 적합한 전자 부품 소켓을 제공하는 것이다.The technical problem to be achieved by the present invention is to provide a memory module that can increase the number of pins without increasing the size of the printed circuit board, and at the same time reduced the size of the same function without reducing the signal pad pitch (Pitch) An electronic component socket suitable for a module and the memory module is provided.

상기 기술적 과제를 이루기 위하여 본 발명은 제1면과 제2면 그리고 제3면의 회로면을 갖고 상기 제1면과 제2면 중 적어도 한 곳에는 다수개의 반도체 장치들이 장착되는 인쇄 회로 기판에 있어서, 상기 제1면의 일측에 횡 방향으로 길게 형성되며 다수개의 신호 패드를 갖는 제1신호 패드 배열; 및In order to achieve the above technical problem, the present invention provides a printed circuit board having a circuit surface of a first surface, a second surface, and a third surface, and a plurality of semiconductor devices mounted on at least one of the first and second surfaces. A first signal pad array formed on one side of the first surface in a horizontal direction and having a plurality of signal pads; And

상기 제1면의 맞은편에 있는 제2면의 일측에 횡 방향으로 길게 형성되며 제1신호 패드 배열과 평행한 다수개의 신호 패드를 갖는 제2신호 패드 배열; 및A second signal pad array formed on one side of the second surface opposite to the first surface and having a plurality of signal pads parallel to the first signal pad array; And

상기 제1면과 인접하며 수직인 제3면에 횡 방향으로 길게 형성되며 다수개의 신호 패드를 갖는 제3신호 패드 배열을 구비하되,A third signal pad array formed on the third surface adjacent to the first surface and perpendicular to the first surface, the third signal pad array having a plurality of signal pads;

상기 제3신호 패드 배열은 상기 인쇄 회로 기판의 내층회로가 절연물 밖으로 돌출되어 있는 돌출부를 신호 패드로 하는 것을 특징으로 한다.The third signal pad array is characterized in that the signal pad is a protrusion in which the inner circuit of the printed circuit board protrudes out of the insulator.

상기 돌출부는 상기 내층회로의 단면을 도금하여 두께를 키운 것을 특징으로 하며, 또한 상기 제3신호 패드 배열에서 다수개의 신호 패드는 돌출부가 서로 평행하며 상기 인쇄 회로 기판의 내부에서 비아홀(Via Hole)을 통하여 전기적으로 연결되어 있는 것을 특징으로 한다. 상기와 같이 제1신호 패드 배열과 제2신호 패드 배열에 제3신호 패드 배열을 추가함으로써 인쇄 회로 기판의 크기를 키우지 않고도 신호 패드의 수를 증가시킬 수 있다.The protrusion may increase the thickness by plating a cross section of the inner layer circuit. In the third signal pad arrangement, the plurality of signal pads may have a protrusion parallel to each other and a via hole inside the printed circuit board. It is characterized in that it is electrically connected through. As described above, by adding the third signal pad array to the first signal pad array and the second signal pad array, the number of signal pads can be increased without increasing the size of the printed circuit board.

상기의 기술적 과제를 이루기 위하여 본 발명은 또한 상기의 인쇄 회로 기판이 결합되는 전자 부품 소켓에 있어서, 상기 인쇄 회로 기판의 제1면과 제2면의 일측과 그리고 제3면이 동시에 삽입되는 삽입부; 및In order to achieve the above technical problem, the present invention also provides an electronic component socket to which the printed circuit board is coupled, wherein an insertion part into which one side and a third surface of the first and second surfaces of the printed circuit board are simultaneously inserted. ; And

상기 삽입부의 내부 일측 벽면에 횡 방향으로 길게 형성되며 다수개의 신호 핀을 갖는 제1핀 배열; 및A first pin array having a plurality of signal pins formed in a transverse direction on one inner wall of the insertion unit; And

상기 삽입부의 또 다른 일측 벽면에 횡 방향으로 길게 형성되며 제1핀 배열과 마주 보며 평행한 다수개의 신호 핀을 갖는 제2핀 배열; 및A second pin array having a plurality of signal pins parallel to the first pin array and extending in a lateral direction on another wall of the insert; And

상기 삽입부의 바닥면에 길게 형성되며 다수개의 신호 핀을 갖는 제3핀 배열을 구비하는 것을 특징으로 한다.It is formed on the bottom surface of the insert is characterized in that it comprises a third pin array having a plurality of signal pins.

상기 신호 핀들은 탄성을 갖는 것을 특징으로 하며, 또한 제3핀 배열의 신호 핀은 동시에 다수개의 신호 패드와 접촉하는 것을 특징으로 한다.The signal pins may be elastic, and the signal pins of the third pin array may contact a plurality of signal pads at the same time.

한편, 상기와 같은 목적을 해결하고자 하는 본 발명의 또 다른 기술은On the other hand, another technology of the present invention to solve the above object is

제1면과 제2면 그리고 제3면의 회로면을 갖고 상기 제1면과 제2면 중 적어도 한 곳에는 다수개의 반도체 장치들이 장착되는 인쇄 회로 기판에 있어서,A printed circuit board having a circuit surface of a first surface, a second surface, and a third surface, and having a plurality of semiconductor devices mounted on at least one of the first and second surfaces.

상기 제1면의 일측에 횡 방향으로 길게 형성되며 다수개의 신호 패드를 갖는 제1신호 패드 배열; 및A first signal pad array formed on one side of the first surface in a horizontal direction and having a plurality of signal pads; And

상기 제1면의 맞은편에 있는 제2면의 일측에 횡 방향으로 길게 형성되며 제1신호 패드 배열과 평행한 다수개의 신호 패드를 갖는 제2신호 패드 배열; 및A second signal pad array formed on one side of the second surface opposite to the first surface and having a plurality of signal pads parallel to the first signal pad array; And

상기 제1면과 인접하며 수직인 제3면에 횡 방향으로 길게 형성되며 상기 인쇄 회로 기판의 내층회로와 수직으로 교차하며 연결되는 다수개의 신호 패드를 갖는 제3신호 패드 배열을 구비하는 것을 특징으로 한다.And a third signal pad array having a plurality of signal pads formed on a third surface adjacent to the first surface and vertically elongated in a horizontal direction and vertically intersecting and connected to an inner circuit of the printed circuit board. do.

상기 제3신호 패드 배열의 신호 패드는 도금면 또는 도전성 페이스트로 형성되며, 상기 신호 패드 사이에는 홈(Notch)이 형성되어 있어 각 신호 패드와 신호 패드 사이를 전기적으로 분리시켜 주는 것을 특징으로 한다.The signal pads of the third signal pad array may be formed of a plated surface or a conductive paste, and grooves are formed between the signal pads to electrically separate the signal pads from the signal pads.

상술한 바와 같이 본 발명에 따른 메모리 모듈은 인쇄 회로 기판이 3개의 신호 패드 배열을 가지고 있으므로 메모리 모듈의 크기는 커지지 않으면서도 보다 많은 신호 패드들을 구비할 수 있다. As described above, since the printed circuit board has three signal pad arrays, the memory module according to the present invention may have more signal pads without increasing the size of the memory module.

또한, 종래 2개의 신호 패드 배열을 3개의 신호 패드 배열로 바꾸어 적용하 면 신호 패드의 수가 많아짐에 따라 발생한 기판의 불필요한 공간을 제거할 수 있어 종래의 메모리 모듈보다 크기가 작으면서도 성능은 동일한 메모리 모듈을 구현할 수 있다. 따라서, 본 발명에 따른 메모리 모듈과 전자 부품 소켓을 이용하는 많은 시스템에 대해서 성능의 저하 없이도 소형화 및 경량화를 실현할 수 있다. In addition, if the conventional two signal pad arrays are replaced with three signal pad arrays, unnecessary space on the substrate generated as the number of signal pads increases can be eliminated. Can be implemented. Therefore, for many systems using the memory module and the electronic component socket according to the present invention, miniaturization and light weight can be realized without degrading performance.

또한, 메모리 모듈(401)의 크기가 증대되지 않으면서도 신호 패드 수가 증가됨으로 인하여, 향후 보다 복잡한 성능을 이용하는 메모리 모듈을 종래와 동일한 면적의 외부 회로 기판에 장착할 수도 있다. In addition, since the number of signal pads is increased without increasing the size of the memory module 401, a memory module using more complex performance in the future may be mounted on an external circuit board having the same area as the conventional one.

이하에서는 첨부된 도면을 참조하여 본 발명의 구성을 상세히 설명하기로 한다. 도 4는 본 발명의 일 실시예에 따른 인쇄 회로 기판(402)의 초기 구조로서 제1면과 제3면의 도면 및 단면 구조를 나타내고 있다. 먼저 도 4에서 보듯이 초기 인쇄 회로 기판(402)에는 통상적인 제조 방법에 의하여 제1면에는 제1신호 패드 배열 (404), 제2면에는 제2신호 패드 배열(405), 그리고 다수개의 내층회로(407)가 형성되어 있으며, 특히 제3면에 연결되어 있는 내층회로(407)는 비아홀(409)에 의해 전기적으로 연결되어 있다.Hereinafter, with reference to the accompanying drawings will be described in detail the configuration of the present invention. FIG. 4 is a diagram illustrating the first and third surfaces of the printed circuit board 402 and the cross-sectional structure thereof according to an embodiment of the present invention. First, as shown in FIG. 4, an initial printed circuit board 402 has a first signal pad array 404 on a first surface, a second signal pad array 405 on a second surface, and a plurality of inner layers by a conventional manufacturing method. A circuit 407 is formed, in particular, the inner layer circuit 407 connected to the third surface is electrically connected by the via hole 409.

이렇게 제조된 상기 인쇄 회로 기판(402)의 제3면에 노출되어 있는 내층회로 (407)의 단면에 도 5에서 보는 바와 같이 구리(Cu) 전기도금을 실시하여 상기 내층회로(407)가 절연물(408) 밖으로 0.015~0.03mm정도 돌출되도록 하고 그 위에 다시 니켈(Ni)과 금(Au)을 도금하여 제3신호 패드 배열(406)을 만든다.As shown in FIG. 5, copper (Cu) electroplating is performed on the end surface of the inner layer circuit 407 exposed to the third surface of the printed circuit board 402 thus manufactured, so that the inner layer circuit 407 is insulated ( 408) the third signal pad array 406 is formed by protruding from about 0.015 mm to about 0.03 mm and plating nickel and gold on it again.

이렇게 세개의 신호 패드 배열(404,405,406)이 구비된 상기 인쇄 회로 기판 (402)의 적어도 한개 면에 반도체 메모리 장치들(403)을 장착하여 본 발명의 메모리 모듈(401)을 완성한다. Thus, the memory module 401 of the present invention is completed by mounting the semiconductor memory devices 403 on at least one surface of the printed circuit board 402 provided with the three signal pad arrays 404, 405, and 406.

상기의 메모리 모듈(401)을 도 6과 같이 시스템 보드(외부 회로 기판(301))에 장착하기 위하여 상기 메모리 모듈(401)에 적합한 전자 부품 소켓(501)을 제작한다. 상기 전자 부품 소켓(501)은 상기 인쇄 회로 기판(402)의 제1면 일측과 제2면 일측 그리고 제3면이 동시에 삽입되어 지는 삽입부와 그 외곽을 둘러 싸고 있는 절연물(502)로 되어 있으며, 상기 삽입부의 일측 내벽에는 상기 인쇄 회로 기판 (402)의 제1신호 패드 배열(404)과 동일한 피치(Pitch)로 제1핀 배열(504)이 구비되어 있으며, 또 다른 일측 내벽에는 상기 제1핀 배열(504)과 마주보며 평행한 제2핀 배열(505)이 상기 제2신호 패드 배열(405)과 동일한 피치로 구비되어 있다. 또한, 삽입부의 바닥면에는 상기 제3신호 패드 배열(406)과 동일한 피치의 제3핀 배열(506)이 구비되어 있어 상기의 메모리 모듈(401)이 삽입되어 결합되었을 때 상기 제1, 제2, 제3신호 패드 배열(404, 405, 406)이 상기 제1, 제2, 제3핀 배열(504, 505, 506)과 서로 접촉하여 전기적으로 연결되도록 되어 있다. In order to mount the memory module 401 on the system board (external circuit board 301) as shown in FIG. 6, an electronic component socket 501 suitable for the memory module 401 is manufactured. The electronic component socket 501 is formed of an insertion portion into which one side of the first side, one side of the second side, and the third side of the printed circuit board 402 are inserted at the same time, and an insulator 502 surrounding the outside thereof. The first pin array 504 is provided on one inner wall of the insertion portion at the same pitch as the first signal pad array 404 of the printed circuit board 402. A second pin array 505 parallel to the pin array 504 is provided at the same pitch as the second signal pad array 405. In addition, a third pin array 506 having the same pitch as that of the third signal pad array 406 is provided on the bottom surface of the insertion unit, when the memory module 401 is inserted and coupled to each other. The third signal pad arrays 404, 405, and 406 are electrically connected to the first, second, and third pin arrays 504, 505, and 506 in contact with each other.

이때 상기의 제1, 제2, 제3핀 배열에 있는 신호 핀은 상기 신호 패드와의 접촉 신뢰성을 높이기 위하여 탄성을 갖도록 만들어 준다. In this case, the signal pins in the first, second, and third pin arrangements are made elastic so as to increase contact reliability with the signal pads.

이때, 상기 제3핀 배열(506)의 신호핀은 접촉 신뢰성을 높이고 전기 접촉 저항을 줄이기 위하여 하나의 신호 핀에 다수개의 신호 패드가 나란히 접촉되도록 충분한 핀 넓이를 갖도록 제작한다.In this case, the signal pin of the third pin array 506 is manufactured to have a sufficient pin width so that a plurality of signal pads are in parallel contact with one signal pin in order to increase contact reliability and reduce electrical contact resistance.

도 7~9는 본 발명의 다른 실시예에 따라 제조된 인쇄 회로 기판을 나타낸다.도 7에서 보는 바와 같이 통상적인 제조 방법에 의하여 내층회로(707)의 형성이 완료된 인쇄 회로 기판(702)에 도 8과 같이 제1면, 제2면, 그리고 제3면에 메탈층(710)을 형성하고, 이때 제3면에 노출된 내층회로(707)는 상기 메탈층(710)과 연결된다. 여기서 제1면과 제2면에는 이미 인쇄 회로 기판 통상의 메탈 필름이 붙어 있어 그 위에 새로운 메탈층(710)이 형성될 수도 있으며, 상기 메탈층(710)을 형성하는 방법은 무전해 화학도금과 그 위에 다시 전해도금을 실시하면 된다. 상기의 메탈층(710)이 형성되어 있는 인쇄 회로 기판(702)을 도 9와 같이 에칭 공정을 사용하여 제1면과 제2면에 회로를 구현한다. 이때 제1신호 패드 배열(704)와 제2신호 패드 배열(705)도 함께 형성된다. 또한 제3면에도 한 개의 큰 패드(711)가 형성된다. 도 10과 같이 상기의 인쇄 회로 기판(702)의 제3면에 형성되어 있는 큰 패드(711)의 정해진 위치에 홈(Notch)를 가공하여 상기 패드(711)을 다수개의 작은 신호 패드로 분리하여 제3신호 패드 배열(706)을 형성한다.7 to 9 show a printed circuit board manufactured according to another embodiment of the present invention. As shown in FIG. 7, a printed circuit board 702 having completed the formation of the inner layer circuit 707 by a conventional manufacturing method is shown. As shown in FIG. 8, the metal layer 710 is formed on the first, second and third surfaces, and the inner circuit 707 exposed on the third surface is connected to the metal layer 710. In this case, the first and second surfaces may already have a conventional metal film on a printed circuit board, and a new metal layer 710 may be formed thereon. The method of forming the metal layer 710 may include electroless chemical plating and Electroplating may be performed again thereon. The printed circuit board 702 on which the metal layer 710 is formed is implemented on the first and second surfaces using an etching process as shown in FIG. 9. In this case, the first signal pad array 704 and the second signal pad array 705 are also formed. In addition, one large pad 711 is formed on the third surface. As shown in FIG. 10, a notch is formed at a predetermined position of a large pad 711 formed on the third surface of the printed circuit board 702 to separate the pad 711 into a plurality of small signal pads. A third signal pad array 706 is formed.

이상 다수의 실시예를 들어 본 발명을 상세하게 설명하였으나, 본 발명의 권리범위는 이러한 실시예로 국한되어 해석되지 아니하며, 본 발명은 특허청구범위에 기재된 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형실시될 수 있다Although the present invention has been described in detail with reference to a number of embodiments, the scope of the present invention is not limited to these embodiments and should not be interpreted, and the present invention may be modified in various ways without departing from the technical spirit described in the claims. Can be implemented

도 1은 종래기술의 메모리 모듈의 제1면 도면과 단면도, 1 is a cross-sectional view and a first surface of a memory module of the prior art;

도 2는 종래기술의 메모리 모듈과 전자 부품 소켓의 결합 구조를 보여주는 단면도, 2 is a cross-sectional view showing a coupling structure of a memory module and an electronic component socket according to the related art;

도 3은 종래기술의 실제 메모리 모듈을 보여주는 실시 예, 3 illustrates an embodiment of a conventional memory module according to the related art;

도 4는 본 발명의 일 실시예를 구현하기 위한 통상의 인쇄 회로 기판의 제1면과 제3면의 도면 및 단면도, 4 is a view and a cross-sectional view of the first and third sides of a conventional printed circuit board for implementing one embodiment of the present invention;

도 5는 본 발명의 일 실시예에 따른 제1, 제2, 제3신호 패드 배열이 구비된 완성된 인쇄 회로 기판의 제1면과 제3면의 도면 및 단면도, 5 is a view and a cross-sectional view of the first and third surfaces of a completed printed circuit board having a first, second, third signal pad arrangement according to an embodiment of the present invention;

도 6은 본 발명의 일 실시예에 따른 메모리 모듈과 전자 부품 소켓의 결합 구조를 보여주는 단면도 및 제3신호 패드 배열의 연결 구조를 보여주는 가상도면, FIG. 6 is a cross-sectional view illustrating a coupling structure of a memory module and an electronic component socket and a virtual diagram showing a connection structure of a third signal pad array according to an embodiment of the present invention; FIG.

도 7은 본 발명의 다른 실시예를 구현하기 위한 통상의 인쇄 회로 기판의 제1면과 제3면의 도면 및 단면도,7 is a view and a cross-sectional view of the first and third sides of a conventional printed circuit board for implementing another embodiment of the present invention;

도 8은 본 발명의 다른 실시예에 따른 제1면, 제2면 그리고 제3면에 메탈층이 형성되어 있는 인쇄 회로 기판의 제1면과 제3면의 도면 및 단면도,8 is a view and a cross-sectional view of the first and third surfaces of a printed circuit board having a metal layer formed on the first, second and third surfaces according to another embodiment of the present invention;

도 9는 본 발명의 다른 실시예에 따른 제1면, 제2면에 회로가 형성된 인쇄 회로 기판의 제1면과 제3면의 도면 및 단면도,9 is a view and a cross-sectional view of the first and third surfaces of a printed circuit board having a circuit formed on a first surface, a second surface according to another embodiment of the present invention;

도 10은 본 발명의 다른 실시예에 따른 제1, 제2, 제3신호 패드 배열이 구비된 완성된 인쇄 회로 기판의 제1면과 제3면의 도면 및 단면도 이다.10 is a view and a cross-sectional view of a first side and a third side of a completed printed circuit board with first, second, and third signal pad arrays according to another embodiment of the invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

101 : 종래 기술의 메모리 모듈101: memory module of the prior art

102 : 인쇄 회로 기판102: printed circuit board

104 : 제1신호 패드 배열104: first signal pad array

105 : 제2신호 패드 배열 105: second signal pad array

201 : 종래 기술의 전자 부품 소켓201: socket of electronic component of the prior art

202 : 절연물202: insulator

204 : 제1핀 배열204: first pin array

205 : 제2핀 배열205: second pin array

301 : 외부 회로 기판301: external circuit board

304 : 제1신호 패드 배열304: first signal pad array

305 : 제2신호 패드 배열305: second signal pad array

306 : 제3신호 패드 배열306: third signal pad array

401, 701 : 본 발명의 메모리 모듈401, 701: memory module of the present invention

402, 702 : 인쇄 회로 기판402, 702: printed circuit board

404, 704 : 제1신호 패드 배열404, 704: first signal pad arrangement

405, 705 : 제2신호 패드 배열405, 705: second signal pad arrangement

406, 706 : 제3신호 패드 배열406 and 706: third signal pad arrangement

408, 708 : 절연물408, 708: Insulator

501 : 본 발명의 전자 부품 소켓501: electronic component socket of the present invention

502 : 절연물502: insulator

504 : 제1핀 배열504: first pin array

505 : 제2핀 배열505: second pin array

506 : 제3핀 배열506: third pin array

Claims (9)

제1면과 제2면 그리고 제3면의 회로면을 갖고 상기 제1면과 제2면 중 적어도 한 곳에는 다수개의 반도체 장치들이 장착되는 인쇄 회로 기판에 있어서,A printed circuit board having a circuit surface of a first surface, a second surface, and a third surface, and having a plurality of semiconductor devices mounted on at least one of the first and second surfaces. 상기 제1면의 일측에 횡 방향으로 길게 형성되며 다수개의 신호 패드를 갖는 제1신호 패드 배열; 및A first signal pad array formed on one side of the first surface in a horizontal direction and having a plurality of signal pads; And 상기 제1면의 맞은편에 있는 제2면의 일측에 횡 방향으로 길게 형성되며 제1신호 패드 배열과 평행하며 다수개의 신호 패드를 갖는 제2신호 패드 배열; 및A second signal pad array formed on one side of the second surface opposite to the first surface and extending in a lateral direction and parallel to the first signal pad array and having a plurality of signal pads; And 상기 제1면과 인접하며 수직인 제3면에 횡 방향으로 길게 형성되며 다수개의 신호 패드를 갖는 제3신호 패드 배열을 구비하되,A third signal pad array formed on the third surface adjacent to the first surface and perpendicular to the first surface, the third signal pad array having a plurality of signal pads; 상기 제3신호 패드 배열은 다수개의 신호 패드가 서로 평행하며 상기 인쇄 회로 기판 내부에서 비아홀(Via Hole)을 통하여 전기적으로 연결되어 있는 것을 특징으로 하는 인쇄 회로 기판In the third signal pad array, a plurality of signal pads are parallel to each other and electrically connected to each other through via holes in the printed circuit board. 제1항에 있어서, 상기 제3 신호 패드 배열은 상기 제3면 밖으로 돌출되어 있는 돌출부를 신호 패드로 하는 것을 특징으로 하는 인쇄 회로 기판.2. The printed circuit board of claim 1, wherein the third signal pad arrangement includes a protrusion that protrudes out of the third surface. 제2항에 있어서, 상기 돌출부는 전기 동도금에 의해 형성되는 것을 특징으로 하는 인쇄 회로 기판.The printed circuit board of claim 2, wherein the protrusion is formed by electroplating. 제1면과 제2면 그리고 제3면의 회로면을 갖고 상기 제1면과 제2면 중 적어도 한 곳에는 다수개의 반도체 부품들이 장착되는 인쇄 회로 기판에 있어서,A printed circuit board having a circuit surface of a first surface, a second surface, and a third surface, and having a plurality of semiconductor components mounted on at least one of the first and second surfaces. 상기 제1면의 일측에 횡 방향으로 길게 형성되며 다수개의 신호 패드를 갖는 제1신호 패드 배열; 및A first signal pad array formed on one side of the first surface in a horizontal direction and having a plurality of signal pads; And 상기 제1면의 맞은편에 있는 제2면의 일측에 횡 방향으로 길게 형성되며 제1신호 패드 배열과 평행한 다수개의 신호 패드를 갖는 제2신호 패드 배열; 및A second signal pad array formed on one side of the second surface opposite to the first surface and having a plurality of signal pads parallel to the first signal pad array; And 상기 제1면과 인접하며 수직인 제3면에 횡 방향으로 길게 형성되며 상기 인쇄 회로 기판의 내층 회로와 수직으로 교차하며 연결되는 다수개의 신호 패드를 갖는 제3신호 패드 배열을 구비하되,A third signal pad array having a plurality of signal pads formed in a transverse direction on a third surface adjacent to the first surface and perpendicular to the first surface, and having a plurality of signal pads vertically intersecting with and connected to an inner circuit of the printed circuit board; 상기 제3 신호 패드 배열은 신호 패드 사이에 홈(Notch)이 형성되어 전기적으로 서로 분리되는 것을 특징으로 하는 인쇄 회로 기판.The third signal pad array is a printed circuit board, characterized in that the groove (Notch) is formed between the signal pad and electrically separated from each other. 인쇄 회로 기판이 삽입되어 결합하는 삽입부; 및An insertion unit into which a printed circuit board is inserted and coupled; And 상기 삽입부의 내부 일측 벽면에 횡 방향으로 길게 형성되며 다수개의 신호 핀을 갖는 제1핀 배열; 및A first pin array having a plurality of signal pins formed in a transverse direction on one inner wall of the insertion unit; And 상기 삽입부의 또 다른 일측 벽면에 횡 방향으로 길게 형성되며 제1핀 배열과 마주 보며 평행한 다수개의 신호 핀을 갖는 제2핀 배열; 및A second pin array having a plurality of signal pins parallel to the first pin array and extending in a lateral direction on another wall of the insert; And 상기 삽입부의 바닥면에 길게 형성되며 다수개의 신호 핀을 갖는 제3핀 배열을 구비하되,It is formed on the bottom surface of the insertion portion is provided with a third pin array having a plurality of signal pins, 상기 제3핀 배열의 신호 핀은 동시에 다수개의 신호 패드와 접촉하는 것을 특징으로 하는 전자 부품 소켓.And the signal pins of the third pin array are in contact with a plurality of signal pads at the same time. 삭제delete 삭제delete 삭제delete 삭제delete
KR1020080103350A 2008-10-21 2008-10-21 Semiconductor memory module and socket KR101019368B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080103350A KR101019368B1 (en) 2008-10-21 2008-10-21 Semiconductor memory module and socket

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080103350A KR101019368B1 (en) 2008-10-21 2008-10-21 Semiconductor memory module and socket

Publications (2)

Publication Number Publication Date
KR20100044046A KR20100044046A (en) 2010-04-29
KR101019368B1 true KR101019368B1 (en) 2011-03-07

Family

ID=42218940

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080103350A KR101019368B1 (en) 2008-10-21 2008-10-21 Semiconductor memory module and socket

Country Status (1)

Country Link
KR (1) KR101019368B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101804460B1 (en) * 2015-11-30 2017-12-04 주식회사 유라코퍼레이션 Joining structure of pcb

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112731781A (en) * 2020-07-29 2021-04-30 珠海艾派克微电子有限公司 Processing box

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05347485A (en) * 1992-06-15 1993-12-27 Fujitsu Ltd Edge connector for multilayer printed wiring board
JPH07170044A (en) * 1993-10-29 1995-07-04 Whitaker Corp:The Circuit base board and electric connector for base board
KR0143950B1 (en) * 1993-12-21 1998-10-01 윌리엄 티. 엘리스 Printed circuit card with minor surface i/o pads
JP2002329944A (en) 2001-05-07 2002-11-15 Oki Electric Ind Co Ltd Electronic circuit board connection structure, electronic circuit board and connector

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05347485A (en) * 1992-06-15 1993-12-27 Fujitsu Ltd Edge connector for multilayer printed wiring board
JPH07170044A (en) * 1993-10-29 1995-07-04 Whitaker Corp:The Circuit base board and electric connector for base board
KR0143950B1 (en) * 1993-12-21 1998-10-01 윌리엄 티. 엘리스 Printed circuit card with minor surface i/o pads
JP2002329944A (en) 2001-05-07 2002-11-15 Oki Electric Ind Co Ltd Electronic circuit board connection structure, electronic circuit board and connector

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101804460B1 (en) * 2015-11-30 2017-12-04 주식회사 유라코퍼레이션 Joining structure of pcb

Also Published As

Publication number Publication date
KR20100044046A (en) 2010-04-29

Similar Documents

Publication Publication Date Title
US7238044B2 (en) Connection structure of printed wiring board
US7172465B2 (en) Edge connector including internal layer contact, printed circuit board and electronic module incorporating same
JP2642051B2 (en) Flexible circuit card elastic cable / connector
JP2620502B2 (en) Electrical interconnects and assemblies with helical contacts
US9768536B2 (en) Socket with routed contacts
US8821188B2 (en) Electrical connector assembly used for shielding
WO2001017324A1 (en) Bottom or top jumpered foldable electronic assembly, and method for manufacture
JP2003272774A (en) Connector for fpc cable
US8110751B2 (en) Semiconductor memory module and electronic component socket for coupling with the same
US20130029500A1 (en) Connector and fabrication method thereof
US6345989B1 (en) Circuit board side interconnect
JP4210049B2 (en) Spiral contact
CN110891369A (en) Connector for low-cost high-speed printed circuit board
US7692281B2 (en) Land grid array module with contact locating features
US7458821B2 (en) Electrical interface for memory connector
US7918668B1 (en) Socket connector assembly with conductive posts
US20070238324A1 (en) Electrical connector
KR101019368B1 (en) Semiconductor memory module and socket
JPH0831527A (en) Connector for board
US8215966B2 (en) Interposer connector assembly
US6575763B1 (en) Dense contact tail alignment of connector
US7524193B2 (en) Connector excellent in high-frequency characteristics
JP2012164654A (en) Electric connector
JP2008004368A (en) Connector
CN217825529U (en) Circuit board and electronic module

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee