KR101015525B1 - method for forming metal line of inductor - Google Patents
method for forming metal line of inductor Download PDFInfo
- Publication number
- KR101015525B1 KR101015525B1 KR1020080080352A KR20080080352A KR101015525B1 KR 101015525 B1 KR101015525 B1 KR 101015525B1 KR 1020080080352 A KR1020080080352 A KR 1020080080352A KR 20080080352 A KR20080080352 A KR 20080080352A KR 101015525 B1 KR101015525 B1 KR 101015525B1
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- forming
- polymer
- ash
- etching
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
- H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/10—Inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
본 발명은 반도체 소자 제조에 있어서, 특히 RF(Radio Frequency) 소자에 사용되는 인덕터의 금속 배선을 형성하는 방법에 관한 것으로, 폴리머와 반응성이 좋은 라디칼(Radical)을 사용하여 트랜치 형성을 위한 식각 시에 발생된 폴리머를 효과적으로 제거해 주기 위해, 트랜치를 형성하기 위한 제1 메인 식각 단계와, 상기 제1 메인 식각에서 상기 트랜치 내 측벽에 발생된 폴리머를 제거하는 에쉬(ASH) 단계와, 상기 트랜치의 저면에 비어를 형성하기 위한 제2 메인 식각 단계로 이루어지는 발명이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming metal wiring of an inductor used in an RF (Radio Frequency) device, particularly in semiconductor device manufacturing. In order to effectively remove the generated polymer, a first main etching step for forming a trench, an ash (ASH) step for removing the polymer generated on the sidewalls of the trench in the first main etching, and on the bottom of the trench The invention consists of a second main etching step for forming a via.
인덕터, 금속 배선, UTM(ultra thick metal), 반응성 이온 식각(RIE), 디폴리머 Inductors, metal wiring, ultra thick metal (UTM), reactive ion etching (RIE), depolymer
Description
본 발명은 반도체 소자에 관한 것으로, 특히 RF(Radio Frequency) 소자에 사용되는 인덕터의 금속 배선을 형성하는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor devices, and more particularly, to a method of forming metal wiring of an inductor used in an RF (Radio Frequency) device.
반도체 소자 중에서 RF 수동 소자로 사용되는 RF 인덕터의 형성 기술은 많이 알려져 있다. Among the semiconductor devices, a technique for forming an RF inductor used as an RF passive device is well known.
RF 인덕터를 형성하는 공정에서는 메탈의 저항 감소를 위하여, 막층 하이트(height)를 높게 한다.In the process of forming the RF inductor, the height of the film layer is increased to reduce the resistance of the metal.
인덕터를 위한 금속 배선이 매립되어야 할 트랜치를 식각하는 공정을 UTM(ultra thick metal) 식각 공정이라 한다.The process of etching the trench where the metal wiring for the inductor should be buried is called an ultra thick metal (UTM) etching process.
그러나, 종래의 RF 인덕터의 제조 과정에서는 폴리머 발생에 따른 문제가 발생될 수 있다. 이는 도 1 및 도 2를 참조하여 설명한다.However, in the manufacturing process of the conventional RF inductor, a problem may occur due to polymer generation. This is described with reference to FIGS. 1 and 2.
도 1은 종래의 UTM 반응성 이온 식각(RIE, reactive ion etching)이 진행된 트랜치 측벽에 폴리머가 존재하는 모습을 보이는 사진이다.1 is a photograph showing the presence of a polymer on the trench sidewall of the conventional UTM reactive ion etching (RIE).
UTM 반응성 이온 식각(RIE)에 의해 형성되는 트랜치는 일반적인 트랜치에 비해 선폭이 크고 깊이 역시 깊다.The trench formed by UTM reactive ion etching (RIE) has a larger line width and deeper depth than conventional trenches.
상기한 디자인 룰을 가진 UTM의 경우 반응성 이온 식각(RIE)에서 많은 폴리머가 발생한다. 도 1을 참조하면, UTM 반응성 이온 식각(RIE)이 진행된 이후에 트랜치의 사이드에 폴리머가 존재함을 볼 수 있다. 실제로, 그 폴리머의 양은 70nm 이상으로 트랜치의 저면(bottom), 측벽(wall) 그리고 포토레지스트(PR)에 까지 형성된다.In the case of UTM with the above design rules, many polymers are generated in reactive ion etching (RIE). Referring to FIG. 1, it can be seen that the polymer exists on the side of the trench after the UTM reactive ion etching (RIE). Indeed, the amount of polymer is formed in the bottom, sidewalls and photoresist (PR) of the trench above 70 nm.
상기한 폴리머는 UTM 트랜치 식각 중에도 발생할 뿐만 아니나 질화막을 마스크로 하여 저면에 비어(Via)를 식각하는 과정에서도 다량의 폴리머가 발생한다.The polymer is not only generated during UTM trench etching, but a large amount of polymer is also generated in the process of etching vias on the bottom of the nitride film as a mask.
상기 발생된 다량의 폴리머는 후속 공정인 에쉬 공정(ash process)을 통해 제거되어야 하는데, 종래에는 에쉬 공정만으로 UTM 반응성 이온 식각에서 발생된 폴리머를 전부 제거하는 데는 한계가 있으며, 그 에쉬 공정은 트랜치 식각 시 사용된 포토레지스트(PR)를 제거하는 것이 주된 목적이었다.The generated polymer should be removed through an ash process, which is a subsequent process, and conventionally, there is a limit in removing all polymers generated in UTM reactive ion etching by the ash process, and the ash process is a trench etch. The main purpose was to remove the photoresist (PR) used in the test.
도 2A 및 2B는 일반적인 에쉬(ASH) 공정 후 폴리머가 존재하는 모습을 보이는 사진이다.2A and 2B are photographs showing the presence of a polymer after a general ASH process.
도 2A 및 2B를 참조하면, 후속 공정인 에쉬 공정이 진행된 후에도 상기 UTM 반응성 이온 식각에서 발생된 폴리머가 존재하고, 이전 공정에서 폴리머가 제거되지 않음으로 해서 그 남은 폴리머가 들어 올림(lift off)되고 또한 떨어져 나와서 치명적인 소자 결함을 야기시킨다. 그로 인해, 소자의 수명과 수율에 큰 문제를 일으킨다.2A and 2B, the polymer generated in the UTM reactive ion etching is present even after the subsequent ash process, and the remaining polymer is lifted off because the polymer is not removed in the previous process. It also falls off and causes fatal device defects. This causes a great problem in the lifetime and yield of the device.
일반적으로, 종래의 에쉬 공정은 고압(High pressure)의 산소(O2) 가스 분위기에서 진행된다. 산소(O2)의 반응성은 UTM 반응성 이온 식각 시 사용된 포토레지 스트(PR)를 제거하는 데는 효과적이다. 그러나 UTM 반응성 이온 식각 시 발생된 폴리머의 제거에는 관여하지 않는다.In general, the conventional ash process is performed in a high pressure oxygen (O 2) gas atmosphere. The reactivity of oxygen (O 2) is effective in removing the photoresist (PR) used in UTM reactive ion etching. However, it does not participate in the removal of polymers generated during UTM reactive ion etching.
결국 종래 기술에서 UTM 반응성 이온 식각(RIE)은 보다 깊은 깊이의 식각이 요구되므로 식각 공정에 소요되는 시간이 증가되고, 그러한 공정 소요 시간의 증가에 따라 폴리머가 다량 형성된다. 또한, UTM 반응성 이온 식각(RIE)에서 발생된 폴리머를 후속 공정에서 효과적으로 제거할 수 없기 때문에 치명적인 소자 결함을 야기시키는 문제가 있었다.As a result, in the prior art, since UTM reactive ion etching (RIE) requires deeper etching, the time required for the etching process is increased, and a large amount of polymer is formed as the process time is increased. In addition, the polymer generated in the UTM reactive ion etching (RIE) has a problem that causes fatal device defects because it can not be effectively removed in a subsequent process.
본 발명의 목적은 상기한 점을 감안하여 안출한 것으로, UTM 반응성 이온 식각에서 발생되는 폴리머를 제거해주는 데 적당한 인덕터의 금속배선 형성 방법을 제공하는 데 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a method for forming metal wirings of an inductor suitable for removing polymers generated in UTM reactive ion etching.
본 발명의 또다른 목적은, UTM 반응성 이온 식각에 의한 트랜치 형성에서 발생되는 폴리머를 비어 형성을 위한 후속 공정 이전에 제거해주는 데 적당한 인덕터의 금속 배선 형성 방법을 제공하는 데 있다.It is a further object of the present invention to provide a method for forming metal wires in an inductor suitable for removing polymers generated in trench formation by UTM reactive ion etching prior to subsequent processing for via formation.
본 발명의 또다른 목적은, 폴리머와 반응성이 좋은 라디칼(Radical)을 사용하여 트랜치 형성을 위한 식각 시에 발생된 폴리머를 효과적으로 제거해주는 데 적당한 인덕터의 금속 배선 형성 방법을 제공하는 데 있다.It is still another object of the present invention to provide a method for forming metal wires of an inductor suitable for effectively removing polymer generated during etching for forming trenches using radicals which are highly reactive with polymers.
상기한 목적들을 달성하기 위한 본 발명에 따른 인덕터의 금속 배선 형성 방법의 일 특징은, 트랜치를 형성하기 위한 제1 메인 식각 단계와, 상기 제1 메인 식각에서 상기 트랜치 내 측벽에 발생된 폴리머를 제거하는 에쉬(ASH) 단계와, 상기 트랜치의 저면에 비어를 형성하기 위한 제2 메인 식각 단계로 이루어지는 것이다.According to an aspect of the present invention, there is provided a method of forming a metal wiring of an inductor, the method including: forming a trench, and removing a polymer generated on sidewalls of the trench in the first main etching. An ash (ASH) step and a second main etching step for forming a via on the bottom of the trench.
바람직하게, 상기 제1 메인 식각 단계는 반응성 이온 식각(Reactive Ion Etching)을 통해 상기 트랜치를 형성하는 단계일 수 있다.Preferably, the first main etching step may be a step of forming the trench through reactive ion etching.
바람직하게, 상기 에쉬(ASH) 단계는 상기 폴리머와 반응성이 좋은 질소(N) 또는 불소(F) 계열의 라디칼(radical)을 가스로 사용할 수 있다. Preferably, the ASH step may use nitrogen (N) or fluorine (F) -based radical, which is highly reactive with the polymer, as a gas.
바람직하게, 상기 제1 메인 식각에서 상기 트랜치 형성에 사용된 포토레지스트를 제거하기 위한 에쉬 공정 단계를 더 포함할 수 있다. 여기서, 상기 포토레지스트를 제거하기 위한 에쉬 공정을 산소(O2) 분위기에서 진행할 수 있다.Preferably, the method may further include an ash process step for removing the photoresist used to form the trench in the first main etching. Here, the ash process for removing the photoresist may be performed in an oxygen (O 2) atmosphere.
상기한 목적들을 달성하기 위한 본 발명에 따른 인덕터의 금속 배선 형성 방법의 다른 특징은, 기판 상에 절연막을 형성하는 단계와, 상기 절연막 상에 트랜치 형성을 위한 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 사용한 반응성 이온 식각 공정을 통해 상기 절연막에 상기 트랜치를 형성하는 단계와, 상기 포토레지스트 패턴을 제거하는 단계와, 상기 트랜치 내 측벽에 형성된 폴리머를 제거하는 단계와, 상기 포토레지스트 패턴의 레지듀를 제거하는 단계와, 상기 트랜치 저면에 비어를 형성하는 단계로 이루어지는 것이다.Another aspect of the method for forming the metal wiring of the inductor according to the present invention for achieving the above objects is, forming an insulating film on a substrate, forming a photoresist pattern for forming a trench on the insulating film, Forming the trench in the insulating layer through a reactive ion etching process using a photoresist pattern, removing the photoresist pattern, removing a polymer formed on the sidewalls of the trench, and Removing the residue and forming a via on the bottom of the trench.
바람직하게, 상기 폴리머를 제거하는 단계는 질소(N) 또는 불소(F) 계열의 라디칼(radical)을 가스로 사용하는 에쉬(ASH)를 진행할 수 있다.Preferably, the removing of the polymer may be carried out using an ASH using a nitrogen (N) or a fluorine (F) -based radical as a gas.
삭제delete
바람직하게, 상기 트랜치 및 상기 비어에 금속 물질을 매립하여 금속 배선을 형성하는 단계를 더 포함할 수 있다.Preferably, the method may further include forming a metal wiring by filling a metal material in the trench and the via.
본 발명에 따르면, 트랜치를 형성하기 위한 UTM 반응성 이온 식각 이후에 폴리머와 반응성이 좋은 질소(N) 또는 불소(F) 계열의 라디칼(radical)을 가스로 사용하여 트랜치 형성 과정에서 발생된 트랜치 내의 폴리머를 효과적으로 제거해 준 다.According to the present invention, a polymer in a trench generated during trench formation using a nitrogen (N) or fluorine (F) -based radical as a gas after UTM reactive ion etching to form a trench is used as a gas. Effectively removes it.
따라서, 오랜 공정 시간이 요구되는 UTM 반응성 이온 식각(RIE)에서 다량의 폴리머가 형성된다 하더라도, UTM 반응성 이온 식각(RIE)에서 발생된 폴리머를 후속 공정에서 효과적으로 제거할 수 있다. 그로써, 소자의 수명과 수율 향상에 크게 기여한다.Thus, even if a large amount of polymer is formed in UTM reactive ion etching (RIE) that requires a long process time, the polymer generated in UTM reactive ion etching (RIE) can be effectively removed in a subsequent process. This greatly contributes to the improvement of the lifetime and yield of the device.
본 발명의 다른 목적, 특징 및 이점들은 첨부한 도면을 참조한 실시 예들의 상세한 설명을 통해 명백해질 것이다.Other objects, features and advantages of the present invention will become apparent from the detailed description of the embodiments with reference to the accompanying drawings.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예의 구성과 그 작용을 설명하며, 도면에 도시되고 또 이것에 의해서 설명되는 본 발명의 구성과 작용은 적어도 하나의 실시 예로서 설명되는 것이며, 이것에 의해서 상기한 본 발명의 기술적 사상과 그 핵심 구성 및 작용이 제한되지는 않는다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a configuration and an operation of an embodiment of the present invention will be described with reference to the accompanying drawings, and the configuration and operation of the present invention shown in and described by the drawings will be described as at least one embodiment, The technical idea of the present invention and its essential structure and action are not limited.
도 3은 UTM 반응성 이온 식각 및 에쉬 공정에 사용되는 장비의 개략도를 나타낸 블록다이어그램이다.3 is a block diagram illustrating a schematic of equipment used for UTM reactive ion etching and ash processes.
도 3은 HPT 식각 장비로써, 듀얼 주파수를 사용하기 위한 제1 및 2 RF 제너레이터(Generator)(10,20)를 구비한다.FIG. 3 is an HPT etching equipment and includes first and
가스 주입 방식은 쇼 헤드(Show Head)(30)로 구성되며, 저 진공(Low vacuum) 유지를 위해 터보 펌프(40)와 스로틀 벨브(Throttle valve)(41)를 구비한다.The gas injection method includes a
플라즈마 포텐셜을 형성하기 위해 27MHz 주파수를 생성하는 제1 RF 제너레이터(10)와 27MHz 상부 전극을 사용하며, 수직 전력(Vertical Force)를 통한 식각을 위해 2MHz 주파수를 생성하는 제2 RF 제너레이터(20)와 2MHz 하부 전극을 사용한다. 또한, 미세 플라즈마 제어를 위한 유동 플라즈마 제어를 위하여 유동 컨파인먼트 링(confinement Ring)을 사용한다.A
본 발명에서는 상기한 장비를 사용하여 효과적인 폴리머 제거를 위한 다음의 공정을 순차적으로 실시한다.In the present invention, the following process is carried out sequentially using the above-described equipment for effective polymer removal.
먼저, 트랜치 형성을 위한 UTM 반응성 식각 공정을 실시한다.First, a UTM reactive etching process for trench formation is performed.
이어서, 폴리머 제거 공정을 실시한다.Subsequently, a polymer removal process is performed.
다음으로, 트랜치 저면에 비어(via)를 형성하기 위한 식각 공정을 실시한다.Next, an etching process for forming vias in the trench bottom is performed.
상세하게, 도 4는 본 발명에 따른 인덕터의 금속 배선 형성 방법에서 효과적인 폴리머 제거를 중심으로 정리된 공정 단계들이다.In detail, FIG. 4 illustrates process steps centered on effective polymer removal in the method for forming metal wires of the inductor according to the present invention.
먼저 도시되지는 않았지만, 금속 배선을 형성하기 위해서는 기판 상에 절연막을 형성한다. 여기서, 절연막은 예로는 산화막이 있으며, 그 절연막을 산화막으로만 한정하지는 않는다.Although not shown first, an insulating film is formed on the substrate to form the metal wiring. Here, the insulating film is an example of an oxide film, and the insulating film is not limited only to the oxide film.
이어, 절연막 상에 트랜치 형성을 위한 포토레지스트 패턴을 형성하고, 그 포토레지스트 패턴을 마스크로 사용한 제1 메인 식각(ME1) 공정을 진행한다(S1). 그에 따라 절연막에 트랜치를 형성한다. 그리고, 상기 제1 메인 식각(ME1)은 반응성 이온 식각(RIE)인 것이 바람직하며, 사용되는 식각 가스로 Ar, CF4, CHF3, O2가 있다.Subsequently, a photoresist pattern for forming a trench is formed on the insulating layer, and a first main etching (ME1) process using the photoresist pattern as a mask is performed (S1). As a result, a trench is formed in the insulating film. In addition, the first main etching ME1 may be reactive ion etching (RIE), and an etching gas used may include Ar, CF 4, CHF 3, and O 2.
이후에 상기 제1 메인 식각에서 발생된 폴리머를 제거하는 디폴리머(De-polymer) 공정을 진행한다(S2). 여기서, 디폴리머 공정은 에쉬(ASH) 공정으로, 그 에쉬 공정에는 폴리머와 반응성이 좋은 질소(N) 또는 불소(F) 계열의 라디칼(radical)을 가스로 사용한다. 특히, 디폴리머 공정을 통해 트랜치 내부 측벽에 발생된 폴리머를 제거할 수 있다.Thereafter, a depolymer (De-polymer) process of removing the polymer generated in the first main etching is performed (S2). Here, the depolymer process is an ash process, and the ash process uses radicals of nitrogen (N) or fluorine (F) series, which are highly reactive with the polymer, as a gas. In particular, a depolymer process may remove polymers generated in the trench inner sidewalls.
한편, 상기한 디폴리머 공정 이전 또는 이후에 제1 메인 식각에서 트랜치 형성에 사용된 포토레지스트 패턴을 제거하기 위한 공정 및 포토레지스트의 레지듀를 제거하기 위한 에쉬 공정을 더 진행할 수도 있으며, 그 에쉬 공정은 산소(O2) 분위기에서 진행할 수 있다.Meanwhile, a process for removing the photoresist pattern used for trench formation in the first main etching and an ash process for removing the residue of the photoresist may be further performed before or after the depolymerization process. Can proceed in an oxygen (O 2) atmosphere.
상기 설명된 에쉬 공정들이 모두 완료된 후에, 트랜치의 저면에 비어(via)를 형성하기 위한 제2 메인 식각(ME2)을 진행한다(S3). 상기 비어 형성을 위한 제2 메인 식각(ME2)은 SAC(Self-Aligned Hole) 식각 공정일 수 있으며, Ar과 CO와 C4F8와 O2가스들을 사용한다. After all of the above-described ash processes are completed, a second main etching ME2 is performed to form a via in the bottom of the trench (S3). The second main etching ME2 for forming the via may be a self-aligned hole etching process and uses Ar, CO, C4F8, and O2 gases.
전술된 바와 같이 본 발명에서는 제1 메인 식각(ME1)인 UTM 반응성 이온 식각 시에 폴리머를 제거하기 위한 디폴리머(De-polymer) 공정을 추가하여 진행하지 않는다. As described above, the present invention does not proceed by adding a depolymer process to remove the polymer during the UTM reactive ion etching, which is the first main etching (ME1).
그 이유는 UTM 반응성 이온 식각 시에 디폴리머(De-polymer) 공정을 추가하여 진행하면 막층 상부의 파괴로 인해 도 5에 도시된 바와 같이 라인 서레이션(Line serration)이 심해진다. 또한, 트랜치 중앙 부위와 모서리 부위 간 식각 변형이 더욱 심해져서 비어 형성을 위한 SAC(Self-Aligned Hole) 식각 공정에 이용될 질화물(nitride)이 중앙 부위에는 거의 남아 있지 않게 된다. The reason for this is that when the UTM reactive ion is etched by adding a de-polymer process, the line serration is increased as shown in FIG. 5 due to the destruction of the upper layer. In addition, the etching deformation between the center portion of the trench and the edge portion is more severe, so that almost no nitride remains in the center portion for use in the self-aligned hole etching process for forming vias.
상기와 같은 결과로 인해, UTM 반응성 이온 식각 시에 폴리머(De-polymer) 공정을 추가하여 진행하면, 후속 공정인 비어 형성 공정에서 비어가 충분히 오픈되지 않거나 하부 메탈의 상부에 큰 어택(Attack)을 초래할 가능성이 많다. As a result of this, if a polymer (De-polymer) process is added during UTM reactive ion etching, the via is not sufficiently opened in a subsequent via forming process or a large attack is formed on the upper part of the lower metal. It is likely to cause.
따라서, 전술된 바와 같이 본 발명에서는 UTM 반응성 이온 식각 시에 폴리머를 제거하기 위한 디폴리머(De-polymer) 공정을 추가하여 진행하지 않고, 이후 에쉬(ASH) 공정에서 폴리머와 반응성이 좋은 가스를 사용하여 UTM 반응성 이온 식각 시에 발생된 폴리머를 제거한다. 이때 폴리머 제거를 위해 폴리머와 반응성이 좋은 질소(N) 또는 불소(F) 계열의 라디칼(radical)을 가스로 사용한다. Therefore, as described above, the present invention does not proceed by adding a de-polymer (De-polymer) process for removing the polymer during the UTM reactive ion etching, and then uses a gas that is highly reactive with the polymer in the ASH process. To remove the polymer generated during UTM reactive ion etching. In this case, nitrogen (N) or fluorine (F) -based radicals that are highly reactive with the polymer are used as gases to remove the polymer.
상기 에쉬 단계에서 실시되는 디폴리머(De-polymer) 공정은 50초 이상 진행한다. 즉, 디폴리머 공정의 식각 타겟을 50초 이상으로 스플릿(split)하는 것이 바람직하다. The depolymer process carried out in the ash step is performed for 50 seconds or more. That is, it is preferable to split the etching target of the depolymerization process for 50 seconds or more.
마지막으로, 인덕터의 금속 배선을 형성하는 공정이 진행되며, 그를 위해 트랜치 및 비어에 금속 물질을 매립한다.Finally, the process of forming the metal wiring of the inductor proceeds, for which the metal material is embedded in the trenches and vias.
상기에서와 같이 디폴리머 공정을 50초 이상 진행한 결과를 도 6에 도시한다. 도 6에 도시된 바와 같이 충분한 디폴리머 공정을 통해 트랜치 내부에서 폴리머가 완전히 제거됨을 알 수 있다.As shown in FIG. 6, the result of the depolymerization process being performed for 50 seconds or more is shown in FIG. 6. It can be seen that the polymer is completely removed inside the trench through a sufficient depolymerization process as shown in FIG. 6.
한편 상기에서는 제1 메인 식각(ME1)인 UTM 반응성 이온 식각 시에 폴리머를 제거하기 위한 디폴리머(De-polymer) 공정을 추가하여 진행하지 않는 것으로 설명되었으나, UTM 반응성 이온 식각의 개선을 통해 폴리머 제거를 더욱 향상시킬 수 있다.On the other hand, it has been described that the process does not proceed by adding a de-polymer (De-polymer) process for removing the polymer during the UTM reactive ion etching, which is the first main etching (ME1), but the polymer is removed by improving the UTM reactive ion etching. Can be further improved.
본 발명의 다른 실시 예로써, 전술된 바와 같이 디폴리머 공정을 통해 트랜 치 내의 폴리머를 제거하는 것 이외에 본 발명에서는 트랜치 형성을 위한 상기 UTM 반응성 이온 식각 공정을 개선한다.In another embodiment of the present invention, in addition to removing the polymer in the trench through a depolymer process as described above, the present invention improves the UTM reactive ion etching process for trench formation.
상세하게, 본 발명에 따른 UTM 반응성 이온 식각에는 Ar, CF4, CHF3, O2가 사용된다. 여기서, 식각 조건으로써, 사용되는 산소(O2) 가스 량은 많을수록 바이어스 파워는 0와트로 하여 트랜치 내부 측벽의 폴리머 제거를 향상시킨다. 조건의 일 예로써, 바이어스 파워는 0와트, 산소(O2)는 700sccm, CF4는 7sccm, N2는 100sccm, 고압일 수 있다.Specifically, Ar, CF4, CHF3, O2 are used for UTM reactive ion etching according to the present invention. Here, as an etching condition, the larger the amount of oxygen (O2) gas used, the bias power is zero watts, thereby improving the polymer removal of the trench inner sidewalls. As an example of the condition, the bias power may be 0 watts, oxygen (O 2) is 700 sccm, CF 4 is 7 sccm, N 2 is 100 sccm, and high pressure.
상기한 조건의 UTM 반응성 이온 식각 이후에 폴리머 제거를 위한 에쉬 공정을 실시하면 가장 바람직하다.Most preferably, an ash process for polymer removal is performed after the UTM reactive ion etching under the above conditions.
상세하면, 도 7은 본 발명의 다른 실시 예에 따른 인덕터의 금속 배선 형성 방법에서 효과적인 폴리머 제거를 위한 공정 단계들을 나타낸 것이다.In detail, FIG. 7 illustrates process steps for effective polymer removal in a method of forming metal lines of an inductor according to another exemplary embodiment of the present disclosure.
먼저, 금속 배선을 형성하기 위해 기판 상에 절연막을 형성한 후 반응성 이온 식각(RIE)을 통해 트랜치를 형성한다.First, an insulating film is formed on a substrate to form a metal wiring, and then a trench is formed through reactive ion etching (RIE).
그 반응성 이온 식각(RIE)에서 발생된 폴리머 중에서 트랜치 내 측벽에 형성된 폴리머를 제거하기 위한 제1 디폴리머 공정을 실시한다(S10). 이때, 제1 디폴리머 공정의 조건은 하이 파워이면서 바이어스 전력은 0와트를 적용하며, 사용되는 가스로는 Ar, CF4, O2 및 N2이다.A first depolymer process is performed to remove polymers formed on the sidewalls of the trenches among the polymers generated by the reactive ion etching (RIE) (S10). At this time, the condition of the first depolymer process is a high power while the bias power is applied to 0 watts, and the gases used are Ar, CF4, O2 and N2.
이어, 트랜치 저면 및 상부(Top)에 형성된 폴리머를 제거하기 위한 제2 디폴리머 공정을 실시한다(S20). 이때, 제2 디폴리머 공정의 조건은 하이 파워이면서 일정 수준의 바이어스 전력을 적용하며, 사용되는 가스로는 Ar, CF4, O2 및 N2이 다.Subsequently, a second depolymer process for removing the polymer formed on the trench bottom and the top is performed (S20). At this time, the condition of the second depolymer process is a high power and a certain level of bias power is applied, and the gases used are Ar, CF4, O2, and N2.
이어, 상기한 디폴리머 공정들 이후에 포토레지스트의 레지듀를 제거하기 위한 메인 에쉬 공정을 진행한다(S30). 그 에쉬 공정은 산소(O2) 분위기에서 진행한다.Subsequently, after the depolymer processes described above, a main ash process for removing residue of the photoresist is performed (S30). The ash process proceeds in an oxygen (O 2) atmosphere.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정 가능함을 알 수 있을 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the spirit of the present invention.
따라서, 본 발명의 기술적 범위는 실시 예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.Therefore, the technical scope of the present invention should not be limited to the contents described in the embodiments, but should be defined by the claims.
도 1은 종래의 UTM 반응성 이온 식각(RIE, reactive ion etching)이 진행된 트랜치 측벽에 폴리머가 존재하는 모습을 보이는 사진.1 is a photo showing the presence of a polymer on the trench sidewall is a conventional UTM reactive ion etching (RIE).
도 2a 및 2b는 일반적인 에쉬(ASH) 공정 후 폴리머가 존재하는 모습을 보이는 사진.Figure 2a and 2b is a photograph showing the appearance of the polymer after a typical ASH (ASH) process.
도 3은 UTM 반응성 이온 식각 및 에쉬 공정에 사용되는 장비의 개략도를 나타낸 블록다이어그램.3 is a block diagram showing a schematic diagram of equipment used in a UTM reactive ion etching and ash process.
도 4는 본 발명에 따른 인덕터의 금속 배선 형성 방법에서 효과적인 폴리머 제거를 중심으로 정리된 공정 단계들.Figure 4 shows the process steps arranged around the effective polymer removal in the method of forming the metal wiring of the inductor according to the present invention.
도 5는 UTM 반응성 이온 식각 시에 디폴리머(De-polymer) 공정의 추가로 인한 라인 서레이션(Line serration)을 나타낸 사진.Figure 5 is a photograph showing the line serration (Line serration) due to the addition of a de-polymer (De-polymer) process during UTM reactive ion etching.
도 6은 50초 이상 동안 디폴리머(De-polymer) 공정의 진행 결과를 나타낸 사진.Figure 6 is a photograph showing the progress of the depolymer (De-polymer) process for more than 50 seconds.
도 7은 본 발명의 다른 실시 예에 따른 인덕터의 금속 배선 형성 방법에서 효과적인 폴리머 제거를 위한 공정 단계들. 7 is process steps for effective polymer removal in a method for forming metal wires in an inductor according to another embodiment of the present invention.
Claims (10)
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080080352A KR101015525B1 (en) | 2008-08-18 | 2008-08-18 | method for forming metal line of inductor |
| TW098126454A TW201010055A (en) | 2008-08-18 | 2009-08-05 | Method of forming metal line of inductor |
| US12/536,370 US20100038341A1 (en) | 2008-08-18 | 2009-08-05 | Method of forming metal line of inductor |
| DE102009037418A DE102009037418A1 (en) | 2008-08-18 | 2009-08-13 | A method of forming a metal line of an inductor |
| JP2009188842A JP2010045373A (en) | 2008-08-18 | 2009-08-18 | Method of forming metal line of inductor |
| CN200910166789A CN101656202A (en) | 2008-08-18 | 2009-08-18 | Method of forming metal line of inductor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080080352A KR101015525B1 (en) | 2008-08-18 | 2008-08-18 | method for forming metal line of inductor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100021758A KR20100021758A (en) | 2010-02-26 |
| KR101015525B1 true KR101015525B1 (en) | 2011-02-16 |
Family
ID=41680567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080080352A KR101015525B1 (en) | 2008-08-18 | 2008-08-18 | method for forming metal line of inductor |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20100038341A1 (en) |
| JP (1) | JP2010045373A (en) |
| KR (1) | KR101015525B1 (en) |
| CN (1) | CN101656202A (en) |
| DE (1) | DE102009037418A1 (en) |
| TW (1) | TW201010055A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014046083A1 (en) * | 2012-09-18 | 2014-03-27 | 東京エレクトロン株式会社 | Plasma etching method and plasma etching device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070033175A (en) * | 2005-09-21 | 2007-03-26 | 삼성전자주식회사 | Method of forming a metal wiring in a semiconductor device |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6573148B1 (en) * | 2000-07-12 | 2003-06-03 | Koninklljke Philips Electronics N.V. | Methods for making semiconductor inductor |
| SE519893C2 (en) * | 2000-11-09 | 2003-04-22 | Ericsson Telefon Ab L M | Inductor structure of integrated circuit and non-destructive measurement of etching depth |
| US6692903B2 (en) * | 2000-12-13 | 2004-02-17 | Applied Materials, Inc | Substrate cleaning apparatus and method |
| US7851737B2 (en) | 2005-11-30 | 2010-12-14 | Koninklijke Philips Electronics N.V. | System and method for charging a control device from a lighting system |
| US20070227555A1 (en) * | 2006-04-04 | 2007-10-04 | Johnson Michael R | Method to manipulate post metal etch/side wall residue |
| KR100796512B1 (en) * | 2006-07-31 | 2008-01-21 | 동부일렉트로닉스 주식회사 | Method for forming inductor in semiconductor device |
-
2008
- 2008-08-18 KR KR1020080080352A patent/KR101015525B1/en not_active IP Right Cessation
-
2009
- 2009-08-05 US US12/536,370 patent/US20100038341A1/en not_active Abandoned
- 2009-08-05 TW TW098126454A patent/TW201010055A/en unknown
- 2009-08-13 DE DE102009037418A patent/DE102009037418A1/en not_active Withdrawn
- 2009-08-18 JP JP2009188842A patent/JP2010045373A/en active Pending
- 2009-08-18 CN CN200910166789A patent/CN101656202A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070033175A (en) * | 2005-09-21 | 2007-03-26 | 삼성전자주식회사 | Method of forming a metal wiring in a semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| US20100038341A1 (en) | 2010-02-18 |
| TW201010055A (en) | 2010-03-01 |
| JP2010045373A (en) | 2010-02-25 |
| CN101656202A (en) | 2010-02-24 |
| KR20100021758A (en) | 2010-02-26 |
| DE102009037418A1 (en) | 2010-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI425578B (en) | Method for fabricating recess gate in semiconductor device | |
| JP2004335526A (en) | Method of manufacturing semiconductor device | |
| KR20030093204A (en) | Use of hydrocarbon addition for the elimination of micromasking during etching of organic low-k dielectrics | |
| US9165785B2 (en) | Reducing bowing bias in etching an oxide layer | |
| KR101295889B1 (en) | Method for manufacturing semiconductor device | |
| KR100784661B1 (en) | The method of manufacturing semiconductor device | |
| US7199059B2 (en) | Method for removing polymer as etching residue | |
| KR101015525B1 (en) | method for forming metal line of inductor | |
| JP3477462B2 (en) | Method for manufacturing semiconductor device | |
| US6803307B1 (en) | Method of avoiding enlargement of top critical dimension in contact holes using spacers | |
| KR100865036B1 (en) | Fabricating metohd of metal line | |
| KR19990055775A (en) | Device isolation method of semiconductor device using trench | |
| KR20090045754A (en) | Method for forming pattern in semiconductor device using hardmask | |
| KR100680944B1 (en) | Method of manufacturing semicondutor device | |
| US20090203207A1 (en) | Method for manufacturing semiconductor device | |
| KR100688062B1 (en) | Method for fabricating capacitor in semiconductor memory device | |
| KR100557947B1 (en) | Method for forming pad/repair part of semiconductor device | |
| JP2008047821A (en) | Manufacturing method of semiconductor device | |
| KR20080060349A (en) | Method for forming a fine pattern in semiconductor device | |
| KR100815951B1 (en) | Method for Improving Trench Profile of Shallow Trench Isolation | |
| JP2007059933A (en) | Polysilicon etching method | |
| KR100434312B1 (en) | Method for making contact hole in semiconductor device | |
| CN117219503A (en) | Groove etching method and semiconductor process equipment | |
| KR100474863B1 (en) | Method of forming an isolation layer in a semiconductor device | |
| KR100607760B1 (en) | Method for cleanning etching chamber of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |