KR101000931B1 - 비터비 디코더의 기준 레벨 생성 장치 및 방법 - Google Patents

비터비 디코더의 기준 레벨 생성 장치 및 방법 Download PDF

Info

Publication number
KR101000931B1
KR101000931B1 KR1020080090006A KR20080090006A KR101000931B1 KR 101000931 B1 KR101000931 B1 KR 101000931B1 KR 1020080090006 A KR1020080090006 A KR 1020080090006A KR 20080090006 A KR20080090006 A KR 20080090006A KR 101000931 B1 KR101000931 B1 KR 101000931B1
Authority
KR
South Korea
Prior art keywords
reference level
viterbi decoder
level
signal
square
Prior art date
Application number
KR1020080090006A
Other languages
English (en)
Other versions
KR20100030994A (ko
Inventor
짜오후이
박현수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080090006A priority Critical patent/KR101000931B1/ko
Priority to JP2009197155A priority patent/JP2010068517A/ja
Priority to US12/552,429 priority patent/US20100064201A1/en
Priority to EP09169809A priority patent/EP2166537A1/en
Priority to CN200910173145A priority patent/CN101674070A/zh
Publication of KR20100030994A publication Critical patent/KR20100030994A/ko
Application granted granted Critical
Publication of KR101000931B1 publication Critical patent/KR101000931B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G11B20/10055—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter using partial response filtering when writing the signal to the medium or reading it therefrom
    • G11B20/10101—PR2 or PR(1,2,1), i.e. partial response class 2, polynomial (1+D)2=1+2D+D2
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10268—Improvement or modification of read or write signals bit detection or demodulation methods
    • G11B20/10287—Improvement or modification of read or write signals bit detection or demodulation methods using probabilistic methods, e.g. maximum likelihood detectors
    • G11B20/10296—Improvement or modification of read or write signals bit detection or demodulation methods using probabilistic methods, e.g. maximum likelihood detectors using the Viterbi algorithm
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10481—Improvement or modification of read or write signals optimisation methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/23—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
    • H03M13/353—Adaptation to the channel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3961—Arrangements of methods for branch or transition metric calculation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6343—Error control coding in combination with techniques for partial response channels, e.g. recording
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/20—Disc-shaped record carriers
    • G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
    • G11B2220/2537—Optical discs

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Algebra (AREA)
  • Pure & Applied Mathematics (AREA)
  • Error Detection And Correction (AREA)

Abstract

입력 신호에 대해 적응적으로 비터비 디코더의 최상의 기준 레벨(best reference level)을 생성하는 장치 및 방법에 관한 것으로, 본 발명의 일 유형에 따른 장치는, 비터비 디코더의 입력 신호에 대한 지연 신호와 비터비 디코더의 출력 신호를 이용하여 비터비 디코더의 제 1 기준 레벨을 검출하는 제 1 기준 레벨 검출 유니트; 지연 신호에 대해 ± 1 클록 지연된 입력 신호와 비터비 디코더의 출력 신호를 이용하여 비터비 디코더의 제 2 기준 레벨을 검출하는 제 2 기준 레벨 검출 유니트; 및 제 1 기준 레벨 검출 유니트에서 연산된 제 1 기준 레벨에 대한 제 1 자승 레벨 에러와 제 2 기준 레벨 검출 유니트에서 연산된 제 2 기준 레벨에 대한 제 2 자승 레벨 에러를 비교한 결과를 이용하여 제 1 기준 레벨과 제 2 기준 레벨중 하나가 비터비 디코더의 기준 레벨로서 생성되도록 제어하는 제어 유니트를 포함한다.

Description

비터비 디코더의 기준 레벨 생성 장치 및 방법{Apparatus for generating reference level of viterbi decoder, and apparatus thereof}
본 발명은 비터비 디코더(Viterbi decoder)에 관한 것으로, 특히, 입력신호에 대해 비터비 디코더의 최상의 기준 레벨(best reference level)을 생성하는 장치 및 방법에 관한 것이다.
비터비 디코더는 입력 신호로부터 이진 신호를 검출하기 위해 이용되는 디코더이다. 예를 들어, 광 디스크 구동기에서 비터비 디코더는 디스크로부터 독출한 RF 신호를 디지털 신호로 변환시키기 위해 사용된다.
비터비 디코더는 입력 신호와 비터비 디코더의 기준 레벨(reference level)간의 차를 이용하여 이진 신호를 검출한다. 따라서, 좋은 성능의 비터비 디코더를 제공하기 위해서, 비터비 디코더는 입력 신호의 발생 조건에 대해 최상의 기준 레벨(best reference level)을 사용해야 한다. 만약 입력 신호의 발생 조건에 대해 최상의 기준 레벨을 사용하지 않으면, 비터비 디코더로부터 출력되는 이진 신호에 많은 에러가 포함될 수 있다.
본 발명은 입력 신호에 대해 적응적으로 비터비 디코더의 최상의 기준 레벨(best reference level)을 생성하는 장치 및 방법을 제공한다.
본 발명의 일 실시 예에 따른 장치는, 비터비 디코더의 기준 레벨 생성 장치에 있어서, 상기 비터비 디코더의 입력 신호에 대한 지연 신호와 상기 비터비 디코더의 출력 신호를 이용하여 상기 비터비 디코더의 제 1 기준 레벨을 검출하는 제 1 기준 레벨 검출 유니트; 상기 지연 신호에 대해 ± 1 클록 지연된 입력 신호와 상기 비터비 디코더의 출력 신호를 이용하여 상기 비터비 디코더의 제 2 기준 레벨을 검출하는 제 2 기준 레벨 검출 유니트; 및 상기 제 1 기준 레벨 검출 유니트에서 연산된 제 1 기준 레벨에 대한 제 1 자승 레벨 에러와 상기 제 2 기준 레벨 검출 유니트에서 연산된 제 2 기준 레벨에 대한 제 2 자승 레벨 에러를 비교한 결과를 이용하여 상기 제 1 기준 레벨과 상기 제 2 기준 레벨중 하나가 상기 비터비 디코더의 기준 레벨로서 생성되도록 제어하는 제어 유니트를 포함하는 비터비 디코더의 기준 레벨 생성 장치를 제공한다.
상기 제 1 자승 레벨 에러는 상기 제 1 기준 레벨중 하나의 기준 레벨과 상기 비터비 디코더의 입력 신호간의 차의 자승에 의해 얻어지고, 상기 제 2 자승 레벨 에러는 상기 제 2 기준 레벨중 하나의 기준 레벨과 상기 비터비 디코더의 입력 신호간의 차의 자승에 의해 얻어지는 것이 바람직하다.
상기 제 1 자승 레벨 에러와 상기 제 2 자승 레벨 에러중 작은 값에 대응되는 기준 레벨을 상기 비터비 디코더의 기준 레벨로서 생성되도록 제어하는 것이 바 람직하다.
상기 제 2 기준 레벨 검출 유니트는, 상기 ± 1 클록 지연된 입력 신호중 + 1 클록 지연된 입력 신호를 이용하여 기준 레벨을 검출하는 제 1 기준 레벨 검출부, 및 상기 ± 1 클록 지연된 입력 신호중 - 1 클록 지연된 입력 신호를 이용하여 기준 레벨을 검출하는 제 2 기준 레벨 검출부를 포함하고, 상기 제어 유니트는, 상기 제 1 자승 레벨 에러와 상기 제 1 기준 레벨 검출와 상기 제 2 기준 레벨 검출부에서 각각 연산된 자승 레벨 에러중 가장 작은 값에 대응되는 기준 레벨을 상기 비터비 디코더의 기준 레벨로서 생성하는 것이 바람직하다.
상기 제 1 기준 레벨 검출 유니트, 상기 제 1 기준 레벨검출부, 및 상기 제 2 기준 레벨 검출부는 각각, 상기 비터비 디코더의 입력 신호를 지연하는 지연기, 상기 비터비 디코더의 출력신호를 소정 비트 단위로 저장하고 출력하는 버퍼; 상기 버퍼에서 출력되는 신호에 의해 상기 지연기로부터 출력되는 신호를 선택적으로 전송하는 멀티플렉서; 상기 멀티플렉서를 통해 전송되는 신호의 평균치를 검출하여 출력하는 복수개의 평균치 검출기를 포함하는 평균치 검출기 군, 상기 복수개의 평균치 검출기는 생성 가능한 기준 레벨 수에 대응되는 수를 갖는 것을 특징으로 하고; 상기 평균치 검출기 군으로부터 출력되는 기준 레벨을 적어도 하나 저장하는 메모리; 및 상기 메모리에 저장된 기준 레벨중 하나와 상기 비터비 디코더의 입력 신호를 이용하여 자승 레벨 에러를 연산하는 자승 레벨 에러 연산기를 포함하는 것을 특징으로 하고, 상기 제 1 기준 레벨 검출부에 포함되는 지연기는 상기 제 1 기준 레벨 검출 유니트에 포함되는 지연기에 대해 상기 + 1 클록 지연된 입력 신호를 출력하고, 상기 제 2 기준 레벨 검출부에 포함되는 지연기는 상기 제 1 기준 레벨 검출 유니트에 포함되는 지연기에 대해 상기 - 1 클록 지연된 입력 신호를 출력하는 것이 바람직하다.
상기 자승 레벨 에러 연산기는 상기 메모리에 저장된 기준 레벨중 이상적인 기준 레벨을 이용하는 것이 바람직하다.
본 발명의 일 실시 예에 따른 방법은, 비터비 디코더의 기준 레벨 생성 방법에 있어서, 상기 비터비 디코더의 입력 신호와 출력 신호를 각각 수신하는 단계; 상기 수신된 입력 신호에 대한 지연 신호와 상기 출력 신호를 이용하여 상기 비터비 디코더의 제 1 기준 레벨을 검출하는 단계; 상기 지연 신호에 대해 ± 1 클록 지연된 입력 신호와 상기 출력 신호를 이용하여 상기 비터비 디코더의 제 2 기준 레벨을 검출하는 단계; 상기 제 1 기준 레벨에 대한 제 1 자승 레벨 에러와 상기 제 2 기준 레벨에 대한 제 2 자승 레벨 에러를 각각 연산하는 단계; 상기 제 1 자승 레벨 에러와 상기 제 2 자승 레벨 에러를 비교한 결과를 이용하여 상기 비터비 디코더의 기준 레벨을 생성하는 단계를 포함하는 비터비 디코더의 기준 레벨 생성 방법을 제공한다.
상기 제 1 자승 레벨 에러는 상기 비터비 디코더의 입력 신호와 상기 제 1 기준 레벨중 하나의 기준 레벨간의 차의 자승에 의해 얻어지고, 상기 제 2 자승 레벨 에러는 상기 비터비 디코더의 입력 신호와 상기 제 2 기준 레벨중 하나의 기준 레벨간의 차의 자승에 의해 얻어지는 것이 바람직하다.
상기 비터비 디코더의 기준 레벨을 생성하는 단계는, 상기 제 1 자승 레벨 에러와 상기 제 2 자승 레벨 에러중 작은 값에 대응되는 기준 레벨을 상기 비터비 디코더의 기준 레벨로서 생성하는 것이 바람직하다.
상기 제 2 기준 레벨 검출 단계는, 상기 ± 1 클록 지연된 입력 신호중 + 1 클록 지연된 입력 신호를 이용하여 기준 레벨을 검출하는 단계; 및 상기 ± 1 클록 지연된 입력 신호중 -1 클록 지연된 입력 신호를 이용하여 기준 레벨을 검출하는 단계를 포함하고, 상기 제 2 기준 레벨에 대한 제 2 자승 레벨 에러는 상기 + 1클록 지연된 입력 신호에 대한 자승 레벨 에러와 상기 -1 클록 지연된 입력 신호에 대한 자승 레벨 에러를 포함하고, 상기 비터비 디코더의 기준 레벨 생성 단계는, 상기 제 1 자승 레벨 에러와 상기 +1 클록 지연된 입력 신호에 대한 자승 레벨 에러와 상기 -1 클록 지연된 입력 신호에 대한 자승 레벨 에러중 가장 작은 값에 대응되는 기준 레벨을 상기 비터비 디코더의 기준 레벨로서 생성하는 것을 특징으로 하는 것이 바람직하다.
상기 자승 레벨 에러 연산시 이용되는 기준 레벨중 하나의 기준 레벨은 검출된 기준 레벨중에서 이상적인 기준 레벨인 것이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명하기로 한다.
도 1은 본 발명의 바람직한 일 실시 예에 따른 비터비 디코더의 기준 레벨 생성장치를 포함하는 장치의 블록도이다. 도 1에 도시된 장치(100)는 적응적인 비터비 디코더라고 정의할 수 있다.
장치(100)는 비터비 디코더(110)와 본 발명의 일 실시 예에 따른 비터비 디코더(110)의 기준 레벨 생성 장치(115)를 포함한다.
비터비 디코더(110)는 입력 신호와 기준 레벨 생성 장치(115)로부터 제공되는 기준 레벨간의 차를 이용하여 입력 신호의 이진 신호를 출력한다. 예를 들어, 비터비 디코더(110)는 브랜치 메트릭 생성기(미 도시됨)를 이용하여 입력 신호와 기준 레벨간의 차이를 구하여 상태 메트릭을 생성하도록 구성될 수 있다. 장치(100)가 광 디스크 구동기에 적용될 경우에, 상기 입력 신호는 RF 신호로 정의할 수 있다.
기준 레벨 생성 장치(115)는 제 1 기준 레벨 검출 유니트(120)와 제 2 기준 레벨 검출 유니트(130) 및 제어 유니트(140)를 포함한다.
제 1 기준 레벨 검출 유니트(120)는 비터비 디코더(110)의 입력 신호에 대한 지연 신호와 비터비 디코더(110)의 출력 신호를 이용하여 비터비 디코더(110)의 제 1 기준 레벨을 검출한다.
이를 위하여, 제 1 기준 레벨 검출 유니트(120)는 도 1에 도시된 바와 같이 제 1 지연기(121), 제 1 버퍼(122), 제 1 멀티플렉서(123), 제 1 평균치 검출기 군(124), 제 1 메모리(125), 및 제 1 자승 레벨 에러 연산기(126)를 포함한다.
제 1 지연기(121)는 입력 신호가 수신되면, 비터비 디코더(110)에 포함된 패스 메모리(미 도시됨)의 x축(axis)의 수에 대응되는 클록 주기동안 입력 신호를 지연한 신호를 출력한다. 따라서 제 1 지연기(121)의 지연 주기는 비터비 디코더(110)의 탭(tap) 수에 비례하는 주기를 갖는다고 정의할 수 있다.
제 1 버퍼(122)는 비터비 디코더(110)의 출력 신호를 소정 비트 단위로 저장하고 출력한다. 예를 들어, 기준 레벨 생성 장치(115)에서 출력되는 기준 레벨이 PR(Partial Response) (1, 2, 1) 레벨에 대한 적응적인 기준 레벨일 때, 제 1 버퍼(122)는 비터비 디코더(110)의 출력 신호를 3비트 단위로 저장하고 출력할 수 있다. 제 1 버퍼(122)는 선입선출(First In First Out) 버퍼로 구성할 수 있다.
제 1 멀티플렉서(123)는 제 1 버퍼(122)로부터 출력되는 신호에 의해 제 1 지연기(121)로부터 출력되는 신호를 선택적으로 전송한다. 예를 들어, 제 1 버퍼(122)로부터 출력되는 신호가 "000"일 때, 제 1 멀티플렉서(123)는 제 1 지연기(121)에서 출력되는 신호를 평균치 검출기 1(124_1)로 전송한다. 제 1 버퍼(122)로부터 출력되는 신호 "111"일 때, 제 1 멀티플렉서(123)는 제 1 지연기(121)에서 출력되는 신호를 평균치 검출기 m(124_m)으로 전송한다. 제 1 버퍼(122)로부터 출력되는 신호가 상술한 예와 같이 3비트이면, 상기 m은 8이 된다. 이는 평균치 검출기 1∼m(124_1∼124_m)가 생성 가능한 기준 레벨 수에 대응되는 수를 갖기 때문이다.
평균치 검출기 1∼m(124_1∼124_m)은 제 1 멀티플렉서(123)로부터 전송된 신호의 평균치를 검출한다. 평균치 검출기 1∼m(124_1∼124_m)은 소정 기간단위로 입력되는 신호에 대한 평균치를 구하도록 구성되거나 저역 통과 필터를 이용하여 입력되는 신호에 대한 평균치를 구하도록 구성될 수 있다.
제 1 메모리(125)는 평균치 검출기 1∼m(124_1∼124_m)에서 각각 출력되는 평균치를 저장한다. 따라서, 제 1 메모리(125)는 적어도 하나의 값을 저장할 수 있 고, 저장된 값은 입력 신호에 적응적인 기준 레벨 값으로서 정의할 수 있다.
제 1 자승 레벨 에러 연산기(126)는 비터비 디코더(110)의 입력 신호와 제 1 메모리(125)로부터 리드된 기준 레벨 값을 이용하여 자승 레벨 에러를 연산한다. 상기 제 1 메모리(125)로부터 리드된 기준 레벨 값은 메모리(125)에 저장되어 있는 기준 레벨 값중에서 이상적인 기준 레벨 값이다. 이를 위해 제 1 자승 레벨 에러 연산기(126)는 제 1 메모리(125)로부터 리드된 기준 레벨 값중에서 이상적인 기준 레벨 값을 갖는 기준 레벨 값을 검출하기 위한 기능을 수행할 수 있다. 즉, 제 1 버퍼(122)에서 출력되는 값을 이용하여 제 1 메모리(125)에서 리드된 복수의 기준 레벨 값중 하나를 이상적인 기준 레벨 값으로 검출할 수 있다. 이상적인 기준 레벨 값은 비터비 디코더(110)에서 출력되는 이진 신호의 에러를 최소화하기 위한 값이다.
상술한 제 1 버퍼(122)에서 출력되는 신호에 의해 제 1 메모리(125)에서 리드된 복수의 기준 레벨중에서 하나의 이상적인 기준 레벨 값을 검출하는 기능은 제 1 자승 레벨 에러 연산기(126)에서 독립되도록 구현할 수 있다. 즉, 제 1 자승 레벨 에러 연산기(126)는 자승 레벨 연산 기능만을 수행하도록 구현하고, 제 1 자승 레벨 에러 연산기(126)와 제 1 메모리(125)간에 상술한 이상적인 기준 레벨 값을 검출하는 엘리먼트를 배치하도록 구현할 수 있다.
제 1 자승 레벨 에러 연산기(126)는 하기 수학식과 같이 입력 신호와 메모리(125)로부터 리드된 기준 레벨 값중에서 이상적인 기준 레벨 값간의 차를 자승한 값을 자승 레벨 에러(square level error)로서 얻을 수 있다.
자승 레벨 에러=(입력 신호-기준 레벨)2
수학식 1에서 기준 레벨은 메모리(125)로부터 리드된 기준 레벨 값중에서 이상적인 기준 레벨 값이다. 제 1 자승 레벨 에러 연산기(126)는 연산된 자승 레벨 에러를 제어 유니트(140)로 제공한다.
한편, 제 2 기준 레벨 검출 유니트(130)는 도 1에 도시된 바와 같이 제 2 지연기(131), 제 2 버퍼(132), 제 2 멀티플렉서(133), 제 2 평균치 검출기 군(134), 제 2 메모리(135), 및 제 2 자승 레벨 에러 연산기(136)를 포함한다.
제 2 기준 레벨 검출 유니트(130)는 먼저, 제 1 지연기(121)에서 출력되는 지연 신호에 대해 + 1 클록 지연된 입력 신호에 대한 기준 레벨을 검출한 뒤, 제 1 지연기(121)에서 출력되는 지연 신호에 대해 -1 클록 지연된 입력 신호에 대한 기준 레벨을 검출한다.
즉, 제 2 지연기(131)는 입력 신호가 수신되면, 먼저, 제 1 지연기(121)에서 출력되는 지연 신호에 대해 + 1 클록 지연된 신호를 출력한다. 예를 들어, 입력 신호가 PR (1,2,1) 레벨에 대응되는 경우에, 제 2 지연기(131)에서 출력되는 신호는 PR (X, 1, 2)레벨에 대응되는 신호가 된다. 여기서 X는 알 수 없는 값(unknown value)이다.
제 2 버퍼(132)는 제 1 버퍼(122)와 같이 비터비 디코더(110)의 출력 신호를 소정 비트단위로 저장하고 출력한다. 제 2 멀티플렉서(133)는 제 1 멀티플렉 서(123)와 같이 제 2 버퍼(132)로부터 출력되는 신호에 의해 제 2 지연기(131)로부터 출력되는 신호를 선택적으로 전송한다. 제 2 평균치 검출기 군(134)은 제 1 평균치 검출기 군(124)과 같이 입력 신호에 대한 평균치를 검출하여 제 2 메모리(135)에 저장한다. 이에 따라 제 2 메모리(135)는 제 1 메모리(125)에 저장된 기준 레벨 값에 대해 +1 클록 지연된 입력 신호의 기준 레벨 값이 된다. 제 2 메모리(135)에 저장된 기준 레벨 값 역시 입력 신호에 적응적인 기준 레벨 값으로서 정의할 수 있다. 제 2 메모리(135)는 적어도 하나의 기준 레벨 값을 저장할 수 있다.
제 2 자승 레벨 에러 연산기(136)는 비터비 디코더(110)의 입력 신호와 제 2 메모리(135)에 현재 저장되어 있는 기준 레벨 값중에서 이상적인 기준 레벨 값을 수학식 1과 같이 연산하여 자승 레벨 에러를 얻고, 얻어진 자승 레벨 에러를 제어 유니트(140)로 제공한다. 이를 위해 제 2 자승 레벨 에러 연산기(136)는 제 2 버퍼(132)의 출력신호에 의해 제 2 메모리(135)에 저장된 기준 레벨 값중 이상적인 기준 레벨 값을 검출하기 위한 기능을 제 1 자승 레벨 에러 연산기(126)와 같이 수행할 수 있다. 또한, 제 2 자승 레벨 에러 연산기(136)는 제 1 자승 레벨 에러 연산기(126)와 같이 자승 레벨 에러 연산만 수행하도록 구현하고, 상기 이상적인 기준 레벨 값 검출 기능을 수행하는 엘리먼트를 제 2 자승 레벨 에러 연산기(136)와 제 2 메모리(135) 사이에 배치하도록 구현할 수 있다.
제어 유니트(140)는 제 1 기준 레벨 검출 유니트(120)로부터 전송되는 제 1 자승 레벨 에러와 제 2 기준 레벨 검출 유니트(130)로부터 전송되는 제 2 자승 레벨 에러를 비교한다. 비교결과, 제 1 자승 레벨 에러가 작으면, 제 1 메모리(125) 와 제 2 메모리(135)에 저장된 기준 레벨을 그대로 유지시킨다.
그러나, 비교 결과, 제 2 자승 레벨 에러가 제 1 자승 레벨 에러보다 작으면, 제어 유니트(140)는 제 1 메모리(125)에 저장된 기준 레벨을 제 2 메모리(135)에 저장된 기준 레벨로 대체한다. 즉, 제 1 메모리(125)에 저장된 기준 레벨 값을 제 2 메모리(135)에 저장된 기준 레벨 값으로 업데이트 한다.
다음, 제 2 기준 레벨 검출 유니트(130)는 제 1 지연기(121)에서 출력되는 지연 신호에 대해 - 1 클록 지연된 입력 신호에 대한 기준 레벨을 검출한다.
즉, 제 2 지연기(131)는 입력 신호가 수신되면, 먼저, 제 1 지연기(121)에서 출력되는 지연 신호에 대해 - 1 클록 지연된 신호를 출력한다. 예를 들어, 입력 신호가 PR (1,2,1) 레벨에 대응되는 경우에, 제 2 지연기(131)에서 출력되는 신호는 PR (2, 1, X)레벨에 대응되는 신호가 된다. 여기서 X는 알 수 없은 값(unknown value)이다.
제 2 버퍼(132)는 제 1 버퍼(122)와 같이 비터비 디코더(110)의 출력 신호를 소정 비트단위로 저장하고 출력한다. 제 2 멀티플렉서(133)는 제 1 멀티플렉서(123)와 같이 제 2 버퍼(132)로부터 출력되는 신호에 의해 제 2 지연기(131)로부터 출력되는 신호를 선택적으로 전송한다. 제 2 평균치 검출기 군(134)은 제 1 평균치 검출기 군(124)과 같이 입력 신호에 대한 평균치를 검출하여 제 2 메모리(135)에 저장한다. 이에 따라 제 2 메모리(135)는 제 1 메모리(125)에 저장된 기준 레벨에 대해 -1 클록 지연된 입력 신호의 기준 레벨로 업데이트 된다. 이 때, 제 1 메모리(125)에 저장된 기준 레벨이 상술한 바와 같이 제 2 메모리(135)에 이 전에 저장된 +1 클록 지연된 입력 신호의 기준 레벨 값으로 업데이트 된 경우에, 현재 제 2 메모리(135)에 저장된 기준 레벨 값은 현재 제 1 메모리(125)에 저장된 기준 레벨 값에 대해 -2 클록 지연된 입력신호의 기준 레벨이 된다.
제 2 자승 레벨 에러 연산기(136)는 비터비 디코더(110)의 입력 신호와 제 2 메모리(135)에 현재 저장되어 있는 기준 레벨로부터 검출된 이상적인 기준 레벨을 수학식 1과 같이 연산하여 자승 레벨 에러를 얻고, 얻어진 자승 레벨 에러를 제어 유니트(140)로 제공한다.
제어 유니트(140)는 제 1 기준 레벨 검출 유니트(120)로부터 전송되는 제 1 자승 레벨 에러와 제 2 기준 레벨 검출 유니트(130)로부터 전송되는 제 2 자승 레벨 에러를 비교한다. 비교결과, 제 1 자승 레벨 에러가 작으면, 제어 유니트(140)는 제 1 메모리(125)에 저장된 기준 레벨 값이 비터비 디코더(110)의 기준 레벨로서 생성되도록 제 1 메모리(125)를 제어한다. 이에 따라 제 1 메모리(125)는 저장된 기준 레벨 값을 비터비 디코더(110)로 전송한다.
그러나, 비교 결과, 제 2 자승 레벨 에러가 제 1 자승 레벨 에러보다 작으면, 제어 유니트(140)는 제 1 메모리(125)에 저장된 기준 레벨 값을 제 2 메모리(135)에 저장된 기준 레벨 값으로 대체한다. 만약 제 1 메모리(125)에 저장된 기준 레벨이 상술한 + 1 클록 지연된 신호에 대해 검출된 기준 레벨 값으로 업데이트된 경우에, 상기 제 1 자승 레벨 에러는 상기 업데이트된 기준 레벨 값을 이용하여 다시 연산된 값이다.
따라서, 제어 유니트(140)는 시간차를 갖고 제 2 기준 레벨 검출 유니 트(130)에서 검출된 상기 + 1 클록 지연된 신호에 대한 기준 레벨, 및 -1 클록 지연된 신호에 대한 기준 레벨과 제 1 기준 레벨 검출 유니트(120)에서 검출된 기준 레벨중 자승 레벨 에러가 작은 값을 갖는 기준 레벨 값이 비터비 디코더(110)의 기준 레벨로서 제공되도록 제 1 기준 레벨 검출 유니트(120)와 제 2 기준 레벨 검출 유니트(130)를 제어할 수 있다. 이로 인하여, 입력 신호에 대해 적응적인 최상의 기준 레벨을 비터비 디코더(110)로 제공하여 비터비 디코더(110)로부터 출력되는 이진 신호에 에러율을 줄일 수 있다.
도 2는 본 발명의 바람직한 다른 실시 예에 따른 비터비 디코더의 기준 레벨 생성 장치를 포함하는 장치의 블록도이다. 도 2의 장치(200)는 비터비 디코더(210)와 본 발명의 일 실시 예에 따른 비터비 디코더(210)의 기준 레벨 생성 장치(215)를 포함한다. 기준 레벨 생성 장치(215)는 제 1 기준 레벨 검출 유니트(220), 제 2 기준 레벨 검출 유니트(230)를 포함한다. 도 1에서의 제 2 기준 레벨 검출 유니트(130)가 시간차를 갖고 + 1 클록 지연된 입력 신호에 대한 기준 레벨과 - 1 클록 지연된 입력 신호에 대한 기준 레벨을 검출하는 것인 반면에 도 2의 제 2 기준 레벨 검출 유니트(230)는 + 1 클록 지연된 입력 신호에 대한 기준 레벨과 - 1 클록 지연된 입력 신호에 대한 기준 레벨을 검출하는 기능 블록도를 별도로 구비한 예이다.
따라서, 도 2에 도시된 예는 동시에 + 1 클록 지연된 입력 신호에 대한 기준 레벨과 - 1 클록 지연된 입력 신호에 대한 기준 레벨을 검출할 수 있다. 이로 인하여 도 2는 도 1에 비해 좀더 신속하게 입력 신호에 대한 최상의 기준 레벨을 비터 비 디코더(210)로 적응적으로 제공할 수 있다.
따라서, 도 2에 도시된 장치(200)에 포함된 비터비 디코더(210)와 제 1 기준 레벨 검출 유니트(220)는 도 1에 도시된 비터비 디코더(110)와 제 1 기준 레벨 검출 유니트(120)와 동일하다.
그러나, 도 2의 제 2 기준 레벨 검출 유니트(230)는 도 1의 기준 레벨 검출 유니트(130)와 달리 제 1 및 제 2 기준 레벨 검출부(231, 232)를 포함한다.
제 2 기준 레벨 검출 유니트(230)에 포함되는 제 1 기준 레벨 검출부(231)와 제 2 기준 레벨 검출부(232)는 도 1의 제 2 기준 레벨 검출 유니트(130)와 유사하게 구성된다. 단, 제 1 기준 레벨 검출부(231)에 포함되는 지연기(미 도시됨)는 제 1 기준 레벨 검출 유니트(220)에 포함된 지연기(미 도시됨)보다 + 1 클록 지연된 입력 신호를 출력하고, 제 2 기준 레벨 검출부(232)에 포함된 제 3 지연기(233)는 제 1 기준 레벨 검출 유니트(220)에 포함된 지연기(미 도시됨)보다 - 1 클록 지연된 입력 신호를 출력한다.
따라서, 제 1 기준 레벨 검출 유니트(220)에 포함되는 메모리(미 도시됨)는 도 1의 제 1 메모리(125)에 저장된 기준 레벨 값과 같은 기준 레벨 값이 저장되고, 제 1 기준 레벨 검출부(231)에 포함되는 메모리(미 도시됨)에 저장되는 기준 레벨 값은 제 1 기준 레벨 검출 유니트(220)에 저장된 기준 레벨 값에 대해 + 1 클록 지연된 입력 신호에 대한 기준 레벨 값이 된다. 제 2 기준 레벨 검출 유니트(232)에 포함된 제 3 메모리(237)에 저장된 기준 레벨 값은 제 1 기준 레벨 검출 유니트(220)에 저장된 기준 레벨 값에 대해 - 1 클록 지연된 입력 신호에 대한 기준 레 벨 값이 된다.
이와 같이 각각의 기준 레벨 값이 검출되면, 제 1 기준 레벨 검출 유니트(220), 제 1 기준 레벨 검출부(231), 및 제 2 기준 레벨 검출부(232)는 각각 검출된 기준 레벨 값중에서 이상적인 기준 레벨 값에 대한 자승 레벨 에러를 연산하여 제어 유니트(240)로 제공한다.
제어 유니트(240)는 3개의 자승 레벨 에러중 가장 작은 값을 갖는 자승 레벨 에러에 대응되는 기준 레벨 값이 비터비 디코더(210)의 기준 레벨로서 생성되도록 제 1 기준 레벨 검출 유니트(220), 제 1 기준 레벨 검출부(231), 및 제 2 기준 레벨 검출부(232)를 제어한다.
즉, 제 1 기준 레벨 검출 유니트(220)로부터 제공된 자승 레벨 에러가 가장 작은 값이면, 제어 유니트(240)는 제 1 기준 레벨 검출 유니트(220)에 저장된 기준 레벨 값이 비터비 디코더(210)의 기준 레벨로 제공되도록 제 1 기준 레벨 검출 유니트(220)를 제어한다.
그러나, 제 1 기준 레벨 검출부(231)로부터 제공된 자승 레벨 에러가 가장 작은 값이면, 제어 유니트(240)는 제 1 기준 레벨 검출부(231)에 저장된 기준 레벨 값으로 제 1 기준 레벨 검출 유니트(220)에 저장된 기준 레벨값을 대체하고, 대체된 기준 레벨 값이 비터비 디코더(210)의 기준 레벨로서 제공되도록 제 1 기준 레벨 검출 유니트(220)와 제 1 기준 레벨 검출부(231)를 제어한다. 상기 기준 레벨 대체는 제 1 기준 레벨 검출부(231)에 포함된 메모리에 저장된 기준 레벨 값으로 제 1 기준 레벨 검출 유니트(220)에 포함된 메모리에 저장된 기준 레벨 값을 업데 이트 하는 것으로 수행될 수 있다.
한편, 제 2 기준 레벨 검출부(232)로부터 제공된 자승 레벨 에러가 가장 작은 값이면, 제어 유니트(240)는 제 2 기준 레벨 검출부(232)에 포함된 제 3 메모리(237)에 저장된 기준 레벨 값으로 제 1 기준 레벨 검출 유니트(220)에 저장된 기준 레벨 값을 대체하고, 대체된 기준 레벨 값이 비터비 디코더(210)의 기준 레벨로서 제공되도록 제 1 기준 레벨 검출 유니트(220)와 제 2 기준 레벨 검출부(232)를 제어한다. 상기 기준 레벨 대체는 제 3 메모리(237)에 저장된 기준 레벨 값으로 제 1 기준 레벨 검출 유니트(220)에 포함된 메모리에 저장된 기준 레벨 값을 업데이트 하는 것으로 수행될 수 있다. 도 2에서 언급된 메모리들은 도 1의 제 1 및 제 2 메모리(126, 135)와 같이 적어도 하나의 기준 레벨 값을 저장할 수 있다.
상술한 도 1 및 도 2에 도시된 실시 예들은 제 1 기준 레벨 검출 유니트(120, 220)의 메모리에 저장된 기준 레벨 값을 다른 기준 레벨 검출 유니트의 메모리에 저장된 기준 레벨 값으로 대체할 때, 제어 유니트(140, 240)를 경유하지 않고, 제어 유니트(140, 240)에 의해 제어된 메모리간에 기준 레벨 값을 직접 전송한다. 그러나, 제어 유니트(140, 240)가 상기 다른 기준 레벨 검출 유니트의 메모리에 저장된 기준 레벨 값을 리드하여 상기 제 1 기준 레벨 검출 유니트(120, 220)의 메모리에 저장된 기준 레벨 값을 대체 또는 업데이트하도록 구현할 수 있다. 예를 들어, 제어 유니트(140)는 도 1의 제 2 기준 레벨 검출 유니트(130)의 제 2 메모리(135)에 저장된 기준 레벨 값을 리드하여 제 1 기준 레벨 검출 유니트(120)의 제 1 메모리(125)에 저장시킬 수 있다.
도 3은 본 발명의 바람직한 일 실시 예에 따른 비터비 디코더의 기준 레벨 생성 방법의 동작 흐름도이다.
도 3을 참조하면, 먼저, 비터비 디코더(110)의 입력 신호와 출력 신호를 각각 수신한다(301). 수신된 입력 신호에 대한 지연 신호와 출력 신호를 이용하여 비터비 디코더(110)의 제 1 기준 레벨을 검출하고, 상기 지연 신호에 대해 + 1 클록 지연된 입력 신호와 상기 출력 신호를 이용하여 상기 비터비 디코더의 제 2 기준 레벨을 검출한다(302). 제 1 기준 레벨은 도 1의 제 1 기준 레벨 검출 유니트(120)에서와 유사한 방식으로 검출된다. 제 2 기준 레벨 검출은 도 1의 제 2 기준 레벨 검출 유니트(130)에서와 유사한 방식으로 검출된다.
다음, 제 1 기준 레벨에 대한 제 1 자승 레벨 에러와 제 2 기준 레벨에 대한 제 2 자승 레벨 에러를 각각 연산한다(303). 즉, 제 1 자승 레벨 에러와 제 2 자승 레벨 에러는 먼저 도 1에서 언급한 바와 같이 복수의 기준 레벨 값중에서 이상적인 기준 레벨 값을 검출하고, 검출된 기준 레벨 값과 입력 신호를 수학식 1과 같이 연산한다.
연산된 제 1 자승 레벨 에러와 상기 제 2 자승 레벨 에러를 비교한 결과, 제 1 자승 레벨 에러가 작으면(304), 상기 제 1 기준 레벨에서 이용된 지연 신호에 대해 -1 클록 지연된 입력 신호와 상기 출력 신호를 이용하여 상기 비터비 디코더의 제 2 기준 레벨을 다시 검출한다(305).
다음, 제 1 자승 레벨 에러와 제 2 자승 레벨 에러를 연산한다(306). 연산된 제 1 자승 레벨 에러와 제 2 자승 레벨 에러를 비교한 결과, 제 1 자승 레벨 에러 가 제 2 자승 레벨 에러보다 작으면(307), 제 1 기준 레벨을 비터비 디코더의 기준 레벨로서 생성한다(308).
한편, 제 304 단계에서 비교한 결과, 제 1 자승레벨 에러가 제 2 자승 레벨 에러보다 크면, 제 2 기준 레벨로 제 1 기준 레벨을 대체한다(304, 309). 그 다음, 제 305 단계로 진행되어, 상술한 제 302 단계에서 상기 제 1 기준 레벨을 검출하기 위해 이용된 지연 신호에 대해 -1 클록 지연된 입력 신호와 상기 출력 신호를 이용하여 상기 비터비 디코더의 제 2 기준 레벨을 다시 검출한다.
다음, 제 306 단계에서 제 1 자승 레벨 에러와 제 2 자승 레벨 에러가 연산된다. 이 때, 제 1 자승 레벨 에러는 제 309 단계에서 대체된 제 2 기준 레벨을 이용하여 연산된다.
제 307 단계에서 제 1 자승 레벨 에러가 제 2 자승 레벨 에러보다 작지 않으면, 제 2 기준 레벨로 제 1 기준 레벨을 대체한다. 이 때 제 2 기준 레벨은 상기 제 1 기준 레벨에서 이용된 지연 신호에 대해 -1 클록 지연된 입력 신호를 이용하여 검출된 것이다. 즉, 제 310 단계에서의 대체는 제 302 단계에서 검출된 제 1 기준 레벨, 제 302 단계에서 검출된 제 2 기준 레벨, 및 제 305 단계에서 검출된 제 2 기준 레벨중 제 305 단계에서 검출된 제 2 기준 레벨(제 302 단계에서 검출된 제 1 기준 레벨에서 이용된 지연 신호에 대해 -1 클록 지연된 입력 신호를 이용하여 검출된 기준 레벨)이 가장 작은 자승 레벨 에러를 갖는 것으로, 입력 신호에 가장 적응적인 최상의 기준 레벨로서 판단된 결과이다.
이에 따라, 제 308 단계에서 생성되는 기준 레벨은 제 1 기준 레벨에서 이용 된 지연 신호에 대해 -1 클록 지연된 입력 신호를 이용하여 검출된 기준 레벨이 된다. 따라서, 도 3과 같은 방법을 수행할 경우에, 입력 신호에 대해 적응적인 최상의 기준 레벨을 비터비 디코더(110)로 제공함으로써, 비터비 디코더(110)로부터 출력되는 이진 신호의 에러율을 줄일 수 있다.
도 4는 본 발명의 바람직한 다른 실시 예에 따른 비터비 디코더의 기준 레벨 생성 방법의 동작 흐름도이다. 도 4는 도 3과 달리 도 3에서 언급된 제 1 기준 레벨을 검출하기 위해 이용된 지연 신호에 대해 + 1 클록 지연된 입력 신호와 비터비 디코더의 출력 신호를 이용하여 검출된 제 2 기준 레벨과 상기 제 1 기준 레벨을 검출하기 위해 이용된 지연 신호에 대해 -1 클록 지연된 입력신호와 비터비 디코더의 출력 신호를 이용하여 검출된 제 2 기준 레벨을 동시에 검출하여 입력 신호에 대한 최상의 기준 레벨을 생성하는 예이다.
따라서, 도 4의 제 401 단계에서 비터비 디코더(210)의 입력 신호와 출력 신호가 수신되면, 제 402 단계에서 제 1, 2, 및 3 기준 레벨을 검출한다. 제 1, 2, 및 3 기준 레벨을 검출하는 것은 도 2에서 도시된 바와 같이 병렬로 수행될 수 있다.
다음, 제 403 단계에서 각각 검출된 제 1, 2, 및 3 기준 레벨과 도 2에서 언급한 바와 같은 제 1, 2, 및 3 기준 레벨을 검출할 때 이용된 각각의 지연된 입력 신호를 이용하여 제 1, 2, 및 3 자승 레벨 에러를 연산한다.
연산된 제 1, 2, 및 3 자승 레벨 에러를 비교한 결과, 제 1 자승 레벨 에러가 가장 작으면(404), 제 405 단계에서 제 1 기준 레벨을 비터비 디코더의 기준 레 벨로서 생성한다.
반면에 연산된 제 1, 2, 및 3 자승 레벨 에러를 비교한 결과, 제 1 자승 레벨 에러가 가장 작은 값이 아니면, 제 2 및 제 3 자승 레벨 에러중 작은 값을 검출한다(406). 다음, 작은 값을 갖는 자승 레벨 에러에 대응되는 기준 레벨을 제 1 기준 레벨로 대체하고(407), 제 1 기준 레벨을 비터비 디코더의 기준 레벨로서 생성한다(408).
도 4와 같이 비터비 디코더의 최상의 기준 레벨을 제공함에 따라 비터비 디코더로부터 출력되는 이진 신호의 에러율을 줄이면서, 신속한 비터비 디코딩 처리를 기대할 수 있다.
본 발명의 일 실시 예에 따른 이동 단말기의 위치 기록 방법을 수행하기 위한 프로그램은 컴퓨터로 읽을 수 있는 기록 매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록 매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 저장 장치를 포함한다. 컴퓨터가 읽을 수 있는 기록 매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피디스크, 광 데이터 저장장치 등이 있다. 또한 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산방식으로 컴퓨터가 읽을 수 있는 코드로서 저장되고 실행될 수 있다.
이제까지 본 발명에 대하여 그 바람직한 실시 예들을 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시 예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
도 1은 본 발명의 바람직한 일 실시 예에 따른 비터비 디코더의 기준 레벨 생성 장치를 포함하는 장치의 블록도이다.
도 2는 본 발명의 바람직한 다른 실시 예에 따른 비터비 디코더의 기준 레벨 생성 장치를 포함하는 장치의 블록도이다.
도 3은 본 발명의 바람직한 일 실시 예에 따른 비터비 디코더의 기준 레벨 생성 방법의 동작 흐름도이다.
도 4는 본 발명의 바람직한 다른 실시 예에 따른 비터비 디코더의 기준 레벨 생성 방법의 동작 흐름도이다.

Claims (11)

  1. 비터비 디코더의 기준 레벨 생성 장치에 있어서,
    상기 비터비 디코더의 입력 신호를 소정 주기동안 지연한 제 1 지연 신호와 상기 비터비 디코더의 출력 신호를 이용하여 상기 비터비 디코더의 제 1 기준 레벨을 검출하는 제 1 기준 레벨 검출 유니트;
    상기 입력 신호를 상기 제 1 지연 신호보다 + 1 클록 지연한 제 2 지연 신호와 상기 입력 신호를 상기 제 1 지연 신호보다 - 1 클록 지연한 제 3 지연 신호중 적어도 하나의 지연 신호와 상기 비터비 디코더의 출력 신호를 이용하여 상기 비터비 디코더의 제 2 기준 레벨을 검출하는 제 2 기준 레벨 검출 유니트; 및
    상기 제 1 기준 레벨 검출 유니트에서 연산된 제 1 기준 레벨에 대한 제 1 자승 레벨 에러와 상기 제 2 기준 레벨 검출 유니트에서 연산된 제 2 기준 레벨에 대한 제 2 자승 레벨 에러를 비교한 결과를 이용하여 상기 제 1 기준 레벨과 상기 제 2 기준 레벨중 하나가 상기 비터비 디코더의 기준 레벨로서 생성되도록 제어하는 제어 유니트를 포함하는 비터비 디코더의 기준 레벨 생성 장치.
  2. 제 1 항에 있어서, 상기 제 1 자승 레벨 에러는 상기 제 1 기준 레벨과 상기 비터비 디코더의 입력 신호간의 차의 자승에 의해 얻어지고,
    상기 제 2 자승 레벨 에러는 상기 제 2 기준 레벨과 상기 비터비 디코더의 입력 신호간의 차의 자승에 의해 얻어지는 것을 특징으로 하는 비터비 디코더의 기준 레벨 생성 장치.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 제어 유니트는,
    상기 제 1 자승 레벨 에러와 상기 제 2 자승 레벨 에러중 작은 값에 대응되는 기준 레벨을 상기 비터비 디코더의 기준 레벨로서 생성되도록 제어하는 것을 특징으로 하는 비터비 디코더의 기준 레벨 생성 장치.
  4. 제 1 항 또는 제 2 항에 있어서, 상기 제 2 기준 레벨 검출 유니트는,
    상기 제 2 지연 신호를 이용하여 기준 레벨을 검출하는 제 1 기준 레벨 검출부, 및
    상기 제 3 지연 신호를 이용하여 기준 레벨을 검출하는 제 2 기준 레벨 검출부를 포함하고,
    상기 제어 유니트는, 상기 제 1 기준 레벨 검출부와 상기 제 2 기준 레벨 검출부에서 각각 연산된 자승 레벨 에러중 가장 작은 값에 대응되는 기준 레벨을 상기 비터비 디코더의 기준 레벨로서 생성하는 것을 특징으로 하는 비터비 디코더의 기준 레벨 생성 장치.
  5. 제 4 항에 있어서, 상기 제 1 기준 레벨 검출 유니트, 상기 제 1 기준 레벨검출부, 및 상기 제 2 기준 레벨 검출부는 각각,
    상기 비터비 디코더의 입력 신호를 소정 주기 동안 지연하는 지연기,
    상기 비터비 디코더의 출력신호를 소정 비트 단위로 저장하고 출력하는 버퍼;
    상기 버퍼에서 출력되는 신호에 의해 상기 지연기로부터 출력되는 신호를 선택적으로 전송하는 멀티플렉서;
    상기 멀티플렉서를 통해 전송되는 신호의 평균치를 검출하여 출력하는 복수개의 평균치 검출기를 포함하는 평균치 검출기 군, 상기 복수개의 평균치 검출기는 생성 가능한 기준 레벨 수에 대응되는 수를 갖는 것을 특징으로 하고;
    상기 평균치 검출기 군으로부터 출력되는 기준 레벨을 적어도 하나 저장하는 메모리; 및
    상기 메모리에 저장된 기준 레벨중 하나와 상기 비터비 디코더의 입력 신호를 이용하여 자승 레벨 에러를 연산하는 자승 레벨 에러 연산기를 포함하는 것을 특징으로 하고,
    상기 제 1 기준 레벨 검출부에 포함되는 지연기는 상기 제 1 기준 레벨 검출 유니트에 포함되는 지연기에서 출력되는 신호보다 상기 입력 신호를 상기 + 1 클록 지연한 신호를 출력하고,
    상기 제 2 기준 레벨 검출부에 포함되는 지연기는 상기 제 1 기준 레벨 검출 유니트에 포함되는 지연기에서 출력되는 신호보다 상기 입력 신호를 상기 - 1 클록 지연한 신호를 출력하는 것을 특징으로 하는 비터비 디코더의 기준 레벨 생성 장치.
  6. 제 5 항에 있어서, 상기 자승 레벨 에러 연산기는 상기 메모리에 저장된 기준 레벨중 이상적인 기준 레벨을 이용하는 것을 특징으로 하는 비터비 디코더의 기준 레벨 생성 장치.
  7. 비터비 디코더의 기준 레벨 생성 방법에 있어서,
    상기 비터비 디코더의 입력 신호와 출력 신호를 각각 수신하는 단계;
    상기 입력 신호를 소정 주기동안 지연한 제 1 지연 신호와 상기 출력 신호를 이용하여 상기 비터비 디코더의 제 1 기준 레벨을 검출하는 단계;
    상기 제 1 지연 신호보다 상기 입력 신호를 + 1 클록 지연한 제 2 지연 신호와 상기 제 1 지연 신호보다 상기 입력 신호를 -1 클록 지연한 제 3 지연 신호중 적어도 하나의 지연 신호와 상기 출력 신호를 이용하여 상기 비터비 디코더의 제 2 기준 레벨을 검출하는 단계;
    상기 제 1 기준 레벨에 대한 제 1 자승 레벨 에러와 상기 제 2 기준 레벨에 대한 제 2 자승 레벨 에러를 각각 연산하는 단계;
    상기 제 1 자승 레벨 에러와 상기 제 2 자승 레벨 에러를 비교한 결과를 이용하여 상기 비터비 디코더의 기준 레벨을 생성하는 단계를 포함하는 비터비 디코더의 기준 레벨 생성 방법.
  8. 제 7 항에 있어서, 상기 제 1 자승 레벨 에러는 상기 비터비 디코더의 입력 신호와 상기 제 1 기준 레벨간의 차의 자승에 의해 얻어지고, 상기 제 2 자승 레벨 에러는 상기 비터비 디코더의 입력 신호와 상기 제 2 기준 레벨간의 차의 자승에 의해 얻어지는 것을 특징으로 하는 비터비 디코더의 기준 레벨 생성 방법.
  9. 제 7 항 또는 제 8 항에 있어서, 상기 비터비 디코더의 기준 레벨을 생성하 는 단계는,
    상기 제 1 자승 레벨 에러와 상기 제 2 자승 레벨 에러중 작은 값에 대응되는 기준 레벨을 상기 비터비 디코더의 기준 레벨로서 생성하는 것을 특징으로 하는 비터비 디코더의 기준 레벨 생성 방법.
  10. 제 7 항 또는 제 8 항에 있어서, 상기 제 2 기준 레벨 검출 단계는,
    상기 제 2 지연 신호를 이용하여 기준 레벨을 검출하는 단계; 및
    상기 제 3 지연 신호를 이용하여 기준 레벨을 검출하는 단계를 포함하고,
    상기 제 2 기준 레벨에 대한 제 2 자승 레벨 에러는 상기 제 2 지연 신호에 대한 자승 레벨 에러와 상기 제 3 지연 신호에 대한 자승 레벨 에러를 포함하고,
    상기 비터비 디코더의 기준 레벨 생성 단계는, 상기 제 1 자승 레벨 에러와 상기 제 2 지연 신호에 대한 자승 레벨 에러와 상기 제 3 지연 신호에 대한 자승 레벨 에러중 가장 작은 값에 대응되는 기준 레벨을 상기 비터비 디코더의 기준 레벨로서 생성하는 것을 특징으로 하는 비터비 디코더의 기준 레벨 생성 방법.
  11. 제 10 항에 있어서, 상기 자승 레벨 에러 연산시 이용되는 기준 레벨은 이상적인 기준 레벨인 것을 특징으로 하는 비터비 디코더의 기준 레벨 생성 방법.
KR1020080090006A 2008-09-11 2008-09-11 비터비 디코더의 기준 레벨 생성 장치 및 방법 KR101000931B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020080090006A KR101000931B1 (ko) 2008-09-11 2008-09-11 비터비 디코더의 기준 레벨 생성 장치 및 방법
JP2009197155A JP2010068517A (ja) 2008-09-11 2009-08-27 ビタビデコーダの基準レベル生成装置及び方法
US12/552,429 US20100064201A1 (en) 2008-09-11 2009-09-02 Apparatus and method of generating reference level of viterbi decoder
EP09169809A EP2166537A1 (en) 2008-09-11 2009-09-09 Apparatus and method of generating reference level of viterbi decoder
CN200910173145A CN101674070A (zh) 2008-09-11 2009-09-11 产生维特比解码器的参考电平的设备和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080090006A KR101000931B1 (ko) 2008-09-11 2008-09-11 비터비 디코더의 기준 레벨 생성 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20100030994A KR20100030994A (ko) 2010-03-19
KR101000931B1 true KR101000931B1 (ko) 2010-12-13

Family

ID=41625016

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080090006A KR101000931B1 (ko) 2008-09-11 2008-09-11 비터비 디코더의 기준 레벨 생성 장치 및 방법

Country Status (5)

Country Link
US (1) US20100064201A1 (ko)
EP (1) EP2166537A1 (ko)
JP (1) JP2010068517A (ko)
KR (1) KR101000931B1 (ko)
CN (1) CN101674070A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102375951B1 (ko) * 2015-07-29 2022-03-17 삼성전자주식회사 오류 감소를 위한 디코딩 장치 및 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060050814A1 (en) 2004-09-03 2006-03-09 Mediatek Inc. Decoding apparatus and method of optical information reproducing system

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2999759B1 (ja) * 1998-10-13 2000-01-17 松下電器産業株式会社 デジタル再生信号処理装置
JP2002175673A (ja) * 2000-12-07 2002-06-21 Nec Corp Ｐｌｌ回路、データ検出回路及びディスク装置
TWI260645B (en) * 2003-06-19 2006-08-21 Samsung Electronics Co Ltd Apparatus and method for detecting binary data
KR20050026320A (ko) * 2003-09-09 2005-03-15 삼성전자주식회사 데이터 재생 장치 및 방법
KR100975056B1 (ko) * 2003-09-16 2010-08-11 삼성전자주식회사 데이터 재생 장치 및 방법
CN100586115C (zh) * 2005-06-29 2010-01-27 西安电子科技大学 连续相位信号的调制及解调方法
KR20070082504A (ko) * 2006-02-15 2007-08-21 삼성전자주식회사 신호 품질 평가 장치 및 방법과 광 디스크 구동기
KR100658783B1 (ko) * 2006-02-21 2006-12-19 삼성전자주식회사 광 디스크 재생 장치
KR20070090679A (ko) * 2006-03-03 2007-09-06 삼성전자주식회사 광 디스크 재생 장치
US20080205219A1 (en) * 2007-02-22 2008-08-28 Samsung Electronics Co., Ltd. Jitter measuring apparatus and method, signal period measuring apparatus and method, and optical disk player

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060050814A1 (en) 2004-09-03 2006-03-09 Mediatek Inc. Decoding apparatus and method of optical information reproducing system

Also Published As

Publication number Publication date
US20100064201A1 (en) 2010-03-11
CN101674070A (zh) 2010-03-17
EP2166537A1 (en) 2010-03-24
KR20100030994A (ko) 2010-03-19
JP2010068517A (ja) 2010-03-25

Similar Documents

Publication Publication Date Title
US8190961B1 (en) System and method for using pilot signals in non-volatile memory devices
US7696915B2 (en) Analog-to-digital converter having reduced number of activated comparators
KR20110021701A (ko) 데이터 검출기 피드백 루프에서 레이턴시를 완화하는 시스템들 및 방법들
US9632708B2 (en) Method, apparatus, and system for reading and writing data
KR20110086504A (ko) 노이즈 감소 데이터 프로세싱 회로, 노이즈 감소 데이터 프로세싱 회로를 위한 시스템 및 방법
CN101310495A (zh) 近似最小误码率的均衡器自适应
JP2013512524A (ja) 汎用プロセッサ上の信号処理を用いるメモリ読取チャネル
JP4846626B2 (ja) 信号処理装置
KR101000931B1 (ko) 비터비 디코더의 기준 레벨 생성 장치 및 방법
KR100416265B1 (ko) 출력신호의 부호와 절대값을 이용하여 그 동작을 제어하는적응형 등화기
US7477709B2 (en) Device and method for data reproduction
KR101214509B1 (ko) 연판정 값 생성 장치 및 그 방법
JPWO2008041609A1 (ja) 波形等化装置
JP2006351106A (ja) 光ディスク装置
KR100787214B1 (ko) 아날로그 비터비 디코더
KR20010032192A (ko) 부분 응답 최대 가능성(피.알.엠.엘.) 비트 검출장치
US10921164B2 (en) Integrated electronic device including a full scale adjustment stage for signals supplied by a MEMS sensor
US6574059B1 (en) General purpose digital read channel architecture
KR20150026783A (ko) 복수 센서 잡음 예측 필터링을 위한 시스템 및 방법
US20070225839A1 (en) Apparatus and method for processing audio data
US6653951B2 (en) Circuit and method for protecting the minimum run length in RLL code
KR20060120219A (ko) 적응적 슬라이서 임계값 생성 시스템 및 방법
US8854763B2 (en) Systems and methods for managed operational marginalization
US20090243661A1 (en) System and method to detect order and linearity of signals
JP5339467B2 (ja) 情報処理装置及び情報処理方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131128

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141127

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee