KR100992452B1 - Circuit for power factor correction - Google Patents
Circuit for power factor correction Download PDFInfo
- Publication number
- KR100992452B1 KR100992452B1 KR1020080044166A KR20080044166A KR100992452B1 KR 100992452 B1 KR100992452 B1 KR 100992452B1 KR 1020080044166 A KR1020080044166 A KR 1020080044166A KR 20080044166 A KR20080044166 A KR 20080044166A KR 100992452 B1 KR100992452 B1 KR 100992452B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- switching element
- booster
- providing
- positive
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/70—Regulating power factor; Regulating reactive current or power
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
- H02M1/0009—Devices or circuits for detecting current in a converter
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
- H02M1/4208—Arrangements for improving power factor of AC input
- H02M1/4225—Arrangements for improving power factor of AC input using a non-isolated boost converter
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Abstract
본 발명은 역률 보상 회로에 관한 것이다.The present invention relates to a power factor correction circuit.
본 발명의 실시예는 역률 보상 회로는 양의 입력 전압이 인가되는 동안 입력 전압을 승압하는 제 1 부스터, 음의 입력 전압이 인가되는 동안에 입력 전압을 승압하는 제 2 부스터, 상기 제 1 부스터의 충전과 방전을 조절하는 제 1 부스터 스위칭 소자, 상기 제 2 부스터의 충전과 방전을 조절하는 제 2 부스터 스위칭 소자 및 상기 제 1 부스터 스위칭 소자를 통해서 흐르는 전류를 검출하고 검출된 전류값을 양의 전압으로 제공하며, 상기 제 2 부스터 스위칭 소자를 통해서 흐르는 전류를 검출하고 검출된 전류값을 양의 전압으로 제공하는 검출 전압 제공부를 포함하여 된 것이다.According to an embodiment of the present invention, a power factor correction circuit includes a first booster for boosting an input voltage while a positive input voltage is applied, a second booster for boosting an input voltage while a negative input voltage is applied, and charging of the first booster. Detecting a current flowing through the first booster switching element that controls the over-discharge, the second booster switching element that controls the charging and discharging of the second booster, and the first booster switching element, and converting the detected current value into a positive voltage. And a detection voltage providing unit which detects a current flowing through the second booster switching element and provides a detected current value as a positive voltage.
본 발명의 실시예는 구성이 매우 간단하면서, 순방향 전압 강하로 인한 발명을 효과적으로 억제할 수 있다.The embodiment of the present invention is very simple in configuration, and can effectively suppress the invention due to the forward voltage drop.
역률 보상, 브리지 정류 회로, 부스터 Power factor correction, bridge rectifier circuit, booster
Description
본 발명은 역률 보상(Power Factor Correction; PFC) 회로에 관한 것이다.The present invention relates to a power factor correction (PFC) circuit.
일반적으로, 역률 보상 회로는 전원 전압에 의해서 제공되는 전류의 파형이 전압 파형에 최대한 일치하여 역률을 가능한 1에 가깝게 되도록 조절하는 회로이다.In general, the power factor correction circuit is a circuit that adjusts the power factor so that the waveform of the current provided by the power supply voltage is as close as possible to the voltage waveform.
상술한 역률 보상 회로는 플라즈마 디스플레이 패널(Plasma Display Panel; PDP), 액정 표시 장치(Liquid Crystal Display; LCD) 등의 평판 디스플레이 장치의 전원 공급에 매우 유용한 회로이며, 평판 디스플레이 장치의 소형화 및 경량화됨에 따라, 역률 보상 회로도 소형화 및 경량화하기 위한 노력에 박차가 가해지고 있다.The power factor correction circuit described above is a circuit that is very useful for supplying power to flat panel display devices such as plasma display panels (PDPs) and liquid crystal displays (LCDs). In addition, efforts are being made to miniaturize and reduce the power factor correction circuit.
종래의 역률 보상 회로는 4 개의 다이오드로 구성되는 브리지 정류 회로와 부스터 회로로 구성될 수 있고, 4 개의 다이오드로 구성되는 브리지 정류 회로는 2 개의 다이오드가 턴온되어, 순방향 전압 강하가 2 V 정도 발생된다. 이러한 2 V 정도의 순방향 전압 강하로 인하여 매우 많은 열이 발생되므로, 종래의 역률 보상 회로에는 매우 큰 방열판이 필요하다. 따라서, 종래의 역률 보상 회로는 소형화 및 경량화하는데 매우 큰 어려움이 있다.Conventional power factor correction circuit may be composed of a bridge rectifier circuit and a booster circuit consisting of four diodes, the bridge rectifier circuit consisting of four diodes two diodes are turned on, the forward voltage drop is generated by about 2V . Since a large amount of heat is generated due to the forward voltage drop of about 2 V, a very large heat sink is required for a conventional power factor correction circuit. Therefore, the conventional power factor correction circuit has a great difficulty in miniaturization and weight reduction.
본 발명의 일 실시예에 따른 역률 보상 회로는 순방향 전압 강하를 감소시켜, 이로 인한 발열을 효과적으로 억제할 수 있다.The power factor correction circuit according to an embodiment of the present invention can reduce the forward voltage drop, thereby effectively suppressing heat generation.
본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자(이하 당업자)에게 명확하게 이해될 수 있을 것이다.Technical problems to be achieved by the present invention are not limited to the above-mentioned technical problems, and other technical problems not mentioned above are provided to those skilled in the art (hereinafter, those skilled in the art) from the following description. It will be clearly understood.
본 발명의 일 실시예에 따른 역률 보상 회로는 양의 입력 전압이 인가되는 동안 입력 전압을 승압하는 제 1 부스터, 음의 입력 전압이 인가되는 동안에 입력 전압을 승압하는 제 2 부스터, 상기 제 1 부스터의 충전과 방전을 조절하는 제 1 부스터 스위칭 소자, 상기 제 2 부스터의 충전과 방전을 조절하는 제 2 부스터 스위칭 소자 및 상기 제 1 부스터 스위칭 소자를 통해서 흐르는 전류를 검출하고 검출된 전류값을 양의 전압으로 제공하며, 상기 제 2 부스터 스위칭 소자를 통해서 흐르는 전류를 검출하고 검출된 전류값을 양의 전압으로 제공하는 검출 전압 제공부를 포함한다.The power factor correction circuit according to an embodiment of the present invention includes a first booster for boosting an input voltage while a positive input voltage is applied, a second booster for boosting an input voltage while a negative input voltage is applied, and the first booster. A first booster switching element for controlling charging and discharging of the second booster, a second booster switching element for regulating the charging and discharging of the second booster, and a current flowing through the first booster switching element and detecting the detected current value And a detection voltage providing unit which detects a current flowing through the second booster switching element and provides a detected current value as a positive voltage.
본 발명의 다른 실시예에 따른 역률 보상 회로는 양의 입력 전압이 인가되는 동안 입력 전압을 승압하는 제 1 부스터, 음의 입력 전압이 인가되는 동안에 입력 전압을 승압하는 제 2 부스터, 상기 제 1 부스터의 충전과 방전을 조절하는 제 1 부스터 스위칭 소자, 상기 제 2 부스터의 충전과 방전을 조절하는 제 2 부스터 스위칭 소자, 상기 제 1 부스터 스위칭 소자를 통해서 흐르는 전류를 검출하기 위한 제 1 전류 검출부, 상기 제 2 부스터 스위칭 소자를 통해서 흐르는 전류를 검출하기 위한 제 2 전류 검출부, 상기 제 1 전류 검출부에 의해서 검출된 전류값을 양의 전압으로 제공하는 제 1 전압 제공부 및 상기 제 2 전류 검출부에 의해서 검출된 전류값을 양의 전압으로 제공하는 제 2 전압 제공부를 포함한다.The power factor correction circuit according to another embodiment of the present invention includes a first booster for boosting an input voltage while a positive input voltage is applied, a second booster for boosting an input voltage while a negative input voltage is applied, and the first booster. A first booster switching element for controlling charging and discharging of the second booster, a second booster switching element for controlling charging and discharging of the second booster, a first current detector for detecting a current flowing through the first booster switching element, A second current detector for detecting a current flowing through the second booster switching element, a first voltage providing unit providing a current value detected by the first current detector as a positive voltage, and the second current detector And a second voltage providing unit configured to provide the current value as a positive voltage.
본 발명의 역률 보상 회로는 4 개의 다이오드로 구성되는 브리지 정류 회로를 구비하지 않아, 구성이 매우 간단하면서, 순방향 전압 강하로 인한 발명을 효과적으로 억제할 수 있다.The power factor correction circuit of the present invention does not include a bridge rectifier circuit composed of four diodes, and thus the configuration is very simple, and the invention due to the forward voltage drop can be effectively suppressed.
이하, 본 발명의 바람직한 실시예에 대하여 첨부도면을 참조하여 상세히 설명하기로 한다. 기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Specific details of other embodiments are included in the detailed description and the drawings. Advantages and features of the present invention and methods for achieving them will be apparent with reference to the embodiments described below in detail with the accompanying drawings. Like reference numerals refer to like elements throughout.
도 1은 본 발명의 일 실시예에 따른 역률 보상 회로의 회로도이다.1 is a circuit diagram of a power factor correction circuit according to an embodiment of the present invention.
본 발명의 일 실시예에 따른 전원 공급 장치는 첨부 도면 도 1에 도시된 것처럼, 제 1 부스터(100), 제 2 부스터(200), 제 1 부스터 스위칭 소자(Q1), 제 2 부스터 스위칭 소자(Q2) 및 검출 전압 제공부(300)를 포함하여 구성될 수 있다.As shown in FIG. 1, a power supply device according to an embodiment of the present invention includes a
여기에서, 제 1 부스터(100)는 제 1 인덕터(L1)와 제 1 다이오드(D1)로 구성되며, 양의 입력 전압(Vin)이 인가되는 동안에 입력 전압(Vin)을 승압하고, 제 1 부스터 스위칭 소자(Q1)는 제 1 부스터(100)의 충전과 방전을 조절한다.Here, the
한편, 제 2 부스터(200)는 제 2 인덕터(L2)와 제 2 다이오드(D2)로 구성되며, 음의 입력 전압(Vin)이 인가되는 동안에 입력 전압(Vin)을 승압하고, 제 2 부스터 스위칭 소자(Q2)는 제 2 부스터(200)의 충전과 방전을 조절한다.Meanwhile, the
구체적으로, 제 1 부스터 스위칭 소자(Q1)가 턴온되면, 제 1 인덕터(L1)와 제 2 인덕터가 충전되고, 제 1 부스터 스위칭 소자(Q1)가 턴오프되면, 전류는 제 1 인덕터(L1), 제 2 인덕터(L2), 제 1 다이오드(D1)를 통하여 부하로 흐르며, 제 1 인덕터(L1)와 제 2 인덕터(L2)는 방전된다. 따라서 제 1 부스터 스위칭 소자(Q1)에 인가되는 신호의 듀티비(duty ratio)에 의해서 제 1 인덕터(L1)와 제 2 인덕터(L2)의 충전 시간과 방전 시간이 조절되며, 이에 따라 부하에 공급되는 전압의 크기를 조절한다. 이러한 제 1 부스터 스위칭 소자(Q1)에 인가되는 신호의 듀티비는 제 1 부스터 스위칭 소자(Q1)를 통해서 흐르는 전류를 검출하여 조절될 수 있다.Specifically, when the first booster switching element Q1 is turned on, when the first inductor L1 and the second inductor are charged, and when the first booster switching element Q1 is turned off, the current becomes the first inductor L1. The first inductor L1 and the second inductor L2 are discharged to the load through the second inductor L2 and the first diode D1. Therefore, the charging time and the discharging time of the first inductor L1 and the second inductor L2 are adjusted by the duty ratio of the signal applied to the first booster switching element Q1, and thus the load is supplied to the load. Adjust the voltage level. The duty ratio of the signal applied to the first booster switching element Q1 may be adjusted by detecting a current flowing through the first booster switching element Q1.
한편, 제 2 부스터 스위칭 소자(Q2)가 턴온되면, 제 1 인덕터(L1)와 제 2 인덕터(L2)는 충전되고, 제 2 부스터 스위칭 소자(Q2)가 턴오프되면, 전류는 제 1 인덕터(L1), 제 2 인덕터(L2), 제 2 다이오드(D2)를 통하여 부하로 흐르며, 제 1 인덕터(L1)와 제 2 인덕터(L2)는 방전된다. 따라서 제 2 부스터 스위칭 소자(Q2)에 인가되는 신호의 듀티비(duty ratio)에 의해서 제 1 인덕터(L1)와 제 2 인덕터(L2) 의 충전 시간과 방전 시간이 조절되며, 이에 따라 부하에 공급되는 전압의 크기를 조절한다. 이러한 제 2 부스터 스위칭 소자(Q2)에 인가되는 신호의 듀티비는 제 2 부스터 스위칭 소자(Q2)를 통해서 흐르는 전류를 검출하여 조절될 수 있다.On the other hand, when the second booster switching element Q2 is turned on, the first inductor L1 and the second inductor L2 are charged, and when the second booster switching element Q2 is turned off, the current becomes the first inductor ( L1), the second inductor L2, and the second diode D2 flow through the load, and the first inductor L1 and the second inductor L2 are discharged. Accordingly, the charging time and the discharging time of the first inductor L1 and the second inductor L2 are adjusted by the duty ratio of the signal applied to the second booster switching element Q2, and thus the load is supplied to the load. Adjust the voltage level. The duty ratio of the signal applied to the second booster switching element Q2 may be adjusted by detecting a current flowing through the second booster switching element Q2.
여기에서, 제 1 인덕터(L1)와 제 2 인덕터(L2)는 반드시 별개의 소자를 구성할 필요는 없으며, 하나의 소자로 구성하는 것도 가능하다.Here, the first inductor L1 and the second inductor L2 do not necessarily need to form separate elements, but may also be configured as one element.
또한, 검출 전압 제공부(300)는 제 1 부스터 스위칭 소자(Q1)를 통해서 흐르는 전류를 검출하고 검출된 전류값을 양의 전압(C/S)으로 변환하며, 제 2 부스터 스위칭 소자(Q2)를 통해서 흐르는 전류를 검출하고 검출된 전류값을 양의 전압(C/S)으로 변환한다.In addition, the detection
구체적으로, 검출 전압 제공부(300)는 제 1 부스터 스위칭 소자(Q1)를 통해서 흐르는 전류를 검출하기 위한 제 1 전류 검출부(311), 제 2 부스터 스위칭 소자(Q2)를 통해서 흐르는 전류를 검출하기 위한 제 2 전류 검출부(312), 제 1 전류 검출부(311)에 의해서 검출된 전류값을 양의 전압(C/S)으로 변환하여 제공하는 제 1 전압 제공부(331) 및 제 2 전류 검출부(312)에 의해서 검출된 전류값을 양의 전압(C/S)으로 변환하여 제공하는 제 2 전압 제공부(332)를 포함한다.Specifically, the detection
여기에서, 제 1 전류 검출부(311)는 제 1 검출 저항(RS1)으로 구성되고, 제 2 전류 검출부(312)는 제 2 검출 저항(RS2)으로 구성되며, 제 1 검출 저항(RS1)의 일단과 제 2 검출 저항(RS2)의 일단은 접지와 연결된다.Here, the first
한편, 제 1 전압 제공부(331)는 제 1 제공 스위칭 소자(Q31)로 구성되고, 제 1 제공 스위칭 소자(Q31)는 제 1 검출 저항의 타단에 연결되어 입력 전압이 양인 경우에 제 1 검출 저항에 의해서 검출된 전압을 양의 전압(C/S)으로 전달한다.On the other hand, the first
또한, 제 2 전압 제공부(332)는 제 2 제공 스위칭 소자(Q32)로 구성되고, 제 2 제공 스위칭 소자(Q32)는 제 2 검출 저항의 타단에 연결되어 입력 전압이 양인 경우에 제 2 검출 저항에 의해서 검출된 전압을 양의 전압(C/S)으로 전달한다.In addition, the second
제 1 전압 제공부와 제 2 전압 제공부의 구체적인 동작은 도 2 및 도 3을 참조하여 설명한다.Specific operations of the first voltage providing unit and the second voltage providing unit will be described with reference to FIGS. 2 and 3.
제 1 전압 검출부(411)는 입력 전압(Vin)이 양인 경우에 제 1 양전압 신호(PV1)를 제공하며, 제 2 전압 검출부(412)는 입력 전압(Vin)이 음인 경우에 제 1 음전압 신호(NV1)를 제공한다.The
구체적으로, 제 1 전압 검출부(411)는 제 1 포토 다이오드(PH1A)와 제 1 포토 트랜지스터(PH1B)로 구성되며, 제 1 포토 다이오드(PH1A)는 입력 전압(Vin)이 양인 경우에 턴온되고, 제 1 포토 트랜지스터(PH1B)는 제 1 포토 다이오드(PH1A)가 턴온되면 제 1 양전압 신호(PV1)를 제공하며, 제 2 전압 검출부(412)는 제 2 포토 다이오드(PH2A)와 제 2 포토 트랜지스터(PH2B)로 구성되며, 제 2 포토 다이오드(PH2A)는 입력 전압(Vin)이 음인 경우에 턴온되고, 제 2 포토 트랜지스터(PH2B)는 제 2 포토 다이오드(PH2A)가 턴온되면 제 1 음전압 신호(NV1)를 제공한다.In detail, the
여기에서, 저항(Rp)은 제 1 포토 다이오드(PH1A)나 제 2 포토 다이오드(PH2A)에 과도한 전압이 인가되는 것을 방지하기 위한 것이다.Here, the resistor Rp is for preventing excessive voltage from being applied to the first photodiode PH1A or the second photodiode PH2A.
이러한 제 1 음전압 신호(NV1)가 제 1 제공 스위칭 소자(Q31)의 게이트로 전달되지 않으면 제 1 제공 스위칭 소자(Q31)의 게이트에는 전원 전압(VCC)이 인가되 어 제 1 제공 스위칭 소자(Q31)는 턴온되므로, 제 1 검출 저항(RS1)에 의해서 검출된 전압을 양의 전압(C/S)으로 전달한다.When the first negative voltage signal NV1 is not transmitted to the gate of the first providing switching device Q31, the power supply voltage VCC is applied to the gate of the first providing switching device Q31, so that the first providing switching device ( Since Q31 is turned on, the voltage detected by the first detection resistor RS1 is transferred to the positive voltage C / S.
반면에, 제 1 음전압 신호(NV1)가 제 1 제공 스위칭 소자(Q31)의 게이트로 전달되면 제 1 제공 스위칭 소자(Q31)의 게이트에는 전원 전압(VCC)과 제 1 음전압 신호(NV1)의 차이가 인가되어 제 1 제공 스위칭 소자(Q31)는 턴오프되므로, 제 1 검출 저항(RS1)에 의해서 검출된 전압이 전달되지 않는다.On the other hand, when the first negative voltage signal NV1 is transferred to the gate of the first providing switching element Q31, the power supply voltage VCC and the first negative voltage signal NV1 are provided at the gate of the first providing switching element Q31. Is applied, and the first providing switching element Q31 is turned off, so that the voltage detected by the first detection resistor RS1 is not transmitted.
여기에서, 저항(RC1)은 제 1 제공 스위칭 소자(Q31)의 게이트에 과도한 전압이 인가되는 것을 방지하기 위한 것이다.Here, the resistor RC1 is for preventing excessive voltage from being applied to the gate of the first providing switching element Q31.
한편, 제 1 양전압 신호(PV1)가 제 2 제공 스위칭 소자(Q32)의 게이트로 전달되지 않으면 제 2 제공 스위칭 소자(Q32)의 게이트에는 전원 전압(VCC)이 인가되어 제 2 제공 스위칭 소자(Q32)는 턴온되므로, 제 2 검출 저항(RS2)에 의해서 검출된 전압을 양의 전압(C/S)으로 전달한다.On the other hand, if the first positive voltage signal PV1 is not transmitted to the gate of the second providing switching element Q32, the power supply voltage VCC is applied to the gate of the second providing switching element Q32 to provide the second providing switching element ( Since Q32 is turned on, the voltage detected by the second detection resistor RS2 is transferred to the positive voltage C / S.
반면에, 제 1 양전압 신호(PV1)가 제 2 제공 스위칭 소자(Q32)의 게이트로 전달되면 제 2 제공 스위칭 소자(Q32)의 게이트에는 전원 전압(VCC)과 제 1 양전압 신호(PV1)의 차이가 인가되어 제 2 제공 스위칭 소자(Q32)는 턴오프되므로, 제 2 검출 저항(RS2)에 의해서 검출된 전압이 전달되지 않는다.On the other hand, when the first positive voltage signal PV1 is transferred to the gate of the second providing switching element Q32, the power supply voltage VCC and the first positive voltage signal PV1 are connected to the gate of the second providing switching element Q32. Since the difference is applied and the second providing switching element Q32 is turned off, the voltage detected by the second detection resistor RS2 is not transmitted.
여기에서, 저항(RC2)은 제 2 제공 스위칭 소자(Q32)의 게이트에 과도한 전압이 인가되는 것을 방지하기 위한 것이다.Here, the resistor RC2 is for preventing excessive voltage from being applied to the gate of the second providing switching element Q32.
한편, 제 3 전압 검출부(511)는 입력 전압(Vin)이 양이고, 제 1 부스터 스위칭 소자(Q1)가 턴오프되는 경우에 제 2 양전압 신호(PV2)를 제공하며, 제 4 전압 검출부(512)는 입력 전압(Vin)이 음이고, 제 2 부스터 스위칭 소자(Q2)가 턴오프되는 경우에 제 2 음전압 신호(NV2)를 제공한다.The
구체적으로, 제 3 전압 검출부(511)는 제 1 부스터 스위칭 소자(Q1)의 드레인과 소스 사이에 직렬로 연결되는 제 11 분배 저항(R11)과, 제 12 분배 저항(R12)과, 제 11 분배 저항(R11)에 병렬로 연결되는 제 11 충전 커패시터(C11)와, 제 11 분배 저항(R11)의 일단에 게이트가 연결되며 제 11 분배 저항(R11)의 타단에 소스가 연결되는 제 1 검출 스위칭 소자(Q11)를 포함한다.Specifically, the
한편, 제 4 전압 검출부(512)는 제 2 부스터 스위칭 소자(Q2)의 드레인과 소스 사이에 직렬로 연결되는 제 21 분배 저항(R21)과, 제 22 분배 저항(R22)과, 제 21 분배 저항(R21)에 병렬로 연결되는 제 21 충전 커패시터(C21)와, 제 21 분배 저항(R21)의 일단에 게이트가 연결되며 제 21 분배 저항(R21)의 타단에 소스가 연결되는 제 2 검출 스위칭 소자(Q12)를 포함한다.Meanwhile, the
입력 전압(Vin)이 양이고 제 1 부스터 스위칭 소자(Q1)가 턴온되면, 제 1 부스터 스위칭 소자(Q1)의 드레인 전압은 거의 0 V에 수준에 근접하므로, 제 1 검출 스위칭 소자(Q11)는 턴오프된다.When the input voltage Vin is positive and the first booster switching element Q1 is turned on, since the drain voltage of the first booster switching element Q1 is close to a level near 0 V, the first detection switching element Q11 is Is turned off.
입력 전압(Vin)이 양이고 제 1 부스터 스위칭 소자(Q1)가 턴오프되면, 제 1 부스터 스위칭 소자(Q1)의 드레인 전압은 커패시터(Co)에 인가되는 전압까지 상승하며, 상승한 전압의 R11/(R11+R12)의 비가 제 1 검출 스위칭 소자(Q11)의 게이트 전압으로 인가되어, 제 1 검출 스위칭 소자(Q11)는 턴온된다.When the input voltage Vin is positive and the first booster switching element Q1 is turned off, the drain voltage of the first booster switching element Q1 rises to a voltage applied to the capacitor Co, and R11 / The ratio of (R11 + R12) is applied as the gate voltage of the first detection switching element Q11, so that the first detection switching element Q11 is turned on.
또한, 제 11 충전 커패시터(C11)에는 제 11 분배 저항(R11)에 인가되는 전압 만큼 충전되며, 제 11 충전 커패시터(C11)에 충전된 전압은 제 1 검출 스위칭 소자(Q11)가 턴온되면, 제 2 양전압 신호(PV2)로 전달된다.In addition, the eleventh charging capacitor C11 is charged with a voltage applied to the eleventh distribution resistor R11, and the voltage charged in the eleventh charging capacitor C11 is turned on when the first detection switching element Q11 is turned on. 2 is transferred to the positive voltage signal PV2.
한편, 입력 전압(Vin)이 양이면, 제 2 부스터 스위칭 소자(Q2)의 드레인 전압은 제 2 부스터 스위칭 소자(Q2)의 턴온 여부에 관계없이 거의 0 V에 수준에 근접한다.On the other hand, when the input voltage Vin is positive, the drain voltage of the second booster switching element Q2 approaches a level of almost 0 V regardless of whether the second booster switching element Q2 is turned on.
이러한 제 3 전압 검출부(511)는 제 12 분배 저항(R12)에 병렬로 연결되는 제 12 충전 커패시터(C12)를 더 포함할 수 있다. 그럼으로써, 제 11 충전 커패시터(C11)에 충전 시간을 효과적으로 단축할 수 있다.The
또한, 제 3 전압 검출부(511)는 제 12 분배 저항(R12)과 제 1 부스터 스위칭 소자(Q1)의 드레인 사이에 제 11 다이오드(D11)를 더 포함할 수 있다. 그럼으로써, 제 1 검출 스위칭 소자(Q11)에서 제 1 부스터 스위칭 소자(Q1)로 전류가 역류하는 것을 효과적으로 억제할 수 있다.In addition, the
입력 전압(Vin)이 음이고 제 2 부스터 스위칭 소자(Q2)가 턴온되면, 제 2 부스터 스위칭 소자(Q2)의 드레인 전압은 거의 0 V에 수준에 근접하므로, 제 2 검출 스위칭 소자(Q12)는 턴오프된다.When the input voltage Vin is negative and the second booster switching element Q2 is turned on, since the drain voltage of the second booster switching element Q2 is close to a level near 0 V, the second detection switching element Q12 is Is turned off.
입력 전압(Vin)이 양이고 제 2 부스터 스위칭 소자(Q2)가 턴오프되면, 제 2 부스터 스위칭 소자(Q2)의 드레인 전압은 커패시터(Co)에 인가되는 전압까지 상승하며, 상승한 전압의 R21/(R21+R22)의 비가 제 2 검출 스위칭 소자(Q12)의 게이트 전압으로 인가되어, 제 2 검출 스위칭 소자(Q12)는 턴온된다.When the input voltage Vin is positive and the second booster switching element Q2 is turned off, the drain voltage of the second booster switching element Q2 rises to a voltage applied to the capacitor Co, and R21 / The ratio of (R21 + R22) is applied to the gate voltage of the second detection switching element Q12, so that the second detection switching element Q12 is turned on.
또한, 제 21 충전 커패시터(C21)에는 제 21 분배 저항(R21)에 인가되는 전압 만큼 충전되며, 제 21 충전 커패시터(C21)에 충전된 전압은 제 2 검출 스위칭 소자(Q12)가 턴온되면, 제 2 음전압 신호(NV2)로 전달된다.In addition, the twenty-first charging capacitor C21 is charged with a voltage applied to the twenty-first distribution resistor R21, and the voltage charged in the twenty-first charging capacitor C21 is turned on when the second detection switching device Q12 is turned on. 2 is transferred to the negative voltage signal NV2.
한편, 입력 전압(Vin)이 음이면, 제 1 부스터 스위칭 소자(Q1)의 드레인 전압은 제 1 부스터 스위칭 소자(Q1)의 턴온 여부에 관계없이 거의 0 V에 수준에 근접한다.On the other hand, if the input voltage Vin is negative, the drain voltage of the first booster switching element Q1 approaches a level of almost 0 V regardless of whether the first booster switching element Q1 is turned on.
이러한 제 4 전압 검출부(512)는 제 22 분배 저항(R22)에 병렬로 연결되는 제 22 충전 커패시터(C22)를 더 포함할 수 있다. 그럼으로써, 제 21 충전 커패시터(C21)에 충전 시간을 효과적으로 단축할 수 있다.The
또한, 제 4 전압 검출부(512)는 제 22 분배 저항(R22)과 제 2 부스터 스위칭 소자(Q2)의 드레인 사이에 제 21 다이오드(D21)를 더 포함할 수 있다. 그럼으로써, 제 2 검출 스위칭 소자(Q12)에서 제 2 부스터 스위칭 소자(Q2)로 전류가 역류하는 것을 효과적으로 억제할 수 있다.In addition, the
한편, 제 2 음전압 신호(NV2)가 제 1 제공 스위칭 소자(Q31)의 게이트로 전달되지 않으면 제 1 제공 스위칭 소자(Q31)의 게이트에는 전원 전압(VCC)이 인가되어 제 1 제공 스위칭 소자(Q31)는 턴온되므로, 제 1 검출 저항(RS1)에 의해서 검출된 전압을 양의 전압(C/S)으로 전달한다.On the other hand, when the second negative voltage signal NV2 is not transmitted to the gate of the first providing switching element Q31, the power supply voltage VCC is applied to the gate of the first providing switching element Q31 to provide the first providing switching element ( Since Q31 is turned on, the voltage detected by the first detection resistor RS1 is transferred to the positive voltage C / S.
반면에, 제 2 음전압 신호(NV2)가 제 1 제공 스위칭 소자(Q31)의 게이트로 전달되면 제 1 제공 스위칭 소자(Q31)의 게이트에는 전원 전압(VCC)과 제 2 음전압 신호(NV2)의 차이가 인가되어 제 1 제공 스위칭 소자(Q31)는 턴오프되므로, 제 1 검출 저항(RS1)에 의해서 검출된 전압이 전달되지 않는다.On the other hand, when the second negative voltage signal NV2 is transferred to the gate of the first providing switching element Q31, the power supply voltage VCC and the second negative voltage signal NV2 are provided at the gate of the first providing switching element Q31. Is applied, and the first providing switching element Q31 is turned off, so that the voltage detected by the first detection resistor RS1 is not transmitted.
한편, 제 2 양전압 신호(PV2)가 제 2 제공 스위칭 소자(Q32)의 게이트로 전달되지 않으면 제 2 제공 스위칭 소자(Q32)의 게이트에는 전원 전압(VCC)이 인가되어 제 2 제공 스위칭 소자(Q32)는 턴온되므로, 제 2 검출 저항(RS2)에 의해서 검출된 전압을 양의 전압(C/S)으로 전달한다.On the other hand, when the second positive voltage signal PV2 is not transmitted to the gate of the second providing switching device Q32, the power supply voltage VCC is applied to the gate of the second providing switching device Q32 to provide the second providing switching device ( Since Q32 is turned on, the voltage detected by the second detection resistor RS2 is transferred to the positive voltage C / S.
반면에, 제 2 양전압 신호(PV2)가 제 2 제공 스위칭 소자(Q32)의 게이트로 전달되면 제 2 제공 스위칭 소자(Q32)의 게이트에는 전원 전압(VCC)과 제 1 양전압 신호(PV1)의 차이가 인가되어 제 2 제공 스위칭 소자(Q32)는 턴오프되므로, 제 2 검출 저항(RS2)에 의해서 검출된 전압이 전달되지 않는다.On the other hand, when the second positive voltage signal PV2 is transmitted to the gate of the second providing switching element Q32, the power supply voltage VCC and the first positive voltage signal PV1 are provided at the gate of the second providing switching element Q32. Since the difference is applied and the second providing switching element Q32 is turned off, the voltage detected by the second detection resistor RS2 is not transmitted.
여기에서, 커패시터(Co)는 부하에 제공되는 전압을 평활화하기 위한 것이다.Here, the capacitor Co is for smoothing the voltage provided to the load.
본 발명의 실시예들에 따른 역률 보상 회로는 4 개의 다이오드로 구성되는 브리지 정류 회로를 구비하지 않아, 구성이 매우 간단하면서, 순방향 전압 강하로 인한 발명을 효과적으로 억제할 수 있다.The power factor correction circuit according to the embodiments of the present invention does not include a bridge rectifier circuit composed of four diodes, so that the configuration is very simple and effectively suppresses the invention due to the forward voltage drop.
이상, 본 발명을 본 발명의 원리를 예시하기 위한 바람직한 실시예와 관련하여 설명하고 도시하였지만, 본 발명은 그와 같이 도시되고 설명된 그대로의 구성 및 작용으로 한정되는 것이 아니다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments.
오히려, 첨부된 청구범위의 사상 및 범주를 일탈함이 없이 본 발명에 대한 다수의 변경 및 수정이 가능함을 당업자들은 잘 이해할 수 있을 것이다.Rather, it will be apparent to those skilled in the art that many changes and modifications to the present invention are possible without departing from the spirit and scope of the appended claims.
따라서, 그러한 모든 적절한 변경 및 수정과 균등물들도 본 발명의 범위에 속하는 것으로 간주되어야 할 것이다.Accordingly, all such suitable changes and modifications and equivalents should be considered to be within the scope of the present invention.
도 1은 본 발명의 일 실시예에 따른 역률 보상 회로의 회로도.1 is a circuit diagram of a power factor correction circuit according to an embodiment of the present invention.
도 2는 도 1의 역률 보상 회로의 제 1 전압 제공부와 제 2 전압 제공부에 각각 제 1 음전압 신호와 제 1 양전압 신호를 제공하는 제 1 실시예에 따른 전압 검출 회로의 회로도.FIG. 2 is a circuit diagram of a voltage detection circuit according to a first embodiment for providing a first negative voltage signal and a first positive voltage signal to a first voltage providing portion and a second voltage providing portion of the power factor correction circuit of FIG. 1, respectively.
도 3은 도 1의 역률 보상 회로의 제 1 전압 제공부와 제 2 전압 제공부에 각각 제 2 음전압 신호와 제 2 양전압 신호를 제공하는 제 2 실시예에 따른 전압 검출 회로의 회로도.3 is a circuit diagram of a voltage detection circuit according to a second embodiment of providing a second negative voltage signal and a second positive voltage signal to a first voltage providing part and a second voltage providing part of the power factor correction circuit of FIG. 1, respectively.
<도면의 주요부분에 대한 부호 설명><Description of Signs of Major Parts of Drawings>
100: 제 1 부스터 200: 제 2 부스터100: first booster 200: second booster
300 : 검출 전압 제공부300: detection voltage providing unit
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080044166A KR100992452B1 (en) | 2008-05-13 | 2008-05-13 | Circuit for power factor correction |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080044166A KR100992452B1 (en) | 2008-05-13 | 2008-05-13 | Circuit for power factor correction |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090118406A KR20090118406A (en) | 2009-11-18 |
KR100992452B1 true KR100992452B1 (en) | 2010-11-08 |
Family
ID=41602369
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080044166A KR100992452B1 (en) | 2008-05-13 | 2008-05-13 | Circuit for power factor correction |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100992452B1 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002345250A (en) | 2001-05-11 | 2002-11-29 | Tdk Corp | Rectifier circuit |
US7164591B2 (en) | 2003-10-01 | 2007-01-16 | International Rectifier Corporation | Bridge-less boost (BLB) power factor correction topology controlled with one cycle control |
-
2008
- 2008-05-13 KR KR1020080044166A patent/KR100992452B1/en active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002345250A (en) | 2001-05-11 | 2002-11-29 | Tdk Corp | Rectifier circuit |
US7164591B2 (en) | 2003-10-01 | 2007-01-16 | International Rectifier Corporation | Bridge-less boost (BLB) power factor correction topology controlled with one cycle control |
Also Published As
Publication number | Publication date |
---|---|
KR20090118406A (en) | 2009-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6122257B2 (en) | DC / DC converter and control circuit thereof, power supply using the same, power adapter, and electronic device | |
CN101572487B (en) | Semiconductor device for controlling switching power supply | |
US20040240235A1 (en) | Backlight inverter for liquid crystal display panel with self-protection function | |
US9735689B2 (en) | Switching converter and control circuit thereof, current sensing method, AC/DC converter, and power adaptor and electronic devices | |
KR101760276B1 (en) | Apparaus and Method for Switch Mode Power Supply | |
US8378634B2 (en) | Power management circuit | |
US20080291709A1 (en) | Switching power supply apparatus | |
JP2013150456A (en) | Dc/dc converter and control circuit for the same, and power supply device, power supply adapter, and electronic equipment using the dc/dc converter | |
KR101851930B1 (en) | Ac-dc converter | |
GB2534816A (en) | Flyback quick start driving circuit and driving method | |
US8699241B2 (en) | Switching mode power supply | |
TW201106590A (en) | Parallel connected PFC converters | |
TW201206034A (en) | Over power protection (OPP) compensation circuit and flyback power supply | |
KR20070020315A (en) | charging system using full-bridge invertor | |
JP2012125090A (en) | Switching power supply and display device with it | |
US20160181932A1 (en) | Isolated dc/dc converter, power supply device, power supply adaptor, and electronic device using the same, and feedback amplifier integrated circuit | |
TWI385511B (en) | Power supply with reduced power consumption in stand-by mode | |
US8436574B2 (en) | Solar power supply system and driving method of same | |
WO2018147133A1 (en) | Power supply device and television device | |
KR100992452B1 (en) | Circuit for power factor correction | |
JP6022883B2 (en) | Power supply | |
US9548666B2 (en) | Method and apparatus for offline switch mode power supply with dithered switching frequency | |
US8004214B2 (en) | Fluorescent tube power supply and backlight | |
US9575497B2 (en) | Current control circuit for linear LED driver | |
KR100952180B1 (en) | Circuit for power factor correction |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20131007 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20141007 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20151005 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20161006 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20171011 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20181010 Year of fee payment: 9 |