KR100990770B1 - Plasma display panel and body structure of thereof - Google Patents

Plasma display panel and body structure of thereof Download PDF

Info

Publication number
KR100990770B1
KR100990770B1 KR1020080022038A KR20080022038A KR100990770B1 KR 100990770 B1 KR100990770 B1 KR 100990770B1 KR 1020080022038 A KR1020080022038 A KR 1020080022038A KR 20080022038 A KR20080022038 A KR 20080022038A KR 100990770 B1 KR100990770 B1 KR 100990770B1
Authority
KR
South Korea
Prior art keywords
display panel
plasma display
magnesium oxide
layer
emitting layer
Prior art date
Application number
KR1020080022038A
Other languages
Korean (ko)
Other versions
KR20080099777A (en
Inventor
도모나리 미사와
고이찌 사끼따
Original Assignee
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가부시키가이샤 히타치세이사쿠쇼
Publication of KR20080099777A publication Critical patent/KR20080099777A/en
Application granted granted Critical
Publication of KR100990770B1 publication Critical patent/KR100990770B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/34Vessels, containers or parts thereof, e.g. substrates
    • H01J11/40Layers for protecting or enhancing the electron emission, e.g. MgO layers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

전회의 방전으로부터 어드레스 방전까지의 휴지 기간이 긴 경우라도 효과적으로 방전 지연을 개선시킬 수 있는 플라즈마 디스플레이 패널(PDP)이 기술된다. 이 PDP는, 대향 배치된 2개의 기판 구조체 간의 방전 공간에 노출되도록, 프라이밍 입자 방출층이 배치되어 있다. 그 프라이밍 입자 방출층은, 할로겐 원소가 1∼10000ppm 첨가된 산화 마그네슘 결정체로 구성된다.A plasma display panel (PDP) is described that can effectively improve the discharge delay even when the rest period from the last discharge to the address discharge is long. In the PDP, the priming particle emitting layer is disposed so as to be exposed to the discharge space between two opposing substrate structures. The priming particle release layer is composed of magnesium oxide crystals to which 1 to 10000 ppm of a halogen element is added.

플라즈마 디스플레이, 산화 마그네슘 결정체, 프라이밍 입자 방출층, 어드레스 방전, 방전 지연 Plasma display, magnesium oxide crystals, priming particle emitting layer, address discharge, discharge delay

Description

플라즈마 디스플레이 패널, 플라즈마 디스플레이 패널의 기판 구조체{PLASMA DISPLAY PANEL AND BODY STRUCTURE OF THEREOF}Plasma display panel, substrate structure of plasma display panel {PLASMA DISPLAY PANEL AND BODY STRUCTURE OF THEREOF}

본 발명은, 플라즈마 디스플레이 패널(이하, 「PDP」라고 부름) 및 PDP의 기판 구조체에 관한 것이다.The present invention relates to a plasma display panel (hereinafter referred to as "PDP") and a substrate structure of a PDP.

도 6은, 종래의 PDP의 구성을 도시하는 사시도이다. PDP는, 전면측 기판 구조체(1)와, 배면측 기판 구조체(2)를 접합한 구조를 하고 있다. 전면측 기판 구조체(1)는, 글래스 기판으로 이루어지는 전면측 기판(1a) 상에, 투명 전극(3a)과 금속 전극(3b)으로 이루어지는 복수의 표시 전극(3)을 배치하고 있다. 표시 전극(3)은 유전체층(4)으로 덮여져 있고, 그 유전체층(4) 상에는 2차 전자 방출 계수가 높은 산화 마그네슘층으로 이루어지는 보호층(5)이 형성되어 있다. 배면측 기판 구조체(2)는, 글래스 기판으로 이루어지는 배면측 기판(2a) 상에, 복수의 어드레스 전극을 표시 전극과 직교하도록 배치하고 있다. 어드레스 전극(6) 사이에는 발광 영역을 규정하기(방전 공간을 구획하기) 위한 격벽(7)이 형성되어 있고, 그 어드레스 전극(6) 상의 격벽(7)으로 구분된 영역에는 적, 녹, 청의 형광체층(8)이 형성되어 있다. 접합한 전면측 기판 구조체(1)와 배면측 기판 구조체(2) 사이의 격벽으 로 구획된 기밀한 방전 공간에는, Ne-Xe 가스로 이루어지는 방전 가스가 봉입되어 있다. 또한, 도시하지 않았지만, 어드레스 전극(6)은, 유전체층으로 피복되어 있고, 격벽(7) 및 형광체층(8)은, 이 유전체층 상에 형성되어 있다.6 is a perspective view showing the structure of a conventional PDP. The PDP has a structure in which the front substrate structure 1 and the back substrate structure 2 are bonded to each other. The front substrate structure 1 has a plurality of display electrodes 3 made of a transparent electrode 3a and a metal electrode 3b on the front substrate 1a made of a glass substrate. The display electrode 3 is covered with a dielectric layer 4, and a protective layer 5 made of a magnesium oxide layer having a high secondary electron emission coefficient is formed on the dielectric layer 4. The back side substrate structure 2 is arranged so that a plurality of address electrodes are orthogonal to the display electrodes on the back side substrate 2a made of a glass substrate. A partition wall 7 is formed between the address electrodes 6 to define the light emitting area (partitioning the discharge space), and red, green, and blue colors are formed in the area divided by the partition wall 7 on the address electrode 6. The phosphor layer 8 is formed. A discharge gas made of Ne-Xe gas is enclosed in an airtight discharge space partitioned by a partition between the bonded front side substrate structure 1 and the back side substrate structure 2. Although not shown, the address electrode 6 is covered with a dielectric layer, and the partition wall 7 and the phosphor layer 8 are formed on the dielectric layer.

그렇게 해서 이 PDP에서는, 어드레스 전극(6)과, 스캔 전극을 겸하는 표시 전극(3) 사이에 전압을 인가함으로써, 어드레스 방전을 발생시켜, 쌍을 이루는 표시 전극(3) 사이에 전압을 인가함으로써, 리세트 방전이나 표시를 위한 서스테인 방전을 발생시킨다.Thus, in this PDP, by applying a voltage between the address electrode 6 and the display electrode 3 serving as the scan electrode, an address discharge is generated and a voltage is applied between the paired display electrodes 3, Reset discharge or sustain discharge for display is generated.

이러한 PDP는, 대형 박형 텔레비전으로서 실용화되어 있으며, 최근에는 고선명화가 진행되고 있다. 고선명화하면 화소수가 늘기 때문에, 셀의 점등 비점등을 결정하는 어드레스 조작의 시간이 증대한다. 어드레스 조작 시간(어드레스 기간)의 증대를 억제하기 위해서는, 어드레스 방전용 전압(어드레스 전압이라고도 함)의 펄스폭을 작게 할 필요가 있다. 그러나, 전압을 인가하고 나서 방전이 일어날 때까지의 시간(방전 지연)에 변동이 있기 때문에, 어드레스 전압의 펄스폭이 지나치게 작으면 방전이 일어나지 않을 수 있다. 그 경우, 어드레스된 셀의 점등을 유지하는 표시 기간에서 셀이 올바르게 점등하지 않기 때문에, 화질의 열화를 초래한다고 하는 문제가 있다.Such a PDP has been put into practical use as a large-sized thin television, and high definition has recently been advanced. Higher definitions increase the number of pixels, which increases the time for address operation for determining the lighting non-lighting of a cell. In order to suppress an increase in the address operation time (address period), it is necessary to reduce the pulse width of the address discharge voltage (also called the address voltage). However, since there is a variation in the time from the application of the voltage to the discharge (discharge delay), the discharge may not occur if the pulse width of the address voltage is too small. In this case, there is a problem that the quality of the image is deteriorated because the cells do not turn on correctly in the display period in which the addressed cells are kept lit.

이러한 PDP의 방전 지연을 개선하는 수단으로서, 일본 특개 2006-59786호 공보에 의해 전면측 기판 구조체에 전자 방출층으로서 산화 마그네슘 결정체층을 형 성하는 예가 개시되어 있다.As a means for improving the discharge delay of such a PDP, an example of forming a magnesium oxide crystal layer as an electron emission layer in a front substrate structure is disclosed by Japanese Patent Laid-Open No. 2006-59786.

본 발명자들이 예의 연구를 행한 바, 일본 특개 2006-59786호 공보에 개시된 방법에서는, 전회의 방전으로부터 어드레스 방전까지의 휴지 기간이 짧은 경우(대략, 수㎳정도 이하인 경우)에는 방전 지연의 개선 효과가 보이지만, 휴지 기간이 긴 경우에는 방전 지연의 개선 효과가 극단적으로 열화하는 것이 명백해졌다.The present inventors earnestly studied, and in the method disclosed in Japanese Patent Laid-Open No. 2006-59786, when the rest period from the last discharge to the address discharge is short (approximately several degrees or less), the effect of improving the discharge delay is improved. Although it appears that, when the rest period is long, it is evident that the improvement effect of the discharge delay is extremely deteriorated.

본 발명의 목적은, 전회의 방전으로부터 어드레스 방전까지의 휴지 기간이 긴 경우라도 효과적으로 방전 지연을 개선시킬 수 있는 PDP를 제공하는 것이다.It is an object of the present invention to provide a PDP which can effectively improve the discharge delay even when the rest period from the last discharge to the address discharge is long.

본 발명에 따르면, 대향 배치된 2개의 기판 구조체 간의 방전 공간에 노출되도록, 할로겐 원소가 1∼10000ppm 첨가된 산화 마그네슘 결정체를 함유하는 프라이밍 입자 방출층이 배치되어 있는 PDP가 제공된다.According to the present invention, there is provided a PDP in which a priming particle emitting layer containing magnesium oxide crystals containing 1 to 10000 ppm of halogen element is disposed so as to be exposed to the discharge space between two opposing substrate structures.

본 발명자들은, 예의 연구를 행한 결과, 할로겐 원소가 1∼10000ppm 첨가된 산화 마그네슘 결정체(이하, 「MgO 결정체」라고 부름)를 함유하는 프라이밍 입자(이하, 「P 입자」라고 부름) 방출층이 방전 공간에 노출되도록 배치되어 있는 경우, 방전 지연의 개선 효과가 장시간 지속되기 때문에, 전회의 방전으로부터 어드레스 방전까지의 휴지 기간이 긴 경우라도 효과적으로 방전 지연을 개선시킬 수 있는 것을 발견하여, 본 발명의 완성에 이르렀다.As a result of earnestly researching the inventors, the priming particles (hereinafter referred to as "P particles") containing the magnesium oxide crystals (hereinafter referred to as "MgO crystals") containing 1 to 10000 ppm of halogen elements are discharged. When it is arrange | positioned so that it may be exposed to space, since the improvement effect of a discharge delay lasts for a long time, it discovered that even if the rest period from last discharge to an address discharge is long, discharge discharge can be improved effectively, Completion of this invention. Reached.

본 발명에 의해 방전 지연의 개선 효과가 장시간 지속되는 이유는 반드시 명확하지는 않지만, 첨가한 할로겐 원소가 MgO 결정체 내의 산소로 치환되고, 이것이 전자 트랩으로 되어, 전자 방출 특성이 향상하였기 때문이라고 추측된다.The reason why the effect of improving the discharge delay lasts for a long time by the present invention is not necessarily clear, but it is presumed that the added halogen element is replaced by oxygen in the MgO crystal, which becomes an electron trap and the electron emission characteristic is improved.

또한, 본 발명에 따르면, 방전 지연의 개선 효과가 장시간 지속되기 때문에, 비교적 소량이어도 휴지 기간이 긴 경우의 방전 지연을 효과적으로 억제할 수 있어, 코스트 저감으로 이어진다.Further, according to the present invention, since the improvement effect of the discharge delay lasts for a long time, the discharge delay when the rest period is long can be effectively suppressed even in a relatively small amount, leading to cost reduction.

이하, 본 발명의 실시예에 대해서 도면을 이용하여 설명한다. 도면이나 이하의 기술 중에서 나타내는 구성은, 예시로서, 본 발명의 범위는, 도면이나 이하의 기술 중에서 나타내는 것에 한정되지 않는다. 또한 이하의 실시예에서는, 반사형 3전극 면방전형 PDP를 예로 들어 설명을 하지만, 본 발명은, 이 이외의 종류의 PDP에도 적용 가능하다. 예를 들면, 「전면측」과 「배면측」의 구성이 역전한 투과형 PDP나, 전극수, 전극 배치, 방전 형식 등이 서로 다른 PDP에도 적용 가능하다.EMBODIMENT OF THE INVENTION Hereinafter, the Example of this invention is described using drawing. The structure shown in drawing and the following description is an illustration, and the scope of the present invention is not limited to what is shown in drawing or the following description. In addition, in the following embodiment, although a reflective 3-electrode surface discharge type PDP is demonstrated as an example, this invention is applicable also to PDP of this kind other than this. For example, the present invention can be applied to a transmissive PDP in which the configurations of the "front side" and "back side" are reversed, and PDPs having different numbers of electrodes, electrode arrangements, and discharge types.

도 1은, 본 발명의 일 실시예의 PDP의 구조를 나타내 것으로서, 도 1의 (a)은 평면도이며, 도 1의 (b) 및 (c)는 각각 도 1의 (a) 중의 I-I 단면도 및 II-II 단면도이다.1 shows the structure of a PDP according to an embodiment of the present invention, in which FIG. 1 (a) is a plan view, and FIGS. 1 (b) and (c) are II sectional views and II in FIG. -II section.

본 실시예의 PDP는, 대향 배치된 전면측 기판 구조체(1) 및 배면측 기판 구조체(2)를 갖는다. 전면측 기판 구조체(1)는, 전면측 기판(1a) 상에 각각이 투명 전극(3a)과 금속 전극(3b)으로 이루어지는 복수의 표시 전극(3)과, 복수의 표시 전극(3)을 덮는 유전체층(4)과, 유전체층(4) 상에 보호층(5)을 개재해서 P 입자 방출층(11)을 갖는다.The PDP of the present embodiment has a front side substrate structure 1 and a back side substrate structure 2 arranged oppositely. The front substrate structure 1 covers a plurality of display electrodes 3 made of a transparent electrode 3a and a metal electrode 3b and a plurality of display electrodes 3 on the front substrate 1a, respectively. The dielectric layer 4 and the P particle emitting layer 11 are provided on the dielectric layer 4 via the protective layer 5.

배면측 기판 구조체(2)는, 배면측 기판(2a) 상에 표시 전극(3)에 교차(바람직하게는, 직교)하는 복수의 어드레스 전극(6), 복수의 어드레스 전극(6)을 덮는 유전체층(9), 유전체층(9) 상에 격벽(7) 및 형광체층(8)을 갖는다.The back side substrate structure 2 includes a plurality of address electrodes 6 intersecting (preferably orthogonal) to the display electrodes 3 on the back side substrate 2a and a dielectric layer covering the plurality of address electrodes 6. (9), the partition wall 7 and the phosphor layer 8 are provided on the dielectric layer 9.

전면측 기판 구조체(1)와 배면측 기판 구조체(2)는, 주연부가 봉착재로 접합되어 있고, 전면측 기판 구조체(1)와 배면측 기판 구조체(2) 사이의 격벽으로 구획된 기밀한 방전 공간 내에는 방전 가스(예를 들면, 네온에 수% 정도의 크세논을 혼합시킨 것)가 봉입되어 있다.The airtight discharge of the front side board | substrate structure 1 and the back side board | substrate structure 2 by which the peripheral part was joined by the sealing material and partitioned by the partition between the front side board | substrate structure 1 and the back side board | substrate structure 2 was carried out. In the space, a discharge gas (eg, a mixture of neon and a few percent of xenon) is sealed.

P 입자 방출층(11)은, 방전 공간에 노출되도록 배치되며, 할로겐 원소가 1∼10000ppm 첨가된 MgO 결정체를 함유하고 있다.The P particle emitting layer 11 is disposed so as to be exposed to the discharge space and contains MgO crystals containing 1 to 10,000 ppm of a halogen element added thereto.

이하, 각 구성 요소에 대해서 상세하게 설명한다.Hereinafter, each component is demonstrated in detail.

1-1. 기판, 표시 전극, 유전체층, 보호층(전면측 기판 구조체)1-1. Substrate, display electrode, dielectric layer, protective layer (front substrate structure)

전면측의 기판(1a)은, 특별히 한정되지 않고, 해당 분야에서 공지의 기판을 어느 것이나 사용할 수 있다. 구체적으로는, 글래스 기판, 플라스틱 기판 등의 투명 기판을 들 수 있다.The board | substrate 1a of a front side is not specifically limited, Any board | substrate known in the said field can be used. Specifically, transparent substrates, such as a glass substrate and a plastic substrate, are mentioned.

표시 전극(3)은, 예를 들면, ITO, SnO2 등으로 이루어지는 폭이 넓은 투명 전극(3a)과, 전극의 저항을 내리기 위한, 예를 들면 Ag, Au, Al, Cu, Cr 및 그들의 적층체(예를 들면 Cr/Cu/Cr의 적층 구조) 등으로 이루어지는 폭이 좁은 금속 전극(3b)으로 구성할 수 있다. 투명 전극(3a) 및 금속 전극(3b)의 형상은, 특별히 한정되지 않고, T자형이나 사다리형이어도 된다. 투명 전극(3a)과 금속 전극(3b)의 형상은, 동일하여도 서로 달라도 된다. 예를 들면, 투명 전극(3a)을 T자형이나 사다리형으로 하고, 금속 전극(3b)을 스트레이트형으로 하여도 된다. 또한, 투명 전극(3a)은, 생략할 수도 있으며, 이 경우, 표시 전극(3)은, 금속 전극(3b) 만으로 이루어진다.The display electrode 3 includes a wide transparent electrode 3a made of, for example, ITO, SnO 2 , and the like, for example, Ag, Au, Al, Cu, Cr, and a stack thereof for lowering the resistance of the electrode. It can be comprised by the narrow metal electrode 3b which consists of a sieve (for example, the laminated structure of Cr / Cu / Cr). The shape of the transparent electrode 3a and the metal electrode 3b is not specifically limited, T-shape or ladder shape may be sufficient. The shapes of the transparent electrode 3a and the metal electrode 3b may be same or different. For example, the transparent electrode 3a may be T-shaped or ladder-shaped, and the metal electrode 3b may be straight. In addition, the transparent electrode 3a can be abbreviate | omitted and in this case, the display electrode 3 consists only of the metal electrode 3b.

이러한 복수의 표시 전극(3)은, 2개씩이 페어로 되어 표시 라인을 구성하지만, 전극 배열 형태로서 전극 페어 사이에 비방전 영역(역 슬릿이라고도 함)을 형성한 배열, 전극을 등간격으로 배열하여 인접하는 전극 사이가 모두 방전 영역으로 되는 ALIS 형식의 배열 중 어느 하나에 의해 배치되어 있다. 이 페어는, 어드레스 전극(6)과의 사이의 어드레스 방전에 이용되는 스캔 전극(3Y)과, 스캔 전극(3Y)과의 사이의 서스테인 방전 등에 이용되는 서스테인 전극(3X)으로 구성된다.The plurality of display electrodes 3 constitute a pair of display electrodes in pairs, but an array in which non-discharge regions (also called reverse slits) are formed between the electrode pairs in an electrode array form, and the electrodes are arranged at equal intervals. All the adjacent electrodes are arrange | positioned by either of the ALIS type | mold arrays which become a discharge area | region. The pair is composed of a scan electrode 3Y used for address discharge between the address electrode 6 and a sustain electrode 3X used for sustain discharge between the scan electrode 3Y and the like.

유전체층(4)은, 예를 들면, 저융점 글래스 플릿에 바인더와 용제를 더한 저융점 글래스 페이스트를, 표시 전극(3) 형성 후의 기판 상에 스크린 인쇄법으로 도포하고, 소성함으로써 형성할 수 있다. 유전체층(4)은, 표시 전극(3) 형성 후의 기판 상에 CVD법 등으로 산화 실리콘을 퇴적함으로써 형성하여도 된다.The dielectric layer 4 can be formed by, for example, applying a low melting glass paste obtained by adding a binder and a solvent to a low melting glass frit on the substrate after the display electrode 3 is formed by screen printing and firing. The dielectric layer 4 may be formed by depositing silicon oxide on the substrate after the display electrode 3 is formed by the CVD method or the like.

보호층(5)은, 예를 들면, 산화 마그네슘, 산화 칼슘, 산화 스트론튬 또는 산화 바륨 등의 금속(보다 구체적으로는 2가의 금속) 산화물로 이루어지고, 바람직하게는, 산화 마그네슘으로 이루어진다. 보호층(5)은, 증착법, 스퍼터법 또는 도포법 등으로 형성된다.The protective layer 5 is made of a metal (more specifically, a divalent metal) oxide such as magnesium oxide, calcium oxide, strontium oxide or barium oxide, and preferably magnesium oxide. The protective layer 5 is formed by a vapor deposition method, a sputtering method, a coating method, or the like.

1-2. 기판, 어드레스 전극, 유전체층, 격벽, 형광체층(배면측 기판 구조체)1-2. Substrate, address electrode, dielectric layer, barrier rib, phosphor layer (back side substrate structure)

배면측의 기판(2a)은, 특별히 한정되지 않고, 해당 분야에서 공지의 기판을 어느 것이나 사용할 수 있다. 구체적으로는, 글래스 기판, 플라스틱 기판 등의 투명 기판을 들 수 있다.The board | substrate 2a of the back side is not specifically limited, Any board | substrate known in the said field can be used. Specifically, transparent substrates, such as a glass substrate and a plastic substrate, are mentioned.

어드레스 전극(6)은, 예를 들면 Ag, Au, A1, Cu, Cr 및 그들 적층체(예를 들면 Cr/Cu/Cr의 적층 구조) 등으로 구성할 수 있다.The address electrode 6 can be comprised, for example with Ag, Au, A1, Cu, Cr, and those laminated bodies (for example, laminated structure of Cr / Cu / Cr).

유전체층(9)은, 유전체층(4)과 마찬가지의 재료 및 방법으로 형성할 수 있다.The dielectric layer 9 can be formed by the same material and method as the dielectric layer 4.

격벽(7)은, 유전체층(9) 상에 저융점 글래스 페이스트 등의 격벽 형성 재료층을 형성하고, 이 격벽 형성 재료층을 샌드 블러스트 등에 의해 패터닝하고, 소성함으로써 형성할 수 있다. 격벽(7)은, 이 이외의 방법으로 형성하여도 된다. 격벽(7)의 형상은, 한정되지 않고, 예를 들면, 스트라이프형, 미앤더형, 격자형 또는 사다리형으로 할 수 있다.The partition 7 can be formed by forming a partition forming material layer such as a low melting glass paste on the dielectric layer 9, patterning the partition forming material layer by sand blasting or the like, and firing. The partition 7 may be formed by a method other than this. The shape of the partition 7 is not limited, For example, it can be set as stripe type, meander type, lattice type, or ladder type.

형광체층(8)은, 예를 들면, 형광체 분말과 바인더를 포함하는 형광체 페이스트를 인접하는 격벽(7) 사이의 홈 내에 스크린 인쇄, 또는 디스펜서를 이용한 방법 등으로 도포하고, 이를 색 (R, G, B)마다 반복한 후, 소성함으로써 형성할 수 있다.The phosphor layer 8 is coated with, for example, screen printing, a method using a dispenser, or the like in a groove between adjacent partitions 7 by applying a phosphor paste containing phosphor powder and a binder. It can form by baking after repeating for every B).

1-3. 프라이밍 입자(P 입자) 방출층1-3. Priming Particle (P Particle) Emission Layer

P 입자 방출층(11)은, 방전 공간에 노출되도록 배치되고, 할로겐 원소가 1∼10000ppm 첨가된 MgO 결정체(이하, 할로겐 원소가 첨가된 MgO 결정체를 「할로겐 첨가 MgO 결정체」라고 부름)를 함유하는 P 입자 방출 재료로 이루어진다. 본 명세서에서는, 「ppm」은, 중량 농도이다. P 입자 방출 재료는, 할로겐 첨가 MgO 결정체 이외의 성분을 함유하고 있어도 되고, 할로겐 첨가 MgO 결정체를 주성분으로 하여도 되고, 할로겐 첨가 MgO 결정체만으로 이루어져도 된다.The P particle emitting layer 11 is disposed so as to be exposed to the discharge space, and contains MgO crystals (hereinafter referred to as MgO crystals added with halogen elements "halogen-added MgO crystals") containing 1 to 10,000 ppm of halogen elements. It consists of P particle emitting material. In this specification, "ppm" is a weight concentration. The P particle-releasing material may contain components other than halogenated MgO crystals, may contain halogenated MgO crystals as a main component, and may consist only of halogenated MgO crystals.

할로겐 원소의 종류는, 특별히 한정되지 않는다. 할로겐 원소는, 예를 들면, 불소, 염소, 브롬 및 요오드 중 1종 또는 2종 이상으로 이루어진다. 불소의 경우에 방전 지연의 개선 효과가 장시간 지속되는 것이 확인되고 있지만, 전자 상태의 유사성으로부터 불소 이외의 할로겐을 첨가한 경우에도 마찬가지의 효과가 얻어진다고 생각된다.The kind of halogen element is not specifically limited. A halogen element consists of 1 type, or 2 or more types of fluorine, chlorine, bromine, and iodine, for example. In the case of fluorine, it has been confirmed that the effect of improving the discharge delay lasts for a long time, but similar effects are obtained even when halogen other than fluorine is added from the similarity of the electronic state.

할로겐 원소의 첨가량은, 특별히 한정되지 않는다. 할로겐 원소의 첨가량은, 예를 들면, 1∼10000ppm이다. 실시예에서는, 24∼440ppm의 범위에서 할로겐 원소의 첨가량을 변화시켜도 거의 마찬가지의 효과가 얻어지는 것이 확인되고 있기 때문에, 할로겐 원소의 첨가량이 효과에 미치는 영향은 크지 않다고 생각되며, 첨가량이 1∼10000ppm 정도의 범위이면, 방전 지연의 개선 효과가 장시간 지속된다고 생각된다. 할로겐 원소의 첨가량은, 예를 들면, 1, 5, 10, 15, 20, 30, 40, 50, 60, 70, 80, 90, 100, 120, 140, 160, 180, 200, 250, 300, 350, 400, 450, 500, 600, 700, 800, 900, 1000, 1500, 2000, 3000, 4000, 5000, 6000, 7000, 8000, 9000 또는 10000ppm이다. 할로겐 원소의 첨가량은, 여기에서 예시한 어느 2개의 수치 사이의 범위 내이어도 된다. 할로겐 원소의 첨가량은, 연소-이온크로마토그래프 분석에 의해 측정할 수 있다.The amount of the halogen element added is not particularly limited. The addition amount of a halogen element is 1-10000 ppm, for example. In the Examples, since it is confirmed that the same effect is obtained even if the amount of halogen element is changed in the range of 24 to 440 ppm, the effect of the amount of halogen element added to the effect is considered not to be significant, and the amount of addition is about 1 to 10000 ppm. If it is in the range of, it is considered that the effect of improving the discharge delay lasts for a long time. The amount of halogen element added is, for example, 1, 5, 10, 15, 20, 30, 40, 50, 60, 70, 80, 90, 100, 120, 140, 160, 180, 200, 250, 300, 350, 400, 450, 500, 600, 700, 800, 900, 1000, 1500, 2000, 3000, 4000, 5000, 6000, 7000, 8000, 9000 or 10000 ppm. The addition amount of a halogen element may be in the range between any two numerical values illustrated here. The amount of the halogen element added can be measured by combustion-ion chromatograph analysis.

할로겐 첨가 MgO 결정체의 제조 방법은, 특별히 한정되지 않는다. 할로겐 첨가 MgO 결정체는, 일례에서는, MgO 결정체와 할로겐 함유 물질을 혼합해서 소성하고, 해쇄함으로써 제조할 수 있다. MgO 결정체에 대해서는, 후술한다. 할로겐 함유 물질로서는, 예를 들면, 마그네슘의 할로겐화물(불화 마그네슘 등)이나 Al, Li, Mn, Zn, Ca, Ce의 할로겐화물을 들 수 있다. 소성은, 1000∼1700℃에서 행하는 것이 바람직하다. 소성의 온도는, 예를 들면, 1000, 1100, 1200, 1300, 1400, 1500, 1600 또는 1700℃이다. 소성의 온도는, 여기에서 예시한 어느 2개의 수치 사이의 범위 내이어도 된다. 소성물의 해쇄를 행하는 방법은, 특별히 한정되지 않지만, 예를 들면, 소성물을 유발에 넣고, 그것을 유봉으로 갈아 부수어 분체 형상으로 하는 방법을 들 수 있다.The method for producing the halogenated MgO crystals is not particularly limited. Halogenated MgO crystal | crystallization can be manufactured by mixing and baking MgO crystal | crystallization and a halogen containing substance, and pulverizing in an example. MgO crystals are described later. Examples of the halogen-containing substance include halides of magnesium (such as magnesium fluoride) and halides of Al, Li, Mn, Zn, Ca, and Ce. It is preferable to perform baking at 1000-1700 degreeC. The temperature of firing is, for example, 1000, 1100, 1200, 1300, 1400, 1500, 1600 or 1700 ° C. The temperature of baking may be in the range between any two numerical values illustrated here. Although the method of disintegrating a fired material is not specifically limited, For example, the method of making a fired material into a mortar, grind | pulverizing it into a pestle, and making it into powder shape is mentioned.

할로겐 첨가 MgO 결정체는, 바람직하게는, 분체 형상으로서, 그 사이즈나 형상은 특별히 한정되지 않지만, 평균 입경이 0.05∼20㎛인 것이 바람직하다. 할로겐 첨가 MgO 결정체는, 평균 입경이 지나치게 작으면, 방전 지연의 개선 효과가 작고, 평균 입경이 지나치게 크면, P 입자 방출층(11)이 균일하게 형성되기 어렵기 때문이다.Halogenated MgO crystals are preferably powdery, and the size and shape thereof are not particularly limited, but the average particle diameter is preferably 0.05 to 20 µm. This is because the halogen-added MgO crystals have a small effect of improving the discharge delay when the average particle diameter is too small, and the P particle emitting layer 11 is difficult to be uniformly formed when the average particle diameter is too large.

할로겐 첨가 MgO 결정체의 평균 입경은, 다음의 수학식 1에 따라서 구할 수 있다. The average particle diameter of halogen-containing MgO crystals can be calculated | required according to following formula (1).

Figure 112008017279053-pat00001
Figure 112008017279053-pat00001

(단, a는, 형상 계수로 6, S는, 질소 흡착법에 의해 구해지는 BET 비표면적, ρ는, 할로겐 첨가 MgO 결정체의 진밀도임)(Where a is a shape coefficient of 6, S is a BET specific surface area determined by nitrogen adsorption, and ρ is the true density of halogenated MgO crystals)

할로겐 첨가 MgO 결정체의 평균 입경은, 구체적으로는, 예를 들면, 0.05, 0.1, 0.2, 0.3, 0.4, 0.5, 0.6, 0.7, 0.8, 0.9, 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20㎛이다. 할로겐 첨가 MgO 결정체의 평균 입경의 범위는, 상기 구체적인 평균 입경으로서 예시한 수치의 어느 2개 사이이어도 된다.The average particle diameter of the halogenated MgO crystals is specifically, for example, 0.05, 0.1, 0.2, 0.3, 0.4, 0.5, 0.6, 0.7, 0.8, 0.9, 1, 2, 3, 4, 5, 6, 7 , 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20 μm. The range of the average particle diameter of a halogenated MgO crystal may be between any two of the numerical values illustrated as said specific average particle diameter.

다음으로, 할로겐 첨가 MgO 결정체의 제조에 사용되는 MgO 결정체에 대해서 설명한다. MgO 결정체는, 전자선의 조사에 의해 파장 영역 200∼300㎚ 내에 피크를 갖는 캐소드 루미네센스 발광을 행한다고 하는 특성을 갖고 있다. MgO 결정체는, 바람직하게는, 분체 형상이며, 그 사이즈나 형상은 특별히 한정되지 않지만, 평균 입경이 0.05∼20㎛인 것이 바람직하다.Next, MgO crystals used for producing halogenated MgO crystals will be described. MgO crystals have a characteristic of performing cathode luminescence emission having a peak within a wavelength region of 200 to 300 nm by irradiation with an electron beam. MgO crystals are preferably powdery, and the size and shape thereof are not particularly limited, but the average particle diameter is preferably 0.05 to 20 µm.

MgO 결정체의 평균 입경은, 다음 수학식 2에 따라서 구할 수 있다.The average particle diameter of MgO crystals can be obtained according to the following equation.

Figure 112008017279053-pat00002
Figure 112008017279053-pat00002

(단, a는, 형상 계수로 6, S는, 질소 흡착법에 의해 구해진 BET 비표면적, ρ는, 산화 마그네슘의 진밀도임)(Where a is a shape coefficient of 6, S is a BET specific surface area determined by nitrogen adsorption method, ρ is a true density of magnesium oxide)

MgO 결정체의 평균 입경은, 구체적으로는, 예를 들면, 0.05, 0.1, 0.2, 0.3, 0.4, 0.5, 0.6, 0.7, 0.8, 0.9, 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20㎛이다. MgO 결정체의 평균 입경의 범위는, 상기 구체적인 평균 입경으로서 예시한 수치의 어느 2개 사이이어도 된다.The average particle diameter of MgO crystals specifically, is 0.05, 0.1, 0.2, 0.3, 0.4, 0.5, 0.6, 0.7, 0.8, 0.9, 1, 2, 3, 4, 5, 6, 7, 8 , 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20 μm. The range of the average particle diameter of MgO crystal | crystallization may be between any two of the numerical values illustrated as said specific average particle diameter.

MgO 결정체의 제조 방법은, 특별히 한정되지 않지만, 마그네슘 증기와 산소를 반응시키는 기상법으로 제조하는 것이 바람직하며, 예를 들면, 일본 특개 2004-182521호 공보에 기재된 방법이나, 『재료』 소화 62년 11월호, 제36권 제410호의 제1157∼1161페이지의 『기상법에 의한 마그네시아 분말의 합성과 그 성질』에 기 재된 방법으로 제조할 수 있다. 또한, MgO 결정체는, 우베 마테리알즈 주식회사로부터 구입하여도 된다. 기상법으로 제조하는 것이 바람직한 것은, 기상법에 의해 MgO 결정체를 제조하면, 순도가 높은 단결정체가 얻어지기 때문이다.Although the manufacturing method of MgO crystal | crystallization is not specifically limited, It is preferable to manufacture by the vapor phase method which makes magnesium vapor and oxygen react, for example, the method of Unexamined-Japanese-Patent No. 2004-182521, and "Material" digestion 62 years 11 It can be prepared by the method described in "Synthesis and Properties of Magnesia Powder by Meteorological Method" on pages 1157 to 1161 of the monthly issue 36, 410. In addition, you may purchase MgO crystals from Ube Material Corporation. It is preferable to manufacture by a vapor phase method, because MgO crystals are manufactured by a vapor phase method, and high purity single crystals are obtained.

P 입자 방출층(11)은, 직접 또는 별도의 층을 개재하여 유전체층(4) 상에 배치할 수 있다. 도 1에서는, P 입자 방출층(11)은, 보호층(5)을 개재해서 유전체층(4) 상에 배치되어 있다. 도 1의 구성은, 일례로서, P 입자 방출층(11)은, 전면측 기판 구조체(1)와 배면측 기판 구조체(2) 사이의 방전 공간에 노출되도록, 방전 공간의 어딘가에 배치되어 있으면 된다. 방전 공간 내의 어딘가에 P 입자 방출층(11)이 배치되어 있으면, P 입자 방출층(11)으로부터의 P 입자에 의해 방전 지연이 개선되기 때문이다. P 입자 방출층(11)은, 그 전체가 방전 공간에 노출되어 있는 것이 바람직하지만, 일부만이 노출되어 있어도 된다. 예를 들면, P 입자 방출층(11)은, 전면측 기판 구조체(1)에 배치하여도 되고, 배면측 기판 구조체(2)에 배치하여도 된다. P 입자 방출층(11)을 전면측 기판 구조체(1)에 배치하는 경우, 보호층(5)을 생략하여 P 입자 방출층(11)을 유전체층(4) 상에 배치하여도 되고, 개구부를 갖는 보호층(5)을 유전체층(4) 상에 배치하고, 이 개구부 내에 P 입자 방출층(11)을 배치하여도 된다.The P particle emitting layer 11 can be disposed on the dielectric layer 4 directly or through another layer. In FIG. 1, the P particle emitting layer 11 is disposed on the dielectric layer 4 via the protective layer 5. As an example, the structure of FIG. 1 should just be arrange | positioned somewhere in the discharge space so that the P particle emitting layer 11 may be exposed to the discharge space between the front side board | substrate structure 1 and the back side board | substrate structure 2. This is because if the P particle emitting layer 11 is disposed somewhere in the discharge space, the discharge delay is improved by the P particles from the P particle emitting layer 11. Although it is preferable that the whole P particle emitting layer 11 is exposed to discharge space, only a part may be exposed. For example, the P particle emitting layer 11 may be disposed on the front substrate structure 1 or may be disposed on the back substrate structure 2. When the P particle emitting layer 11 is disposed on the front substrate structure 1, the protective layer 5 may be omitted and the P particle emitting layer 11 may be disposed on the dielectric layer 4, and may have an opening. The protective layer 5 may be disposed on the dielectric layer 4, and the P particle emitting layer 11 may be disposed in the opening.

P 입자 방출층(11)의 두께나 형상은, 특별히 한정되지 않는다. P 입자 방출층(11)은, 표시 영역의 전체면에 배치하여도 되고, 일부에만 배치하여도 된다. 예를 들면, 평면에서 볼 때 표시 전극(3)과 겹치는 영역에만 형성하거나, 스캔 전극(3Y)과 겹치는 영역에만 형성하거나 하여도 된다. 이 경우, 방전 지연의 개선 효과를 그다지 저하시키지 않고 P 입자 방출 재료의 사용량을 저감할 수 있다. 또한, 금속 전극(3b)과 겹치는 영역에만 형성하거나, 면방전이 일어나지 않는 표시 전극쌍 간의 비방전 라인(역 슬릿)과 겹치는 영역에만 형성하거나 하여도 된다. 이 경우, P 입자 방출층(11)을 형성함에 따른 휘도 저하를 억제할 수 있다. P 입자 방출층(11)은, 스트레이트 형상으로 형성하여도 되고, 방전 셀마다 분리한 섬형상으로 형성하여도 된다.The thickness and the shape of the P particle emitting layer 11 are not particularly limited. The P particle emitting layer 11 may be disposed on the entire surface of the display region or may be disposed only on a part of the display region. For example, it may be formed only in the region overlapping with the display electrode 3 in plan view or only in the region overlapping with the scan electrode 3Y. In this case, the usage-amount of P particle emitting material can be reduced, without reducing the improvement effect of discharge delay much. It may be formed only in an area overlapping with the metal electrode 3b, or only in an area overlapping with a non-discharge line (reverse slit) between display electrode pairs in which no surface discharge occurs. In this case, the fall of the brightness by forming the P particle emitting layer 11 can be suppressed. The P particle emitting layer 11 may be formed in a straight shape, or may be formed in an island shape separated for each discharge cell.

P 입자 방출층(11)의 형성 방법은, 특별히 한정되지 않는다. P 입자 방출층(11)은, 예를 들면, 분체 형상의 P 입자 방출 재료를 그대로 또는 분산매에 분산시킨 상태에서 보호층(5)을 향해서 산포함으로써 형성할 수 있다. 또한, 스크린 인쇄에 의해, P 입자 방출 재료를 보호층(5) 상에 부착시켜도 된다. 또한, P 입자 방출층(11)은, 디스펜서나 잉크제트 장치를 이용해서 P 입자 방출층(11)을 형성하는 부위에 P 입자 방출 재료를 함유하는 페이스트나 현탁액을 부착시킴으로써 형성하여도 된다.The formation method of the P particle emitting layer 11 is not specifically limited. The P particle emitting layer 11 can be formed by, for example, dispersing toward the protective layer 5 in the state of dispersing the powder-like P particle emitting material intact or in a dispersion medium. In addition, P particle-emitting material may be attached onto the protective layer 5 by screen printing. The P particle emitting layer 11 may be formed by attaching a paste or suspension containing a P particle emitting material to a site where the P particle emitting layer 11 is formed by using a dispenser or an ink jet device.

이하, 본 발명의 구체적인 실시예에 대해서 설명한다. 이하의 실시예에서는, 불소가 첨가된 MgO 결정체(이하, 「F 첨가 MgO 결정체」라고 부름)를 방전 공간에 노출되도록 배치함에 따른 방전 지연 개선 효과를 조사했다. 또한, 불소가 첨가되지 않은 통상의 MgO 결정체를 방전 공간에 노출되도록 배치한 경우와 비교했다.Hereinafter, specific examples of the present invention will be described. In the following examples, the effect of improving the discharge delay by arranging the fluorine-added MgO crystals (hereinafter referred to as "F-added MgO crystals") to be exposed to the discharge space was investigated. In addition, it compared with the case where the normal MgO crystal which does not add fluorine was arrange | positioned so that it may expose to discharge space.

1. F 첨가 MgO 결정체의 제조 방법1. Method for producing F-added MgO crystals

이하의 방법으로 F 첨가량이 서로 다른 5종류의 F 첨가 MgO 결정체(실시예 샘플 A∼E와 부름)를 제작했다.Five kinds of F-added MgO crystals (called Examples Samples A to E) having different amounts of F addition were produced by the following method.

우선, MgO 결정체(우베 마테리알즈 주식회사제, 상품명:기상법 고순도 초미분 마그네시아(2000A))와, MgF2(후루찌 화학 주식회사제, 순도:99.99%)를 각각 유발과 유봉을 이용해서 응집 해쇄하여 분체 형상으로 했다.First, MgO crystals (manufactured by Ube Materials Co., Ltd., product name: Meteorological method, high purity ultra fine powder magnesia (2000A)) and MgF 2 (manufactured by Furuchi Chemical Co., Ltd., purity: 99.99%) are agglomerated and disintegrated using mortar and pestle, respectively. It was made into powder shape.

다음으로, 표 1에 나타내는 혼합량으로 되도록, 응집 해쇄한 MgO 결정체와 MgF2를 칭량하고, 텀블러 혼합기로 혼합했다.Next, so that the mixing amount shown in Table 1, were weighed aggregation pulverized MgO crystals and a MgF 2, and was mixed in a tumbler mixer.

다음으로, 혼합한 것을 대기 중 1450℃에서 1시간 소성했다.Next, the mixed thing was baked at 1450 degreeC in air | atmosphere for 1 hour.

다음으로, 소성한 가루를 응집 해쇄하여 분체 형상으로 하여, 실시예 샘플 A∼E의 F 첨가 MgO 결정체를 얻었다.Next, the calcined powder was agglomerated and pulverized to obtain a powder form to obtain F-added MgO crystals of Examples Samples A to E.

다음으로, 실시예 샘플 A와 C의 F 첨가량을 연소 이온 크로마토그래프 분석에 의해 측정했다. 그 결과를 표 1에 나타낸다. 또한, 실시예 샘플 A와 C의 F 첨가량의 측정값으로부터 추측되는 실시예 샘플 B, D, E의 F 첨가량의 추정값을 도 2의 그래프에 따라서 구했다. 표 1에서는 F 첨가량의 추정값은 괄호를 쳐서 표시했다.Next, the F addition amount of Example sample A and C was measured by the combustion ion chromatograph analysis. The results are shown in Table 1. In addition, the estimated value of the F addition amount of Example sample B, D, and E estimated from the measured value of the F addition amount of Example sample A and C was calculated | required according to the graph of FIG. In Table 1, the estimated value of the amount of F addition was shown in parentheses.

Figure 112008017279053-pat00003
Figure 112008017279053-pat00003

2. PDP의 제조 방법2. Manufacturing Method of PDP

다음으로, 실시예 샘플 A, B, C, D 또는 E의 F 첨가 MgO 결정체로 이루어지는 P 입자 방출층(11)을 갖는 PDP를 이하의 방법으로 제조했다. 또한, 후술하는 방전 지연 시험의 비교예에 사용하기 위해, F 첨가 MgO 결정체 대신에 F 첨가를 행하지 않은 MgO 결정체(메이커, 상품명은 상동)를 이용해서 PDP를 마찬가지의 방법 및 조건에서 제조했다.Next, the PDP which has the P particle emission layer 11 which consists of F addition MgO crystal | crystallization of Example sample A, B, C, D or E was manufactured by the following method. In addition, in order to use it for the comparative example of the discharge delay test mentioned later, PDP was manufactured on the same method and conditions using MgO crystal | crystallization (maker, brand name is the same) which F was not added instead of F addition MgO crystal.

2-1. 개요2-1. summary

도 1의 (a)∼(c)에 도시한 바와 같이 글래스 기판(1a) 상에 표시 전극(3), 유전체층(4), 보호층(5), P 입자 방출층(11)을 형성함으로써 전면측 기판 구조체(1)를 제작했다. 또한, 글래스 기판(2a) 상에 어드레스 전극(6), 유전체층(9), 격벽(7) 및 형광체층(8)을 형성함으로써 배면측 기판 구조체(2)를 제작했다. 다음으로, 전면측 기판 구조체(1)와 배면측 기판 구조체(2)를 서로 겹치고 주연부를 봉착재로 밀봉함으로써 내부에 기밀한 방전 공간을 갖는 패널을 제작했다. 다음으로, 방전 공간 내를 배기 후, 방전 가스를 봉입하여, PDP를 완성시켰다.As shown in Figs. 1A to 1C, the display electrode 3, the dielectric layer 4, the protective layer 5, and the P particle emission layer 11 are formed on the glass substrate 1a. The side substrate structure 1 was produced. Furthermore, the back side substrate structure 2 was produced by forming the address electrode 6, the dielectric layer 9, the partition 7, and the phosphor layer 8 on the glass substrate 2a. Next, a panel having an airtight discharge space therein was produced by overlapping the front side substrate structure 1 and the back side substrate structure 2 with each other and sealing the periphery with a sealing material. Next, after exhausting the inside of the discharge space, the discharge gas was sealed to complete the PDP.

2-2. P 입자 방출층의 형성 방법2-2. Formation method of P particle emitting layer

P 입자 방출층(11)은, 자세하게는, 이하의 방법으로 형성했다.The P particle emission layer 11 was formed in the following method in detail.

우선, F 첨가 MgO 결정체를 IPA(간토 화학 주식회사제, 전자 공업용) 1L에 대하여 2g의 비율로 혼합하여, 초음파 분산기로 분산시켜서 응집 해쇄시켜, 슬러리를 제작했다.First, the F-added MgO crystals were mixed at a ratio of 2 g relative to 1 L of IPA (manufactured by Kanto Chemical Co., Ltd., for electronic industry), dispersed by an ultrasonic disperser, and coagulated to disintegrate to prepare a slurry.

다음으로, 보호층(5) 상에 도장용 스프레이 건을 이용해서 상기 슬러리를 스프레이 도포하고, 그 후에 드라이 에어를 내뿜어서 건조시키는 공정을 수회 반복함으로써 P 입자 방출층(11)을 형성했다. P 입자 방출층(11)은, F 첨가 MgO 결정체의 중량이 1㎡당 2g으로 되도록 형성했다.Next, the said particle | grain was spray-coated using the spray gun for coating on the protective layer 5, and the P particle emitting layer 11 was formed by repeating the process of blowing dry air after that several times. The P particle emitting layer 11 was formed such that the weight of the F-added MgO crystals was 2 g per 1 m 2.

2-3. 그 외2-3. etc

그 외의 조건은, 이하와 같이 했다.Other conditions were as follows.

전면측 기판 구조체(1):Front side substrate structure (1):

표시 전극(3a)의 폭:270㎛Width of display electrode 3a: 270 mu m

금속 전극(3b)폭:95㎛Metal electrode 3b width: 95 micrometers

방전 갭의 폭:100㎛Width of discharge gap: 100 μm

유전체층(4):저융점 글래스 페이스트의 도포 소성에 의해 형성, 두께:30㎛Dielectric layer 4: Formed by application baking of low melting glass paste, thickness: 30 micrometers

보호층(5):전자 빔 증착에 의한 MgO층, 두께:7500ÅProtective layer 5: MgO layer by electron beam evaporation, thickness: 7500 kPa

배면측 기판 구조체(2):Back side substrate structure (2):

어드레스 전극(6)의 폭:70㎛Width of the address electrode 6: 70 μm

유전체층(9):저융점 글래스 페이스트의 도포 소성에 의해 형성, 두께:10㎛Dielectric layer 9: formed by coating baking of low melting glass paste, thickness: 10micrometer

어드레스 전극(6)의 바로 위에서의 형광체층(8)의 두께:20㎛Thickness of phosphor layer 8 directly above address electrode 6: 20 μm

형광체층(8)의 재료:Zn2SiO4:Mn(녹 형광체)Material of phosphor layer 8: Zn 2 SiO 4 : Mn (green phosphor)

격벽(7)의 높이:140㎛ 꼭대기부에서의 폭:50㎛Height of partition 7: 140 μm Width at top: 50 μm

격벽(7)의 피치(도 1의 (a)의 치수 A):360㎛Pitch of the partition wall 7 (dimension A in FIG. 1A): 360 µm

방전 가스:Ne96%-Xe4%, 500TorrDischarge Gas: Ne96% -Xe4%, 500Torr

3. 방전 지연 시험3. Discharge delay test

다음으로, 제조한 각 PDP에 대해서 방전 지연 시험을 행하였다. 방전 지연 시험은, 도 3에 도시하는 측정용의 전압 파형에 의해 행하였다. 리세트 방전 기간에서는 서스테인 전극(3X)과 스캔 전극(3Y) 사이에서 리세트 방전을 일으키게 해서 유전체층의 전하 상태를 리세트하고, 이전의 방전의 영향을 제거했다. 예비 방전 기간에서는 특정한 셀을 선택한 후에 서스테인 전극(3X)과 스캔 전극(3Y) 사이에서 방전을 일으키게 해서 P 입자 방출 재료를 여기했다. 그 후, 10㎲∼50㎳의 휴지 기간을 경과한 후, 어드레스 방전 기간에 어드레스 전극(6)에 전압을 인가하고, 이 전압 인가 시로부터 실제로 방전이 개시될 때까지의 시간을 측정했다. 방전 개시까지의 시간은 1000회 측정하여, 누적 방전 확률이 90%로 되는 시간을 방전 지연으로 정의했다.Next, the discharge delay test was done about each manufactured PDP. The discharge delay test was performed by the voltage waveform for a measurement shown in FIG. In the reset discharge period, the reset discharge is caused between the sustain electrode 3X and the scan electrode 3Y to reset the state of charge of the dielectric layer, thereby removing the influence of the previous discharge. In the preliminary discharge period, after selecting a specific cell, a discharge was caused between the sustain electrode 3X and the scan electrode 3Y to excite the P particle-emitting material. Thereafter, after the 10 to 50 mA rest period has elapsed, a voltage is applied to the address electrode 6 in the address discharge period, and the time from when the voltage is applied until the discharge is actually started is measured. The time until discharge start was measured 1000 times, and the time until the cumulative discharge probability became 90% was defined as the discharge delay.

이와 같이 하여 얻어진 결과를 표 2, 도 4 및 도 5에 도시한다. 도 4는, 실시예 샘플 C를 이용해서 제조한 PDP와, 무첨가의 MgO 결정체를 이용해서 제조한 PDP에 대한, 휴지 기간과 방전 지연과의 관계를 나타내는 그래프이다. 도 5는, 표 2를 플롯한 것이다.The result obtained in this way is shown in Table 2, FIG. 4, and FIG. 4 is a graph showing the relationship between the rest period and the discharge delay of the PDP manufactured using the example sample C and the PDP manufactured using no additive MgO crystals. 5 plots Table 2.

Figure 112010006546837-pat00011
Figure 112010006546837-pat00011

도 4로부터 명백한 바와 같이, 실시예 샘플 C를 이용해서 제조한 PDP에서는, 무첨가 MgO 결정체를 이용해서 제조한 PDP에 비교하여, 휴지 기간이 긴 부분에서도 방전 지연이 짧은 것을 알 수 있다. 이것은, 실시예 샘플 C과 같은, F 첨가 MgO 결정체는, 무첨가의 MgO 결정체에 비해서 방전 지연을 억제하는 효과가 길게 지속되는 것을 의미하고 있다.As is apparent from Fig. 4, in the PDP manufactured using the example sample C, it can be seen that the discharge delay is short even in the portion having a long rest period, as compared with the PDP prepared using the additive-free MgO crystals. This means that the F-added MgO crystals, like Example Sample C, have a longer effect of suppressing the discharge delay compared to the non-added MgO crystals.

또한, 표 2 및 도 5로부터 명백한 바와 같이, F 첨가량이 24∼440ppm의 범위에서, 방전 지연의 변화가 작은 것을 알 수 있다. 이것은, F원소의 첨가량이 방전 지연의 개선 효과에 미치는 영향은 크지 않은 것을 나타내고 있고, 첨가량이 1∼10000ppm 정도의 범위이면, 방전 지연의 개선 효과가 장시간 지속되는 것을 시사하고 있다고 생각된다.In addition, as is apparent from Table 2 and Fig. 5, it is understood that the change in discharge delay is small in the range of 24 to 440 ppm of the F addition amount. This indicates that the effect of the addition amount of F element on the improvement effect of the discharge delay is not large, and it is thought that the improvement effect of the discharge delay lasts for a long time if the addition amount is in the range of about 1-10000 ppm.

도 1은 본 발명의 일 실시예의 PDP의 구조를 도시하는 도면으로, 도 1의 (a)는 평면도, 도 1의 (b) 및 도 1의 (c)는 각각 도 1의 (a) 중의 I-I 단면도 및 II-II 단면도.1 is a diagram showing the structure of a PDP according to an embodiment of the present invention, in which FIG. 1A is a plan view, FIG. 1B and FIG. 1C are II in FIG. 1A, respectively. Section and II-II section.

도 2는 본 발명의 실시예에서의 샘플 B,D,E의 F 첨가량의 추정값을 구하기 위한 그래프.2 is a graph for obtaining an estimated value of the amount of F addition of samples B, D, and E in the embodiment of the present invention.

도 3은 본 발명의 실시예의 방전 지연의 측정에 이용한 전압 파형을 도시한 도면.3 is a diagram showing voltage waveforms used for measuring the discharge delay of the embodiment of the present invention.

도 4는 실시예 샘플 C를 이용해서 제조한 PDP와, 무첨가의 MgO 결정체를 이용해서 제조한 PDP에 대한, 휴지 기간과 방전 지연과의 관계를 나타내는 그래프.4 is a graph showing a relationship between a pause period and a discharge delay of a PDP prepared using Example Sample C and a PDP prepared using no additive MgO crystals.

도 5는 본 발명의 실시예에 따른, F 첨가량의 측정값 또는 추정값과, 방전 지연과의 관계를 나타내는 그래프.5 is a graph showing a relationship between a measured value or an estimated value of an F addition amount and a discharge delay according to an embodiment of the present invention.

도 6은 종래의 PDP의 구조를 도시하는 사시도.6 is a perspective view showing the structure of a conventional PDP.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

1 : 전면측 기판 구조체1: Front side substrate structure

1a : 전면측 기판1a: front side board

2 : 배면측 기판 구조체2: back side substrate structure

2a : 배면측 기판2a: back side substrate

3a : 투명 전극3a: transparent electrode

3b : 금속 전극3b: metal electrode

3 : 표시 전극3: display electrode

4, 9 : 유전체층4, 9: dielectric layer

5 : 보호층5: protective layer

6 : 어드레스 전극6: address electrode

7 : 격벽7: bulkhead

8 : 형광체층8: phosphor layer

11 : P 입자 방출층11: P particle emitting layer

Claims (22)

대향 배치된 2개의 기판 구조체 사이에 방전 공간이 형성된 플라즈마 디스플레이 패널로서,A plasma display panel in which a discharge space is formed between two opposing substrate structures, 상기 기판 구조체의 한쪽은, 기판 상에 표시 전극과, 상기 표시 전극을 덮는 유전체층과, 상기 유전체층을 덮는 산화 마그네슘으로 이루어지는 보호층과, 상기 보호층 상에 있어서 상기 방전 공간에 노출되도록 형성된 프라이밍 입자 방출층을 포함하고,One side of the substrate structure includes a display electrode on the substrate, a dielectric layer covering the display electrode, a protective layer made of magnesium oxide covering the dielectric layer, and priming particle emission formed on the protective layer to be exposed to the discharge space. Including layers, 상기 프라이밍 입자 방출층은, 할로겐 원소가 24ppm이상 100ppm미만 첨가된 분체 형상의 산화 마그네슘 결정체로서, 전자선의 조사에 의해 파장 영역 200∼300nm 내에 피크를 갖는 캐소드 루미네센스 발광을 행하는 산화 마그네슘 결정체를 갖는 것을 특징으로 하는 플라즈마 디스플레이 패널.The priming particle emitting layer is a powdered magnesium oxide crystal in which a halogen element is added in an amount of 24 ppm or more but less than 100 ppm, and has a magnesium oxide crystal that emits cathode luminescence light having a peak within a wavelength region of 200 to 300 nm by irradiation with an electron beam. Plasma display panel, characterized in that. 제1항에 있어서, 상기 할로겐 원소는 불소인 플라즈마 디스플레이 패널.The plasma display panel of claim 1, wherein the halogen element is fluorine. 제1항에 있어서, 상기 분체 형상의 산화 마그네슘 결정체의 평균 입경은, 0.05∼20㎛인 플라즈마 디스플레이 패널.The plasma display panel according to claim 1, wherein an average particle diameter of the powdered magnesium oxide crystals is 0.05 to 20 µm. 제1항에 있어서, 상기 프라이밍 입자 방출층은, 평면에서 볼 때 플라즈마 디스플레이 패널의 표시 영역 내의 일부의 영역에만 배치되고, 배치된 상기 프라이밍 입자 방출층의 적어도 일부는 상기 방전 공간에 노출되는 것을 특징으로 하는 플라즈마 디스플레이 패널.The method of claim 1, wherein the priming particle emitting layer is disposed only in a portion of the display area of the plasma display panel in plan view, and at least a part of the arranged priming particle emitting layer is exposed to the discharge space. Plasma display panel. 제4항에 있어서, 상기 표시 전극은 금속 전극을 갖고, 상기 프라이밍 입자 방출층이 배치된 상기 일부의 영역은, 평면에서 볼 때 상기 금속 전극에 의한 영역과 겹치는 영역인 것을 특징으로 하는 플라즈마 디스플레이 패널.The plasma display panel of claim 4, wherein the display electrode has a metal electrode, and the partial region in which the priming particle emitting layer is disposed is a region overlapping with the region by the metal electrode in plan view. . 제1항에 있어서, 상기 보호층은, 증착법, 스퍼터법, 또는 도포법 중 어느 하나에 의해 형성된 산화 마그네슘층인 것을 특징으로 하는 플라즈마 디스플레이 패널.The plasma display panel according to claim 1, wherein the protective layer is a magnesium oxide layer formed by any one of a vapor deposition method, a sputtering method, and a coating method. 기판과, 상기 기판 상에 형성된 복수의 표시 전극과, 그들 표시 전극 상에 형성된 유전체층과, 상기 유전체층 상에 형성된 산화 마그네슘으로 이루어지는 보호층과, 상기 보호층 상에 있어서 방전 공간과 접하도록 형성된 프라이밍 입자 방출층을 포함하여 이루어지는 플라즈마 디스플레이 패널의 기판 구조체로서,A priming particle formed so as to be in contact with the discharge space on the substrate, a plurality of display electrodes formed on the substrate, a dielectric layer formed on the display electrodes, magnesium oxide formed on the dielectric layer, and a protective space on the protective layer. A substrate structure of a plasma display panel comprising an emission layer, 상기 프라이밍 입자 방출층은, 할로겐 원소가 24ppm이상 100ppm미만 첨가된 분체 형상의 산화 마그네슘 결정체로서, 전자선의 조사에 의해 파장 영역 200∼300nm 내에 피크를 갖는 캐소드 루미네센스 발광을 행하는 산화 마그네슘 결정체로부터 구성되어 있는 것을 특징으로 하는 플라즈마 디스플레이 패널의 기판 구조체.The priming particle emitting layer is a powdered magnesium oxide crystal in which a halogen element is added in an amount of 24 ppm or more but less than 100 ppm, and is composed of magnesium oxide crystals that emit cathode luminescence emission having a peak within a wavelength range of 200 to 300 nm by irradiation with an electron beam. A substrate structure of a plasma display panel. 제7항에 있어서, 상기 산화 마그네슘 결정체의 평균 입경은, 0.05∼20㎛인 플라즈마 디스플레이 패널의 기판 구조체.8. The substrate structure of claim 7, wherein the magnesium oxide crystals have an average particle diameter of 0.05 to 20 mu m. 제7항에 있어서, 상기 할로겐 원소는 불소인 플라즈마 디스플레이 패널의 기판 구조체.8. The substrate structure of claim 7, wherein the halogen element is fluorine. 제7항에 있어서, 상기 프라이밍 입자 방출층은, 평면에서 볼 때 플라즈마 디스플레이 패널의 표시 영역 내의 일부의 영역에만 배치되고, 배치된 상기 프라이밍 입자 방출층의 적어도 일부는 상기 방전 공간에 노출되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 기판 구조체.The method of claim 7, wherein the priming particle emitting layer is disposed only in a portion of the display area of the plasma display panel in plan view, and at least a part of the arranged priming particle emitting layer is exposed to the discharge space. A substrate structure of a plasma display panel. 제10항에 있어서, 상기 표시 전극은 금속 전극을 갖고, 상기 프라이밍 입자 방출층이 배치된 상기 일부의 영역은, 평면에서 볼 때 상기 금속 전극에 의한 영역과 겹치는 영역인 것을 특징으로 하는 플라즈마 디스플레이 패널의 기판 구조체.The plasma display panel of claim 10, wherein the display electrode has a metal electrode, and the partial region in which the priming particle emitting layer is disposed is a region overlapping with the region by the metal electrode in plan view. Substrate structure. 제7항에 있어서, 상기 보호층은, 증착법, 스퍼터법, 또는 도포법 중 어느 하나에 의해 형성된 산화 마그네슘층인 것을 특징으로 하는 플라즈마 디스플레이 패널의 기판 구조체.The substrate structure of a plasma display panel according to claim 7, wherein the protective layer is a magnesium oxide layer formed by any one of a vapor deposition method, a sputtering method, and a coating method. 대향 배치된 2개의 기판 구조체 사이에 방전 공간이 형성된 플라즈마 디스플레이 패널로서,A plasma display panel in which a discharge space is formed between two opposing substrate structures, 상기 기판 구조체의 한쪽은, 기판 상에 표시 전극과, 상기 표시 전극 상에 형성된 유전체층과, 상기 유전체층 상에 형성된 산화 마그네슘으로 이루어지는 보호층과, 상기 보호층 상에 있어서 상기 방전 공간에 노출되도록 형성된 프라이밍 입자 방출층을 포함하고,One side of the substrate structure includes a display electrode on a substrate, a dielectric layer formed on the display electrode, a protective layer made of magnesium oxide formed on the dielectric layer, and a priming formed on the protective layer so as to be exposed to the discharge space. A particle emitting layer, 상기 프라이밍 입자 방출층은, 실질적으로 산화 마그네슘과 불소만으로 이루어지고, 상기 불소가 24ppm이상 100ppm미만 첨가된 분체 형상의 산화 마그네슘 결정체로서, 전자선의 조사에 의해 파장 영역 200∼300nm 내에 피크를 갖는 캐소드 루미네센스 발광을 행하는 산화 마그네슘 결정체를 갖는 것을 특징으로 하는 플라즈마 디스플레이 패널.The priming particle releasing layer is a powdered magnesium oxide crystal composed of substantially only magnesium oxide and fluorine, and the fluorine is added in an amount of 24 ppm or more but less than 100 ppm. The cathode lumines having a peak within a wavelength region of 200 to 300 nm by irradiation with an electron beam. A plasma display panel comprising magnesium oxide crystals which emit necessity light. 제13항에 있어서, 상기 분체 형상의 산화 마그네슘 결정체의 평균 입경은, 0.05∼20㎛인 플라즈마 디스플레이 패널.The plasma display panel according to claim 13, wherein the average particle diameter of the powdered magnesium oxide crystals is 0.05 to 20 µm. 제13항에 있어서, 상기 프라이밍 입자 방출층은, 평면에서 볼 때 플라즈마 디스플레이 패널의 표시 영역 내의 일부의 영역에만 배치되고, 배치된 상기 프라이밍 입자 방출층의 적어도 일부는 상기 방전 공간에 노출되는 것을 특징으로 하는 플라즈마 디스플레이 패널.The method of claim 13, wherein the priming particle emitting layer is disposed only in a portion of the display area of the plasma display panel in plan view, and at least a part of the arranged priming particle emitting layer is exposed to the discharge space. Plasma display panel. 제15항에 있어서, 상기 표시 전극은 금속 전극을 갖고, 상기 프라이밍 입자 방출층이 배치된 상기 일부의 영역은, 평면에서 볼 때 상기 금속 전극에 의한 영역과 겹치는 영역인 것을 특징으로 하는 플라즈마 디스플레이 패널.The plasma display panel of claim 15, wherein the display electrode has a metal electrode, and the partial region where the priming particle emitting layer is disposed is a region overlapping with the region by the metal electrode in plan view. . 제13항에 있어서, 상기 보호층은, 증착법, 스퍼터법, 또는 도포법 중 어느 하나에 의해 형성된 산화 마그네슘층인 것을 특징으로 하는 플라즈마 디스플레이 패널.The plasma display panel according to claim 13, wherein the protective layer is a magnesium oxide layer formed by any one of a vapor deposition method, a sputtering method, and a coating method. 기판과, 상기 기판 상에 형성된 복수의 표시 전극과, 그들 표시 전극 상에 형성된 유전체층과, 상기 유전체층 상에 형성된 산화 마그네슘으로 이루어지는 보호층과, 상기 보호층 상에 있어서 방전 공간과 접하도록 형성된 프라이밍 입자 방출층을 포함하여 이루어지는 플라즈마 디스플레이 패널의 기판 구조체로서,A priming particle formed so as to be in contact with the discharge space on the substrate, a plurality of display electrodes formed on the substrate, a dielectric layer formed on the display electrodes, magnesium oxide formed on the dielectric layer, and a protective space on the protective layer. A substrate structure of a plasma display panel comprising an emission layer, 상기 프라이밍 입자 방출층은, 실질적으로 산화 마그네슘과 불소만으로 이루어지고, 불소가 24ppm이상 100ppm미만 첨가된 분체 형상의 산화 마그네슘 결정체로서, 전자선의 조사에 의해 파장 영역 200∼300nm 내에 피크를 갖는 캐소드 루미네센스 발광을 행하는 산화 마그네슘 결정체를 갖는 것을 특징으로 하는 플라즈마 디스플레이 패널의 기판 구조체.The priming particle releasing layer is a powdered magnesium oxide crystal composed of substantially only magnesium oxide and fluorine, and added with fluorine of 24 ppm or more and less than 100 ppm, and has a peak in the wavelength region of 200 to 300 nm by irradiation with an electron beam. A substrate structure of a plasma display panel having magnesium oxide crystals which emit sense light. 제18항에 있어서, 상기 산화 마그네슘 결정체의 평균 입경은, 0.05∼20㎛인 플라즈마 디스플레이 패널의 기판 구조체.19. The substrate structure of claim 18, wherein the magnesium oxide crystals have an average particle diameter of 0.05 to 20 mu m. 제18항에 있어서, 상기 프라이밍 입자 방출층은, 평면에서 볼 때 플라즈마 디스플레이 패널의 표시 영역 내의 일부의 영역에만 배치되고, 배치된 상기 프라이밍 입자 방출층의 적어도 일부는 상기 방전 공간에 노출되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 기판 구조체.19. The method of claim 18, wherein the priming particle emitting layer is disposed only in a portion of the display area of the plasma display panel in plan view, and at least a part of the arranged priming particle emitting layer is exposed to the discharge space. A substrate structure of a plasma display panel. 제20항에 있어서, 상기 표시 전극은 금속 전극을 갖고, 상기 프라이밍 입자 방출층이 배치된 상기 일부의 영역은, 평면에서 볼 때 상기 금속 전극에 의한 영역과 겹치는 영역인 것을 특징으로 하는 플라즈마 디스플레이 패널의 기판 구조체.21. The plasma display panel of claim 20, wherein the display electrode has a metal electrode, and the partial region in which the priming particle emitting layer is disposed is a region overlapping with the region by the metal electrode in plan view. Substrate structure. 제18항에 있어서, 상기 보호층은, 증착법, 스퍼터법, 또는 도포법 중 어느 하나에 의해 형성된 산화 마그네슘층인 것을 특징으로 하는 플라즈마 디스플레이 패널의 기판 구조체.The substrate structure of a plasma display panel according to claim 18, wherein the protective layer is a magnesium oxide layer formed by any one of a vapor deposition method, a sputtering method, and a coating method.
KR1020080022038A 2007-05-09 2008-03-10 Plasma display panel and body structure of thereof KR100990770B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007124718A JP4492638B2 (en) 2007-05-09 2007-05-09 Plasma display panel, substrate structure of plasma display panel
JPJP-P-2007-00124718 2007-05-09

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020100008744A Division KR100990774B1 (en) 2007-05-09 2010-01-29 Method of fabricating plasma display panel

Publications (2)

Publication Number Publication Date
KR20080099777A KR20080099777A (en) 2008-11-13
KR100990770B1 true KR100990770B1 (en) 2010-10-29

Family

ID=39684299

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020080022038A KR100990770B1 (en) 2007-05-09 2008-03-10 Plasma display panel and body structure of thereof
KR1020100008744A KR100990774B1 (en) 2007-05-09 2010-01-29 Method of fabricating plasma display panel

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020100008744A KR100990774B1 (en) 2007-05-09 2010-01-29 Method of fabricating plasma display panel

Country Status (5)

Country Link
US (2) US7876050B2 (en)
EP (1) EP1990826A1 (en)
JP (1) JP4492638B2 (en)
KR (2) KR100990770B1 (en)
CN (2) CN101303949B (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4945641B2 (en) 2007-10-02 2012-06-06 株式会社日立製作所 Plasma display panel and manufacturing method thereof
JP5272451B2 (en) * 2008-03-10 2013-08-28 パナソニック株式会社 Plasma display panel
JP2010146741A (en) * 2008-12-16 2010-07-01 Hitachi Plasma Display Ltd Plasma display panel
US8058805B2 (en) 2009-08-19 2011-11-15 Samsung Sdi Co., Ltd. Plasma display panel
JP5745821B2 (en) 2010-11-12 2015-07-08 タテホ化学工業株式会社 Fluorine-containing magnesium oxide phosphor and method for producing the same
JP2012226852A (en) * 2011-04-15 2012-11-15 Panasonic Corp Plasma display panel

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3941289B2 (en) * 1998-06-30 2007-07-04 三菱マテリアル株式会社 Protective film for PDP or PALC, method for producing the same, and PDP or PALC using the same
KR100899311B1 (en) 1998-12-10 2009-05-27 미쓰비시 마테리알 가부시키가이샤 Fpd protecting film, method of producing the same and fpd using the same
JP3991504B2 (en) * 1999-05-20 2007-10-17 三菱マテリアル株式会社 Method for manufacturing protective film for PDP or PALC, protective film for PDP or PALC, and PDP or PALC using the same
WO2002059927A1 (en) * 2001-01-23 2002-08-01 Matsushita Electric Industrial Co., Ltd. Method of manufacturing gas discharge panel
JP2003022755A (en) * 2001-07-05 2003-01-24 Mitsubishi Electric Corp Substrate for plasma display panel, its manufacturing method, its protection film deposition device, and plasma display panel
JP4378917B2 (en) * 2002-07-01 2009-12-09 東洋インキ製造株式会社 Method for producing pigment composition, pigment dispersion using pigment composition produced by the method, and resin composition for coloring
JPWO2004038753A1 (en) * 2002-10-22 2006-02-23 松下電器産業株式会社 Plasma display panel
JP4195279B2 (en) 2002-12-02 2008-12-10 宇部マテリアルズ株式会社 Method for producing high-purity magnesium oxide fine powder
US7391156B2 (en) * 2003-09-24 2008-06-24 Matsushita Electrical Industrial Co., Ltd. Plasma display panel
JP4543852B2 (en) * 2003-09-24 2010-09-15 パナソニック株式会社 Plasma display panel
JP4541832B2 (en) * 2004-03-19 2010-09-08 パナソニック株式会社 Plasma display panel
JPWO2005098889A1 (en) * 2004-04-08 2007-08-16 松下電器産業株式会社 Gas discharge display panel
US7465413B2 (en) * 2004-05-11 2008-12-16 Panasonic Corporation Phosphor and plasma display panel using the same
CN1981165A (en) 2004-07-01 2007-06-13 大金工业株式会社 Freezer and air conditioner
JP4683547B2 (en) 2004-09-16 2011-05-18 パナソニック株式会社 Plasma display panel
KR20070039204A (en) * 2005-10-07 2007-04-11 삼성에스디아이 주식회사 Method for preparing plsma display panel
KR20070047075A (en) 2005-11-01 2007-05-04 엘지전자 주식회사 Protect layer of plasma display panel
EP1780749A3 (en) * 2005-11-01 2009-08-12 LG Electronics Inc. Plasma display panel and method for producing the same
JP4562742B2 (en) * 2006-02-21 2010-10-13 宇部マテリアルズ株式会社 Fluorine-containing magnesium oxide powder
JP4542080B2 (en) * 2006-11-10 2010-09-08 パナソニック株式会社 Plasma display panel and manufacturing method thereof

Also Published As

Publication number Publication date
KR100990774B1 (en) 2010-10-29
CN101697335B (en) 2012-03-14
CN101303949A (en) 2008-11-12
US7934969B2 (en) 2011-05-03
JP4492638B2 (en) 2010-06-30
KR20080099777A (en) 2008-11-13
US20080278419A1 (en) 2008-11-13
JP2008282623A (en) 2008-11-20
US20100304633A1 (en) 2010-12-02
US7876050B2 (en) 2011-01-25
CN101697335A (en) 2010-04-21
CN101303949B (en) 2011-11-30
EP1990826A1 (en) 2008-11-12
KR20100018025A (en) 2010-02-16

Similar Documents

Publication Publication Date Title
EP2214193B1 (en) Plasma display panel
KR100990774B1 (en) Method of fabricating plasma display panel
KR20090067145A (en) Plasma display panel and method for manufacture thereof
EP2101342A1 (en) Plasma display panel
EP2099051B1 (en) Plasma display panel
US20100213839A1 (en) Plasma display panel
US8040064B2 (en) Plasma display panel and method for manufacturing the same
EP2120253A1 (en) Plasma display panel
WO2009113139A1 (en) Plasma display panel
KR101102721B1 (en) Plasma display panel
US7994718B2 (en) Plasma display panel
KR101075002B1 (en) Plasma display panel
JP5115536B2 (en) Method for manufacturing plasma display panel
EP2099049A1 (en) Method for manufacturing plasma display panel
JP2008282624A (en) Plasma display panel
US8053989B2 (en) Plasma display panel
JP2008287966A (en) Plasma display panel
EP2120252A1 (en) Plasma display panel
JP4839233B2 (en) Plasma display panel
JP2008282768A (en) Plasma display panel and manufacturing method therefor
US20130069521A1 (en) Plasma-display panel
EP2141727A1 (en) Plasma display panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131001

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141002

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee