KR100984618B1 - Manufacturing method of thin silicon solar cells - Google Patents

Manufacturing method of thin silicon solar cells Download PDF

Info

Publication number
KR100984618B1
KR100984618B1 KR1020080128171A KR20080128171A KR100984618B1 KR 100984618 B1 KR100984618 B1 KR 100984618B1 KR 1020080128171 A KR1020080128171 A KR 1020080128171A KR 20080128171 A KR20080128171 A KR 20080128171A KR 100984618 B1 KR100984618 B1 KR 100984618B1
Authority
KR
South Korea
Prior art keywords
layer
silicon layer
seed
forming
seed metal
Prior art date
Application number
KR1020080128171A
Other languages
Korean (ko)
Other versions
KR20100069480A (en
Inventor
최대림
박정호
황현기
서동해
Original Assignee
하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하이디스 테크놀로지 주식회사 filed Critical 하이디스 테크놀로지 주식회사
Priority to KR1020080128171A priority Critical patent/KR100984618B1/en
Publication of KR20100069480A publication Critical patent/KR20100069480A/en
Application granted granted Critical
Publication of KR100984618B1 publication Critical patent/KR100984618B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1872Recrystallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02667Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H01L31/182Special manufacturing methods for polycrystalline Si, e.g. Si ribbon, poly Si ingots, thin films of polycrystalline Si
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/546Polycrystalline silicon PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Photovoltaic Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 박막 실리콘 태양전지의 제조방법에 관한 것으로, 기판 상에 시드(Seed) 금속층을 형성하는 단계와, 상기 시드 금속층의 상부에 캡핑층을 형성하고 상기 시드 금속층의 일부가 노출되도록 패터닝하는 단계와, 상기 패터닝된 캡핑층을 포함한 상기 기판 상에 제1 비정질 실리콘층을 형성하는 단계와, 상기 노출된 시드 금속층을 시드로 하여 상기 제1 비정질 실리콘층의 결정화에 의한 제1 다결정 실리콘층을 형성하는 단계와, 상기 제1 다결정 실리콘층 상에 제2 비정질 실리콘층을 형성하는 단계와, 상기 제1 다결정 실리콘층을 시드로 하여 상기 제2 비정질 실리콘층의 결정화에 의한 제2 다결정 실리콘층을 형성하는 단계를 포함 함으로서, 박막 실리콘 태양전지의 변환효율의 향상 및 제조비용을 절감할 수 있는 효과가 있다.The present invention relates to a method of manufacturing a thin film silicon solar cell, the method comprising: forming a seed metal layer on a substrate, forming a capping layer on the seed metal layer, and patterning a portion of the seed metal layer to be exposed. And forming a first amorphous silicon layer on the substrate including the patterned capping layer, and using the exposed seed metal layer as a seed to form a first polycrystalline silicon layer by crystallization of the first amorphous silicon layer. And forming a second amorphous silicon layer on the first polycrystalline silicon layer, and forming a second polycrystalline silicon layer by crystallization of the second amorphous silicon layer using the first polycrystalline silicon layer as a seed. By including the step, there is an effect that can improve the conversion efficiency of the thin film silicon solar cell and reduce the manufacturing cost.

고융점 금속, 실리콘 태양전지, 다결정 실리콘 High melting point metals, silicon solar cells, polycrystalline silicon

Description

박막 실리콘 태양전지의 제조방법{MANUFACTURING METHOD OF THIN SILICON SOLAR CELLS}MANUFACTURING METHOD OF THIN SILICON SOLAR CELLS

본 발명은 박막 실리콘 태양전지의 제조방법에 관한 것으로, 보다 상세하게는 시드(Seed) 금속층 및 고융점 금속에 의해 패터닝된 캡핑층을 이용하여 비정질 실리콘층에 대한 결정화 공정 시, 고융점 금속이 제거된 영역으로부터의 시드 금속을 통한 결정화를 유도하여 양질의 다결정 실리콘층을 형성할 수 있는 박막 실리콘 태양전지의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a thin film silicon solar cell, and more particularly, a high melting point metal is removed during a crystallization process of an amorphous silicon layer using a seed metal layer and a capping layer patterned by a high melting point metal. The present invention relates to a method for manufacturing a thin film silicon solar cell capable of inducing crystallization through a seed metal from an uneven region to form a high quality polycrystalline silicon layer.

일반적으로, 태양전지는 저 비용화 또는 고 효율화를 목표로 하여 비정질 실리콘(a-Si) 또는 다결정 실리콘을 이용한 태양전지가 개발되고 있다.In general, a solar cell using amorphous silicon (a-Si) or polycrystalline silicon has been developed for the purpose of lowering cost or increasing efficiency.

하지만, 비정질 실리콘(a-Si) 태양전지는 빛에 의한 열화의 문제가 아직 충분히 해결되지 않고 있다. 이에 따라, 다결정 실리콘 태양전지를 이용하게 되는데, 예컨대, Bulk형 다결정 실리콘 태양전지 등과 같은 다결정 실리콘 태양전지의 경우 재료비용이 크다는 단점이 있다.However, the problem of deterioration by light of amorphous silicon (a-Si) solar cells has not been sufficiently solved yet. Accordingly, a polycrystalline silicon solar cell is used. For example, a polycrystalline silicon solar cell such as a bulk polycrystalline silicon solar cell has a disadvantage in that a material cost is high.

따라서, 저비용, 고효율의 다결정 박막 실리콘 태양전지의 개발이 절실히 요구되고 있다.Therefore, the development of low cost and high efficiency polycrystalline thin film silicon solar cells is urgently required.

다결정 박막 실리콘 태양전지는, 비정질 실리콘이 형성된 기판 상에 고온의 열처리를 통해 형성할 수 있는데, 예컨대, 상기 비정질 실리콘을 다결정 실리콘으로 결정화하는 방법으로는 고상 결정화법(Solid Phase Crystallization) 또는 엑시머 레이저 결정화법(Excimer Laser Crystallization) 등을 이용할 수 있다.The polycrystalline thin film silicon solar cell may be formed by a high temperature heat treatment on a substrate on which amorphous silicon is formed. For example, the method of crystallizing the amorphous silicon into polycrystalline silicon may be a solid phase crystallization method or an excimer laser crystal. Excimer Laser Crystallization and the like can be used.

고상 결정화법은 비정질 실리콘층을 약 700 ℃ 이하의 온도에서 수 시간 내지 수십 시간에 걸쳐 어닐링하는 방법이고, 엑시머 레이저 결정화법은 엑시머 레이저를 비정질 실리콘층에 주사하여 매우 짧은 시간 동안 국부적으로 높은 온도로 가열하여 결정화하는 방법이다.The solid phase crystallization method anneals the amorphous silicon layer over a few hours to several tens of hours at a temperature of about 700 ° C. or less, and the excimer laser crystallization method scans the excimer laser into the amorphous silicon layer at a locally high temperature for a very short time. It is a method of crystallization by heating.

그러나, 상기의 고상 결정화법은 공정 시간이 매우 길뿐만 아니라 고온에서 장시간 열처리함으로서, 기판에 변형이 발생하기 쉬우며 또한, 성막 온도가 높아 기판으로부터 불순물이 유입될 수 있으며, 기판으로써 저가의 유리기판 등을 이용하는 경우에는 열팽창계수 차이 등의 문제점이 발생하게 된다.However, the above-mentioned solid-phase crystallization method is not only very long process time but also heat treatment at a high temperature for a long time, so that deformation is easily generated on the substrate, and high deposition temperature allows impurities to flow from the substrate. In the case of using the light and the like, problems such as thermal expansion coefficient difference occur.

엑시머 레이저 결정화법은 짧은 시간에 결정화가 이루어지기 때문에 고상 결정화법에 비해 기판의 변형 또는 불순물 유입 등의 문제는 어느 정도 해결될 수 있지만, 고가의 레이저 장치가 필요하기 때문에 태양전지의 제조 단가가 증가한다는 문제가 발생한다.The excimer laser crystallization method can crystallize in a short time, so that problems such as deformation of the substrate or inflow of impurities can be solved to some extent, compared to the solid phase crystallization method, but the manufacturing cost of solar cells increases because expensive laser devices are required. The problem arises.

본 발명은 전술한 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 촉매 금속을 통한 결정화를 유도하여 다결정 실리콘층을 형성함으로서 낮은 온도에서도 양질의 다결정 실리콘층을 형성할 수 있으며, 제조 단가를 절감할 수 있는 박막 실리콘 태양전지의 제조방법을 제공하는데 있다.The present invention has been made to solve the above-mentioned problems, an object of the present invention is to form a polycrystalline silicon layer by inducing crystallization through the catalytic metal to form a high-quality polycrystalline silicon layer at a low temperature, the production cost It is to provide a method for manufacturing a thin film silicon solar cell that can be saved.

전술한 목적을 달성하기 위하여 본 발명의 제1 측면은, (a) 기판 상에 시드(Seed) 금속층을 형성하는 단계; (b) 상기 시드 금속층의 상부에 캡핑층을 형성하고 상기 시드 금속층의 일부가 노출되도록 패터닝하는 단계; (c) 상기 패터닝된 캡핑층을 포함한 상기 기판 상에 제1 비정질 실리콘층을 형성하는 단계; (d) 상기 노출된 시드 금속층을 시드로 하여 상기 제1 비정질 실리콘층의 결정화에 의한 제1 다결정 실리콘층을 형성하는 단계; (e) 상기 제1 다결정 실리콘층 상에 제2 비정질 실리콘층을 형성하는 단계; 및 (f) 상기 제1 다결정 실리콘층을 시드로 하여 상기 제2 비정질 실리콘층의 결정화에 의한 제2 다결정 실리콘층을 형성하는 단계를 포함하는 박막 실리콘 태양전지의 제조방법을 제공하는 것이다.In order to achieve the above object, a first aspect of the present invention, (a) forming a seed metal layer on the substrate; (b) forming a capping layer over the seed metal layer and patterning a portion of the seed metal layer to expose; (c) forming a first amorphous silicon layer on the substrate including the patterned capping layer; (d) forming a first polycrystalline silicon layer by crystallization of the first amorphous silicon layer using the exposed seed metal layer as a seed; (e) forming a second amorphous silicon layer on the first polycrystalline silicon layer; And (f) forming a second polycrystalline silicon layer by crystallizing the second amorphous silicon layer using the first polycrystalline silicon layer as a seed.

여기서, 상기 단계 (b)에서, 상기 캡핑층은 상기 시드 금속층을 이용하여 상기 제1 비정질 실리콘층을 결정화 할 수 있도록 복수의 개구부를 가지는 시드 금속 결정화 영역을 형성하여 패터닝하는 것이 바람직하다.Here, in the step (b), the capping layer is preferably patterned by forming a seed metal crystallization region having a plurality of openings to crystallize the first amorphous silicon layer using the seed metal layer.

바람직하게는, 상기 캡핑층은 Mo, Cr, Ti 또는 W 중 선택된 어느 하나의 고융점 금속으로 이루어질 수 있다.Preferably, the capping layer may be made of a high melting point metal selected from Mo, Cr, Ti, or W.

바람직하게는, 상기 캡핑층의 두께는 100 Å 내지 1 ㎛일 수 있다.Preferably, the thickness of the capping layer may be 100 kPa to 1 ㎛.

바람직하게는, 상기 시드 금속층은 Ni, Pd, Ag, Au, Al, Sn, Sb, Cu, Co, Tr, Ru, Rh, Cd 또는 Pt 중 선택된 어느 하나의 금속으로 이루어질 수 있다.Preferably, the seed metal layer may be made of any one metal selected from Ni, Pd, Ag, Au, Al, Sn, Sb, Cu, Co, Tr, Ru, Rh, Cd, or Pt.

바람직하게는, 상기 시드 금속층은 금속 박막 또는 금속 파우더의 형태일 수있다.Preferably, the seed metal layer may be in the form of a metal thin film or metal powder.

바람직하게는, 상기 시드 금속층의 두께는 10 내지 1000 Å 일 수 있다. Preferably, the thickness of the seed metal layer may be 10 to 1000 mm 3.

바람직하게는, 상기 제1 및 제2 비정질 실리콘층은 각각 n 형 및 p 형 비정질 실리콘층일 수 있다. Preferably, the first and second amorphous silicon layers may be n-type and p-type amorphous silicon layers, respectively.

바람직하게는, 상기 제1 및 제2 다결정 실리콘층은 각각 n 형 및 p 형 다결정 실리콘층일 수 있다. Preferably, the first and second polycrystalline silicon layers may be n-type and p-type polycrystalline silicon layers, respectively.

바람직하게는, 상기 결정화는 열처리에 의해 이루어질 수 있다.Preferably, the crystallization may be made by heat treatment.

바람직하게는, 상기 열처리는 300 내지 800 ℃ 에서 이루어질 수 있다.Preferably, the heat treatment may be performed at 300 to 800 ℃.

바람직하게는, 상기 단계 (f) 이후, (f-1) 상기 제2 다결정 실리콘층 상부에 투명전극을 형성하는 단계; 및 (f-2) 상기 투명전극의 상부에 투명 보호필름을 형성하는 단계를 더 포함할 수 있다. Preferably, after the step (f), (f-1) forming a transparent electrode on the second polycrystalline silicon layer; And (f-2) forming a transparent protective film on the transparent electrode.

바람직하게는, 상기 투명전극은 SnO2 또는 ITO로 이루어질 수 있다.Preferably, the transparent electrode may be made of SnO 2 or ITO.

본 발명의 제2 측면은, (a') 기판 상에 전극층을 형성하는 단계; (b') 상기 전극층의 상부에 시드(Seed) 금속층을 형성한 후 패터닝 하는 단계; (c') 상기 시드 금속층 상부에 제1 비정질 실리콘층을 형성하는 단계; (d') 상기 시드 금속층을 시드로 하여 상기 제1 비정질 실리콘층의 결정화에 의한 제1 다결정 실리콘층을 형성하는 단계; (e') 상기 제1 다결정 실리콘층 상에 제2 비정질 실리콘층을 형성하는 단계; 및 (f') 상기 제1 다결정 실리콘층을 시드로 하여 상기 제2 비정질 실리콘층의 결정화에 의한 제2 다결정 실리콘층을 형성하는 단계를 포함하는 박막 실리콘 태양전지의 제조방법을 제공하는 것이다.A second aspect of the invention, (a ') forming an electrode layer on a substrate; (b ') forming a seed metal layer on the electrode layer and patterning the seed metal layer; (c ') forming a first amorphous silicon layer on the seed metal layer; (d ') forming a first polycrystalline silicon layer by crystallizing the first amorphous silicon layer using the seed metal layer as a seed; (e ') forming a second amorphous silicon layer on the first polycrystalline silicon layer; And (f ') forming a second polycrystalline silicon layer by crystallizing the second amorphous silicon layer using the first polycrystalline silicon layer as a seed.

여기서, 상기 전극층은 Mo, Cr, Ti 또는 W 중 선택된 어느 하나의 고융점 금속으로 이루어질 수 있다.Here, the electrode layer may be made of any one of the high melting point metal selected from Mo, Cr, Ti or W.

바람직하게는, 상기 전극층의 두께는 100 Å 내지 1 ㎛일 수 있다. Preferably, the electrode layer may have a thickness of 100 μm to 1 μm.

바람직하게는, 상기 시드 금속층은 Ni, Pd, Ag, Au, Al, Sn, Sb, Cu, Co, Tr, Ru, Rh, Cd 또는 Pt 중 선택된 어느 하나의 금속으로 이루어질 수 있다.Preferably, the seed metal layer may be made of any one metal selected from Ni, Pd, Ag, Au, Al, Sn, Sb, Cu, Co, Tr, Ru, Rh, Cd, or Pt.

바람직하게는, 상기 시드 금속층은 금속 박막 또는 금속 파우더의 형태일 수있다.Preferably, the seed metal layer may be in the form of a metal thin film or metal powder.

바람직하게는, 상기 시드 금속층의 두께는 10 내지 1000 Å일 수 있다. Preferably, the thickness of the seed metal layer may be 10 to 1000 mm 3.

바람직하게는, 상기 제1 및 제2 비정질 실리콘층은 각각 n 형 및 p 형 비정질 실리콘층일 수 있다. Preferably, the first and second amorphous silicon layers may be n-type and p-type amorphous silicon layers, respectively.

바람직하게는, 상기 제1 및 제2 다결정 실리콘층은 각각 n 형 및 p 형 다결정 실리콘층일 수 있다. Preferably, the first and second polycrystalline silicon layers may be n-type and p-type polycrystalline silicon layers, respectively.

바람직하게는, 상기 결정화는 열처리에 의해 이루어질 수 있다.Preferably, the crystallization may be made by heat treatment.

바람직하게는, 상기 열처리는 300 내지 800 ℃ 에서 이루어질 수 있다.Preferably, the heat treatment may be performed at 300 to 800 ℃.

바람직하게는, 상기 단계 (f') 이후, (f'-1) 상기 제2 다결정 실리콘층 상부에 투명전극을 형성하는 단계; 및 (f'-2) 상기 투명전극의 상부에 투명 보호필름을 형성하는 단계를 더 포함할 수 있다. Preferably, after step (f '), (f'-1) forming a transparent electrode on the second polycrystalline silicon layer; And (f'-2) forming a transparent protective film on the transparent electrode.

바람직하게는, 상기 투명전극은 SnO2 또는 ITO로 이루어질 수 있다.Preferably, the transparent electrode may be made of SnO 2 or ITO.

이상에서 설명한 바와 같은 본 발명의 박막 실리콘 태양전지의 제조방법에 따르면, 촉매 금속층 및 고융점 금속에 의해 패터닝된 캡핑층을 이용하여 비정질 실리콘층에 대한 결정화 공정을 수행함으로서 낮은 온도에서도 양질의 다결정 실리콘층을 형성할 수 있으며, 태양전지의 제조 단가를 절감할 수 있는 이점이 있다.According to the manufacturing method of the thin-film silicon solar cell of the present invention as described above, by performing a crystallization process for the amorphous silicon layer using a capping layer patterned by a catalytic metal layer and a high melting point metal of high-quality polycrystalline silicon The layer can be formed, there is an advantage that can reduce the manufacturing cost of the solar cell.

이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 그러나, 다음에 예시하는 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당업계에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the following embodiments of the present invention may be modified into various other forms, and the scope of the present invention is not limited to the embodiments described below. The embodiments of the present invention are provided to enable those skilled in the art to more fully understand the present invention.

(제1 실시예)(First embodiment)

도 1a 내지 도 1f는 본 발명의 제1 실시예에 따른 박막형 실리콘 태양전지의 제조방법을 설명하기 위한 단면도이다. 도 2는 본 발명의 제1 실시예에 적용된 박막 실리콘 태양전지의 캡핑층(120)을 설명하기 위한 평면도이다.1A to 1F are cross-sectional views illustrating a method of manufacturing a thin film silicon solar cell according to a first embodiment of the present invention. 2 is a plan view illustrating the capping layer 120 of the thin film silicon solar cell applied to the first embodiment of the present invention.

도 1a를 참조하면, 상부에 시드(Seed) 금속층(110)이 증착된 기판(100)을 준비한다.Referring to FIG. 1A, a substrate 100 having a seed metal layer 110 deposited thereon is prepared.

여기서, 기판(100)은 유리기판, 플라스틱기판 또는 금속기판 등을 이용할 수 있으며, 이외에도 다양한 물질의 기판을 이용하는 것이 가능하다.Herein, the substrate 100 may be a glass substrate, a plastic substrate, a metal substrate, or the like, and a substrate made of various materials may be used.

시드 금속층(110)은 예컨대, Ni, Pd, Ag, Au, Al, Sn, Sb, Cu, Co, Tr, Ru, Rh, Cd 또는 Pt 등의 금속들 중 어느 하나를 이용하여 형성할 수 있으며, 예컨대, 금속 박막 또는 금속 파우더 등의 형태로 증착하는 것이 가능하다. 하지만, 이에 국한하지는 않는다.The seed metal layer 110 may be formed using any one of metals such as Ni, Pd, Ag, Au, Al, Sn, Sb, Cu, Co, Tr, Ru, Rh, Cd, or Pt. For example, it is possible to deposit in the form of a metal thin film or a metal powder. However, it is not limited to this.

예컨대, 시드 금속층(110)을 Al 등으로 형성하여 전극으로써 이용하고자 하는 경우는 시드 금속층(110)을 금속 박막의 형태로 형성하는 것이 바람직하며, 시드 금속층(110)을 예컨대, Ni 또는 Pd 등과 같은 금속으로 형성하는 경우는 전극으로의 이용이 다소 제한적이기 때문에 제조 단가 등을 고려하여 금속 파우더 등으로 형성하거나, 금속 박막의 형태로 이용하는 경우라도 그 두께를 최소화하여 형성하는 것이 바람직하다.For example, when the seed metal layer 110 is formed of Al or the like and is used as an electrode, the seed metal layer 110 may be formed in the form of a metal thin film, and the seed metal layer 110 may be formed of, for example, Ni or Pd. In the case of forming the metal, since the use as the electrode is somewhat limited, it is preferable to form the metal powder or the like in consideration of the production cost or to minimize the thickness even when using the metal thin film.

이러한 시드 금속층(110)은, 후술할 제1 비정실 실리콘층(도 1c의 135)의 결정화 공정 시, 시드 금속의 이온 및 원자가 실리콘층 예컨대, 제1 비정실 실리콘층(도 1c의 135)으로 유입되어 실리콘의 거대 성장을 일으키는 시드(Seed)로 작용 하게 되며, 예컨대, 낮은 온도에서도 제1 비정질 실리콘층(도 1c의 135)의 결정화가 진행될 수 있도록 하여 적은 비용으로도 태양전지의 고효율화가 가능하게 한다.The seed metal layer 110 may be a ionic and valence silicon layer of the seed metal, for example, the first amorphous silicon layer (135 in FIG. 1C) during the crystallization process of the first amorphous silicon layer (135 in FIG. 1C). It acts as a seed that causes a large growth of silicon, and, for example, enables the crystallization of the first amorphous silicon layer (135 in FIG. 1C) to proceed even at a low temperature, thereby enabling high efficiency of the solar cell at a low cost. Let's do it.

기판(100) 상에 시드 금속층(110)을 형성하는 방법으로는 화학 기상 증착(CVD) 또는 스핀코팅(Spin Coating) 등의 다양한 방법을 이용할 수 있는데 이에 국한하지는 않는다.As the method of forming the seed metal layer 110 on the substrate 100, various methods such as chemical vapor deposition (CVD) or spin coating may be used, but are not limited thereto.

예컨대, 시드 금속층(110)이 금속 파우더 등의 형태일 경우는 약 10 내지 100 Å 의 두께로 형성할 수 있으며, 금속 박막의 형태일 경우는 10 내지 1000 Å 의 두께로 형성하는 것이 바람직하다.For example, when the seed metal layer 110 is in the form of a metal powder or the like, it may be formed to a thickness of about 10 to 100 kPa, and in the form of a metal thin film, it is preferable to form a thickness of 10 to 1000 kPa.

도 1b 및 도 2를 참조하면, 시드 금속층(110)의 상부에 캡핑층(120)을 형성한다. 캡핑층(120)은 예컨대, 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti) 또는 텅스텐(W) 등의 고융점 금속 중 어느 하나의 금속을 이용하여 형성할 수 있으며, 그 두께는 예컨대, 약 100 Å 내지 1 ㎛의 범위로 형성하는 것이 바람직하다.1B and 2, the capping layer 120 is formed on the seed metal layer 110. The capping layer 120 may be formed using any one metal of a high melting point metal such as molybdenum (Mo), chromium (Cr), titanium (Ti), or tungsten (W), and the thickness thereof may be, for example, It is preferable to form in the range of about 100 kPa to 1 m.

이어서, 캡핑층(120)을 패터닝하여 일정 형태의 시드 금속 결정화 영역(T)을 형성한다. 시드 금속 결정화 영역(T)은 제1 비정질 실리콘층(도 1c의 135)과 시드 금속층(110)이 직접 접촉하는 영역으로서, 제1 비정질 실리콘층(도 1c의 135)의 결정화 공정 시, 시드 금속의 이온 및 원자가 실리콘층 즉, 제1 비정질 실리콘층(도 1c의 135)으로 원활하게 유입될 수 있도록 하는 역할을 한다.Subsequently, the capping layer 120 is patterned to form a seed metal crystallization region T of a certain type. The seed metal crystallization region T is a region in which the first amorphous silicon layer (135 of FIG. 1C) and the seed metal layer 110 are in direct contact with each other, and the seed metal during the crystallization process of the first amorphous silicon layer (135 of FIG. 1C). Ions and atoms in the silicon layer, that is, the first amorphous silicon layer (135 of FIG.

한편, 시드 금속 결정화 영역(T)의 형태는 도 2에서와 같이 복수개의 스트라이프 등의 형태로 형성하는 것이 가능한데, 이외에도 격자무늬 또는 복수개의 삼각형, 원형, 타원형, 기타 다각형 등의 형태로 자유롭게 형성하는 것이 가능하다. On the other hand, the shape of the seed metal crystallization region (T) can be formed in the form of a plurality of stripes, etc. as shown in Figure 2, in addition to freely formed in the form of a grid pattern or a plurality of triangles, circles, ellipses, other polygons, etc. It is possible.

한편, 캡핑층(120)은 시드 금속 결정화 영역(T)을 제외한 그 이외의 영역은 고융점 금속(예컨대, 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti) 또는 텅스텐(W) 등)으로 형성 함으로서 결정화에 의한 실리콘의 이온 및 원자가 시드 금속층(110)으로 유입되는 것을 방지하는 역할을 수행할 수 있다.Meanwhile, the capping layer 120 may be formed of a high melting point metal (eg, molybdenum (Mo), chromium (Cr), titanium (Ti), tungsten (W), etc.) except for the seed metal crystallization region (T). Formation may serve to prevent ions and atoms of silicon from flowing into the seed metal layer 110 by crystallization.

예컨대, 제1 비정질 실리콘층(도 1c의 135)의 결정화 공정 시, 시드 금속의 이온 및 원자가 제1 비정질 실리콘층(도 1c의 135)으로 이동함과 함께 그 제1 비정질 실리콘층(도 1c의 135)의 이온 및 원자는 시드 금속층(110)으로 이동하게 된다.For example, during the crystallization process of the first amorphous silicon layer (135 in FIG. 1C), the ions and atoms of the seed metal migrate to the first amorphous silicon layer (135 in FIG. 1C) and the first amorphous silicon layer (FIG. 1C). Ions and atoms of 135 are transferred to the seed metal layer 110.

따라서, 시드 금속층(110)은, 이러한 제1 비정질 실리콘층(도 1c의 135)의 이온 및 원자가 시드 금속층(110)으로 이동함에 따라, 체적 팽창을 수반하게 되며 저항이 증가하게 되어 전자의 이동이 제한되기 때문에 시드 금속층(110)을 전극으로 이용하기가 어렵게 된다.Accordingly, as the ions and atoms of the first amorphous silicon layer (135 of FIG. 1C) move to the seed metal layer 110, the seed metal layer 110 is accompanied by volume expansion and an increase in resistance, thereby causing electron movement. Because of the limitation, it is difficult to use the seed metal layer 110 as an electrode.

이때, 캡핑층(120)을 이용하여 그 하부의 시드 금속층(110)이 시드 금속 결정화 영역(T)을 제외한 다른 영역에서 제1 비정질 실리콘층(도 1c의 135)과 직접 접촉하는 것을 방지할 수 있는데, 이에 따라, 실리콘 이온 및 원자의 이동에 의한 시드 금속층(110)의 저항증가를 최소화 함으로서 시드 금속 결정화 영역(T) 이외의 다른 영역에 대한 시드 금속층(110)을 전극으로서 이용할 수 있도록 할 수 있다. 이때, 전극은 예컨대, 캐소드(Cathode)로서 이용할 수 있다.In this case, the capping layer 120 may be used to prevent the lower seed metal layer 110 from directly contacting the first amorphous silicon layer 135 of FIG. 1C in regions other than the seed metal crystallization region T. Accordingly, by increasing the resistance of the seed metal layer 110 due to the movement of silicon ions and atoms, the seed metal layer 110 for a region other than the seed metal crystallization region T may be used as an electrode. have. In this case, the electrode may be used, for example, as a cathode.

또한, 캡핑층(120)은 시드 금속 결정화 영역(T)의 크기를 조절 함으로서 결정화 시 성장하는 시드(Seed) 의 양을 조절하는 것이 가능하다.In addition, the capping layer 120 may control the amount of seeds grown during crystallization by adjusting the size of the seed metal crystallization region T. FIG.

예컨대, 통상적으로 시드 금속의 원자들은 실리콘 결정질 박막 내에서 캐리 어의 수송을 억제하게 되는데, 이 때문에 가능한 최소한의 시드 금속만을 시드(Seed) 로서 이용하는 것이 바람직하다.For example, atoms of the seed metal typically inhibit the transport of carriers in the silicon crystalline thin film, which is why it is desirable to use as few seed seeds as possible.

따라서, 캡핑층(120) 상에 형성된 시드 금속 결정화 영역(T)의 크기를 조절해주게 되면 시드(Seed) 로 작용하는 시드 금속의 이온 및 원자가 제1 비절질 실리콘층(도 1c의 135)으로 다량 유입되는 것을 효과적으로 막을 수 있게 된다.Therefore, when the size of the seed metal crystallization region T formed on the capping layer 120 is adjusted, the ions and valences of the seed metal serving as seeds are increased to the first non-crystalline silicon layer (135 in FIG. 1C). It can effectively prevent the inflow.

또한, 캡핑층(120)은 전극(예컨대, 캐소드(Cathode))으로 이용하는 것도 가능한데, 이 경우 예컨대, 고융점 금속(예컨대, 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti) 또는 텅스텐(W) 등) 등을 이용 함으로서 태양전지에서의 태양광의 내부 반사율을 높이기 위한 반사전극으로 이용하는 것도 가능하다.In addition, the capping layer 120 may be used as an electrode (eg, a cathode). In this case, for example, a high melting point metal (eg, molybdenum (Mo), chromium (Cr), titanium (Ti), or tungsten (W)) may be used. It is also possible to use as a reflecting electrode to increase the internal reflectance of the solar light in the solar cell by using).

캡핑층(120)을 시드 금속층(110) 상에 패터닝하는 방법으로는 예컨대, 포토리소그라프 등의 방법을 이용하는 것이 가능하며 이에 국한하지는 않는다.As a method of patterning the capping layer 120 on the seed metal layer 110, for example, a method such as photolithography may be used, but is not limited thereto.

캡핑층(120)을 패터닝하는 방법으로서 예컨대, 포트리소그라프 방법을 이용하는 경우를 상세히 설명하면, 먼저, 시드 금속층(110)에 포토레지스트막을 도포한다.When the capping layer 120 is patterned, for example, using a photolithography method in detail, first, a photoresist film is coated on the seed metal layer 110.

다음으로, 상기 도포한 포토레지스트막을 노광(exposure) 및 현상(development)하여 식각하고자 하는 캡핑층(120)의 일부 영역을 노출시킴으로서 일정 형태의 포토 레지스트 패턴을 형성한다.Next, the coated photoresist film is exposed and developed to expose a portion of the capping layer 120 to be etched to form a photoresist pattern having a predetermined shape.

마지막으로, 상기 형성된 포토레지스트 패턴을 식각마스크(etching mask)로 하여 노출된 캡핑층(120)을 식각하게 되면 시드 금속층(110)의 상부에 패터닝된 캡핑층(120)을 형성할 수 있게 된다. 이때, 상기 식각은 시드 금속층(110)이 노출될 때까지 수행하는 것이 바람직하다.Finally, when the exposed capping layer 120 is etched using the formed photoresist pattern as an etching mask, the patterned capping layer 120 may be formed on the seed metal layer 110. In this case, the etching may be performed until the seed metal layer 110 is exposed.

도 1c 및 도 1d를 참조하면, 캡핑층(120) 상부에 제1 비정질 실리콘층(135)을 형성한다. 여기서 제1 비정실 실리콘층(135)은 예컨대, 화학 기상 증착(CVD) 등의 방법을 통해 형성할 수 있으며 이에 국한하지는 않는다.1C and 1D, a first amorphous silicon layer 135 is formed on the capping layer 120. The first amorphous silicon layer 135 may be formed by, for example, chemical vapor deposition (CVD), but is not limited thereto.

또한, 제1 비정질 실리콘층(135)은 예컨대, n 형의 비정질 실리콘층으로 형성하는 것이 바람직한데, 이에 국한하지는 않는다.In addition, the first amorphous silicon layer 135 may be formed of, for example, an n-type amorphous silicon layer, but is not limited thereto.

이후, 제1 비정질 실리콘층을 결정화하여 제1 다결정 실리콘층(135')을 형성한다. 이때, 제1 비정질 실리콘층(135)은 캡핑층(120)의 노출된 영역을 통해 서로 접촉하는 시드 금속층(110)으로부터 시드 금속의 이온 및 원자가 유입되어 소정의 결정립(Grain) 즉, 시드(Seed) 가 성장하게 된다.Thereafter, the first amorphous silicon layer is crystallized to form the first polycrystalline silicon layer 135 ′. In this case, the first amorphous silicon layer 135 is introduced with ions and atoms of the seed metal from the seed metal layer 110 contacting each other through the exposed region of the capping layer 120, so that a predetermined grain, that is, a seed, is formed. ) Grows.

이러한 시드는 그 각각이 일정한 결정 방향을 가지는데, 각각의 시드는 측면방향(도면의 실선)으로 계속 성장하여 제1 다결정 실리콘층(135')을 형성할 수 있게 된다. Each of these seeds has a constant crystal direction, and each seed can continue to grow in the lateral direction (solid line in the drawing) to form the first polycrystalline silicon layer 135 '.

즉, 시드는 그 각각이 측면으로 성장해서 이웃한 결정립(Grain)과 만나게 되어 결정립 경계(Grain boundary)를 형성하며 완전 결정화될 수 있으며, 이를 통해 예컨대, 다결정 실리콘층을 형성할 수 있게 된다.That is, the seed may grow to the side to meet with neighboring grains (Grain) to form a grain boundary (Grain boundary) can be completely crystallized, through which, for example, it is possible to form a polycrystalline silicon layer.

이때, 상기 결정화는 예컨대, 약 300 내지 800 ℃ 온도의 열처리를 통해 수행할 수 있으며, 이러한 시드(Seed) 를 통해 낮은 온도에서도 양질의 결정화된 실리콘층을 형성할 수 있게 된다.In this case, the crystallization may be performed, for example, by heat treatment at a temperature of about 300 to 800 ° C., and the seed may form a high quality crystallized silicon layer even at a low temperature.

한편, 상기 결정화 시, 전술한 바와 같이 제1 비정질 실리콘층(135)의 실리 콘 이온 및 원자는 시드 금속층(110)으로 이동하게 되며, 이러한 실리콘 이온 및 원자의 이동에 의해 시드 금속층(110)은 체적 팽창을 수반하게 된다.Meanwhile, during the crystallization, as described above, the silicon ions and atoms of the first amorphous silicon layer 135 move to the seed metal layer 110, and the seed metal layer 110 is moved by the movement of the silicon ions and atoms. Accompanied by volume expansion.

이때, 시드 금속층(110)과 제1 비정질 실리콘층(135)이 직접 접촉하는 시드 금속 결정화 영역(T)에서는 시드 금속층(110)의 체적 팽창에 의한 내부 광산란 특성이 향상되어 내부 광에 의한 태양전지의 변환효율을 향상시키는 것도 가능하다.At this time, in the seed metal crystallization region T in which the seed metal layer 110 and the first amorphous silicon layer 135 are in direct contact, internal light scattering characteristics due to volume expansion of the seed metal layer 110 are improved, and thus the solar cell is caused by internal light. It is also possible to improve the conversion efficiency.

도 1e를 참조하면, 제1 다결정 실리콘층(135')의 상부에 제2 비정질 실리콘층(미도시)을 형성한 후, 다시 결정화 공정을 수행하여 제2 다결정 실리콘층(136)을 형성한다.Referring to FIG. 1E, after forming a second amorphous silicon layer (not shown) on the first polycrystalline silicon layer 135 ′, a second crystallization process is performed to form the second polycrystalline silicon layer 136.

이때, 제2 비정질 실리콘층(미도시)은 p 형의 비정질 실리콘층으로 형성하는 것이 바람직한데, 이에 국한하지는 않는다.In this case, the second amorphous silicon layer (not shown) is preferably formed of a p-type amorphous silicon layer, but is not limited thereto.

한편, 상기 결정화는 열처리를 통하여 수행할 수 있는데, 이때의 결정화 온도는 약 300 내지 800 ℃ 로 하는 것이 바람직하며, 예컨대, 하부에 형성된 제1 다결정 실리콘층(135')을 시드로 하여 결정화할 수 있다.On the other hand, the crystallization may be performed through a heat treatment, the crystallization temperature at this time is preferably about 300 to 800 ℃, for example, the first polycrystalline silicon layer 135 ′ formed at the bottom can be crystallized as a seed have.

이때, 제2 다결정 실리콘층(136)의 상부에는 예컨대, 적어도 1개의 또 다른 다결정 실리콘층을 더 적층하는 것도 가능한데, 그 각각은 하부에 형성된 다결정 실리콘층을 시드로 하여 순차적으로 결정화 하는 것이 가능하다.In this case, for example, at least one other polycrystalline silicon layer may be further stacked on the second polycrystalline silicon layer 136, each of which may be sequentially crystallized using the polycrystalline silicon layer formed at the bottom as a seed. .

이러한 일련의 과정을 통하여 기판(100) 상에 태양전지층(130)을 형성할 수 있게 된다.Through this series of processes, the solar cell layer 130 may be formed on the substrate 100.

도 1f를 참조하면, 태양전지층(130)의 상부에 예컨대, 투명 전극(140)을 형성한다. 투명 전극(140)은 ITO 또는 SnO2 등을 통해 형성할 수 있는데 이에 국한하 지는 않으며, 예컨대, 애노드(Anode)로서 이용할 수 있다.Referring to FIG. 1F, for example, the transparent electrode 140 is formed on the solar cell layer 130. The transparent electrode 140 may be formed through ITO, SnO 2, or the like, but is not limited thereto. For example, the transparent electrode 140 may be used as an anode.

또한, 필요에 따라서는 투명 전극(140)의 상부에 투명 보호필름(160)을 더 형성하는 것이 가능한데, 이는 예컨대, 외부 충격 등에 의한 태양전지의 파손 또는 스크레치등을 방지하기 위한 것으로서 예컨대, 접착제(150) 등을 통해 투명 전극(140)의 상부에 접합하여 형성하는 것이 가능하다.In addition, if necessary, it is possible to further form a transparent protective film 160 on the transparent electrode 140, which is, for example, to prevent damage or scratches of the solar cell due to external impact, for example, such as adhesive ( It is possible to form by bonding to the upper portion of the transparent electrode 140 through 150).

(제2 실시예)(2nd Example)

도 3a 내지 도 3g는 본 발명의 제2 실시예에 따른 박막 실리콘 태양전지의 제조방법을 설명하기 위한 단면도이다.3A to 3G are cross-sectional views illustrating a method of manufacturing a thin film silicon solar cell according to a second embodiment of the present invention.

도 3a를 참조하면, 상부에 전극층(310)이 증착된 기판(300)을 준비한다.Referring to FIG. 3A, a substrate 300 having an electrode layer 310 deposited thereon is prepared.

여기서, 기판(300)은 유리기판, 플라스틱기판 또는 금속기판 등을 이용할 수 있으며, 이외에도 다양한 물질의 기판을 이용하는 것이 가능한데, 이에 국한하지는 않는다.Here, the substrate 300 may be a glass substrate, a plastic substrate or a metal substrate, and other substrates of various materials may be used, but the present invention is not limited thereto.

전극층(310)은 예컨대, 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti) 또는 텅스텐(W) 등의 고융점 금속 중 어느 하나의 금속을 이용하여 형성할 수 있으며, 그 두께는 예컨대, 약 100 Å 내지 1 ㎛의 범위로 형성하는 것이 바람직하다.The electrode layer 310 may be formed using any one metal of a high melting point metal such as molybdenum (Mo), chromium (Cr), titanium (Ti), or tungsten (W), and the thickness thereof is, for example, about It is preferable to form in the range of 100 kPa-1 micrometer.

이러한 전극층(310)은 태양광에 대한 높은 반사율을 가지는 예컨대, 고융점 금속(예컨대, 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti) 또는 텅스텐(W) 등)을 이용하여 형성함으로서 태양전지에서의 태양광의 내부 반사율을 높이기 위한 반사전극으로 이용하여 광전변환효율을 향상시키는 것이 가능하다.The electrode layer 310 is formed by using a high melting point metal (for example, molybdenum (Mo), chromium (Cr), titanium (Ti) or tungsten (W), etc.) having a high reflectance to sunlight, such as solar cells It is possible to improve the photoelectric conversion efficiency by using it as a reflecting electrode for increasing the internal reflectance of the sunlight in the solar cell.

도 3b를 참조하면, 전극층(310) 상부에 시드(Seed) 금속층(320)을 형성한다.Referring to FIG. 3B, a seed metal layer 320 is formed on the electrode layer 310.

시드 금속층(320)은 예컨대, Ni, Pd, Ag, Au, Al, Sn, Sb, Cu, Co, Tr, Ru, Rh, Cd 또는 Pt 등의 금속들 중 어느 하나를 이용하여 형성할 수 있으며, 예컨대, 금속 박막 또는 금속 파우더 등의 형태로 증착하는 것이 가능하다. 하지만, 이에 국한하지는 않는다.The seed metal layer 320 may be formed using any one of metals such as Ni, Pd, Ag, Au, Al, Sn, Sb, Cu, Co, Tr, Ru, Rh, Cd, or Pt. For example, it is possible to deposit in the form of a metal thin film or a metal powder. However, it is not limited to this.

기판(300) 상에 시드 금속층(320)을 형성하는 방법으로는 화학 기상 증착(CVD) 또는 스핀코팅(Spin Coating) 등의 다양한 방법을 이용할 수 있는데, 이에 국한하지는 않으며, 약 10 내지 1000 Å 의 두께로 형성하는 것이 바람직하다.As a method of forming the seed metal layer 320 on the substrate 300, various methods such as chemical vapor deposition (CVD) or spin coating may be used, but are not limited thereto. It is preferable to form in thickness.

이러한 시드 금속층(320)은, 후술할 제1 비정실 실리콘층(도 3c의 335)의 결정화 공정 시, 시드 금속의 이온 및 원자가 예컨대, 제1 비정실 실리콘층(도 3c의 335)으로 유입되어 실리콘의 거대 성장을 일으키는 시드(Seed)(S)로 작용하게 되며, 낮은 온도에서도 제1 비정질 실리콘층(도 3c의 335)의 결정화가 진행될 수 있도록 하여 적은 비용으로도 태양전지의 고효율화가 가능하게 한다.The seed metal layer 320 is introduced into the first amorphous silicon layer (335 in FIG. 3C) by ions and valences of the seed metal during the crystallization process of the first amorphous silicon layer (335 in FIG. 3C). It acts as a seed (S) that causes the large growth of silicon, and the crystallization of the first amorphous silicon layer (335 in FIG. 3C) can proceed even at low temperatures, thereby enabling high efficiency of the solar cell at low cost. do.

이후, 시드 금속층(320)을 패터닝한다. 시드 금속층(320)에 대한 패터닝은 제1 비정실 실리콘층(도 3c의 335)으로 성장될 시드(Seed) 의 양 또는 결정화된 실리콘의 결정크기 등을 고려하여 그 모양 및 크기를 선택적으로 조절하여 패터닝 하는 것이 가능하다.Thereafter, the seed metal layer 320 is patterned. The patterning of the seed metal layer 320 may be performed by selectively adjusting the shape and size in consideration of the amount of seed to be grown to the first amorphous silicon layer (335 of FIG. 3C) or the crystal size of the crystallized silicon. Patterning is possible.

한편, 시드 금속층(320)은 상기와 같이 금속박막 또는 금속 파우더 등의 형태로 형성하여 패터닝 하는 방법 이외에도, 시드 금속의 박막을 둘 또는 그 이상의 조각으로 분할하여 일정한 패턴에 의해 분산시켜 전극층(310)의 상부에 형성하는 것이 가능한데, 이러한 경우에 있어서도 상기와 같이, 결정화된 실리콘의 결정크기 또는 제1 비정실 실리콘층(도 3c의 335)으로 성장될 시드(Seed) 의 양 등을 고려하여 그 모양 및 크기를 선택적으로 조절하여 일정 패턴으로 분산하여 형성하는 것이 가능하다. Meanwhile, in addition to the method of forming and patterning the seed metal layer 320 in the form of a metal thin film or metal powder as described above, the seed metal layer 320 is divided into two or more pieces and dispersed in a predetermined pattern to form an electrode layer 310. It is possible to form on top of the above, and in this case as well, the shape is considered in consideration of the crystal size of the crystallized silicon or the amount of seed to be grown to the first amorphous silicon layer (335 in FIG. 3C). And it is possible to selectively form the size by dispersing in a predetermined pattern.

이때, 예컨대, 시드 금속의 이온 및 원자들은 결정화된 실리콘의 결정질 박막 내에서 캐리어의 수송을 억제하게 되는데, 이 때문에 가능한 최소한의 시드 금속만을 시드(Seed) 로서 이용할 수 있도록 시드 금속층(320)의 시드(Seed) 로써 이용되는 영역 이외의 다른 영역은 최대한 제거될 수 있도록 패터닝 하는 것이 바람직하다.At this time, for example, the ions and atoms of the seed metal inhibit the transport of carriers in the crystalline thin film of crystallized silicon, so that the seed of the seed metal layer 320 can be used as the seed as the minimum possible seed metal. It is preferable to pattern other areas other than the area used as (Seed) so that they can be removed as much as possible.

이후, 도 3c 및 도 3d를 참조하면, 시드 금속층(320)을 포함한 캡핑층(310) 상부에 제1 비정질 실리콘층(335)을 형성한다. 여기서 제1 비정실 실리콘층(335)은 예컨대, 화학 기상 증착(CVD) 등의 방법을 통해 형성할 수 있으며 이에 국한하지는 않는다.3C and 3D, the first amorphous silicon layer 335 is formed on the capping layer 310 including the seed metal layer 320. The first amorphous silicon layer 335 may be formed by, for example, chemical vapor deposition (CVD), but is not limited thereto.

또한, 제1 비정질 실리콘층(335)은 예컨대, n 형의 비정질 실리콘층으로 형성하는 것이 바람직한데, 이에 국한하지는 않는다.In addition, the first amorphous silicon layer 335 is preferably formed of, for example, an n-type amorphous silicon layer, but is not limited thereto.

이후, 제1 비정질 실리콘층(335)에 대한 결정화를 수행하여 제1 다결정 실리콘층(335')을 형성한다.Thereafter, crystallization is performed on the first amorphous silicon layer 335 to form the first polycrystalline silicon layer 335 ′.

이때, 제1 비정질 실리콘층(335)은 시드 금속층(320)으로부터 시드 금속의 이온 및 원자가 유입되어 소정의 결정립 즉, 시드(Seed)를 성장하게 된다.In this case, in the first amorphous silicon layer 335, ions and atoms of the seed metal flow from the seed metal layer 320 to grow predetermined grains, that is, seeds.

이러한 시드는 그 각각이 일정한 결정 방향을 가지는데, 각각의 시드는 측면 방향(도면의 실선)으로 계속 성장하여 제1 다결정 실리콘층(335')을 형성할 수 있게 된다. Each of these seeds has a constant crystal direction, and each seed continues to grow in the lateral direction (solid line in the drawing) to form the first polycrystalline silicon layer 335 '.

즉, 시드는 그 각각이 측면으로 성장해서 이웃한 결정립(Grain)과 만나게 되어 결정립 경계(Grain boundary)를 형성하며 완전 결정화될 수 있으며, 이를 통해 예컨대, 다결정 실리콘층을 형성할 수 있게 된다.That is, the seed may grow to the side to meet with neighboring grains (Grain) to form a grain boundary (Grain boundary) can be completely crystallized, through which, for example, it is possible to form a polycrystalline silicon layer.

한편, 상기 결정화는 예컨대, 약 300 내지 800 ℃ 온도의 열처리를 통해 수행할 수 있으며, 이러한 시드(Seed)를 통해 낮은 온도에서도 양질의 결정화된 실리콘층을 형성할 수 있게 된다.On the other hand, the crystallization can be carried out, for example, by heat treatment at a temperature of about 300 to 800 ℃, through this seed (Seed) it is possible to form a high quality crystallized silicon layer even at low temperatures.

도 3e를 참조하면, 제1 다결정 실리콘층(335')의 상부에 제2 비정질 실리콘층(미도시)을 형성한 후 다시 결정화 공정을 수행하여 제2 다결정 실리콘층(336)을 형성한다.Referring to FIG. 3E, after forming a second amorphous silicon layer (not shown) on the first polycrystalline silicon layer 335 ′, a second crystallization process is performed to form the second polycrystalline silicon layer 336.

이때, 제2 비정질 실리콘층(미도시)은 p 형의 비정질 실리콘층으로 형성하는 것이 바람직한데, 이에 국한하지는 않는다.In this case, the second amorphous silicon layer (not shown) is preferably formed of a p-type amorphous silicon layer, but is not limited thereto.

한편, 상기 결정화는 열처리를 통하여 수행할 수 있는데, 이때의 결정화 온도는 약 300 내지 800 ℃ 로 하는 것이 바람직하며, 예컨대, 하부에 형성된 제1 다결정 실리콘층(335')을 시드로 하여 결정화할 수 있다.On the other hand, the crystallization may be performed by heat treatment, the crystallization temperature at this time is preferably about 300 to 800 ℃, for example, the first polycrystalline silicon layer 335 ′ formed at the bottom can be crystallized as a seed have.

이때, 제2 다결정 실리콘층(336)의 상부에는 예컨대, 적어도 1개의 다결정 실리콘층을 더 적층하는 것도 가능한데, 그 각각은 하부에 형성된 다결정 실리콘층을 시드로 하여 결정화 하는 것이 가능하다.At this time, for example, at least one polycrystalline silicon layer may be further stacked on the second polycrystalline silicon layer 336, each of which may be crystallized using the polycrystalline silicon layer formed at the bottom as a seed.

이러한 일련의 과정을 통하여 기판(300) 상에 태양전지층(330)을 형성할 수 있게 된다.Through this series of processes, the solar cell layer 330 can be formed on the substrate 300.

도 3f를 참조하면, 태양전지층(330)의 상부에 예컨대, 투명 전극(340)을 형성한다. 투명 전극은 ITO 또는 SnO2 등을 통해 형성할 수 있는데, 이에 국한하지는 않으며, 예컨대, 애노드(Anode)로서 이용할 수 있다.Referring to FIG. 3F, for example, a transparent electrode 340 is formed on the solar cell layer 330. The transparent electrode may be formed through ITO, SnO 2, or the like, but is not limited thereto. For example, the transparent electrode may be used as an anode.

또한, 필요에 따라서는 투명 전극(340)의 상부에 투명 보호필름(360)을 더 형성하는 것이 가능한데, 이는 예컨대, 외부 충격 등에 의한 태양전지의 파손 또는 스크레치등을 방지하기 위한 것으로서 예컨대, 접착제(350) 등을 통해 투명 전극(340)의 상부에 형성하는 것이 가능하다.In addition, if necessary, it is possible to further form a transparent protective film 360 on the transparent electrode 340, which is, for example, to prevent damage or scratches of the solar cell due to external impact, for example, such as adhesive ( It is possible to form the upper portion of the transparent electrode 340 through 350 or the like.

전술한 본 발명에 따른 박막 실리콘 태양전지의 제조방법에 대한 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명에 속한다.Although a preferred embodiment of the method for manufacturing a thin film silicon solar cell according to the present invention has been described above, the present invention is not limited thereto, and various modifications are made within the scope of the claims and the detailed description of the invention and the accompanying drawings. It is possible to carry out by this and this also belongs to the present invention.

도 1a 내지 도 1f는 본 발명의 제1 실시예에 따른 박막형 실리콘 태양전지의 제조방법을 설명하기 위한 단면도이다.1A to 1F are cross-sectional views illustrating a method of manufacturing a thin film silicon solar cell according to a first embodiment of the present invention.

도 2는 본 발명의 제1 실시예에 적용된 박막 실리콘 태양전지의 캡핑층을 설명하기 위한 평면도이다.2 is a plan view illustrating a capping layer of a thin film silicon solar cell applied to the first embodiment of the present invention.

도 3a 내지 도 3f는 본 발명의 제2 실시예에 따른 박막형 실리콘 태양전지의 제조방법을 설명하기 위한 단면도이다.3A to 3F are cross-sectional views illustrating a method of manufacturing a thin film silicon solar cell according to a second embodiment of the present invention.

Claims (16)

(a) 기판 상에 시드(Seed) 금속층을 형성하는 단계;(a) forming a seed metal layer on the substrate; (b) 상기 시드 금속층의 상부에 캡핑층을 형성하고 상기 시드 금속층의 일부가 노출되도록 패터닝하는 단계;(b) forming a capping layer over the seed metal layer and patterning a portion of the seed metal layer to expose; (c) 상기 패터닝된 캡핑층을 포함한 상기 기판 상에 제1 비정질 실리콘층을 형성하는 단계;(c) forming a first amorphous silicon layer on the substrate including the patterned capping layer; (d) 상기 노출된 시드 금속층을 시드로 하여 상기 제1 비정질 실리콘층의 결정화에 의한 제1 다결정 실리콘층을 형성하는 단계;(d) forming a first polycrystalline silicon layer by crystallization of the first amorphous silicon layer using the exposed seed metal layer as a seed; (e) 상기 제1 다결정 실리콘층 상에 제2 비정질 실리콘층을 형성하는 단계; 및(e) forming a second amorphous silicon layer on the first polycrystalline silicon layer; And (f) 상기 제1 다결정 실리콘층을 시드로 하여 상기 제2 비정질 실리콘층의 결정화에 의한 제2 다결정 실리콘층을 형성하는 단계를 포함하는 박막 실리콘 태양전지의 제조방법.(f) forming a second polycrystalline silicon layer by crystallizing the second amorphous silicon layer using the first polycrystalline silicon layer as a seed. 제1 항에 있어서,According to claim 1, 상기 단계 (b)에서, 상기 캡핑층은 상기 시드 금속층을 이용하여 상기 제1 비정질 실리콘층을 결정화 할 수 있도록 복수의 개구부를 가지는 시드 금속 결정화 영역을 형성하여 패터닝하는 것을 특징으로 하는 박막 실리콘 태양전지의 제조방 법. In the step (b), the capping layer is formed by patterning the seed metal crystallization region having a plurality of openings so as to crystallize the first amorphous silicon layer by using the seed metal layer. Method of manufacture. 제1 항에 있어서,According to claim 1, 상기 캡핑층은 Mo, Cr, Ti 또는 W 중 선택된 어느 하나의 고융점 금속으로 이루어지는 것을 특징으로 하는 박막 실리콘 태양전지의 제조방법.The capping layer is a method of manufacturing a thin film silicon solar cell, characterized in that made of any one of the high melting point metal selected from Mo, Cr, Ti or W. 제1 항에 있어서,According to claim 1, 상기 캡핑층의 두께는 100 Å 내지 1 ㎛인 것을 특징으로 하는 박막 실리콘 태양전지의 제조방법. The thickness of the capping layer is a method of manufacturing a thin film silicon solar cell, characterized in that 100 ~ 1㎛. (a') 기판 상에 전극층을 형성하는 단계;(a ') forming an electrode layer on the substrate; (b') 상기 전극층의 상부에 시드(Seed) 금속층을 형성한 후 패터닝 하는 단계;(b ') forming a seed metal layer on the electrode layer and patterning the seed metal layer; (c') 상기 시드 금속층 상부에 제1 비정질 실리콘층을 형성하는 단계;(c ') forming a first amorphous silicon layer on the seed metal layer; (d') 상기 시드 금속층을 시드로 하여 상기 제1 비정질 실리콘층의 결정화에의한 제1 다결정 실리콘층을 형성하는 단계;(d ') forming a first polycrystalline silicon layer by crystallization of the first amorphous silicon layer using the seed metal layer as a seed; (e') 상기 제1 다결정 실리콘층 상에 제2 비정질 실리콘층을 형성하는 단계; 및(e ') forming a second amorphous silicon layer on the first polycrystalline silicon layer; And (f') 상기 제1 다결정 실리콘층을 시드로 하여 상기 제2 비정질 실리콘층의 결정화에 의한 제2 다결정 실리콘층을 형성하는 단계를 포함하는 박막 실리콘 태양전지의 제조방법.(f ') forming a second polycrystalline silicon layer by crystallizing the second amorphous silicon layer using the first polycrystalline silicon layer as a seed. 제5 항에 있어서,6. The method of claim 5, 상기 전극층은 Mo, Cr, Ti 또는 W 중 선택된 어느 하나의 고융점 금속으로 이루어지는 것을 특징으로 하는 박막 실리콘 태양전지의 제조방법.The electrode layer is a method of manufacturing a thin film silicon solar cell, characterized in that made of any one of the high melting point metal selected from Mo, Cr, Ti or W. 제5 항에 있어서,6. The method of claim 5, 상기 전극층의 두께는 100 Å 내지 1 ㎛인 것을 특징으로 하는 박막 실리콘 태양전지의 제조방법. The electrode layer has a thickness of 100 kHz to 1 ㎛ manufacturing method of a thin film silicon solar cell. 제1 항 또는 제5 항에 있어서, The method according to claim 1 or 5, 상기 시드 금속층은 Ni, Pd, Ag, Au, Al, Sn, Sb, Cu, Co, Tr, Ru, Rh, Cd 또는 Pt 중 선택된 어느 하나의 금속으로 이루어지는 것을 특징으로 하는 박막 실리콘 태양전지의 제조방법. The seed metal layer is Ni, Pd, Ag, Au, Al, Sn, Sb, Cu, Co, Tr, Ru, Rh, Cd or Pt manufacturing method of a thin film silicon solar cell, characterized in that made of any one metal. . 제1 항 또는 제5 항에 있어서,The method according to claim 1 or 5, 상기 시드 금속층은 금속 박막 또는 금속 파우더의 형태인 것을 특징으로 하는 박막 실리콘 태양전지의 제조방법.The seed metal layer is a method of manufacturing a thin film silicon solar cell, characterized in that the form of a metal thin film or metal powder. 제1 항 또는 제5 항에 있어서,The method according to claim 1 or 5, 상기 시드 금속층의 두께는 10 내지 1000 Å 인 것을 특징으로 하는 박막 실리콘 태양전지의 제조방법.The thickness of the seed metal layer is a manufacturing method of a thin film silicon solar cell, characterized in that 10 to 1000 kPa. 제1 항 또는 제5 항에 있어서, The method according to claim 1 or 5, 상기 제1 및 제2 비정질 실리콘층은 각각 n 형 및 p 형 비정질 실리콘층인 것을 특징으로 하는 박막 실리콘 태양전지의 제조방법. Wherein the first and second amorphous silicon layers are n-type and p-type amorphous silicon layers, respectively. 제1 항 또는 제5 항에 있어서, The method according to claim 1 or 5, 상기 제1 및 제2 다결정 실리콘층은 각각 n 형 및 p 형 다결정 실리콘층인 것을 특징으로 하는 박막 실리콘 태양전지의 제조방법. Wherein the first and second polycrystalline silicon layers are n-type and p-type polycrystalline silicon layers, respectively. 제1 항 또는 제5 항에 있어서, The method according to claim 1 or 5, 상기 결정화는 열처리에 의해 이루어지는 것을 특징으로 하는 박막 실리콘 태양전지의 제조방법.The crystallization is a method of manufacturing a thin film silicon solar cell, characterized in that by heat treatment. 제13 항에 있어서,The method of claim 13, 상기 열처리는 300 내지 800 ℃ 에서 이루어지는 것을 특징으로 하는 박막 실리콘 태양전지의 제조방법. The heat treatment is a method of manufacturing a thin film silicon solar cell, characterized in that at 300 to 800 ℃. 제1 항 또는 제5 항에 있어서,The method according to claim 1 or 5, 상기 단계 (f) 또는 단계 (f') 이후, After step (f) or step (f '), (f-1)/(f'-1) 상기 제2 다결정 실리콘층 상부에 투명전극을 형성하는 단계; 및(f-1) / (f'-1) forming a transparent electrode on the second polycrystalline silicon layer; And (f-2)/(f'-2) 상기 투명전극의 상부에 투명 보호필름을 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막 실리콘 태양전지의 제조방법.(f-2) / (f'-2) A method of manufacturing a thin film silicon solar cell, further comprising forming a transparent protective film on the transparent electrode. 제15 항에 있어서, The method of claim 15, 상기 투명전극은 SnO2 또는 ITO로 이루어지는 것을 특징으로 하는 박막 실리콘 태양전지의 제조방법.The transparent electrode is a method of manufacturing a thin film silicon solar cell, characterized in that made of SnO2 or ITO.
KR1020080128171A 2008-12-16 2008-12-16 Manufacturing method of thin silicon solar cells KR100984618B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080128171A KR100984618B1 (en) 2008-12-16 2008-12-16 Manufacturing method of thin silicon solar cells

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080128171A KR100984618B1 (en) 2008-12-16 2008-12-16 Manufacturing method of thin silicon solar cells

Publications (2)

Publication Number Publication Date
KR20100069480A KR20100069480A (en) 2010-06-24
KR100984618B1 true KR100984618B1 (en) 2010-09-30

Family

ID=42367579

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080128171A KR100984618B1 (en) 2008-12-16 2008-12-16 Manufacturing method of thin silicon solar cells

Country Status (1)

Country Link
KR (1) KR100984618B1 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101074131B1 (en) 2010-07-27 2011-10-17 노코드 주식회사 Manufacturing method for solar cell containing ploy-crystalline silicon layer and solar cell manufactured by the method
KR101179223B1 (en) 2011-03-02 2012-09-03 노코드 주식회사 Manufacturing method for thin film of Poly-Crystalline Silicon
KR101470492B1 (en) * 2012-05-21 2014-12-09 주성엔지니어링(주) A solar cell and a solar cell block
WO2019182261A1 (en) * 2018-03-23 2019-09-26 홍잉 Method for manufacturing single-grained nanowire and method for manufacturing semiconductor device employing same single-grained nanowire
WO2019182263A1 (en) * 2018-03-23 2019-09-26 홍잉 Low temperature polycrystalline semiconductor device amd manufacturing method thereof

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102140068B1 (en) * 2014-01-13 2020-07-31 엘지전자 주식회사 Method for manufacturing solar cell
KR101959754B1 (en) * 2018-02-27 2019-03-19 한국과학기술원 Forming method of sensing film for uncooled type infrared sensor, sensing film formed by the method, manufacturing method of uncooled type infrared sensor and uncooled type infrared sensor manufactured by the method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06244103A (en) * 1993-02-15 1994-09-02 Semiconductor Energy Lab Co Ltd Manufacture of semiconductor
KR100224553B1 (en) 1994-03-22 1999-10-15 미따라이 하지메 Solar cell and its manufacture
KR20030017202A (en) * 2001-08-24 2003-03-03 히다찌 케이블 리미티드 Crystalline silicon thin film semiconductor device, crystalline silicon thin film photovoltaic device, and process for producing crystalline silicon thin film semiconductor device
KR20080044183A (en) * 2006-11-15 2008-05-20 제너럴 일렉트릭 캄파니 Amorphous-crystalline tandem nanostructured solar cells

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06244103A (en) * 1993-02-15 1994-09-02 Semiconductor Energy Lab Co Ltd Manufacture of semiconductor
KR100224553B1 (en) 1994-03-22 1999-10-15 미따라이 하지메 Solar cell and its manufacture
KR20030017202A (en) * 2001-08-24 2003-03-03 히다찌 케이블 리미티드 Crystalline silicon thin film semiconductor device, crystalline silicon thin film photovoltaic device, and process for producing crystalline silicon thin film semiconductor device
KR20080044183A (en) * 2006-11-15 2008-05-20 제너럴 일렉트릭 캄파니 Amorphous-crystalline tandem nanostructured solar cells

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101074131B1 (en) 2010-07-27 2011-10-17 노코드 주식회사 Manufacturing method for solar cell containing ploy-crystalline silicon layer and solar cell manufactured by the method
KR101179223B1 (en) 2011-03-02 2012-09-03 노코드 주식회사 Manufacturing method for thin film of Poly-Crystalline Silicon
KR101470492B1 (en) * 2012-05-21 2014-12-09 주성엔지니어링(주) A solar cell and a solar cell block
WO2019182261A1 (en) * 2018-03-23 2019-09-26 홍잉 Method for manufacturing single-grained nanowire and method for manufacturing semiconductor device employing same single-grained nanowire
WO2019182263A1 (en) * 2018-03-23 2019-09-26 홍잉 Low temperature polycrystalline semiconductor device amd manufacturing method thereof
US11205570B2 (en) 2018-03-23 2021-12-21 Ying Hong Method for manufacturing single-grained nanowire and method for manufacturing semiconductor device employing same single-grained nanowire
US11271092B2 (en) 2018-03-23 2022-03-08 Ying Hong Low temperature polycrystalline semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
KR20100069480A (en) 2010-06-24

Similar Documents

Publication Publication Date Title
KR100984618B1 (en) Manufacturing method of thin silicon solar cells
JP6504673B2 (en) Method of synthesizing large area graphene using pulsed laser on metallic crystalline substrate
TWI557842B (en) Wafer carrier
WO2011161714A1 (en) Method for crystallizing silicon thin film and method for manufacturing silicon tft device
US20090151783A1 (en) Translucent solar cell and manufacturing method thereof
US9406730B2 (en) Thin film transistor and organic light emitting device including polycrystalline silicon layer
WO2013127223A1 (en) Process for manufacturing low temperature polycrystalline silicon film and low temperature polycrystalline silicon film
KR20010066251A (en) Method for forming poly silicon
US8173483B2 (en) Method of manufacturing solar cell
US20100047595A1 (en) Thin Film Template For Fabrication of Two-Dimensional Quantum Dot Structures
JP2003031497A (en) Thin film semiconductor device and its substrate, and manufacturing method thereof
US8003423B2 (en) Method for manufacturing a poly-crystal silicon photovoltaic device using horizontal metal induced crystallization
US20140065760A1 (en) Method of forming zinc oxide prominence and depression structure and method of manufacturing solar cell using thereof
TW579556B (en) Method of fabricating a low temperature polysilicon film
KR20070028121A (en) Thin film transistor
TW201110383A (en) Thin film solar cell and method of manufacturing the same
Zubia et al. Ordered CdTe/CdS arrays for high-performance solar cells
US9178084B2 (en) Solar cell and method for manufacturing the same
JPS59181064A (en) Semiconductor device
TWI464880B (en) Thin film transistor array substrate and the method for fabricating the same
KR101848182B1 (en) Method for manufacturing back contact solar cells
JP2000091604A (en) Polycrystalline semiconductor film, photoelectric transfer element, and manufacture thereof
CN104022042B (en) Manufacturing method for low-temperature polycrystalline silicon thin film transistor and array substrate
JPH0513442A (en) Semiconductor substrate
JP2779033B2 (en) Method for growing polycrystalline Si thin film

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130814

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140820

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150817

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160822

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170822

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180822

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190827

Year of fee payment: 10