KR100979780B1 - Patterning of devices - Google Patents

Patterning of devices Download PDF

Info

Publication number
KR100979780B1
KR100979780B1 KR1020037015370A KR20037015370A KR100979780B1 KR 100979780 B1 KR100979780 B1 KR 100979780B1 KR 1020037015370 A KR1020037015370 A KR 1020037015370A KR 20037015370 A KR20037015370 A KR 20037015370A KR 100979780 B1 KR100979780 B1 KR 100979780B1
Authority
KR
South Korea
Prior art keywords
layer
light beam
substrate
straight line
pattern
Prior art date
Application number
KR1020037015370A
Other languages
Korean (ko)
Other versions
KR20040015717A (en
Inventor
시링하우즈헨닝
케인폴알란
Original Assignee
플라스틱 로직 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 플라스틱 로직 리미티드 filed Critical 플라스틱 로직 리미티드
Priority claimed from PCT/GB2002/002405 external-priority patent/WO2002095805A2/en
Publication of KR20040015717A publication Critical patent/KR20040015717A/en
Application granted granted Critical
Publication of KR100979780B1 publication Critical patent/KR100979780B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76892Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
    • H01L21/76894Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern using a laser, e.g. laser cutting, laser direct writing, laser repair
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/221Changing the shape of the active layer in the devices, e.g. patterning by lift-off techniques
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/464Lateral top-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/12Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10Organic polymers or oligomers
    • H10K85/111Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H10K85/1135Polyethylene dioxythiophene [PEDOT]; Derivatives thereof
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10Organic polymers or oligomers
    • H10K85/111Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/115Polyfluorene; Derivatives thereof

Abstract

유기 스위칭 디바이스 또는 부분적으로 유기물인 스위칭 디바이스를 형성하기 위한 방법을 제공하며, 이 방법은 용액 공정과 직접 프린팅에 의해 도전층, 반도체층, 절연층, 또는 표면 변형층을 증착하는 단계와; 그리고 포커싱된 레이저빔에 노광시킴으로써 이들 층들의 고해상도 패턴을 정의하는 단계를 포함한다.A method for forming an organic switching device or a partially organic switching device, the method comprising depositing a conductive layer, a semiconductor layer, an insulating layer, or a surface modification layer by solution processing and direct printing; And defining a high resolution pattern of these layers by exposing to a focused laser beam.

Description

디바이스의 패터닝{PATTERNING OF DEVICES}Patterning of Devices {PATTERNING OF DEVICES}

본 발명은 유기 전자 디바이스(organic electronic device)와 같은 디바이스들과, 이와 같은 디바이스들을 형성하기 위한 방법들에 관한 것이다. The present invention relates to devices such as organic electronic devices and methods for forming such devices.

최근 반도체 컨쥬게이션된 폴리머(semiconducting conjugated polymer) 박막 트랜지스터(thin-film transistor: TFT)가 저렴한, 플라스틱 기판에 집적된 논리 회로(C. Drury 등, APL 73, 108(1998))와 고해상도 능동 매트릭스 디스플레이의 광전기적 집적 디바이스 및 픽셀 트랜지스터 스위치(H. Sirringhaus 등, Science 280, 1741(1998))에서의 응용들에 관심을 끌고 있다. 폴리머 반도체와, 무기 금속 전극들 및 게이트 유전체층들을 구비한 시험 디바이스 구성(test device configurations)에서, 고성능 TFT들이 보여져 왔다. 최대 0.1cm2/Vs의 전하 캐리어 이동도(charge carrier mobilities) 및 106 내지 108의 온-오프 전류비에 이르게 되었는 바, 이는 비정질 실리콘 TFT(amorphous silicon TFT)들의 성능과 비교될 수 있다(H. Sirringhaus 등, Advances in Solid State Physics 39, 101(1999)).Recently, semiconductor-conjugated polymer thin-film transistors (TFTs) are inexpensive, integrated logic circuits on plastic substrates (C. Drury et al., APL 73, 108 (1998)) and high-resolution active matrix displays. Is drawing attention to applications in photovoltaic integrated devices and pixel transistor switches (H. Sirringhaus et al., Science 280, 1741 (1998)). High performance TFTs have been shown in test device configurations with polymer semiconductors and inorganic metal electrodes and gate dielectric layers. Up to 0.1 cm 2 / Vs of charge carrier mobilities and on-off current ratios of 10 6 to 10 8 , which can be compared with the performance of amorphous silicon TFTs ( H. Sirringhaus et al., Advances in Solid State Physics 39, 101 (1999)).

폴리머 반도체들의 이점들 중 하나는 간단하고 저렴한 용액 공정(solution processing)을 제공한다는 것이다. 그러나 모든 폴리머(all-polymer) TFT 디바이스 및 집적 회로들은 폴리머 컨덕터, 반도체 및 절연체들 측면 패턴(lateral pattern)을 형성하기 위한 능력을 요구한다. 포토리소그래피(WO 99/10939 A2), 스크린 프린팅(Z. Bao 등, Chem. Mat. 9, 1299(1977)), 소프트 리소그래픽 스탬핑(soft lithographic stamping)(J.A. Rogers, Appl. Phys. Lett. 75, 1010(1999)), 마이크로몰딩(micromoulding)(J.A. Rogers, Appl. Phys. Lett. 72, 2716(1998)), 그리고 직접 잉크젯 프린팅(H. Sirringhaus 등, UK 0009911.9) 등과 같은 다양한 패터닝 기술들이 보여져 왔다. One of the advantages of polymer semiconductors is that they provide a simple and inexpensive solution processing. However, all polymer TFT devices and integrated circuits require the ability to form lateral patterns of polymer conductors, semiconductors and insulators. Photolithography (WO 99/10939 A2), screen printing (Z. Bao et al., Chem. Mat. 9, 1299 (1977)), soft lithographic stamping (JA Rogers, Appl. Phys. Lett. 75 , 1010 (1999)), micromoulding (JA Rogers, Appl. Phys. Lett. 72, 2716 (1998)), and direct inkjet printing (H. Sirringhaus et al., UK 0009911.9) come.

많은 직접 프린팅(direct printing) 기법들이 TFT의 소스 전극 및 드레인 전극을 정의하기 위해 요구되는 패터닝 해상도를 제공할 수 없다. 적절한 구동 전류와 스위칭 속도를 얻기 위해, 10㎛보다 작은 채널 길이가 요구된다. 잉크젯 프린팅의 경우, 달성할 수 있는 해상도는 노즐에서의 분사 조건을 변경함으로써 발생되는 잉크방울 진행 방향(droplet flight direction)의 우발적 변동(accidental variations)과 기판상의 제어되지 않는 잉크방울의 퍼짐에 의해, 20 내지 50㎛로 제한된다. Many direct printing techniques cannot provide the patterning resolution required to define the source and drain electrodes of a TFT. In order to obtain adequate drive current and switching speed, channel lengths smaller than 10 μm are required. In the case of inkjet printing, the achievable resolution is due to the accidental variations in the droplet flight direction caused by changing the jetting conditions at the nozzle and the spread of uncontrolled ink droplets on the substrate, It is limited to 20 to 50 mu m.

이 해상도 한계는 서로 다른 표면 자유 에너지(surface free energy) 영역을 포함하는 미리 패터닝된 기판상에 프린팅함으로써 해결되었다(H. Sirringhaus 등, UK 0009915.0). 도전 폴리머의 수성(water-based) 잉크 방울들이 소수성(hydrophobic) 표면 구조의 좁은 반발 영역(regions of repelling)을 포함하는 기판위에 프린팅되면, 잉크방울의 퍼짐은 제한될 수 있고, 단 5㎛의 채널 길이를 가진 트랜지스터 채널들이 소스 전극과 드레인 전극간의 우발적 쇼트(short) 없이 정해질 수 있다. 소수성 장벽은 예를 들면, 소수성 폴리머의 포토리소그래피나, 또는 자기 조립 모노레이어(self-assembled monolayer)의 소프트 리소그래픽 스탬핑에 의해 여러가지 방식으로 정해질 수 있다. This resolution limit was solved by printing on pre-patterned substrates containing different areas of surface free energy (H. Sirringhaus et al., UK 0009915.0). If water-based ink droplets of the conductive polymer are printed onto a substrate containing narrow regions of repelling of the hydrophobic surface structure, the spread of ink droplets can be limited, with a channel of only 5 μm. Transistor channels of length can be determined without accidental short between the source and drain electrodes. Hydrophobic barriers can be defined in various ways, for example, by photolithography of hydrophobic polymers or by soft lithographic stamping of self-assembled monolayers.

본 발명의 실시예들은 트랜지스터 디바이스들을 정하기 위한 전기적 활성 폴리머(electroactive polymer) 패턴들이 직접 레이저 영상 기법들(direct laser imaging techniques)에 의해 마이크로미터 해상도로 프린트될 수 있는 방법들에 관한 것이다. 이 방법은 기판상에 포커싱되는 레이저 빔 어레이의 스캐닝에 기초한다. 포커싱된 광 스폿(light spot)들은 전기적 활성 폴리머층 또는 표면 변경 템플릿층(surface modification template layer)의 특성들의 국부적 변화를 유발한다. 그러한 국부적 변화들은 전기적 활성 폴리머의 고해상도 패턴을 만드는데 사용될 수 있는 여러가지 방법들이 본 명세서에서 보여진다. 본 발명의 바람직한 실시예에서, 레이저광은 적외선 파장이며, 국부적인 가열 효과(local heating effect)를 유발한다. 대안적으로는, 광은 광자(photon)의 흡수에 따라 화학적 구조의 국부적 변화 또는 분자의 국부적 활성을 유발하는 가시광선 또는 자외선 파장일 수 있다. 적외선 광은, 에지 선명도(edge definition)를 뚜렷하게 하거나 또는 패터닝될 필름의 광 유도 열화(light-induced degradation)를 적게 하는 것이 필수적인 경우 특히 유용하다. 반대로, 가시광 또는 자외선 광은 높은 공간 해상도(high spatial resolution)가 광 파장의 정도에 따라 회절한계에 도달할 필요가 있는 경우에 유용하다. Embodiments of the present invention relate to methods in which electroactive polymer patterns for defining transistor devices can be printed at micrometer resolution by direct laser imaging techniques. This method is based on the scanning of a laser beam array focused on a substrate. Focused light spots cause local changes in the properties of the electrically active polymer layer or surface modification template layer. Such local variations are shown herein in various ways that can be used to make high resolution patterns of electrically active polymers. In a preferred embodiment of the present invention, the laser light is an infrared wavelength and causes a local heating effect. Alternatively, the light can be a visible or ultraviolet wavelength that causes a local change in chemical structure or local activity of the molecule upon absorption of photons. Infrared light is particularly useful when it is necessary to sharpen the edge definition or to reduce the light-induced degradation of the film to be patterned. In contrast, visible or ultraviolet light is useful when high spatial resolution needs to reach diffraction limits depending on the degree of light wavelength.

CTP 영상(computer-to-plate imaging) 기법들이 오프셋 프린팅(offset printing)을 위한 프린팅 플레이트(plate)들을 제조하기 위한 그래픽 아트 산업에 사용된다. 프린팅 플레이트들은 알루미늄(aluminium) 또는 폴리에스테르(polyester)로 만들어 지며, 적절한 감광성층(light-sensitive layer)들로 코팅된다. 이 플레이트들은 잉크를 밀어내는 친수성(hydrophilic)의 비영상 표면 영역(non-image surface region)들과, 잉크를 끌어당기는 친유성(lipophilic) 영상 영역들이 준비되어야 함을 필요로 한다. 프린팅기 상에서, 친수성 영역들은 수성의 습수액(fountain solution)으로 축여진다. 전형적인 프린팅전의 플레이트세터(platesetter)에서, 플레이트 코팅은 레이저 스폿의 어레이를 이용하여 노광된다. 초기의 CTP 시스템은 자외선 및 가시광선 광을 사용하였으나, 최근 몇 년간 적외선 레이저(일반적인 파장들이 830nm 또는 1046nm이다) 스폿들의 어레이를 이용하는 열 영상(thermal imaging)이 보다 보급되어 왔다. 이는 열 영상이 보다 뛰어난 영상 선명도를 제공하고 일광 또는 실내광 노광에 대한 감도(sensitivity)를 감소시키기 때문이다. 여러가지 기법들이 영상 패턴을 광감성 코팅층으로 전사하는데 사용된다. 대부분의 가시광선 및 자외선 기반 시스템들은 종래의 Ag 핼라이드 현상(Ag halide development)에 기초한다. 열 영상은 후속의 알카라인 용액 수조에서 영상의 현상을 허용하는 포토폴리머의 화학적 구조의 가열 유도성 변형(heat-induced modifications)에 기초한다. 이것의 예는 Kodak Polychrome Graphics로부터의 열 프린팅 플레이트/830(Thermal Printing Plate/830)이다. 열 플레이트들에 대한 전형적인 감도들은 100 내지 150mJ/cm2의 정도이며, 이는 노광시 650℃를 넘는 기판 온도로 변화한다. 미처리 플레이트들(processless plates)은 친유성 은(lipophilic silver) 층과 같은 얇은 코팅층의 삭마/증발(ablation/vaporisation)에 기초한다. 미처리 플레이트들은 후속의 화학적 현상(chemical development)을 필요로하지 않지만, 전형적으로 더 높은 노광 온도를 필요로 한다. 예가 Agfa사로부터의 Mistral 플레이트이다. CTP imaging (computer-to-plate imaging) techniques are used in the graphic arts industry to manufacture printing plates for offset printing. The printing plates are made of aluminum or polyester and coated with suitable light-sensitive layers. These plates require that hydrophilic non-image surface regions that repel ink and lipophilic image regions that attract ink must be prepared. On the printing machine, the hydrophilic regions are shrunk with an aqueous fountain solution. In a typical platesetter before printing, the plate coating is exposed using an array of laser spots. Early CTP systems used ultraviolet and visible light, but in recent years thermal imaging using arrays of infrared laser (typical wavelengths of 830 nm or 1046 nm) spots has become more prevalent. This is because thermal imaging provides better image clarity and reduces sensitivity to daylight or room light exposure. Various techniques are used to transfer the image pattern to the photosensitive coating layer. Most visible and ultraviolet based systems are based on conventional Ag halide development. Thermal imaging is based on heat-induced modifications of the chemical structure of the photopolymer allowing the development of the image in a subsequent alkaline solution bath. An example of this is Thermal Printing Plate / 830 from Kodak Polychrome Graphics. Typical sensitivity for heat plates is on the order of 100 to 150 mJ / cm 2 , which changes to a substrate temperature above 650 ° C. upon exposure. Processless plates are based on ablation / vaporisation of a thin coating layer, such as a lipophilic silver layer. Untreated plates do not require subsequent chemical development, but typically require higher exposure temperatures. An example is a Mistral plate from Agfa.

직접 레이저 영상을 위한 전형적인 플레이트세터는, 광섬유들(25)과 연결되고 원거리 영상 보정(telecentric) 렌즈 시스템(4)을 이용하여 프린팅 플레이트의 표면에 포커싱되는, 개별적으로 제어되는 레이저 다이오드들(5, 5', 5")의 선형 어레이로 구성된다(도 10(a)). 대안적으로는, 액정 어레이 및 디지털 미러 디바이스의 어레이와 같은 공간 광 변조기(spatial light modulator)(24) 및 원통형 렌즈 어셈블리(cylindrical lens assembly)(4)에 연결된 무초점 레이저 원(unfocused laser source)(5)이 사용될 수 있다. 편향기(deflector) 플레이트들과 연결된 2차원 공간 광 변조기가 프린팅 속도를 높이는데 사용될 수 있다(US 6208369). 직접 레이저 영상은 종이에 프링팅하기 위한 프린팅 플레이트 제조에 보편적이다.A typical platesetter for direct laser imaging is individually controlled laser diodes 5, which are connected to optical fibers 25 and focused on the surface of the printing plate using a telecentric lens system 4. 5 ', 5 ") (FIG. 10 (a)). Alternatively, a spatial light modulator 24 and a cylindrical lens assembly, such as an array of liquid crystal arrays and digital mirror devices, are provided. An unfocused laser source 5 connected to a cylindrical lens assembly 4 may be used A two-dimensional spatial light modulator connected to deflector plates may be used to speed up printing. (US 6208369) Direct laser imaging is common in the manufacture of printing plates for printing on paper.

상기 설명으로부터, 전기적 활성 트랜지스터 회로들의 제작에 열 프린팅 기술의 직접 적용은 가능하지 않다는 것이 명백하다. 열 영상기(thermal imagers)에 사용되는 노광 온도들은 폴리머 트랜지스터 회로들의 제작과 호환되지 않는다. 대부분의 폴리머 재료들은 250~300℃보다 높은 온도로 가열되는 경우 현저히 열화된다. 또한, 전기적 활성 회로들의 경우 패터닝될 층은 회로의 부분을 형성하고, 광빔들이 포커싱되는 기판은 그 위에 증착된 전기적 활성 폴리머 물질들의 몇몇 층을 이미 포함할 수 있다. 반대로, 프린팅 플레이트는 전송될 잉크/토너가 최종 기판에 전사 되도록 하는 매개 캐리어이며, 프린팅 플레이트위에 패터닝될 희생층(sacrificial layer)은 그 자체로 최종 영상의 일부분이 되지 않는다. 하기 기술되는 바와 같이, 이러한 중요한 차이점들은, 능동 전자 회로들의 제작이 프린팅 플레이트들의 그것보다 더욱 어렵게 만드는 엄격한 온도 요건, 안정성 요건 및 두께 요건을 요구한다. From the above description, it is clear that the direct application of thermal printing technology to the fabrication of electrically active transistor circuits is not possible. Exposure temperatures used in thermal imagers are not compatible with the fabrication of polymer transistor circuits. Most polymer materials degrade significantly when heated to temperatures higher than 250-300 ° C. Also, in the case of electrically active circuits, the layer to be patterned forms part of the circuit, and the substrate onto which the light beams are focused may already contain several layers of electrically active polymer materials deposited thereon. In contrast, the printing plate is a medium carrier that allows the ink / toner to be transferred to the final substrate, and the sacrificial layer to be patterned on the printing plate is not part of the final image by itself. As described below, these important differences require stringent temperature requirements, stability requirements and thickness requirements that make the fabrication of active electronic circuits more difficult than those of printing plates.

본 발명 및 그 바람직한 양상들은 첨부된 청구항들에 제시된다. The invention and its preferred aspects are set forth in the appended claims.

이제 본 발명이 첨부된 도면을 참조로 예시로서 기술될 것이다. The invention will now be described by way of example with reference to the accompanying drawings.

도 1은 광 흡수층을 이용하여 열적 유도 용해도 변화(solubility change)에 의한 전기적 활성 폴리머 패턴의 직접 기입의 개략도를 보인다. 1 shows a schematic of direct entry of an electrically active polymer pattern with thermal induced solubility change using a light absorbing layer.

도 2는 광 흡수층 없이 광 유도 용해도 변화에 의한 폴리머 패터닝의 개략도를 보인다. 2 shows a schematic of polymer patterning by light induced solubility change without light absorbing layer.

도 3은 전기적 활성 폴리머의 직접 프린팅에 의해 후속되는 광 유도 용해도 변화에 의한 표면 변형층(surface modification layer)의 패터닝의 개략도를 보인다. Figure 3 shows a schematic of the patterning of the surface modification layer by light induced solubility change followed by direct printing of the electrically active polymer.

도 4는 프린팅이 완성된 폴리머 TFT 디바이스의 개략도를 보인다. 4 shows a schematic view of a printed polymer TFT device.

도 5는 전기적 활성 폴리머의 직접 프린팅에 의해 후속되는 표면 변형층의 광 유도 탈착(desorption)의 개략도를 보인다. 5 shows a schematic of the light induced desorption of the surface modification layer followed by direct printing of the electrically active polymer.

도 6은 전기적 활성 폴리머의 직접 프린팅에 의해 후속되는 광 촉진 표면 화학 반응의 개략도를 보인다. 6 shows a schematic of the light promoting surface chemical reaction followed by direct printing of the electrically active polymer.

도 7은 자기 조립된 모노레이어의 선택적인 증착 및 전기적 활성 폴리머의 직접 프린팅에 의해 후속되는 광 유도 두께 변화의 개략도를 도시한다. FIG. 7 shows a schematic of the light induced thickness change followed by selective deposition of self assembled monolayers and direct printing of electrically active polymers.

도 8은 전기적 활성 폴리머의 직접 프린팅에 의해 후속되는 표면 변형층의 광 유도 전사의 개략도를 도시한다. 8 shows a schematic of the light guided transfer of a surface modification layer followed by direct printing of an electrically active polymer.

도 9는 패턴을 만들도록 레이저 빔 아래의 기판의 스캐닝 동작(scanning motion)의 개략도를 도시한다. 9 shows a schematic diagram of a scanning motion of a substrate under a laser beam to create a pattern.

도 10은 개별 레이저 다이오드들의 어레이(a) 또는 단일 레이저 원(b)으로부터 발생된 레이저 스폿들의 어레이의 개략도를 도시한다. 10 shows a schematic view of an array of individual laser diodes (a) or an array of laser spots generated from a single laser source (b).

도 11은 레이저 스폿 어레이 아래를 이동하는 큰 유연한 기판의 릴-릴 패터닝(reel-to-reel patterning)의 개략도를 도시한다. FIG. 11 shows a schematic of reel-to-reel patterning of a large flexible substrate moving under the laser spot array.

도 12는 열 프린팅에 의한 표면 에너지 패턴의 미세 피쳐 선명도(fine feature definition) 및 직접 프린팅에 의한 거친 패터닝(coarse patterning)과(a)연속된 라인들 및(b)비연속적인 상호 연결된 라인들의 조합을 도시한다. 12 shows a combination of fine feature definition of surface energy patterns by thermal printing and coarse patterning by direct printing with (a) continuous lines and (b) discontinuous interconnected lines. To show.

도 13은 평행한 표면 에너지 장벽들의 단순한 어레이로부터의 고해상 선명도의 채널들을 갖는 트랜지스터의 능동 매트릭스 어레이(active matrix array)를 보인다. Figure 13 shows an active matrix array of transistors with channels of high resolution clarity from a simple array of parallel surface energy barriers.

도 14는 잉크젯 에칭에 의해 작은 비아 홀들의 제작에 제한을 제공하기 위한 표면 변형층의 이용의 개략도를 보인다. 14 shows a schematic diagram of the use of a surface modification layer to provide a limit to the fabrication of small via holes by ink jet etching.

도 15는 이동하는 기판 아래의 정렬 마크(a) 및 오직 x 방향으로만 변화함으로써 절대적 위치 결정을 허용하는 정렬 마크 디자인의 광학적 검출에 의한 기판 배열의 개략도를 보인다. FIG. 15 shows a schematic view of the substrate arrangement by optical detection of the alignment mark a below the moving substrate and the alignment mark design allowing only absolute positioning by changing only in the x direction.

도 16은 일정 범위의 초점높이들에 대하여 레이저 영상화 폴리이미드 라인폭들과 수평 및 수직으로 프린팅된 라인폭들을 비교하는 실험 데이터를 나타낸다. 수직 라인폭의 경우 한 데이터 지점 이외에는 모두 5㎛보다 작다. 수평라인은 수직라인 보다 최대 팩터(factor) 3만큼 일관되게 더 넓다. 16 shows experimental data comparing laser imaging polyimide linewidths with horizontally and vertically printed linewidths for a range of focal heights. In the case of the vertical line width, all but one data point is smaller than 5 μm. The horizontal line is consistently wider by a maximum factor of 3 than the vertical line.

도 17은 수직으로 프린팅된 레이저 영상화 폴리이미드 라인의 현미경 영상을 나타낸다. 수직라인은 380mJ/㎠의 도우즈로 프린팅된다. 도면의 상측 절반의 라인폭은 약3.5㎛이다. 17 shows a microscopic image of a vertically printed laser imaging polyimide line. Vertical lines are printed with doses of 380 mJ / cm 2. The line width of the upper half of the figure is about 3.5 mu m.

도 18은 수평으로 프린팅된 레이저 이미지화 폴리이미드 라인의 현미경 이미지를 나타낸다. 수평라인은 380mJ/㎠의 도우즈(dose)로 프린팅된다(도 1과 동시에 영상화됨). 라인폭은 약7㎛로서 수직라인의 2배이다. 18 shows a microscopic image of a horizontally printed laser imaging polyimide line. The horizontal line is printed with a dose of 380 mJ / cm 2 (imaged simultaneously with FIG. 1). The line width is about 7 mu m, which is twice the vertical line.

도 19는 얻어진 가장 좁은 레이저 영상화 폴리이미드 라인의 현미경 영상을 나타낸다. 이들 수직 영상화 라인들(380mJ/㎠로 20분 동안 현상됨)은 2㎛폭으로 감소된다. 19 shows a microscopic image of the narrowest laser imaging polyimide line obtained. These vertical imaging lines (developed for 20 minutes at 380 mJ / cm 2) are reduced to 2 μm width.

도 20은 대각선 방향의 레이저 영상화 폴리이미드 라인의 현미경 영상을 나타낸다. 채널 폭을 중가시키기 위해 의도적이 아닌 정규의 톱니형 에지들(레이저 광 스폿 사이즈에 의해 기인됨)이 사용될 수 있다. 20 shows a microscope image of a laser imaging polyimide line in the diagonal direction. Regular toothed edges (due to the laser light spot size) may be used to increase the channel width.                 

도 21은 프린팅 및 러빙(rubbing)된 폴리이미드 라인의 상부에 단축(uniaxial)으로 정렬된 반도체 폴리머(F8T2)의 교차된 편광자들 하에서 찍은 광학 현미경 영상을 나타낸다. 휘도 콘트라스트의 영역은 F8T2가 하부의 폴리이미드 라인의 러빙 방향을 따라 단축으로 정렬되는 곳이다. 정렬은 F8T2막을 10분 동안 150℃에서 어닐링(annealing)함으로써 달성된다. FIG. 21 shows an optical microscope image taken under crossed polarizers of semiconductor polymer (F8T2) uniaxially aligned on top of the printed and rubbing polyimide line. The area of brightness contrast is where F8T2 is arranged uniaxially along the rubbing direction of the lower polyimide line. Alignment is achieved by annealing the F8T2 film at 150 ° C. for 10 minutes.

도 22는 게이트 전극을 소스-드레인 전극과 최소로 중첩하게 한정하기 위한 자기정렬과정을 나타낸다. 22 shows a self-alignment process for defining the gate electrode to overlap the source-drain electrode to the minimum.

본 발명의 일 실시예는 저온 레이저 영상 방법에 관한 것으로, 이 방법은 기판(1)의 상부에 연속 박막으로서 용액으로부터 코팅된 전기적 활성 폴리머 막(3)을 직접 패터닝하기 위한 방법이다. 용액으로부터 박막을 증착하기 위한 적합한 증착 기술로는 스핀 코팅(spin coating), 블레이드 코팅(blade coating), 압출 코팅(extrusion coating) 또는 스크린 프린팅과 같은 기타형의 프린팅이 있다. 파장 λ의 강렬한 레이저빔을 샘플(시료)에 포커싱하여 전기적 활성 폴리머의 용해도 특성에 있어 국부적인 변화를 유도시킨다. 용해도 특성의 변화는 폴리머의 국부적인 가열에 의해 일어나게 하는 것이 바람직하다. 광빔은 전기적 활성 폴리머에 최소의 손상을 유발하는 적외선 파장이 바람직하다. 만일 조사시에 폴리머가 그의 비조사 형태에서 용해성인 특정 용제에서 불용성이 될 경우, 방사에 국부 노광 후, 이 용제의 수조 내에서 폴리머막을 세정함으로써 패턴이 생성될 수 있다. 상기 막이 노광된 영역들에서만, 기판 상에 폴리머 물질이 남게될 것이다. 샘플에 대해 레이저빔을 주사함으로써 패턴들이 기입(write)될 수 있다.One embodiment of the invention relates to a low temperature laser imaging method, which is a method for directly patterning an electrically active polymer film 3 coated from solution as a continuous thin film on top of a substrate 1. Suitable deposition techniques for depositing thin films from solution include other types of printing such as spin coating, blade coating, extrusion coating or screen printing. An intense laser beam of wavelength lambda is focused on the sample (sample) to induce local changes in the solubility characteristics of the electrically active polymer. The change in solubility properties is preferably caused by local heating of the polymer. The light beam is preferably an infrared wavelength that causes minimal damage to the electrically active polymer. If at the time of irradiation the polymer becomes insoluble in certain solvents that are soluble in its non-irradiated form, a pattern can be produced by cleaning the polymer film in a bath of this solvent after local exposure to radiation. Only in areas where the film is exposed will a polymer material remain on the substrate. The patterns can be written by scanning the laser beam against the sample.

레이저광을 효율적으로 흡수하기 위해, 광흡수층(2)을 전기적 활성 폴리머(도 1)와 직접 접촉하는 상태로 증착할 수도 있다. 그 광흡수층은 사용되는 레이저 파장에 대해 강한 흡수단면을 갖는 것이 바람직하다. 이것은 용액으로부터 증착되는 것이 좋지만 전기적 활성 폴리머를 증착하는 용제에서 용해되지 않는 것이 바람직하다. 광흡수층은 전기적 활성 폴리머 이전 또는 이후에 증착될 수도 있다. 광흡수층은 바인더(결합제) 폴리머 매트릭스(binder polymer matrix) 또는 단순히 금속막 내로 혼합되는 염료 분자(dye molecule)로 구성되어도 좋다. 그 염료 분자는 또한 염료/폴리머 혼합물로부터 용액 증착에 의해 전기적 활성 폴리머 내로 직접 혼합되어도 좋다. 대안적으로, 레이저 파장은 추가의 광 흡수제의 요구 없이 전기적 활성 폴리머 내에 직접 광이 흡수될 수 있도록 선택된다(도 2). 많은 폴리머들은 적외선 활성분자 내의 진동과 그러한 진동의 하모닉 오버톤(harmonic overtone)으로 인하여 중간- 및 근-적외선 스펙트라 범위 내에서 강한 흡수성을 갖는다.In order to absorb the laser light efficiently, the light absorbing layer 2 may be deposited in direct contact with the electrically active polymer (FIG. 1). The light absorption layer preferably has a strong absorption cross section for the laser wavelength used. It is preferred that it be deposited from solution but not dissolved in the solvent depositing the electrically active polymer. The light absorbing layer may be deposited before or after the electrically active polymer. The light absorption layer may consist of a binder polymer matrix or simply dye molecules mixed into the metal film. The dye molecules may also be mixed directly into the electrically active polymer by solution deposition from the dye / polymer mixture. Alternatively, the laser wavelength is chosen such that light can be absorbed directly into the electrically active polymer without the need for additional light absorbers (FIG. 2). Many polymers have strong absorption in the mid- and near-infrared spectra ranges due to vibrations in infrared active molecules and the harmonic overtones of such vibrations.

어떠한 전기적 활성 폴리머들은 열유도 형질변형이 행해져서 상이한 용제들 내에서 그들의 용해도를 크게 변화시키게 된다. 그러한 열유도 변화를 나타내는 중요한 컨쥬게이션된 폴리머로는 폴리스티렌 설포닉 산(polystyrene sulfonic acid)(PEDOT/PSS)으로 양자화(protonated)된 도전성 폴리머 폴리(3,4-에틸렌디옥시치오펜)가 있다. 바이에르 케미컬사(L.B. Groenendaal, et al., Adv. Mat. 12, 487(2000))에 의해 개발된 합성경로(synthesis route)는 중합 체 PSS를 함유하는 수용액에서 에틸렌디옥시치오펜 모노머를 중합한다. 결과로 얻어지는 폴리머용액은 수개월의 기간 동안 안정적이므로 PEDOT/PSS의 박막을 스핀 코팅과 같은 기술에 의해 쉽게 증착할 수 있다. 그러나 150-250℃의 온도에 어닐링하여 건조시킨 후에는 PEDOT/PSS막은 더 이상 수용성이 아니다. 그 다음, 포커싱된 레이저 방사에 의한 국부 가열을 사용하여 PEDOT/PSS 패턴을 물, 이소프로판올 또는 아세톤과 같은 용제의 수조에서 현상할 수 있다. 그러한 PEDOT/PSS의 패턴은 폴리머 TFT 장치용 전극으로서 사용될 수 있다. 막의 도전률의 상당하고 바람직한 향상이 또한 동반되는 PEDOT/PSS에서의 열유도 용해도 변화 메커니즘은 현재에 충분히 이해되고 있지 못하다. 그것은 서로 긴밀히 접촉하는 양성으로 하전된 PEDOT 및 음으로 하전된 PSS 간의 강이온성 상호작용에서 결과되는 PEDOT와 PSS 간의 열유도 상분리(phase seperation)와 관계될 수도 있다. PEDOT/PSS의 경우에 적외선광은 근- 및 중간-적외선에서의 강한 극성의 흡수 특성 때문에 PEDOT 내에 직접 흡수될 수 있다(L.B. Groenendaal, et al., Adv. Mat. 12, 487(2000)).Some electrically active polymers are subjected to heat-induced transformation, which greatly changes their solubility in different solvents. An important conjugated polymer that exhibits such thermally induced changes is the conductive polymer poly (3,4-ethylenedioxythiophene) protonated with polystyrene sulfonic acid (PEDOT / PSS). The synthesis route developed by LB Groenendaal, et al., Adv. Mat. 12, 487 (2000) polymerizes ethylenedioxythiophene monomers in an aqueous solution containing polymer PSS. . The resulting polymer solution is stable over a period of several months, so that thin films of PEDOT / PSS can be easily deposited by techniques such as spin coating. However, after annealing and drying at a temperature of 150-250 ° C., the PEDOT / PSS membrane is no longer water soluble. Local heating with focused laser radiation can then be used to develop the PEDOT / PSS pattern in a bath of solvent such as water, isopropanol or acetone. Such a pattern of PEDOT / PSS can be used as an electrode for a polymer TFT device. The mechanism of changing the heat induced solubility in PEDOT / PSS, which is also accompanied by a significant and desirable improvement in the conductivity of the film, is not fully understood at present. It may be related to the phase induction phase separation between PEDOT and PSS resulting from the strong ionic interaction between positively charged PEDOT and negatively charged PSS in intimate contact with each other. In the case of PEDOT / PSS, infrared light can be absorbed directly into PEDOT because of its strong polar absorption characteristics in near- and mid-infrared (L.B. Groenendaal, et al., Adv. Mat. 12, 487 (2000)).

반도체 폴리후루오린 폴리머들과 같은 여러 가지 다른 컨쥬게이션된 폴리머들은 또한 고체상태에서 폴리머 구조(conformation)의 열유도 변화로 인해 용해도 변화를 나타낸다. 가열에 의해 폴리머 구조는 용액 코팅후, 높은 엔트로피 무질서상태로부터 더욱 정돈된 결정구조를 갖는 낮은 엔트로피상태로 국부적으로 변화될 수 있다. 이것은 액정 상태를 나타내는 폴리머들에서도 볼 수 있다. 이 더욱 정돈된 상태에서 대부분의 용제들의 용해도는 감소되며, 현상용액의 주의 깊은 선택에 의해 상기 패턴은 폴리머가 결정상태에 있는 영역들에서 폴리머를 세정함으로써 패턴이 현상될 수 있다. Several other conjugated polymers, such as semiconducting polyfuroline polymers, also exhibit solubility changes due to changes in the thermal induction of the polymer conformation in the solid state. By heating, the polymer structure can be locally changed from a high entropy disorder state to a low entropy state with more ordered crystal structure after solution coating. This can also be seen in polymers exhibiting liquid crystal states. In this more ordered state, the solubility of most solvents is reduced, and by careful selection of the developing solution the pattern can be developed by cleaning the polymer in regions where the polymer is in a crystalline state.

이 패터닝 기술에 적합한 다른 류의 폴리머들로는, 예를 들어 폴리페닐렌비닐렌 또는 폴리치에닐렌비닐렌 전구체와 같은 상승된 온도에서 용해성 이탈그룹들의 해리(release)로 인하여, 폴리머 백본(backbone) 화학구조의 열유도 변화를 행하는 전구체 폴리머들이 있다(참조를 위해, 예를 들어 D. Marsitzky 등이 발표한 "Advances in Synthetic Metals", ed. P. Bernier, S. Lefrant, G. Bidan, Elsevier(Amsterdam)p. 1-97(1999)). 전형적인 변환 온도는 200-300℃ 정도이다.Other classes of polymers suitable for this patterning technique include polymer backbone chemistry due to the release of soluble leaving groups at elevated temperatures such as, for example, polyphenylenevinylene or polythienylenevinylene precursors. There are precursor polymers that undergo a heat-induced change in structure (see, for example, "Advances in Synthetic Metals" by D. Marsitzky et al., Ed. P. Bernier, S. Lefrant, G. Bidan, Elsevier (Amsterdam). p. 1-97 (1999). Typical conversion temperatures are on the order of 200-300 ° C.

대안적으로, 가교결합 반응(crosslinking reactions)이 사용될 수도 있다. 이 경우에 폴리머는 국부 가열시 막을 불용성 네트워크로 변환시키는 가교결합제와 혼합된다. 적합한 가교결합제의 일 예로서 헥사메톡시메틸멜라민이 있다. 국부 가열의 대안으로서 가교결합은 자외선빔을 사용하여 유도할 수도 있다. Alternatively, crosslinking reactions may be used. In this case the polymer is mixed with a crosslinker which converts the membrane into an insoluble network upon local heating. One example of a suitable crosslinker is hexamethoxymethylmelamine. As an alternative to local heating, crosslinking may be induced using an ultraviolet beam.

노광하는 동안 전기적 활성 폴리머의 열화를 방지하기 위해 온도를 주의 깊게 최소화하고 장파장의 광을 사용하는 것이 중요하다. 대부분의 컨쥬게이션된 폴리머는 300℃ 이상에서 가열하면 열화하고 특히 가시광과 자외선 노광시에 광유도 산화 되기 쉽다. 이는 적외선 광을 사용하고 레이저 강도와 노광시간을 주의 깊게 최소화함으로써 방지될 수 있다. 그 외에도 노광은 가스성 질소분위기와 같은 불활성 분위기 하에서 수행해도 좋다.It is important to carefully minimize the temperature and to use long wavelengths of light to prevent degradation of the electrically active polymer during exposure. Most conjugated polymers deteriorate when heated above 300 ° C, and mineral oils are susceptible to oxidation, especially during visible and ultraviolet exposure. This can be avoided by using infrared light and carefully minimizing the laser intensity and exposure time. In addition, exposure may be performed in an inert atmosphere such as a gaseous nitrogen atmosphere.

고정밀 xy-변환 스테이지 상에 샘플을 장착하여, 이 샘플에 대해 레이저 광 스폿을 주사한다. 대안적으로, 회전가능 모터 구동 스테이지를 사용하여 광빔을 주사할 수도 있다. 또한 z-방향으로의 자유로운 변환 정도가 광흡수층이 발생되는 층과의 레이저 광 스폿의 초점을 조정하기 위해 필요로 된다. 레이저 빔은 적절항 광 셔터에 의해 온 및 오프로 스위칭될 수 있다. 이러한 식으로 폴리머 패턴은 기판에 직접 기입될 수 있다. 만일 기계적인 스테이지를 컴퓨터에 의해 제어하게 되면, 패턴은 적합한 소프트웨어 패키지를 사용하여 설계될 수 있으므로 개별 마스크 또는 프린팅 플레이트를 제조할 필요 없이 폴리머막에 직접 전사할 수 있다.The sample is mounted on a high precision xy-conversion stage to scan a laser light spot on the sample. Alternatively, the rotatable motor drive stage may be used to scan the light beam. In addition, a degree of free conversion in the z-direction is required to adjust the focus of the laser light spot with the layer in which the light absorbing layer is generated. The laser beam can be switched on and off by a suitable light shutter. In this way the polymer pattern can be written directly to the substrate. If the mechanical stage is controlled by a computer, the pattern can be designed using a suitable software package so that it can be transferred directly to the polymer film without the need to manufacture individual masks or printing plates.

WO 99/10939 A2에는 포토마스크를 통해 자외선광(UV)을 노광함으로써 도전 폴리머를 패터닝하는 기술에 대해 설명되어 있다. 포토마스크는 UV광을 차단하는 금속화 영역의 패턴을 포함한다. 이 폴리머는 가교 결합제와 혼합된다. 막이 UV광에 노광되는 영역에서 가교결합반응이 유도되어 폴리머막을 불용성으로 만들므로, 비노광 영역 내의 폴리머는 이후에 세정에 의해 제거될 수 있다. 이 기술은 여러가지 면에서 본원 발명에 제안된 것과 다르다. 우선 상기 기술은 TFT 회로의 각 층뿐만 아니라 TFT 회로 레이아웃을 위한 개별 포토마스크를 필요로 한다. 본 발명의 직접 기입기술에서 패턴은 상이한 포커스 레이저 광 스폿을 온/오프하고 그리고 레이저빔 아래에서 샘플을 주사이동 시킴으로써 형성된다. 본 발명의 기술은 마스크 플레이트의 제조를 요하지도 않으며 마스크 플레이트와 샘플의 물리적인 접촉도 필요 없으므로 유리하다. 그러므로 본 발명의 기술은 입자에 오염되거나 마모되지 않는다. 또한 WO 99/10939 A2에 기술된 방법은 UV광 유도 가교결합반응에 의존한다. 여기에 기술된 방법의 양호한 실시예에 의하면 용해도 변화는 저에너지 적외선광에 의한 열조사/국부가열에 의해 유도된다. UV 노광은 광산화와 같은 공정들을 통해 많은 전기적 활성 폴리머를 열화시키는 반면 많은 컨쥬게이션된 폴리머는 150-300℃까지의 온도에서 양호한 열 안정성을 갖는다.WO 99/10939 A2 describes a technique for patterning conductive polymers by exposing ultraviolet light (UV) through a photomask. The photomask includes a pattern of metallization regions that block UV light. This polymer is mixed with a crosslinking agent. Since the crosslinking reaction is induced in the region where the film is exposed to UV light, making the polymer film insoluble, the polymer in the non-exposed area can then be removed by washing. This technique differs from that proposed in the present invention in several respects. Firstly, the above technique requires individual photomasks for the TFT circuit layout as well as each layer of the TFT circuit. In the direct writing technique of the present invention, the pattern is formed by turning on / off different focus laser light spots and scanning the sample under the laser beam. The technique of the present invention is advantageous because it does not require the manufacture of the mask plate and does not require physical contact of the mask plate with the sample. Therefore, the technique of the present invention does not contaminate or wear to the particles. The method described in WO 99/10939 A2 also relies on UV light induced crosslinking reactions. According to a preferred embodiment of the method described herein, the solubility change is induced by heat irradiation / local heating by low energy infrared light. UV exposure degrades many electrically active polymers through processes such as photooxidation, while many conjugated polymers have good thermal stability at temperatures up to 150-300 ° C.

잘 정의된 에지들을 갖는 패턴을 달성하기 위해 레이저 광 스폿의 측면(lateral) 강도 프로파일은 가능한한 좁아야한다. 렌즈 포커싱으로부터, 굴절률의 뚜렷한 비선형 강도 의존성을 갖는 재료를 통해 그 빔을 투과하는 것과 같은 보다 정교한 기술에까지 이르는 레이저빔을 포커싱하기 위한 다양한 기술들이 사용될 수도 있다. 광파장에 의해 결정되는 이론상의 회절한계에 접근하는 직경 d를 갖는 레이저 광 스폿을 실현하는 것이 가능하다. 또한 빔의 강도는 가능한한 작아야 하는 거리 s(즉, s ≪ d)에 걸쳐 최대로부터 제로(0)까지 떨어지게 하는 것이 중요하다. 그래픽 기술산업에서 사용되고 있는 첨단의 열레이저 방식 영상화기는 5-10㎛의 광 스폿의 사이즈를 달성한다. 전형적인 가우시안 빔보다 더 급격하며 1㎛이하 정도의 길이 척도에서 최대 강도로부터 제로 강도까지 감쇠하는 강도 프로파일들이 달성된다. 예를 들면 Creoscitex corporation(www. creoscitex.com)로부터 구입할 수 있는 스퀘어스폿TM 플레이트 및 트렌드세터 시스템(Squarespot™ plate- and trendsetter system) 또는 Agfa(www.agfa.com)로부터 구입할 수 있는 갈릴레오 플레이트세터 시리즈 등이 있다.The lateral intensity profile of the laser light spot should be as narrow as possible to achieve a pattern with well defined edges. Various techniques for focusing the laser beam may be used, ranging from lens focusing to more sophisticated techniques such as transmitting the beam through a material having a pronounced nonlinear intensity dependence of the refractive index. It is possible to realize a laser light spot having a diameter d approaching the theoretical diffraction limit determined by the light wavelength. It is also important that the beam intensity fall from maximum to zero over the distance s (ie s < d), which should be as small as possible. State-of-the-art thermal laser imagers used in the graphics technology industry achieve light spot sizes of 5-10 μm. Intensity profiles are achieved that are steeper than typical Gaussian beams and attenuate from maximum intensity to zero intensity on a length scale of the order of 1 μm or less. For example Creoscitex corporation, available from (www. Creoscitex.com) square plate and spot TM Trendsetter system (Squarespot ™ plate- and trendsetter system) or Galileo plate, available from Agfa (www.agfa.com) setter series Etc.

본 발명의 또 다른 양상은 UV-레이저의 어레이에 의해 패터닝되는 표면 변형층에 관한 것이다. 기판을 UV-감응표면변형층으로 피복한 다음 포커스 UV-레이저의 어레이로 영상화한다. 그 다음 그 기판을 적절한 현상액에 침지시켜서 패턴을 형성한다.Another aspect of the invention relates to a surface modification layer that is patterned by an array of UV-lasers. The substrate is coated with a UV-sensitive surface strain layer and then imaged with an array of focus UV-lasers. The substrate is then immersed in a suitable developer to form a pattern.

변형층은 UV-노광 폴리이미드층으로 될 수 있다(예, LCD 디스플레이 제조용 UV-포토리소그래피와 관련하여 사용되는 것들. UV-노광 폴리이미드의 일 예를 들면 닛산의 RN-901임). 그러한 UV-폴리이미드는 잘 특징되어 있고, 공지된 최적의 노광을 가지고 있으며 또한 통상의 UV-레지스트 현상제(쉬플리 MF319 등)에서 현상될 수 있다.The modifying layer can be a UV-exposed polyimide layer (eg those used in connection with UV-photolithography for the manufacture of LCD displays. One example of UV-exposed polyimide is RN-901 from Nissan). Such UV-polyimide is well characterized, has a known optimal exposure and can also be developed in conventional UV-resist developers (Shippley MF319, etc.).

표면 변형층을 영상화하기 위한 적절한 UV-레이저의 예가 H.I.Smith 등에 의해 MIT에서 설계된 구역-플레이트 어레이 리소그래피 툴(zone-plate array lithography tool)이다(Journal of Vacuum Science and Technology B, Nov/Dec, 2000에 발행될 Lithographic Patterning and Confocal Imaging with Zone Plates by Dario Gil, Rajesh Menon, D. J. D Carter and H.I.Smith.참조)An example of a suitable UV-laser for imaging surface strain layers is a zone-plate array lithography tool designed at MIT by HISmith et al. (Journal of Vacuum Science and Technology B, Nov / Dec, 2000). Lithographic Patterning and Confocal Imaging with Zone Plates by Dario Gil, Rajesh Menon, DJ D Carter and HISmith.

ZPAL과 같은 시스템을 채용해서 레이저 어레이 헤드의 일회 통과로 대면적(∼1mm)에 걸쳐 레이저 스폿들의 어레이를 이용하는 350nm 정도의 해상도를 갖는 표면 패터닝이 보여져왔다(D.J.D. Carter, Dario Gil, Rajesh Menon, Mark K. Mondol, H.I.Smith 및 E.H. Anderson에 의해 "진공 과학 및 기술" 잡지 B 17(6), 1999년 11월/12월에 발표된 "구역-플레이트-어레이 리소그래피를 갖는 무마스크 병렬 패터닝")Surface patterning with resolutions of around 350 nm has been shown employing an array of laser spots over a large area (~ 1 mm) in a single pass of the laser array head using a system such as ZPAL (DJD Carter, Dario Gil, Rajesh Menon, Mark). "Vacuum Science and Technology" magazine B 17 (6) by K. Mondol, HISmith and EH Anderson, "Mask Parallel Patterning with Zone-Plate-Array Lithography," published November / December 1999)

본 발명의 제2 실시예는 후속의 코팅 또는 프린팅 단계(도 3)에서 전기적 활성 잉크를 직접 증착시킬 수 있는 레이저 영상에 의해 표면 자유에너지 패턴을 발생시키는 방법에 관한 것이다. 기판 상에는 우선 연속 표면 변형층(8)이 증착된다. 그 층은 그의 표면이 기판의 하부보다 상이한 표면 에너지를 갖는 것으로 선택된다. 예를 들어 기판은 유리 기판과 같은 친수성일 수도 있고 표면 변형층은 폴리이미드층과 같이 소수성 폴리머일 수도 있다. 광흡수제가 또한 증착될 수도 있다. 그 다음, 상기 층은 상술한 바와 동일한 방식으로 국부적인 가열에 의해 변형된다. 본 발명의 가능한 실시예는 200-350℃의 온도로 국부 어닐링함으로써 불용성 형태로 변환되는 유리 기판 상의 전구체 폴리이미드층이다. 그 다음 그 패턴은 순차적으로 사이클로펜타논과 같은 전구체 형태를 위한 양호한 용제로 상기 막을 세정시킴으로써 현상될 수 있다. 이러한 방식으로 머크사의 ZLI-2650과 같은 종래의 에칭에 의해 통상으로 패터닝되는 폴리이미드 또는 HD 마이크로시스템즈사의 피라린 P12720과 같은 광 영상화 가능 폴리이미디아 등의 광범위의 폴리이미드들이 패터닝될 수 있다. 마찬가지로 전구체 폴리-페닐렌-비닐렌과 같은 전구체 컨쥬게이션된 폴리머층이 사용될 수 있다. 전구체 폴리이미드와 PPV 양자의 특별한 매력적 특징은 그들이 트랜지스터의 능동 반도체 폴리머용 정렬층으로서도 잘 사용될 수 있다는 것이다(이하 설명 참조).A second embodiment of the present invention is directed to a method of generating a surface free energy pattern by laser imaging capable of directly depositing an electrically active ink in a subsequent coating or printing step (FIG. 3). A continuous surface modification layer 8 is first deposited on the substrate. The layer is chosen such that its surface has a different surface energy than the bottom of the substrate. For example, the substrate may be hydrophilic, such as a glass substrate, and the surface modification layer may be a hydrophobic polymer, such as a polyimide layer. Light absorbers may also be deposited. The layer is then deformed by local heating in the same manner as described above. A possible embodiment of the present invention is a precursor polyimide layer on a glass substrate that is converted to insoluble form by local annealing at a temperature of 200-350 ° C. The pattern can then be developed by sequentially cleaning the film with a good solvent for precursor forms such as cyclopentanone. In this way a wide range of polyimides can be patterned, such as polyimide typically patterned by conventional etching, such as Merck's ZLI-2650, or optically imageable polyimides such as Pyrarin P12720 from HD Microsystems. Likewise precursor conjugated polymer layers such as precursor poly-phenylene-vinylene can be used. A particular attractive feature of both precursor polyimide and PPV is that they can also be used as an alignment layer for active semiconductor polymers in transistors (see description below).

표면 변형층의 패터닝으로 친수성 및 소수성 표면 영역의 표면 자유 에너지 패턴이 생기게 된다. 그후 상기 표면 에너지 패터닝된 기판을 극성(또는 비극성) 용매 내의 전기적 활성 폴리머 용액에 담그는 경우, 전기적 활성 폴리머의 증착은 단지 친수성(또는 소수성) 표면 영역에서만 일어날 것이다. 대안적으로, 표면 자유 에너지 패턴을 이용하여 UK 0009915.0에 기술된 바와 같은 잉크-젯 프린팅 등의 직접 프린팅에 의하여 증착시킨 전기적 활성 폴리머의 잉크 방울의 흐름과 위치를 지시할 수 있다. 상기 방법에서는 보다 높은 프린팅 해상도를 달성할 수 있는데, 이는 레이저 스폿 해상도가 기판상의 가변적인 젖음(wetting) 조건과 잉크 방울 진행 방향의 무작위 변동에 의하여 제한을 받는 잉크젯 프린터의 해상도보다 현저하게 높을 수 있기 때문이다. 표면 자유 에너지 패터닝에 의하여 제작된 전도성 전기적 활성 폴리머의 고해상도 프린팅된 패턴은 프린팅된 박막 트랜지스터 회로의 배선(interconnects)과 전극으로서 사용할 수 있다 (H. Sirringhaus 외, Science 290, 2123 (2000)). 도 4는 반도체 폴리머층(11)과 유전 폴리머층(12)을 증착하고 소스-드레인 채널로 오버랩(overlapping)시킨 전도성 폴리머 게이트 전극(13)을 프린팅한 후의 완성된 폴리머 박막 트랜지스터를 보여준다. 도 4에 도시한 바와 같은 TFT의 층 구조를 형성하는 경우에는, 하부층(underlying layer)들의 팽창(swelling)과 용해(dissolution)를 피하기 위하여 신중하게 용매를 선택할 필요가 있다. TFT의 다른 폴리머-폴리머 계면의 적절한 구조적 일체성(integrity)은 극성 용매와 비극성 용매를 교대로 배열하여 달성할 수 있다고 알려져 있다 (H. Sirringhaus 외, UK 0009911.9). Patterning of the surface modification layer results in surface free energy patterns of hydrophilic and hydrophobic surface regions. If the surface energy patterned substrate is then immersed in an electrically active polymer solution in a polar (or nonpolar) solvent, deposition of the electrically active polymer will only occur in the hydrophilic (or hydrophobic) surface region. Alternatively, surface free energy patterns can be used to direct the flow and location of ink droplets of the electrically active polymer deposited by direct printing, such as ink-jet printing as described in UK 0009915.0. The method can achieve higher printing resolution, which can be significantly higher than the resolution of an inkjet printer, which is limited by variable wetting conditions on the substrate and random fluctuations in the ink drop direction. Because. High-resolution printed patterns of conductive electrically active polymers made by surface free energy patterning can be used as interconnects and electrodes in printed thin film transistor circuits (H. Sirringhaus et al., Science 290, 2123 (2000)). 4 shows the completed polymer thin film transistor after depositing the semiconductor polymer layer 11 and the dielectric polymer layer 12 and printing the conductive polymer gate electrode 13 overlapping with the source-drain channel. In forming the layer structure of the TFT as shown in Fig. 4, it is necessary to carefully select the solvent in order to avoid swelling and dissolution of the underlying layers. It is known that proper structural integrity of different polymer-polymer interfaces of TFTs can be achieved by alternating polar and nonpolar solvents (H. Sirringhaus et al., UK 0009911.9).

표면 변형층은 TFT의 반도체층 및 전도성 전극과 직접 접촉하므로 세심한 주의를 기울여 표면 변형층이 디바이스로의 전하 주입을 저해하지 않고 반도체층을 오염시키지 않도록 할 필요가 있다. 표면 변형층의 두께는 약 100 ~ 500 Å 정도로 가능한 한 얇아야 한다. 이러한 방법을 통하여 상부에 코팅된 반도체 박층 및/또는 기타층의 컨포멀 코팅(conformal coating)과 적은 기생(parasitic) 소스-드레인 접촉 저항이 보장된다. 본 발명의 바람직한 실시예에서, 표면 변형층은 이동도가 있는 저분자량의 불순물분(impurity fraction)을 함유하지 않은 폴리이미드 등의 전자 그레이드 유전성 폴리머(electronic grade dielectric polymer)로, 디바이스의 그 후속의 층들을 용액 증착할 때 이용하는 용매에 용해되지 않는다. Since the surface modification layer is in direct contact with the semiconductor layer and the conductive electrode of the TFT, it is necessary to pay close attention so that the surface modification layer does not inhibit charge injection into the device and does not contaminate the semiconductor layer. The thickness of the surface modification layer should be as thin as possible, about 100 to 500 mm 3. This method ensures conformal coating and low parasitic source-drain contact resistance of the semiconductor thin and / or other layers coated thereon. In a preferred embodiment of the invention, the surface modification layer is an electronic grade dielectric polymer, such as polyimide, that does not contain a low molecular weight impurity fraction with mobility, which is followed by the subsequent The layers do not dissolve in the solvent used for solution deposition.                 

상술한 바와 같은 표면 에너지 패턴의 패터닝은 하기 방법으로 달성될 수 있다. N-메틸 피롤리돈 용매 중에 ~ 830 nm 흡수 염료(SDA8703)를 함유하는 폴리이미드(PI2610) 용액을 제조하였다. 용액 내 고형분 함량 중의 약 10 %는 염료이고, 나머지 90 %는 폴리이미드이었다. 상기 용액으로 유리 기판을 스핀-코팅시켜 모두 ~ 100 nm 정도의 다양한 막 두께(소프트 베이킹 후)를 갖도록 하였다. 소프트 베이크는 80 ℃의 핫 플레이트 상에서 10분간 이루어졌다. Patterning of the surface energy pattern as described above can be accomplished in the following manner. A solution of polyimide (PI2610) containing 830 nm absorbing dye (SDA8703) in N-methyl pyrrolidone solvent was prepared. About 10% of the solids content in the solution was dye and the remaining 90% was polyimide. The glass substrates were spin-coated with the solution so that they all had various film thicknesses (after soft baking) on the order of ˜100 nm. Soft bake was performed for 10 minutes on a hot plate at 80 ° C.

(레이저를 포커싱하고 그리고 포커싱을 벗어나도록) 레이저 파워(power) 및 높이의 범위에서 영상화(imaging)를 수행하였다. 일반적으로 권장할만한 폴리이미드의 경화 온도는 300℃에서 30분 동안으로, 이는 고도로 포커싱된 레이저를 기판 위에 스캐닝하는 경우에 폴리이미드가 상기 온도 이상으로 잠깐 동안에 (그리고 매우 국부적으로) 상승하도록 하기 위한 것이다.Imaging was performed in a range of laser power and height (to focus the laser and out of focus). Generally, the recommended curing temperature of polyimide is 300 minutes at 300 ° C. to allow the polyimide to rise briefly (and very locally) above this temperature when scanning a highly focused laser over a substrate. .

박막상에 레이저 빔을 포커싱하기 위한 정확한 높이를 확인하면서 도오즈 실험(dose trial)을 수행하여 라인폭(linewidth)의 변동을 관찰하였다. (5W 내지 12W (380 내지 910 mJ/cm2)의 레이저 전체 파워에 상응하는) 모든 시도된 도오즈에서 영상이 이루어졌고, 그 영상의 각 도오즈는 폭이 대략 8 ㎛보다 넓지 않은 범위에서 가장 좁은 라인을 가지며 몇몇 도오즈는 2㎛ 정도로 좁은 라인을 갖는다. 상기 공정은 어느 정도는 자체 제한적(self-limiting)일 수 있다. 이는 폴리이미드를 경화시키기 위해 수백 ℃로 가열할 필요가 있고, 이러한 온도에서 에너지-흡수 염료가 표백될 것이기 때문이다. 일단 염료로 표백하고 나면 폴리이미드 내에 증착하는 에 너지는 없을(또는 아주 소량 있을) 것이고, 경화 공정이 끝난다.Dose trials were performed to confirm the exact height for focusing the laser beam on the thin film to observe variations in linewidth. Images were taken at all attempted doses (corresponding to a laser total power of 5 W to 12 W (380 to 910 mJ / cm 2 )), with each dose of the image being the most in the range not wider than approximately 8 μm wide. It has narrow lines and some doses have lines as narrow as 2 μm. The process may be to some extent self-limiting. This is because it needs to be heated to several hundred degrees Celsius to cure the polyimide, at which temperature the energy-absorbing dye will be bleached. Once bleached with dye, there will be no (or very small) energy to deposit in the polyimide and the curing process is complete.

영상을 마친 후 즉각적으로 폴리이미드 내의 패턴을 (현상 없이) 관찰할 수 있는데, 이는 경화된 막의 면적이 얇아지게 되고 색상이 약간 변하기 때문이다 (후자는 염료가 표백되고 막이 영상 공정 동안 공기에 노출되기 때문임). 영상된 샘플을 수지 제조용 용매 (N-메틸 피롤리돈)에 침지시켜 패턴을 현상시킨다. PI2610 폴리이미드의 현상 공정은 실온에서 약 20 분간 실시한다 (그리고 분자량이 이보다 적은 폴리이미드류는 보다 짧은 시간이면 될 것이다). 현상 공정 또한 자체 제한적일 수 있는데(24 시간 동안 현상된 샘플과 30 분 동안 현상된 다른 샘플 간에 명백한 차이가 없었다), 이는 전체가 경화된 막은 용매 중에 절대로 용해되지 않기 때문이다. 그러나, 부분적으로 경화된 막은 결국 기판으로부터 완전히 용해될 것이고, 하나의 샘플 상의 커다란 부분이 현상에 의하여 완전히 제거될 수 있다. 이러한 경우 현상 시간을 보다 엄격하게 제한할 필요가 있겠으나, 일반적으로 전체가 경화된 막의 경우에는 이러한 문제를 피할 수 있다.After finishing the image, the pattern in the polyimide can be observed immediately (without development), since the area of the cured film becomes thinner and the color changes slightly (the latter causes the dye to bleach and the film to be exposed to air during the imaging process). Because). The imaged sample is immersed in a solvent for preparing a resin (N-methyl pyrrolidone) to develop the pattern. The development process of the PI2610 polyimide is carried out for about 20 minutes at room temperature (and polyimide with less molecular weight would be shorter time). The development process can also be self limiting (no obvious difference between the sample developed for 24 hours and the other sample developed for 30 minutes), since the whole cured film is never dissolved in the solvent. However, the partially cured film will eventually completely dissolve from the substrate and a large portion on one sample can be completely removed by development. In this case, it is necessary to limit the development time more strictly, but in general, this problem can be avoided in the case of the film cured entirely.

영상화된 패턴을 함유하는 수평 라인 및 수직 라인은 10 ㎛ 피치 상에 폭이 5 ㎛이다. 수직 라인은 영상화하는 동안 스테이지 이동(stage motion) 방향에 평행하였으며, 수평 라인은 그 방향에 수직이었다 (그래서 하나의 수직 라인은 하나의 패스(pass)에서 영상화될 수 있는 반면, 수평 라인은 그 길이에 따라 수많은 패스가 필요하다). 수평 라인폭과 수직 라인폭의 분명한 차이점은 모든 샘플에서 명백하게 드러나는 바, 수직 라인은 수평 라인보다 팩터 3만큼 일관되게 좁다 (도 16, 17 및 18 참조). The horizontal and vertical lines containing the imaged pattern are 5 μm wide on a 10 μm pitch. The vertical lines were parallel to the stage motion direction during imaging and the horizontal lines were perpendicular to that direction (so one vertical line can be imaged in one pass, while the horizontal line is its length). Requires numerous passes). The obvious difference between the horizontal line width and the vertical line width is evident in all samples, where the vertical lines are consistently narrower by factor 3 than the horizontal lines (see FIGS. 16, 17 and 18).                 

포커싱 실험이 명확한 경향(trend)을 보여주지는 않았지만, 레이저 높이에 따른 라인 폭은 레이저가 30 (거리, 임의 단위)에서 포커싱되어야 함을 제시하였다. 그러나, 폭이 4 ㎛ 이하인 수직 라인은 낮은 도오즈(450 mJ/cm2)와 높은 도오즈(908 mJ/cm2)에서 나타났다. 종종 수평 라인들은 노광 후 폴리이미드로부터 염료가 응집되는 현상을 더욱 분명하게 보여주었다. 이는, 도 17과 도 18을 대비하여 볼 때 알 수 있는 바와 같이, 수직적으로 영상화된 라인에서는 항상 덜 분명하다. Although the focusing experiment did not show a clear trend, the line width along the laser height suggested that the laser should be focused at 30 (distance, arbitrary units). However, vertical lines up to 4 μm wide appeared at low doses (450 mJ / cm 2 ) and high doses (908 mJ / cm 2 ). Often the horizontal lines showed more clearly the aggregation of dye from the polyimide after exposure. This is always less evident in vertically imaged lines, as can be seen in contrast to FIGS. 17 and 18.

측정된 라인 중에서 가장 좁은 라인은 380 mJ/cm2의 도오즈로 달성되었으며 20분 동안 현상되었다. 그 라인은 도 19에 도시되어 있으며, 2㎛ 정도까지의 폭과 우수한 균일성(uniformity)을 가진다.The narrowest of the measured lines was achieved with a dose of 380 mJ / cm 2 and developed for 20 minutes. The line is shown in FIG. 19 and has a width up to about 2 μm and good uniformity.

도 20은 현상 후의 사선으로 영상화된 몇몇 라인을 보여준다. 톱니모양의 라인 에지는 영상화에 사용된 레이저 스폿의 스퀘어 성질(square nature)에 기인한다. 이러한 형태의 라인은 폴리이미드 라인의 실제 길이에 비하여 TFT에서 효과적인 채널 폭을 증가시키는데 유용할 수 있다.20 shows several lines imaged diagonally after development. The jagged line edges are due to the square nature of the laser spot used for imaging. This type of line can be useful for increasing the effective channel width in the TFT relative to the actual length of the polyimide line.

현상된 패널 상부의 잉크 젯 프린팅은 폴리이미드가 전기적 활성 프린팅된 폴리머를 제한하면서 유리 상에 소수성 영역을 형성하였음을 증명하였다. 이는 유리가 충분히 친수성이 되도록 하여 수성 폴리머를 효과적으로 프린팅하기 위하여, 현상된 폴리이미드 패턴을 1분 동안 산소 플라즈마에서 프린팅 전에 에칭함으로써 달성되었다. Ink jet printing on top of the developed panel demonstrated that the polyimide formed hydrophobic regions on the glass while limiting the electrically active printed polymer. This was accomplished by etching the developed polyimide pattern prior to printing in oxygen plasma for 1 minute in order to make the glass sufficiently hydrophilic to effectively print the aqueous polymer.                 

레이저 영상화된 폴리이미드 라인의 표면의 품질은 패터닝 후의 폴리이미드에 기계적 러빙을 행한 후 상부에 반도체 폴리머를 정렬할 수 있을 정도로 충분히 우수하다. 이는 150 ℃의 온도에서 폴리머가 액체 결정상이 되도록 함으로써 도 21의 반도체 폴리머 F8T2가 레이저 영상화와 러빙을 거친 폴리이미드 라인의 상부에 정렬되었음을 보여준다. F8T2 폴리머의 사슬이 TFT 내의 이송(transport) 방향에 평행하게 정렬되는 경우에는 폴리머의 정렬로 인하여 TFT 이동도가 증가한다.The quality of the surface of the laser imaged polyimide line is good enough to align the semiconductor polymer on top after mechanical rubbing on the polyimide after patterning. This showed that the polymer became a liquid crystalline phase at a temperature of 150 ° C., so that the semiconductor polymer F8T2 of FIG. 21 was aligned on top of the polyimide line subjected to laser imaging and rubbing. When the chains of the F8T2 polymer are aligned parallel to the transport direction in the TFT, the TFT mobility increases due to the alignment of the polymer.

본 발명의 또다른 실시예는 국부 가열에 의하여 기판으로부터 국부적으로 제거될 수도 있는 표면 변형층(14)에 관한 것이다. 이는 표면 변형층(14)의 증착(evaporation)과 연관이 있다. 그러나, 증착에 요구되는 온도는 충분히 낮을 필요가 있다. 표면 변형층은 표면에 공유결합적으로 부착된 자기 조립 모노레이어, 예컨대 친수성 유리 기판 상에 증착된 알킬트리클로로실란층 또는 헥사메틸디실라잔층일 수 있다. 가열 온도는 분자와 표면의 공유 결합을 깨뜨릴 정도가 요구된다. 대안적으로, 약 150 ~ 300 ℃의 온도에서 기화(evaporate)/승화(sublime)되는 저분자량의 비-유기 분자층, 예컨대 α- 또는 β-치환된 디헥실쿼터티오펜 또는 9,9'-디알킬플로오렌 모노머가 있다. Another embodiment of the present invention is directed to a surface modification layer 14 that may be locally removed from a substrate by local heating. This is related to the evaporation of the surface modification layer 14. However, the temperature required for deposition needs to be low enough. The surface modification layer may be a self-assembled monolayer covalently attached to the surface, such as an alkyltrichlorosilane layer or hexamethyldisilazane layer deposited on a hydrophilic glass substrate. The heating temperature is required to break the covalent bond between the molecule and the surface. Alternatively, low molecular weight non-organic molecular layers, such as α- or β-substituted dihexylquaterthiophenes or 9,9'-, which evaporate / sublime at a temperature of about 150-300 ° C. Dialkylfluoroene monomers.

대체로, 본 공정은 전기적 활성 폴리머를 직접적으로 패터닝하는데 사용될 수 있다. 그러나, 대부분의 전기적 활성 폴리머는 증발 또는 삭마하는 동안 열화(degrade)/분해(decompose)하려는 경향이 있다는 것을 염두하여야 한다.In general, the process can be used to directly pattern electrically active polymers. However, it should be borne in mind that most electrically active polymers tend to degrade / decompose during evaporation or ablation.

본 발명의 또 다른 실시예는 열적으로 표면 화학반응을 촉진시킴으로써 표면 패턴을 달성시킬 수 있는 방법에 관한 것이다(도 6). 액체 또는 바람직하게는 기판 상부층에서의 표면 화학 반응을 열적으로 활성시킬 수 있는 분자(15)를 함유하는 가스 상태에 기판을 침지하는 경우, 레이저빔으로 조사되는 영역들에서만 화학반응이 일어나도록 표면 패턴(16)을 제조할 수 있다. 이러한 공정의 일례로는 최상부층으로서 극성 친수성 폴리머를 함유하는 기판, 예컨대 폴리비닐페놀(PVP) 층 또는 단순한 기판 유리 기판이다. 무선주파수 산소 플라즈마(50-250W, 2-5분 동안 13.5MHz)와 같은 플라즈마 처리에 노출시킴으로써 표면의 극성을 강화시킬 수 있다. 그 다음, 기판에 앤커링 그룹(anchoring group)과 표면 에너지 완화용 소수성 말단 그룹을 함유하는 자기조립 모노레이어(SAM)의 분위기(공기 또는 불활성 질소하)에서 상기 기판을 침지시킨다. 간단한 폐쇄형 반응기 유리 용기는, 용기의 상부층에 있는 히터 및 수냉형 콘덴서와 그리고 이들과 접촉되게, 하부에 자기 조립 분자의 액체 저장기를 포함한다. 샘플은 가스상에 노출된 액체에 샘플 홀더상에 위치한다. 샘플의 후부도 냉각시킬 수 있다. 용기는 가열 방사가 유입되는, 샘플 표면과 인접한 투명창을 갖는다.Yet another embodiment of the present invention is directed to a method by which surface patterns can be achieved by thermally promoting surface chemistry (FIG. 6). When the substrate is immersed in a liquid or gaseous state containing molecules 15 that can thermally activate the surface chemical reaction in the upper layer of the substrate, the surface pattern is such that the chemical reaction occurs only in the areas irradiated with the laser beam. (16) can be manufactured. One example of such a process is a substrate containing a polar hydrophilic polymer as the top layer, such as a polyvinylphenol (PVP) layer or a simple substrate glass substrate. Surface polarization can be enhanced by exposure to a plasma treatment such as radiofrequency oxygen plasma (50-250 W, 13.5 MHz for 2-5 minutes). The substrate is then immersed in an atmosphere (under air or inert nitrogen) of a self-assembled monolayer (SAM) containing an anchoring group and a hydrophobic end group for surface energy relaxation. A simple closed reactor glass vessel includes a liquid reservoir of self-assembled molecules at the bottom, in contact with and a heater and a water cooled condenser in the upper layer of the vessel. The sample is placed on the sample holder in the liquid exposed to the gas phase. The back of the sample can also be cooled. The vessel has a transparent window adjacent the sample surface into which heat radiation is introduced.

인듐 틴 옥사이드(ITO) 또는 다수의 폴리머 기판과 같은 친핵성이 열악한 기판에서는, 실온에서 클로로실란 또는 알콕시실란과의 표면 반응이 현저하게 진행되지 않는다(Koide 외, J. Am. Chem. Soc. 122, 11266(2000)). 그러나, 통상적으로 80 내지 100℃ 이상의 온도에서, 빠르게 반응이 일어나고, 몇분 이내에 친수성 샘플 표면상에 밀집한 자기 조립 모노레이어의 형성을 초래한다. 자기 조립 모노레이어는 국부적으로 표면 소수성을 야기시키며, 이에 반하여 가열되지 않은 영역의 표면은 친수성이 남아있다. 후속 프린팅 단계에서 예컨대, 잉크젯 프린팅에 의해 이 표면 에너지 패턴을 사용하여 상기 전기 활성 폴리머의 잉크 방울의 침전과 유동을 지시할 수 있다. 반응의 활성화에 요구되는 저온으로 인해, 본 기술은 기판의 국부 온도가 100 내지 150℃를 초과할 수 없는 몇몇 층의 전기적 활성 폴리머를 이미 함유하는, 패터닝 공정에 특히 적합하다. 이는 도 4에서의 게이트 전극의 패터닝에 특히 매력적이다. 표면 변형층을 이용하여, 전도성 폴리머의 좁은 라인은 게이트와 소스/드레인 전극 사이의 오버랩 캐패시턴스를 최소화하는, 잉크젯 프린팅될 수 있다.In poor nucleophilic substrates such as indium tin oxide (ITO) or many polymer substrates, surface reactions with chlorosilanes or alkoxysilanes do not proceed significantly at room temperature (Koide et al., J. Am. Chem. Soc. 122 , 11266 (2000). However, typically at temperatures above 80-100 ° C., the reaction occurs rapidly, resulting in the formation of dense self-assembled monolayers on the hydrophilic sample surface within minutes. Self-assembled monolayers cause surface hydrophobicity, whereas surfaces of unheated regions remain hydrophilic. In a subsequent printing step, this surface energy pattern can be used, for example by inkjet printing, to direct the precipitation and flow of ink droplets of the electroactive polymer. Due to the low temperatures required for activation of the reaction, the present technology is particularly suitable for patterning processes, which already contain several layers of electrically active polymers whose local temperature of the substrate cannot exceed 100 to 150 ° C. This is particularly attractive for the patterning of the gate electrode in FIG. 4. Using the surface modification layer, narrow lines of conductive polymer can be inkjet printed, which minimizes overlap capacitance between the gate and the source / drain electrodes.

상부층들의 패터닝에서는, 자기정렬 공정을 이용할 수 있으며, 이미 정의된 패턴을 이용하여 방사에 노광되는 기판의 영역을 한정할 수 있다. 예를 들어, 도 4에서의 TFT의 게이트 전극의 패터닝에서, 광의 일부를 차단, 흡수 또는 적어도 이전에 증착된 소스-드레인 전극에 의해 현저하게 감쇠시키는 방법으로, 투명 기판의 후부에 광빔을 투사할 수 있다. 적외선과 전도성 폴리머 PEDOT의 경우에서, PEDOT는 적외선에서 매우 높게 흡수된다. 이러한 경우에, 광은 소스-드레인 전극 사이에서의 영역의 상부층만을 변형시킨다. 이 공정은 게이트 전극의 직접적인 자기 정렬 패터닝을 위해 이용될 수 있다. 대안적으로, 상기 자기 조립 모노레이어와 같은 게이트 유전체 상부층에 표면 변형층(44)을 패터닝할 수 있다. 그 다음, 이는 게이트 전극 물질의 자기 정렬 증착, 예컨대 직접 프린팅하여, 소스-드레인과 게이트 전극사이의 오버랩 캐패시턴스를 매우 작게 할 수 있다.In the patterning of the top layers, a self-aligning process can be used, and a pattern already defined can be used to define the area of the substrate that is exposed to radiation. For example, in the patterning of the gate electrode of the TFT in FIG. 4, a light beam may be projected on the rear side of the transparent substrate in such a way that a part of the light is blocked, absorbed or significantly attenuated by at least a previously deposited source-drain electrode. Can be. In the case of infrared and conductive polymer PEDOT, PEDOT is absorbed very high in the infrared. In this case, the light deforms only the upper layer of the region between the source-drain electrodes. This process can be used for direct self alignment patterning of the gate electrode. Alternatively, the surface modification layer 44 may be patterned on a gate dielectric top layer, such as the self-assembled monolayer. This can then be self-aligned deposition of the gate electrode material, such as direct printing, to make the overlap capacitance between the source-drain and the gate electrode very small.

그 밖의 열적 활성 표면 반응은, 예컨대, 표면 상에 폴리머를 그래프팅(grafting)하는데에 이용될 수 있다(W.T.S. Huck 등, Langmuir 15, 6862 (1999)). 이러한 방식에서 광흡수에 의해 반응을 촉진시킴으로써 표면으로부터의 폴리머 층의 성장을 국부적으로 일으킬 수 있다.Other thermally active surface reactions can be used, for example, for grafting polymers onto surfaces (W.T.S. Huck et al., Langmuir 15, 6862 (1999)). In this way it is possible to locally cause the growth of the polymer layer from the surface by promoting the reaction by light absorption.

본 발명의 다른 실시예는 국부 가열에 의해 표면 층에서 두께 프로파일을 발생시키는 방법에 관한 것이다 (도 7). 다수의 폴리머(18)는 어닐링시에, 폴리머 패킹의 변화로 인해(예컨대, 결정화로 인해), 가교 결합에 의해, 또는 휘발성류의 탈착으로 인해, 영구적인 체적 변화를 일으킨다. 상기 언급한 바와 같이, 광을 흡수한 염료 필름으로 도핑된 폴리이미드 전구체 필름은 적외선 유도 열 변환에 노출될 경우 두께가 변하게된다. 임의의 폴리머는 그 분해 온도 가까이에서 어닐링 될 경우, 중량이 손실되거나/체적이 변한다. 특정 폴리머계의 분해 온도는 열 중량 측정 분석(TGA)에 의해 결정될 수 있다. 폴리머 층이 자기조립 모노레이어(20)에 의해 잉크칠 된 편평한 고무 스탬프(19)와 접촉되게 함으로써 폴리머 표면의 표면 에너지를 선택적으로 변화시키는데 표면상의 두께 프로파일을 사용할 수 있다. 이 SAM 패턴을 전기적 활성 폴리머의 후속 프린팅 공정에서 잉크 제한 배리어(ink confinement barrier)를 제공하는데에 이용할 수 있다. 스탬프는 가능한 편평하고 단단해야 하며, 가압은 스탬프의 새깅(sagging)을 방지하기 위해 가능한 낮아야 한다. 이 기술은 특히 2-10㎛ 폭의 좁은 라인을 규정하는데 적합하며, 100Å 정도의 적은 두께차는 스탬프와 우묵한 영역(recessed region)에서의 표면과의 접촉을 방지하는데 충분하다.Another embodiment of the invention is directed to a method of generating a thickness profile in a surface layer by local heating (FIG. 7). Many polymers 18 produce permanent volume changes upon annealing due to changes in polymer packing (eg due to crystallization), by crosslinking, or due to desorption of volatiles. As mentioned above, a polyimide precursor film doped with a light absorbing dye film will change thickness when exposed to infrared induced thermal conversion. Any polymer loses weight and / or changes volume when annealed near its decomposition temperature. The decomposition temperature of a particular polymer system can be determined by thermogravimetric analysis (TGA). The surface thickness profile can be used to selectively change the surface energy of the polymer surface by bringing the polymer layer into contact with the flat rubber stamp 19 inkled by the self-assembled monolayer 20. This SAM pattern can be used to provide an ink confinement barrier in subsequent printing processes of electrically active polymers. The stamp should be as flat and hard as possible, and pressurization should be as low as possible to prevent sagging of the stamp. This technique is particularly suitable for defining narrow lines 2-10 μm wide, with a small thickness difference of as much as 100 microns being sufficient to prevent contact with the surface in the stamp and recessed regions.

본 기술은 소프트 리소그래픽 스탬핑(soft lithographic stamping; Xia etal., Angew. Chem. Int. Ed. 37,550(1998))에 관한 것으로, 표면 양각 패턴(surface relief pattern)을 갖는 소프트 PDMS 고무 스탬프를 사용하여 평평한 폴리머 표면 위로 SAM을 선택적으로 증착시킨다. 소프트 리소그래픽 스탬핑 기술의 단점 중 한 가지는 기저 패턴에 대한 SAM의 정확한 위치정합 달성이 곤란하다는 것과 스탬프의 유연성 및 뒤틀림에 기인하는 넓은 영역에 걸친 패턴의 뒤틀림이다. 스탬프와 마주보는 폴리머 표면 상에 표면 양각 패턴이 형성되어 있는 본 명세서에서 제안되는 기술에 의하여, 스탬프 뒤틀림의 문제점들을 극복할 수 있다.The present technology relates to soft lithographic stamping (Xia et al., Angew. Chem. Int. Ed. 37,550 (1998)), which uses a soft PDMS rubber stamp with a surface relief pattern. Selective deposition of SAM over a flat polymer surface. One of the drawbacks of the soft lithographic stamping technique is the difficulty in achieving accurate registration of the SAM relative to the underlying pattern and the distortion of the pattern over a wide area due to the flexibility and distortion of the stamp. By the technique proposed herein in which a surface relief pattern is formed on the polymer surface facing the stamp, it is possible to overcome the problems of stamp distortion.

본 발명의 또 하나의 실시예는 표면 변형층(surface modification layer)(22)을 샘플 기판(1) 상에 직접 증착시키는 것에 관한 것으로, 이는 별도의 전사 기판(transfer substrate)(21)로부터의 열적으로 자극되는 전사에 의하여 달성될 수 있을 것이다(도 8). 샘플과 전사 기판 간의 거리는 정확한 패턴 전사가 일어날 수 있도록 가능한 짧아야 한다. 1mm보다 짧은 것이 바람직하고, 500㎛보다 짧은 것이 보다 바람직하다. 또한, 이 경우에 있어서, 광흡수층을 전사 기판과 전사될 층(들) 사이에 사용할 수 있다. 광에 노광되었을 때 증발되거나 부착성을 잃어버리는 추가적인 방출층(release layer)을 광흡수층(absorbing layer)과 방출층 사이에 사용할 수 있다. 비록 많은 전기적 활성 폴리머에 대하여 열 전달 동안 발생하는 열화를 방지하기 위한 특별한 주의를 기울여야 하지만, 이러한 방법은 전기적 활성 폴리머 패턴의 직접 증착에 사용될 수 있다. 그러나, 이 방법은 표면 에너지를 부분적으로 변화시키고 이어지는 전기적 활성 폴리머(10)의 프린팅을 위한 장벽층을 제공하는 표면 변형층(23)의 증착에 매우 적합하다. 적합한 방출층 재료는, 실온 및 대기압에서 고체이고, 100 내지 300℃를 넘는 온도에서 증발되는, 유기 소분자(샘플 기판의 극성에 따라 극성 또는 비극성일 수 있음) 층일 수 있다. 전사 기판 상의 저비용 코팅을 가능하게 하기 위하여 상기 분자는 용액 처리가능한 것이 바람직하다. 이러한 분자의 예로서 α- 또는 β-치환 디헥실쿼터티오펜(dihexylquaterthiophene) 또는 9,9'-디알킬플루오렌(dialkylfluorene) 모노머와 같이 유연한 측쇄 치환기를 갖는 짧은 접합 올리고머를 들 수 있다. 이러한 전사 공정에 있어서, 샘플 기판을 직접적으로 가열하지 않는다는 것을 주의하여야 하며, 이 때문에 이러한 공정은 특히 저온 플라스틱 기판 또는 이미 감온성(temperature sensitive) 전기적 활성 층을 포함하는 기판에 매우 적합하다.Another embodiment of the present invention is directed to depositing a surface modification layer 22 directly on the sample substrate 1, which is thermally separated from a separate transfer substrate 21. It may be achieved by transcription stimulated with (Fig. 8). The distance between the sample and the transfer substrate should be as short as possible to allow accurate pattern transfer. Shorter than 1 mm is preferable, and shorter than 500 micrometers is more preferable. Also in this case, a light absorbing layer can be used between the transfer substrate and the layer (s) to be transferred. An additional release layer may be used between the absorbing layer and the emitting layer that evaporates or loses adhesion when exposed to light. Although great care must be taken to prevent degradation during heat transfer for many electrically active polymers, this method can be used for direct deposition of electrically active polymer patterns. However, this method is well suited for the deposition of the surface modification layer 23 which partially changes the surface energy and provides a barrier layer for subsequent printing of the electrically active polymer 10. Suitable emissive layer materials may be organic small molecule (which may be polar or nonpolar depending on the polarity of the sample substrate) layer which is solid at room temperature and atmospheric pressure and evaporates at temperatures above 100-300 ° C. The molecules are preferably solution treatable in order to enable low cost coating on the transfer substrate. Examples of such molecules include short conjugated oligomers having flexible side chain substituents, such as α- or β-substituted dihexylquaterthiophene or 9,9'-dialkylfluorene monomers. It should be noted that in this transfer process, the sample substrate is not directly heated, which makes this process particularly well suited for low temperature plastic substrates or substrates which already contain a temperature sensitive electrically active layer.

기판 상에 직접 증착되는 표면 변형층을 패터닝하는 경우에서와 유사한 고려사항이 전사되는 변형층의 두께 및 순도에 대하여 적용된다.Similar considerations apply to the patterning of the surface strain layer deposited directly on the substrate with respect to the thickness and purity of the strain layer to be transferred.

높은 전하 캐리어 이동도를 얻기 위하여, 트랜지스터 디바이스의 반도체 폴리머층은 고도로 정렬될 것을 필요로하며, 이는 자기 조직화 메카니즘(self-organisation mechanism)을 사용하여 달성할 수 있다. 레지오레귤러 폴리-3-헥실티오펜(regioregular poly-3-hexylthiophene, P3HT), 및 폴리-9,9'-디옥틸플루오렌-디티오펜 코폴리머(poly-9'9-dioctylfluorene-co-dithiophene, F8T2)와 같은 폴리플루오렌 코폴리머와 같은 다양한 자기 조직화 반도체 폴리머를 사용할 수 있다.In order to obtain high charge carrier mobility, the semiconductor polymer layer of the transistor device needs to be highly aligned, which can be achieved using a self-organization mechanism. Regioregular poly-3-hexylthiophene (P3HT), and poly-9,9'-dioctylfluorene-dithiophene copolymer (poly-9'9-dioctylfluorene-co-dithiophene, Various self-organizing semiconductor polymers can be used, such as polyfluorene copolymers such as F8T2).

폴리머 체인을 따라서 발생하는 신속한 체인내 이동을 최적으로 이용하기 위하여 폴리머 체인이 TFT에서의 전류흐름의 방향과 평행하게 단축 정렬되는 것이 바람직하다. F8T2과 같은 액정 반도체 폴리머의 경우에 있어서, 기계적으로 러빙되거나 광학적으로 정렬된 폴리아미드 층과 같이, 반도체 폴리머를 층 위에 정렬된 분자구조로 증착시킴으로써 정렬을 유도할 수 있다(H. Sirringhaus etal., Appl. Phys. Lett. 77,406(2000)).It is desirable for the polymer chain to be uniaxially aligned parallel to the direction of the current flow in the TFT in order to optimally exploit the rapid in-chain movement that occurs along the polymer chain. In the case of liquid crystal semiconductor polymers such as F8T2, alignment can be induced by depositing the semiconductor polymer in an ordered molecular structure, such as a mechanically rubbed or optically aligned polyamide layer (H. Sirringhaus et al., Appl. Phys. Lett. 77,406 (2000)).

단축 폴리머 정렬(uniaxial polymer alignment)은 또한 선형 편광에 노광됨으로써 유도될 수 있다. 광정렬 가능한 폴리머는 폴리이미드류, 또는 시나메이트(cinamate) 또는 아조벤젠기를 포함하는 폴리머를 포함한다(Ichimura, Chem. Rev. 2000,1847(2000); Schadt etal., Nature 381,212(1996)). 패터닝에 사용되는 광빔은 유용하게는 선형 편광화될 수 있으며, 이러한 편광은 폴리머층의 정렬된 분자 구조를 유도하고 동시에 패턴을 정의하는데 사용될 수 있다. 이러한 기술은, (a)높은 프린팅 해상도를 제공하고 (b)예컨대 액정 폴리머와 같은 활성 반도체 폴리머의 후속 증착을 위한 정렬층으로서 작용할 수 있는, 광정렬 가능한 폴리이미드와 같은, 패턴화되고 정렬된 표면 에너지 장벽을 생성하는데 사용할 수 있다. 상기 기술은 또한 측쇄에 편입되는 아조벤젠기를 포함하는 컨쥬게이션된 주쇄 폴리머와 같이, 광정렬 가능한 반도체 폴리머를 직접적으로 패터닝하고 정렬시키는데 사용할 수 있다.Uniaxial polymer alignment can also be induced by exposure to linearly polarized light. Photoalignable polymers include polyimides, or polymers comprising cinamate or azobenzene groups (Ichimura, Chem. Rev. 2000, 1847 (2000); Schadt et al., Nature 381,212 (1996)). The light beam used for patterning can be usefully linearly polarized, which can be used to induce an ordered molecular structure of the polymer layer and simultaneously define a pattern. This technique provides a patterned and aligned surface, such as a photoalignable polyimide, which can (a) provide high printing resolution and (b) act as an alignment layer for subsequent deposition of active semiconductor polymers such as liquid crystal polymers, for example. It can be used to create an energy barrier. The technique can also be used to directly pattern and align photoalignable semiconductor polymers, such as conjugated backbone polymers comprising azobenzene groups incorporated into the side chains.

상기한 모든 공정에 있어서, 기판(1)은 두꺼운 유리 기판과 같은 경질 기판(rigid substrate), 또는 얇은 유리 기판과 같은 유연한 기판 또는 폴리에틸렌테레프탈레이트(polyethyleneterephtalate, PET), 폴리에테르술폰(polyethersulfone, PES) 또는 폴리이미드(polyimide, PI)와 같은 플라스틱 기판일 수 있다. 유리 기판 또는 고온 플라스틱 기판(PI)에 있어서, 패터 닝에 필요한 온도(100 - 400 ℃)는 기판의 온도 안정성과 부합된다. 150 ℃ 이상의 온도로 가열시 뒤틀리는 PET와 같은 저온 플라스틱 기판에 있어서, 기판이 입사 방사선에 대하여 투과성이고 대부분의 열이 광흡수층에서 발생하도록 광의 파장을 선택하여야 한다. 이러한 방법으로, 기판의 뒤틀림없이 패터닝을 위한 고온이 국부적으로 만들어질 수 있다.In all the above processes, the substrate 1 may be a rigid substrate such as a thick glass substrate, or a flexible substrate such as a thin glass substrate, or polyethyleneterephtalate (PET), polyethersulfone (PES). Or a plastic substrate such as polyimide (PI). For glass substrates or high temperature plastic substrates (PI), the temperature required for patterning (100-400 ° C.) is consistent with the temperature stability of the substrate. For low temperature plastic substrates, such as PET, which are warped when heated to temperatures above 150 ° C., the wavelength of the light must be chosen so that the substrate is transparent to incident radiation and most of the heat is generated in the light absorbing layer. In this way, high temperatures for patterning can be made locally without warping of the substrate.

상기한 모든 기술의 패터닝 해상도를 레이저 스폿의 강도 프로파일의 지름 및 첨예도 s(도 1)에 의하여 측정한다. 적외선 광에 의한 가열의 경우, 기판 자체 뿐 아니라 기판 상의 서로 다른 층들의 열 전도성을 조절하는 것이 중요하다. 최고의 고해상도 패터닝 적용을 위하여, 열전도를 최소화하는 것이 중요하다. 이는 낮은 열 전도성을 갖는 적절한 재료를 선택하고, 패터닝될 층과 기판 사이에 낮은 열전도성 및 비-흡광성 전용 중간층(interlayers)을 포함시키고, 그리고/또는 나노세컨드(nanpseconds) 정도의 펄스 지속기간을 갖는 펄스 모드에서 레이저를 조작함으로써 달성될 수 있다. 각 위치에서의 몇 몇 강한 펄스는 대부분의 경우 원하는 열적 변화를 유발하는데 충분할 것이다. 샷(shots)의 강도와 수는 최대 패턴 선명도와 최소의 재료 손상 사이의 최적의 균형을 달성할 수 있도록 최적화되어야 할 것이다. 열 전도가 최소화된다면, 최적의 패터닝 해상도를 얻을 수 있다.The patterning resolution of all the above described techniques is measured by the diameter and sharpness s (FIG. 1) of the intensity profile of the laser spot. In the case of heating by infrared light, it is important to control the thermal conductivity of the different layers on the substrate as well as the substrate itself. For best high resolution patterning applications, it is important to minimize thermal conduction. It selects a suitable material with low thermal conductivity, includes low thermal conductivity and non-absorbance dedicated interlayers between the layer to be patterned and the substrate, and / or has a pulse duration of nanoseconds. It can be achieved by operating the laser in the pulse mode having. Some strong pulses at each position will in most cases be sufficient to cause the desired thermal change. The strength and number of shots will need to be optimized to achieve an optimal balance between maximum pattern clarity and minimal material damage. If thermal conduction is minimized, optimal patterning resolution can be obtained.

가시광선 또는 자외선 광에의 노광에 의한 광패터닝(photopatterning)의 경우에 있어서, 해상도는 많은 환경 중에서 오직 레이저 스폿의 포커싱에 의하여만 제한되는 바, 이는 원칙적으로 광의 파장 λ로 포커싱될 수 있다(즉, 마이크로미터 이하의 디멘션을 가질 수 있다). In the case of photopatterning by exposure to visible or ultraviolet light, the resolution is limited only by the focusing of the laser spot in many circumstances, which can in principle be focused at the wavelength λ of the light (ie , Micrometers or less).                 

샘플 상에 빔을 스캐닝함으로써, 예컨대 샘플을 고정밀도의 2차원 변환 스테이지(high-precision two-dimensional translation stage)(도 9) 상에 설치함으로써, 임의의 패턴을 정의할 수 있다. 최첨단 변환 스테이지를 사용하여, 0.2 내지 0.5 ㎛의 위치 선정 정확성을 얻을 수 있다. 또는, 유연한 기판의 경우, 상기 기판을 회전 드럼에 부착시키고, 레이저 어셈블리를 상기 드럼의 내부 또는 외부에 설치할 수 있다. 상기 레이저 시스템과 샘플 홀더는 샘플에 대한 레이저 빔의 진동을 최소화 하는 방식으로 설치한다. 기록될 수 있는 최소 선폭은 스폿 직경 d 정도인 반면, 프린팅된 두 선 사이의 최소 간격은 s 정도이다. 따라서, 그래픽 기술 산업을 위하여 생산되는 최신 열 영상 시스템을 이용하여, 본 명세서에 설명된 방법은 5 - 10 ㎛ 정도의 선폭과 2 - 5 ㎛ 이하의 최소 채널 길이를 갖는 실용 박막 트랜지스터 회로의 직접적 프린팅을 할 수 있다. Any pattern can be defined by scanning the beam onto the sample, for example by placing the sample on a high-precision two-dimensional translation stage (FIG. 9). Using a state-of-the-art conversion stage, positioning accuracy of 0.2 to 0.5 μm can be obtained. Alternatively, in the case of a flexible substrate, the substrate may be attached to a rotating drum, and a laser assembly may be installed inside or outside the drum. The laser system and sample holder are installed in a manner that minimizes vibration of the laser beam relative to the sample. The minimum line width that can be recorded is on the spot diameter d, while the minimum spacing between the two printed lines is on the order of s. Thus, using state-of-the-art thermal imaging systems produced for the graphics technology industry, the method described herein enables direct printing of practical thin film transistor circuits with line widths on the order of 5-10 μm and minimum channel lengths of 2-5 μm or less. can do.

대량의 레이저 스폿을 병렬식으로 사용함으로써 상기 기술의 작업 처리량(throughput)을 상당히 증가시킬 수 있다(도 10). 각 스폿의 강도 프로파일은 초점면에 겹쳐지거나 공간적으로 분리될 수 있다. 전자는 넓은 면적에 걸쳐서 고른 패턴을 기록하는데 유리하다. 작업 처리량을 보다 증진시키기 위하여, 예컨대, 고속 자동식 거울을 사용하여 레이저 빔을 편향시킴으로써, 레이저 빔을 스캐닝할 수 있다. 높은 작업 처리량 레이저 직접 영상 기술이 그래픽 기술 산업에 있어서의 프린팅에 대하여 개발되어 왔다.By using a large number of laser spots in parallel, the throughput of the technique can be significantly increased (FIG. 10). The intensity profile of each spot can overlap or spatially separate the focal plane. The former is advantageous for recording even patterns over a large area. To further enhance throughput, the laser beam can be scanned, for example by deflecting the laser beam using a high speed automatic mirror. High throughput laser direct imaging techniques have been developed for printing in the graphics technology industry.

낮은 비용으로 높은 작업 처리량을 달성하기 위하여, 신문의 프린팅과 유사하게, 유연한 기판의 연속 시트가 일련의 프로세싱 스테이션(도 11)을 통하여 이동 하는 릴-릴의 공정으로 폴리머 트랜지스터 회로를 제작할 수 있다.In order to achieve high throughput at low cost, similar to newspaper printing, polymer transistor circuits can be fabricated in a reel-reel process where a continuous sheet of flexible substrate is moved through a series of processing stations (FIG. 11).

본 발명의 또 다른 실시예는 일차원 선들의 어레이로 구성된 단순 표면 에너지 패턴으로부터 복합 회로 패턴을 프린팅하는 방법에 관한 것이다.Yet another embodiment of the present invention is directed to a method of printing a composite circuit pattern from a simple surface energy pattern composed of an array of one-dimensional lines.

기판이 포커싱된 광 스폿의 선형 어레이 하부를 연속적으로 이동하면, 가는 섹션식(narrow section-wise) 평행선들을 포함하는 고해상도 표면 에너지 패턴을 상기한 기술 중 하나에 의하여 정의할 수 있다(도 11). 후속되는 공정에 있어서, 모든 중요한 피쳐들을 정의하기 위하여 고해상도 표면 에너지 패턴을 사용하는(도 12), 잉크젯 프린팅과 같은 저해상도의 거친 프린팅 기술을 사용하여 전기적활성 폴리머의 복합 패턴을 직접적으로 기록할 수 있다. 이는 상기 회로가 복합 방식으로 상호연결된 유사 또는 동일한 디바이스의 어레이로 구성되어 있는 경우에 있어서 특히 적합하다. As the substrate continuously moves below the linear array of focused light spots, a high resolution surface energy pattern including narrow section-wise parallels can be defined by one of the techniques described above (FIG. 11). In a subsequent process, low resolution coarse printing techniques such as inkjet printing can be used to directly record composite patterns of electroactive polymers, using high resolution surface energy patterns to define all important features. . This is particularly suitable where the circuit consists of an array of similar or identical devices interconnected in a complex manner.

이러한 회로의 예로서 활성 매트릭스 어레이(도 13) 또는 게이트-어레이 논리 회로를 들 수 있다. 후자의 경우, 동일한 일차원 정렬 특징의 어레이를 특정 논리 요소(element)에 적응되는 형태로 형성한다. 또 다른 예는 정렬 피쳐(32)가, 예컨대, 단순 U-형태를 가질 수 있는 단순 NOR 게이트이다. 표면 에너지 패턴을 사용하여 고해상도 소스-드레인 채널을 정렬시킬 수 있고, 저 해상도 상호연결들, 비아 홀(via-holes) 및 전극들을 임의의 위치에 프린팅할 수 있다.Examples of such circuits include active matrix arrays (FIG. 13) or gate-array logic circuits. In the latter case, the same array of one-dimensional alignment features is formed in a form that is adapted to a particular logical element. Another example is a simple NOR gate, where the alignment feature 32 may have, for example, a simple U-shape. Surface energy patterns can be used to align high resolution source-drain channels and to print low resolution interconnects, via-holes and electrodes in arbitrary locations.

본 명세서에 개시된 방법은 표면 에너지 패턴이 제 1 프로세스 스테이션에서 광 스폿의 선형 어레이 하부에 유연한 기판을 단순히 회전시키고, 제 2 프로세스 스테이션에서 전기적 활성 폴리머의 필요한 패턴을 직접적으로 프린팅함으로써 정의될 수 있기 때문에, 릴-릴의 프로세스에 매우 적합하다. 필요하다면, 수조에서 표면 에너지 패턴을 현상하기 위한 중간 단계들을 또한 포함할 수 있다(도 11).The method disclosed herein can be defined as the surface energy pattern can be defined by simply rotating the flexible substrate underneath the linear array of light spots at the first process station and directly printing the required pattern of the electrically active polymer at the second process station. , Very suitable for the process of reel-reel. If necessary, it may also include intermediate steps for developing the surface energy pattern in the bath (FIG. 11).

잉크젯 프린팅과 같은 직접 프린팅 기술과 함께 일차원의, 고해상도 정렬 피쳐들을 사용함으로써, 거의 모든 회로를 구현할 수 있다. 하나 이상의 표면 에너지 장벽들로 분리된 상이한 부분들에 위치하는 디바이스들 사이의 배선을 정의하기 위하여, 장벽 라인 윗부분에 하나 이상의 잉크 방울을 직접적으로 위치시킴으로써 표면 에너지 장벽(도 12)을 가로지르는 단순 프린팅을 할 수 있다. 또는, 레이저 빔을 스위치 온 또는 스위치 오프시켜 배선들(도 13)을 교차시키기 위한 공간을 남겨두어 일차원 선들의 어레이를 특정 부분들에서 차단시킬 수 있다. 일반적으로, 일차원 정렬 피쳐들은 섹션식으로 평행할 필요가 없다. 단일 레이저 빔을 스캐닝하거나 개별적으로 편향될 수 있는 빔의 어레이를 스캐닝함으로써 임의의 일차원 피쳐를 기판상에 직접 기록할 수 있다.By using one-dimensional, high resolution alignment features in combination with direct printing techniques such as inkjet printing, almost any circuit can be implemented. Simple printing across the surface energy barrier (FIG. 12) by placing one or more droplets of ink directly over the barrier line to define wiring between devices located in different portions separated by one or more surface energy barriers. can do. Alternatively, the laser beam can be switched on or switched off to block the array of one-dimensional lines at certain portions, leaving room for crossing the wirings (FIG. 13). In general, one-dimensional alignment features need not be sectioned parallel. By scanning a single laser beam or by scanning an array of beams that can be deflected individually, any one-dimensional feature can be written directly onto the substrate.

많은 경우에 있어서, 프린팅 패턴을 기판 상의 미리 프린팅된 패턴에 대하여 정렬/위치정합(register) 시키는 것이 필요할 것이다. 예컨대, 표면 에너지 패턴에 대한 소스-드레인 전극들의 프린팅 또는 기저의 소스-드레인 전극 패턴에 대한 게이트 전극의 프린팅을 위해서는 정확한 위치정합(registration)이 필요하다. 프린터 헤드 배치 시스템에 부착된 지지체에 대해 기판의 에지를 단순 가압함으로써 거친 정렬이 이루어진다. 이러한 기계적 정렬은 통상적인 오프셋 프린팅에 주로 사용된다.In many cases, it will be necessary to align / register the printing pattern with respect to the preprinted pattern on the substrate. For example, accurate registration is required for printing the source-drain electrodes on the surface energy pattern or the printing of the gate electrode on the underlying source-drain electrode pattern. Rough alignment is achieved by simply pressing the edge of the substrate against the support attached to the printer head placement system. This mechanical alignment is mainly used for conventional offset printing.

프린터 헤드 어셈블리와 기판 패턴 부분 모두가 동일한 영상에 보여지는 방식으로 장착된 고속의 고해상도 CCD 카메라와 같은 광학 검사 스테이션을 사용하여, 프린터 어셈블리에 대한 기판 패턴의 상대적 정렬을 관찰함으로써 보다 정확한 위치정합을 달성할 수 있다. 상기 영상을 분석하고 자동화된 패턴 인식을 수행하는 적합한 소프트웨어를 이용하여, 프린트 헤드에 대한 기판 패턴의 상대적 오정렬을 측정할 수 있다. 그리고 나서, 샘플의 x-y 위치와 프린터 축에 대한 각을 수정함으로써 프린팅 전에 정확한 위치정합을 달성할 수 있다. More accurate positioning is achieved by observing the relative alignment of the substrate pattern with respect to the printer assembly, using an optical inspection station such as a high-speed high-resolution CCD camera mounted in such a way that both the print head assembly and the substrate pattern portion are shown in the same image. can do. Using suitable software to analyze the image and perform automated pattern recognition, the relative misalignment of the substrate pattern with respect to the print head can be measured. Then, by correcting the sample's x-y position and the angle to the printer axis, accurate positioning can be achieved prior to printing.

에지 검출 기법(Edge detection techniques)을 이용하여 보다 신속하고 효과적인 위치정합을 얻을 수 있다. 광학 프린팅 시스템에 대하여 기판을 정렬시킬 수 있는 에지 검출 기술은 EP 10181 458 A2에 개시되어 있다. 이들은, 상이한 광학적 성질을 갖는 두 개의 표면 부분을 갖는 표면을 가로지르는 스캐닝 시, 광학 검출기를 사용하여 포커싱된 광빔의 전달 또는 반사를 측정하는 것에 의존한다. 광 스폿은 프린트 헤드의 프린팅 위치로부터 공지되어 있는 고정된 간격을 갖는다. 예컨대, 검출 시스템에 의하여 기록된 계단형 신호로부터 기판 에지의 위치를 프린팅 전에 자동 결정할 수 있다.Edge detection techniques can be used to achieve faster and more efficient positioning. An edge detection technique capable of aligning a substrate with respect to an optical printing system is disclosed in EP 10181 458 A2. They rely on measuring the transmission or reflection of the focused light beam using an optical detector in scanning across a surface having two surface portions with different optical properties. The light spots have a fixed distance known from the printing position of the print head. For example, the position of the substrate edge can be automatically determined before printing from the stepped signal recorded by the detection system.

정렬 마크가 포커싱된 광빔(40)에 의하여 여기시에 형광을 방출하거나 상이한 광학적 흡수/반사성을 갖는 물질로부터 기판상의 첫 번째 패턴에 정의된다면, 프린팅 헤드(44) 하부에서 샘플을 스캐닝하고 광검출기(41)의 강도 신호를 모니터링할 때(도 15(a)), 프린팅 헤드에 대한 정렬 마크의 상대적인 위치를 결정할 수 있다. If the alignment mark is defined in the first pattern on the substrate from a material that emits fluorescence upon excitation by the focused light beam 40 or has a different optical absorption / reflectivity, then the sample is scanned under the printing head 44 and a photodetector ( When monitoring the intensity signal of FIG. 41 (FIG. 15A), the relative position of the alignment mark with respect to the printing head can be determined.

매우 정확한 정렬은, 좁은 바(bar)들의 어레이(42 및 43)(도 15(a))와 같은 x 및 y의 정확한 위치들을 제공하도록 설계된 패턴들로 샘플을 x 및 y의 양 방향으로 변환함으로써 달성될 수 있다.Highly accurate alignment is achieved by converting the sample in both directions of x and y into patterns designed to provide the exact positions of x and y, such as arrays of narrow bars 42 and 43 (FIG. 15 (a)). Can be achieved.

상기 정렬 마크는 또한 프린트 헤드에 대한 기판의 위치 및 방위가 모두 프린트 헤드 하부의 샘플의 단일 선형 스캔 즉, 오직 x-방향에서만 결정될 수 있는 방식으로 설계될 수 있다. 도 15(b)에 하나의 실시예가 도시된다. 이러한 특정한 경우에, 위치확인 시스템(positioning system)의 x-축에 대한 기판의 알려지지 않은 오정렬(misalignment) 각도 β 및 상기 위치확인 시스템의 기준 프레임에서 광 스폿의 중앙(0,0)으로부터 상기 기판상의 어떤 고정점(0,0)'까지의 거리 △0 는 다음의 방식으로 광검출기에 의해 최대 신호가 검출되는 측정 위치 x1, x2, x3 로부터 결정될 수 있다.The alignment mark can also be designed in such a way that the position and orientation of the substrate relative to the print head can both be determined in a single linear scan of the sample under the print head, ie only in the x-direction. One embodiment is shown in Figure 15 (b). In this particular case, the unknown misalignment angle β of the substrate relative to the x-axis of the positioning system and the center of the light spot in the reference frame of the positioning system from the center (0,0) on the substrate The distance Δ 0 to a certain fixed point (0, 0) 'can be determined from the measurement positions x 1 , x 2 , x 3 in which the maximum signal is detected by the photodetector in the following manner.

Figure 112010004218729-pct00001
Figure 112010004218729-pct00001

정렬 마크 위치 및 방위의 이러한 일차원 스캐닝 검출은 x와 y 두 방향으로 스캐닝하는 것보다 더 빠르다. 이러한 일차원 스캐닝 검출은 y-정렬이 덜 중요한 경우들, 예를 들면, 도 14에서와 같이 y 방향을 따라 우선적으로 방위가 정해지는 라인 피쳐들에 특히 적합하다.This one-dimensional scanning detection of alignment mark position and orientation is faster than scanning in both x and y directions. This one-dimensional scanning detection is particularly suitable for cases where y-alignment is less important, for example line features that are preferentially oriented along the y direction as shown in FIG. 14.

대안적으로, 2개 이상의 광빔들(그리고 검출기들)(47, 48)이 이용되는 경우, 상기 프린트 헤드에 대한 상기 기판의 위치 및 방위는 먼저 적어도 2개의 비평행 에지들(46)로 단일 정렬 피쳐들을 가로질러 헤드를 스캐닝하고, 그 다음에 기판 피 쳐(49)에 대한 정확한 정렬로 프린트함으로써 결정된다. 상기 제 1 에지(도 15c) 양단의 2개의 빔을 스캐닝할 때, 오방위(misorientation) 각도 뿐만 아니라 스캐닝 방향의 위치가 결정될 수 있다. 상기 스캐닝 방향에 수직인 상기 기판의 위치는 상기 2개의 빔들에 의해 측정된 상기 제 1(상승) 및 제 2(하강) 에지 검출 사이의 시간 간격차로부터 얻어진다.Alternatively, if two or more light beams (and detectors) 47, 48 are used, the position and orientation of the substrate relative to the print head are first aligned in at least two non-parallel edges 46. It is determined by scanning the head across the features and then printing with the correct alignment to the substrate feature 49. When scanning two beams across the first edge (FIG. 15C), the position of the scanning direction as well as the misorientation angle can be determined. The position of the substrate perpendicular to the scanning direction is obtained from the time interval difference between the first (rising) and second (falling) edge detection measured by the two beams.

유연한 기판을 이용하면, 열 팽창으로 인해 또는 기계적 스트레스로 인해 후속하는 패터닝 단계들 사이에서 상기 기판의 뒤틀림이 일어날 수 있다. 이러한 뒤틀림이 상기 회로의 가장 정교한 피쳐들(45)의 최대 중복 공차(maximum overlap tolerance)보다 더 큰 경우, 단일 정렬 프로세스는 충분하지 않고, 상기 정렬을 국부적으로 즉, 상기 기판상에 장치들의 각각의 개별 그룹을 프린트하기 전에 수행할 필요가 있다. 상기 정렬은 뒤틀림 정도 및 필요한 정렬 정확도에 따라, 규칙적인 간격들로 상기 프린트 공정 동안 국부적으로 반복된다.Using a flexible substrate, warpage of the substrate may occur between subsequent patterning steps due to thermal expansion or due to mechanical stress. If this distortion is greater than the maximum overlap tolerance of the most sophisticated features 45 of the circuit, a single alignment process is not sufficient, and the alignment is local, i.e., each of the devices on the substrate. This needs to be done before printing individual groups. The alignment is repeated locally during the printing process at regular intervals, depending on the degree of distortion and the required alignment accuracy.

정렬 마크들의 스캐닝 검출이 빠르기 때문에, 그것은 상기 프린트 공정 속도를 현저하게 낮추지 않으면서 국부적으로 수행될 수 있다. 각 그룹의 장치들은 이들 다음에 정렬 마크를 갖는 바, 이 정렬 마크는 상기 정렬 시스템의 광빔이 먼저 상기 정렬 마크를 가로지르고, 상기 에지를 검출하고, 그에 따라 그의 위치를 보정한 다음, 상기 기판 상의 어떤 고해상도 피쳐(45)에 대해 우수한 위치정합을 제공하기 위해 상기 정렬 마크에 대해 잘 정의된 위치에서 물질의 증착을 시작하도록 배향된다. 상기 정렬 마크들의 위치는 프린트 헤드의 여분의 동작이 거의 요구되지 않거나 전혀 요구되지 않도록 되어야 한다. 즉, 상기 정렬 마크들을 가로지르는 스캐닝 동작이 상기 프린트 헤드를 하나의 그룹의 피쳐들로부터 다음 것으로 이동시키는 때에 필요한 동작의 일부이어야 한다. 위치 및 방위에 대한 상기 제안된 단일 스캔 검출은 빠른 국부적 정렬을 달성하기에 특히 유용하다.Since the scanning detection of alignment marks is fast, it can be performed locally without significantly lowering the print process speed. Each group of devices has an alignment mark next to them, in which the light beam of the alignment system first crosses the alignment mark, detects the edge, and corrects its position accordingly, then on the substrate Oriented to initiate deposition of material at a well defined position relative to the alignment mark to provide good alignment for any high resolution feature 45. The position of the alignment marks should be such that little or no extra operation of the print head is required. That is, the scanning operation across the alignment marks should be part of the operation required when moving the print head from one group of features to the next. The proposed single scan detection for position and orientation is particularly useful for achieving fast local alignment.

뒤틀린 기판상에서, 기판 피쳐와 프린트 헤드 간의 상대적인 국부적 위치의 스캐닝 검출은 상기 기판상의 공간적인 뒤틀림 패턴을 검출한다. 국부적 정렬은 각각의 피쳐에서 수행될 필요가 없으며, 국부적 정렬 단계들의 수는 상기 기판의 뒤틀림 정도 및 필요한 정렬 공차에 의존한다. 상기 기판의 뒤틀림 패턴이 한 샘플로부터 다음 샘플로 재생가능 하다면, 하나의 기판상에서 이러한 특징적인 뒤틀림 패턴을 결정한 다음, 상기 동일한 상태에서 마련된 미정의 기판들 상의 특징적인 뒤틀림에 대해 자동적으로 보정하도록 프린트 헤드에 대해 위치확인 시스템을 충분히 프로그램할 수 있다.On the warped substrate, scanning detection of the relative local position between the substrate feature and the print head detects the spatial warping pattern on the substrate. Local alignment need not be performed on each feature, and the number of local alignment steps depends on the degree of warpage of the substrate and the alignment tolerance required. If the distortion pattern of the substrate is reproducible from one sample to the next, the print head is determined to determine this characteristic distortion pattern on one substrate and then automatically correct for the characteristic distortion on the undefined substrates prepared in the same state. The positioning system can be fully programmed for.

국부적 스캐닝 정렬은 또한 다중 노즐 잉크젯 프린팅과 관련하여 이용될 수 있다. 이 경우, 각각의 프린트 헤드는 규칙적인 어레이로 배열되는 노즐들의 어레이를 갖는다. 대부분의 드롭 온 디맨드 잉크젯 시스템(drop-on-demand inkjet system)들에서는, 각각의 노즐로부터 독립적으로 잉크방울의 진행 방향을 변화시킬 수 없다. 따라서, 소정의 기판 뒤틀림 정도에 대해서, 각각의 프린트 헤드의 치수는 상기 프린트 헤드의 전체 국부적 정렬에 의해 상기 프린트 헤드에서의 모든 노즐들에 대한 정렬 공차내에서 정확하게 프린팅 될 수 있도록 충분히 작아야 한다. 큰 포맷의 프린터들에는, 여러개의 헤드들은 평행하게 장착될 수 있고, 상기 기판에 대한 그들의 위치는 개별적으로 제어될 수 있다. 그러나, 연속적인 잉크젯 프린 팅시, 서로 다른 노즐들로부터의 전기적으로 도통하는 잉크방울은 전계에서 개별적으로 편향될 수 있다. 이론적으로, 이것은 각각의 개별 노즐의 정확한 국부적 정렬에 의해 다중 노즐 프린팅을 가능하게 한다.Local scanning alignment can also be used in connection with multi-nozzle inkjet printing. In this case, each print head has an array of nozzles arranged in a regular array. In most drop-on-demand inkjet systems, it is not possible to change the advancing direction of ink droplets independently from each nozzle. Thus, for a given degree of substrate warpage, the dimensions of each print head must be small enough to be accurately printed within the alignment tolerances for all nozzles in the print head by the full local alignment of the print head. In large format printers, several heads can be mounted in parallel and their position relative to the substrate can be controlled individually. However, in continuous inkjet printing, electrically conducting ink droplets from different nozzles may be individually deflected in the electric field. In theory, this allows for multi-nozzle printing by the precise local alignment of each individual nozzle.

상기 설명된 타입의 장치들을 이용하여 집적된 TFT 회로들을 형성하기 위해서는, 종종 전극들 간의 비아홀 배선들 및 서로 다른 층들의 배선들을 제조할 필요가 있다. 이러한 비아홀들을 제조하는 서로 다른 방법들로는 포토리소그래피 패터닝(G.H. Gelinck 등, Appl.Phys.Lett.77, 1487(2000)) 또는 기계적 스티칭 머신(mechanical stitching machine)을 이용하는 직렬 홀 펀칭(serial hole punching)(C.J.Drury 등, WO99/10929)이 있다.In order to form integrated TFT circuits using devices of the type described above, it is often necessary to manufacture via hole wirings between electrodes and wirings of different layers. Different methods of making such via holes include photolithography patterning (GH Gelinck et al., Appl. Phys. Lett. 77, 1487 (2000)) or serial hole punching using a mechanical stitching machine ( CJDrury et al., WO 99/10929).

또한 비아홀들은, 비아홀 배선이 개방될 층에 대해 우수한 용매의 국부적 잉크젯 증착에 의해 제조될 수 있다(H.Sirringhaus 등, UK0009917.6). 작은 크기의 비아홀을 얻기 위해서는, 작은 잉크 방울이 이용되고, 잉크방울에 있어서 잉크 방울의 퍼짐이 제한될 필요가 있다.Via holes can also be made by local inkjet deposition of a solvent that is good for the layer in which the via hole wiring is to be opened (H. Sirringhaus et al., UK0009917.6). In order to obtain a small sized via hole, small ink droplets are used, and the spread of the ink droplets in the ink droplets needs to be limited.

상기 설명된 기술들에 의해 패터닝된 표면 변형층(34)은 하부 전극층(37)(도 13)에 접촉하도록 하부 폴리머 층들(35, 36)을 용해하는 잉크젯 프린팅된 잉크 방울들(33)의 증착을 제한하는데 이용될 수 있다. 이러한 비아홀들은 이후 전도성 폴리머(38)를 프린팅함으로써 채워진다. 이러한 목적을 위해서는, 표면 변형층이 에칭에 이용되는 용매에서 용해되지 않는 것이 중요하다. 용해에 극성 용매가 이용된다면, 이것은 소수성 자기 조립형 모노레이어 또는 소수성 폴리머 층에 의해 달성될 수 있다. The surface modification layer 34 patterned by the techniques described above deposits inkjet printed ink drops 33 that dissolve the lower polymer layers 35, 36 to contact the lower electrode layer 37 (FIG. 13). It can be used to limit. These via holes are then filled by printing the conductive polymer 38. For this purpose, it is important that the surface modification layer does not dissolve in the solvent used for etching. If a polar solvent is used for dissolution, this can be achieved by hydrophobic self-assembled monolayers or hydrophobic polymer layers.                 

상기 모든 실시예들에서, PEDOT/PSS는 용액으로부터 증착될 수 있는 임의의 전도성 폴리머에 의해 대체될 수 있다. 예들로, 폴리아닐린(polyaniline) 또는 폴리피롤(polypyrrole)이 있다. 그러나, PEDOT/PSS의 몇개의 매력적인 특징들은, (a)고유의 저확산성을 갖는 폴리머 도펀트(PSS),(b)우수한 열 안정성 및 공기중 안정성, 그리고(c)효율적인 홀 전하 캐리어 주입을 가능하게 하는 공통 홀-운송(hole-transporting) 반도체 폴리머들의 이온화 전위에 잘 부합되는 약 5.1eV의 일함수이다.In all of the above embodiments, the PEDOT / PSS can be replaced by any conductive polymer that can be deposited from solution. Examples are polyaniline or polypyrrole. However, some of the attractive features of PEDOT / PSS are: (a) inherent low diffusion polymer dopant (PSS), (b) excellent thermal and air stability, and (c) efficient hole charge carrier injection. It is a work function of about 5.1 eV that is well matched to the ionization potential of common hole-transporting semiconductor polymers.

본원에서 설명된 공정들 및 장치들은 용액 처리된 폴리머들로 제조된 장치들로 한정되지 않는다. 상기 몇몇의 TFT의 도전 전극들 그리고/또는 회로 또는 디스플레이 디바이스(하기 참조)에서의 배선들은, 예를 들면 콜로이드 현탁액(colloidal suspension)의 프린팅 또는 미리 패터닝된 기판상의 전기도금에 의해 증착될 수 있는 무기 도체들로부터 형성될 수 있다. 층들 모두가 용액으로부터 증착되는 것은 아닌 장치들에서, 상기 장치의 하나 이상의 PEDOT/PSS 부분들은 진공 증착된 도체와 같은 불용성 전도 물질로 대체될 수 있다.The processes and devices described herein are not limited to devices made of solution treated polymers. The conductive electrodes of the several TFTs and / or the wirings in the circuit or display device (see below) are inorganic, which can be deposited, for example, by printing of a colloidal suspension or by electroplating on a pre-patterned substrate. Can be formed from conductors. In devices where not all of the layers are deposited from solution, one or more PEDOT / PSS portions of the device may be replaced with an insoluble conductive material such as a vacuum deposited conductor.

반도체 층에 대해서, 10-3 cm2/Vs 바람직하게는 10-2 cm2/Vs를 넘는 적절한 전계 이동도를 나타내는 임의의 용액 처리가능한 컨쥬게이션된 폴리머 또는 올리고머 물질이 이용될 수 있다. 적절한 물질들은 예를 들면, H.E.Katz, J. Mater. Chem. 7, 369(1997) 또는 Z.Bao, Advanced Materials 12, 227(2000)에서 살펴볼 수 있다. 다른 가능성들은 용해화 측쇄를 갖는 작은 컨쥬게이션된 분자들(J.G. Laquindanum 등, J. Am. Chem. Soc. 120, 664(1998)), 용액으로부터 자기 조립된 반도체 유기-무기 하이브리드 물질들(C.R. Kagan 등, Science 286, 946(1999)) 또는 CdSe 나노입자들과 같은 용액 증착된 무기 반도체들(B.A. Ridley 등, Science 286, 746(1999))을 포함한다.For the semiconductor layer, any solution treatable conjugated polymer or oligomeric material exhibiting a suitable field mobility above 10 −3 cm 2 / Vs, preferably above 10 −2 cm 2 / Vs, may be used. Suitable materials are described, for example, in HEKatz, J. Mater. Chem. 7, 369 (1997) or Z. Bao, Advanced Materials 12, 227 (2000). Other possibilities include small conjugated molecules with soluble side chains (JG Laquindanum et al., J. Am. Chem. Soc. 120, 664 (1998)), semiconductor organic-inorganic hybrid materials self-assembled from solution (CR Kagan). Et al., Science 286, 946 (1999)) or solution deposited inorganic semiconductors such as CdSe nanoparticles (BA Ridley et al., Science 286, 746 (1999)).

상기 전극들은 잉크젯 프린팅 이외의 기술들에 의해 거칠게 패터닝될 수 있다. 적절한 기술들은 소프트 리소그래픽 프린팅(J.A. Rogers 등, Appl. Phys. Lett. 75, 1010(1999); S. Brittain 등, Physics World, 1998년 5월, 페이지 31), 스크린 프린팅(Z. Bao 등, Chem. Mat. 9, 12999(1997)), 그리고 포토리소그래피 패터닝(WO 99/10939) 또는 도금을 포함한다. 잉크젯 프린팅은 특히 유연한 플라스틱 기판들에 대해 우수한 위치정합을 갖는 큰 영역 패터닝에 적합한 것으로 간주된다.The electrodes can be roughly patterned by techniques other than inkjet printing. Suitable techniques include soft lithographic printing (JA Rogers et al., Appl. Phys. Lett. 75, 1010 (1999); S. Brittain et al., Physics World, May 1998, page 31), screen printing (Z. Bao et al. Chem. Mat. 9, 12999 (1997)), and photolithography patterning (WO 99/10939) or plating. Inkjet printing is considered particularly suitable for large area patterning with good alignment for flexible plastic substrates.

바람직하게는 상기 장치 및 회로의 모든 층들 및 구성요소들이 용액 처리 및 프린팅 기술들에 의해 증착 및 패터닝되기는 하지만, 반도체층과 같은 하나 이상의 구성요소들은 또한 진공 증착 기술들에 의해 증착되고 그리고/또는 포토리소그래피 공정에 의해 패터닝될 수 있다.Preferably all layers and components of the device and circuit are deposited and patterned by solution processing and printing techniques, but one or more components, such as a semiconductor layer, are also deposited by vacuum deposition techniques and / or photo Patterned by lithography process.

상기 설명된 바와 같이 제조된 TFT들과 같은 장치들은 하나 이상의 이러한 장치들이 서로 그리고 또는 다른 장치들과 집적될 수 있는 보다 복잡한 회로 또는 장치의 일부가 될 수 있다. 응용들의 예들로, 디스플레이 또는 메모리 장치를 위한 논리 회로들 및 능동 매트릭스 회로, 또는 사용자 정의된 게이트 어레이 회로를 포함한다. Devices such as TFTs manufactured as described above may be part of a more complex circuit or device in which one or more such devices may be integrated with each other and with other devices. Examples of applications include logic circuits and active matrix circuitry for a display or memory device, or user defined gate array circuitry.

상기 패터닝 공정은 배선들, 저항들, 캐패시터들 등과 같은 회로의 다른 구성요소들을 패터닝하는데 이용될 수 있다.The patterning process can be used to pattern other components of the circuit, such as wires, resistors, capacitors, and the like.

본 발명은 전술한 실시예에 한정되지 않는다. 본 발명의 양상들은 본원에서 설명된 개념들의 모든 신규의 그리고/또는 진보적인 양상들 및 본원에 설명된 특징들의 모든 신규의 그리고/또는 진보적인 결합들을 포함한다.The present invention is not limited to the above embodiment. Aspects of the invention include all novel and / or inventive aspects of the concepts described herein and all novel and / or inventive combinations of the features described herein.

본원 출원인은 본 발명이 상기 설명된 임의의 정의들의 범위에 한정함이 없이, 본원에 암시적으로 또는 명시적으로 개시된 어떠한 특징 또는 이러한 특징들의 결합 또는 그의 일반화된 개념을 포함할 수 있다는 사실에 주목하였다. 전술한 설명에 비추어 보면, 본 발명의 범위 내에서 다양한 수정들이 이루어질 수 있다는 것이 당업자에게 명백해질 것이다.Applicant notes that the present invention may include any feature or combination of features or generalized concepts thereof, implicitly or explicitly disclosed herein, without limiting the scope of any of the definitions described above. It was. In view of the foregoing description, it will be apparent to those skilled in the art that various modifications may be made within the scope of the present invention.

Claims (96)

기판 위에 적어도 하나의 패터닝된 층을 포함하는 전기 디바이스를 형성하는 방법으로서, A method of forming an electrical device comprising at least one patterned layer over a substrate, the method comprising: 상기 기판 위에 표면 에너지 패턴을 발생시키는 단계와, 여기서 상기 표면 에너지 패턴을 발생시키는 단계는 제 1 물질층의 물리적 특성이 변경되도록 상기 기판 위의 상기 제 1 물질층을 광빔에 선택적으로 노광시키는 단계를 포함하며; 그리고 Generating a surface energy pattern on the substrate, wherein generating the surface energy pattern comprises selectively exposing the first material layer on the substrate to a light beam such that the physical properties of the first material layer are altered. Includes; And 상기 표면 에너지 패턴을 이용하여 제 2 물질층의 증착을 제어하는 단계를 포함하며, Controlling the deposition of a second layer of material using the surface energy pattern, 여기서, 상기 제 2 물질층은 상기 전기 디바이스의 활성층을 형성하는 것을 특징으로 하는 전기 디바이스 형성 방법. Wherein the second material layer forms an active layer of the electrical device. 제1항에 있어서,The method of claim 1, 상기 제 1 물질층은 유기 물질로 이루어지는 것을 특징으로 하는 전기 디바이스 형성 방법.And the first material layer is made of an organic material. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 기판 위의 상기 제 1 물질층을 광빔에 선택적으로 노광시키는 단계는, 상기 광빔에 노광된 영역들 내의 상기 제 1 물질층의 용해 파라미터들이 변경되게 하는 것을 특징으로 하는 전기 디바이스 형성 방법.Selectively exposing the layer of first material over the substrate to a light beam causes the dissolution parameters of the layer of first material in the areas exposed to the light beam to be altered. 제3항에 있어서, The method of claim 3, 상기 제 1 물질층의 용해 파라미터들은 상기 물질이 노광 전에는 용해성이었던 용제에서 불용해성이 되도록 변경되는 것을 특징으로 하는 전기 디바이스 형성 방법.Dissolution parameters of the first material layer are altered such that the material is insoluble in a solvent that was soluble prior to exposure. 제4항에 있어서,The method of claim 4, wherein 상기 광빔에 노광되지 않은 영역들 내의 상기 제 1 물질층의 물질을 제거하기 위해 상기 제 1 물질층을 세척하는 단계를 더 포함하는 것을 특징으로 하는 전기 디바이스 형성 방법.Cleaning the first material layer to remove material of the first material layer in areas not exposed to the light beam. 제3항에 있어서, The method of claim 3, 상기 용해 파라미터들의 변경으로 인해, 상기 제 1 물질층의 물질의 상 분리(phase separation) 및 상기 제 1 물질층의 물질의 가교 결합(cross-linking) 중적어도 하나가 일어나는 것을 특징으로 하는 전기 디바이스 형성 방법.The change of the dissolution parameters results in at least one of phase separation of the material of the first material layer and at least one of cross-linking of the material of the first material layer. Way. 제1항 또는 제2항에 있어서, The method according to claim 1 or 2, 상기 기판 위의 상기 제 1 물질층을 광빔에 선택적으로 노광시키는 단계는, 상기 광빔에 노광된 영역들 내의 상기 제 1 물질층의 물질의 표면 자유 에너지가 변경되게 하는 것을 특징으로 하는 전기 디바이스 형성 방법.Selectively exposing the first layer of material over the substrate to a light beam causes the surface free energy of the material of the first layer of material in regions exposed to the light beam to be altered. . 제7항에 있어서,The method of claim 7, wherein 상기 제 1 물질층은, 하부 기판의 표면이 드러나도록 상기 광빔에 노광된 이후, 국부 영역들 내에서 상기 기판으로부터 제거되는 것을 특징으로 하는 전기 디바이스 형성 방법.And wherein the first layer of material is removed from the substrate in local regions after being exposed to the light beam to reveal a surface of the underlying substrate. 제7항에 있어서, The method of claim 7, wherein 상기 제 2 물질층은 유기 물질로 이루어지고, The second material layer is made of an organic material, 상기 제 2 물질층은, 상기 제 2 물질층의 증착 패턴이 상기 제 1 물질층의 변경된 표면 자유 에너지의 영역들에 의해 영향을 받도록, 용제 내의 용액으로부터 증착되는 것을 특징으로 하는 전기 디바이스 형성 방법.And the second material layer is deposited from a solution in the solvent such that the deposition pattern of the second material layer is affected by regions of altered surface free energy of the first material layer. 제9항에 있어서, 10. The method of claim 9, 상기 제 2 물질층의 물질이 증착되는 용제는, 상기 제 1 물질층의 변경된 표면 자유 에너지의 영역들 내에서 상기 제 2 물질층의 물질이 증착되지 않도록 선택되는 것을 특징으로 하는 전기 디바이스 형성 방법.The solvent in which the material of the second material layer is deposited is selected such that the material of the second material layer is not deposited within the regions of altered surface free energy of the first material layer. 제10항에 있어서, The method of claim 10, 상기 제 2 물질층의 물질이 증착되는 용제는, 상기 광빔에 의해 상기 표면 자유 에너지가 변경되지 않은 상기 제 1 물질층의 영역들 내에서 상기 제 2 물질층의 물질이 증착되지 않도록 선택되는 것을 특징으로 하는 전기 디바이스 형성 방법.The solvent in which the material of the second material layer is deposited is selected such that the material of the second material layer is not deposited in regions of the first material layer where the surface free energy is not changed by the light beam. An electric device formation method. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 기판 위의 상기 제 1 물질층을 광빔에 선택적으로 노광시키는 단계는, 상기 광빔에 노광된 영역들 내의 상기 제 1 물질층의 물질이 제거되게 하는 것을 특징으로 하는 전기 디바이스 형성 방법.Selectively exposing the first layer of material over the substrate to a light beam, causing the material of the first layer of material in the areas exposed to the light beam to be removed. 제12항에 있어서,The method of claim 12, 상기 제 1 물질층의 물질은 상기 광빔에 노광된 영역들 내에서 탈착되거나 또는 증발되거나 또는 탈착 및 증발되는 것을 특징으로 하는 전기 디바이스 형성 방법.And wherein the material of the first material layer is desorbed or evaporated or desorbed and evaporated in the areas exposed to the light beam. 제1항 또는 제2항에 있어서, The method according to claim 1 or 2, 상기 방법은 상기 기판 위의 상기 제 1 물질층을 반응성 매체에 접촉시키는 단계를 더 포함하며, 그리고 상기 기판 위의 상기 제 1 물질층을 광빔에 선택적으로 노광시키는 단계는 상기 광빔에 노광된 영역들 내의 상기 반응성 매체와 상기 제 1 물질층의 물질 간의 화학 반응이 촉진되게 하는 것을 특징으로 하는 전기 디바이스 형성 방법.The method further includes contacting the first layer of material over the substrate with a reactive medium, and selectively exposing the first layer of material over the substrate to a light beam comprises regions exposed to the light beam. And facilitate a chemical reaction between the reactive medium in the material and the material of the first material layer. 제14항에 있어서,The method of claim 14, 상기 반응성 매체는 상기 제 1 물질층에 포함되는 것을 특징으로 하는 전기 디바이스 형성 방법.And the reactive medium is included in the first layer of material. 제14항에 있어서,The method of claim 14, 가스 형태 또는 액체 형태의 상기 반응성 매체를 상기 제 1 물질층의 표면에 도포하는 단계를 더 포함하는 것을 특징으로 하는 전기 디바이스 형성 방법.Applying the reactive medium in gaseous or liquid form to the surface of the first material layer. 제14항에 있어서,The method of claim 14, 상기 화학 반응은 상기 광빔에 노광된 영역들 내의 상기 제 1 물질층의 물질의 용해성, 표면 자유 에너지, 전기적인 특성들 중 적어도 하나를 변경하는 것을 특징으로 하는 전기 디바이스 형성 방법.And wherein said chemical reaction alters at least one of solubility, surface free energy, and electrical properties of a material of said first layer of material in regions exposed to said light beam. 제1항 또는 제2항에 있어서, The method according to claim 1 or 2, 상기 기판 위의 상기 제 1 물질층을 광빔에 선택적으로 노광시키는 단계는, 상기 광빔에 노광된 영역들 내의 상기 제 1 물질층의 체적이 변경되게 하는 것을 특징으로 하는 전기 디바이스 형성 방법.Selectively exposing the first layer of material over the substrate to a light beam causes a volume of the first layer of material in regions exposed to the light beam to be altered. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 광빔은 포커싱된 광빔인 것을 특징으로 하는 전기 디바이스 형성 방법.And the light beam is a focused light beam. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 광빔은 상기 광빔에 노광된 영역들 내의 상기 제 1 물질층의 국부 가열을 일으키는 것을 특징으로 하는 전기 디바이스 형성 방법.The light beam causes local heating of the first layer of material in the areas exposed to the light beam. 제20항에 있어서,21. The method of claim 20, 상기 광빔에 노광된 영역 내의 상기 기판의 국부 온도는 상기 광빔에 노광되는 동안 350℃를 넘지 않는 것을 특징으로 하는 전기 디바이스 형성 방법.Wherein the local temperature of the substrate in the area exposed to the light beam does not exceed 350 ° C. during exposure to the light beam. 제20항에 있어서,21. The method of claim 20, 상기 광빔에 노광된 영역 내의 상기 기판의 국부 온도는 상기 광빔에 노광되는 동안 200℃를 넘지 않는 것을 특징으로 하는 전기 디바이스 형성 방법.And wherein the local temperature of the substrate in the area exposed to the light beam does not exceed 200 ° C. during exposure to the light beam. 제20항에 있어서,21. The method of claim 20, 상기 광빔에 노광된 영역 내의 상기 기판의 국부 온도는 상기 광빔에 노광되는 동안 120℃를 넘지 않는 것을 특징으로 하는 전기 디바이스 형성 방법.Wherein the local temperature of the substrate in the region exposed to the light beam does not exceed 120 ° C. during exposure to the light beam. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 제 1 물질층의 두께는 1㎛ 보다 작은 것을 특징으로 하는 전기 디바이스 형성 방법.And wherein the thickness of the first material layer is less than 1 μm. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 제 1 물질층은 상기 전기 디바이스의 전도성 전극을 형성하는 것을 특징으로 하는 전기 디바이스 형성 방법.And the first layer of material forms a conductive electrode of the electrical device. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 제 1 물질층은 상기 전기 디바이스의 반도체층을 형성하는 것을 특징으로 하는 전기 디바이스 형성 방법.And wherein the first material layer forms a semiconductor layer of the electrical device. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 제 1 물질층은 상기 전기 디바이스의 유전층을 형성하는 것을 특징으로 하는 전기 디바이스 형성 방법.And wherein the first layer of material forms a dielectric layer of the electrical device. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 제 1 물질층은 상기 전기 디바이스의 표면 변형층을 형성하는 것을 특징으로 하는 전기 디바이스 형성 방법.And wherein said first layer of material forms a surface modification layer of said electrical device. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 광빔은 10㎛ 보다 작은 폭을 갖는 것을 특징으로 하는 전기 디바이스 형성 방법.And wherein the light beam has a width of less than 10 μm. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 광빔은 1㎛ 보다 작은 폭을 갖는 것을 특징으로 하는 전기 디바이스 형성 방법.And said light beam has a width of less than 1 [mu] m. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 광빔은 레이저 빔인 것을 특징으로 하는 전기 디바이스 형성 방법.And the light beam is a laser beam. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 광빔은 적외선 빔인 것을 특징으로 하는 전기 디바이스 형성 방법.And the light beam is an infrared beam. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 광빔은 가시광인 것을 특징으로 하는 전기 디바이스 형성 방법.And the light beam is visible light. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 광빔은 자외선광인 것을 특징으로 하는 전기 디바이스 형성 방법.And the light beam is ultraviolet light. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 선택적인 노광을 수행하고 필요한 패턴을 정의하기 위해 상기 제 1 물질층 전체에 걸쳐 상기 광빔을 이동시키는 단계를 더 포함하는 것을 특징으로 하는 전기 디바이스 형성 방법.Moving the light beam across the first layer of material to perform the selective exposure and define the required pattern. 제1항 또는 제2항에 있어서, The method according to claim 1 or 2, 상기 광빔은 편광빔인 것을 특징으로 하는 전기 디바이스 형성 방법.And said light beam is a polarizing beam. 제36항에 있어서,The method of claim 36, 상기 제 1 물질층이 상기 광빔에 노광됨으로써, 상기 제 1 물질층의 물질이 광정렬되는 것을 특징으로 하는 전기 디바이스 형성 방법.And the material of the first material layer is light aligned by exposing the first material layer to the light beam. 제37항에 있어서,The method of claim 37, 상기 제 1 물질층의 물질의 광정렬은 상기 제 1 물질층의 패터닝과 동시에 일어나는 것을 특징으로 하는 전기 디바이스 형성 방법.Photoalignment of the material of the first material layer coincides with the patterning of the first material layer. 제37항에 있어서, The method of claim 37, 상기 제 2 물질층은 유기 물질로 이루어지고, 상기 광정렬된 층과 접촉하는 정렬된 분자 구조를 갖는 것을 특징으로 하는 전기 디바이스 형성 방법.And wherein said second material layer is comprised of an organic material and has an ordered molecular structure in contact with said photoaligned layer. 제39항에 있어서,40. The method of claim 39, 상기 제 2 물질층은 액정 컨쥬게이션된 폴리머층인 것을 특징으로 하는 전기 디바이스 형성 방법.And wherein said second material layer is a liquid crystal conjugated polymer layer. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 제 1 물질층은 상기 전기 디바이스의 상기 패터닝된 층인 것을 특징으로 하는 전기 디바이스 형성 방법.And the first material layer is the patterned layer of the electrical device. 제41항에 있어서,The method of claim 41, wherein 상기 제 1 물질층은 상기 전기 디바이스의 활성층인 것을 특징으로 하는 전기 디바이스 형성 방법.And wherein the first layer of material is an active layer of the electrical device. 삭제delete 제9항에 있어서,10. The method of claim 9, 상기 제 2 물질층은 상기 전기 디바이스의 상기 패터닝된 층인 것을 특징으로 하는 전기 디바이스 형성 방법.And wherein said second layer of material is said patterned layer of said electrical device. 삭제delete 제 1 기판 위에 적어도 하나의 패터닝된 층을 포함하는 전기 디바이스를 형성하는 방법으로서,A method of forming an electrical device comprising at least one patterned layer over a first substrate, the method comprising: 제 2 기판 상의 제 1 물질층을 광빔에 노광시키는 단계와, 상기 노광시키는 단계는 상기 제 1 기판 상에 상기 제 1 물질층의 패턴이 전사되도록 수행되며;Exposing a first material layer on a second substrate to a light beam, and the exposing is performed such that the pattern of the first material layer is transferred onto the first substrate; 상기 제 1 기판 상의 상기 제 1 물질층의 패턴 위에 제 2 물질층을 증착하는 단계를 포함하여 구성되며, 상기 제 2 물질층을 증착하는 단계는 상기 제 2 물질층의 증착 패턴이 상기 제 1 물질층의 패턴에 의해 영향을 받도록 수행되는 것을 특징으로 하는 전기 디바이스 형성 방법.And depositing a second material layer on the pattern of the first material layer on the first substrate, wherein depositing the second material layer comprises depositing the second material layer on the pattern of the first material. And effected by the pattern of layers. 제46항에 있어서,47. The method of claim 46 wherein 상기 제 2 기판 위의 상기 제 1 물질층은 상기 전기 디바이스의 상기 패터닝된 층인 것을 특징으로 하는 전기 디바이스 형성 방법.And the first layer of material over the second substrate is the patterned layer of the electrical device. 제47항에 있어서,49. The method of claim 47, 상기 제 2 기판 위의 상기 제 1 물질층은 상기 전기 디바이스의 활성층인 것을 특징으로 하는 전기 디바이스 형성 방법.And wherein said first layer of material over said second substrate is an active layer of said electrical device. 제47항에 있어서,49. The method of claim 47, 상기 제 1 물질층은 표면 변형층인 것을 특징으로 하는 전기 디바이스 형성 방법.And the first material layer is a surface modification layer. 제1항, 제2항, 제46항 내지 제49항 중 어느 하나의 항에 있어서,The method according to any one of claims 1, 2, 46 to 49, 상기 전기 디바이스는 전자 스위칭 디바이스인 것을 특징으로 하는 전기 디바이스 형성 방법.And the electrical device is an electronic switching device. 제1항, 제2항, 제46항 내지 제49항 중 어느 하나의 항에 있어서,The method according to any one of claims 1, 2, 46 to 49, 상기 전기 디바이스는 박막 트랜지스터 디바이스인 것을 특징으로 하는 전기 디바이스 형성 방법.And wherein said electrical device is a thin film transistor device. 기판 위에 적어도 하나의 패터닝된 층을 포함하는 전기 디바이스를 형성하는 방법으로서,A method of forming an electrical device comprising at least one patterned layer over a substrate, the method comprising: 상기 기판 위에 제 1 물질층을 패터닝하는 단계를 포함하여 구성되며,Patterning a first layer of material over the substrate; 상기 패터닝하는 단계는 상기 제 1 물질층의 물리적 특성이 변경되도록 상기 제 1 물질층을 광빔에 노광시키는 것을 포함하고,The patterning includes exposing the first material layer to a light beam such that the physical properties of the first material layer are changed, 상기 광빔의 일부는 상기 기판 위의 이전에 증착된 패턴에 의해 차단 또는 감쇠되어, 오직 상기 광빔이 차단 또는 감쇠되는 영역들 내의 상기 기판 위의 상기 제 1 물질층만의 변경이 일어나게 되는 것을 특징으로 하는 전기 디바이스 형성 방법.A portion of the light beam is blocked or attenuated by a previously deposited pattern on the substrate such that only a change of the first layer of material on the substrate occurs in areas where the light beam is blocked or attenuated. Method of forming an electrical device. 기판 위에 적어도 하나의 패터닝된 층을 포함하는 전기 디바이스를 형성하는 방법으로서,A method of forming an electrical device comprising at least one patterned layer over a substrate, the method comprising: 상기 기판 위에 제 1 물질층을 패터닝하는 단계를 포함하여 구성되며,Patterning a first layer of material over the substrate; 상기 패터닝하는 단계는 상기 제 1 물질층의 물리적 특성이 변경되도록 상기 제 1 물질층을 광빔에 노광시키는 것을 포함하고,The patterning includes exposing the first material layer to a light beam such that the physical properties of the first material layer are changed, 상기 광빔은 포커싱된 광빔이고, 상기 포커싱된 광빔의 일부는 상기 기판 위의 이전에 패터닝된 제 3 층에 의해 차단 또는 감쇠되어, 오직 상기 광빔이 차단 또는 감쇠되는 영역들 내의 상기 기판 위의 상기 패터닝된 제 1 물질층만의 변경이 일어나게 되는 것을 특징으로 하는 전기 디바이스 형성 방법.The light beam is a focused light beam, and a portion of the focused light beam is blocked or attenuated by a previously patterned third layer on the substrate so that only the patterning on the substrate in areas where the light beam is blocked or attenuated A change in only the first layer of material occurs. 제52항에 있어서,The method of claim 52, wherein 상기 이전에 패터닝된 제 3 층은 전자 스위칭 디바이스의 소스 및 드레인 전극들을 형성하는 것을 특징으로 하는 전기 디바이스 형성 방법.And wherein said previously patterned third layer forms source and drain electrodes of an electronic switching device. 제54항에 있어서,55. The method of claim 54, 상기 제 1 물질층은 전자 스위칭 디바이스의 게이트 전극을 형성하는 것을 특징으로 하는 전기 디바이스 형성 방법.And the first material layer forms a gate electrode of the electronic switching device. 제52항 내지 제54항 중 어느 하나의 항에 있어서,55. The compound of any one of claims 52-54, 상기 제 1 물질층은 표면 변형층인 것을 특징으로 하는 전기 디바이스 형성 방법.And the first material layer is a surface modification layer. 제56항에 있어서,The method of claim 56, wherein 상기 표면 변형층에 또 다른 물질을 증착하는 추가적 단계를 포함하고, 상기 또 다른 물질을 증착하는 추가적 단계는, 상기 또 다른 물질의 증착이 상기 광빔이 차단 또는 감쇠되는 영역에 한정되도록 수행되는 것을 특징으로 하는 전기 디바이스 형성 방법.And further depositing another material on the surface modification layer, wherein the further step of depositing another material is performed such that deposition of the another material is limited to the region where the light beam is blocked or attenuated. An electric device formation method. 제56항에 있어서,The method of claim 56, wherein 상기 표면 변형층에 또 다른 물질을 증착하는 추가적 단계를 포함하고, 상기 또 다른 물질을 증착하는 추가적 단계는, 상기 또 다른 물질의 증착이 상기 광빔이 차단 또는 감쇠되지 않는 영역에 한정되도록 수행되는 것을 특징으로 하는 전기 디바이스 형성 방법.A further step of depositing another material on the surface modification layer, wherein the further step of depositing another material is performed such that the deposition of the another material is limited to an area where the light beam is not blocked or attenuated. An electrical device forming method. 집적 회로를 정의하는 방법으로서,As a method of defining an integrated circuit, 패터닝 광빔에 대해 기판을 이동시키는 단계를 포함하여 구성되며, Moving the substrate with respect to the patterned light beam, 상기 기판을 이동시키는 단계는, 상기 패터닝 광빔에 의해 상기 기판에 제1의 1차원 패턴이 정의되도록 수행되고, The moving of the substrate is performed such that a first one-dimensional pattern is defined on the substrate by the patterning light beam, 여기서, 상기 제1의 1차원 패턴은 다른 표면 자유 에너지를 갖는 영역들로 정의되며, 그리고 상기 제1의 1차원 패턴과 위치 정합되어 제 2 물질 패턴이 증착되는 것을 특징으로 하는 집적 회로 정의 방법. Wherein the first one-dimensional pattern is defined as regions having different surface free energies, and is aligned with the first one-dimensional pattern to deposit a second material pattern. 삭제delete 삭제delete 제59항에 있어서,The method of claim 59, 상기 제 2 물질 패턴은 직접 프린팅 기법으로 증착되는 것을 특징으로 하는 집적 회로 정의 방법.And wherein said second material pattern is deposited by direct printing technique. 제62항에 있어서,The method of claim 62, 상기 제 2 물질 패턴은 잉크젯 프린팅으로 증착되는 것을 특징으로 하는 집적 회로 정의 방법.And wherein said second pattern of material is deposited by ink jet printing. 제59항에 있어서,The method of claim 59, 상기 제 2 물질 패턴은 상기 기판을 상기 제 2 물질의 용액에 담금으로써 증착되는 것을 특징으로 하는 집적 회로 정의 방법.And wherein said second material pattern is deposited by immersing said substrate in a solution of said second material. 제59항, 제62항 내지 제64항 중 어느 하나의 항에 있어서,65. The method of any of claims 59, 62-64, 상기 제 2 물질 패턴은 상기 제1의 1차원 패턴보다 더 복합적인 것을 특징으로 하는 집적 회로 정의 방법.And wherein said second material pattern is more complex than said first one-dimensional pattern. 집적 회로를 정의하는 방법으로서,As a method of defining an integrated circuit, 회로 피쳐들의 세트를 갖는 기판을 패터닝 광빔에 대해 이동시키는 단계를 포함하여 구성되며, 상기 이동시키는 단계는, 상기 패터닝 광빔에 의해 상기 회로 피쳐들이 변경되도록 수행되는 것을 특징으로 하는 집적 회로 정의 방법.Moving a substrate having a set of circuit features relative to a patterned light beam, wherein the moving is performed such that the circuit features are changed by the patterned light beam. 제66항에 있어서,The method of claim 66, 상기 회로 피쳐들의 변경은 상기 회로 피쳐들 간의 전기적 접속들을 제거하는 것을 포함하는 것을 특징으로 하는 집적 회로 정의 방법.Modifying the circuit features comprises removing electrical connections between the circuit features. 제66항에 있어서,The method of claim 66, 상기 회로 피쳐들의 변경은 상기 회로 피쳐들 간의 전기적 접속들을 생성하는 것을 포함하는 것을 특징으로 하는 집적 회로 정의 방법.Modifying the circuit features comprises creating electrical connections between the circuit features. 제66항에 있어서,The method of claim 66, 상기 회로 피쳐들의 변경은 트랜지스터 디바이스들의 어레이의 소스 및 드레인 전극들 사이에 채널들을 정의하는 것으로 이루어지는 것을 특징으로 하는 집적 회로 정의 방법.Wherein the alteration of the circuit features consists of defining channels between source and drain electrodes of the array of transistor devices. 제59항, 제62항 내지 제64항, 제66항 내지 제69항 중 어느 하나의 항에 있어서,The method of any one of claims 59, 62-64, 66-69, 상기 패터닝 광빔은 패터닝 헤드에 의해 발생되는 것을 특징으로 하는 집적 회로 정의 방법.And said patterning light beam is generated by a patterning head. 제70항에 있어서,The method of claim 70, 상기 패터닝 헤드는 직선에 대해 법선 방향으로 이격된 복수의 광빔들을 발생하며, 상기 방법은 상기 기판을 상기 복수의 광빔들에 노광시키는 단계를 포함하는 것을 특징으로 하는 집적 회로 정의 방법.And the patterning head generates a plurality of light beams spaced apart in a normal direction with respect to a straight line, the method comprising exposing the substrate to the plurality of light beams. 제59항, 제62항 내지 제64항, 제66항 내지 제69항 중 어느 하나의 항에 있어서,The method of any one of claims 59, 62-64, 66-69, 상기 이동 시에 상기 패터닝 광빔을 변조하는 단계를 포함하는 것을 특징으로 하는 집적 회로 정의 방법.And modulating the patterned light beam upon the movement. 제59항, 제62항 내지 제64항, 제66항 내지 제69항 중 어느 하나의 항에 있어서, The method of any one of claims 59, 62-64, 66-69, 상기 패터닝 광빔은 포커싱된 빔인 것을 특징으로 하는 집적 회로 정의 방법.And said patterning light beam is a focused beam. 제59항, 제62항 내지 제64항, 제66항 내지 제69항 중 어느 하나의 항에 있어서, The method of any one of claims 59, 62-64, 66-69, 상기 패터닝 광빔은 레이저 빔인 것을 특징으로 하는 집적 회로 정의 방법.And said patterning light beam is a laser beam. 제59항, 제62항 내지 제64항, 제66항 내지 제69항 중 어느 하나의 항에 있어서, The method of any one of claims 59, 62-64, 66-69, 상기 패터닝 광빔의 폭은 10㎛보다 작은 것을 특징으로 하는 집적 회로 정의 방법.And the width of the patterned light beam is less than 10 microns. 제59항, 제62항 내지 제64항, 제66항 내지 제69항 중 어느 하나의 항에 있어서, The method of any one of claims 59, 62-64, 66-69, 상기 패터닝 광빔의 폭은 1㎛보다 작은 것을 특징으로 하는 집적 회로 정의 방법.Wherein the width of the patterned light beam is less than 1 μm. 기판 상의 피쳐 및 광학 판독 헤드의 상대적 정렬을 결정하는 방법으로서,A method of determining relative alignment of features and optical read head on a substrate, the method comprising: 여기서, 상기 기판은 제 1 직선, 상기 제 1 직선과 평행하게 이격된 제 2 직선, 상기 제 1 직선으로부터 사전에 결정된 각도로 이격된 제 3 직선을 포함하는 광학적 검출가능 정렬 마크들의 세트를 구비하고 있으며, 상기 정렬 마크들은 상기 피쳐로부터 사전에 결정된 오프셋을 가지며,Wherein the substrate has a set of optically detectable alignment marks comprising a first straight line, a second straight line spaced parallel to the first straight line, and a third straight line spaced at a predetermined angle from the first straight line; The alignment marks have a predetermined offset from the feature, 직선 스캐닝 라인으로 상기 기판에 대해 상기 광학 판독 헤드를 스캐닝하는 단계와, 상기 스캐닝 하는 단계는, 상기 제 1 직선과 상기 제 2 직선 간의 상기 직선 스캐닝 라인을 따르는 거리 및 상기 제 1 직선과 상기 제 3 직선 간의 상기 직선 스캐닝 라인을 따르는 거리가 결정되도록 수행되고; 그리고Scanning the optical read head with respect to the substrate with a straight line scanning line, and the scanning step includes a distance along the straight line scanning line between the first straight line and the second straight line and the first straight line and the third straight line. A distance along the straight scanning line between straight lines is determined to be determined; And 상기 결정된 거리들 및 상기 오프셋에 의해, 상기 광학 판독 헤드와 상기 피쳐의 상대적 위치를 결정하는 단계를 포함하여 구성되는 것을 특징으로 하는 기판 상의 피쳐 및 광학 판독 헤드의 상대적 정렬 결정 방법.And determining, by the determined distances and the offset, a relative position of the optical read head and the feature. 제77항에 있어서,78. The method of claim 77 wherein 상기 광학 판독 헤드와 상기 피쳐의 상대적 위치를 결정하는 단계는, 관계식Determining the relative position of the optical read head and the feature is a relational equation
Figure 112010004218729-pct00002
Figure 112010004218729-pct00002
에 따라 수행되며, 여기서 Is performed according to α는 상기 제 2 직선과 상기 제 3 직선 간의 각도이고, α is an angle between the second straight line and the third straight line, β는 상기 제 2 직선과 상기 직선 스캐닝 라인 간의 각도이고,β is an angle between the second straight line and the straight line scanning line, △는 상기 제 1 직선의 시작점과 상기 제 1 직선이 상기 직선 스캐닝 라인과 교차하는 지점간의 상기 제 1 직선을 따르는 거리이고,Δ is the distance along the first straight line between the starting point of the first straight line and the point at which the first straight line intersects the straight line scanning line, d는 상기 제 1 직선과 상기 제 2 직선 간의 수직 거리이고,d is the vertical distance between the first straight line and the second straight line, s는 상기 제 1 직선과 수직인 선이 상기 제 1 직선의 시작점을 통과하는 지점에서 상기 제 2 직선과 상기 제 3 직선 간의 수직 거리이고,s is a vertical distance between the second straight line and the third straight line at a point where a line perpendicular to the first straight line passes through a starting point of the first straight line, xn 및 yn은 상기 직선 스캐닝 라인이 n번째 선과 교차하는 지점의 데카르트 좌표이며,x n and y n are Cartesian coordinates of the point where the straight scanning line intersects the nth line, 상기 정렬 마크들로부터의 상기 피쳐의 상기 사전에 결정된 오프셋은 상기 시작점으로부터의 상기 피쳐의 오프셋을 나타내는 것을 특징으로 하는 기판 상의 피쳐 및 광학 판독 헤드의 상대적 정렬 결정 방법.And said predetermined offset of said feature from said alignment marks is indicative of an offset of said feature from said starting point.
제77항 또는 제78항에 있어서,79. The method of claim 77 or 78, 상기 광학 판독 헤드에는 물질 처리 유닛이 집적되는 것을 특징으로 하는 기판 상의 피쳐 및 광학 판독 헤드의 상대적 정렬 결정 방법.And a material processing unit integrated in the optical read head. 제79항에 있어서,The method of claim 79, 상기 물질 처리 유닛은 증착 유닛 및 광빔 발생 유닛 중 하나인 것을 특징으로 하는 기판 상의 피쳐 및 광학 판독 헤드의 상대적 정렬 결정 방법.And wherein said material processing unit is one of a deposition unit and a light beam generating unit. 제77항 또는 제78항에 있어서,79. The method of claim 77 or 78, 상기 피쳐는 선형 피쳐인 것을 특징으로 하는 기판 상의 피쳐 및 광학 판독 헤드의 상대적 정렬 결정 방법.And the feature is a linear feature. 제81항에 있어서, 82. The method of claim 81 wherein 상기 피쳐는 상기 제 1 직선에 수직인 것을 특징으로 하는 기판 상의 피쳐 및 광학 판독 헤드의 상대적 정렬 결정 방법.And wherein said feature is perpendicular to said first straight line. 제77항 또는 제78항에 있어서,79. The method of claim 77 or 78, 상기 제 1 직선, 상기 제 2 직선, 상기 제 3 직선은 상기 기판에서의 광학 콘트라스트 변화(optical contrast change)의 적어도 하나의 선형 구역에 의해 정의되는 것을 특징으로 하는 기판 상의 피쳐 및 광학 판독 헤드의 상대적 정렬 결정 방법.Wherein the first straight line, the second straight line, and the third straight line are defined by at least one linear region of optical contrast change in the substrate. How to determine alignment. 대응하는 정렬 마크들을 각각 갖는 피쳐들의 어레이를 포함하는 기판 위에 전자 회로 디바이스를 제조하는 방법으로서,A method of manufacturing an electronic circuit device on a substrate comprising an array of features each having corresponding alignment marks, the method comprising: 상기 기판에서의 상기 피쳐들 중 적어도 2개에 관하여 국부적 위치정합 단계를 수행하는 것을 포함하여 구성되며, 그리고Performing a local alignment step with respect to at least two of the features in the substrate, and 각각의 상기 국부적 위치정합 단계는 상기 피쳐에 대응하는 정렬 마크 전체에 걸쳐 직선으로 판독 헤드를 스캐닝함으로써, 물질 처리 유닛에 대한 각각의 상기 피쳐의 상대적 위치를 결정하는 것을 포함하는 것을 특징으로 하는 전자 회로 디바이스 제조 방법.Each local positioning step comprises determining a relative position of each said feature relative to a material processing unit by scanning the read head in a straight line across the alignment mark corresponding to the feature. Device manufacturing method. 제84항에 있어서,85. The method of claim 84, 상기 물질 처리 유닛과 상기 판독 헤드 사이에는 고정된 공간적 관계가 존재하는 것을 특징으로 하는 전자 회로 디바이스 제조 방법.And a fixed spatial relationship exists between the material processing unit and the read head. 제85항에 있어서,86. The method of claim 85, 상기 판독 헤드는 상기 물질 처리 유닛과 일체로 된 것을 특징으로 하는 전자 회로 디바이스 제조 방법.And the read head is integrated with the material processing unit. 제84항 내지 제86항 중 어느 하나의 항에 있어서,87. The method of any one of claims 84 to 86, 각각의 상기 국부적 위치정합 단계 다음에, 상기 물질 처리 유닛으로부터 상기 기판에 물질을 증착하는 것을 포함하는 물질 증착 단계가 수행되는 것을 특징으로 하는 전자 회로 디바이스 제조 방법.After each of the local alignment steps, a material deposition step comprising depositing material from the material processing unit to the substrate is performed. 제84항 내지 제86항 중 어느 하나의 항에 있어서,87. The method of any one of claims 84 to 86, 각각의 상기 국부적 위치정합 단계 다음에, 상기 물질 처리 유닛에 의해 상기 기판 상의 물질을 처리하는 것을 포함하는 물질 처리 증착 단계가 수행되는 것을 특징으로 하는 전자 회로 디바이스 제조 방법.After each said local alignment step, a material processing deposition step comprising processing material on said substrate by said material processing unit is performed. 제87항에 있어서,88. The method of claim 87 wherein 상기 물질은 각각의 상기 정렬 마크로부터의 사전에 결정된 공간 오프셋에서 증착 혹은 처리되는 것을 특징으로 하는 전자 회로 디바이스 제조 방법.And wherein said material is deposited or processed at a predetermined spatial offset from each said alignment mark. 제84항 내지 제86항 중 어느 하나의 항에 있어서,87. The method of any one of claims 84 to 86, 상기 기판은 유연한 기판인 것을 특징으로 하는 전자 회로 디바이스 제조 방법.And said substrate is a flexible substrate. 제84항 내지 제86항 중 어느 하나의 항에 있어서,87. The method of any one of claims 84 to 86, 상기 물질 처리 유닛은 잉크젯 프린팅 헤드인 것을 특징으로 하는 전자 회로 디바이스 제조 방법.And said material processing unit is an inkjet printing head. 제84항 내지 제86항 중 어느 하나의 항에 있어서,87. The method of any one of claims 84 to 86, 상기 정렬 마크들은 제 1 직선, 상기 제 1 직선과 평행하게 이격된 제 2 직선, 상기 제 1 직선으로부터 사전에 결정된 각도로 이격된 제 3 직선을 포함하고, 그리고 상기 정렬 마크들은 상기 피쳐로부터 사전에 결정된 오프셋을 가지며, 그리고 상기 위치정합의 프로세스는 상기 판독 헤드에 의한 일련의 광학 신호들의 검출을 포함하는 것을 특징으로 하는 전자 회로 디바이스 제조 방법.The alignment marks include a first straight line, a second straight line spaced parallel to the first straight line, a third straight line spaced at a predetermined angle from the first straight line, and the alignment marks are previously separated from the feature Having a determined offset, and wherein said process of registration includes detection of a series of optical signals by said read head. 제56항에 있어서,The method of claim 56, wherein 상기 표면 변형층은 자기 조립 모노레이어(self-assembled monolayer)인 것을 특징으로 하는 전기 디바이스 형성 방법.And the surface modification layer is a self-assembled monolayer. 제1항에 있어서,The method of claim 1, 상기 제 2 물질층은, 상기 제 2 물질층이 상기 표면 에너지 패턴에 의해 영향을 받는 증착 패턴을 갖도록, 용액으로부터 증착되는 것을 특징으로 하는 전기 디바이스 형성 방법.And wherein the second material layer is deposited from solution such that the second material layer has a deposition pattern that is affected by the surface energy pattern. 제77항 또는 제78항에 있어서,79. The method of claim 77 or 78, 상기 기판은 유연한 기판인 것을 특징으로 하는 기판 상의 피쳐 및 광학 판독 헤드의 상대적 정렬 결정 방법.And said substrate is a flexible substrate. 제79항에 있어서,The method of claim 79, 상기 물질 처리 유닛은 잉크젯 프린팅 헤드인 것을 특징으로 하는 기판 상의 피쳐 및 광학 판독 헤드의 상대적 정렬 결정 방법.And wherein said material processing unit is an inkjet printing head.
KR1020037015370A 2001-05-23 2002-05-22 Patterning of devices KR100979780B1 (en)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
GB0112611.9 2001-05-23
GBGB0112611.9A GB0112611D0 (en) 2001-05-23 2001-05-23 Patterning of devices
GB0116174.4 2001-07-02
GBGB0116174.4A GB0116174D0 (en) 2001-05-23 2001-07-02 Patterning of devices
PCT/GB2002/002405 WO2002095805A2 (en) 2001-05-23 2002-05-22 Laser parrering of devices

Publications (2)

Publication Number Publication Date
KR20040015717A KR20040015717A (en) 2004-02-19
KR100979780B1 true KR100979780B1 (en) 2010-09-03

Family

ID=9915189

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037015370A KR100979780B1 (en) 2001-05-23 2002-05-22 Patterning of devices

Country Status (2)

Country Link
KR (1) KR100979780B1 (en)
GB (2) GB0112611D0 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100731729B1 (en) 2004-09-23 2007-06-22 삼성에스디아이 주식회사 Method of fabricating organic electroluminescence display device
KR101219035B1 (en) 2005-05-03 2013-01-07 삼성디스플레이 주식회사 Organic thin film transistor array panel and method for manufacturing the same
KR100752374B1 (en) * 2005-11-11 2007-08-27 삼성에스디아이 주식회사 Method Of Manufacturing Organic Thin Film Transistor
KR20150051479A (en) 2013-11-04 2015-05-13 삼성디스플레이 주식회사 Display apparatus and a method for preparing the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000098588A (en) * 1998-09-17 2000-04-07 Toshiba Corp Forming method of mask pattern

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000098588A (en) * 1998-09-17 2000-04-07 Toshiba Corp Forming method of mask pattern

Also Published As

Publication number Publication date
KR20040015717A (en) 2004-02-19
GB0112611D0 (en) 2001-07-18
GB0116174D0 (en) 2001-08-22

Similar Documents

Publication Publication Date Title
US7244669B2 (en) Patterning of devices
EP1944775B1 (en) Production of electronic devices
JP5073141B2 (en) Internal connection formation method
JP5658789B2 (en) Solution-treated device
JP5438273B2 (en) Electronic device array
TWI430342B (en) Laminate structure, electronic device, and display device
US20040253835A1 (en) Methods of fabricating patterned layers on a substrate
JP2003518332A (en) Integrated circuit made by inkjet
JP2003518754A (en) Solution-processed device
US8877584B2 (en) Method of manufacturing interconnection member and electronic device
EP2050139B1 (en) Laminated structure, electronic element using the same, manufacturing method therefor, electronic element array, and display unit
EP2166543B1 (en) Production of electronic devices
JP6557825B2 (en) Printing method
WO2017164031A1 (en) Printing plate, printing plate production method, and printing method
KR100979780B1 (en) Patterning of devices
JPWO2017164032A1 (en) Printing plate and printing method and printing plate manufacturing method
KR100959658B1 (en) Method and apparatus for manufacturing organic thin film transistor
KR20120112005A (en) Pattern formation apparatus and pattern formation method
JP6708541B2 (en) Printing plate manufacturing method
JP5514545B2 (en) Distortion-tolerant processing

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130801

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140919

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150819

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160727

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170804

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180730

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190729

Year of fee payment: 10