New! View global litigation for patent families

KR100979719B1 - Method of manufacturing a semiconductor device - Google Patents

Method of manufacturing a semiconductor device

Info

Publication number
KR100979719B1
KR100979719B1 KR20030049050A KR20030049050A KR100979719B1 KR 100979719 B1 KR100979719 B1 KR 100979719B1 KR 20030049050 A KR20030049050 A KR 20030049050A KR 20030049050 A KR20030049050 A KR 20030049050A KR 100979719 B1 KR100979719 B1 KR 100979719B1
Authority
KR
Grant status
Grant
Patent type
Prior art keywords
method
manufacturing
semiconductor
device
semiconductor device
Prior art date
Application number
KR20030049050A
Other languages
Korean (ko)
Other versions
KR20050010159A (en )
Inventor
김희진
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Abstract

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 화학 기계적 연마 공정후 저유전율 유전체 물질막 상부 표면에 불순물이 발생하지 않는 세정공정을 실시할 수 있고, 저유전율의 유전체 물질막을 보호하기 위한 별도의 하드마스크막 없이 금속 배선을 형성할 수 있으며, 저유전율의 유전체 물질막을 이용하여 금속배선을 형성함으로써 금속배선간의 커패시턴스 상승을 방지할 수 있는 반도체 소자의 제조 방법을 제공한다. The present invention can be subjected to a cleaning process that the impurities in the low-k dielectric material layer, the top surface as on the production process, after a chemical mechanical polishing process of the semiconductor device does not occur, a separate hard to secure a film of dielectric material having a low dielectric constant a metal wiring can be formed without a mask film, and provides a method for producing a semiconductor device which can prevent the capacitance increase between the metal wire by using a film of dielectric material having a low dielectric constant form a metal wiring.
하이드로포빅한 유전체 물질막, IPA, 세정공정, DI 워터 Dihydro pobik a dielectric material film, IPA, cleaning process, DI water

Description

반도체 소자의 제조 방법{Method of manufacturing a semiconductor device} Method of manufacturing a semiconductor device {Method of manufacturing a semiconductor device}

도 1은 종래의 반도체 소자의 제조 공정시 발생하는 문제점을 설명하기 위한 단면도이다. 1 is a sectional view for explaining a problem that occurs in the manufacturing process of a conventional semiconductor device.

도 2a 내지 도 2c는 본 발명에 따른 반도체 소자의 제조 방법을 설명하기 위한 단면도들이다. Figures 2a to 2c are cross-sectional views for explaining a method of manufacturing a semiconductor device according to the present invention.

<도면의 주요 부분에 대한 부호의 설명> <Description of the Related Art>

10, 110 : 반도체 기판 12, 112 : 유전체 물질막 10, 110: semiconductor substrate 12, 112: dielectric material layer

14, 114 : 금속막 116 : IPA 14, 114: metal film 116: IPA

118 : 세정액 118: the washing liquid

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 반도체 소자의 금속배선 형성시 사용하는 물밀침성(Hydrophobic)한 유전체막의 세정 공정에 관한 것 이다. The present invention relates to a crashing through chimseong (Hydrophobic) a dielectric film in the washing step used in forming, more particularly, the metal wiring of a semiconductor device on the manufacturing method of the semiconductor device.

차세대 고집적 반도체 소자에서의 금속 배선간의 RC 딜레이(RC Delay) 및 크로스토크(Crosstalk)방지를 위해 초저유전율(Low-k)의 절연막을 적용한 구리배선 집적공정은 필수적이다. An ultra-low dielectric constant insulating film of the copper wiring integrated process applying (Low-k) is essential in order to prevent RC delay (RC Delay) and crosstalk (Crosstalk) between the metal wire of the next-generation highly integrated semiconductor elements. 이러한, 초저유전율의 절연막으로 하이드로포빅한 유전체물질을 사용할 경우 세정공정시 많은 문제점이 발생한다. This, a number of problems during the cleaning process when using the hydro pobik a dielectric material with the ultra-low dielectric constant insulating film occurs.

도 1은 종래의 반도체 소자의 제조 공정시 발생하는 문제점을 설명하기 위한 단면도이다. 1 is a sectional view for explaining a problem that occurs in the manufacturing process of a conventional semiconductor device.

도 1을 참조하면, 반도체 기판(10) 상에 하이드로포빅한 유전체 물질막(12)을 형성한 다음, 이를 패터닝 하여 금속배선용 트렌치(미도시)를 형성한다. Referring to Figure 1, the formation of the semiconductor substrate 10. dihydro pobik a dielectric material layer 12 on the next, and it is patterned to form a metal wiring trench (not shown). 상기 트렌치를 금속막(14)으로 매립한 후, 화학 기계적 연마(Chemical Mechanical Polishing; CMP)를 이용한 평탄화 공정을 실시하여 하이드로포빅한 유전체 물질막(12) 상에 형성된 금속막(14)을 제거한다. After embedding the trench with a metal film 14, a chemical-mechanical polishing; by performing a planarization process using (Chemical Mechanical Polishing CMP) to remove the metal film 14 formed on the hydro pobik a dielectric material film 12 . 평탄화 공정 후, 표면 세정을 위해 세정공정을 실시한다. After the planarization process, subjected to a cleaning process for cleaning the surface.

이때, 세정 공정시 하이드로포빅한 유전체 물질막(12) 상에 워터 마크(Water Mark)가 남게 된다(도 1의 A 참조). At this time, the watermark (Water Mark) on the cleaning process during dihydro pobik a dielectric material film 12 is left (see A in Fig. 1). 이러한 워터마크는 후속 공정시 결함으로 작용하게 된는 문제점이 있다. The watermark is a problem doenneun acts as a subsequent process defects. 워터마크로 인해 패턴의 불균일이 발생할 수 있고, 금속배선간의 연결시 큰 장해 요소로 발생하게 되며, 결국은 반도체 소자의 금속배선의 전기적 신뢰성을 떨어뜨리게 된다. And a watermark, the pattern of irregularity may be caused, there is generated a large obstacle factor in the connection between the metal wire, the end is tteurige off the electrical reliability of the metal wiring of a semiconductor device.

따라서, 본 발명은 상기의 문제점을 해결하기 위하여 하이드로포빅한 유전체 물질막을 IPA(IsoPropyl Alcohol)를 이용한 세정공정을 통해 세정함으로써, 종래의 세정시 발생하였던 워터마크를 제거할 수 있는 반도체 소자의 제조 방법을 제공한다. Accordingly, the present invention relates to a method of producing a semiconductor device that can be by washing with a cleaning process using the IPA (IsoPropyl Alcohol) film having dihydro pobik dielectric material in order to solve the above problems, to remove the watermark who generated during conventional cleaning of the It provides.

본 발명에 따른 반도체 소자의 제조 방법은, 트랜지스터나 커패시터와 같은 반도체 소자를 포함하는 여러 요소가 형성된 반도체 기판이 제공되는 단계, 상기 반도체 기판상에 하이드로포빅한 유전체 물질막을 형성하는 단계, 상기 하이드로포빅한 유전체 물질막을 포함하는 상기 기판 전면에 CO2를 이용한 트리트먼트 공정을 실시하는 단계, 상기 유전체 물질막을 패터닝 하여 금속배선용 트렌치를 형성하는 단계, 상기 트렌치를 금속막으로 매립한 다음, 화학 기계적 연마공정을 실시하여 상기 유전체 물질막 상의 상기 금속막을 제거하는 단계, 상기 하이드로포빅한 유전체 물질막과 금속막이 형성된 상기 기판 전면에 이소프로필 알코올(IPA)을 스프레이 타입으로 분사하여 제1 세정공정을 실시하는 단계, 상기 기판 전면에 순수 용액(DI)을 이용하여 제2 A method for manufacturing a semiconductor device according to the present invention comprises the steps that a number of elements including a semiconductor element such as a transistor or a capacitor, a semiconductor substrate provided is formed, forming on the semiconductor substrate dihydro pobik film dielectric material, said Hydro pobik a step of dielectric material a treatment process using CO2 to the substrate front embodiment comprises a film, the method comprising: patterning a film of the dielectric material forming the metal wiring trench, an embedding the trench with a metal film next, the chemical mechanical polishing process, carried out by removing a film of the metal over the dielectric material layer, comprising the steps of spraying with isopropyl alcohol (IPA) to the substrate front surface of the dihydro pobik a dielectric material film and a metal film is formed by spray subjected to a first washing step, 2 using a pure solution of (DI) to the substrate front 세정공정을 실시하는 단계 및 상기 기판에 메가소닉(Megasonic)을 이용하여 제3 세정공정을 실시하는 단계를 포함한다. Step for applying a cleaning process using a megasonic and (Megasonic) on said substrate comprises the step of performing the third cleaning process.
상기 트리트먼트 공정은 3 내지 10초 동안 실시한다. The treatment process is carried out for 3 to 10 seconds.
상기 하이드로포빅한 유전체 물질막은 2.5 내지 3.0의 저유전율과 하이드로포빅 성질을 갖는 막을 사용한다. Use a film having a low dielectric constant and the properties of the hydro-dihydro pobik pobik a dielectric material film is 2.5 to 3.0.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. With reference to the accompanying drawings, the present will be described in more detail in an embodiment of the invention. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하 도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. However, the invention is not limited to the embodiments set forth herein be embodied in many different forms, but the present embodiments are the scope of the invention to those skilled in the art, and so to complete the disclosure of the present invention, It will be provided to fully inform. 도면상에서 동일 부호는 동일한 요소를 지칭한다. Same numerals in the drawings refers to the same element.

상술한 하이드로포빅한 유전체 물질막을 세정할 경우 발생하는 문제점을 해결하기 위핸 하이드로포빅한 유전체 물질막 상에 하드 마스크막을 형성할 수 있다. The above-mentioned hydro pobik to form a hard mask film on the dielectric material, an issue the wihaen dihydro pobik a dielectric material layer that occurs when the cleaning film. 예를 들어 반도체 기판상에 하이드로포빅한 유전체 물질막과 하드 마스크막을 순차적으로 형성한 다음 하드 마스크막과 유전체 물질막을 패터닝하여 금속배선용 트렌치를 형성한다. For example, it formed on a semiconductor substrate dihydro pobik a dielectric material layer and the hard mask layer by one is patterned hard mask layer and the dielectric material film to form a metal wiring trench. 트렌치를 금속막으로 매립한 다음, 화학 기계적 연마를 이용한 평탄화 공정을 실시하여 하드 마스크막 상의 금속막을 제거한다. Subjected to the flattening process by embedding the trench with a metal film using the following, the chemical mechanical polishing, to remove a metal film on the hard mask layer. 세정공정을 실시하여 하드 마스크막상에 잔류하는 금속막 및 화학 기계적 연마공정시 발생하는 찌꺼기를 제거한다. Performing a cleaning process to remove any debris generated during the metal film and the chemical mechanical polishing step of film remaining on the hard mask. 하드 마스크막으로 산화막을 사용한다. It uses an oxide film as a hard mask. 상술한 바와 같이 하드 마스크막을 사용할 경우, 패터닝 공정시 하드 마스크막과 유전체 물질막을 식각하여야 하여야 하고, 하드 마스크막으로 사용하는 산화막은 유전체 물질막보다 유전율이 높게됨으로 소정 높이 이상 형성하기 어려운 문제가 있다. When using film hard mask as described above, the patterning process during oxide film should be etched hard mask layer and the dielectric material film is used as a hard mask layer has a doemeuro dielectric constant higher than the dielectric material layer is difficult to form more than a predetermined height problem . 또한, 화학 기계적 연마시 과도한 연마로 인해 하드 마스크막 하부의 하이드로포빅한 유전체 물질막이 노출될 가능성이 있다. In addition, a chemical mechanical polishing likely due to over-polishing the film to be a dielectric material of a lower hydro pobik hard mask exposure. 따라서, 하드 마스크막을 사용하지 않고 하이드로포빅한 유전체 물질막 만을 이용하여 금속배선을 형성하는 것이 바람직하다. Thus, by using only dihydro pobik a dielectric material layer without the use of the hard mask film it is preferred to form a metal wiring.

도 2a 내지 도 2c는 본 발명에 따른 반도체 소자의 제조 방법을 설명하기 위한 단면도들이다. Figures 2a to 2c are cross-sectional views for explaining a method of manufacturing a semiconductor device according to the present invention.

도 2a를 참조하면, 트랜지스터나 커패시터와 같은 반도체 소자(미도시)를 포 함하는 여러 요소(접합부, 하부금속배선)가 형성된 반도체 기판(110) 상에 하이드로포빅한 유전체 물질막(112)을 형성한다. Referring to Figure 2a, to form a semiconductor element (not shown), the port also various elements (the junction, the lower metal wiring) hydro pobik on the formed semiconductor substrate 110, dielectric material layer 112, such as a transistor or a capacitor do. 하이드로포빅한 유전체 물질막(112)을 패터닝 하여 금속배선용 트렌치(미도시)를 형성한다. Patterning the hydro pobik a dielectric material layer 112 to form a metal wiring trench (not shown). 전체 구조상에 금속막(114)을 형성하여 상기 트렌치를 매립한다. To the entire structure, a metal film 114, and embedding the trench. 화학 기계적 연마를 이용한 평탄화 공정을 실시하여 유전체 물질막(112) 상의 금속막(114)을 제거한다. By performing a planarization process using a chemical-mechanical polishing to remove the metal film 114 on the dielectric material layer 112.

하이드로포빅한 유전체 물질막(112)은 유전율이 2.5 내지 3.0인 저 유전율의 물질막을 사용하는 것이 바람직하다. Dihydro pobik the dielectric material layer 112, it is preferable to use a dielectric constant of a film material of a low dielectric constant of 2.5 to 3.0. 하이드로포빅한 유전체 물질막으로 SIOCH 계열의 유기 저유전율을 갖는 유전체(Organic Low-k Dielectric; Coral)를 지칭한다. It refers to; (Coral Organic Low-k Dielectric) an organic low-k dielectric having a series of SIOCH dihydro pobik a dielectric material layer. 하이드로포빅한 유전체 물질막(112) 상에 감광막을 도포한 다음 마스크를 이용한 사진식각공정을 실시하여 금속배선 트렌치용 감광막 패턴(미도시)을 형성한다. A hydro pobik a dielectric material layer on the photosensitive film 112 is applied and then subjected to a photolithography process using a mask to form a photoresist pattern (not shown) for the metal wiring trench. 상기 감광막 패턴을 식각마스크로 하는 식각공정을 실시하여 금속배선용 트렌치를 형성하는 것이 바람직하다. By performing an etching process to the photoresist pattern as an etch mask, it is preferable to form the metal wiring trench. 상술한 감광막을 이용한 패터닝 공정시 하이드로포빅한 유전체 물질막(112)의 손상을 방지하기 위해 CO2를 이용한 트리트먼트 공정을 수초(3 내지 10초)동안 실시할 수도 있다. The treatment process using CO2 to prevent damage to the hydro pobik a dielectric material layer 112 during the patterning process using the above-described photosensitive film may be carried out for a few seconds (3-10 seconds).

금속막(114) 형성전에 전체 구조상에 금속 배리어막(미도시)을 형성할 수도 있다. The entire structure of metal film 114 before forming the barrier metal film may be formed (not shown). 상기 금속 배리어막은, 금속막(114)을 구리로 이용할 경우, 구리막 내의 구리원자가 저유전율의 하이드로포빅한 유전체 물질막(112)내로 침투하는 형상을 방지하는 역할을 한다. It serves to prevent a shape that penetrates into the barrier metal film, when using the metal film 114 of copper, the copper atoms of the dihydro-low-k film in a copper pobik dielectric material layer 112. The

본 실시예에서의 금속막(114)은 전체 구조상에 시드막(미도시)을 증착한 다음 금속 도금법을 이용하여 형성하는 것이 바람직하다. The metal film in this embodiment 114, it is preferred that the deposition of the seed film (not shown) on the entire structure formed by using the following metal plating method. 금속 배리어막이 형성된 전 체 구조상에 구리 시드막을 증착한 다음, 전기 도금법을 이용하여 구리막을 형성하는 것이 효과적이다. It is effective, and then, by using the electroplating method to form a film of copper metal barrier film is deposited copper seed film on the entire structure is formed. 구리막을 형성한 다음 소정의 열공정을 실시한 다음, 화학 기계적 연마를 이용한 평탄화 공정을 실시하여 하이드로포빅한 유전체 물질막(112) 상부에 형성된 금속막(114)을 제거하는 것이 바람직하다. Forming a copper film is then subjected to the flattening process using subjected to a predetermined heat process, and then chemical mechanical polishing is preferable to remove the hydro pobik a dielectric material film 112, the metal film 114 formed thereon.

도 2b를 참조하면, IPA(IsoPropyl Alcohol; 116)를 이용하여 반도체 기판을 제 1 세정한다. Referring to Figure 2b, IPA; using (IsoPropyl Alcohol 116) and cleaning the first semiconductor substrate. 즉, 평탄화된 웨이퍼 표면에 IPA(116)를 분사하여 하이드로포빅한 유전체 물질막(112) 표면을 제 1 세정한다. That is, the flattened surface of the wafer injecting IPA (116) and the hydro pobik a dielectric material layer 112, a first cleaning surface. IPA(116)를 분사하여 화학 기계적 연마 공정시 발생한 미립자(Particle)를 제거한다. By spraying the IPA (116) to remove the fine particles (Particle) raised during the chemical mechanical polishing process. IPA(116)를 스프레이타입으로 웨이퍼 전면을 적시도록 하는 것이 바람직하다. IPA to wet the wafer to the front 116 to the spray is preferred. 이때, IPA는 액체 상태 또는 흄(증가)상태를 유지할 수도 있다. At this time, IPA may also maintain state liquid or fumes (increase).

도 2c를 참조하면, IPA(116)가 분사된 반도체 기판(110)을 DI 워터가 포함된 일반적인 세정액(118)을 이용하여 제 2 세정을 실시한다. Referring to Figure 2c, using an IPA (116) is a common cleaning liquid to the semiconductor substrate 110 injection containing the DI water 118 and subjected to a second washing. 메가소닉(Megasonic)을 이용하여 기계적 미립자를 제거한다. By using a megasonic (Megasonic) to remove mechanical particles. 제 2 세정을 실시하여 IPA(116)와 함께 화학 기계적 연마 공정시 발생한 미립자를 제거하는 것이 바람직하다. Subjected to a second washing and it is desirable to remove the fine particles generated during the chemical-mechanical polishing process with IPA (116). 세정액(118)으로, DI 워터가 포함된 저유전율의 물질막을 세정하는 용액을 사용하는 것이 바람직하다. The cleaning liquid 118, it is preferred to use solutions of cleaning film material of a low dielectric constant containing the DI water. 이로써, DI 워터와 하이드로포빅한 유전체 물질막과의 접촉이 극히 제한되어 종래에 발생하였던 워터마크가 발생하지 않게 된다. Thus, the contact with the DI water and hydro pobik a dielectric material film is extremely limited, the watermark is generated in the prior art who does not occur.

본 발명은 이에 한정되지 않고, 다양한 형태의 저유전율의 유전체 물질막을 이용한 금속배선에 적용될 수 있다. The present invention, however, can be applied to a metal wire using a film of dielectric material having a low dielectric constant of various types. 즉, 하이드로포빅한 유전체 물질막을 이용하여 듀얼 다마신 패턴의 금속배선 형성시에도 화학 기계적 연마 공정후, 금속배선 및 하이드로포빅한 유전체 물질막 상부 표면 세정시에도 적용할 수 있다. That is, dihydro pobik a dielectric material membrane can be applied to even when, even after a chemical mechanical polishing process when the metal wiring pattern formed of a dual damascene metal interconnection and hydro pobik washed dielectric material layer above the surface used.

상술한 바와 같이, 본 발명은 화학 기계적 연마 공정후 저유전율 유전체 물질막 상부 표면에 불순물이 발생하지 않는 세정공정을 실시할 수 있다. As described above, the present invention can be subjected to a cleaning process with a low dielectric constant dielectric material layer after the chemical mechanical polishing process that does not generate impurities to the upper surface.

또한, 저유전율의 유전체 물질막을 보호하기 위한 별도의 하드마스크막 없이 금속 배선을 형성할 수 있다. In addition, it is possible to form a metal line without a separate hard mask to protect the dielectric film material of low dielectric constant.

또한, 저유전율의 유전체 물질막을 이용하여 금속배선을 형성함으로써 금속배선간의 커패시턴스 상승을 방지할 수 있다. Further, by using a film of dielectric material having a low dielectric constant form a metal wiring can be prevented from rising capacitance between the metal leads.

Claims (4)

  1. 트랜지스터나 커패시터와 같은 반도체 소자를 포함하는 여러 요소가 형성된 반도체 기판이 제공되는 단계; Step in which a number of elements including a semiconductor element such as a transistor or a capacitor formed in a semiconductor substrate is provided;
    상기 반도체 기판상에 하이드로포빅한 유전체 물질막을 형성하는 단계; Forming a dielectric film material Hydro pobik on the semiconductor substrate;
    상기 하이드로포빅한 유전체 물질막을 포함하는 상기 기판 전면에 CO2를 이용한 트리트먼트 공정을 실시하는 단계; Step for applying a treatment process using CO2 to the substrate surface containing the hydro pobik a dielectric material film;
    상기 유전체 물질막을 패터닝 하여 금속배선용 트렌치를 형성하는 단계; A step of patterning the film of dielectric material forming the metal wiring trench;
    상기 트렌치를 금속막으로 매립한 다음, 화학 기계적 연마공정을 실시하여 상기 유전체 물질막 상의 상기 금속막을 제거하는 단계: Removing the embedding the trench with a metal film, and then subjected to a chemical mechanical polishing process wherein the metal film on the dielectric material layer:
    상기 하이드로포빅한 유전체 물질막과 금속막이 형성된 상기 기판 전면에 이소프로필 알코올(IPA)을 스프레이 타입으로 분사하여 제1 세정공정을 실시하는 단계; A step of spraying with isopropyl alcohol (IPA) to the substrate front surface of the dihydro pobik a dielectric material film and a metal film is formed by spray subjected to a first washing step;
    상기 기판 전면에 순수 용액(DI)을 이용하여 제2 세정공정을 실시하는 단계; Step for applying a second cleaning process by using a solution of pure (DI) on the substrate surface; And
    상기 기판에 메가소닉(Megasonic)을 이용하여 제3 세정공정을 실시하는 단계를 포함하는 반도체 소자의 제조 방법. The method of producing a semiconductor device comprising the step of performing the third cleaning process using a megasonic (Megasonic) to the substrate.
  2. 제 1 항에 있어서, According to claim 1,
    상기 트리트먼트 공정은 3 내지 10초 동안 실시하는 것을 특징으로 하는 반도체 소자의 제조 방법. The method of producing a semiconductor device, characterized in that for performing the treatment process, for 3 to 10 seconds.
  3. 제 1 항에 있어서, According to claim 1,
    상기 하이드로포빅한 유전체 물질막은 2.5 내지 3.0의 저유전율과 하이드로포빅 성질을 갖는 막을 사용하는 것을 특징으로 하는 반도체 소자의 제조 방법. The method of producing a semiconductor device characterized by using a film having a low dielectric constant and the properties of the hydro-dihydro pobik pobik a dielectric material film is 2.5 to 3.0.
  4. 삭제 delete
KR20030049050A 2003-07-18 2003-07-18 Method of manufacturing a semiconductor device KR100979719B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20030049050A KR100979719B1 (en) 2003-07-18 2003-07-18 Method of manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20030049050A KR100979719B1 (en) 2003-07-18 2003-07-18 Method of manufacturing a semiconductor device

Publications (2)

Publication Number Publication Date
KR20050010159A true KR20050010159A (en) 2005-01-27
KR100979719B1 true KR100979719B1 (en) 2010-09-03

Family

ID=37222619

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20030049050A KR100979719B1 (en) 2003-07-18 2003-07-18 Method of manufacturing a semiconductor device

Country Status (1)

Country Link
KR (1) KR100979719B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990085675A (en) * 1998-05-20 1999-12-15 윤종용 A metal-capacitor production method according to Organics
KR20000048763A (en) * 1996-09-30 2000-07-25 베르테크, 인코포레이티드 Wafer cleaning system
JP2003124316A (en) * 2001-07-12 2003-04-25 Nec Corp Method for manufacturing semiconductor device and treatment liquid

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000048763A (en) * 1996-09-30 2000-07-25 베르테크, 인코포레이티드 Wafer cleaning system
KR19990085675A (en) * 1998-05-20 1999-12-15 윤종용 A metal-capacitor production method according to Organics
KR20020019056A (en) * 1999-06-01 2002-03-09 히가시 데쓰로 Method of manufacturing semiconductor device and manufacturing apparatus
JP2003124316A (en) * 2001-07-12 2003-04-25 Nec Corp Method for manufacturing semiconductor device and treatment liquid

Also Published As

Publication number Publication date Type
KR20050010159A (en) 2005-01-27 application

Similar Documents

Publication Publication Date Title
US6143641A (en) Structure and method for controlling copper diffusion and for utilizing low K materials for copper interconnects in integrated circuit structures
US6756672B1 (en) Use of sic for preventing copper contamination of low-k dielectric layers
US6452251B1 (en) Damascene metal capacitor
US6638871B2 (en) Method for forming openings in low dielectric constant material layer
US6051508A (en) Manufacturing method of semiconductor device
US6787473B2 (en) Post-planarization clean-up
US20040127016A1 (en) Dual cap layer in damascene interconnection processes
US6521524B1 (en) Via filled dual damascene structure with middle stop layer and method for making the same
US6150073A (en) Degradation-free low-permittivity dielectrics patterning process for damascene
US6066569A (en) Dual damascene process for metal layers and organic intermetal layers
US6218283B1 (en) Method of fabricating a multi-layered wiring system of a semiconductor device
US6514860B1 (en) Integration of organic fill for dual damascene process
US6323123B1 (en) Low-K dual damascene integration process
US20020168849A1 (en) Method of manufacturing interconnection line in semiconductor device
US6211068B1 (en) Dual damascene process for manufacturing interconnects
US5935868A (en) Interconnect structure and method to achieve unlanded vias for low dielectric constant materials
US6372631B1 (en) Method of making a via filled dual damascene structure without middle stop layer
US6255226B1 (en) Optimized metal etch process to enable the use of aluminum plugs
US20050024979A1 (en) Metal-insulator-metal capacitor and interconnecting structure
US20040074526A1 (en) Method of manufacturing semiconductor device and apparatus for cleaning substrate
US6376361B1 (en) Method to remove excess metal in the formation of damascene and dual interconnects
US20030181034A1 (en) Methods for forming vias and trenches with controlled SiC etch rate and selectivity
US7250679B2 (en) Semiconductor device and method for fabricating the same
US6638851B2 (en) Dual hardmask single damascene integration scheme in an organic low k ILD
US6265307B1 (en) Fabrication method for a dual damascene structure

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130821

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee