KR100975105B1 - 칩 ｓｍｔ 부품용 절연 방법 - Google Patents

Abstract

칩 SMT 부품용 절연 방법이 개시되어 있다. 이 절연 방법은 본체 그리고 이 본체의 두 개의 반대쪽 단부에 각기 배치된 제1 측부와 제2 측부를 포함하며, 상기 제1 측부와 제2 측부에 각기 제1 통전 단자 전극과 제2 통전 단자 전극이 배치되어 있는, 적어도 하나의 칩 SMT 부품을 제공하는 제1 단계와; 액상 절연 재료를 제공하는 제2 단계와; 예정된 주기 동안 상기 액상 절연 재료 내로 상기 적어도 하나의 SMT 부품을 담금 처리하기 위해 단일 단부 담금 처리를 수행하는 제3 단계; 그리고 상기 제2 통전 단자 전극 상에 피복되어 있는 절연 재료를 제거하는 제4 단계를 포함한다. 이에 따라, 우수한 항산 및 항알칼리 특성과 높은 내습성을 갖는 절연 구조체가 칩 SMT 부품상에 형성될 수 있다.

칩 SMT 부품, 본체, 통전 단자 전극, 절연 재료, 담금 처리, 응고

Description

칩 ＳＭＴ 부품용 절연 방법 {INSULATING PROCESS FOR A CHIP SMT COMPONENT}

본 발명은 칩 SMT 부품용 절연 방법에 관한 것으로, 보다 구체적으로 설명하자면, 우수한 절연 및 보호 기능을 갖춘 절연 구조체를 형성하기 위한 방법에 관한 것이다.

SMT(Surface Mount Technology; 표면 실장 기술) 부품은 일반적으로 모든 종류의 전자 회로 설계에 사용되어 왔다. 이러한 SMT 부품은 각종 재료로 제조될 수 있는데, 그 사용 재료는 공정 조건에 따라 조절이 가능하다. 사용 시에, SMT 부품은 용접 공정을 통해 회로 기판에 조립되어야 하며, 이에 따라 조립이 용이한 단자 전극을 구비할 필요가 있다. 일반적으로, SMT 부품의 각각의 단자 전극을 형성한 후, 전기 도금 공정을 통해 각각의 단자 전극의 외측에 용접 계면 층을 형성하며, 이 용접 계면 층을 외부 회로 기판에 용접함으로써 조립이 이루어진다.

본체 재료가 절연 성능이 불량한 재료로 이루어진 SMT 부품의 경우에는, 상기 용접 계면 층을 형성하기 위한 전기 도금 공정이 보다 복잡하면서 어려운 편이다. 즉, 일부 부품 재료는 특수한 전기 도금 조건에 따라 기계 가공되어 전극의 용접 계면 층을 형성하도록 사용될 수 있지만, 그 외 대부분의 재료는 전기 도금 조건을 조절한다 하더라도 전기 도금 공정을 통해 전극의 용접 계면 층을 형성할 수 없다. 후자의 부품 재료의 경우, 단자 전극의 용접 성능을 보장하기 위해서는 값비싼 특수 단자 전극 재료를 사용하여야만 한다. 그럼에도 불구하고, 이와 같은 특수 단자 전극 재료로 이루어진 단자 전극의 용접 성능 및 신뢰성은 여전히 용접 계면 층의 전기 도금 요건을 충족시키기에는 어렵다.

종래 기술에 따르면, 본체 재료의 절연 성능을 향상시키기 위해 특수한 재료 및 공정이 사용될 수 있다. 예를 들어, 본체가 주 조성이 유리인 보호 절연 층으로 완전히 피복된 다음, 단자 전극 구조체를 형성하기 위한 고온의 소결 공정이 적용되어, 단자 전극 전도체를 본체로 구워냄으로써 단자 전극 전도체를 기능상의 주 구조체 내부 전극과 연결할 수 있다. 그러나, 피복 및 소결 공정을 거치면서, 피복 층의 형성 두께가 불균일해지고 또한 유리의 밀도가 불균일해짐에 따라 유리의 항알칼리 특성이 저하되고 절연 성능 또한 저하되는 문제가 있다.

또한, 전술한 바와 같은 부품은 단자 전극을 형성하기 위해 에폭시 수지와 같은 보호 절연 재료로 피복될 수 있다. 그러한, 이러한 공정에 있어서는, 보호 절연 재료의 피복 작용 온도가 낮기 때문에, 후처리 공정에서 단자 전극이 저온 재료로 제조되어야만 하며, 이는 결국 부품의 성능에 악영향을 미친다는 문제가 있다. 또한, SMT 부품은 항상 장방형으로 형성되기 때문에, 피복측 각도 문제를 해결하기 위해서는 하나씩 처리되어야만 하며, 이는 결국 생산성 증강을 어렵게 만드는 문제가 있다.

그 외에도, 와이어 권선 인덕터의 경우에는, 인덕터의 특수한 전체적인 구조 문제 외에도, 코일 전도체가 직접 본체에 노출되어 있어 보호 절연 층의 처리가 상당히 어렵다는 문제가 있다. 다층 SMT 감압성 배리스터 및 다층 SMT 고전압 커패시터와 같은 특수한 응용 기능을 갖는 일부 부품의 경우, 이들 부품의 사용 시에는, 부품의 본체 표면이 불순물과 수분을 흡수한다는 조건을 특별히 추가로 고려하여야만 하며, 그렇지 않을 경우 막대한 누설 전류가 야기되어 부품에 손상을 입히게 된다.

본 발명의 발명자는 전술한 바와 같은 문제점들은 해결이 가능한 사항인 것을 믿어 의심치 않으며, 이를 위해 이상적인 설계의 효과적인 개량 발명인 본 발명을 제안하는 바이다.

본 발명의 주 목적은 단일 단부 담금 공정(single-ended immersion process)을 사용하여 일괄 처리(batch) 방식으로 보호 절연 구조체를 형성함으로써, 공정 효율 및 생산성을 향상시킬 수 있는 칩 SMT 부품용 절연 방법 및 절연 구조체를 제공하는 것이다.

본 발명의 다른 목적은 칩 SMT 부품상에 우수한 항산 및 항알칼리 특성 및 높은 내습성을 갖는 절연 구조체를 형성하기 위한 칩 SMT 부품용 절연 방법 및 절연 구조체를 제공하는 것이다.

전술한 목적을 달성하기 위하여, 본 발명에 따른 칩 SMT 부품용 절연 방법이 제공된다. 이 칩 SMT 부품용 절연 방법은, 본체 그리고 이 본체의 두 개의 반대쪽 단부에 각기 배치된 제1 측부와 제2 측부를 포함하며, 상기 제1 측부와 제2 측부에 각기 제1 통전 단자 전극과 제2 통전 단자 전극이 배치되어 있는 적어도 하나의 칩 SMT 부품을 제공하는 제1 단계와; 액상 절연 재료를 제공하는 제2 단계와; 예정된 주기 동안 상기 액상 절연 재료 내로 상기 적어도 하나의 SMT 부품을 담금 처리하기 위해 단일 단부 담금 처리를 수행하는 제3 단계; 그리고 상기 제2 통전 단자 전극에 피복되어 있는 절연 재료를 제거하는 제4 단계를 포함하는 것을 특징으로 한다.

또한, 본 발명은 전술한 절연 방법에 따라 형성되는 절연 구조체를 제공한다. 이 절연 구조체는 본체 그리고 이 본체의 두 개의 반대쪽 단부에 각기 배치된 제1 측부 및 제2 측부와; 상기 제1 측부에 배치된 제1 통전 단자 전극과; 상기 제2 측부에 배치된 제2 통전 단자 전극; 그리고 상기 본체에 피복되어 있으며 상기 제1 통전 단자 전극과 제2 통전 단자 전극의 사이에 형성되어 있는 예정된 두께를 갖는 절연 층을 포함하는 것을 특징으로 한다.

본 발명의 효능은 다음과 같다: 본 발명의 절연 방법은 절연 구조체의 형성에 광범위하게 사용되고 있는 절연 성능이 우수한 절연 재료를 사용하며, 또한 본 발명의 절연 구조체는 두께 및 밀도가 균일함에 따라, 침입 전류에 대해 저항 특성이 우수한 부품의 제조가 가능하도록 한다.

본 발명의 특징 및 기술적 내용을 보다 잘 이해하기 위해서는, 본 발명에 관한 이하의 상세한 설명 및 도면을 참조하기 바란다. 그러나, 이들 첨부 도면은 단지 참조 및 설명의 목적으로 사용되는 것으로서, 본 발명을 제한하기 위한 것은 아님을 이해하여야 한다.

도 1에는 본 발명에 따른 칩 SMT 부품용 절연 방법이 도시되어 있다. 도 1을 참조하면, 본 발명의 절연 방법은 SMT 부품의 표면에 우수한 절연성과 우수한 항산 및 항알칼리 특성을 갖는 절연 층을 형성하기 위해 사용되는 것으로서, 여기서, SMT 부품이란 SMT 커패시터(1)(도 2에 도시된 바와 같이) 또는 SMT 박막 와이어 권선형 인덕터(1')(도 3에 도시된 바와 같이)일 수 있지만, 본 발명이 전술한 바와 같은 부품으로만 제한되는 것은 아니다. 도 2a 및 도 2b에는 후술하는 바와 같은 단계를 포함하는 본 발명의 제1 실시예에 따른 절연 방법이 도시되어 있다.

단계(a)는 적어도 하나의 SMT 커패시터(1) 형태로 구현되는 적어도 하나의 칩 SMT 부품을 제공하는 단계이다. 상기 적어도 하나의 SMT 커패시터(1)는 본체(11)와, 이 본체(11)의 두 개의 반대쪽 단부에 각기 배치된 제1 측부(12)와 제2 측부(13)를 포함한다. 이들 제1 측부(12)와 제2 측부(13)에는 각기 제1 통전 단자 전극(20)과 제2 통전 단자 전극(21)이 배치되어 있다. SMT 커패시터(1)의 내부에는 내부 전극(110)이 배치되어 있으며, 이 내부 전극(110)은 제1 통전 단자 전극(20) 및 제2 통전 단자 전극(21)과 전기 접속되어 있다.

본 발명에 따르면, 우선, SMT 커패시터(1)에 제1 통전 단자 전극(20)과 제2 통전 단자 전극(21)을 배치한 다음, 절연 층 구조체를 형성하며, 이에 따라 고온 공정을 통해 상기 제1 통전 단자 전극(20)과 제2 통전 단자 전극(21) 및 내부 전극(110)의 연결이 이루어짐으로써 SMT 커패시터(1)의 성능을 향상시킬 수 있다. 이와 같은 상기 제1 통전 단자 전극(20)과 제2 통전 단자 전극(21) 및 내부 전극(110)의 연결 그리고 제1 통전 단자 전극(20)과 제2 통전 단자 전극(21)의 형성은 당업계의 숙련자라면 알 수 있는 기술을 통해 달성될 수 있으므로, 그 상세한 설명은 생략하기로 한다.

이어서, 액상 절연 재료(3)를 제공하는 단계가 수행된다(도 4 참조). 액상 절연 재료(3)는 액체 에폭시 수지이나, 액체 실리카겔, 또는 액체 포토레지스트일 수도 있지만, 이들 재료로만 한정되는 것은 아니다. 본 발명의 실시예에서는, 액상 절연 재료(3)가 용기(6) 내에 마련되어 예정된 점도 및 조성 농도를 구비함으로써, 후속 단계를 촉진하도록 준비된다.

단계(b)는 예정된 주기 동안 적어도 하나의 SMT 커패시터(1)를 액상 절연 재료(3) 내에 담금 처리하기 위한 단일 단부 담금 단계를 수행하는 단계이다(도 4a 참조). 이 단계는 고효율의 단일 단부 담금 공정을 제공하기 위한 일괄 처리 피복(batch coating) 방식으로 수행된다. 도 4a에 도시된 바와 같이, 적어도 하나의 SMT 커패시터(1)의 제1 통전 단자 전극(20)은 고정 장치(5)에 고정되어 있으며, 적어도 하나의 SMT 커패시터(1)가 액상 절연 재료(3) 내로 직립 상태로 담금 처리된다. 담금 깊이는 SMT 부품의 유형의 따라 조절될 수도 있다. 본 발명의 일 실시예에서는, 각각의 SMT 커패시터(1)의 본체(11)와 제2 통전 단자 전극(21)가 액상 절연 재료(3) 내에 담금 처리된다.

그러나, 전술한 단계에서, 본체(11)의 일 단부에 위치한 단 하나의 전극(즉, 제2 통전 단자 전극(21))이 액상 절연 재료(3)에 담금 처리되므로, 전술한 단계는 단일 단부 피복 (또는 단일 단부 담금) 단계라 일컬어진다. 제2 통전 단자 전극(21)과 본체(11)가 일정 주기 동안 담금 처리된 후, SMT 커패시터(1)는 액상 절연 재료(3)로부터 빼내어진다. 액상 절연 재료(3)는 예정된 점도를 갖추고 있기 때문에, 제2 통전 단자 전극(21)과 본체(11)의 표면에 부착되어 액상 절연 층(30)을 형성하게 된다. 여기서, 칩 SMT 부품이 액상 절연 재료에 담금 처리되는 예정된 주기는 절연 구조체의 두께 요건에 따라 조절될 수도 있다.

단계(c)는 제2 통전 단자 전극(21)에 피복된 액상 절연 층(30)을 제거하는 단계이다. 본 단계에서는, 제2 통전 단자 전극(21)에 피복된 액상 절연 층(30)을 제거하기 위해 용제가 사용된다. 이 사용 용제는 단계(b)의 절연 재료와 협력 가능한 관계에 있을 필요가 있다. 예를 들어, 단계(b)에서 피복을 위해 포토레지스트 재료가 사용된 경우에는, 단계(c)에서 제2 통전 단자 전극(21) 상에 피복된 절연 재료(즉, 포토레지스트 재료)를 제거하기 위해 대응하는 포토레지스트 스트리퍼(stripper)가 사용될 수도 있다. 따라서, 절연 재료는 적어도 하나의 SMT 커패시터(1)의 본체(11)에만 피복되어 있으며, 본체(11)의 두 개의 측부의 제1 통전 단자 전극(20)과 제2 통전 단자 전극(21)은 외부에 노출되어 있다.

제2 통전 단자 전극(21)에 피복된 액상 절연 층(30)이 제거되고 나면, 본체(11)에 피복된 액상 절연 층(30)을 응고시켜 예정된 두께(W)를 갖는 절연 층(30')을 형성하기 위한 응고 단계가 제공된다. 여기서, 예정된 두께(W)는 서로 다른 유형의 칩 SMT 부품에 따라 변경될 수도 있다. 예를 들어, 보통의 부품은 3㎛ 내지 5㎛의 절연 두께를 구비하지만, 고전압 부품의 경우에는 20㎛ 내지 50㎛의 절연 두께를 구비한다. 또한, 전술한 단계가 절연 재료를 응고시키기 위한 방법으로만 한정되는 것은 아니며, 예를 들어, 절연 재료는 가열 또는 자외선 조사 방법에 의해 응고될 수도 있다. 절연 층(30')은 본 발명의 개량 절연 구조체로서, 우수한 항산 및 항알칼리 특성과, 우수한 절연성 및 높은 내습성을 구비하며, 불순물 및 수분을 흡수하는 부품의 본체 표면에 의해 야기되는 막대한 누설 전류의 문제를 해결하기 위해 사용될 수 있다. 또한, 본 발명의 절연 방법에서 형성되는 절연 층(30')은 평활한 표면과 균일한 두께 및 밀도의 장점을 갖추고 있는 한편, 고전압 커패시터의 응용 요건을 충족시킬 수 있다.

그 외에도, 단계(c) 완료 후, 본 발명은 소정의 형성 단계, 예를 들어, 제1 통전 단자 전극(20)과 제2 통전 단자 전극(21)에 각각 제1 용접 계면 층(40)과 제2 용접 계면 층(41)을 형성하기 위한 전기 도금 공정을 추가로 포함한다. 본 발명은 단일 단부 담금 공정을 사용하여 칩 SMT 부품의 본체에 우수한 항산 및 항알칼리 특성과, 우수한 절연성 및 높은 내습성을 갖춘 절연 구조체를 형성함으로써, 절연 층(30')을 구비한 칩 SMT 부품에 후속 형성 단계를 통해 부품 위에 형성되는 용접용의 용접 계면 층이 마련될 수 있다.

도 4 및 도 4a와 함께 도 3 내지 도 3b를 참조하면, 본 발명의 제2 실시예에 있어서, 절연 방법이 SMT 박막 와이어 권선형 인덕터(1')에 사용되고 있다. 전술 한 제1 실시예와 제2 실시예의 차이점은, SMT 박막 와이어 권선형 인덕터(1')는 본체(11)를 구비하며, 이 본체(11)보다 폭이 넓은 제1 측부(12)와 제2 측부(13)가 본체(11)의 두 개의 단부에 각각 배치되고, 제1 통전 단자 전극(20)과 제2 통전 단자 전극(21)이 상기 제1 측부(12)와 제2 측부(13)에 각각 배치되어 있다는 점이다. 다른 한편으로는 또한, 코일 전도체(14)가 본체(11)에 피복되어 있으면서 이 코일 전도체(14)에 레이저 가공 또는 기타 다른 기계 가공을 통해 나선이 형성됨으로써, SMT 박막 와이어 권선형 인덕터(1')가 형성된다.

전술한 바와 동일한 방식으로, 이렇게 얻어진 복수 개의 SMT 박막 와이어 권선형 인덕터(1')에는 단일 단부 담금 공정을 통해 절연 구조체가 형성된다. 다시 말해, 각각의 SMT 박막 와이어 권선형 인덕터(1')의 일 단부(예를 들어, 제1 통전 단자 전극(20))를 고정 장치(5)에 고정하고, 각각의 SMT 박막 와이어 권선형 인덕터(1')를 액상 절연 재료(3) 내로 담금 처리한 다음, 제2 통전 단자 전극(21)에 피복된 액상 절연 재료(30)를 제거하는 단계가 수행된다. 그 후, 본체(11)에 피복된 액상 절연 재료(30)가 응고 처리되어 절연 층(30')을 형성하게 된다. 본 실시예에 있어서는, 코일 전도체(14)가 제1 두께(W1)를 가지므로, 응고 후의 절연 층(30')의 제2 두께(W2)가 제1 두께(W1)보다 두꺼워, 우수한 절연 기능을 제공하게 된다.

본 발명은 또한, 전술한 절연 방법을 통해 칩 SMT 성분에 형성된 절연 구조체를 제공한다. 이 절연 구조체는 본체(11)를 포함한다. 제1 측부(12)와 제2 측부(13)가 본체(11)의 두 개의 반대쪽 단부에 각각 배치되어 있다. 제1 통전 단자 전극(20)이 제1 측부(12)에 배치되어 있으며 제2 통전 단자 전극(21)이 제2 측 부(13)에 배치되어 있다. 절연 층(30')이 본체(11)에 피복되어 제1 통전 단자 전극(20)과 제2 통전 단자 전극(21)의 사이에 형성되어 있다. 절연 층(30')은 예정된 두께(W)를 구비한다.

결과적으로, 본 발명은 다음과 같은 장점을 갖는다:

첫째, 본 발명은 단자 전극을 형성한 후 절연 구조체를 형성하기 때문에, 저온 절연 구조체의 가공 요건이 단자 전극의 가공 온도 범위를 제한하는 일이 없도록 한다. 본 발명은 또한, 고온 가공을 통해 단자 전극을 형성하거나 단자 전극과 내부 전극을 연결할 수 있어, 본 발명의 절연 방법이 적용되는 칩 SMT 부품으로 하여금 침입 전류 저항 특성을 갖추도록 한다.

둘째, 본 발명은 일괄 처리(batch) 방식으로 단일 단부 담금 처리 단계를 적용할 수 있어, 절연 구조체의 가공 효율 및 칩 SMT 부품의 생산성을 향상시킬 수 있다.

셋째, 본 발명은 전술한 절연 구조체를 형성하기 위해 광범위하게 사용되고 있는 우수한 절연 성능을 갖춘 절연 재료를 사용함으로써, 우수한 절연성, 우수한 항산 및 항알칼리 특성, 그리고 높은 내습성을 갖춘 보호 절연 재료를 제공할 수 있다.

이상에서 개시된 내용은 본 발명의 바람직한 실시예의 상세한 설명 및 첨부 도면일 뿐으로, 따라서 본 발명이 이상에서 개시된 특정 실시에로만 제한되는 것은 아니다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명의 상세한 설명 및 도면에 따라 여러 가지 등가의 변경이 이루어질 수도 있음을 이해할 수 있을 것이다.

도 1은 본 발명의 칩 SMT 부품용 절연 방법의 순서도.

도 2는 본 발명의 SMT 커패시터의 개략도.

도 2a는 본 발명의 제1 실시예에 따른 칩 SMT 부품용 절연 방법의 흐름을 도시한 개략도.

도 2b는 도 2a의 A 부분의 확대도.

도 3은 본 발명의 SMT 박막 와이어 권선형 인덕터의 개략도.

도 3a는 본 발명의 제2 실시예에 따른 칩 SMT 부품용 절연 방법의 흐름을 도시한 개략도.

도 3b는 도 3a의 B 부분의 확대도.

도 4는 일괄 처리(batch) 배열의 칩 SMT 부품에 절연 구조체를 형성하기 위해 사용되는 본 발명의 공정을 도시한 개략도.

도 4a는 본 발명의 단일 단부 담금 단계의 개략도.

<도면의 주요 부분에 대한 부호의 설명>

1 : SMT 커패시터 3 : 절연 재료

11 : 본체 12, 13 : 측부

20, 21 : 통전 단자 전극 30 : 액상 절연 층

30' : 절연 층 110 : 내부 전극

Claims (14)

1. 본체 그리고 이 본체의 두 개의 반대쪽 단부에 각기 배치된 제1 측부와 제2 측부를 포함하며, 상기 제1 측부와 제2 측부에 각기 제1 통전 단자 전극과 제2 통전 단자 전극이 배치되어 있는 적어도 하나의 칩 SMT 부품을 제공하는 제1 단계와;

   액상 절연 재료가 담긴 용기와 상기 용기의 상부에 형성된 고정장치가 제공되고, 상기 고정장치에 상기 제1 측부가 고정되는 제2 단계와;

   상기 액상 절연 재료 내로 상기 제2 측부 및 본체를 담금 처리하되 상기 제1 측부는 상기 액상 절연 재료 외부로 노출되도록 단일 단부 담금 처리를 수행하는 제3 단계; 그리고

   상기 제2 통전 단자 전극에 피복되어 있는 절연 재료를 제거하는 제4 단계를 포함하는 것을 특징으로 하는 칩 SMT 부품용 절연 방법.
2. 제1항에 있어서, 상기 액상 절연 재료는 액체 에폭시 수지, 액체 실리카겔, 또는 액체 포토레지스트인 것을 특징으로 하는 칩 SMT 부품용 절연 방법.
3. 제2항에 있어서, 상기 액상 절연 재료는 점도를 갖는 것을 특징으로 하는 칩 SMT 부품용 절연 방법.
4. 제1항에 있어서, 상기 단일 단부 담금 처리 단계는, 고정 장치에 각각의 칩 SMT 부품의 제1 통전 단자 전극을 고정하는 단계와, 각각의 칩 SMT 부품을 액체 절연 재료 내로 직립 상태로 담금 처리하는 단계를 포함하는 것을 특징으로 하는 칩 SMT 부품용 절연 방법.
5. 제4항에 있어서, 상기 단일 단부 담금 처리 단계는 각각의 칩 SMT 부품의 상기 제2 통전 단자 전극과 본체를 액상 절연 재료 내로 담금 처리하는 단계를 포함하는 것을 특징으로 하는 칩 SMT 부품용 절연 방법.
6. 제5항에 있어서, 상기 제4 단계에서, 상기 제2 통전 단자 전극에 피복되어 있는 절연 재료를 제거하기 위해 용제가 사용되는 것을 특징으로 하는 칩 SMT 부품용 절연 방법.
7. 제6항에 있어서, 상기 제4 단계 완료 후, 상기 본체에 피복되어 있는 절연 재료를 응고시키기 위한 단계를 추가로 포함하는 것을 특징으로 하는 칩 SMT 부품용 절연 방법.
8. 제7항에 있어서, 상기 본체에 피복되어 있는 절연 재료가 응고되어 절연 층이 형성되는 것을 특징으로 하는 칩 SMT 부품용 절연 방법.
9. 제6항에 있어서, 상기 제4 단계 완료 후, 상기 제1 통전 단자 전극과 제2 통전 단자 전극에 각기 제1 용접 계면 층과 제2 용접 계면 층을 형성하기 위한 단계를 추가로 포함하는 것을 특징으로 하는 칩 SMT 부품용 절연 방법.
10. 제9항에 있어서, 상기 형성 단계는 전기 도금 공정인 것을 특징으로 하는 칩 SMT 부품용 절연 방법.
11. 삭제
12. 삭제
13. 삭제
14. 삭제

Images