KR100969153B1 - Nonvolatile Resistance Random Access Memory Device - Google Patents

Nonvolatile Resistance Random Access Memory Device Download PDF

Info

Publication number
KR100969153B1
KR100969153B1 KR1020080033558A KR20080033558A KR100969153B1 KR 100969153 B1 KR100969153 B1 KR 100969153B1 KR 1020080033558 A KR1020080033558 A KR 1020080033558A KR 20080033558 A KR20080033558 A KR 20080033558A KR 100969153 B1 KR100969153 B1 KR 100969153B1
Authority
KR
South Korea
Prior art keywords
formed
lower electrode
memory device
film
insulating
Prior art date
Application number
KR1020080033558A
Other languages
Korean (ko)
Other versions
KR20090108238A (en
Inventor
황현상
Original Assignee
광주과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광주과학기술원 filed Critical 광주과학기술원
Priority to KR1020080033558A priority Critical patent/KR100969153B1/en
Publication of KR20090108238A publication Critical patent/KR20090108238A/en
Application granted granted Critical
Publication of KR100969153B1 publication Critical patent/KR100969153B1/en

Links

Images

Abstract

균일한 스위칭 특성을 갖는 비휘발성 저항변화 메모리 소자가 개시되어 있다. The nonvolatile resistance variable memory device having a uniform switching characteristics is disclosed. 비휘발성 저항변화 메모리 소자는 하부전극, 하부전극 상에 형성되며, 콘택홀을 갖는 절연막, 콘택홀의 측벽 상에 형성된 절연 스페이서, 절연 스페이서가 형성된 콘택홀 내에 위치하는 산화물 저항막 및 산화물 저항막 상에 형성되는 상부전극을 포함한다. Nonvolatile resistance variable memory device is the lower electrode, is formed on the lower electrode and having a contact hole insulating film, and the oxide resistant film and the oxide resistor the film which is located in the insulating spacer, the contact holes are insulating spacers formed formed on the contact hole wall an upper electrode formed. 따라서, 산화물 저항막과 하부전극 사이의 접촉 면적을 미세하게 한정함으로써 국부적인 곳에서 필라멘트가 형성되므로, 낮은 전계에서도 전도성 필라멘트를 형성 시킬 수 있으며, 유효 전류 밀도를 향상시킬 수 있다. Therefore, by fine-defining the contact area between the oxide resistant film and the lower electrode because the filament is formed in a local area, it is possible to form a conductive filament even at a low electric field, it is possible to improve the effective current density.
스위칭, 비휘발성 메모리, 저항변화메모리 Switching, non-volatile memory, the resistance RAM

Description

비휘발성 저항변화 메모리 소자{Nonvolatile Resistance Random Access Memory Device} Nonvolatile resistance variable memory device {Nonvolatile Resistance Random Access Memory Device}

본 발명은 비휘발성 메모리 소자에 관한 것으로 더욱 상세하게는 비휘발성 저항 변화 메모리 소자에 관한 것이다. The invention relates more particularly to a nonvolatile resistance variable memory device that relates to non-volatile memory device.

1960년대부터 연구되어온 비휘발성 저항변화 메모리(ReRAM, Resistance Random Access Memory) 소자는 금속산화물을 이용한 MIM(Metal Insulator Metal) 구조로서, 적기적 신호를 가하였을 때 저항이 커서 전도가 되지 않는 상태에서 저항이 작아 전도가 가능한 상태로 바뀌는 메모리 스위칭 특징이 나타난다. A nonvolatile resistance variable memory (ReRAM, Resistance Random Access Memory) devices have been studies from the 1960s (Metal Insulator Metal) MIM using a metal oxide structure, resistance in a state resistance is that the cursor is not the conduction when the enemy term signal is smaller when the memory switching characteristic changes in the conduction state.

저항변화 메모리 소자는 접근시간(Acess Time)이 빠르며, 낮은 전압에서도 소자의 동작이 가능하기 때문에 전력소비가 작은 특징이 있다, 또한, 빠른 읽기 및 쓰기가 가능하며, 간단한 기억소자 구조를 갖기 때문에 공정상의 결함을 줄일 수 있어 생산단가를 낮출 수 있다. Resistance RAM is faster access time (Acess Time), has a power consumption smaller features because they allow operation of the device at low voltage, and fast reading and writing is possible, and the process because it has a simple memory element structure it is possible to reduce defects in the production cost can be reduced.

그러나, 저항변화 메모리 소자는 필라멘트의 형성 및 끊어짐(ON/OFF)을 유도하여 소자를 동작시키는데, 종래의 비휘발성 저항변화 메모리의 경우, 소정 전계에서 단위 면적당 형성되는 필라멘트의 개수가 균일하지 않으며 반복적인 스위칭 동 작에서 서로 다른 필라멘트가 형성될 수 있어 기가/테라 비트급 메모리 장치 적용하기 어렵다. However, the resistance change memory device is not the case of the conventional nonvolatile resistance variable memory, sikineunde to induce the formation and dead (ON / OFF) of the filament operating the device, the number of filaments formed per unit area at a given electric field is not uniform repetitive It can be different from the filaments forming the switching operation group / terabyte difficult to apply the memory device.

상술한 문제점을 해결하기 위한 본 발명의 목적은 균일한 스위칭 특성을 갖는 비휘발성 저항 변화 메모리 소자를 제공하는데 있다. An object of the present invention for solving the above problems is to provide a nonvolatile resistance variable memory device having a uniform switching characteristics.

상기 목적을 달성하기 위한 본 발명은 하부전극, 상기 하부전극 상에 형성되며, 콘택홀을 갖는 절연막, 상기 콘택홀의 측벽 상에 형성된 절연 스페이서, 상기 절연 스페이서가 형성된 콘택홀 내에 위치하는 산화물 저항막 및 상기 산화물 저항막 상에 형성되는 상부전극을 포함하는 비휘발성 저항변화 메모리 소자를 제공한다. The present invention for achieving the abovementioned objects is a lower electrode, is formed on the lower electrode, an oxide which is located in the insulating spacer, the contact holes which the insulating spacer is formed is formed on the insulating film, the side wall of the contact hole with the contact hole resist film and It provides a nonvolatile resistance variable memory device comprising an upper electrode formed on the oxide resistant film.

본 발명에 따르면, 산화물 저항막과 하부전극 사이의 접촉 면적을 미세하게 한정함으로써 국부적인 곳에서 필라멘트가 형성되므로, 낮은 전계에서도 전도성 필라멘트를 형성시킬 수 있으며, 유효 전류 밀도를 향상시킬 수 있다. According to the present invention, by fine-defining the contact area between the oxide resistant film and the lower electrode because the filament is formed in a local area, it is possible to form a conductive filament even at a low electric field, it is possible to improve the effective current density.

또한, 전도성 필라멘트를 소수 개 형성함으로써 반복적인 스위칭 동작에서 같은 전도성 필라멘트를 형성 또는 소멸시킬 수 있으므로 안정적인 스위칭 특성을 구현할 수 있다. Further, since a conductive filament can be formed or destruction of the conductive filament in the repeated switching operation by forming a small number one may implement a stable switching characteristic.

이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다. With reference to the accompanying drawings a preferred embodiment according to the present invention will be described in detail.

도 1a 내지 도 1e는 본 발명의 일 실시예에 따른 비휘발성 저항변화 메모리 소자의 제조공정을 나타내는 단면도들로서, 메모리 소자의 단위 셀에 한정되어 도시한다. FIG. 1a to 1e is shown confined to the unit cell of the memory element as a cross-sectional view showing the manufacturing process of the nonvolatile resistance variable memory device in accordance with one embodiment of the present invention.

도 1a를 참조하면, 하부 전극(110)이 제공된다. Referring to Figure 1a, the lower electrode 110 is provided. 상기 하부전극(110)은 Ti, Cu, Ni, Pt, Ru, Ir 또는 Al 막일 수 있다. The lower electrode 110 may makil Ti, Cu, Ni, Pt, Ru, Ir, or Al.

도 1b를 참조하면, 상기 하부전극(110) 상에 콘택홀(125)을 갖는 절연막(120)을 형성한다. Referring to Figure 1b, an insulating film 120 having contact holes 125 on the lower electrode 110. 상기 절연막(120)은 SiO 2 일 수 있다. The insulating layer 120 may be SiO 2. 상기 콘택홀(125)의 너비는 약 50nm 이하로 형성할 수 있다. The width of the contact hole 125 may be formed to less than about 50nm.

상기 콘택홀(125)이 형성된 기판 상에 스페이서 절연막(130)을 형성한다. To form the contact hole 125. The spacer insulating layer 130 is formed on the substrate.

상기 스페이서 절연막(130)은 실리콘 질화막일 수 있으며, 원자층 증착법(ALD, Atomic Layer Deposition)을 이용하여 균일한 두께를 갖도록 콘포말(conformal)하게 형성할 수 있다. The spacer insulating layer 130 may be formed in the foam cone (conformal), so as to have a uniform thickness by using a silicon nitride film may be an atomic layer deposition method (ALD, Atomic Layer Deposition).

도 1c를 참조하면, 상기 스페이서 절연막(130)을 이방성 식각(anisotropic etch)하여 상기 콘택홀(125)의 측벽 상에 절연 스페이서(131)를 형성한다. Referring to Figure 1c, to form the insulating spacers 131 on the sidewall of the contact hole 125 and the insulating spacer 130, the anisotropic etching (anisotropic etch). 상기 절연 스페이서(131)가 형성된 콘택홀(125) 내에 상기 하부 전극(110)이 노출될 수 있다. The insulating spacer has the lower electrode 110 in the contact holes 125, 131 are formed may be exposed. 상기 노출된 하부 전극(110)의 폭은 약 1nm 내지 약 10nm일 수 있다. The width of the lower electrode 110, the exposure may be about 1nm to about 10nm.

도 1d를 참조하면, 상기 절연 스페이서(131)가 형성된 콘택홀(125) 내에 산 화물 저항막(140)을 형성한다. Referring to Figure 1d, forms the insulating spacer 131 is formed in the contact holes 125, oxide resistant film 140 in the. 상기 산화물 저항막(140)은 전이금속산화막일 수 있다. The oxide resistant layer 140 may be a transition metal oxide film. 구체적으로, TiO 2 -X , Al 2 O 3 -X , NiO 1 -X , Nb 2 O 5 -X , Ta 2 O 5 -X , ZrO 2 -X , Cu0 X , Fe 2 O 3 -X 등과 같은 이성분계 산화물을 산소공공(oxygen vacancy)이 있는 비화학양론적(non-stoichiometric) 조성으로 제조하여 저항 변화 물질로 이용할 수 있다. Specifically, TiO 2 -X, Al 2 O 3 -X, NiO 1 -X, Nb 2 O 5 -X, Ta 2 O 5 -X, ZrO 2 -X, Cu0 X, Fe 2 O 3 -X such as a two-component oxide can be used as a non-stoichiometric (non-stoichiometric) to prepare a composition resistance change material with oxygen vacancies (oxygen vacancy). 일 예로서, X는 0.01-0.5 일 수 있다. As an example, X may be 0.01 to 0.5.

상기 산화물 저항막(140)의 두께는 상기 절연막(120)의 두께에 비해 작을 수 있다. The thickness of the oxide resistant film 140 may be less than the thickness of the insulating film 120. 구체적으로, 상기 산화물 저항막(140)의 두께는 상기 2nm 내지 50nm일 수 있다. Specifically, the thickness of the oxide resistant film 140 may be in the 2nm to 50nm.

상기 산화물 저항막(140)은 스퍼터링(Sputtering), 펄스레이저 증착법 (PLD, Pulsed Laser Deposition), 증발법(Thermal Evaporation), 전자빔 증발법(Electron-beam Evaporation) 등과 같은 물리기상증착법(PVD, Physical Vapor Deposition), 분자선 에피탁시 증착법(MBE, Molecular Beam Epitaxy), 또는 화학기상증착법(CVD, Chemical Vapor Deposition)을 사용하여 형성할 수 있다. Physical vapor deposition, such as the oxide resistant layer 140 is sputtered (Sputtering), pulsed laser deposition (PLD, Pulsed Laser Deposition), evaporation (Thermal Evaporation), an electron beam evaporation method (Electron-beam Evaporation) (PVD, Physical Vapor deposition), a molecular beam may be formed using an epitaxial deposition (MBE, Molecular Beam epitaxy), or chemical vapor deposition (CVD, chemical vapor deposition). 이 경우에, 상기 절연 스페이서(131)가 형성된 콘택홀(125)을 완전히 채우도록 산화물막을 형성한 후, 상기 산화물막을 화학기계적 연마(CMP) 및 에치백(etchback)함으로써, 상기 산화물 저항막(140)을 형성할 수 있다. In this case, the insulating spacer 131 is formed in the contact hole 125, and then an oxide film is formed to completely fill, by etch-back (etchback) chemical mechanical polishing (CMP), and the film is the oxide, and the oxide resistant film (140 ) it can be formed.

이와는 달리, 상기 산화물 저항막(140)은 상기 노출된 하부전극(110)을 산화하여 형성할 수 있다. Alternatively, the oxide resistant film layer 140 may be formed by oxidizing the lower electrode 110, the exposed. 이 경우에, 상기 산화물 저항막(140)의 두께를 용이하게 조절할 수 있으며, 상기 하부 전극(110)은 Ti 막, Cu 막 또는 Ni 막일 수 있다. In this case, it is possible easily to control the thickness of the oxide resistant film 140, the lower electrode 110, a Ti film, a Cu film may be a Ni layer.

도 1e를 참조하면, 상기 산화물 저항막(140) 상에 상부전극(150)을 형성한다. Referring to Figure 1e, to form the upper electrode 150 on the oxide resistant film 140.

상기 상부전극(150)은 Pt, W, Mo, Ti, Cu, Ni, Ru, Ir 또는 Al 막일 수 있으며, 증착 또는 리소그라피를 통한 식각을 이용할 수 있다. The upper electrode 150 may be used to etch through the can makil Pt, W, Mo, Ti, Cu, Ni, Ru, Ir, or Al, deposition or lithography.

상기와 같이 형성된 비휘발성 저항변화 메모리 소자는 절연 스페이서(131)가 형성된 콘택홀(125) 내에 산화물 저항막(140)을 형성함으로서, 상기 산화물 저항막(140)과 상기 하부 전극 사이의 접촉 면적을 미세하게 한정할 수 있다. Nonvolatile resistance variable memory device formed as described above, by forming an oxide resistant film 140 in the contact holes 125. The insulating spacer 131 is formed, the contact area between the oxide resistant film 140 and the lower electrode It can be finely defined. 이 경우에, 상기 하부 전극과 국부적으로 접촉하는 상기 산화물 저항막 내에 유효 전류 밀도(effective current density)가 증가하므로 낮은 전계에서도 전도성 필라멘트가 쉽게 형성될 수 있다. In this case, since the effective current density (effective current density) in the oxide resistant film contacting the lower electrode and the local increase can be easily formed even at a low electric field is a conductive filament.

또한, 상기 산화물 저항막(140)과 상기 하부 전극(110) 사이의 미세한 접촉 면적으로 인해, 형성되는 전도성 필라멘트가 소수 개, 바람직하게는 하나에 한정될 수 있다. In addition, the conductive filament that is due to the fine area of ​​contact between the oxide resistant film 140 and the lower electrode 110, the formation may be limited to a small number, preferably one. 따라서, 반복적인 스위칭 동작에서 같은 전도성 필라멘트가 형성 또는 소멸되므로, 안정적인 스위칭 특성을 구현할 수 있다. Therefore, since the same conductive filament in the repeated switching operation form or disappears, it is possible to implement a stable switching characteristic.

이를 위해, 상술한 바와 같이 상기 절연 스페이서(131)가 형성된 콘택홀(125) 내에 노출된 하부 전극(110)의 폭은 약 10nm 이하일 수 있다. To this end, the width of the lower electrode 110 exposed in the contact hole 125 is the insulating spacer 131 is formed as described above may be about 10nm or less.

도 2는 저항의 누적분포를 나타낸 그래프이다. 2 is a graph showing the cumulative distribution of the resistance. 구체적으로, 스위칭을 반복적으로 진행할 때의 저항의 누적분포를 나타낸다. More specifically, shows the cumulative distribution of the resistance at the time of the switching proceed repeatedly.

도 2를 참조하면, 산화물 저항막에 전계가 형성되면, 필라멘트가 형성되어 전류가 흐르는데, 이러한 영역을 LRS(low resistance state)라 하며, 반대로, 어느 정도 이상의 높은 전계가 형성되어 과전류로 인해 필라멘트가 끊어져, 줄열 가열(Joule heating)의 원리가 적용되는 영역을 HRS(high resistance state)라 한다. Referring to Figure 2, when the electric field is formed on the oxide resistant film, the filament is formed, the current flows, these areas LA for LRS (low resistance state), and, on the contrary, is formed with any high electric field over approximately the filament due to the over-current cut off, is called Joule heating is HRS (high resistance state) to the area to be applied the principle of (Joule heating).

종래 소자는 스위칭을 반복적으로 진행할 때 LRS 및 HRS가 넓은 범위에 분포하고 있어, LRS와 HRS 사이를 구분할 수 있는 특정 저항치를 얻기 어려웠다. A conventional device when holding a switching repeatedly LRS and HRS, and it is distributed in a wide range, it was difficult to obtain a specific resistance value that can distinguish between LRS and HRS. 그러나, 본 발명에 따른 메모리 소자는 스위칭을 반복적으로 진행하는 경우에도 LRS와 HRS가 각각 좁은 범위에 분포하므로, LRS와 HRS 사이를 구분할 수 있는 저항치(△R)의 범위가 매우 넓다. However, the memory device according to the present invention because it is distributed in the LRS and HRS each narrow range even if the forward switch repeatedly, the scope of the LRS resistance value (△ R) to distinguish between very wide HRS.

본 발명의 일 실시예에서는 국부적인 영역에 필라멘트를 형성시킴으로써 반복적인 스위칭에도 저항이 광범위하게 분산되지 않고, 균일하게 형성될 수 있으며, 안정적인 스위칭 특성을 나타낼 수 있다. One embodiment of the present invention, without the resistance to repeated switching by forming filaments in a localized area is not widely distributed, and can be uniformly formed, and can exhibit a stable switching characteristic.

이상, 예를 참조하여 설명하였지만, 해당 기술 분양의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 고안의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 고안을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. Or more, for example, but the reference description, be understood that the present design without departing from the spirit and scope of the subject innovation as described in the claims of the skilled of ordinary skill in the art to the corresponding technical pre-sale can make various changes and modifications There will be.

도 1a 내지 도 1e는 본 발명의 일 실시예에 따른 비휘발성 저항변화 메모리 소자의 제조공정을 나타내는 단면도들이다. FIG. 1a to 1e are sectional views showing a manufacturing process of the nonvolatile resistance variable memory device in accordance with one embodiment of the present invention.

도 2는 저항의 누적분포를 나타낸 그래프이다. 2 is a graph showing the cumulative distribution of the resistance.

<도면의 주요 부분에 대한 부호의 설명> <Description of the Related Art>

110: 하부전극 120: 절연막 110: lower electrode 120: insulating film

125: 콘택홀 130: 스페이서 절연막 125: contact hole 130: insulating spacer

131: 절연 스페이서 140: 산화물 저항막 131: insulating spacer 140: oxide resistant film

150: 상부전극 150: upper electrode

Claims (7)

  1. 삭제 delete
  2. 삭제 delete
  3. 삭제 delete
  4. 삭제 delete
  5. 하부 전극 상에 절연막을 형성하는 단계; Forming an insulating film on the lower electrode;
    상기 절연막 내에 상기 하부 전극의 일부를 노출시키는 콘택홀을 형성하는 단계; Forming a contact hole exposing a portion of the lower electrode in the insulating film;
    상기 콘택홀이 형성된 상기 절연막 상에 스페이서 절연막을 형성하는 단계; Forming an insulating spacer on the insulating film above the contact hole is formed;
    상기 스페이서 절연막을 식각하여 상기 콘택홀의 측벽 상에 상기 하부 전극의 일부를 노출시키는 절연 스페이서를 형성하는 단계; A step of etching the insulating spacer forms the insulating spacers to expose portions of the lower electrode on the contact hole wall;
    상기 절연 스페이서에 의하여 노출된 상기 하부 전극을 산화시켜 산화물 저항막을 형성하는 단계; Oxidizing the lower electrode exposed by the insulation spacers formed oxide film resistance; And
    상기 산화물 저항막 상에 상부 전극을 형성하는 단계;를 포함하는 저항변화 메모리 소자의 제조 방법. The method of the resistance RAM that includes, forming an upper electrode on the oxide resistant film.
  6. 제 5항에 있어서, 6. The method of claim 5,
    상기 절연 스페이서에 의하여 노출되는 하부 전극의 폭은 1㎚ 내지 10㎚인 저항변화 메모리 소자의 제조 방법. The method of manufacturing a resistance variable memory device is 1㎚ 10㎚ to the width of the lower electrode exposed by the insulation spacers.
  7. 제 5항에 있어서, 6. The method of claim 5,
    상기 하부 전극은 Ti, Cu 및 Ni로 이루어지는 군에서 선택되는 어느 하나인 저항변화 메모리 소자의 제조 방법. The method of any one of the resistance variable memory device is selected from the group consisting of the lower electrode is Ti, Cu and Ni.
KR1020080033558A 2008-04-11 2008-04-11 Nonvolatile Resistance Random Access Memory Device KR100969153B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080033558A KR100969153B1 (en) 2008-04-11 2008-04-11 Nonvolatile Resistance Random Access Memory Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080033558A KR100969153B1 (en) 2008-04-11 2008-04-11 Nonvolatile Resistance Random Access Memory Device

Publications (2)

Publication Number Publication Date
KR20090108238A KR20090108238A (en) 2009-10-15
KR100969153B1 true KR100969153B1 (en) 2010-07-08

Family

ID=41551659

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080033558A KR100969153B1 (en) 2008-04-11 2008-04-11 Nonvolatile Resistance Random Access Memory Device

Country Status (1)

Country Link
KR (1) KR100969153B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050053617A (en) * 2005-02-14 2005-06-08 오보닉스, 아이엔씨. Modified contact for programmable devices
KR20050074328A (en) * 2004-01-13 2005-07-18 샤프 가부시키가이샤 Method for manufacturing nonvolatile semiconductor memory device
KR20050087154A (en) * 2004-02-25 2005-08-31 삼성전자주식회사 Phase-changeable memory device and method of manufacturing the same
US20070158633A1 (en) * 2005-12-27 2007-07-12 Macronix International Co., Ltd. Method for Forming Self-Aligned Thermal Isolation Cell for a Variable Resistance Memory Array

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050074328A (en) * 2004-01-13 2005-07-18 샤프 가부시키가이샤 Method for manufacturing nonvolatile semiconductor memory device
KR20050087154A (en) * 2004-02-25 2005-08-31 삼성전자주식회사 Phase-changeable memory device and method of manufacturing the same
KR20050053617A (en) * 2005-02-14 2005-06-08 오보닉스, 아이엔씨. Modified contact for programmable devices
US20070158633A1 (en) * 2005-12-27 2007-07-12 Macronix International Co., Ltd. Method for Forming Self-Aligned Thermal Isolation Cell for a Variable Resistance Memory Array

Also Published As

Publication number Publication date
KR20090108238A (en) 2009-10-15

Similar Documents

Publication Publication Date Title
JP5230955B2 (en) Resistive memory element
US8110430B2 (en) Vacuum jacket for phase change memory element
KR100697282B1 (en) Resistive memory cell, method for forming the same and resistive memory array using the same
US7932507B2 (en) Current constricting phase change memory element structure
US7687307B2 (en) Vacuum jacketed electrode for phase change memory element
US7859036B2 (en) Memory devices having electrodes comprising nanowires, systems including same and methods of forming same
EP1858074B1 (en) Nonvolatile memory device using oxygen-deficient metal oxide layer and method of manufacturing the same
US7749854B2 (en) Method for making a self-converged memory material element for memory cell
CN101241966B (en) Resistor random access memory cell device
KR100983175B1 (en) Resistance RAM having oxide layer and solid electrolyte layer, and method for operating the same
US7638359B2 (en) Method for making a self-converged void and bottom electrode for memory cell
KR100533958B1 (en) Phase-change memory device and method of manufacturing the same
EP2202816B1 (en) Method for manufacturing a resistive switching memory device
US8106376B2 (en) Method for manufacturing a resistor random access memory with a self-aligned air gap insulator
US8106375B2 (en) Resistance-switching memory based on semiconductor composition of perovskite conductor doped perovskite insulator
Lee et al. Low-power switching of nonvolatile resistive memory using hafnium oxide
US7741669B2 (en) Nonvolatile memory cells employing a transition metal oxide layers as a data storage material layer and methods of manufacturing the same
KR101159075B1 (en) Variable resistance random access memory device comprising n+ interfacial layer
US8188466B2 (en) Resistance variable element
US7682868B2 (en) Method for making a keyhole opening during the manufacture of a memory cell
US7777215B2 (en) Resistive memory structure with buffer layer
CN101685827B (en) Memory device and its manufacturing method
KR101421367B1 (en) Resistance variable memory cell structures and methods
US9024285B2 (en) Nanoscale switching devices with partially oxidized electrodes
US8102003B2 (en) Resistance memory element, method of manufacturing resistance memory element and semiconductor memory device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130628

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150702

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160712

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170629

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180625

Year of fee payment: 9