KR100957565B1 - Operation method for algorithms of protecting relay in electric power system - Google Patents

Operation method for algorithms of protecting relay in electric power system Download PDF

Info

Publication number
KR100957565B1
KR100957565B1 KR1020070139970A KR20070139970A KR100957565B1 KR 100957565 B1 KR100957565 B1 KR 100957565B1 KR 1020070139970 A KR1020070139970 A KR 1020070139970A KR 20070139970 A KR20070139970 A KR 20070139970A KR 100957565 B1 KR100957565 B1 KR 100957565B1
Authority
KR
South Korea
Prior art keywords
power system
main function
storage buffer
counter
raw data
Prior art date
Application number
KR1020070139970A
Other languages
Korean (ko)
Other versions
KR20090072007A (en
Inventor
노재근
Original Assignee
주식회사 효성
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 효성 filed Critical 주식회사 효성
Priority to KR1020070139970A priority Critical patent/KR100957565B1/en
Publication of KR20090072007A publication Critical patent/KR20090072007A/en
Application granted granted Critical
Publication of KR100957565B1 publication Critical patent/KR100957565B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H83/00—Protective switches, e.g. circuit-breaking switches, or protective relays operated by abnormal electrical conditions otherwise than solely by excess current
    • H01H83/18—Protective switches, e.g. circuit-breaking switches, or protective relays operated by abnormal electrical conditions otherwise than solely by excess current operated by abnormal product of, or abnormal phase angle between, voltage and current, e.g. directional relay
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
    • G06F17/141—Discrete Fourier transforms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/24—Interrupt

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • Theoretical Computer Science (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Discrete Mathematics (AREA)
  • Algebra (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)

Abstract

본 발명은 마이크로 프로세서 등의 하드웨어의 성능을 높이지 않고도 복잡 다양해진 전력 계통의 상황에 따른 전류 및 전압에 대한 DFT 알고리즘을 수행할 수 있도록 하는 전력 계통 보호 계전기의 알고리즘 연산 방법에 관한 것이다.The present invention relates to an algorithm calculation method of a power system protection relay that can perform a DFT algorithm for the current and voltage according to the situation of a complex power system without increasing the performance of hardware such as a microprocessor.

계전기, 보호, 마이크로 프로세서, DFT, 샘플링, 저장 버퍼 Relay, Protection, Microprocessor, DFT, Sampling, Storage Buffer

Description

전력 계통 보호 계전기의 알고리즘 연산 방법{Operation method for algorithms of protecting relay in electric power system}Operation method for algorithms of protecting relay in electric power system

본 발명은 전력 계통 보호 계전기에 관한 것으로, 특히 마이크로 프로세서 등의 하드웨어의 성능을 높이지 않고도 복잡 다양해진 전력 계통의 상황에 따른 전류 및 전압에 대한 DFT 알고리즘을 수행할 수 있도록 하는 전력 계통 보호 계전기의 알고리즘 연산 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power system protection relay, and more particularly, to a power system protection relay capable of performing a DFT algorithm for current and voltage according to a situation of a complicated and varied power system without increasing the performance of a hardware such as a microprocessor. Algorithm operation method.

사회가 고도화되면서 전력 사용은 기하급수적으로 증가하고 있다. 전력 사용이 증가하면서 최근에는 전력 사용의 편의성은 물론 전력 사용의 안정성이 주목되고 있다. 이에 따라, 전력 사용의 편의성과 전력 사용의 안정성을 모두 고려한 전력 설비들이 개발되었는 데, 그 예로 전력 계통 보호 계전기를 들 수 있으며, 전력 계통 보호 계전기는 전력 계통의 전류 및 전압을 계측함과 아울러 전력 계통을 보호한다.As society has advanced, power use is growing exponentially. In recent years, as the use of power increases, the convenience of power use as well as the stability of power use have been paid attention. Accordingly, power facilities have been developed that consider both the convenience of power usage and the stability of power usage. For example, a power system protection relay, which measures the current and voltage of the power system, Protect the system.

이러한 현재의 전력 계통 보호 계전기는 디지털 보호 시스템이라는 개념을 도입하여 전력 설비 및 전송로의 단락 및 지락 사고가 발생하면 이를 학습하여 같은 사고에 면역력을 보여주고 있으며, 그 성능 및 신뢰성이 크게 향상되어, 전력 계통을 실시간으로 계측할 뿐만 아니라 보호 및 감시하고 있다.The current power system protection relay adopts the concept of a digital protection system and learns when a short circuit or ground fault occurs in the power equipment and transmission line, and shows immunity to the same accident, and its performance and reliability are greatly improved. It not only measures the power system in real time, but also protects and monitors it.

또한, 현재의 전력 계통 보호 계전기는 전력 계통 및 설비에 고장이 발생하면, 전력 계통의 전압 및 전류가 커지거나 작아질 수 있어, 전력 계통의 전압 및 전류가 커지거나 작아진 상황을 반영하여 전력 계통을 실시간으로 보호 및 감시하여 한다. 따라서, 현재의 전력 계통 보호 계전기는 전류 변환기 및 전압 변환기 등을 구비하고, 전력 계통의 상황에 따라 입력되는 전류 및 전압을 디지털 알고리즘을 연산하여 실제 상용중인 60Hz 성분으로 변환하여 전력 계통을 계측 및 보호하기 위한 요소로 사용하고 있다.In addition, the current power system protection relay may increase or decrease the voltage and current of the power system when the power system and equipment failure occurs, reflecting the situation that the voltage and current of the power system increases or decreases To protect and monitor in real time. Therefore, the current power system protection relay includes a current converter and a voltage converter, and calculates and protects the power system by converting the current and voltage input according to the situation of the power system into a commercially available 60Hz component. It is used as an element to do this.

전류 및 전압을 60Hz 성분으로 변환하는 디지털 알고리즘으로는 DFT(Discrete Fourier Transformation) 알고리즘을 사용한다. DFT 알고리즘은 배수 고조파를 제거하며, 교류의 위상을 검출하여 기본파 전력에 의한 유효 전력 및 무효 전력을 구하고, 전력의 주파수를 구하는 등 다수의 작업을 수행한다. 현재의 전력 계통 보호 계전기에서 DFT 알고리즘은 전력 계통의 상황에 따른 전류 및 전압이 입력되면, 입력되는 전류 및 전압을 한 주기인 16.7msec 동안 통상적으로 32 샘플링(Sampling)으로 인터럽트(0.5msec (=16.7/32))가 발생할 때마다 각각의 샘플을 DFT 알고리즘으로 연산하여 60Hz 성분으로 변환한다.Discrete Fourier Transformation (DFT) algorithms are used as digital algorithms to convert current and voltage into 60Hz components. The DFT algorithm removes multiple harmonics, detects the phase of alternating current, calculates active power and reactive power by fundamental wave power, and obtains frequency of power. In current power system protection relays, when the current and voltage of the power system are input, the DFT algorithm interrupts the input current and voltage with 32 sampling (0.5msec (= 16.7) for 16.7msec. / 32)) each sample is computed by the DFT algorithm to convert to 60Hz component.

한편, 산업 발전과 더불어 DFT 알고리즘을 수행하는 마이크로 프로세서도 비약적인 발전을 거듭해 왔다. 현재의 마이크로 프로세서의 성능이면, 교류 파형을 16.7msec 동안, 32 샘플링 연산하는 DFT 알고리즘을 충분히 수행할 수 있다. 그러나, 전력 계통 보호 계전기가 외부장치와 접속되고, 외부장치와의 통신, 및 사용자 프로그램 인터페이스 등이 접속되는 등 전력 계통의 상황이 점점 복잡 다양해 짐에 따라, 복잡 다양해진 전력 계통의 상황에 따른 전류 및 전압을 32 샘플링 정보만으로는 부족하다. 16.7msec 동안, 32 샘플링하여 교류 파형을 연산하려면, 0.5msec마다 인터럽트가 발생하므로 한 샘플을 0.5msec 동안 DFT 알고리즘을 수행하여야 한다. 그런데, 복잡 다양해진 전력 계통의 상황에 따른 전류 및 전압을 128 샘플링으로 연산한다면, 16.7msec 동안, 128 샘플링하여 교류 파형을 연산하여야 함에 따라, 0.125msec마다 인터럽트가 발생하므로 새로운 한 샘플에 대한 DFT 알고리즘을 0.125msec 동안 수행하여야 한다. 만약, 0.125msec 동안 한 샘플에 대한 DFT 알고리즘을 수행하지 못하면, 마이크로 프로세서의 인터럽트 서비스 루틴이 펜딩(pending)되어 DFT 알고리즘의 수행 외에 다른 연산도 수행하지 못할 수 있다. 현재의 전력 계통 보호 계전기는 상기와 같이 복잡 다양해진 전력 계통의 상황에 따른 전류 및 전압을 변환하기 위하여 즉, 복잡 다양해진 전력 계통의 상황에 따른 전류 및 전압을 되도록 많은 샘플링 데이터를 기반으로 연산하기 위하여, 마이크로 프로세서 등의 하드웨어의 성능을 높이는 방법을 채택하고 있다. 하지만, 성능이 높은 하드웨어는 가격이 높은 단점이 있다.Meanwhile, along with the industrial development, microprocessors that perform DFT algorithms have made great strides. With the performance of the current microprocessor, it is possible to sufficiently perform a DFT algorithm that performs 32 sampling operations on the AC waveform for 16.7 msec. However, as the power system protection relays are connected to external devices, communication with external devices, and user program interfaces are connected to each other, the currents of the power system situations are increasing. And voltage is not enough with only 32 sampling information. In order to calculate the AC waveform by sampling 32 during 16.7 msec, an interrupt is generated every 0.5 msec. Therefore, one sample needs to be executed with the DFT algorithm for 0.5 msec. However, if the current and voltage according to the situation of the complex power system is calculated by 128 sampling, the AC waveform must be computed by 128 sampling for 16.7 msec, and the interrupt occurs every 0.125 msec. Should be carried out for 0.125 msec. If the DFT algorithm for one sample is not performed for 0.125 msec, the interrupt service routine of the microprocessor may be suspended to perform other operations other than the execution of the DFT algorithm. Current power system protection relay is to calculate the current and voltage according to the situation of the complex and diversified power system, that is, to calculate the current and voltage according to the situation of the complex and diversified power system based on as much sampling data as possible. For this purpose, a method of improving the performance of hardware such as a microprocessor is adopted. However, high performance hardware has a disadvantage of high price.

따라서, 본 발명의 목적은 마이크로 프로세서 등의 하드웨어의 성능을 높이지 않고도 복잡 다양해진 전력 계통의 상황에 따른 전류 및 전압에 대한 DFT 알고리즘을 수행할 수 있도록 하는 전력 계통 보호 계전기의 알고리즘 연산 방법을 제공하는 것이다.Accordingly, an object of the present invention is to provide an algorithm calculation method of a power system protection relay that can perform a DFT algorithm for current and voltage according to a situation of a complicated power system without increasing the performance of hardware such as a microprocessor. It is.

상기의 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 전력 계통 보호 계전기의 알고리즘 연산 방법은 로(raw) 데이터를 인터럽트가 발생할 때마다 제1 및 제2 저장 버퍼에 한 샘플씩 저장하는 단계와; 상기 로 데이터를 한 샘플씩 저장하면서 샘플 카운터를 증가시키는 단계와; 증가시킨 상기 샘플 카운터가 메인 함수 내의 무한 루프에서 연산하는 페이져 카운터보다 큰가를 판단하는 단계와; 상기 샘플 카운터가 상기 페이져 카운터보다 크면, 페이져를 연산하는 메인 함수 내의 무한 루프를 시작하라는 시작 플래그를 생성하는 단계와; 시작 플래그가 생성되면, 상기 로 데이터가 저장된 제1 및 제2 저장 버퍼 중 디에프티(DFT) 연산에 사용되는 저장 버퍼를 구속하는 단계와; 상기 시작 플래그가 생성되고, 상기 디에프티 연산에 사용되는 저장 버퍼가 구속되면 상기 메인 함수 내의 무한 루프에 생성한 상기 시작 플래그를 입력하는 단계와; 상기 메인 함수 내의 무한 루프에 상기 시작 플래그가 입력되면 구속된 상기 디에프티 연산에 사용되는 저장 버퍼에 저장된 상기 로 데이터를 이용하여 상기 메인 함수 내의 무한 루프를 수행하여 전력 계통의 전류 및 전압의 페이져를 연산하는 단계와; 상기 메인 함수 내의 무한 루프가 종료되면, 연산 종료 플래그를 생성하는 단계와; 상기 연산 종료 플래그를 생성되면, 상기 연산 종료 플래그 생성된 때에 구속된 상기 디에프티 연산에 사용되는 저장 버퍼의 구속을 해제하는 단계와; 구속되지 않은 나머지 저장 버퍼에 저장된 상기 로 데이터를 구속이 해제된 상기 디에프티 연산에 사용되는 저장 버퍼로 페이저 카운터만큼 업데이트하는 단계를 포함한다.In order to achieve the above object, the algorithm calculation method of the power system protection relay according to an embodiment of the present invention comprises the steps of storing the raw data by one sample in the first and second storage buffer each time an interrupt occurs; ; Incrementing a sample counter while storing the raw data one sample; Determining whether the incremented sample counter is greater than a phaser counter operating in an infinite loop in the main function; If the sample counter is greater than the pager counter, generating a start flag to start an endless loop in the main function of operating the pager; Constraining a storage buffer used for a DFT operation among the first and second storage buffers in which the raw data is stored, when a start flag is generated; Inputting the start flag generated in an endless loop in the main function when the start flag is generated and the storage buffer used for the duty operation is constrained; When the start flag is input to the infinite loop in the main function, the infinite loop in the main function is performed by using the raw data stored in the storage buffer used for the constraint operation. Calculating; Generating an operation termination flag when an endless loop in the main function ends; Releasing, when the operation end flag is generated, the restraint of the storage buffer used for the duty operation constrained when the operation end flag is generated; Updating the raw data stored in the remaining unconstrained storage buffer by a pager counter to the storage buffer used for the unconstrained deaf operation.

삭제delete

상기 전력 계통 보호 계전기의 알고리즘 연산 방법은 구속이 해제된 상기 디에프티 연산에 사용되는 저장 버퍼로 업데이트하는 로 데이터의 샘플 카운터가 상기 메인 함수 내의 무한 루프가 수행하는 페이져 카운터만큼 디에프티 연산에 사용되는 저장 버퍼에 데이터를 업데이트하는 단계와; 업데이트 후, 상기 페이져 카운터로 다음번의 상기 메인 함수 내의 무한 루프를 수행하는 단계를 더 포함한다.In the algorithm calculation method of the power system protection relay, a sample counter of raw data for updating to a storage buffer used for the de- constrainted de-operation is used for the de-operation as much as a pager counter performed by an infinite loop in the main function. Updating data in the storage buffer; And after the updating, performing an infinite loop in the next main function with the pager counter.

상기 전력 계통 보호 계전기의 알고리즘 연산 방법은 상기 메인 함수 내의 무한 루프에서 연산한 상기 페이져를 이용하여 전력 계통을 보호하기 위한 보호 계전 요소들을 추출하는 단계와; 추출한 상기 보호 계전 요소들로 전력 계통을 감시 및 보호하는 단계를 더 포함한다.The algorithm calculation method of the power system protection relay includes: extracting protection relay elements for protecting a power system using the pager calculated in an infinite loop in the main function; Monitoring and protecting a power system with the extracted protective relay elements.

상기 로 데이터는 전력 계통의 전류 및 전압의 아날로그 신호를 디지털 변환한 데이터이다.The raw data is data obtained by digitally converting an analog signal of current and voltage of a power system.

상기 페이져 카운터는 상기 메인 함수 내의 무한 루프에서 수행하는 디에프 티 연산의 시간적 여유이다.The pager counter is a temporal margin of a def tee operation performed in an infinite loop in the main function.

본 발명의 실시 예에 따른 전력 계통 보호 계전기의 알고리즘 연산 방법은 로 데이터가 저장된 2개의 저장 버퍼 중 DFT 연산에 이용하는 저장 버퍼를 구속시키고, 구속된 DFT 연산에 이용하는 저장 버퍼에 저장된 로 데이터를 이용하여 메인 함수 내의 무한 루프에서 전력 계통의 전류 및 전압의 페이져를 연산한다. 그리고, 메인 함수 내의 무한 루프에서 페이져를 연산할 때, 인터럽트 루틴 내에 구속되지 않은 나머지 저장 퍼버에는 로 데이터가 인터럽트가 발생할 때마다 한 샘플씩 저장된다. 이와 같이, 본 발명의 실시 예에 따른 전력 계통 보호 계전기의 알고리즘 연산 방법은 인터럽트가 발생할 때, 로 데이터를 구속되지 않은 나머지 저장 버퍼에 저장하며, 전력 계통의 전류 및 전압의 페이져를 연산하는 메인 함수 내의 무한 루프에서는 구속된 저장 버퍼에 저장된 로 데이터를 이용하여 수행함으로써 다음 기존의 인터럽트가 발생할 때까지라는 한정된 시간에 메인 함수 내의 무한 루프에서 전력 계통의 전류 및 전압의 페이져를 연산하지 않아도 된다. 따라서, 본 발명의 실시 예에 따른 전력 계통 보호 계전기의 알고리즘 연산 방법은 마이크로 프로세서가 DFT 알고리즘을 수행하는 데 인터럽트 서비스 루틴이 펜딩되지 않음으로써 마이크로 프로세서 등의 하드웨어의 성능을 높이지 않고도 복잡 다양해진 전력 계통의 상황에 따른 전류 및 전압에 대한 DFT 알고리즘을 수행할 수 있다.The algorithm calculation method of the power system protection relay according to an embodiment of the present invention by constraining the storage buffer used for the DFT operation of the two storage buffers stored raw data, and using the raw data stored in the storage buffer used for the constrained DFT operation Compute the phaser of the current and voltage of the power system in an infinite loop in the main function. When the pager is operated in an infinite loop in the main function, the raw data is stored one sample each time an interrupt occurs in the remaining storage buffer that is not bound in the interrupt routine. As described above, the algorithm operation method of the power system protection relay according to an embodiment of the present invention stores the raw data in the remaining unconstrained storage buffer when an interrupt occurs, and calculates a phaser of current and voltage of the power system. Infinite loops in the loop do not need to compute the current and voltage phaser of the power system in the infinite loop in the main function in a finite time until the next existing interrupt occurs by performing the raw data stored in the constrained storage buffer. Accordingly, in the algorithm calculation method of the power system protection relay according to the embodiment of the present invention, since the interrupt service routine is not pending when the microprocessor performs the DFT algorithm, the power is increased in complexity without increasing the performance of hardware such as the microprocessor. DFT algorithm can be performed on current and voltage according to the system situation.

이하, 도 1을 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.Hereinafter, a preferred embodiment of the present invention will be described with reference to FIG. 1.

도 1은 본 발명의 실시 예에 따른 전력 계통 보호 계전기의 알고리즘 연산 방법을 나타내는 순서도이다.1 is a flowchart illustrating an algorithm calculation method of a power system protection relay according to an exemplary embodiment of the present invention.

도 1을 참조하면, 본 발명의 실시 예에 따른 전력 계통 보호 계전기의 알고리즘 연산 방법은 부트(Boot) 및 시스템 초기화하고(S10), 인터럽트를 인에이블한다(S12).Referring to FIG. 1, in the algorithm calculation method of a power system protection relay according to an embodiment of the present invention, a boot and system initialization are performed (S10), and an interrupt is enabled (S12).

이어서, 전력 계통의 전류 및 전압의 아날로그 신호를 디지털 변환하여 디지털 로(raw) 데이터를 추출하고(S14), 추출한 로 데이터를 인터럽트가 발생할 때(예를 들어, 32샘플링이면 0.5msec)마다 제1 및 제2 저장 버퍼에 한 샘플씩 저장하고(S16), 추출한 로 데이터를 한 샘플씩 저장하면서 샘플 카운터를 증가시키고(S18), 증가시킨 샘플 카운터가 메인 함수 내의 무한 루프에서 연산하는 페이져 카운터보다 큰가를 판단한다(S20).Subsequently, the digital raw data is extracted by digitally converting an analog signal of current and voltage of the power system (S14), and the first raw data is generated every time an interrupt occurs (for example, 0.5 msec if 32 sampling is performed). And store the sample one by one in the second storage buffer (S16), and increase the sample counter while storing the extracted raw data one sample (S18), and is the sample counter increased larger than the pager counter operating in an infinite loop in the main function? Determine (S20).

상기 S20 단계의 판단 결과, 샘플 카운터가 페이져 카운터보다 크면, 본 발명의 전력 계통 보호 계전기의 알고리즘 연산 방법은 샘플 카운터를 초기화하고(S22), 메인 함수 내의 무한 루프에서 페이져를 연산하는 DFT 알고리즘을 시작하라는 시작 플래그를 생성한다(S24).As a result of the determination in step S20, if the sample counter is larger than the pager counter, the algorithm calculation method of the power system protection relay of the present invention initializes the sample counter (S22), and starts the DFT algorithm for calculating the pager in an infinite loop in the main function. Generate a start flag (S24).

시작 플래그가 생성되면, 상기 S14 단계에서 추출한 로 데이터가 저장된 제1 및 제2 저장 버퍼 중 어느 하나의 저장 버퍼(예를 들어, 제2 저장 버퍼)를 구속한 다(S26). 이때, 구속되지 않은 나머지 저장 버퍼(여기서, 제1 저장 버퍼)에는 계속해서 상기 S14 단계에서 추출한 로 데이터가 인터럽트가 발생할 때마다 한 샘플씩 저장된다.When the start flag is generated, one of the first and second storage buffers storing the raw data extracted in the step S14 is stored (for example, the second storage buffer) (S26). At this time, in the remaining unconstrained storage buffer (here, the first storage buffer), raw data extracted in step S14 is stored one sample each time an interrupt occurs.

본 발명의 전력 계통 보호 계전기의 알고리즘 연산 방법은 상기 S24 단계에서 연산 시작 플래그가 생성되고, 상기 S26 단계에서 제2 저장 버퍼가 구속되면, 메인 함수 내의 무한 루프로 상기 S24 단계에서 생성한 시작 플래그를 입력한다(S28).In the algorithm calculation method of the power system protection relay of the present invention, when the operation start flag is generated in the step S24, and the second storage buffer is constrained in the step S26, the start flag generated in the step S24 is infinitely looped in the main function. Enter (S28).

메인 함수 내의 무한 루프에 시작 플래그가 입력되면(S30), 본 발명의 전력 계통 보호 계전기의 알고리즘 연산 방법은 구속된 제2 저장 버퍼에 저장된 로 데이터를 이용하여 무한 루프 내의 페이져 연산 DFT 알고리즘을 수행하여(S32), 전력 계통의 전류 및 전압의 페이져를 이용하여 전력 계통을 보호하기 위한 보호 계전 요소들을 추출하고(S38), 추출한 보호 계전 요소들로 전력 계통을 감시 및 보호한다(S40).When the start flag is input to the infinite loop in the main function (S30), the algorithm operation method of the power system protection relay of the present invention performs the phaser operation DFT algorithm in the infinite loop using raw data stored in the constrained second storage buffer. In operation S32, the protection relay elements for protecting the power system are extracted using the phaser of the current and voltage of the power system (S38), and the power system is monitored and protected by the extracted protection relay elements (S40).

한편, 본 발명의 전력 계통 보호 계전기의 알고리즘 연산 방법은 상기 S32 단계가 종료되면, 메인 함수 내의 무한 루프에서 연산 종료 플래그를 생성하고(S34), 연산 시작 플래그를 해제한다(S36).On the other hand, in the algorithm calculation method of the power system protection relay of the present invention, when the step S32 is finished, the operation end flag is generated in an endless loop in the main function (S34), and the operation start flag is released (S36).

상기 S34 단계에서 연산 종료 플래그가 생성되면, 본 발명의 전력 계통 보호 계전기의 알고리즘 연산 방법은 인터럽트 루틴으로 연산 종료 플래그를 입력한다(S42).When the calculation end flag is generated in step S34, the algorithm calculation method of the power system protection relay of the present invention inputs the operation end flag to the interrupt routine (S42).

인터럽트 루틴으로 연산 종료 플래그가 입력되면(S44), 제2 저장 버퍼의 구 속을 해제하고(S46), 제1 저장 버퍼에 저장된 상기 S14 단계에서 추출한 로 데이터를 제2 저장 버퍼로 업데이트하고(S48), 연산 종료 플래그를 해제한다(S50).When the operation end flag is input to the interrupt routine (S44), the second storage buffer is released (S46), and the raw data extracted in step S14 stored in the first storage buffer is updated to the second storage buffer (S48). ), The operation end flag is released (S50).

본 발명의 실시 예에 따른 전력 계통 보호 계전기의 알고리즘 연산 방법은 상기 S14 단계에서 추출한 로 데이터가 저장된 제2 저장 버퍼를 구속시키고, 제2 저장 버퍼에 저장된 상기 S14 단계에서 추출한 로 데이터를 이용하여 메인 함수 내의 무한 루프에서 전력 계통의 전류 및 전압의 페이져를 연산하는 DFT 알고리즘을 수행한다. 그리고, 무한 루프에서 DFT 알고리즘을 수행할 때, 상기 S14 단계에서 추출한 로 데이터는 인터럽트가 발생할 때마다 한 샘플씩 제1 저장 버퍼에 저장된다. 이와 같이, 본 발명의 전력 계통 보호 계전기의 알고리즘 연산 방법은 인터럽트가 발생할 때, 상기 S14 단계에서 추출한 로 데이터를 제1 저장 버퍼에 저장하며, 전력 계통의 전류 및 전압의 페이져를 연산하는 DFT 알고리즘은 제2 저장 버퍼에 저장된 로 데이터를 이용하여 수행함으로써 다음 기존의 인터럽트가 발생할 때까지라는 한정된 시간에 DFT 알고리즘을 수행하지 않아도 된다. 따라서, 마이크로 프로세서가 DFT 알고리즘을 수행하는 데 인터럽트 서비스 루틴이 펜딩되지 않음으로써 마이크로 프로세서 등의 하드웨어의 성능을 높이지 않고도 복잡 다양해진 전력 계통의 상황에 따른 전류 및 전압에 대한 DFT 알고리즘을 수행할 수 있다.The algorithm calculation method of the power system protection relay according to an embodiment of the present invention is to bind the second storage buffer is stored in the raw data extracted in the step S14, the main by using the raw data extracted in the step S14 stored in the second storage buffer Perform a DFT algorithm that computes the phaser of the current and voltage of the power system in an infinite loop within the function. When the DFT algorithm is performed in an infinite loop, raw data extracted in step S14 is stored in the first storage buffer by one sample each time an interrupt occurs. As described above, when an interrupt occurs, the algorithm calculation method of the power system protection relay of the present invention stores the raw data extracted in the step S14 in a first storage buffer, and the DFT algorithm for calculating the phaser of the current and voltage of the power system. By performing the raw data stored in the second storage buffer, the DFT algorithm does not need to be performed in a limited time until the next existing interrupt occurs. Therefore, the interrupt service routine is not pending for the microprocessor to perform the DFT algorithm, so that the DFT algorithm for current and voltage according to the situation of the complicated power system can be performed without increasing the performance of the hardware such as the microprocessor. have.

또한, 본 발명의 실시 예에 따른 전력 계통 보호 계전기의 알고리즘 연산 방법은 제1 및 제2 저장 버퍼로 업데이트하는 로 데이터의 샘플 카운터가 인터럽트 서비스 루틴에서 카운트되는 페이져 카운터보다 크면(S20), 메인 함수 내의 무한 루프에서 DFT 알고리즘을 연산할 수 있도록 연산 시작 플래그를 발생시켜 다음 메 인 함수 내의 무한 루프의 DFT 알고리즘을 페이져 카운터의 시간 여유를 가지고 수행하도록 한다. 즉, 이전 메인 함수 내의 무한 루프의 DFT 알고리즘은 32 샘플링에 대한 DFT를 수행할 수 있었는데 반해, 메인 함수 내의 무한 루프의 DFT 알고리즘은 설정된 페이져 카운터에 맞는 시간 여유를 가지고 구속되어 고정된 데이터를 이용하여 128 샘플링에 대한 DFT를 수행한다.In addition, the algorithm operation method of the power system protection relay according to an embodiment of the present invention, if the sample counter of the raw data to update to the first and second storage buffer is larger than the pager counter counted in the interrupt service routine (S20), the main function An operation start flag is generated so that the DFT algorithm can be calculated in the infinite loop in the loop. The DFT algorithm of the infinite loop in the next main function is executed with the time counter of the pager counter. In other words, the DFT algorithm of the infinite loop in the previous main function could perform DFT for 32 sampling, whereas the DFT algorithm of the infinite loop in the main function was constrained with fixed time data with the time margin for the set phaser counter. Perform DFT for 128 sampling.

이와 같은 방법으로, 본 발명의 실시 예에 따른 전력 계통 보호 계전기의 알고리즘 연산 방법은 DFT 알고리즘의 연산 범위를 확장시킬 수도 있다.In this way, the algorithm calculation method of the power system protection relay according to an embodiment of the present invention may extend the calculation range of the DFT algorithm.

도 1은 본 발명의 실시 예에 따른 전력 계통 보호 계전기의 알고리즘 연산 방법을 나타내는 순서도이다.1 is a flowchart illustrating an algorithm calculation method of a power system protection relay according to an exemplary embodiment of the present invention.

Claims (6)

로(raw) 데이터를 인터럽트가 발생할 때마다 제1 및 제2 저장 버퍼에 한 샘플씩 저장하는 단계와;Storing raw data one sample in the first and second storage buffers each time an interrupt occurs; 상기 로 데이터를 한 샘플씩 저장하면서 샘플 카운터를 증가시키는 단계와;Incrementing a sample counter while storing the raw data one sample; 증가시킨 상기 샘플 카운터가 메인 함수 내의 무한 루프에서 연산하는 페이져 카운터보다 큰가를 판단하는 단계와;Determining whether the incremented sample counter is greater than a phaser counter operating in an infinite loop in the main function; 상기 샘플 카운터가 상기 페이져 카운터보다 크면, 페이져를 연산하는 메인 함수 내의 무한 루프를 시작하라는 시작 플래그를 생성하는 단계와;If the sample counter is greater than the pager counter, generating a start flag to start an endless loop in the main function of operating the pager; 시작 플래그가 생성되면, 상기 로 데이터가 저장된 제1 및 제2 저장 버퍼 중 디에프티(DFT) 연산에 사용되는 저장 버퍼를 구속하는 단계와;Constraining a storage buffer used for a DFT operation among the first and second storage buffers in which the raw data is stored, when a start flag is generated; 상기 시작 플래그가 생성되고, 상기 디에프티 연산에 사용되는 저장 버퍼가 구속되면 상기 메인 함수 내의 무한 루프에 생성한 상기 시작 플래그를 입력하는 단계와;Inputting the start flag generated in an endless loop in the main function when the start flag is generated and the storage buffer used for the duty operation is constrained; 상기 메인 함수 내의 무한 루프에 상기 시작 플래그가 입력되면 구속된 상기 디에프티 연산에 사용되는 저장 버퍼에 저장된 상기 로 데이터를 이용하여 상기 메인 함수 내의 무한 루프를 수행하여 전력 계통의 전류 및 전압의 페이져를 연산하는 단계와;When the start flag is input to the infinite loop in the main function, the infinite loop in the main function is performed by using the raw data stored in the storage buffer used for the constraint operation. Calculating; 상기 메인 함수 내의 무한 루프가 종료되면, 연산 종료 플래그를 생성하는 단계와;Generating an operation termination flag when an endless loop in the main function ends; 상기 연산 종료 플래그를 생성되면, 상기 연산 종료 플래그 생성된 때에 구속된 상기 디에프티 연산에 사용되는 저장 버퍼의 구속을 해제하는 단계와;Releasing, when the operation end flag is generated, the restraint of the storage buffer used for the duty operation constrained when the operation end flag is generated; 구속되지 않은 나머지 저장 버퍼에 저장된 상기 로 데이터를 구속이 해제된 상기 디에프티 연산에 사용되는 저장 버퍼로 페이저 카운터만큼 업데이트하는 단계를 포함하는 것을 특징으로 하는 전력 계통 보호 계전기의 알고리즘 연산 방법.And updating the raw data stored in the remaining unconstrained storage buffer by a pager counter to the storage buffer used for the unconstrained deaf operation. 삭제delete 청구항 1에 있어서,The method according to claim 1, 구속이 해제된 상기 디에프티 연산에 사용되는 저장 버퍼로 업데이트하는 로 데이터의 샘플 카운터가 상기 메인 함수 내의 무한 루프가 수행하는 페이져 카운터만큼 디에프티 연산에 사용되는 저장 버퍼에 데이터를 업데이트하는 단계와;Updating data in a storage buffer used for a deflection operation by a sample counter of raw data for updating to a decompression storage buffer used for the deaf operation by a pager counter performed by an infinite loop in the main function; 업데이트 후, 상기 페이져 카운터로 다음번의 상기 메인 함수 내의 무한 루프를 수행하는 단계를 더 포함하는 것을 특징으로 하는 전력 계통 보호 계전기의 알고리즘 연산 방법.And after the updating, performing an infinite loop in the next main function with the phaser counter. 청구항 1에 있어서,The method according to claim 1, 상기 메인 함수 내의 무한 루프에서 연산한 상기 페이져를 이용하여 전력 계통을 보호하기 위한 보호 계전 요소들을 추출하는 단계와;Extracting protection relay elements for protecting a power system using the pager computed in an infinite loop in the main function; 추출한 상기 보호 계전 요소들로 전력 계통을 감시 및 보호하는 단계를 더 포함하는 것을 특징으로 하는 전력 계통 보호 계전기의 알고리즘 연산 방법.And monitoring and protecting a power system with the extracted protection relay elements. 청구항 1에 있어서,The method according to claim 1, 상기 로 데이터는 전력 계통의 전류 및 전압의 아날로그 신호를 디지털 변환한 데이터인 것을 특징으로 하는 전력 계통 보호 계전기의 알고리즘 연산 방법.The raw data is an algorithm calculation method of a power system protection relay, characterized in that the digital signal of the analog signal of the current and voltage of the power system. 청구항 1에 있어서,The method according to claim 1, 상기 페이져 카운터는 상기 메인 함수 내의 무한 루프에서 수행하는 디에프티 연산의 시간적 여유인 것을 특징으로 하는 전력 계통 보호 계전기의 알고리즘 연산 방법.The pager counter is an algorithm calculation method of a power system protection relay, characterized in that it is a time margin of a diff operation performed in an infinite loop in the main function.
KR1020070139970A 2007-12-28 2007-12-28 Operation method for algorithms of protecting relay in electric power system KR100957565B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070139970A KR100957565B1 (en) 2007-12-28 2007-12-28 Operation method for algorithms of protecting relay in electric power system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070139970A KR100957565B1 (en) 2007-12-28 2007-12-28 Operation method for algorithms of protecting relay in electric power system

Publications (2)

Publication Number Publication Date
KR20090072007A KR20090072007A (en) 2009-07-02
KR100957565B1 true KR100957565B1 (en) 2010-05-11

Family

ID=41329283

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070139970A KR100957565B1 (en) 2007-12-28 2007-12-28 Operation method for algorithms of protecting relay in electric power system

Country Status (1)

Country Link
KR (1) KR100957565B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10707671B2 (en) 2016-12-30 2020-07-07 Lsis Co., Ltd. Method of detecting electrical disturbance by DC component

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950030479A (en) * 1994-04-14 1995-11-24 문정환 Digital filter
KR960035701A (en) * 1995-03-15 1996-10-24 이희종 Fault Detection Method Using Phaser High Speed Operation of Digital Selective Ground Relay
KR19980073670A (en) * 1997-03-18 1998-11-05 이종수 Digital Power System Protection Control Device
KR20020035805A (en) * 2002-04-17 2002-05-15 (주)메저컴 apparatus and method for device measure using digital sampling

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950030479A (en) * 1994-04-14 1995-11-24 문정환 Digital filter
KR960035701A (en) * 1995-03-15 1996-10-24 이희종 Fault Detection Method Using Phaser High Speed Operation of Digital Selective Ground Relay
KR19980073670A (en) * 1997-03-18 1998-11-05 이종수 Digital Power System Protection Control Device
KR20020035805A (en) * 2002-04-17 2002-05-15 (주)메저컴 apparatus and method for device measure using digital sampling

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10707671B2 (en) 2016-12-30 2020-07-07 Lsis Co., Ltd. Method of detecting electrical disturbance by DC component

Also Published As

Publication number Publication date
KR20090072007A (en) 2009-07-02

Similar Documents

Publication Publication Date Title
AU2011336435B2 (en) Dual-comparator restricted earth fault protection
JP3744991B2 (en) Circuit breaker
BRPI0714603A2 (en) Method and apparatus for detecting a high impedance failure in a multi-grounded power distribution system
EP2630713B1 (en) Electronic circuit breaker with alternate mode of operation using auxiliary power source
CN102576999A (en) System and method for polyphase ground-fault circuit-interrupters
EP2487766A1 (en) Method and apparatus for detecting earth fault
JPWO2015056326A1 (en) Power switching control device and opening control method
CN110146763B (en) Arc suppression coil parallel low-resistance grounding device test method and device and storage medium
KR100957565B1 (en) Operation method for algorithms of protecting relay in electric power system
US10338122B2 (en) Method and device for detecting a fault in an electrical network
US20190252134A1 (en) Point on wave switching using slow speed processing
Mahamedi et al. Setting-free method for detection of asymmetrical faults during power swings
JP5622486B2 (en) Insulation monitoring device
JP2009261233A (en) Method of setting trip function of earth fault in trip apparatus, and trip apparatus having trip function defined for earth fault protection
WO2022044278A1 (en) Digital protective relay and digital protective relay monitoring system
CN107515329B (en) IGBT comprehensive over-current protection method and system based on digital filtering
CN108879798B (en) Over-current control method, system, equipment and medium for preventing error based on mutation
JP6271100B1 (en) Digital relay
US11018497B2 (en) In-phase motor bus transfer
Henville et al. Dynamic simulations challenge protection performance
US10707671B2 (en) Method of detecting electrical disturbance by DC component
US9843335B2 (en) Supervision of input signal channels
KR940005124Y1 (en) Power circuit
JP2013255355A (en) Digital protection relay device
JP2013110936A (en) Transmission line automatic restoration system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee