KR100950307B1 - Power amplifier - Google Patents

Power amplifier Download PDF

Info

Publication number
KR100950307B1
KR100950307B1 KR1020080009451A KR20080009451A KR100950307B1 KR 100950307 B1 KR100950307 B1 KR 100950307B1 KR 1020080009451 A KR1020080009451 A KR 1020080009451A KR 20080009451 A KR20080009451 A KR 20080009451A KR 100950307 B1 KR100950307 B1 KR 100950307B1
Authority
KR
South Korea
Prior art keywords
transistor
connected
transformer
power amplifier
power
Prior art date
Application number
KR1020080009451A
Other languages
Korean (ko)
Other versions
KR20090083572A (en
Inventor
박창근
손기용
홍성철
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020080009451A priority Critical patent/KR100950307B1/en
Publication of KR20090083572A publication Critical patent/KR20090083572A/en
Application granted granted Critical
Publication of KR100950307B1 publication Critical patent/KR100950307B1/en

Links

Images

Abstract

본 발명은 전력 증폭기에 관한 것으로서, 변압기를 매개로 서로 연결되어 있는 일부 회로를 끄거나 켜 줌으로써, 전원 전압의 조절과 이에 따른 출력 전력의 조정이 가능해지고, 부하 임피던스 변환비를 조정 가능하게 하는 전력 증폭기에 관한 것이다. The present invention is a power for enabling such, turn off some of the circuitry which are connected to the transformer as a parameter by giving on or off, the control and subsequent adjustment of the output power according to the power supply voltage becomes possible, to adjust the load impedance conversion ratio of the power amplifier It relates to an amplifier.
본 발명은 전력 증폭기에 있어서, 전원 전압과 연결된 제1 트랜지스터와, 접지와 연결된 제2 트랜지스터와, 1차측을 매개로 제1 트랜지스터 및 제2 트랜지스터를 연결하고, 2차측을 통하여 출력 전력을 나타내는 변압기와, 제1 트랜지스터 및 변압기의 1차측 사이에 위치하고 DC 신호와 연결되는 제3 트랜지스터와, 제1 트랜지스터 및 제3 트랜지스터에 병렬로 위치하여, 전원 전압과 DC 신호에 연결되는 제4 트랜지스터와, 변압기와 제2 트랜지스터 사이에 위치하는 제5 트랜지스터를 포함한다. Transformer The present invention represents the output power in a first transistor and a second transistor connected to the ground is connected to the power supply voltage, the first transistor and connected to the second transistor in the primary side parameters, via the secondary side of the power amplifier and the first and the third transistor transistor, and located between the primary side of the transformer is connected to the DC signal, the first transistor and a fourth transistor and a transformer is located in parallel, connected to the power-supply voltage and the DC signal to the third transistor and to claim a fifth transistor which is located between the second transistor.
상기와 같은 본 발명에 따르면 변압기를 매개로 서로 연결되어 있는 일부 회로를 끄거나 켜 줌으로써, 전원 전압의 조절을 가능하게 하고 이에 따른 출력 전력의 크기를 조정하는 효과가 있다. By giving, according to the present invention as described above off the circuit portion which are connected to the transformer as a parameter on or off, there is an effect that allows the adjustment of the supply voltage and adjust the magnitude of the output power based.
전력 증폭기, 능동 소자, 스위치 A power amplifier, active element and the switch

Description

전력 증폭기{Power amplifier} Power amplifier power amplifier {}

본 발명은 전력 증폭기에 관한 것으로서, 더욱 상세하게는 변압기를 매개로 서로 연결되어 있는 일부 회로를 끄거나 켜 줌으로써, 전원 전압의 조절과 이에 따른 출력 전력의 조정이 가능해지고, 부하 임피던스 변환비를 조정 가능하게 하는 전력 증폭기에 관한 것이다. The present invention relates to a power amplifier, and more particularly, by giving off or turn on some of the circuitry which are connected to the transformer as a parameter, it becomes possible to control and subsequent adjustment of the output power according to the power supply voltage, the load impedance conversion adjusting the ratio It relates to a power amplifier, which enables.

종래, 전력 증폭기에 관한 기술은 대한민국 공개특허 제2007-0101723호 '전송선 변압기를 이용한 전력 증폭기' 이외에 다수 출원 및 공개된 상태이다. Conventionally, technology of the power amplifier is in addition to Republic of Korea Patent Publication No. 2007-0101723 Arc Power Amplifier using transmission line transformers, the number of applications and visibility.

상기 종래기술은, 구동 증폭단과 전력 증폭단으로 구성되고 상기 구동 증폭단과 전력 증폭단에 각각 정합회로와 전력 결합기가 연결되어 상기 구동 증폭단의 출력신호가 상기 전력 증폭단을 구동함과 동시에 정합회로와 전력 결합기를 매개하여 출력단자로 출력되는 전력 증폭기에 있어서, 상기 정합회로와 전력 결합기는 전송선으로 형성되어 출력단자와 연결되는 2차측 전송선과, 상기 2차측 전송성 양측으로 대응하여 전송선이 각각 배치되고 각각 서로 다른 기생성분을 갖도록 형성되어 일측에 구동 증폭단이 연결되고 타측에 전력 증폭단이 연결되는 복수개의 1차측 전송선으로 이루어진 전송선 변압기인 것을 특징으로 한다. The prior art is made up of a driving amplification stage and the power amplification stage the drive amplifying stage and the power amplification stage is that each matching circuit and a power combiner coupled to the output signal matching circuit and a power combiner at the same time as driving the power amplifier stage of the driving amplifier stage mediated by in the power amplifier output to the output terminal, the matching circuit and the power combiner is formed in a transmission line in response to the secondary side transmission line and the secondary-side transporting both sides connected to the output terminal transmission line it is disposed in each respective different characterized in that the transmission line transformer made of a plurality of the primary transmission line that is formed to have a parasitic component driving the amplifier stage is connected to one side and the power amplification stage is connected to the other side.

이러한 전송선 변압기를 이용한 전력 증폭기 구조에서 출력 전력과 효율은 다음과 같은 관계식에 의해 구할 수 있다. In the power amplifier the structure using such a transmission line transformer output power and efficiency can be determined by the following relational expression like.

일반적으로 무선통신 시스템용 전력 증폭기의 출력 전력의 크기는 수학식1에서와 같이 전원 전압의 제곱에 비례하고, 부하 저항값에 반비례한다. In general, the size of the output power of the power amplifier for use in a wireless communication system is proportional to the square of the supply voltage, as shown in equation (1), and inversely proportional to the load resistance value.

Figure 112008007760811-pat00001

따라서 높은 출력 전력을 얻기 위한 방법에는 부하 저항값을 감소시키는 것이 포함된다. Therefore include those of a method for obtaining a high output power is reduced to the load resistance value. 하지만, 이러한 방법은 고주파 전력 증폭기의 출력 정합 회로의 구성을 어렵게 한다. However, this method makes it difficult to configure an output matching circuit of the high-frequency power amplifier. 또한 만약 부하 저항값이 감소할 경우, 전력 증폭기의 효율을 나타내는 수학식2를 보면 알 수 있듯이 전력 증폭기의 전체 효율이 열화되는 단점이 있다. Also, if the load resistance value is decreased, as can be seen from the equation (2) represents the efficiency of the power amplifier has the disadvantage that the total efficiency of the power amplifier is deteriorated.

Figure 112008007760811-pat00002

수학식1에서 V DD 는 전력 증폭기의 전원전압을 나타내고, R load 는 전력 증폭기의 부하 저항값을 나타낸다. V DD in Equation 1 denotes a power supply voltage of the power amplifier, R load denotes a load resistance of the power amplifier. 수학식2에서 R on 은 전력 소자의 온(on) 저항값을 나타낸다. R on in equation (2) shows the on (on) the resistance of the power device.

전력 증폭기의 주요 성능 지표인 출력 전력과 효율을 나타내는 위의 두 수학식에 따르면, 효율의 열화 없이 높은 출력 전력을 얻기 위해서는 전원 전압을 높여 주어야 하는데 이는 능동 소자의 항복 전압(breakdown voltage)에 의해 제한된다. According to the two equations above represents the key performance indicators in output power and efficiency of the power amplifier, in order, without deterioration of the efficiency to obtain a high output power to give increasing the power supply voltage, which is limited by the breakdown voltage of the active element (breakdown voltage) do. 따라서 고출력, 고효율의 성능을 내면서도 능동 소자가 겪게 되는 전압 스트레스를 줄여주는 새로운 구조가 필요하게 되었다. Therefore, a need has also been a new structure for reducing the voltage stress experienced by the active element throwing high power, highly efficient performance.

이러한 목적에 따라 종래기술인 대한민국 등록특허 제10-0747113호 '전력 증폭기'에서는 접지에 연결된 능동 소자만을 증폭기에서 사용하던 일반적인 구조와 다르게, 전원 전압에 연결된 능동 소자를 추가적으로 사용하여 개별 능동소자가 겪게 되는 전압 스트레스를 줄여주어 전력 증폭기 회로의 신뢰성을 향상시켰다. For this purpose the general structure and different from that used in only the amplifier active device connected to the ground prior art Republic of Korea Patent No. 10-0747113 call "power amplifier", the individual active components may encounter by using additionally an active element connected to the power supply voltage by reducing the voltage stress improves the reliability of the power amplifier circuit.

그러나 이러한 전력 증폭기 구조에서는 출력 전력의 조정이 불가능하다. However, such a power amplifier structure it is not possible to adjust the output power. 전력 증폭기를 낮은 출력 전력 영역에서 동작시키기 위해 전원 전압을 낮추다 보면, 전원 전압에 연결되어 있는 능동 소자가 꺼지게 되어 DC전류 경로가 끊어지게 되는 문제점이 발생한다. When the let down power supply voltage to operate the power amplifier at a low output power region, the active element that is connected to the power supply voltage is turned off becomes a problem arises that the DC current paths cut off. 또한 변압기를 매개로 연결된 일부 회로를 끄게 되면 전원 전압으로부터 접지에 이르는 DC전류 경로가 끊어지게 되어 마찬가지로 전체회로가 동작을 하지 못하게 되는 문제점이 있다. In addition, when the turn off some circuits connected to the transformer as a parameter a DC current path to ground from the power supply voltage is cut off, there is a problem that prevents the entire circuit is operating in a similar way.

따라서 출력 전력이 일정한 시스템에서는 이러한 전력 증폭기 구조가 일정한 값의 출력 전력을 발생시키는 데 있어서 아무런 문제점이 없지만, 출력 전력이 시간에 따라 바뀌어야 하는 시스템에서는 적합하지 않은 구조이다. Therefore, in certain systems the output power according to which such a power amplifier structure that generates an output power of a constant value but is no problem, the systems are not suitable structure to be changed output power with time.

즉, 상기 특허와 같은 구조에서는 전원 전압 및 출력 전력을 조정하거나, 일부 회로를 꺼주면서 부하 임피던스 변환비를 바꾸어주는 것이 불가능한 문제점이 있다. That is, there is a problem that it is impossible in the structure, such as the patent to adjust the supply voltage and the output power, or giving off a part of the circuit to change the load impedance conversion ratio. 이를 해결하기 위해서는 새로운 기법을 필요로 한다. To solve this problem requires a new approach.

본 발명의 목적은, 상기와 같은 문제점을 해결하기 위한 것으로서, 무선 통신 시스템용으로 사용되는 전력 증폭기에서 변압기를 매개로 서로 연결되어 있는 일부 회로를 끄거나 켜 줌으로써, 전원 전압의 조절을 가능하게 하고 이에 따른 출력 전력의 크기를 조정 가능하게 하는 전력 증폭기를 제공함에 있다. An object of the present invention serves to solve the above-off some of the circuitry that are connected to each other as a medium for the transformer in the power amplifier used for a radio communication system by giving on or off, and enables the adjustment of the supply voltage this is to provide a power amplifier that can be adjusted according to the magnitude of the output power.

그리고, 본 발명의 다른 목적은, 변압기를 통한 부하 임피던스의 변환비를 조정하여 높은 전력을 얻을 수 있도록 함과 동시에 낮은 출력 전력 영역에서도 높은 효율을 가지도록 하는 전력 증폭기를 제공함에도 있다. And, another object of the present invention though adjusting the conversion ratio of the load impedance through the transformer to provide a power amplifier and also to have a high efficiency even at a low output power region at the same time so as to obtain high power.

본 발명은 전력 증폭기에 있어서, 전원 전압과 연결된 제1 트랜지스터; The present invention relates to a power amplifier, a first transistor coupled to the power supply voltage; 접지와 연결된 제2 트랜지스터; A second transistor coupled to ground; 1차측을 매개로 상기 제1 트랜지스터 및 제2 트랜지스터를 연결하고, 2차측을 통하여 출력 전력을 나타내는 변압기; Transformer in the primary-side intermediate connecting said first and second transistors, and indicating the output power through a secondary side; 상기 제1 트랜지스터 및 변압기의 1차측 사이에 위치하고 DC 신호와 연결되는 제3 트랜지스터; A third transistor that is located connected to the DC signal between the primary side of the first transistor and the transformer; 상기 제1 트랜지스터 및 제3 트랜지스터에 병렬로 위치하여, 상기 전원 전압과 DC 신호에 연결되는 제4 트랜지스터; The first transistor and the third located in parallel to the transistor, a fourth transistor coupled to the power supply voltage and the DC signal; 및 상기 변압기와 제2 트랜지스터 사이에 위치하는 제5 트랜지스터; And a fifth transistor which is located between the transformer and the second transistor; 를 포함한다. It includes.

또한, 본 발명은 전력 증폭기에 있어서, 전원 전압과 연결된 제1 트랜지스터; In addition, the present invention relates to a power amplifier, a first transistor coupled to the power supply voltage; 접지와 연결된 제2 트랜지스터; A second transistor coupled to ground; 1차측을 매개로 상기 제1 트랜지스터 및 제2 트랜지스터를 연결하고, 2차측을 통하여 출력 전력을 나타내는 변압기; Transformer in the primary-side intermediate connecting said first and second transistors, and indicating the output power through a secondary side; 상기 제1 트랜지스터 및 변압기의 1차측 사이에 위치한 제3 트랜지스터; The third transistor is located between the primary side of the first transistor and the transformer; 상기 변압기와 제2 트랜지스터 사이에 위치하고 DC 신호와 연결되는 제5 트랜지스터; A fifth transistor connected to the DC signal which is located between the transformer and the second transistor; 및 상기 제2 트랜지스터 및 제5 트랜지스터에 병렬로 위치하여, 상기 접지와 DC 신호에 연결되는 제6 트랜지스터; And the second position in parallel to the transistor and the fifth transistor, the sixth transistor being connected to the ground and a DC signal; 를 포함한다. It includes.

그리고, 본 발명은 전력 증폭기를 복수개 사용하여 이루어지는, 분포형(Distributed) 또는 순환형 구조(Circular geometry)를 가지는 전력 증폭기에 있어서, 각각의 전력 증폭기가 변압기의 2차측을 매개로 하여 서로 연결되고, 임의의 전력 증폭기의 능동 소자에 연결되어 있는 접지가 인접한 전력 증폭기의 능동 소자에 연결되어 있는 접지와 서로 연결되고, 임의의 전력 증폭기의 능동 소자에 연결되어 있는 전원 전압이 인접한 전력 증폭기의 능동 소자에 연결되어 있는 전원 전압과 서로 연결되어 있는 것을 특징으로 한다. The present invention provides a power amplifier having a distribution type (Distributed) or circular structure (Circular geometry) formed with a plurality of power amplifiers, and the respective power amplifier connected to each other by the second side of the transformer as a parameter, the active element of any power is connected to the active device ground and are connected to each other in the power amplifier ground is adjacent that is connected to the active element, adjacent to the power supply voltage that is connected to the active element of any of the power amplifier is the power amplifier of the amplifier characterized in that connected to each other and that are connected to the power supply voltage.

상기와 같은 본 발명은 변압기를 매개로 서로 연결되어 있는 일부 회로를 끄거나 켜 줌으로써, 전원 전압의 조절을 가능하게 하고 이에 따른 출력 전력의 크기를 조정하는 효과가 있다. The present invention as described above off the circuit portion connected to each other by giving a transformer as a parameter on or off, there is an effect that allows the adjustment of the supply voltage and adjust the magnitude of the output power based.

그리고, 본 발명은 변압기를 통한 부하 임피던스의 변환비를 조정하여 높은 전력을 얻을 수 있도록 함과 동시에 낮은 출력 전력 영역에서도 높은 효율을 가지는 효과가 있다. The present invention has the effect, and at the same time having a high efficiency even at a low output power region so as to obtain a high power by adjusting the conversion ratio of the load impedance with the transformer.

이하, 첨부된 도면을 참조하여 본 발명을 상세하게 설명한다. With reference to the accompanying drawings, the present invention will be described in detail.

본 발명의 일실시예에 따른 전력 증폭기에 관하여 도 1 내지 도 6을 참조하여 설명하면 다음과 같다. It will be described with respect to FIG. Power amplifier according to one embodiment of the present invention reference to Figures 1 to 6 as follows.

본 발명의 제1 실시예에 따른 전력 증폭기는 도 1에 도시된 바와 같이, 전원 전압과 연결된 제1 트랜지스터(100), 접지와 연결된 제2 트랜지스터(200), 제1 트랜지스터와 제2 트랜지스터 사이에 위치하는 변압기(300), 제1 트랜지스터(100)와 변압기(300) 사이에 위치하는 제3 트랜지스터(400), 제1 트랜지스터(100)와 제3 트랜지스터(400)에 병렬로 위치하는 제4 트랜지스터(500), 변압기(300)와 제2 트랜지스터(200) 사이에 위치하는 제5 트랜지스터(600)를 포함한다. The like, between the connected and the supply voltage a first transistor 100, connected to the ground the second transistor 200, a first transistor and a second transistor described in power amplifier according to a first embodiment of the present invention as shown in Figure 1 a fourth transistor which is located in parallel to position the transformer 300, the first transistor 100 and a transformer the third transistor 400, a first transistor 100 and third transistor 400, which is located between 300 500, and a fifth transistor (600) located between the transformer 300 and the second transistor 200.

우선, 제1 트랜지스터(100)는 PMOS로 구성되어, 게이트 단자가 (-)의 고주파 입력신호를 받고, 소스 단자가 전원 전압과 연결된다. First, the configured first transistor 100 is a PMOS, the gate terminal (-) receiving a high frequency input signals, the source terminal is connected to the power supply voltage.

또한, 제2 트랜지스터(200)는 NMOS로 구성되어, 게이트 단자가 (+)의 고주파 입력신호를 받고, 소스 단자가 접지와 연결된다. In addition, the second transistor 200 is composed of a NMOS, receiving a high frequency input signal of the gate terminal (+), the source terminal is coupled to ground.

여기에서 (-)의 고주파 입력신호와 (+)의 고주파 입력신호는 위상이 서로 반대인 두 입력신호를 의미한다. Where (-) input high-frequency signal of the radio frequency input signal and the (+) refers to the two input signals in phase opposition to each other.

또한, 변압기(300)는 제1 트랜지스터(100)와 제2 트랜지스터(200) 사이에 변압기의 1차측이 위치하고, 부하저항과 연결되는 2차측을 통해 출력 전력을 출력한다. In addition, the transformer 300 includes a first transistor 100 and the first side of the transformer between the second transistor 200 is located, and through the secondary side is connected to the output load resistor for the output power.

또한, 제3 트랜지스터(400)는 게이트 단자가 일부 회로를 끄고 켜주기 위한 DC 신호(L)에 연결되고, 소스 단자가 제1 트랜지스터(100)의 드레인 단자와 연결되며, 드레인 단자가 변압기(300)의 1차측에 연결된다. In addition, the third transistor 400 is connected to the DC signal (L) intended to turn on the gate terminal to turn off the part of the circuit and, and the source terminal is connected to the drain terminal of the first transistor 100, the drain terminal of the transformer (300 ) it is connected to the primary side.

또한, 제4 트랜지스터(500)는 게이트 단자가 일부 회로를 끄고 켜주기 위한 DC 신호(L)에 연결되고, 드레인 단자가 전원 전압에 연결되며, 소스 단자가 제3 트랜지스터(400)의 드레인 단자와 변압기(300)의 1차측 사이에 연결된다. In addition, the fourth transistor 500 is connected to the DC signal (L) intended to turn on the gate terminal to turn off the part of the circuit, and a drain terminal connected to the source voltage, the source terminal of the third transistor 400, the drain terminal and It is connected between the primary side of the transformer 300.

그리고, 제 5 트랜지스터(600)는 게이트 단자가 바이어스를 위한 또 다른 DC신호(L')에 연결되고, 드레인 단자가 변압기(300)의 1차측에 연결되며, 소스 단자가 제2 트랜지스터(200)의 드레인 단자에 연결된다. Then, the fifth transistor 600 and the gate terminal connected to another DC signal (L ') for the bias, and a drain terminal connected to the primary side of the transformer 300, the source terminal of the second transistor (200) It is connected to the drain terminal.

여기서, 제1 트랜지스터(100), 제2 트랜지스터(200) 및 변압기(300)로 이루어진 구성에 대해 설명하면 다음과 같다. Here, it will be described for a configuration consisting of a first transistor 100, second transistor 200 and the transformer 300 as follows.

본 발명에 따른 전력 증폭기는 제1 트랜지스터(100)와 제2 트랜지스터(200)의 게이트에 위상이 서로 반대인 차동 신호가 인가되면, 제1 트랜지스터와 제2 트랜지스터가 동시에 꺼지거나, 켜지게 된다. When the power amplifier according to the present invention includes a first transistor 100 and the second gate differential signal in phase opposition to each other in the transistor 200 it is applied to the first transistor and the second transistor is turned off or at the same time, is turned on. 만약 동시에 켜지게 된다면, 전원 전압과 접지는 인덕턴스 성분이 존재하는 변압기(300)의 1차측을 통하여 서로 연결되어 전원 전압과 접지 사이의 전위차에 의해 변압기(300)의 1차측에 전류가 흐르게 되고, 이 과정에서 변압기(300)의 1차측에는 자기 에너지(magnetic energy)가 축적되게 된다. If simultaneously turned on, the power supply voltage and the ground are connected to each other through the primary side of the transformer 300 of the inductance component is present, the current on the primary side of the transformer 300 by the potential difference between the supply voltage and ground to flow, the primary side of the transformer 300 in this process, is to be the magnetic energy (magnetic energy) accumulated.

이후, 제1 트랜지스터(100)와 제2 트랜지스터(200)가 동시에 꺼지게 되면, 변압기(300)의 1차측에 저장되어 있던 자기 에너지는 제1 트랜지스터의 캐패시터와 제2 트랜지스터의 캐패시터에서 전기 에너지(electric energy)로 변환되어 출력 전력으로 나타나게 된다. Then, the first transistor 100 and second transistor 200 when switched off at the same time, magnetic energy is electric energy (electric in the capacitor and the capacitor of the second transistor of the first transistor that has been stored in the primary side of the transformer (300) is converted into energy) it is displayed in the output power. 여기서, 제1 트랜지스터와 제2 트랜지스터의 캐패시터는 PMOS 및 NMOS의 기생 캐패시턴스와 추가적인 캐패시터에 의하여 구현이 가능하며, 이러한 추가적인 캐패시터는 도 1을 비롯한 본 발명의 일실시예에 따른 도면들에서는 생략되었다. Here, the first capacitor of the transistor and the second transistor can be implemented by the parasitic capacitance of the PMOS and NMOS as the additional capacitor, and this additional capacitor is omitted in the drawings according to an embodiment of the present invention, including Fig.

이때, 변압기(300)의 1차측에 저장되어 있던 자기 에너지는 제1 트랜지스터(100)와 제2 트랜지스터(200)의 캐패시터에 각각 나뉘어 전기 에너지로 변환되므로, 제1 트랜지스터와 제2트랜지스터 각각 드레인과 소스 사이의 전위차는 종래기술에 비하여 줄어들게 된다. At this time, since the magnetic energy stored in the primary side of the transformer 300 is converted into respective divided electrical energy to the capacitor of the first transistor 100 and second transistor 200, a first transistor and a second transistor, each drain and the potential difference between source is reduced over the prior art. 종래기술에 의한 전력 증폭기에서 사용되는 트랜지스터의 드레인-소스 전위차는 전원 전압의 약 3배 정도의 최고 전압이 올라가지만, 본 발명에 따른 트랜지스터의 드레인-소스 전위차는 전원 전압의 약 1.5배 정도의 최고 전압이 나타난다. The drains of the transistors used in the power amplifier according to the prior art-source potential difference is only rise a maximum voltage of about three times the power supply voltage, the drain of the transistor according to the present invention the source potential difference is up to approximately 1.5 times the power supply voltage voltage appears.

따라서, 본 발명에 따른 전력 증폭기 구조는 종래기술에 비하여 트랜지스터의 드레인-소스 전위차가 줄어 회로의 신뢰성을 높일 수 있는 이점이 있다. The power amplifier structure according to the present invention, the drain of the transistor as compared to the prior art there is an advantage that the source potential reduces to improve the reliability of the circuit.

본 발명에 따른 제1 트랜지스터(100)의 드레인 전압과 제2 트랜지스터(200)의 드레인 전압의 차이가 변압기(300)의 1차측 양단에 나타나게 되고, 이와 동일한 전압의 차이가 변압기(300)의 2차측에도 그대로 나타나게 된다. 2 of the first transistor 100, the drain voltage and the second transistor 200, the difference between the drain voltage and appears across the primary side of the transformer 300, is this difference in voltage equal to the transformer 300 of the according to the invention side to be displayed as it is. 또한 1차측에 흐르는 전류는 상호 유도 기전력에 의하여 변압기(300)의 2차측에 전류를 유도하게 된다. In addition, the current flowing through the primary winding is to induce a current in the secondary side of the transformer 300 by mutual induced electromotive force. 이러한 방식으로 제1 트랜지스터(100)와 제2 트랜지스터(200)에서 발생된 전력이 변압기(300)를 매개로 하여 출력 전력으로 나타나게 된다. In this way, the power generated in the first transistor 100 and second transistor 200 and a transformer 300 to the parameter is displayed by the output power.

본 실시예에 따른 제1 트랜지스터(100)와 제3 트랜지스터(400), 및 제2 트랜지스터(200)와 제5 트랜지스터(600)는 캐스코드 구조를 형성하는 능동 소자이다. The first transistor 100 and third transistor 400, and the second transistor 200 and the fifth transistor 600 according to the present embodiment is an active element for forming a cascode structure. 이때, 제3 트랜지스터(400)와 제5 트랜지스터(600)는 게이트 단자에 인가되는 게이 트 전압에 따라 켜지거나 꺼지는 동작을 하므로 스위치로 간주할 수 있다. At this time, the third transistor 400 and the fifth transistor 600, so the on or off operation in accordance with the gated voltage applied to the gate terminal can be considered a switch.

본 실시예에 따른 제3 트랜지스터(400)와 제4 트랜지스터(500)는 각각 PMOS와 NMOS이므로, 전원 전압 또는 접지와 같은 전위를 가지는 DC 신호를 각각의 게이트에 동시에 인가한다면, PMOS와 NMOS중 하나는 꺼지게 되고, 나머지 하나는 켜지게 된다. The third transistor 400 and fourth transistor 500 according to this embodiment because each PMOS and NMOS, if a DC signal having a potential such as the power supply voltage or ground is applied simultaneously to the respective gates, one of the PMOS and NMOS It is turned off and, the other is turned on.

본 실시예에 따른 제1 트랜지스터(100) 및 제2 트랜지스터(200)는 증폭단의 역할을 한다. A first transistor 100 and second transistor 200 of the present embodiment serves as an amplifier stage. 즉, 제1 트랜지스터(100) 및 제2 트랜지스터(200)의 드레인 단자에서 RF출력이 발생되고, 변압기(300)에서 각 트랜지스터에서 발생된 전력을 결합하는 역할을 하게 된다. That is, the RF output is generated at the drain terminal of the first transistor 100 and second transistor 200, is responsible for combining the power generated in the respective transistors in the transformer 300.

여기서, 전력 증폭기 회로의 신뢰성을 유지하면서 큰 출력을 얻기 위해서는 제4 트랜지스터(500)는 꺼주고, 제3 트랜지스터(400)는 켜주어야 한다. Here, in order to obtain a large output, while maintaining the reliability of the power amplifier circuit of the fourth transistor 500 is giving off, the third transistor 400 should turn on. 앞서 기술한 바와 같이 DC 신호를 이용하여 동시에 제4 트랜지스터(500)를 꺼주고, 제3 트랜지스터(400)를 켜주는 것이 가능하다. It is possible, as described previously using the DC signal at the same time giving off a fourth transistor 500, thought the proud tree a third transistor (400). 이때, 제1 트랜지스터 및 제2 트랜지스터가 증폭단으로 동작하여 각각의 트랜지스터에서 RF출력이 발생된다. In this case, the first and second transistors is the RF output at each of the transistors to operate in the amplifier stage.

만약, 제3 트랜지스터(400)를 꺼주고, 제4 트랜지스터(500)를 켜준다면 제3 트랜지스터(400)의 드레인 단자는 제4 트랜지스터(500)를 통하여 AC적으로 접지인 전원 전압과 연결되어 제1 트랜지스터(100)는 더 이상 증폭단으로서의 역할을 하지 못하게 된다. If, giving off a third transistor 400, fourth jundamyeon turn on the transistor 500, the drain terminal of the third transistor 400 is connected to the AC Physical supply voltage ground through the fourth transistor 500, the first transistor 100 is able to serve as a further amplification stage. 따라서, 이 경우는 오직 제2 트랜지스터(200)에 의해서 발생한 RF출력만이 변압기(300)의 2차측에 나타나게 되어 앞서 기술한 제3 트랜지스터(400)를 켜준 경우에 비하여 낮은 출력 전력을 가지게 된다. Therefore, in this case, it will have a lower output power compared to only the second case a third transistor 400, a RF output only is displayed on the secondary side of the transformer 300 described above caused by the transistors 200 kyeojun. 즉, 제4 트랜지스터(500), 제4 트랜지스터와 반대의 극성을 갖는 제3 트랜지스터(400), 그리고 DC 신호(L)를 이용함으로써, 낮은 출력 전력 영역과 높은 출력 전력 영역에서의 동작을 서로 전환시키는 것이 가능하다. That is, the fourth transistor 500, the fourth by using the third transistor 400, and a DC signal (L) having the polarity of the transistor and an opposite, switching operation in a low output power region and a high output power region with each other it is possible to.

이와 같은 각 영역에서의 동작을 '모드'로 칭한다면, 제1 트랜지스터(100)와 제3 트랜지스터(400)에 평행하게 연결된 제4 트랜지스터에 의하여, 두 가지 영역에서의 동작(이하, 듀얼 모드)이 가능하게 된 것이다. When referred to this operation of the respective regions such as "mode", the first transistor 100 and the third operation (hereinafter referred to as a dual mode), in two areas by the third transistor in parallel connected to the transistor 400 this will be made possible.

전력 증폭기 동작의 신뢰성 측면을 살펴보면, 높은 출력 전력 영역에서는 NMOS와 PMOS 두 능동 소자를 사용하여 제1 트랜지스터(100)와 제2 트랜지스터(200)가 증폭에 관여하고, 이 영역에서는 앞서 설명한 바와 같이 제1 트랜지스터와 제2 트랜지스터 각각의 드레인-소스 전위차가 줄어들어 회로 동작의 신뢰성을 향상시키는 이점을 가지게 된다. Looking at the reliability aspects of the power amplifier operation, as a high output power region in involved in the amplifying NMOS and PMOS using two active elements the first transistor 100 and second transistor 200, described earlier in this area the a first transistor and a second transistor, each of the drain-to-be to have the advantage of reduced potential difference between the source to improve the reliability of the circuit operation.

또한 제4 트랜지스터(500)를 켜주고 제3 트랜지스터(400)를 꺼주는 낮은 출력 전력 영역에서의 동작에서, 낮은 전원 전압 하에서만 동작시킨다면, 하나의 능동 소자만 증폭에 관여하더라도, 낮은 전원 전압으로 인해 제2 트랜지스터(200)의 드레인-소스 전위차가 작으므로, 높은 출력 전력 영역에서와 마찬가지로 전력 증폭기 동작의 신뢰성을 보장할 수 있다. In addition, in the operation at a low output power region, which turn off the fourth transistor third transistor (400) to give on the 500, sikindamyeon operating only under a low power supply voltage, even if only one active element involved in the amplification, a low power supply voltage because the drain of the second transistor (200) to their compact source potential difference, it is possible to ensure the reliability of the power amplifier operating in a similar way and at a high output power region. 즉, 모든 동작 영역에서 전력 증폭기 회로의 신뢰성이 보장된다. That is, the reliability of the power amplifier circuit is ensured in all operating regions.

한편, 이와 같은 동작 영역(모드)의 전환을 역으로 생각해보면, 제1 트랜지스터(100)의 소스 단자가 전원 전압에 연결되어 있으므로, 전원 전압을 낮출 경우 PMOS에서의 게이트-소스간 전위차의 절대값이 역치 전압(threshold voltage)의 절 대값보다 작아져서 제1 트랜지스터(100)가 꺼지게 되므로, 전원 전압을 조정하여 출력 전력을 조정하는 것이 불가능하다. On the other hand, this Considering the conversion of the same operating area (mode) Conversely, when the first source terminal of the transistor 100 is lower, the power supply voltage because it is linked to the power supply voltage the gate of the PMOS - source between the absolute value of the potential difference so becomes small than the absolute value of the threshold voltage (threshold voltage), the first transistor 100 is turned off, it is impossible to adjust the supply voltage to adjust the output power.

그러나 이와 같이 제1 트랜지스터(100) 증폭단에 평행하게 NMOS의 제4 트랜지스터(500)를 연결한 경우, 전원 전압을 낮추더라도 PMOS인 제1 트랜지스터(100)가 꺼지기 전에 DC 신호(L)를 이용하여 제4 트랜지스터(500)를 켜고 제3 트랜지스터(400)를 꺼 줌으로써 기존의 NMOS만 사용한 전력 증폭기 구조로 변형시키면서 전원 전압의 조정과 이에 따른 출력 전력의 조정을 가능하게 한다. However, when this manner the first transistor 100 connected in parallel to the fourth transistor 500 of the NMOS to the amplifier stage, if you lower the power supply voltage by using the DC signal (L) before turning off the PMOS of the first transistor (100) while the deformation in the power amplifier structure using only conventional NMOS turn on the fourth transistor 500 is turned off by giving to the third transistor (400) allows for adjustment of the output power according to the adjusted power supply voltage thereto.

이때, 전원 전압은 두 가지 동작 영역 모두에서 항상 제1 트랜지스터(100)의 소스에 연결되어 있어도 무방하므로 전원 전압의 인가 지점을 수동으로 이동시켜야 하는 문제점을 발생시키지 않으면서 듀얼 모드를 형성할 수 있다. At this time, the power supply voltage, it is possible to form a standing dual-mode If so mubang may be in both the operating region always connected to a source of the first transistor 100, causing the problems that need to move the applied spot of the power supply voltage manually .

본 발명의 제2 실시예에 따른 전력 증폭기는 도 2에 도시된 바와 같이, 전원 전압과 연결된 제1 트랜지스터(100), 접지와 연결된 제2 트랜지스터(200), 제1 트랜지스터와 제2 트랜지스터 사이에 위치하는 변압기(300), 제1 트랜지스터(100)와 변압기(300) 사이에 위치하는 제3 트랜지스터(400), 변압기(300)와 제2 트랜지스터(200) 사이에 위치하는 제5 트랜지스터(600), 및 제2 트랜지스터(200)와 제5 트랜지스터(600)에 병렬로 연결되는 제6 트랜지스터(700)를 포함한다. The like, between the connected and the supply voltage a first transistor 100, connected to the ground the second transistor 200, a first transistor and a second transistor described in power amplifier according to a second embodiment of the invention illustrated in which it is located between a position transformer 300, a first transistor, the third transistor 400, a transformer 300, a second transistor 200, which is located between 100 and transformer 300 to the fifth transistor 600 , and a second transistor a sixth transistor 700 are connected in parallel to 200 of the fifth transistor (600).

여기서, 제6 트랜지스터(700)는 PMOS로 구성되어, 게이트 단자가 DC 신호(L)에 연결되고, 드레인 단자가 접지에 연결되며, 소스 단자가 제5 트랜지스터의 드레인 단자와 변압기의 1차측 사이에 연결된다. Here, the sixth transistor 700 is made up of PMOS, between the gate terminal is connected to the DC signal (L), and a drain terminal connected to ground, the source terminal is the primary side of the drain terminal and the transformer of the fifth transistor It is connected.

마찬가지로, 도 2 또한 본 발명에 의한 전력 증폭기 구조를 보이고 있으나, 듀얼 모드를 형성하는 제6 트랜지스터(700)가 제2 트랜지스터(200)와 제5 트랜지스터(600)에 병렬로 연결되어 있다는 점이 도 1의 회로와 다르다. Similarly, Figure 2 also point that although showing a power amplifier structure according to the present invention, the sixth transistor 700 to form a dual-mode connected in parallel to the second transistor 200 and the fifth transistor (600) 1 different from that of the circuit. 전반적인 동작 원리는 앞서 설명한 도 1의 회로와 같지만, 도 2의 제6 트랜지스터(700)와 도 1의 제4 트랜지스터(500)의 극성이 반대이다. The overall operation principle is similar to the circuit of Figure 1 described above, it is the opposite polarity of the sixth fourth transistor 500 of FIG. 1 and transistor 700 of FIG.

제5 트랜지스터(600)와 제6 트랜지스터(700)는 각각 NMOS와 PMOS이므로, 전원 전압 또는 접지와 같은 전위를 가지는 DC 신호를 각각의 게이트에 동시에 인가한다면, NMOS와 PMOS중 하나는 꺼지게 되고, 나머지 하나는 켜지게 된다. The fifth transistor 600 and the sixth transistor (700) is a respective NMOS and PMOS, if a DC signal having a potential such as the power supply voltage or ground is applied simultaneously to the respective gates, one of the NMOS and PMOS are turned off, and the remaining One is turned on.

도 2에 의한 전력 증폭기 구조에서 제1 트랜지스터(100) 및 제2 트랜지스터(200)는 증폭단의 역할을 한다. Also in the power amplifier structure according to the second first transistor 100 and second transistor 200 may act as an amplifier stage. 즉, 제1 트랜지스터 및 제2 트랜지스터의 드레인 단자에서 RF출력이 발생되게 되고, 변압기(300)에서 각 트랜지스터에서 발생된 전력을 결합하는 역할을 하게 된다. That is, the first transistor being presented, and the RF power generated in the drain terminal of the second transistor, and is responsible for combining the power generated in the respective transistors in the transformer 300.

만약, 본 실시예에서, 큰 출력 전력을 얻기 위해서는 제6 트랜지스터(700)는 꺼주고, 제5 트랜지스터(600)는 켜주어야 한다. If, in this embodiment, in order to obtain a greater output power the sixth transistor 700 is turned off to give, the fifth transistor 600 should turn on. 앞서 기술한 바와 같이 DC 신호(L)를 이용하여 동시에 제6 트랜지스터(700)를 꺼주고, 제5 트랜지스터(600)를 켜주는 것이 가능하다. It is possible to use the DC signal (L) as previously discussed at the same time giving off the sixth transistor 700, thought the proud tree of a fifth transistor (600). 이때는 제1 트랜지스터(100) 및 제2 트랜지스터(200)가 모두 증폭단으로 동작하여 각각의 트랜지스터에서 RF출력이 발생된다. At this time, the RF output is generated in each of the transistor both the first transistor 100 and second transistor 200 operates as an amplifier stage.

하지만, 제5 트랜지스터(600)를 꺼주고, 제6 트랜지스터(700)를 켜준다면 제5 트랜지스터(600)의 드레인은 제6 트랜지스터(700)를 통하여 AC적으로 접지인 실제 접지와 연결되어 제2 트랜지스터(200)는 더 이상 증폭단으로서의 역할을 하지 못하게 된다. However, the is giving off a fifth transistor 600, jundamyeon turn on the sixth transistor 700, the drain of the fifth transistor 600 is connected to the ground of the actual ground to AC enemy through the sixth transistor 700, a second transistor 200 is able to serve as a further amplification stage. 이 경우, 오직 제1 트랜지스터(100)에 의해서 발생된 RF출력만이 변 압가(300)의 2차측에 나타나게 되어 앞서 기술한 제5 트랜지스터(600)를 켜준 경우에 비하여 낮은 출력 전력을 가지게 된다. In this case, it has a lower output power compared to only the first transistor 100 when the one RF output only the side is displayed on the secondary side of the apga 300 previously described fifth transistor 600 caused by the kyeojun. 따라서 제6 트랜지스터(700), 제6 트랜지스터와 반대의 극성을 갖는 제5 트랜지스터(600) 및 DC 신호(L)를 이용함으로써, 낮은 출력 전력 영역과 높은 출력 전력 영역에서의 동작을 서로 전환시키는 것이 가능하다. Therefore, it is of the sixth transistor 700, a sixth advantage of the fifth transistor 600 and the DC signal (L) having the polarity of the transistor and an opposite, switching between a low output power region and a high-output operation in the power region It is possible.

도 2의 회로의 경우, 낮은 출력 전력 영역에서는 PMOS 만으로 구성된 전력 증폭기가 형성된다는 점이 특징이라고 할 수 있으며, 대부분의 동작 원리는 극성이 반대라는 점을 제외하고는 도 1의 동작 원리와 같다. In the case of the second circuit, in the low output power region, and can be described as characteristic point that the power amplifier based only on the PMOS forming, most of the operating principle, except that of opposite polarity the same as the operation principle of Fig.

본 발명의 제3 실시예에 따른 전력 증폭기는 도 3에 도시된 바와 같이, 앞서 설명한 도 1의 회로를 차동 증폭기 형태로 구현한 구조를 보이고 있다. As the invention of a power amplifier according to the third embodiment shown in Figure 3, showing a structure implementing the circuit of Figure 1 previously described to form a differential amplifier.

도 1에 도시된 전력 증폭기를 복수개 사용하여 이루어지는, 분포형(distributed) 또는 순환형 구조(circular geometry)를 가지는 전력 증폭기에 있어서, 각각의 전력 증폭기가 변압기의 2차측을 매개로 하여 서로 연결되고, 임의의 전력 증폭기의 능동 소자에 연결되어 있는 접지는 인접한 전력 증폭기의 능동 소자에 연결되어 있는 접지와 서로 연결되고, 임의의 전력 증폭기의 능동 소자에 연결되어 있는 전원 전압은 인접한 전력 증폭기의 능동 소자에 연결되어 있는 전원 전압과 서로 연결되어 있는 것을 특징으로 한다. Fig formed using a plurality of the power amplifier shown in Figure 1, in a power amplifier having a distribution type (distributed) or a cyclic structure (circular geometry), each power amplifier being connected to each other by the second side of the transformer as a parameter, the active element of any power ground that is connected to the active element are connected to each other and a ground that is connected to the active element of an adjacent power amplifier, the power supply voltage that is connected to the active element of any of the power amplifier adjacent a power amplifier of the amplifier characterized in that connected to each other and that are connected to the power supply voltage.

여기서, 신호 입력기(미도시)에 의해 능동 소자 중에서 인접한 것에 서로 위상이 반대인 입력 신호들을 공급하며, 접지에 연결되어 있는 능동 소자는 NMOS의 캐스코드 구조이고, 전원 전압에 연결되어 있는 능동 소자는 PMOS의 캐스코드 구조 로 구성된다. Here, the supply of the input signals to each other in phase opposition to the adjacent Among the active elements by the signal input method (not shown), active elements connected to the ground is a cascade structure of the NMOS, the active element that is connected to the power supply voltage is It consists of a cascade structure of the PMOS.

여기서 각각의 트랜지스터에 발생하는 전력을 결합하여 부하 저항으로 전달해주기 위하여, 보고서[I.Aoki, SD Kee, DB Rutledge, and A. Hajimiri, "Fully integrated CMOS power amplifier design using the distributed active-transformer architecture," IEEE Jour. Here, in order to combine and deliver electric power generated in each of the transistors as a load resistor, a report [I.Aoki, Kee SD, DB Rutledge, A. and Hajimiri, "Fully integrated CMOS power amplifier design using the distributed active transformer-architecture, "IEEE Jour. Solid-State Circuits, vol. Solid-State Circuits, vol. 37, no. 37, no. 3, pp. 3, pp. 371~383, Mar. 371 ~ 383, Mar. 2002.]에서 발표된 분포형 능동 변압기 형태의 전송선 변압기를 사용하였다. 2002] the distributed transmission line transformer of the active form of transformer used in the presentation.

도 3의 회로를 레이아웃 상에서 배치한 도면은 도 4에 도시된 바와 같다. The drawings are disposed a circuit of Figure 3 the layout is as shown in Fig.

도 4에 도시된 회로를 설명하면, 801과 802는 각각 NMOS쌍과 PMOS쌍으로서, DC 신호(L)에 의해 한쪽은 꺼지고 다른 쪽은 켜지는 상보적인(complementary) 동작을 하게 된다. Referring to the circuit shown in Figure 4, 801 and 802 is a pair of respective NMOS and PMOS pair, with the DC signal (L) is turned off and the other one is turned on is to the complementary (complementary) operation. 특히 이러한 전력 증폭기가 높은 출력 전력 영역에서 동작을 할 때에는, 고주파 입력 신호가 들어가고 있는 PMOS와 NMOS가 모두 증폭단의 역할을 하고, 전원 전압은 도 1에서 알 수 있듯이 PMOS의 소스에만 인가해 주면 된다. In particular, when an operation in such a power amplifier with high output power region, the role of the high-frequency input signal is a PMOS and NMOS going in all amplifier stages, and a power supply voltage is main surface by applying a source of the PMOS only As can be seen in Fig.

그러나 낮은 출력 전력 영역의 동작에서는 NMOS만 증폭단의 역할을 하므로 전원 전압이 변압기의 1차측 위에 인가되어야 하며, 그 지점으로 전원 전압을 인가하려면 평행한 스위치를 사용하여, 꺼진 상태의 802에 의해 경로가 끊어져 증폭단 역할을 하지 못하는 PMOS를 바이패스(bypass)시키는 방법을 이용하면 된다. However, the operation of the low output power region, because the role of only the NMOS amplifier stage to be applied on the primary side of the transformer power supply voltage, by using parallel switches to apply the supply voltage to that point, the by the off state 802, the path the broken does not serve the PMOS amplifier stage is by using a method of the bypass (bypass). 이러한 전력 증폭기 회로에서, 높은 출력 전력 영역에서 부하 임피던스 변환비가 1:4인 반면, 낮은 출력 전력 영역에서는 부하 임피던스 변환비가 1:2가 되어, 낮은 출력 전력 영역에서 효율이 향상되도록 하였다. In such a power amplifier circuit, in a high output power region load impedance conversion ratio of 1: 4, while the low output power region load impedance conversion ratio of 1: 2 is a, and that efficiency is improved in a low output power region.

한편, 이와 같이 서로 다른 모드에서는 전원 전압이 인가되는 지점이 달라지게 되는데, 본 발명에서 신뢰성이 향상된 전력 증폭기 구조에서 능동 소자에 평행한 스위치 개념을 도입하여, 동작 영역(모드)의 전환을 통한 부하 임피던스 변환비의 조절과 이에 따른 낮은 출력 전력 영역에서의 효율 향상 및 가상 접지 지점의 변경 문제를 해결하였다. On the other hand, this way, in a different mode, there is vary the point applied the supply voltage, by introducing a switch concept parallel to the active device in the invention has enhanced reliability power amplifier structure at the load through the switching of the operation area (mode) the problem of the change of the impedance conversion ratio control and this low output efficiency of the power and area under the virtual ground points were solved.

그리고 도 5와 같이, 도 3의 구조를 케스케이드(cascade) 형태로 연결하면 더 큰 출력을 얻을 수 있으며, 도 6은 도 5의 회로를 레이아웃 상에서 배치한 모습을 나타낸 것이다. And as shown in Figure 5, it is possible to obtain a greater output connection when the structure of Figure 3 as a cascade (cascade) mode, Figure 6 shows a layout view of the circuit of Figure 5 on the layout. 도 5의 경우는 도 1에서처럼 전원 전압에 연결된 능동 소자와 듀얼 모드를 위한 스위치를 병렬로 연결시킨 회로를 나타낸 것이지만, 도 2와 같이 접지에 연결된 능동 소자와 스위치를 병렬로 연결시킨 구조도 같은 방법으로 레이아웃이 가능하다. In the case of Figure 5 is how such a structural Connecting the active element and the switch are connected to ground as shown in FIG. As in 1 but showing an that the circuit connecting the switch to an active element and a dual-mode associated with the power supply voltage in parallel and 2 in parallel, it is possible to have layout.

본 발명에 따르면, 앞서 설명한 차동 구조의 레이아웃에서 쉽게 알 수 있듯이, 두 종류의 능동소자(PMOS, NMOS)를 사용하는 전력 증폭기 구조에서 변압기의 1차측을 매개로 연결된 한 종류의 능동 소자를 바이패스(bypass)시키고, 이 능동소자에 평행하게 연결된 스위치를 이용하여 그 지점에 전원 전압 또는 접지를 인가하여 가상 접지를 형성시키는 본 발명의 구조는, 전원 전압 및 출력 전력의 조정이 가능한 효과가 있다. According to the invention, as can be readily appreciated from the layout of the differential structure described above, two kinds of active elements (PMOS, NMOS) the one type of the active element in a power amplifier structure that is used connected to the primary side of the transformer as a parameter to a bypass (bypass) and, using this switch parallel connected to the active device structure of the present invention that by applying a power supply voltage or the ground at the point forming a virtual ground, the effect adjustment is possible of the power source voltage and output power.

또한, 이러한 구조는 DC전류 경로가 끊어지는 일 없이 부하 임피던스 변환비를 조정할 수 있도록 하여 신뢰성이 향상된 전력 증폭기가 낮은 출력 전력 영역에서 동작을 할 때 효율을 증대시키는 효과가 있다. Further, this structure has the effect of increasing the efficiency when operating in the increased power amplifier output power is low reliability areas to adjust the load impedance conversion ratio without being cut off the DC current path.

그리고, 회로의 동작 영역의 변환 과정에서 필요한 변압기를 매개로 연결된 일부 증폭단 회로를 끄고 켜는 일과 가상 접지 지점을 인가하고 제거하는 일을 회로적인 방법으로 가능한 효과가 있다. And, there is the one to turn off the amplifier stage circuit portion connected to the transformers required by the conversion of the operation region of the circuit as a medium for applying a turning work and the virtual ground point, and a removable effect as circuit means.

도 1은 본 발명의 제1 실시예에 따른 전력 증폭기를 나타낸 구성도. Figure 1 is a schematic view illustrating a power amplifier according to the first embodiment of the present invention.

도 2는 본 발명의 제2 실시예에 따른 전력 증폭기를 나타낸 구성도. Figure 2 is a schematic view illustrating a power amplifier according to a second embodiment of the present invention.

도 3은 본 발명의 제3 실시예에 따른 전력 증폭기를 나타낸 구성도. Figure 3 is a block diagram illustrating a power amplifier according to a third embodiment of the present invention.

도 4는 본 발명의 제3 실시예에 따른 전력 증폭기를 레이아웃 상에서 배치한 도면. Figure 4 is a layout of a power amplifier according to a third embodiment of the present invention on the layout.

도 5는 본 발명의 제3 실시예에 따른 전력 증폭기를 케스케이드 형태로 연결한 도면. Figure 5 connect the power amplifier according to a third embodiment of the present invention in cascaded form.

도 6은 본 발명의 케스케이드 형태로 연결한 전력 증폭기를 레이아웃 상에서 배치한 도면. 6 is a diagram disposed a power amplifier connected in cascade according to the present invention on the layout.

<도면 부호에 대한 설명> <Description of reference numerals>

100, 100' : 제1 트랜지스터 200, 200' : 제2 트랜지스터 100, 100 ': the first transistor 200, 200': the second transistor

300, 300', 300'' : 변압기 400, 400' : 제3 트랜지스터 300, 300 ', 300' ': transformer 400, 400': a third transistor

500, 500' : 제4 트랜지스터 600, 600' : 제5 트랜지스터 500 and 500 ': the fourth transistor 600, 600': the fifth transistor

700 : 제6 트랜지스터 801 : NMOS 쌍 700: the sixth transistor 801: NMOS pairs

802 : PMOS 쌍 L : 동작 영역의 변환을 위한 DC 신호 802: PMOS pair L: DC signal for converting the operating region

L' : 바이어스를 위한 DC 신호 DC bias signal for: L '

Claims (21)

  1. 전력 증폭기에 있어서, In the power amplifier,
    전원 전압과 연결된 제1 트랜지스터; A first transistor coupled to the power supply voltage;
    접지와 연결된 제2 트랜지스터; A second transistor coupled to ground;
    1차측을 매개로 상기 제1 트랜지스터 및 제2 트랜지스터를 연결하고, 2차측을 통하여 출력 전력을 나타내는 변압기; Transformer in the primary-side intermediate connecting said first and second transistors, and indicating the output power through a secondary side;
    상기 제1 트랜지스터 및 변압기의 1차측 사이에 위치하고 DC 신호와 연결되는 제3 트랜지스터; A third transistor that is located connected to the DC signal between the primary side of the first transistor and the transformer;
    상기 제1 트랜지스터 및 제3 트랜지스터에 병렬로 위치하여, 상기 전원 전압과 DC 신호에 연결되는 제4 트랜지스터; The first transistor and the third located in parallel to the transistor, a fourth transistor coupled to the power supply voltage and the DC signal; And
    상기 변압기와 제2 트랜지스터 사이에 위치하는 제5 트랜지스터; A fifth transistor which is located between the transformer and the second transistor; 를 포함하며, It includes,
    상기 제3 트랜지스터는 게이트 단자가 일부 회로를 끄고 켜기 위한 DC 신호에 연결되고, 소스 단자가 제1 트랜지스터의 드레인 단자와 연결되고, 드레인 단자가 변압기의 1차측에 연결되고, The third transistor has a gate terminal coupled to the DC signal for turning off the circuit portion, the source terminal is connected to the drain terminal of the first transistor, and a drain terminal connected to the primary side of the transformer,
    상기 제4 트랜지스터는 NMOS로 구성되어, 게이트 단자가 일부 회로를 끄고 켜기 위한 DC 신호에 연결되고, 드레인 단자가 전원 전압에 연결되며, 소스 단자가 제3 트랜지스터의 드레인 단자와 변압기의 1차측 사이에 연결되는 것을 특징으로 하는 전력 증폭기. Between the fourth transistor is composed of a NMOS, the gate terminal is connected to the DC signal for turning off the part of the circuit, and a drain terminal connected to the source voltage, the source terminal is the primary side of the drain terminal and the transformer of the third transistor power amplifier being connected.
  2. 제 1 항에 있어서, According to claim 1,
    상기 제1 트랜지스터는, The first transistor,
    게이트 단자가 (-)의 고주파 입력신호를 받고, 소스 단자가 전원 전압과 연결되는 것을 특징으로 하는 전력 증폭기. A gate terminal (-) receiving a high frequency input signal of the power amplifier characterized in that the source terminal is connected to the power supply voltage.
  3. 제 1 항에 있어서, According to claim 1,
    상기 제2 트랜지스터는, The second transistor,
    게이트 단자가 (+)의 고주파 입력신호를 받고, 소스 단자가 접지와 연결되는 것을 특징으로 하는 전력 증폭기. Receiving a high frequency input signal of the gate terminal (+), the power amplifier characterized in that the source terminal is connected to ground.
  4. 제 1 항에 있어서, According to claim 1,
    상기 제1 트랜지스터 및 제3 트랜지스터는, The first transistor and the third transistor,
    PMOS로 구성되어 캐스코드 구조를 이루는 것을 특징으로 하는 전력 증폭기. Is composed of PMOS power amplifier, it characterized in that forming a cascode structure.
  5. 제 1 항에 있어서, According to claim 1,
    상기 제2 트랜지스터 및 제5 트랜지스터는, The second transistor and the fifth transistor,
    NMOS로 구성되어 캐스코드 구조를 이루는 것을 특징으로 하는 전력 증폭기. Is composed of NMOS power amplifier, it characterized in that forming a cascode structure.
  6. 삭제 delete
  7. 삭제 delete
  8. 제 1 항에 있어서, According to claim 1,
    상기 제 5 트랜지스터는, Said fifth transistor,
    게이트 단자가 바이어스(Bias)를 위한 DC 신호에 연결되고, 드레인 단자가 변압기의 1차측에 연결되고, 소스 단자가 제2 트랜지스터의 드레인 단자에 연결되는 것을 특징으로 하는 전력 증폭기. The gate terminal is connected to the DC signal for the bias (Bias), a drain terminal is connected to the primary side of the transformer, the power amplifier characterized in that the source terminal is connected to the drain terminal of the second transistor.
  9. 전력 증폭기에 있어서, In the power amplifier,
    전원 전압과 연결된 제1 트랜지스터; A first transistor coupled to the power supply voltage;
    접지와 연결된 제2 트랜지스터; A second transistor coupled to ground;
    1차측을 매개로 상기 제1 트랜지스터 및 제2 트랜지스터를 연결하고, 2차측을 통하여 출력 전력을 나타내는 변압기; Transformer in the primary-side intermediate connecting said first and second transistors, and indicating the output power through a secondary side;
    상기 제1 트랜지스터 및 변압기의 1차측 사이에 위치한 제3 트랜지스터; The third transistor is located between the primary side of the first transistor and the transformer;
    상기 변압기와 제2 트랜지스터 사이에 위치하고 DC 신호와 연결되는 제5 트랜지스터; A fifth transistor connected to the DC signal which is located between the transformer and the second transistor; And
    상기 제2 트랜지스터 및 제5 트랜지스터에 병렬로 위치하여, 상기 접지와 DC 신호에 연결되는 제6 트랜지스터; The second position in parallel to the transistor and the fifth transistor, the sixth transistor being connected to the ground and a DC signal; 를 포함하며, It includes,
    상기 제 5 트랜지스터는 게이트 단자가 일부 회로를 끄고 켜기 위한 DC 신호(L)에 연결되고, 드레인 단자가 변압기의 1차측에 연결되고, 소스 단자가 제2 트랜지스터의 드레인 단자에 연결되고, The fifth transistor has a gate terminal coupled to the DC signal (L) for turning off the circuit portion, a drain terminal is connected to the primary side of the transformer, and the source terminal connected to the drain terminal of the second transistor,
    상기 제6 트랜지스터는 PMOS로 구성되어, 게이트 단자가 일부 회로를 끄고 켜기 위한 DC 신호에 연결되고, 드레인 단자가 접지에 연결되며, 소스 단자가 상기 제5 트랜지스터의 드레인 단자와 변압기의 1차측 사이에 연결되는 것을 특징으로 하는 전력 증폭기. Between the sixth transistor is composed of a PMOS, a gate terminal is connected to the DC signal for turning off the part of the circuit, and a drain terminal connected to ground, the source terminal is the primary side of the drain terminal and the transformer of the fifth transistor power amplifier being connected.
  10. 제 9 항에 있어서, 10. The method of claim 9,
    상기 제1 트랜지스터는, The first transistor,
    게이트 단자가 (-)의 고주파 입력신호를 받고, 소스 단자가 전원 전압과 연결되는 것을 특징으로 하는 전력 증폭기. A gate terminal (-) receiving a high frequency input signal of the power amplifier characterized in that the source terminal is connected to the power supply voltage.
  11. 제 9 항에 있어서, 10. The method of claim 9,
    상기 제2 트랜지스터는, The second transistor,
    게이트 단자가 (+)의 고주파 입력신호를 받고, 소스 단자가 접지와 연결되는 것을 특징으로 하는 전력 증폭기. Receiving a high frequency input signal of the gate terminal (+), the power amplifier characterized in that the source terminal is connected to ground.
  12. 제 9 항에 있어서, 10. The method of claim 9,
    상기 제1 트랜지스터 및 제3 트랜지스터는, The first transistor and the third transistor,
    PMOS로 구성되어 캐스코드 구조를 이루는 것을 특징으로 하는 전력 증폭기. Is composed of PMOS power amplifier, it characterized in that forming a cascode structure.
  13. 제 9 항에 있어서, 10. The method of claim 9,
    상기 제2 트랜지스터 및 제5 트랜지스터는, The second transistor and the fifth transistor,
    NMOS로 구성되어 캐스코드 구조를 이루는 것을 특징으로 하는 전력 증폭기. Is composed of NMOS power amplifier, it characterized in that forming a cascode structure.
  14. 제 9 항에 있어서, 10. The method of claim 9,
    상기 제3 트랜지스터는, Said third transistor,
    게이트 단자가 바이어스(Bias)를 위한 DC 신호에 연결되고, 소스 단자가 제1 트랜지스터의 드레인 단자와 연결되고, 드레인 단자가 변압기의 1차측에 연결되는 것을 특징으로 하는 전력 증폭기. The gate terminal is coupled to the DC signal for the bias (Bias), the source terminal is connected to the drain terminal of the first transistor, a power amplifier, it characterized in that a drain terminal connected to the primary side of the transformer.
  15. 삭제 delete
  16. 삭제 delete
  17. 삭제 delete
  18. 삭제 delete
  19. 삭제 delete
  20. 삭제 delete
  21. 삭제 delete
KR1020080009451A 2008-01-30 2008-01-30 Power amplifier KR100950307B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080009451A KR100950307B1 (en) 2008-01-30 2008-01-30 Power amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080009451A KR100950307B1 (en) 2008-01-30 2008-01-30 Power amplifier

Publications (2)

Publication Number Publication Date
KR20090083572A KR20090083572A (en) 2009-08-04
KR100950307B1 true KR100950307B1 (en) 2010-03-31

Family

ID=41204342

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080009451A KR100950307B1 (en) 2008-01-30 2008-01-30 Power amplifier

Country Status (1)

Country Link
KR (1) KR100950307B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101627790B1 (en) * 2013-12-12 2016-06-07 전자부품연구원 Amplifier for Parasitic Capacitance Compensation based on Transformer

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0779120A (en) * 1993-09-07 1995-03-20 Matsushita Electric Ind Co Ltd Output circuit
KR20010096579A (en) * 2000-04-11 2001-11-07 다카다 미치타카 Insulation Type PWM Power Amplifier
KR20050058266A (en) * 2001-12-03 2005-06-16 아이스파이어 세미콘덕터 코오포레이션 Switched-mode power amplifier integrally performing power combining
KR100747113B1 (en) * 2006-06-26 2007-08-01 한국과학기술원 Power amplifier

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0779120A (en) * 1993-09-07 1995-03-20 Matsushita Electric Ind Co Ltd Output circuit
KR20010096579A (en) * 2000-04-11 2001-11-07 다카다 미치타카 Insulation Type PWM Power Amplifier
KR20050058266A (en) * 2001-12-03 2005-06-16 아이스파이어 세미콘덕터 코오포레이션 Switched-mode power amplifier integrally performing power combining
KR100747113B1 (en) * 2006-06-26 2007-08-01 한국과학기술원 Power amplifier

Also Published As

Publication number Publication date
KR20090083572A (en) 2009-08-04

Similar Documents

Publication Publication Date Title
EP0837559B1 (en) High efficiency linear power amplifier of plural frequency bands and high efficiency power amplifier
CN1134901C (en) High-frequency amplifier, transmitting device, receiving device and method for controlling amplifier status
US7880547B2 (en) Systems and methods for power amplifiers with voltage boosting multi-primary transformers
US7215206B2 (en) Stacked RF power amplifier
US7068104B2 (en) Power amplifier utilizing high breakdown voltage circuit topology
US7515882B2 (en) Apparatus, methods and articles of manufacture for a multi-band switch
JP4933598B2 (en) Structure of Distribution cyclic power amplifier
US6603352B2 (en) Switched-mode power amplifier integrally performing power combining
US7151407B2 (en) Switched-mode power amplifier using lumped element impedance inverter for parallel combining
US7391282B2 (en) Radio-frequency switch circuit and semiconductor device
US8350625B2 (en) Adaptive power amplifier
US7095266B2 (en) Circuit and method for lowering insertion loss and increasing bandwidth in MOSFET switches
JP4166318B2 (en) Power Amplifier
US20060261912A1 (en) Radio frequency switching circuit and semiconductor device including the same
US6215355B1 (en) Constant impedance for switchable amplifier with power control
KR100516598B1 (en) a switchable power amplifier, a wireless device including an amplifier and a method for amplifying a signal
CN1245799C (en) Variable gain amplifier
US7561853B2 (en) Radio frequency switch
US20040056712A1 (en) Variable gain low noise amplifier
KR20070057634A (en) High gain, high efficiency power amplifier
JP2000183672A (en) Amplifier circuit
KR930007289B1 (en) Amplifier
KR20060046146A (en) Switching circuit and semiconductor device
KR20030093027A (en) A power amplifier
JP2006270466A (en) Bias circuit for amplifier circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130304

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140303

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150226

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160225

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee