KR100942187B1 - Inter-connection Apparatus between Boards for Semiconductor Device Test System - Google Patents
Inter-connection Apparatus between Boards for Semiconductor Device Test System Download PDFInfo
- Publication number
- KR100942187B1 KR100942187B1 KR1020070108796A KR20070108796A KR100942187B1 KR 100942187 B1 KR100942187 B1 KR 100942187B1 KR 1020070108796 A KR1020070108796 A KR 1020070108796A KR 20070108796 A KR20070108796 A KR 20070108796A KR 100942187 B1 KR100942187 B1 KR 100942187B1
- Authority
- KR
- South Korea
- Prior art keywords
- board
- test
- head
- connection
- connector
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices
- G01R31/2867—Handlers or transport devices, e.g. loaders, carriers, trays
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
Abstract
본 발명은 반도체 디바이스 테스트 시스템에서 각종 테스트 회로가 실장된 테스터를 테스트될 반도체 디바이스가 탑재된 테스트 보드에 연결함에 있어서 케이블 대신에 배선 패턴이 프린트된 기판을 사용함으로써 그 부피를 줄이고, 시스템의 구축 비용을 절감시킴과 함께 균일한 임피던스를 유지시킬 수 있도록 한 반도체 디바이스 테스트 시스템의 보드 연결 장치에 관한 것이다.
본 발명의 반도체 디바이스 테스트 시스템의 보드 연결 장치는 인쇄회로기판으로 이루어진 다수의 테스터가 상하로 간격을 두고 수평하게 배치되어 이루어진 테스트 헤드, 테스트될 반도체 디바이스가 탑재된 다수의 테스트 소켓이 장착된 테스트 보드가 수평 상태로 출납하는 테스트 챔버 및 상기 테스트 헤드와 상기 테스트 챔버 사이에 개재되어 이들을 열적으로 단절시키는 단열부를 포함하여 이루어진 반도체 디바이스 테스트 시스템에서, 상기 테스트 헤드의 선단에 상기 테스터와 수직 상태로 배치된 인쇄회로기판으로 이루어지되, 상기 테스터를 향하는 면에는 상기 테스터에 설치된 헤드 커넥터에 이합되는 헤드향 커넥터가 장착되고, 상기 테스트 챔버를 향하는 면에는 보드향 커넥터가 설치되어 이루어진 헤드측 연결보드; 상기 단열부를 수평으로 관통하여 상기 테스트 챔버 내외에 고정 설치된 인쇄회로기판으로 이루어지되, 상기 테스트 챔버 외측의 기판 단부에는 상기 헤드측 연결보드의 상기 보드향 커넥터에 이합되는 헤드향 커넥터가 설치되고, 상기 테스트 챔버 내측의 기판 하단에는 상기 테스트 보드에 연결된 커넥터와 이합되는 연결부재가 구비된 보드간 연결보드; 상기 헤드측 연결보드를 상기 보드간 연결보드를 향해 전후진시키는 전후 이송수단 및 상기 테스트 보드를 상기 보드간 연결보드를 향해 승강시키는 승강 이송수단을 포함하여 이루어진다.
반도체, 디바이스, 테스트, 연결, 케이블, 커넥터, 배선, 프린트, 기판
The present invention reduces the volume by using a substrate printed with a wiring pattern instead of a cable in connecting a tester having various test circuits mounted thereon in a semiconductor device test system to a test board equipped with a semiconductor device to be tested. The present invention relates to a board connection device of a semiconductor device test system which can reduce impedance and maintain uniform impedance.
The board connection device of the semiconductor device test system of the present invention includes a test head having a plurality of testers made of printed circuit boards arranged horizontally at intervals up and down, and a test board equipped with a plurality of test sockets on which semiconductor devices to be tested are mounted. In a semiconductor device test system comprising a test chamber which is inserted into and taken out in a horizontal state and an insulating portion interposed between the test head and the test chamber and thermally disconnects them, A head-side connection board made of a printed circuit board, having a head facing connector coupled to a head connector installed on the tester on a surface facing the tester, and a board facing connector installed on a surface facing the test chamber; It is made of a printed circuit board fixed to the inside and outside of the test chamber through the heat insulating part horizontally, the head-side connector is installed at the end of the substrate outside the test chamber is joined to the board-side connector of the head-side connection board, A board-to-board connection board having a connection member coupled to the connector connected to the test board at the bottom of the substrate inside the test chamber; It includes a forward and backward transfer means for moving the head-side connection board forward and backward toward the connection board between the board and the lifting transfer means for lifting the test board toward the connection board between the board.
Semiconductor, device, test, connection, cable, connector, wiring, print, board
Description
본 발명은 반도체 디바이스 테스트 시스템의 보드 연결 장치에 관한 것으로, 특히 반도체 디바이스 테스트 시스템에서 각종 테스트 회로가 실장된 테스터를 테스트될 반도체 디바이스가 탑재된 테스트 보드에 연결함에 있어서 케이블 대신에 배선 패턴이 프린트된 기판을 사용함으로써 그 부피를 줄임과 함께 균일한 임피던스를 유지시킬 수 있도록 한 반도체 디바이스 테스트 시스템의 보드 연결 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a board connection device of a semiconductor device test system. In particular, in a semiconductor device test system, a wiring pattern is printed instead of a cable in connecting a tester having various test circuits mounted thereon to a test board on which a semiconductor device to be tested is mounted. The present invention relates to a board connection device of a semiconductor device test system, which reduces the volume and maintains a uniform impedance by using a substrate.
잘 알려진 바와 같이 각종 반도체 디바이스의 제조 과정에서, 소정의 조립 공정을 거쳐서 제조된 반도체 디바이스(이하 간단히 '디바이스'라고도 한다)는 최종적으로 특정 기능을 발휘하는지 여부를 체크하는 테스트 공정을 거치게 된다. 종래 반도체 디바이스 테스트 시스템의 전체적인 구성은 크게 반도체 디바이스를 테스트하는 테스트 헤드, 일정 수량의 반도체 디바이스를 반송하여 테스트가 이루어지도록 하고 이 테스트 결과에 따라 반도체 디바이스들을 등급별로 분류하여 적재하는 핸들러 및 테스트 헤드와 핸들러 사이에 개재되어 반도체 디바이스와 테스트 헤드 사이의 전기적인 연결을 확립하는 하이픽스(HIFIX) 보드를 포함하여 이루어질 수 있다.As is well known, in the manufacturing process of various semiconductor devices, a semiconductor device (hereinafter, simply referred to as a device) manufactured through a predetermined assembly process is finally subjected to a test process for checking whether a specific function is performed. The overall configuration of a conventional semiconductor device test system includes a test head for testing a semiconductor device, a handler and a test head for carrying a predetermined number of semiconductor devices to be tested and classifying and loading the semiconductor devices according to the test results. Interposed between the handlers can include a high-fix (HIFIX) board to establish an electrical connection between the semiconductor device and the test head.
한편, 통상적으로 ATE(Automatic Test Equipment)라 불리는 상기 테스트 헤드와 테스트될 디바이스가 탑재된 테스트 보드 사이의 신호 전달을 위한 접촉 방식으로는 커넥터 투 케이블(Connector to Cable) 또는 커넥터 투 케이블 투 커넥터(Connector to Cable to Connector) 방식이 널리 쓰이고 있는바, 이러한 방식들은 동시에 테스트되는 디바이스의 수가 점점 늘어가는 현재의 추세에서는 많은 한계를 갖고 있다.Meanwhile, a contact method for signal transmission between the test head, which is commonly called an automatic test equipment (ATE) and a test board on which a device to be tested is mounted, is a connector to cable or a connector to cable to connector. to cable to connector (IP) is widely used, and these methods have many limitations in the current trend of an increasing number of devices being tested simultaneously.
즉, 테스트 헤드의 각 테스터에서 동시에 많은 신호를 발생하더라도 그 신호를 전달해 주는 접촉 방식이 커넥터 투 케이블 방식이거나 커넥터 투 케이블 투 커넥터 방식이어서, 이를 채택하는 경우에 테스터에서 테스트 보드까지의 중간 연결에 사용되는 케이블의 수가 너무 많아져서 부피가 엄청나게 커지게 되며 실장에도 많은 문제를 발생한다.In other words, even if a large number of signals are generated by each tester at the same time, the contact method that delivers the signal is a connector-to-cable method or a connector-to-cable-to-connector method, which is used for intermediate connection from the tester to the test board. The number of cables to be made is so large that the volume becomes enormous and there are many problems in the mounting.
예를 들어, 대략 3,000개의 디바이스를 동시에 테스트하는 시스템을 구성할 때 테스트 헤드에서 발생되는 신호수가 무려 69,000여 개에 달하기 때문에 그만큼 테스트 시스템의 부피가 커지게 되며, 이러한 케이블로 고가의 동축 케이블이 사용되기 때문에 시스템 구축 비용 또한 상승하는 문제점이 있었다. 더욱이 테스트 헤드에서는 비록 그에 합당한 신호와 임피던스를 유지할 수 있다 하더라도 테스터와 테스트 보드를 전기적으로 연결하는 수 많은 케이블들이 동일한 임피던스를 갖도록 하는 것이 쉽지 않다는 문제점이 있었다.For example, when configuring a system that tests approximately 3,000 devices simultaneously, the test head can generate more than 69,000 signals, which adds to the volume of the test system. As it is used, the cost of building a system also increased. Moreover, the test head has a problem that it is not easy to ensure that many cables that electrically connect the tester and test board have the same impedance, even if the signal and impedance can be maintained.
본 발명은 전술한 문제점을 해결하기 위해 안출된 것으로서, 반도체 디바이스 테스트 시스템에서 각종 테스트 회로가 실장된 테스터를 테스트될 반도체 디바이스가 탑재된 테스트 보드에 연결함에 있어서 케이블 대신에 배선 패턴이 프린트된 기판을 사용함으로써 그 부피를 줄이고, 시스템의 구축 비용을 절감시킴과 함께 균일한 임피던스를 유지시킬 수 있도록 한 반도체 디바이스 테스트 시스템의 보드 연결 장치를 제공함을 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problem, and in a semiconductor device test system, in connection with a tester having various test circuits mounted thereon to a test board on which a semiconductor device to be tested is mounted, a board having a printed wiring pattern instead of a cable may be used. Its purpose is to provide a board connection device for a semiconductor device test system that can reduce its volume, reduce the cost of building a system, and maintain a uniform impedance.
전술한 목적을 해결하기 위한 본 발명의 반도체 디바이스 테스트 시스템의 보드 연결 장치는 인쇄회로기판으로 이루어진 다수의 테스터가 상하로 간격을 두고 수평하게 배치되어 이루어진 테스트 헤드, 테스트될 반도체 디바이스가 탑재된 다수의 테스트 소켓이 장착된 테스트 보드가 수평 상태로 출납하는 테스트 챔버 및 상기 테스트 헤드와 상기 테스트 챔버 사이에 개재되어 이들을 열적으로 단절시키는 단열부를 포함하여 이루어진 반도체 디바이스 테스트 시스템에서, 상기 테스트 헤드의 선단에 상기 테스터와 수직 상태로 배치된 인쇄회로기판으로 이루어지되, 상기 테스터를 향하는 면에는 상기 테스터에 설치된 헤드 커넥터에 이합되는 헤드향 커넥터가 장착되고, 상기 테스트 챔버를 향하는 면에는 보드향 커넥터가 설치되어 이루어진 헤드측 연결보드; 상기 단열부를 수평으로 관통하여 상기 테스트 챔버 내외에 고정 설치된 인쇄회로기판으로 이루어지되, 상기 테스트 챔버 외측의 기판 단부에는 상기 헤드측 연결보드의 상기 보드향 커넥터에 이합되는 헤드향 커넥터가 설치되고, 상기 테스트 챔버 내측의 기판 하단에는 상기 테스트 보드에 연결된 커넥터와 이합되는 연결부재가 구비된 보드간 연결보드; 상기 헤드측 연결보드를 상기 보드간 연결보드를 향해 전후진시키는 전후 이송수단 및 상기 테스트 보드를 상기 보드간 연결보드를 향해 승강시키는 승강 이송수단을 포함하여 이루어진다.Board connection device of the semiconductor device test system of the present invention for solving the above object is a test head consisting of a plurality of testers made of a printed circuit board horizontally arranged at intervals up and down, a plurality of semiconductor devices to be tested In a semiconductor device test system comprising a test chamber in which a test board equipped with a test socket is withdrawn in a horizontal state and an insulating portion interposed between the test head and the test chamber to thermally disconnect them, It consists of a printed circuit board disposed perpendicular to the tester, the head facing the tester is fitted with a head-connected connector to the head connector installed in the tester, the board facing the test chamber is provided head Side connection board; It is made of a printed circuit board fixed to the inside and outside of the test chamber through the heat insulating part horizontally, the head-side connector is installed at the end of the substrate outside the test chamber is joined to the board-side connector of the head-side connection board, A board-to-board connection board having a connection member connected to the connector connected to the test board at the bottom of the substrate inside the test chamber; It includes a forward and backward transfer means for moving the head-side connection board forward and backward toward the connection board between the board and the lifting transfer means for lifting the test board toward the connection board between the board.
전술한 구성에서, 상기 보드간 연결보드의 연결부재는 상기 테스트 보드의 후단에 설치된 포고핀 블록에 접촉 또는 분리되는 접점 패턴으로 이루어질 수 있다. 상기 단열부에는 상기 보드간 연결보드를 고정시키기 위한 연결보드 고정구가 설치되어 있다.In the above-described configuration, the connection member of the board-to-board connection board may be formed in a contact pattern that is in contact with or separated from the pogo pin block installed on the rear end of the test board. The insulation board is provided with a connection board fixture for fixing the connection board between the boards.
한편, 상기 헤드측 연결보드 및 상기 단열부에는 상기 헤드측 연결보드의 상기 보드향 커넥터와 상기 보드간 연결보드의 상기 헤드향 커넥터의 정확한 결합은 안내하는 정렬 수단이 더 구비되고, 상기 보드간 연결보드와 상기 테스트 보드 사이에는 상기 접점 패턴과 상기 포고핀 블록의 정확한 접촉을 안내하는 정렬 수단이 더 구비되는 것이 바람직하다.On the other hand, the head-side connection board and the heat insulating portion is further provided with alignment means for guiding the correct coupling of the board-side connector of the head-side connection board and the head-side connector of the board-to-board connection board, the board-to-board connection Preferably between the board and the test board is further provided with alignment means for guiding the correct contact between the contact pattern and the pogo pin block.
본 발명의 반도체 디바이스 테스트 시스템의 보드 연결 장치에 따르면, 반도체 디바이스 테스트 시스템에서 각종 테스트 회로가 실장된 테스터를 테스트될 반도체 디바이스가 탑재된 테스트 보드에 연결함에 있어서 고가의 동축 케이블 대신에 배선 패턴이 프린트된 기판을 사용함으로써 그 부피를 줄일 수가 있고, 시스템의 구축 비용을 절감시킴과 함께 균일한 임피던스를 유지시킬 수가 있다.According to the board connection device of the semiconductor device test system of the present invention, a wiring pattern is printed in place of an expensive coaxial cable in connecting a tester mounted with various test circuits in a semiconductor device test system to a test board equipped with a semiconductor device to be tested. By using the prepared substrates, the volume can be reduced, the cost of constructing the system can be reduced, and the uniform impedance can be maintained.
이하에는 첨부한 도면을 참조하여 본 발명의 반도체 디바이스 테스트 시스템의 보드 연결 장치의 바람직한 실시예에 대해 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the board connection apparatus of the semiconductor device test system of the present invention.
도 1은 본 발명의 보드 연결 장치가 적용될 수 있는 반도체 디바이스 테스트 시스템의 일 실시예에 따른 전체 구성을 개략적으로 보인 사시도이다. 도 1에 도시한 바와 같이, 본 발명의 보드 연결 장치가 적용되는 반도체 디바이스 테스트 시스템의 개략적인 전체 구성은 다수의 테스터(400)가 장착된 테스트 헤드(100), 테스트 보드(600)가 출납하는 테스트 챔버(300) 및 테스트 헤드(100)와 테스트 챔버(600) 사이에 개재되어 이들을 열적으로 단절시키는 단열부(200)를 포함하여 이루어질 수 있다.1 is a perspective view schematically showing an overall configuration of a semiconductor device test system to which a board connection device of the present invention can be applied. As shown in FIG. 1, a schematic overall configuration of a semiconductor device test system to which a board connection device of the present invention is applied is a
전술한 구성에서, 테스트 헤드(100)에는 다수의 테스터(400)가 상하로 간격을 두고 배치되어 있는데, 바람직하게는 2열로 나누어진 채로 배치되어 있다. 도 1의 실시예에서는 1열당 24장씩 총 48장의 테스터(400)가 구비된 테스트 헤드(100)를 예시하고 있는바, 1장의 테스터(400)가 64개의 디바이스를 테스트한다고 할 때 한 번의 작업으로 총 3,072개(48*64)의 디바이스를 동시에 테스트할 수가 있다. 따라서, 도면에서는 비록 그 구조가 명확하게 나타나도록 테스트 챔버(300)의 일부분만을 도시하고 있으나 테스터(400)와 테스트 보드(600)가 1대1로 대응한다고 가정하면, 테스트 보드(600) 역시 총 48장이 요구될 것이며, 이를 모두 수용할 수 있도록 테스트 챔버(300)의 부피도 커지게 될 것이다.In the above-described configuration, the
단열부(200)는 테스트 헤드(100)와 테스트 챔버(300) 사이를 열적으로 단절 시키기 위해 이들 사이에 개재되는 것으로, 테스트 챔버(300)는 디바이스가 가혹 조건, 예를 들어 상온보다 상당히 낮은 온도나 높은 온도에서도 정상적으로 동작하는지를 테스트하기 위해 테스트시에 상온보다 낮은 온도 또는 높은 온도로 유지되는데, 이러한 테스트 챔버(300)의 냉기 또는 열기가 테스트 헤드(100)에 전달되는 것을 방지하기 위해 개재된다.The
도 2는 본 발명의 보드 연결 장치가 적용될 수 있는 반도체 디바이스 테스트 시스템의 주요한 일부 구성을 개략적으로 보인 측면도인바, 상하 2장의 테스터(400)가 1장의 테스트 보드(600)에 대응되는 구조를 예시하고 있다. 도 2에 도시한 바와 같이, 본 발명의 반도체 디바이스 테스트 시스템의 구성은 다수의 테스터(400)로 이루어진 테스트 헤드(100), 테스트될 디바이스가 탑재된 테스트 보드(600)가 출납하는 테스트 챔버(300) 및 이들 사이에 개재된 단열부(200)를 포함하여 이루어질 수 있다.FIG. 2 is a side view schematically showing a major configuration of a semiconductor device test system to which a board connection device of the present invention can be applied, and illustrates a structure in which two upper and
전술한 구성에서, 테스트 보드(600)는 인쇄회로기판(610)과 이러한 인쇄회로기판(610)에 행렬 형태로 장착되어 디바이스가 착탈되는 테스트 소켓(620) 및 인쇄회로기판(610)의 후단(우측을 선단으로 할 때, 이하 같다.)에 배치되고 인쇄회로기판(610)의 프린트 배선에 의해 테스트 소켓(620)과 전기적으로 연결되어 있는 1개 이상의 포고핀 블록(630)을 포함하여 이루어질 수 있다. 도 7은 도 2에서 테스트 보드의 평면도인바, 본 실시예에서는 1장의 테스트 보드(600)에 8*8의 행렬 형태로 총 64개의 테스트 소켓(620)이 배열될 수 있고, 그 후단에는 인쇄회로기판(610)의 프린트 배선을 통해 이들 테스트 소켓(620)과 전기적으로 연결되어 있는 총 4개의 포고핀 블록(630)이 배치되어 있다. 여기에서 포고핀(Pogo Pin)이라 함은 내부에 스프링(미도시)과 같은 탄성 부재가 마련되어 있어서 수직 방향으로 탄력적으로 신축되는 단자 핀을 일컫는바, 하나의 포고핀 블록(630)에는 수백개의 포고핀이 구비될 수 있다.In the above-described configuration, the
도면에서 미설명 부호 640은 포고핀 블록(630)을 후술하는 보드간 연결보드와 전기적으로 접촉시킬 때 정확한 연결을 안내하는 정렬 핀을 나타낸다. 다시, 도 2로 되돌아가서 각 테스터(400)의 선단에는 테스트 회로가 실장된 인쇄회로기판(후술함)의 프린트 배선에 전기적으로 연결되어 있는 헤드 커넥터(후술함)가 장착되어 있다. 한편, 본 발명에서는 테스터(400)와 테스트 보드(600)를 전기적으로 연결시키기 위해 헤드측 연결보드(800)와 보드간 연결보드(500)가 사용되고 있다.In the drawings,
도 3은 도 2에서 헤드측 연결보드와 보드간 연결보드가 접촉된 상태에서 단열부와 테스트 챔버 부분의 구성을 확대 도시한 측면도이고,FIG. 3 is an enlarged side view illustrating a configuration of an insulation part and a test chamber part in a state in which the head-side connection board and the board-to-board connection board are in contact with each other.
도 4는 도 2에서 테스트 보드가 보드간 연결보드 하부에 위치한 상태를 확대 도시한 측면도이며,4 is an enlarged side view illustrating a state in which a test board is located below a board-to-board connection board in FIG. 2;
도 5는 도 2에서 테스트 보드가 보드간 연결보드에 전기적으로 접촉된 상태를 확대 도시한 측면도이고,FIG. 5 is an enlarged side view illustrating a state in which a test board is electrically contacted with a board-to-board connection board in FIG. 2;
도 6은 도 2에서 테스터가 헤드측 연결보드에 결합된 상태를 확대 도시한 측면도이다.FIG. 6 is an enlarged side view of the tester coupled to the head side connection board in FIG. 2.
도 3 내지 도 6에 도시한 바와 같이, 헤드측 연결보드(800)는 인쇄회로기판(810)으로 이루어져서 테스트 헤드(100) 내부에서 각 테스터(400)와 직각을 이루 도록 고정 설치되는데, 그 테스터(400)를 향하는 면에는 헤드 커넥터(420)와 이합되는 헤드향 커넥터(830)가 장착되고, 테스트 보드(600)를 향하는 면에는 보드향 커넥터(820)가 설치되어 있다. 도면에서 참조번호 840은 정렬 핀을 나타낸다.As shown in Figure 3 to 6, the head-
한편, 보드간 연결보드(500) 역시 단열부(200)를 관통하는 인쇄회로기판(510)으로 이루어지는데, 그 일단, 즉 테스터(400)를 향하는 단부는 테스트 챔버(300)의 외부에 노출되고 나머지 부분은 테스트 챔버(300) 내부에 배치된다. 그리고 상기 노출 단부에는 헤드향 커넥터(520)가 설치되는데, 이러한 헤드향 커넥터(520)는 도 3에 도시한 바와 같이 헤드측 연결보드(800)의 보드향 커넥터(820)에 대해 이합된다. 반면에 테스트 챔버(300) 내부에 위치하는 인쇄회로기판(510)의 하단에는 전술한 포고핀 블록(630)의 각 포고핀과 1대1로 접촉 또는 분리되는 접점 패턴(530)이 형성되어 있는데, 이러한 접점 패턴(530)은 인쇄회로기판(510)의 프린트 배선에 의해 헤드향 커넥터(520)와 전기적으로 연결되어 있다.On the other hand, the board-to-
도면에서, 참조번호 210은 단열부(200)에 형성된 정렬 공을 나타내는바, 이러한 정렬 공(210)은 헤드측 연결보드(800)와 보드간 연결보드(500)의 결합시, 즉 보드향 커넥터(820)와 헤드향 커넥터(520)의 연결시 헤드측 연결보드(800)에 설치된 정렬 핀(840)을 안내하여 그 정확한 결합을 유도하게 된다. 참조번호 220과 230은 단열부(200)를 관통하는 보드간 연결보드(500)를 단열부(200)에 확실하게 고정하는 연결보드 고정구를 나타낸다.In the drawings,
한편, 테스트 챔버(300)에는 또한 각각의 테스트 소켓을 오픈시키기 위한 소켓 푸셔(700)가 승강 가능하도록 설치되는데, 이러한 소켓 푸셔(700)는 지지 판(710)과 지지판(710)의 하부에 테스트 소켓(620)과 1대1로 대응되어 돌출 설치되는 누름 돌기(720)로 이루어질 수 있다.On the other hand, the
도면에서 참조번호 900은 테스트 보드(600)를 보드간 연결보드(500)에 전기적으로 연결 또는 분리시키기 위해 테스트 보드(600)를 승강시키는 실린더를 나타내고, 910은 소켓 푸셔(700)를 테스트 소켓(620)에 대해 승강시키는 실린더를 나타내고, 마지막으로 920은 헤드측 연결보드(800)를 보드간 연결보드(500)에 결합 또는 분리시키기 위해 헤드측 연결보드(800)를 전후진시키는 실린더를 각각 나타낸다.In the drawings,
이하에서는 본 발명의 보드 연결 장치가 적용된 반도체 디바이스 테스트 시스템의 동작에 대해 상세하게 설명한다.Hereinafter, the operation of the semiconductor device test system to which the board connection device of the present invention is applied will be described in detail.
먼저, 실린더(920)를 동작시켜 헤드측 연결보드(800)를 전진시키면, 도 3에 도시한 바와 같이 헤드측 연결보드(800)에 설치된 정렬 핀(840)이 단열부(200)에 형성된 정렬 공(210)에 의해 안내되면서 헤드측 연결보드(800)의 보드향 커넥터(820)가 보드간 연결보드(500)의 헤드향 연결보드(520)에 정확하게 결합되게 된다. 이 상태에서, 테스터(400)의 헤드 커넥터(420)가 헤드측 연결보드(800)의 헤드향 커넥터(830)에 수동 또는 자동으로 결합(편의상 도 6에서만 이러한 결합 상태를 도시함)됨으로써 테스트를 위한 모든 전기적인 접속이 완료되는데, 이러한 접속은 향후 유지/보수 등을 위해 해체하기 전까지 그대로 유지되게 된다.First, when the head
다음으로, 각각의 테스트 소켓(620)에 테스트될 디바이스가 탑재된 채로 테스트 챔버(300) 내부로 반입된 테스트 보드(600)는 도시되지 않은 이송 기구에 의 해 이송되는 과정에서 도 4에 도시한 바와 같이 위치 고정구(650)에 의해 그 위치가 고정된 채로 보드간 연결보드(500)의 직 하방에 위치하게 된다. 즉, 위치 고정구(650)는 보드간 연결보드(500)의 인쇄회로기판(510) 하면의 각 접점 패턴(530)이 포고핀 블록(630)의 각 포고핀의 직 하방에 놓이도록 테스트 보드(600)의 위치를 고정시킨다.Next, the
이 상태에서, 도 5에 도시한 바와 같이 실린더(900)가 테스트 보드(600)를 상승시켜 포고핀 블록(630)의 각 포고핀을 보드간 연결보드(500)의 각 접점 패턴(530)에 접촉시키는데, 이 과정에서 비록 접점 패턴(530)이 포고핀에 대해 다소 어긋나 있더라도 정렬 핀(640)이 도시하지 않은 정렬 공에 의해 안내됨으로써 각 포고핀이 접점 패턴(530)에 정확하게 접촉하게 된다.In this state, as shown in FIG. 5, the
마지막으로, 이 상태에서 테스트 보드(600)에 탑재된 디바이스에 각종 신호를 인가함으로써 정해진 기능 테스트를 수행하게 된다. 그리고 이와 같이 하여 한 번의 테스트가 종료되면, 테스트 보드(600)가 보드간 연결보드(500)로부터 분리된 후에 테스트 챔버(300)로부터 반출되게 된다.Finally, in this state, a predetermined function test is performed by applying various signals to the device mounted on the
본 발명의 반도체 디바이스 테스트 시스템의 보드 연결 장치는 전술한 실시예에 국한되지 않고 본 발명의 기술 사상이 허용하는 범위 내에서 다양하게 변형하여 실시할 수가 있다. 예를 들어, 포고핀 블록이 보드간 연결보드의 하면에 설치되는 반면에 접점 패턴이 테스트 보드에 형성될 수도 있을 것이다. 나아가, 전술한 각 보드나 커넥터의 연결 순서도 또한 적절하게 변경될 수도 있을 것이다.The board connection device of the semiconductor device test system of the present invention is not limited to the above-described embodiments, and can be modified in various ways within the scope of the technical idea of the present invention. For example, a pogo pin block may be installed on the bottom of the board-to-board connection board, while a contact pattern may be formed on the test board. Furthermore, the order of connection of each board or connector described above may also be changed as appropriate.
도 1은 본 발명의 보드 연결 장치가 적용될 수 있는 반도체 디바이스 테스트 시스템의 일 실시예에 따른 전체 구성을 개략적으로 보인 사시도,1 is a perspective view schematically showing an overall configuration according to an embodiment of a semiconductor device test system to which the board connection device of the present invention may be applied;
도 2는 본 발명의 보드 연결 장치가 적용될 수 있는 반도체 디바이스 테스트 시스템의 주요한 일부 구성을 개략적으로 보인 측면도,FIG. 2 is a side view schematically showing some main components of a semiconductor device test system to which a board connection device of the present invention can be applied; FIG.
도 3은 도 2에서 헤드측 연결보드와 보드간 연결보드가 접촉된 상태에서 단열부와 테스트 챔버 부분의 구성을 확대 도시한 측면도,FIG. 3 is an enlarged side view illustrating a configuration of an insulation part and a test chamber part in a state in which the head-side connection board and the board-to-board connection board are in contact with each other; FIG.
도 4는 도 2에서 테스트 보드가 보드간 연결보드 하부에 위치한 상태를 확대 도시한 측면도,4 is an enlarged side view illustrating a state in which a test board is located below a board-to-board connection board in FIG. 2;
도 5는 도 2에서 테스트 보드가 보드간 연결보드에 전기적으로 접촉된 상태를 확대 도시한 측면도,5 is an enlarged side view illustrating a state in which a test board is electrically contacted with a board-to-board connection board in FIG. 2;
도 6은 도 2에서 테스터가 헤드측 연결보드에 결합된 상태를 확대 도시한 측면도,Figure 6 is an enlarged side view showing a state in which the tester is coupled to the head-side connection board in FIG.
도 7은 도 2에서 테스트 보드의 평면도이다.7 is a plan view of the test board in FIG. 2.
*** 도면의 주요 부분에 대한 부호의 설명 ****** Explanation of symbols for the main parts of the drawing ***
100: 테스트 헤드, 200: 단열부,100: test head, 200: thermal insulation,
210: 정렬 공, 220, 230: 연결보드 고정구,210: alignment ball, 220, 230: connection board fixture,
300: 테스트 챔버, 400: 테스터,300: test chamber, 400: tester,
410: 인쇄회로기판, 420: 헤드 커넥터,410: printed circuit board, 420: head connector,
500: 보드 연결보드, 510: 인쇄회로기판,500: board connection board, 510: printed circuit board,
520: 테스트헤드향 커넥터, 530: 접점 패턴,520: connector for test head, 530: contact pattern,
600: 테스트 보드, 610: 기판,600: test board, 610: substrate,
620: 소켓, 630: 포고핀 블록,620: socket, 630: pogo pin block,
640: 정렬 핀, 650: 위치 고정구,640: alignment pin, 650: positioning fixture,
700: 소켓 푸셔, 710: 지지판,700: socket pusher, 710: support plate,
720: 누름 돌기, 800: 헤드측 연결보드,720: push projection, 800: head side connection board,
810: 인쇄회로기판, 820: 테스트보드향 커넥터,810: printed circuit board, 820: connector for the test board,
830: 헤드향 커넥터, 840: 정렬 핀,830: heading connector, 840: alignment pin,
900, 910, 920: 실린더900, 910, 920: cylinder
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070108796A KR100942187B1 (en) | 2007-10-29 | 2007-10-29 | Inter-connection Apparatus between Boards for Semiconductor Device Test System |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070108796A KR100942187B1 (en) | 2007-10-29 | 2007-10-29 | Inter-connection Apparatus between Boards for Semiconductor Device Test System |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090043118A KR20090043118A (en) | 2009-05-06 |
KR100942187B1 true KR100942187B1 (en) | 2010-02-11 |
Family
ID=40854006
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070108796A KR100942187B1 (en) | 2007-10-29 | 2007-10-29 | Inter-connection Apparatus between Boards for Semiconductor Device Test System |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100942187B1 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04289467A (en) * | 1991-02-04 | 1992-10-14 | Hitachi Electron Eng Co Ltd | Apparatus for measuring electrical characteristics of ic device |
US5429510A (en) | 1993-12-01 | 1995-07-04 | Aehr Test Systems, Inc. | High-density interconnect technique |
KR20050024395A (en) * | 2002-06-27 | 2005-03-10 | 에어 테스트 시스템즈 | A system for burn-in testing of electronic devices |
KR100706138B1 (en) | 2006-02-21 | 2007-04-12 | 우 옵트로닉스 코포레이션 | Burn-in apparatus |
-
2007
- 2007-10-29 KR KR1020070108796A patent/KR100942187B1/en active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04289467A (en) * | 1991-02-04 | 1992-10-14 | Hitachi Electron Eng Co Ltd | Apparatus for measuring electrical characteristics of ic device |
US5429510A (en) | 1993-12-01 | 1995-07-04 | Aehr Test Systems, Inc. | High-density interconnect technique |
KR20050024395A (en) * | 2002-06-27 | 2005-03-10 | 에어 테스트 시스템즈 | A system for burn-in testing of electronic devices |
KR100706138B1 (en) | 2006-02-21 | 2007-04-12 | 우 옵트로닉스 코포레이션 | Burn-in apparatus |
Also Published As
Publication number | Publication date |
---|---|
KR20090043118A (en) | 2009-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6252415B1 (en) | Pin block structure for mounting contact pins | |
JP3124762B2 (en) | Inspection jig | |
CN102236071B (en) | Test apparatus and connection device | |
US4996478A (en) | Apparatus for connecting an IC device to a test system | |
US7611377B2 (en) | Interface apparatus for electronic device test apparatus | |
US10205279B2 (en) | Interface apparatus, interface unit, probe apparatus, and connection method | |
WO2015083858A1 (en) | Display panel inspection device for inspecting amoled panel, and method therefor | |
US5945838A (en) | Apparatus for testing circuit boards | |
US20080106294A1 (en) | Apparatus and method for universal connectivity in test applications | |
US20130135002A1 (en) | Test electronics to device under test interfaces, and methods and apparatus using same | |
WO2015099431A1 (en) | Align socket unit of semiconductor device and semiconductor device checking apparatus comprising same | |
WO2011004956A1 (en) | Probe card | |
US20080100323A1 (en) | Low cost, high pin count, wafer sort automated test equipment (ate) device under test (dut) interface for testing electronic devices in high parallelism | |
JP4175492B2 (en) | PCB inspection jig | |
KR100942187B1 (en) | Inter-connection Apparatus between Boards for Semiconductor Device Test System | |
US20030234656A1 (en) | Wireless test fixture adapter for printed circuit assembly tester | |
KR20080060624A (en) | Connecting apparatus for semiconductor device test system | |
JPH0652287B2 (en) | Test fixture | |
US20040124507A1 (en) | Contact structure and production method thereof | |
JPH07122601A (en) | Probe unit and maintenance jig therefor | |
US6605952B2 (en) | Zero connection for on-chip testing | |
KR102229062B1 (en) | Burn-in backplane connector using PCB | |
US20020089322A1 (en) | Modular high parallelism interface for integrated circuit testing, method of assembly, and use of same | |
KR100307201B1 (en) | System for test semiconductor component | |
JPH10197590A (en) | Jig for multiple testing and multi-tester |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130201 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20160105 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20170203 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20191226 Year of fee payment: 11 |