KR100933687B1 - Array contacts to prevent virtual contact formation - Google Patents

Array contacts to prevent virtual contact formation Download PDF

Info

Publication number
KR100933687B1
KR100933687B1 KR1020070042107A KR20070042107A KR100933687B1 KR 100933687 B1 KR100933687 B1 KR 100933687B1 KR 1020070042107 A KR1020070042107 A KR 1020070042107A KR 20070042107 A KR20070042107 A KR 20070042107A KR 100933687 B1 KR100933687 B1 KR 100933687B1
Authority
KR
South Korea
Prior art keywords
contacts
contact
array
virtual
present
Prior art date
Application number
KR1020070042107A
Other languages
Korean (ko)
Other versions
KR20080097031A (en
Inventor
김종우
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070042107A priority Critical patent/KR100933687B1/en
Publication of KR20080097031A publication Critical patent/KR20080097031A/en
Application granted granted Critical
Publication of KR100933687B1 publication Critical patent/KR100933687B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches

Abstract

본 발명은 어레이 콘택 구조에 관한 것으로서, 특히 어레이 콘택에서 가상 콘택이 형성되지 못하도록 하는 것에 관한 것이다. FIELD OF THE INVENTION The present invention relates to array contact structures, and more particularly to preventing virtual contacts from being formed in array contacts.

본 발명은 절연층으로 분리된 도전층을 연결하는 콘택이 격자 구조 배치된 어레이 콘택에 있어서, 상기 격자를 이루는 네 개의 콘택 중 어느 하나를 제거하여 가상 콘택이 형성되지 못하도록 하는 것을 특징으로 한다.The present invention is characterized in that in an array contact in which contacts connecting conductive layers separated by an insulating layer are arranged in a lattice structure, virtual contacts are not formed by removing any one of the four contacts forming the lattice.

본 발명에 의하면 가상콘택이 형성되는 것을 방지할 수 있을 뿐만, 아니라 저항이 감소하는 효과가 있다. According to the present invention, not only the virtual contact can be prevented from being formed, but also the resistance is reduced.

가상 콘택, 어레이 콘택, 격자구조 Virtual Contacts, Array Contacts, Grid Structure

Description

가상 콘택 형성을 방지하는 어레이 콘택{Array Contact Prevneting the Ghost Contact}Array Contact Prevents Virtual Contact Formation {Array Contact Prevneting the Ghost Contact}

도 1은 종래 일반적인 어레이 콘택 구조를 나타낸 평면도1 is a plan view showing a conventional general array contact structure

도 2는 일반적인 어레이 콘택에서 형성되는 가상콘택을 나타낸 평면도2 is a plan view illustrating a virtual contact formed in a general array contact;

도 3은 본 발명의 일 실시예로써 따른 어레이 콘택을 나타낸 평면도3 is a plan view showing an array contact according to an embodiment of the present invention.

도 4는 본 발명의 또 다른 실시예로에 따른 어레이 콘택을 나타낸 평면도4 is a plan view showing an array contact according to another embodiment of the present invention.

도 5는 본 발명의 또 다른 실시예로에 따른 어레이 콘택을 나타낸 평면도5 is a plan view showing an array contact according to another embodiment of the present invention.

도 6은 종래 기술에 따른 어레이 콘택 구조와 본 발명에 따른 어레이 콘택을 디자인 룰에 따라 실제 설계한 평면도6 is a plan view of an array contact structure according to the prior art and the actual design of the array contact according to the present invention according to the design rules

도 7은 종래기술의 일반적인 어레이 콘택에 따라 시뮬레이션을 한 결과 7 is a simulation result according to the general array contact of the prior art

본 발명은 어레이 콘택 구조에 관한 것으로서, 특히 어레이 콘택에서 가상 콘택이 형성되지 못하도록 하는 것에 관한 것이다. FIELD OF THE INVENTION The present invention relates to array contact structures, and more particularly to preventing virtual contacts from being formed in array contacts.

본 발명에서 어레이 콘택이란 콘택이 가로 및 세로 방향으로 2줄 이상 일정하게 어레이 되어 격자 모양을 형성하는 것을 말한다. In the present invention, the array contact refers to forming a lattice shape by constantly arranging the contacts in two or more lines in the horizontal and vertical directions.

도 1은 어레이 콘택을 나타낸 평면도이다. 1 is a plan view of an array contact.

도시된 것과 같이 콘택의 가로방향의 폭을 W1이라고 하고, 세로 방향의 폭을 W2라고 하고, 가로 방향의 콘택 사이의 거리를 S1이라고 하고, 세로 방향의 콘택 사이의 거리를 S2라고 하면, 가로 방향의 콘택 사이의 거리(S1)가 가로 방향의 콘택 폭(W1)의 3배 보다 좁게 형성되고, 세로 방향의 콘택 사의의 거리(S2)가 세로 방향의 콘택 폭(W2)의 3배 보다 좁게 형성되는 경우에는 가상 콘택(ghost contact)이 형성되는 문제점이 있다. As shown, the width in the horizontal direction of the contact is called W1, the width in the vertical direction is called W2, the distance between the horizontal contacts is called S1, and the distance between the vertical contacts is called S2. The distance S1 between the contacts is formed to be narrower than three times the width of the contact width W1 in the horizontal direction, and the distance S2 of the contact yarns in the vertical direction is smaller than three times the width of the contact width W2 in the vertical direction. In this case, there is a problem that a ghost contact is formed.

다수의 콘택이 형성되어 있더라도 세로 또는 가로 방향으로만 배열되어 격자 모양을 형성하지 않는 경우에는 어레이 콘택이라고 하지 않고 상기와 같은 가상 콘택이 생기는 문제점도 발생지 않는다. Even if a plurality of contacts are formed, when the contacts are arranged only in the vertical or horizontal direction and do not form a lattice shape, they are not referred to as an array contact and the above virtual contact does not occur.

그러나 콘택이 격자구조로 형성되고 게다가 그 간격이 좁게 형성되는 경우, 즉 상기와 같이 콘택 사이의 거리가 콘택 폭의 3배가 되지 않는 경우에는 포토 레지스터(Photo Resistrer, PR) 공정에서 빛의 굴절 및 회절 현상으로 인해 도 2에 도시된 것과 같은 가상(ghost) 콘택(A1, A2)이 형성된다. 이러한 가상 콘택은 후속 공정에서 PR의 균열을 가져와서 원하지 않는 불순물(particle) 형태로 신뢰성을 떨어뜨리거나 수율이 낮아지는 원인이 된다. 그래서 결국 이러한 어레이 콘택에 대해서 레이아웃을 할 때 일반적인 간격, 즉 위에서 예시를 든 콘택 사이의 거리가 콘택 폭의 3배 보다 더 큰 간격을 두게 된다. 하지만 이러한 것들은 결국 같은 면적에서 저항의 증가를 가져오게 되고 반도체 소자의 성능을 저하시키는 요인이 된다. However, when the contacts are formed in a lattice structure and the gaps are narrow, that is, when the distances between the contacts are not three times the contact width as described above, the light refraction and diffraction are performed in the photo resistor process. Due to the phenomenon, ghost contacts A1 and A2 as shown in FIG. 2 are formed. These virtual contacts can cause PR cracks in subsequent processes, leading to lower reliability or lower yields in the form of unwanted impurities. As a result, when laying out these array contacts, the general spacing, that is, the distance between the contacts exemplified above, is greater than three times the contact width. However, these eventually lead to an increase in resistance in the same area, and deteriorate the performance of the semiconductor device.

즉, 종래 기술에 의하면 가상 콘택이 형성되지 않도록 하기 위해서 콘택 사 이의 거리를 넓게 하면 같은 면적에서 저항이 증가하는 문제점이 있고, 콘택 사이의 거리를 좁게 하면 가상 콘택이 형성되는 문제점이 있다. That is, according to the prior art, when the distance between the contacts is increased in order to prevent the formation of the virtual contact, the resistance increases in the same area, and when the distance between the contacts is narrowed, the virtual contact is formed.

본 발명은 상기의 문제점을 해결하기 위한 것으로서, 어레이 콘택 구조가 격자 구조를 형성하지 못하도록 하나 이상의 콘택을 제거하여 가상 콘택이 형성되지 못하게 하는 것을 목적으로 한다. SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object thereof is to remove one or more contacts so that an array contact structure does not form a lattice structure, thereby preventing a virtual contact from being formed.

본 발명은 절연층으로 분리된 도전층을 연결하는 콘택들이 가로 및 세로 방향으로 격자 구조로 배치되되, 가로 및 세로 방향에서 상호 인접하여 격자를 이루는 4개의 콘택 중에서 어느 하나의 콘택을 제거하여 가상 콘택이 형성되지 못하도록 하는 것을 특징으로 한다. According to the present invention, the contacts connecting the conductive layers separated by the insulating layer are arranged in a lattice structure in the horizontal and vertical directions, and the virtual contact is removed by removing any one of the four contacts forming the lattice adjacent to each other in the horizontal and vertical directions. It is characterized in that not formed.

본 발명의 어레이 콘택에서, 가로 방향에서 상호 인접한 2개의 콘택들 사이의 거리는 콘택의 가로 폭의 3배를 넘지 않게 배치되고, 세로 방향에서 상호 인접한 2개의 콘택들 사이의 거리는 콘택의 세로 폭의 3배를 넘지 않게 배치되는 것을 특징으로 한다.In the array contacts of the present invention, the distance between two mutually adjacent contacts in the horizontal direction is disposed no more than three times the width of the contact, and the distance between two adjacent mutually adjacent contacts in the longitudinal direction is 3 times the vertical width of the contact. Characterized in that not to exceed the ship.

또한, 본 발명은 절연층으로 분리된 도전층을 연결하는 콘택들이 가로 및 세로 방향으로 격자 구조로 배치되되, 상호 인접하여 가로 및 세로 방향으로 3 x 3 어레이된 9개의 콘택들 중에서 중앙에 위치한 콘택을 제거하여 가상 콘택이 형성되지 못하도록 하는 것을 특징으로 한다.In addition, in the present invention, the contacts connecting the conductive layers separated by the insulating layer are arranged in a lattice structure in the horizontal and vertical directions, and the contacts are located at the center among nine contacts arranged in a horizontal and vertical direction adjacent to each other. It is characterized in that to prevent the virtual contact is formed by removing the.

삭제delete

삭제delete

삭제delete

도 3은 본 발명에 따른 어레이 콘택의 평면도를 나타낸 것이다. 3 illustrates a top view of an array contact in accordance with the present invention.

도 2에서 살펴본 것과 같이 콘택이 격자 구조를 형성하게 되면 가운데에 가상 콘택(A1, A2)이 형성되어 여러 가지 문제점을 야기시킨다. 그러나 격자 구조를 형성하는 4개의 콘택 중 어느 하나를 제거하면 가상 콘택이 형성되는 것을 방지할 수 있다. As shown in FIG. 2, when the contacts form a lattice structure, virtual contacts A1 and A2 are formed in the center, causing various problems. However, if one of the four contacts forming the lattice structure is removed, the virtual contact may be prevented from being formed.

도 2의 경우와 같이 6개의 콘택이 격자구조로 어레이 콘택을 형성하는 경우에는 콘택 C2 또는 C5를 제거하는 경우에는 하나의 콘택만을 제거함으로써 가상콘택 A1과 A2 가 생기는 것을 동시에 방지할 수 있다. As shown in FIG. 2, when six contacts form an array contact in a lattice structure, when one contact C2 or C5 is removed, only one contact may be removed to simultaneously prevent virtual contacts A1 and A2 from occurring.

도 4는 본 발명의 또 다른 실시예로써 9 개의 콘택이 격자 구조로 형성되어 있고 그 중앙에 있는 하나의 콘택을 제거하여 가상 콘택이 형성되는 경우를 나타낸 것이다. 만약 콘택 C5가 제거되지 않는다면 콘택 C5를 중심으로 4개의 격자 구조가 형성되어 각 격자 마다 4개의 가상 콘택이 형성된다. 즉, 콘택 C1, C2, C4, C5 사이에 가상 콘택 B1이 형성되고, 콘택 C2, C3, C6 및 C5 사이에는 가상 콘택 B2가 형성되고, 콘택 C4, C5, C7 및 C8 사이에는 가상 콘택 B3 가 형성되고, 콘택 C5, C6, C8, C9 사이에는 가상콘택 B4가 형성된다. 그러나 본 실시예에서와 같이 하나의 콘택 C5만을 제거함으로써 상기와 같은 가상 콘택이 형성되는 것을 방지할 수 있다. 4 illustrates a case in which nine contacts are formed in a lattice structure and a virtual contact is formed by removing one contact in the center thereof according to another embodiment of the present invention. If contact C5 is not removed, four lattice structures are formed around contact C5 to form four virtual contacts for each lattice. That is, a virtual contact B1 is formed between the contacts C1, C2, C4, and C5, a virtual contact B2 is formed between the contacts C2, C3, C6, and C5, and a virtual contact B3 is formed between the contacts C4, C5, C7, and C8. And a virtual contact B4 is formed between the contacts C5, C6, C8, and C9. However, by removing only one contact C5 as in the present embodiment, it is possible to prevent the formation of the above virtual contact.

도 5는 본 발명의 또 다른 실시예로써 9 개의 콘택 중 2개의 콘택이 제거된 것을 나타낸다. 5 illustrates that two of the nine contacts are removed as another embodiment of the present invention.

상기 실시예 외에도 격자구조가 형성되지 않도록 다양하게 콘택을 제거하여 가상 콘택이 형성되는 것을 방지할 수 있다. 콘택은 하나만 제거되어도 좋고 하나 이상 제거되어도 좋다. In addition to the above embodiment, it is possible to prevent the formation of the virtual contact by removing the contact in various ways so that the lattice structure is not formed. Only one contact may be removed, or one or more contacts may be removed.

도 6은 종래 기술에 따른 어레이 콘택 구조와 본 발명에 따른 어레이 콘택을 디자인 룰에 따라 실제 설계한 평면도이다. 6 is a plan view actually designing the array contact structure according to the prior art and the array contact according to the present invention according to the design rules.

도 6 (a)는 티바 테크(Tiva Tech)사의 최근 디자인 룰에 따라 종래 기술에 따른 어레이 콘택을 나타낸 것이고, 도 6(b)는 본 발명에 따라 어레이 콘택에서 격자가 형성되지 않도록 일부 콘택을 제거한 것을 나타낸 것이다. FIG. 6 (a) shows an array contact according to the prior art according to the latest design rule of Tiva Tech, and FIG. 6 (b) removes some contacts so that no grid is formed in the array contact according to the present invention. It is shown.

(a) 와 (b)를 비교해 보면, 같은 면적, 예를 들면 5x5[um2] 에 들어있는 (a)의 일반적인 어레이 콘택의 경우에는 64개의 콘택만이 들어간 반면, (b)의 경우에는 96개의 콘택이 들어가는 것을 확인할 수 있다. 따라서 본 발명에 따르면 파워의 연결 등에 있어서 저항이 감소하는 효과가 있다. Comparing (a) and (b), there are only 64 contacts in the case of a typical array contact of (a) in the same area, for example 5x5 [um2], whereas 96 in (b) You can see the contacts enter. Therefore, according to the present invention, there is an effect of reducing the resistance in the connection of power.

도 7은 종래기술의 일반적인 어레이 콘택에 따라 시뮬레이션을 한 결과이다. 도시된 것과 같이 원래의 콘택(10)들 사이에 원하지 않는 가상 콘택(20)이 형성되어 있는 것을 확인할 수 있다. 그러나 본 발명에서와 같이 콘택들이 격자를 형성하지 않도록 하면 이러한 가상 콘택이 형성되는 것을 방지할 수 있다. 7 is a simulation result according to a general array contact of the prior art. As shown in the drawing, it can be seen that unwanted virtual contacts 20 are formed between the original contacts 10. However, if the contacts do not form a lattice as in the present invention, it is possible to prevent the formation of these virtual contacts.

이상에서와 살펴본 것과 같이 본 발명에 의하면 가상 콘택이 생기지 않을 뿐 만 아니라, 동일한 면적에 더 많은 콘택을 형성할 수 있다. As described above, according to the present invention, not only a virtual contact is generated but also more contacts can be formed in the same area.

또한, 같은 면적에 콘택을 많이 형성함으로써 전체 저항이 줄어드는 효과가 있다. 또한, 본 발명에 의하면 가상 콘택으로 인해 유발되는 여러 가지 전기적인 문제점들-예를 들면 전기적으로 절연되어야 할 부분이 연결되는 현상-을 해결할 수 있다. In addition, by forming a large number of contacts in the same area, there is an effect that the overall resistance is reduced. In addition, according to the present invention, various electrical problems caused by virtual contacts, for example, a phenomenon in which parts to be electrically insulated are connected.

Claims (6)

절연층으로 분리된 도전층을 연결하는 콘택들이 가로 및 세로 방향으로 격자 구조로 배치되되,The contacts connecting the conductive layers separated by the insulating layer are arranged in a lattice structure in the horizontal and vertical directions, 가로 및 세로 방향에서 상호 인접하여 격자를 이루는 4개의 콘택 중에서 어느 하나의 콘택을 제거하여 가상 콘택이 형성되지 못하도록 하는 것을 특징으로 하는 어레이 콘택.An array contact, characterized in that to remove a virtual contact by removing any one of the four contacts forming a grid adjacent to each other in the horizontal and vertical directions. 제 1항에 있어서, 가로 방향에서 상호 인접한 2개의 콘택들 사이의 거리는 콘택의 가로 폭의 3배를 넘지 않게 배치되고, 세로 방향에서 상호 인접한 2개의 콘택들 사이의 거리는 콘택의 세로 폭의 3배를 넘지 않게 배치되는 것을 특징으로 하는 어레이 콘택.The method of claim 1, wherein the distance between two adjacent contacts in the horizontal direction is not more than three times the width of the contact, and the distance between two adjacent contacts in the longitudinal direction is three times the vertical width of the contact. Array contacts, characterized in that arranged not to exceed. 절연층으로 분리된 도전층을 연결하는 콘택들이 가로 및 세로 방향으로 격자 구조로 배치되되,The contacts connecting the conductive layers separated by the insulating layer are arranged in a lattice structure in the horizontal and vertical directions, 상호 인접하여 가로 및 세로 방향으로 3 x 3 어레이된 9개의 콘택들 중에서 중앙에 위치한 콘택을 제거하여 가상 콘택이 형성되지 못하도록 하는 어레이 콘택.An array contact that prevents virtual contacts from forming by removing a centrally located contact among nine contacts arranged 3 x 3 horizontally and vertically adjacent to each other. 삭제delete 삭제delete 삭제delete
KR1020070042107A 2007-04-30 2007-04-30 Array contacts to prevent virtual contact formation KR100933687B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070042107A KR100933687B1 (en) 2007-04-30 2007-04-30 Array contacts to prevent virtual contact formation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070042107A KR100933687B1 (en) 2007-04-30 2007-04-30 Array contacts to prevent virtual contact formation

Publications (2)

Publication Number Publication Date
KR20080097031A KR20080097031A (en) 2008-11-04
KR100933687B1 true KR100933687B1 (en) 2009-12-23

Family

ID=40285090

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070042107A KR100933687B1 (en) 2007-04-30 2007-04-30 Array contacts to prevent virtual contact formation

Country Status (1)

Country Link
KR (1) KR100933687B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040069745A1 (en) 2002-10-10 2004-04-15 Taiwan Semiconductor Manufacturing Company Method for preventing the etch transfer of sidelobes in contact hole patterns

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040069745A1 (en) 2002-10-10 2004-04-15 Taiwan Semiconductor Manufacturing Company Method for preventing the etch transfer of sidelobes in contact hole patterns

Also Published As

Publication number Publication date
KR20080097031A (en) 2008-11-04

Similar Documents

Publication Publication Date Title
US7872852B2 (en) Conductive structure having capacitor
TWI409838B (en) Integrated capacitor with cabled plates
TWI540685B (en) An integrated circuit fuse and method of fabricating the integrated circuit fuse
CN104834398B (en) Touch panel and method of manufacturing touch panel
JP2002158278A5 (en) Semiconductor device and method of manufacturing the same
KR101741130B1 (en) Light emitting device
CN102983118B (en) Semiconductor device and manufacture method thereof
CN213026126U (en) Active area structure
CN112133699B (en) Active area structure and forming method thereof
KR20130117410A (en) Semiconductor apparatus and method of manufacturing the same
US9305901B2 (en) Non-circular die package interconnect
TWI314777B (en) Reinforced interconnection structures, methods for forming the same, fuse structures and integrated circuit chips
KR100933687B1 (en) Array contacts to prevent virtual contact formation
US20160148863A1 (en) Non-contiguous dummy structure surrounding through-substrate via near integrated circuit wires
KR20150069423A (en) Pad layout in semiconductor memory device and method of fabricating the same
US20200126899A1 (en) Printed circuit board and a semiconductor package including the same
JP4901302B2 (en) Semiconductor integrated circuit
CN113078164B (en) Semiconductor device with a plurality of transistors
US8252623B2 (en) Phase change memory device with alternating adjacent conduction contacts and fabrication method thereof
CN108133939B (en) Three-dimensional semiconductor element and method for manufacturing the same
CN212587510U (en) Semiconductor structure
KR100410990B1 (en) Semiconductor Device having multi layer interconnections and Method for fabricating the Same
US11056427B2 (en) Chip package
CN210640220U (en) Chip and electronic device
KR102273018B1 (en) Solar cell module

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee