KR100921263B1 - 반도체 기억 장치 및 디코드 방법 - Google Patents
반도체 기억 장치 및 디코드 방법 Download PDFInfo
- Publication number
- KR100921263B1 KR100921263B1 KR1020080052047A KR20080052047A KR100921263B1 KR 100921263 B1 KR100921263 B1 KR 100921263B1 KR 1020080052047 A KR1020080052047 A KR 1020080052047A KR 20080052047 A KR20080052047 A KR 20080052047A KR 100921263 B1 KR100921263 B1 KR 100921263B1
- Authority
- KR
- South Korea
- Prior art keywords
- error
- code
- error correction
- storage medium
- correction
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/3723—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 using means or methods for the initialisation of the decoder
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/373—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 with erasure correction and erasure determination, e.g. for packet loss recovery or setting of erasures for the decoding of Reed-Solomon codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/3746—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 with iterative decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/6337—Error control coding in combination with channel estimation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/85—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression
- H04N19/89—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression involving methods or arrangements for detection of transmission errors at the decoder
Abstract
Description
Claims (12)
- 반도체 기억 장치로서,불량 셀이 누적되어 가는 기억 매체와,상기 기억 매체에 기억된 데이터에 대해, 부호 에러 및 소실 에러에 대한 정정 능력이 있는 에러 정정 처리를 행하면서 디코드하는 디코더와,상기 데이터에 포함되는 부호로서, 상기 디코더에 의해 상기 부호 에러가 생겼다고 검출된 부호에 대해, 상기 기억 매체에서의 어드레스의 이력을 기억하는 메모리와,상기 메모리에 기억된 상기 이력에 기초하여, 상기 에러 정정 처리의 내용을 바꾸도록 상기 디코더를 제어하는 컨트롤러를 구비하고,상기 컨트롤러는, 상기 에러 정정 처리의 초기 설정으로서 상기 부호 에러의 오류 정정 가능한 부호수와 상기 소실 에러의 소실 정정 가능한 부호수를 각각 소정의 값으로 설정하고, 상기 기억 매체의 불량 셀이 검출되는 것에 따라서 상기 소실 정정 가능한 부호수를 상기 소정의 값으로부터 증가시키고, 증가된 상기 소실 정정 가능한 부호수에 따라서 상기 오류 정정 가능한 부호수를 변경하는 반도체 기억 장치.
- 제1항에 있어서,상기 기억 매체로부터 읽어내어진 상기 데이터에 포함되는 코드마다의 정확도를 판정하고, 상기 정확도를 나타내는 부대 정보를 생성하는 판정 유닛을 더 포함하고,상기 컨트롤러는, 상기 메모리에 기억된 상기 이력과, 상기 판정 유닛에 의해 생성된 상기 부대 정보에 기초하여, 상기 기억 매체로부터 읽어내어진 상기 데이터에 상기 디코더에 의한 상기 에러 정정 처리 시에 상기 소실 에러로서 취급할 코드가 포함되어 있는지의 여부를 나타내는 소실 정보를 설정하고,상기 디코더는, 상기 컨트롤러에 의해 설정된 상기 소실 정보에 따라서 상기 에러 정정 처리를 행하는 것을 특징으로 하는 반도체 기억 장치.
- 제2항에 있어서,상기 판정 유닛은, 상기 코드마다의 상기 정확도를 판정할 때에, 코드의 각각에 대한 아날로그 전압값이 임계값으로부터 소정의 범위 내인지의 여부를 판정하는 것을 특징으로 하는 반도체 기억 장치.
- 제1항에 있어서,상기 디코더는, 상기 부호 에러 및 상기 소실 에러에 대한 정정 능력이 서로 다른 복수의 정정 모드 중 어느 하나에서 동작함으로써 상기 에러 정정 처리를 행하고,상기 컨트롤러는, 상기 메모리에 기억된 상기 이력에 기초하여 상기 복수의 정정 모드 중 어느 하나를 선택하고, 선택한 정정 모드에서 동작하도록 상기 디코더를 제어하는 것을 특징으로 하는 반도체 기억 장치.
- 제1항에 있어서,상기 디코더는, 이하의 관계식2t+s+1≤dmin(여기서, dmin은 상기 데이터에 포함되는 각 부호의 최소 자유 거리이며, t는 정정이 가능한 부호 에러의 수이며, s는 정정이 가능한 소실 에러의 수임)을 만족시키는 상기 에러 정정 처리를 행하는 것을 특징으로 하는 반도체 기억 장치.
- 제1항에 있어서,상기 기억 매체는 NAND형 플래시 메모리인 것을 특징으로 하는 반도체 기억 장치.
- 불량 셀이 누적되어 가는 기억 매체에 기억된 데이터를 디코드하기 위한 방법으로서,기억 매체에 기억된 데이터에 대해, 부호 에러 및 소실 에러에 대한 정정 능력이 있는 에러 정정 처리를 행하면서 디코드하는 처리와,상기 데이터에 포함되는 부호로서, 상기 부호 에러가 생겼다고 검출된 부호에 대해, 상기 기억 매체에서의 어드레스의 이력을 기억하는 처리와,기억된 상기 이력에 기초하여, 상기 에러 정정 처리의 내용을 제어하는 처리를 포함하고,상기 에러 정정 처리의 초기 설정으로서 상기 부호 에러의 오류 정정 가능한 부호수와 상기 소실 에러의 소실 정정 가능한 부호수를 각각 소정의 값으로 설정하고, 상기 기억 매체의 불량 셀이 검출되는 것에 따라서 상기 소실 정정 가능한 부호수를 상기 소정의 값으로부터 증가시키고, 증가된 상기 소실 정정 가능한 부호수에 따라서 상기 오류 정정 가능한 부호수를 변경하는 디코드 방법.
- 제7항에 있어서,상기 기억 매체로부터 읽어내어진 상기 데이터에 포함되는 코드마다의 정확도를 판정하는 처리와,상기 정확도를 나타내는 부대 정보를 생성하는 처리를 더 포함하고,기억된 상기 이력과, 생성된 상기 부대 정보에 기초하여, 상기 기억 매체로부터 읽어내어진 상기 데이터에 상기 에러 정정 처리 시에 상기 소실 에러로서 취급할 코드가 포함되어 있는지의 여부를 나타내는 소실 정보를 설정함으로써 상기 에러 정정 처리의 상세를 제어하고,설정된 상기 소실 정보에 따라서 상기 에러 정정 처리를 행하는 것을 특징으로 하는 디코드 방법.
- 제8항에 있어서,상기 코드마다의 상기 정확도를 판정할 때에는, 코드의 각각에 대한 아날로그 전압값이 임계값으로부터 소정의 범위 내인지의 여부를 판정하는 것을 특징으로 하는 디코드 방법.
- 제7항에 있어서,상기 부호 에러 및 상기 소실 에러에 대한 정정 능력이 서로 다른 복수의 정정 모드 중 어느 하나에서 동작함으로써 상기 에러 정정 처리를 행하고,기억된 상기 이력에 기초하여 상기 복수의 정정 모드 중 어느 하나를 선택함으로써 상기 에러 정정 처리의 상세를 제어하는 것을 특징으로 하는 디코드 방법.
- 제7항에 있어서,상기 에러 정정 처리는, 이하의 관계식2t+s+1≤dmin(여기서, dmin은 상기 데이터에 포함되는 각 부호의 최소 자유 거리이며, t는 정정이 가능한 부호 에러의 수이며, s는 정정이 가능한 소실 에러의 수임)을 만족시키는 것을 특징으로 하는 디코드 방법.
- 제7항에 있어서,상기 기억 매체는 NAND형 플래시 메모리인 것을 특징으로 하는 디코드 방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007148206A JP2008300020A (ja) | 2007-06-04 | 2007-06-04 | 再生装置 |
JPJP-P-2007-00148206 | 2007-06-04 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080106849A KR20080106849A (ko) | 2008-12-09 |
KR100921263B1 true KR100921263B1 (ko) | 2009-10-09 |
Family
ID=40089657
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080052047A KR100921263B1 (ko) | 2007-06-04 | 2008-06-03 | 반도체 기억 장치 및 디코드 방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8176389B2 (ko) |
JP (1) | JP2008300020A (ko) |
KR (1) | KR100921263B1 (ko) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6751766B2 (en) * | 2002-05-20 | 2004-06-15 | Sandisk Corporation | Increasing the effectiveness of error correction codes and operating multi-level memory systems by using information about the quality of the stored data |
JP5166074B2 (ja) * | 2008-02-29 | 2013-03-21 | 株式会社東芝 | 半導体記憶装置、その制御方法、および誤り訂正システム |
JP4672743B2 (ja) * | 2008-03-01 | 2011-04-20 | 株式会社東芝 | 誤り訂正装置および誤り訂正方法 |
JP4856110B2 (ja) * | 2008-03-01 | 2012-01-18 | 株式会社東芝 | チェンサーチ装置およびチェンサーチ方法 |
US8458536B2 (en) | 2008-07-17 | 2013-06-04 | Marvell World Trade Ltd. | Data recovery in solid state memory devices |
KR101466270B1 (ko) * | 2008-09-19 | 2014-11-28 | 삼성전자주식회사 | 비휘발성 메모리 시스템 및 그것의 데이터 처리 방법 |
US8276042B2 (en) | 2009-02-03 | 2012-09-25 | Micron Technology, Inc. | Determining sector status in a memory device |
KR20100120991A (ko) * | 2009-05-07 | 2010-11-17 | 삼성전자주식회사 | 이레이저 조작을 수행하는 메모리 시스템 및 그것의 읽기 방법 |
US8321727B2 (en) * | 2009-06-29 | 2012-11-27 | Sandisk Technologies Inc. | System and method responsive to a rate of change of a performance parameter of a memory |
JP2011197957A (ja) * | 2010-03-18 | 2011-10-06 | Toshiba Corp | 誤り訂正符号復号装置及び誤り訂正符号復号方法 |
JP2011203833A (ja) * | 2010-03-24 | 2011-10-13 | Toshiba Corp | メモリシステム |
JP5259836B2 (ja) | 2010-05-17 | 2013-08-07 | 株式会社東芝 | 通信システム |
US9268632B2 (en) | 2010-09-24 | 2016-02-23 | Rambus Inc. | Memory device with ECC history table |
JP2012089085A (ja) * | 2010-10-22 | 2012-05-10 | Toshiba Corp | 半導体メモリ装置および半導体メモリシステム |
JP2012137994A (ja) | 2010-12-27 | 2012-07-19 | Toshiba Corp | メモリシステムおよびその制御方法 |
US20190081640A1 (en) * | 2017-09-08 | 2019-03-14 | Intel Corporation | Faulty word line and faulty bit line information in error correcting coding |
RU2734450C2 (ru) * | 2018-04-09 | 2020-10-16 | ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ КАЗЕННОЕ ВОЕННОЕ ОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ ВЫСШЕГО ОБРАЗОВАНИЯ Военная академия Ракетных войск стратегического назначения имени Петра Великого МИНИСТЕРСТВА ОБОРОНЫ РОССИЙСКОЙ ФЕДЕРАЦИИ | Способ декодирования помехоустойчивых кодов |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004152409A (ja) * | 2002-10-30 | 2004-05-27 | Victor Co Of Japan Ltd | 復号化装置及びコンピュータプログラム並びにコンピュータプログラム送受信システム |
JP2006236536A (ja) * | 2005-02-28 | 2006-09-07 | Fujitsu Ltd | ホログラム記録再生装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09146849A (ja) * | 1995-11-21 | 1997-06-06 | Nec Corp | 情報処理システム及びそのメモリ再構成方法 |
JP3993035B2 (ja) * | 2001-07-19 | 2007-10-17 | 松下電器産業株式会社 | データ記録方法、記録媒体、および再生装置 |
US7036068B2 (en) * | 2001-07-25 | 2006-04-25 | Hewlett-Packard Development Company, L.P. | Error correction coding and decoding in a solid-state storage device |
US6751766B2 (en) * | 2002-05-20 | 2004-06-15 | Sandisk Corporation | Increasing the effectiveness of error correction codes and operating multi-level memory systems by using information about the quality of the stored data |
US7322002B2 (en) * | 2004-05-26 | 2008-01-22 | Micron Technology, Inc. | Erasure pointer error correction |
JP5130646B2 (ja) * | 2005-06-06 | 2013-01-30 | ソニー株式会社 | 記憶装置 |
JP4413840B2 (ja) * | 2005-09-20 | 2010-02-10 | 株式会社東芝 | 記憶媒体再生装置、記憶媒体再生方法および記憶媒体再生プログラム |
JP2007293988A (ja) * | 2006-04-24 | 2007-11-08 | Hitachi Global Storage Technologies Netherlands Bv | 磁気ディスク装置 |
-
2007
- 2007-06-04 JP JP2007148206A patent/JP2008300020A/ja active Pending
-
2008
- 2008-06-03 KR KR1020080052047A patent/KR100921263B1/ko active IP Right Grant
- 2008-06-03 US US12/132,040 patent/US8176389B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004152409A (ja) * | 2002-10-30 | 2004-05-27 | Victor Co Of Japan Ltd | 復号化装置及びコンピュータプログラム並びにコンピュータプログラム送受信システム |
JP2006236536A (ja) * | 2005-02-28 | 2006-09-07 | Fujitsu Ltd | ホログラム記録再生装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2008300020A (ja) | 2008-12-11 |
US8176389B2 (en) | 2012-05-08 |
US20080301524A1 (en) | 2008-12-04 |
KR20080106849A (ko) | 2008-12-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100921263B1 (ko) | 반도체 기억 장치 및 디코드 방법 | |
US8091010B2 (en) | Error correction circuit and method for reducing miscorrection probability and semiconductor memory device including the circuit | |
JP5043562B2 (ja) | エラー訂正回路、その方法及び前記回路を備える半導体メモリ装置 | |
US8713411B2 (en) | Encoding and/or decoding memory devices and methods thereof | |
US8566664B2 (en) | System and method for correcting errors in non-volatile memory using products codes | |
CN108376554B (zh) | 存储器模块、包括其的存储系统及其错误校正方法 | |
US8327230B2 (en) | Data structure for flash memory and data reading/writing method thereof | |
US20120254686A1 (en) | Non-volatile semiconductor memory devices and error correction methods | |
JP4790790B2 (ja) | 誤り検出訂正回路及び半導体メモリ | |
US10514980B2 (en) | Encoding method and memory storage apparatus using the same | |
US9164831B2 (en) | Memory controller, semiconductor storage device, and decoding method | |
US20050154964A1 (en) | Data retrieval from a storage device using a combined error correction and detection approach | |
JP2010009101A (ja) | メモリシステム及びメモリアクセス方法 | |
JP2012003569A (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
US9520899B2 (en) | Method for generating a maximized linear correcting code, method and device for decoding such a code | |
US8176395B2 (en) | Memory module and writing and reading method thereof | |
KR20140074600A (ko) | 비씨에이치 디코더, 이를 포함하는 메모리 시스템 및 디코딩 방법 | |
JP2005011386A (ja) | 誤り訂正装置 | |
US20220368351A1 (en) | Memory and operation method of memory | |
US20230387942A1 (en) | Memory system and method of controlling nonvolatile memory | |
JP2011029857A (ja) | フラッシュファイルシステムの誤り検出訂正機能 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120924 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20130925 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20140923 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20150918 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20160901 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20170919 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20180918 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20190917 Year of fee payment: 11 |